CN1427319A - 集成电路中的动态功率控制 - Google Patents

集成电路中的动态功率控制 Download PDF

Info

Publication number
CN1427319A
CN1427319A CN02157849A CN02157849A CN1427319A CN 1427319 A CN1427319 A CN 1427319A CN 02157849 A CN02157849 A CN 02157849A CN 02157849 A CN02157849 A CN 02157849A CN 1427319 A CN1427319 A CN 1427319A
Authority
CN
China
Prior art keywords
power control
hardware cell
mode
power
control logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02157849A
Other languages
English (en)
Other versions
CN100426177C (zh
Inventor
P·科利努米
J·韦维莱宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Technologies Oy
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of CN1427319A publication Critical patent/CN1427319A/zh
Application granted granted Critical
Publication of CN100426177C publication Critical patent/CN100426177C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

发明涉及在集成电路上实现的电子系统中实现动态功率控制的方法和装置，此电子系统包含至少一个或几个硬件单元、主要由逻辑电路实现的以硬件为基础的功率控制逻辑、并包含为一个或多个硬件单元确定的有关功率下降模式的信息的可编程功率控制模式寄存器。本发明中，为了将单个硬件单元从功率下降模式转变到工作模式，硬件单元向功率控制逻辑传输用来将硬件单元从功率下降模式转变到唤醒模式的第一电平敏感的状态信号和用来将硬件单元从唤醒模式转变到实际工作模式的第二电平敏感的状态信号。唤醒模式的特征在于，硬件单元从唤醒模式到实际工作模式的转变现在以已知的最好是短的延迟被实现，以及在于，唤醒模式中的功耗小于实际工作模式中的功耗。

Description

集成电路中的动态功率控制
技术领域
根据所附权利要求1的前序，本发明涉及到用以尽量减小集成电路中，特别是专用集成电路(ASIC)中的功耗的动态功率控制方法。本发明还涉及到根据所附权利要求2的前序的实现该方法的功率控制系统。
背景技术
集成电路(缩写为IC)被广泛地用来实现各种电子装置。在大量的应用中，例如在移动站或其它以电池工作的小型便携式装置中，包含在装置中的集成电路的功耗，是设计和实现此装置时要考虑的一个关键因素。低的功耗使工作时间能够更长而无须增大装置的实际尺寸。
在ASIC电路中，以及在其它集成电路中，功耗的性质可以是静态的或动态的。在本文中，静态功耗指的是电路处于空载状态，不执行任何实际的功能，但工作电压被开通的情况下电路的功耗。以相应的方式，动态功耗指的是电路执行其功能时的功耗。动态功耗的数值根据此时电路执行的功能而变化。
ASIC电路的静态功耗基本上决定于电路制造中所用的工艺技术，因而不受电路功能设计的明显影响。但在确定要包括在被设计的ASIC电路中的功能的电路设计中，能够明显地影响电路的动态功耗。原则上，对ASIC电路功耗最重要的因素是电路的电容、工作电压、以及时钟频率。在设计中，电容根据例如要在电路上实现的各个元件的表面积而被确定，且在电路实际使用的以后阶段，无法影响电路的电容。但在使用中，电路的工作电压和时钟频率也能够被改变，其中还能够影响电路的动态功耗。本发明的目的因而是尽可能有效地控制这些后述参数，以便尽可能减小电路在不同使用情况下的动态功耗。
美国专利5910930描述了一种用以尽量减小包含几个具有不同功能的硬件单元的微处理器的功耗的解决办法。根据美国专利5910930以及所附的图1，各个所述硬件107的工作涉及到作为输入的时钟和控制信号103以及作为输出的功率下降(powered-down)模式启动信号104。采用所述信号的硬件单元107的工作，由包括在微处理器中且包含时钟发生和控制逻辑101和功率下降模式寄存器102的时钟和功率管理子系统100来控制。
当给定的硬件单元107激活其功率降低模式启动信号104时，时钟和功率管理子系统100于是被告知所述硬件单元107已经准备好转变到功率下降模式。利用信号105和106，寄存器控制逻辑109将有关硬件单元107能够在其中被转变的功率下降模式的类型的信息，存储在功率下降模式寄存器102中。时钟发生和控制逻辑101现在将组合包括在信号104和108中的信息，并利用时钟和控制信号103，将所述硬件单元107转变到适当的功率下降模式。换言之，待要转变到硬件单元107的时钟信号被用尽，或者时钟信号的频率被适当地降低。当硬件单元107借助于改变功率下降模式启动信号104的状态而通知管理子系统101有关其恢复正常模式的需要时，控制逻辑101将使待要传送到硬件单元107的时钟信号复位到正常。若硬件单元107需要重新进入功率下降模式寄存器102中确定的功率下降模式，则借助于激活功率下降模式启动信号104可以实现。
美国专利5910930提出的解决办法的优点是基于以下事实，即借助于只要改变功率下降模式启动信号104的状态，硬件单元107能够迅速地进入或离开功率下降模式。换言之，利用逻辑电路实现时钟发生和控制逻辑101作为组合逻辑，其中所述单元101的工作快，且不要求软件操作。
在现有技术中，也存在着利用软件且基于所谓状态机而实现的已知解决办法，其中有关不同硬件的状态以及有关将不同的硬件单元引导到适当的功率下降模式的决定的信息，被程序处理。但由软件实现的状态机之类的缺点是必须在集成电路上配置存储器之类的资源。状态机的使用还要求属于系统的处理器单元保持激活，这就增大了功耗。而且，软件处理以及系统中状态和不同硬件单元允许的功率下降模式的存储，会明显地增加功率下降模式开通和关断时的延迟。这会引起问题，特别是在时间表被设计得严格的解决办法中，致使硬件单元从功率下降模式到工作模式或从工作模式到功率下降模式的激活太晚，由于引起延迟或实际失效而会干扰系统中其它处理或硬件单元。
上述现有技术的动态功率下降解决办法已经证明是不能令人满意的，特别在要求非常重视节省功率又可精确预见系统响应时间的解决办法中。当采用现有技术的解决办法时，特别是在包含几个硬件单元的更复杂的系统中，在变化的条件下，“激发”系统从功率下降模式到待机模式的操作的延迟时间是非常难以预见的，其中，当系统应该准备好最新操作时，在运动之前，系统必须稍许预先被激发处于安全侧。这样，当系统准备好操作但还没有执行任何实际功能时，它毫无必要地消耗着能量。
这种应用的一个例子是用电池工作的移动站，其中的移动站应该能够连续地保持其功耗尽可能低，以便使工作时间尽可能长，但同时与基站同步保持备用状态。
发明内容
本发明的目的是提供一种新的动态功率控制解决办法，以便尽量减小集成电路中，特别是专用集成电路中的功耗，本发明以这种方式避免了现有技术的上述问题。
为了达到此目的，根据本发明的方法的主要特征是独立权利要求1的特征部分提出的特征。以相应的方式，根据本发明的功率控制系统的特征是所附独立权利要求2的特征部分提出的特征。
其它的从属权利要求提出了本发明的一些优选实施方案。
如从现有技术所知，在本发明的功率控制系统中，也是借助于采用逻辑电路的组合逻辑来实现用来控制单个硬件单元功率节省的功率控制逻辑，以便避免额外的延迟和软件工作(状态机等)引起的功耗和资源消耗。根据利用电平敏感的状态信号从单个硬件单元获得的状态数据，上述控制逻辑将上述硬件单元转变到由存储在功率下降模式寄存器中的数据所确定的适当的功率下降模式。
但与现有技术不同，根据本发明，从功率下降模式到工作模式的激励，现在以下面将要描述的方式，经由一个中间步骤即所谓唤醒模式而实现。
根据本发明，单个硬件单元首先利用所谓第一电平敏感状态信号通知功率控制逻辑有关其进入唤醒模式的需要。然后，当硬件单元利用所谓第二电平敏感状态信号通知功率控制逻辑有关进入实际工作模式时，功率控制逻辑就将硬件单元转变到工作模式，在此工作模式中，硬件单元在所知的短的延迟之后，现在就准备好执行所希望的功能。
本发明的主要想法因而是在功率下降模式与工作模式之间形成唤醒模式，此唤醒模式的特征在于，从唤醒模式到实际工作模式的转变总是以精确已知的短延迟而发生，且唤醒模式中的功耗总是低于实际工作模式中的功耗。从唤醒模式到工作模式的转变最好基本上没有延迟地发生，其中在第二状态信号被激活之后，上述硬件单元立即准备好执行功能。
本发明使得能够以比现有技术解决办法更有效和积极的方式来节省功率；亦即，硬件单元能够尽可能长地保持在实际的功率下降模式中或在本发明的唤醒模式中。但利用本发明，由于在第二状态信号激活之后，上述硬件单元总是在已知时间长度的给定延迟之后准备好工作，故系统的响应时间保持已知。与现有技术不同，由于上述延迟现在已知，在系统工作的编程中此延迟能够被考虑，故这也使得能够以无失误的方式来执行要求实时精确执行的功能。
在本发明的有利实施方案中，硬件单元进入功率下降模式不仅影响到时钟频率，而且也影响到待要施加到所述硬件单元的工作电压。这会进一步降低功率下降模式中的功耗。
从本发明的工作观点出发，重要的是，从硬件单元传送到功率控制逻辑的所述第一和/或第二状态信号，和/或从功率控制模式寄存器将信息传送到功率控制逻辑的所谓要求信号，是电平敏感信号，利用其不同的电压电平(对应于数字二进制逻辑中的逻辑状态0和1)，它们被安排成连续地指出所述数据的状态。于是，由功率控制逻辑电路组成的控制逻辑将快速而无软件干预地对所述信号的状态改变作出反应，并如各种情况所要求的那样进一步控制功率节省，亦即馈送到硬件单元的时钟频率或工作电压。要求软件干预的措施基本上被限制为仅仅确定待要预先存储在功率下降模式寄存器中的通常在系统加速运转时执行的功率下降模式。
利用本发明，能够例如在ASIC上提供有效的功率节省功能而不降低所述电路功能的响应时间。利用本发明，没有必要在分立的状态机之类中连续地保持有关系统工作状态的信息，如从现有技术所知，其实现需要存储器和系统的其它资源。因此，与现有技术的解决办法相比，本发明明显地简化了待要在例如ASIC上实现的系统的结构和测试。
在本发明的解决办法中，单个硬件单元的工作彼此完全独立地保持(异步)，且各个硬件单元总是根据需要在工作模式中被激活；因此，明显地方便了包括在系统中的各种功能的编程。当系统的功能由编程来确定时，现在也容易考虑使硬件单元从唤醒模式转变到工作模式的已知延迟时间。
对于本领域的技术人员，下列用例子对本发明的更为详细的描述、本发明的有利实施方案、以及用本发明得到的相对于现有技术的优点，将更为清楚。
附图说明
下面参照附图来更详细地描述本发明，其中
图1示出了用来控制硬件单元的功率节省的现有技术解决办法，
图2原则上示出了根据本发明的功率控制系统的实施方案，而
图3原则上示出了根据本发明的功率控制逻辑的实施方案。
在现有技术的描述中，已经讨论了图1。
具体实施方式
图2示出了一种在单个ASIC电路上优选实现的系统，它包含几个硬件单元201-203、功率控制逻辑204、以及时钟频率和工作电压控制单元205和206。硬件单元201-203以及功率控制逻辑204经由总线207被连接来通信。
根据本发明，各个单个硬件单元201-203能够产生第一状态信号201a-203a以及第二状态信号201b-203b，这些状态信号被传送到功率控制逻辑204。
而且，要求信号201c-203c被传送到功率控制逻辑204，从功率控制模式寄存器208将信息传输到功率控制逻辑204。功率控制模式寄存器208包含各个硬件单元201-203有关对处于功率下降模式的单个硬件单元待要产生的时钟频率和/或工作电压的信息。换言之，例如要求信号201c通知控制逻辑204有关为处于功率下降模式的硬件单元201确定的时钟频率和/或工作电压的要求。以相应的方式，要求信号202c传输有关处于功率下降模式的硬件单元202的要求的信息。
根据本发明的一个实施方案，图2的系统以下列方式工作。
关于系统的开通或工作模式的另一种改变，第一步骤是确定由功率下降模式寄存器208中的硬件单元203亦即处理器单元203存储的各个硬件单元201-203的功率下降模式。在模式寄存器208中，此数据被存储在分别为各个硬件单元201-203配置的存储器位置中，并在图2中原则上用模式寄存器208中的虚线被示出。电平敏感的要求信号201c-203c现在被设定来利用其电压电平而表示编程存储在所述模式寄存器208中的数据的状态。
在最简单的情况下，如图2所示，仅仅一个二进制要求信号201c-203c被用于各个硬件单元201-203，其中对于各个硬件单元仅仅能够确定二个分立的状态。在此情况下，要求信号的逻辑0状态能够例如表示对所述硬件单元没有确定功率下降模式，而要求信号的逻辑1状态表示给定的功率下降模式被确定。
下面首先讨论仅仅从硬件单元201的观点看来的情况。从硬件单元201传送到功率控制逻辑204的第一状态信号201a和第二状态信号201b，是待要沿分立的信号线传送的从而能够得到逻辑0或1的数值的信号。
当要求信号201c利用不同于逻辑0状态的数值表示为硬件单元201确定了给定的功率下降模式，并以相应的方式，当第一状态信号201a和第二状态信号201b表示所述硬件单元201为空载，因而不需要进入功率下降模式时，包含在控制逻辑204中的逻辑电路被安排来组合所述的信号201a、201b、201c，使控制逻辑204利用控制信号209和210来控制时钟频率和工作电压控制单元205和206，以便对硬件单元201产生对应于所述功率下降模式的时钟频率和工作电压。当信号201a、201b或201c中的任何一个改变其状态时，控制逻辑204将立即分别改变控制信号209和210的状态。于是，硬件单元201将总是被馈以此时其所要求的时钟频率和工作电压。
在要求信号201c的数值为逻辑0的情况下，亦即在对硬件单元201不确定功率下降模式的情况下，状态信号201b和201c的数值将没有影响，控制逻辑204因而不将硬件单元201转变到功率下降模式。
当硬件单元201处于功率下降模式，且硬件单元201借助于改变其需要以脱离功率下降模式并进入唤醒模式而表示第一状态信号201a的状态时，功率控制逻辑204将借助于改变时钟频率和工作电压控制单元205和206的状态而对所述信号201a的逻辑状态的改变进行反应，使得当硬件单元201进一步激活其第二状态信号201b时，根据本发明，硬件单元201将以已知的短延迟或基本上没有延迟地被转变到实际工作模式。
在上述唤醒模式中，在第一状态信号201a已经被激活之后，控制逻辑204能够利用控制单元205和206被安排成例如以所希望的时钟频率来激活系统的晶体振荡器以及激活硬件单元201的工作电压。但例如实际工作模式中待要传送到硬件单元201的时钟信号能够被启动，直至硬件单元201利用第二状态信号201b通知需要进入实际工作模式。以这种方式，系统的功耗能够保持低，但系统准备好了以已知的延迟快速地脱离唤醒模式并进入工作模式。
图2的系统能够被实现，致使各个单个硬件单元201-203能够被分别馈以它们每次要求的时钟频率和工作电压。于是，功率控制逻辑204以相同于上述为硬件单元201提出的方式满足了各个硬件单元201-203的各自要求。
但典型的是，例如ASIC的包含图2系统的集成电路不能够被用来对不同的硬件单元201-203提供不同的时钟信号或工作电压，而是整个系统被安排来使用同一个工作电压或时钟信号。于是，功率控制逻辑204以这样一种方式来组合所有的状态信号201a-203a、201b-203b、以及要求信号201c-203c，使时钟频率和工作电压控制单元205和206的控制借助于选择“最高”的主要要求来执行；换言之，系统的时钟频率和工作电压被设定为满足最活跃的硬件单元201-203的需要。
图3原则上示出了功率控制逻辑204在所述情况下的功能，其中几个(N个)平行的要求信号201c-203c被用于各个硬件单元201-203。几个平行的要求信号用于一个硬件单元，使得能够在模式寄存器208(未示出)中为所述硬件单元确定几个不同电平的功率下降模式。功率下降模式的不同电平相对于硬件单元要求的时钟频率和/或工作电压而变化，其中以所述模式获得不同的功率节省。
图3所示的控制逻辑204被安排来借助于以这样一种方式组合用于控制单元205和206(图3中未示出)的控制中的控制信号209和210，使所述控制信号209和210被产生来满足具有最高要求(功率要求)的硬件单元的需要，来产生信号201a-203a、201b-203b、以及201c-203c。于是，在图3中，控制逻辑204中的信号301-303相当于各个硬件单元201-203的要求，其中选择逻辑304被进一步安排来选择产生控制信号209和210的最高要求。
以本发明特有的方式，各个硬件单元独立地产生第一和第二状态信号。包括在系统中的处理器单元203能够例如通知硬件单元201有关硬件单元201在给定时刻应该执行的操作。若处理器203本身在当时空载，则处理器单元203借助于改变其状态信号203a和203b的状态，也能够进入功率下降模式。
根据所述信息，硬件单元201起动内部事件计数器，其操作描述如下。在从处理器单元203接收有关将来事件的信息之后，硬件单元201启动所谓的第一计数器，然后进入功率下降模式，其中除了所述第一计数器之外，最好关断硬件单元201的所有其它功能。为了节省功率，计数器功能可以被安排成利用减速了的时钟信号和/或降低了的工作电压来工作。由编程存储在第一计数器中的起始数值，是对应于从第一计数器启动时刻开始的一段时间长度的数值，在此段时间以后硬件单元201根据本发明应该进入唤醒模式。换言之，在第一计数器已经从起始数值向下计算到0之后，硬件单元201产生第一状态信号201，其中功率控制逻辑204根据本发明将硬件单元201转变到唤醒模式。在硬件单元201中，此事件现在将启动所谓第二计数器，其中，以相应的方式，存储的起始数值是对应于从第二计数器启动的时刻开始的一段时间长度的数值，在此段时间以后硬件单元201必定处于工作模式。在第二计数器已经向下计算到0之后，硬件单元201产生第二状态信号201b，其中功率控制逻辑204将硬件单元201转变到工作模式。
在工作模式中，硬件单元201立即准备好进行所要求的操作，此操作例如可能以硬件单元201将中断信息传输到处理器单元203，然后处理器单元203执行所要求的服务的方式而发生。处理器单元203已经以处理器单元也与硬件单元201同时处于工作模式的方式，利用其本身的内部计数器功能独立地激活其本身的状态信号。
根据本发明，待要在第二计数器中编程的起始数值因而必须至少等于或稍微大于用来使硬件单元从唤醒模式转变到工作模式所需的时间。
借助于以适当的方式对第二计数器的起始数值进行编程，根据本发明，能够确保硬件单元以已知的延迟从唤醒模式被转变到工作模式，从而总是能够确保硬件单元在给定的时刻准备好工作。
因此，本发明的主要优点是，本发明使得在所有情况下确保系统以预先精确知道的延迟被激励到工作模式的同时，能够主动节省功率。在根据本发明的解决办法中，不同硬件单元的工作保持彼此独立，系统功能的编程因而变得明显地更容易，因为在编程中，能够考虑从唤醒模式转变到工作模式的已知延迟时间。
利用本发明，没有必要利用例如处理器和状态机来保持关于系统中不同硬件单元的状态的信息。于是，处理器单元也能够尽可能长时间处于功率下降模式。由逻辑电路实现的以硬件为基础的控制逻辑204工作的速度快且不涉及到延迟，使得能够快速而无失效地工作。
借助于对结合本发明上述各个实施方案提出的各种模式和各种系统结构进行组合，能够提供根据本发明构思的本发明的各种实施方案。因此，上述的各个例子不能被认为是为了限制本发明，而是本发明的各个实施方案能够在下列权利要求提出的发明特点的范围内自由地改变。

Claims (12)

1.一种在集成电路上实现的电子系统中进行动态功率控制的方法，此电子系统包含至少一个或几个硬件单元(201、202、203)、主要由逻辑电路实现的以硬件为基础的功率控制逻辑(204)、以及包含为所述一个或更多个硬件单元确定的关于功率下降模式的信息的可编程功率控制模式寄存器(208)，在此方法中
-单个硬件单元(201、202、203)利用硬件单元专用的电平敏感的状态信号，将有关其活动的信息传输到功率控制逻辑(204)，
-功率控制模式寄存器(208)利用硬件单元专用的电平敏感的要求信号，将由编程为单个硬件单元(201、202、203)确定的有关功率下降模式的信息传输到功率控制逻辑(204)，其中
-功率控制逻辑(204)组合所述状态信号和所述要求信号，并据此，借助于影响待要馈送到所述硬件单元的时钟频率而将所述硬件单元(201、202、203)从工作模式转变到功率下降模式，或由功率下降模式转变到工作模式，
其特征在于，为了将单个硬件单元(201、202、203)从功率下降模式转变到工作模式，所述硬件单元(201、202、203)向功率控制逻辑(204)传输
-用来将所述硬件单元(201、202、203)从功率下降模式转变到唤醒模式的第一电平敏感的状态信号(201a、202a、203a)，以及
-用来将所述硬件单元(201、202、203)从唤醒模式转变到实际工作模式的第二电平敏感的状态信号(201b、202b、203b)。
2.一种在集成电路上实现的电子系统中进行动态功率控制的功率控制系统，此电子系统包含至少一个或几个硬件单元(201、202、203)、主要由逻辑电路实现的以硬件为基础的功率控制逻辑(204)、以及包含为所述一个或更多个硬件单元确定的有关功率下降模式的信息的可编程功率控制模式寄存器(208)，在此功率控制系统中
-单个硬件单元(201、202、203)被安排来利用硬件单元专用的电平敏感的状态信号，将有关其活动的信息传输到功率控制逻辑(204)，
-功率控制模式寄存器(208)被安排来利用硬件单元专用的电平敏感的要求信号，将由编程为单个硬件单元(201、202、203)确定的有关功率下降模式的信息传输到功率控制逻辑(204)，其中
-功率控制逻辑(204)被安排来组合所述状态信号和所述要求信号，以便借助于影响待要馈送到所述硬件单元的时钟频率而将所述硬件单元(201、202、203)从工作模式转变到功率下降模式，或从功率下降模式转变到工作模式，
其特征在于，为了从功率下降模式转变单个硬件单元(201、202、203)，所述硬件单元(201、202、203)被安排来向功率控制逻辑(204)传输
-用来将所述硬件单元(201、202、203)从功率下降模式转变到唤醒模式的第一电平敏感的状态信号(201a、202a、203a)，以及
-用来将所述硬件单元(201、202、203)从唤醒模式转变到实际工作模式的第二电平敏感的状态信号(201b、202b、203b)。
3.根据权利要求2的功率控制系统，其特征在于，功率控制逻辑(204)被安排来影响待要馈送到硬件单元(201、202、203)的时钟频率。
4.根据权利要求2的功率控制系统，其特征在于，功率控制逻辑(204)被安排来影响待要馈送到硬件单元(201、202、203)的工作电压。
5.根据前述权利要求2-4中任何一个的功率控制系统，其特征在于，第一(201a、202a、203a)和第二(201b、202b、203b)硬件单元专用的电平敏感的状态信号以及硬件单元专用的要求信号(201c、202c、203c)，都是二进制数字信号，这些信号具有二个不同的逻辑状态0和1。
6.根据权利要求5的功率控制系统，其特征在于，几个平行的二进制要求信号(201c、202c、203c)被用来确定一个硬件单元(201、202、203)的几个功率下降模式。
7.根据前述权利要求3-6中任何一个的功率控制系统，其特征在于，功率控制逻辑(204)被安排来分别满足各个硬件单元(201、202、203)对时钟频率和/或工作电压的要求。
8.根据前述权利要求3-7中任何一个的功率控制系统，其特征在于，功率控制逻辑(204)被安排来组合几个硬件单元(201、202、203)的第一(201a、202a、203a)和第二(201b、202b、203b)状态信号，并根据最活跃的硬件单元(201、202、203)的要求，对所有所述硬件单元(201、202、203)馈以相同的单个/多个时钟频率和/或单个/多个工作电压。
9.根据前述权利要求3-8中任何一个的功率控制系统，其特征在于，单个硬件单元(201、202、203)包含用来在已经由软件预定的时刻激活所述第一(201a、202a、203a)和第二(201b、202b、203b)状态信号的装置。
10.根据权利要求9的功率控制系统，其特征在于，所述装置被安排来工作于降低了的时钟频率和/或降低了的工作电压下。
11.根据前述权利要求3-10中任何一个的功率控制系统，其特征在于，功率控制系统被安排来用于专用集成电路(ASIC)。
12.根据前述权利要求3-11中任何一个的功率控制系统，其特征在于，功率控制系统被安排来用于移动站。
CNB021578494A 2001-12-20 2002-12-20 在集成电路上的电子系统中动态控制功率的系统和方法 Expired - Fee Related CN100426177C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20012535 2001-12-20
FI20012535A FI116702B (fi) 2001-12-20 2001-12-20 Dynaaminen tehonsäätö integroiduissa piireissä

Publications (2)

Publication Number Publication Date
CN1427319A true CN1427319A (zh) 2003-07-02
CN100426177C CN100426177C (zh) 2008-10-15

Family

ID=8562542

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021578494A Expired - Fee Related CN100426177C (zh) 2001-12-20 2002-12-20 在集成电路上的电子系统中动态控制功率的系统和方法

Country Status (6)

Country Link
US (1) US7032117B2 (zh)
EP (1) EP1324179B1 (zh)
CN (1) CN100426177C (zh)
AT (1) ATE408860T1 (zh)
DE (1) DE60228928D1 (zh)
FI (1) FI116702B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100390702C (zh) * 2003-11-24 2008-05-28 国际商业机器公司 谐振树驱动的时钟分配栅格
CN100461041C (zh) * 2004-06-28 2009-02-11 美国博通公司 板上功率控制系统和方法
US7840379B2 (en) 2004-06-28 2010-11-23 Broadcom Corporation On-board performance monitor and power control system
CN101611361B (zh) * 2006-10-21 2011-10-26 先进模拟科技公司 带软启动的电源功率控制的装置和方法
US8181045B2 (en) 2004-06-29 2012-05-15 Broadcom Corporation Power control bus
CN101467115B (zh) * 2006-04-07 2012-07-04 阿尔特拉公司 集成电路及其上的存储器接口电路和使用集成电路从存储器读取数据的方法
CN102129286B (zh) * 2010-01-15 2013-04-24 炬力集成电路设计有限公司 实时时钟电路及包含实时时钟电路的芯片和数码设备
US8868935B2 (en) 2004-06-29 2014-10-21 Broadcom Corporation Power supply integrated circuit with feedback control
CN105185071A (zh) * 2015-05-21 2015-12-23 成都康伟力创科技有限公司 燃气表远程抄表网络数据交换方法
US9281718B2 (en) 2004-06-28 2016-03-08 Broadcom Corporation On-board power supply monitor and power control system
CN107624222A (zh) * 2015-05-12 2018-01-23 密克罗奇普技术公司 具有内部定时器的模/数转换器
CN110647232A (zh) * 2018-11-07 2020-01-03 广东高云半导体科技股份有限公司 可编程设备区域电网节能的方法与系统

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046400A1 (en) * 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US7376854B2 (en) * 2004-03-31 2008-05-20 Intel Corporation System for enabling and disabling voltage regulator controller of electronic appliance according to a series of delay times assigned to voltage regulator controllers
US7437580B2 (en) * 2004-05-05 2008-10-14 Qualcomm Incorporated Dynamic voltage scaling system
CN1985232B (zh) * 2004-07-15 2011-03-02 诺基亚公司 自适应电压调节
EP1677175B1 (en) * 2004-12-31 2013-08-28 ST-Ericsson SA Dynamic power management in system on chips (SOC)
US7562245B1 (en) 2006-06-09 2009-07-14 Vivante Corporation Single chip 3D and 2D graphics processor with embedded memory and multiple levels of power controls
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US8397090B2 (en) * 2006-12-08 2013-03-12 Intel Corporation Operating integrated circuit logic blocks at independent voltages with single voltage supply
KR100852188B1 (ko) * 2007-02-27 2008-08-13 삼성전자주식회사 동적 전압 스케일링 시스템 및 방법
US20080307240A1 (en) * 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
US7925903B2 (en) * 2007-06-28 2011-04-12 Microsoft Corporation Media device power conservation
KR101423330B1 (ko) * 2007-06-29 2014-07-24 비반테 코포레이션 내장 메모리와 멀티 레벨 전력 컨트롤을 갖춘 단일 칩삼차원 및 이차원 그래픽 프로세서
GB2452733A (en) * 2007-09-12 2009-03-18 Symbian Software Ltd Managing power under operating constraints set by system components
GB2454914B (en) * 2007-11-22 2012-07-25 Icera Inc Clock control
US8145923B2 (en) * 2008-02-20 2012-03-27 Xilinx, Inc. Circuit for and method of minimizing power consumption in an integrated circuit device
CN101387896B (zh) * 2008-10-22 2010-06-23 炬力集成电路设计有限公司 Soc中实现片上主系统唤醒和睡眠功能的方法和装置
US20100146169A1 (en) * 2008-12-05 2010-06-10 Nuvoton Technology Corporation Bus-handling
US20100332877A1 (en) * 2009-06-30 2010-12-30 Yarch Mark A Method and apparatus for reducing power consumption
US8667308B2 (en) 2010-06-18 2014-03-04 Apple Inc. Dynamic voltage dithering
US8799698B2 (en) * 2011-05-31 2014-08-05 Ericsson Modems Sa Control of digital voltage and frequency scaling operating points
CN110334445A (zh) * 2019-07-05 2019-10-15 上海华虹集成电路有限责任公司 一种低功耗设计的控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2264794B (en) * 1992-03-06 1995-09-20 Intel Corp Method and apparatus for automatic power management in a high integration floppy disk controller
US5918061A (en) * 1993-12-29 1999-06-29 Intel Corporation Enhanced power managing unit (PMU) in a multiprocessor chip
US5511203A (en) * 1994-02-02 1996-04-23 Advanced Micro Devices Power management system distinguishing between primary and secondary system activity
US6243399B1 (en) * 1994-07-21 2001-06-05 Interdigital Technology Corporation Ring signal generator
US5623234A (en) * 1996-03-04 1997-04-22 Motorola Clock system
US6785826B1 (en) * 1996-07-17 2004-08-31 International Business Machines Corporation Self power audit and control circuitry for microprocessor functional units
US6085325A (en) * 1996-12-16 2000-07-04 Intel Corporation Method and apparatus for supporting power conservation operation modes
US5910930A (en) * 1997-06-03 1999-06-08 International Business Machines Corporation Dynamic control of power management circuitry
US6088806A (en) * 1998-10-20 2000-07-11 Seiko Epson Corporation Apparatus and method with improved power-down mode
US6735454B1 (en) * 1999-11-04 2004-05-11 Qualcomm, Incorporated Method and apparatus for activating a high frequency clock following a sleep mode within a mobile station operating in a slotted paging mode
US6895520B1 (en) * 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100390702C (zh) * 2003-11-24 2008-05-28 国际商业机器公司 谐振树驱动的时钟分配栅格
US9429973B2 (en) 2004-06-28 2016-08-30 Broadcom Corporation Power control system with performance monitoring
US8108181B2 (en) 2004-06-28 2012-01-31 Broadcom Corporation On-board performance monitor and power control system
CN100461041C (zh) * 2004-06-28 2009-02-11 美国博通公司 板上功率控制系统和方法
US7840379B2 (en) 2004-06-28 2010-11-23 Broadcom Corporation On-board performance monitor and power control system
US9281718B2 (en) 2004-06-28 2016-03-08 Broadcom Corporation On-board power supply monitor and power control system
US9285815B2 (en) 2004-06-29 2016-03-15 Broadcom Corporation Power supply integrated circuit with feedback control
US8868935B2 (en) 2004-06-29 2014-10-21 Broadcom Corporation Power supply integrated circuit with feedback control
US8181045B2 (en) 2004-06-29 2012-05-15 Broadcom Corporation Power control bus
CN101467115B (zh) * 2006-04-07 2012-07-04 阿尔特拉公司 集成电路及其上的存储器接口电路和使用集成电路从存储器读取数据的方法
CN101611361B (zh) * 2006-10-21 2011-10-26 先进模拟科技公司 带软启动的电源功率控制的装置和方法
CN102129286B (zh) * 2010-01-15 2013-04-24 炬力集成电路设计有限公司 实时时钟电路及包含实时时钟电路的芯片和数码设备
CN107624222A (zh) * 2015-05-12 2018-01-23 密克罗奇普技术公司 具有内部定时器的模/数转换器
CN105185071A (zh) * 2015-05-21 2015-12-23 成都康伟力创科技有限公司 燃气表远程抄表网络数据交换方法
CN105185071B (zh) * 2015-05-21 2018-11-20 成都康伟力创科技有限公司 燃气表远程抄表网络数据交换方法
CN110647232A (zh) * 2018-11-07 2020-01-03 广东高云半导体科技股份有限公司 可编程设备区域电网节能的方法与系统
CN110647232B (zh) * 2018-11-07 2021-01-19 广东高云半导体科技股份有限公司 可编程设备区域电网节能的方法与系统

Also Published As

Publication number Publication date
FI20012535A (fi) 2003-06-21
ATE408860T1 (de) 2008-10-15
FI20012535A0 (fi) 2001-12-20
US7032117B2 (en) 2006-04-18
US20030131268A1 (en) 2003-07-10
FI116702B (fi) 2006-01-31
DE60228928D1 (de) 2008-10-30
EP1324179B1 (en) 2008-09-17
EP1324179A1 (en) 2003-07-02
CN100426177C (zh) 2008-10-15

Similar Documents

Publication Publication Date Title
CN1427319A (zh) 集成电路中的动态功率控制
EP1677175B1 (en) Dynamic power management in system on chips (SOC)
CN1202457C (zh) 处理器控制电压的系统中提供决定开启电压的方法及装置
KR101740338B1 (ko) 디지털 시스템에서 동적 클럭 제어 장치 및 방법
CN1758183A (zh) 集成电路器件
CN102057344A (zh) 睡眠处理器
EP2580657B1 (en) Information processing device and method
KR20080069332A (ko) 전원제어 장치 및 전원제어 방법
EP3759713B1 (en) Dynamic memory power management
CN215494621U (zh) 一种唤醒控制装置以及车辆
JP2007047966A (ja) 省電力制御システム
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
CN102402272B (zh) 具有网络连接功能的电子装置及应用于该电子装置的方法
KR100996900B1 (ko) 메모리 클록 설정 기능을 갖는 정보 처리 장치 및 메모리 클록 설정 방법
CN101069350A (zh) 使用选择性电源选通来降低功耗的设备和方法
JP3742367B2 (ja) Ｕｓｂデバイス及びその制御方法
CN101616473B (zh) 一种td-scdma系统中无线网络控制器的节能方法及装置
US20040158747A1 (en) Processor having high-speed control circuit and low-speed and low-power control circuit and method of using the same
CN1540539A (zh) 中断信号控制系统与控制方法
KR100479340B1 (ko) 저전력 스마트 카드 및 그 제어 방법
CN112540665B (zh) 存储器频率切换装置和方法
CN111159962A (zh) 一种内嵌nvm芯片的低功耗设计方法及系统
CN1645293A (zh) 电源管理的频率电压装置及频率电压控制的方法
CN1188787C (zh) 包含以不同频率操作的子电路的集成电路及其方法
CN1588272A (zh) 实时电源管理方法及其系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160114

Address after: Espoo, Finland

Patentee after: Technology Co., Ltd. of Nokia

Address before: Espoo, Finland

Patentee before: Nokia Oyj

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081015

Termination date: 20191220

CF01 Termination of patent right due to non-payment of annual fee