CN1440077A - 半导体装置、设计方法及记录其装置设计程序的记录媒体 - Google Patents

半导体装置、设计方法及记录其装置设计程序的记录媒体 Download PDF

Info

Publication number
CN1440077A
CN1440077A CN03105475A CN03105475A CN1440077A CN 1440077 A CN1440077 A CN 1440077A CN 03105475 A CN03105475 A CN 03105475A CN 03105475 A CN03105475 A CN 03105475A CN 1440077 A CN1440077 A CN 1440077A
Authority
CN
China
Prior art keywords
semiconductor chip
conductive welding
welding region
internal circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03105475A
Other languages
English (en)
Inventor
石山裕浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1440077A publication Critical patent/CN1440077A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明提供一种半导体装置、设计方法及记录其装置设计程序的记录媒体。半导体装置具备：具有第1内部电路和设置在上面上、与第1内部电路不连接的至少一个的第1导电焊接区的第1半导体芯片；具有第2内部电路和设置在上面上、与第2内部电路连接的至少一个的第2导电焊接区、设置在第1半导体芯片上的第2半导体芯片；至少一个的第1导电焊接区和至少一个的第2导电焊接区相互连接的至少一个的第1连接部件；以及从至少一个的第1导电焊接区导出的至少一个的第2连接部件。

Description

半导体装置、设计方法及记录其装置设计程序的记录媒体
技术领域
本发明涉及多个半导体芯片一体构成的半导体装置，特别是涉及半导体装置设计的容易化。
背景技术
现在，多个半导体芯片一体构成的半导体装置被设计成由引线焊接法连接、或者使用由凸点的倒装焊接法连接那样地将各半导体芯片的焊接区之间连接起来。
以下，说明多个半导体芯片被一体构成的现有的半导体装置。
图27是示出多个半导体芯片一体构成的现有的半导体装置的结构图。图28是沿图27的X-X线的剖面图。
如图27及图28所示，半导体装置1000具备：半导体芯片B、通过粘接部贴合在半导体芯片B上的半导体芯片A、从半导体芯片A及半导体芯片B的各焊接区用引线焊接法设置的引线11、12、13、14、15、16、21、22、23、24、25及26。
引线13、15、23及25连接芯片A的各焊接区和芯片B的各焊接区。引线12、14、22及24连接芯片A的各焊接区和位在半导体装置1000的外部的电极(例如引线架、印刷电路板的电极焊接区等)。引线11、16、21及26连接芯片B的各焊接区和半导体装置1000的外部。
(发明要解决的问题)
但是，在上述现有的技术所示的半导体装置1000的设计及制造中，有以下的种种不良情况。
首先，在上述现有的半导体装置1000中，如图28所示，引线12及22与半导体芯片B的上面的最大距离h非常大。还有，不与引线12及22的焊接区连接的部分很长。因此，引线12及22对于从外部来的应力非常容易弯曲。这样，当设置各引线后进一步进行半导体装置1000的加工时，存在引线12及22和引线11及21短路的危险。因此，降低加工半导体装置1000得到的产品的成品率。
还有，在上述现有的半导体装置1000中，由于半导体芯片A及半导体芯片B上的焊接区的位置固定，布线设计的自由度低。
进而，在上述现有的半导体装置1000中，每个连接半导体芯片A与半导体芯片B的引线的长度存在差异(例如引线12和引线14)。由此，存在产生每个引线的延迟值参差不齐的危险。
还有，在半导体芯片B上没有用于固定半导体芯片A的标记。因此，当制造上述现有的半导体装置1000时，难于将半导体芯片A可靠地固定在半导体芯片B的规定的位置上那样地将半导体芯片A和B贴合一起。
还有，当在半导体芯片B上贴合半导体芯片A，进而贴合与半导体芯片A同等程度大小的其它的半导体芯片时，存在将半导体芯片A和其它的半导体芯片拿错的危险。
还有，半导体芯片A仅仅设置有引线焊接用的焊接区。由此，当半导体芯片A和B连接时，只能用引线焊接法。
还有，在上述现有的半导体装置1000中，由于在半导体芯片A和B之间没有被接地电位屏蔽，存在产生EMI(电磁干扰)的危险。
发明内容
本发明的目的在于：为了解决上述不良情况，提供设计及制造容易的、由多个半导体芯片一体构成的半导体装置。
本发明的半导体装置，具备：具有第1内部电路和设置在上面上、与上述内部电路不连接的至少一个的第1导电焊接区的第1半导体芯片，具有第2内部电路和设置在上面上、与上述第2内部电路连接的至少一个的第2导电焊接区、设置在上述第1半导体芯片上的第2半导体芯片，将上述至少一个的第1导电焊接区和上述至少一个的第2导电焊接区相互连接的至少一个的第1连接部件，以及从上述至少一个的第1导电焊接区导出的至少一个的第2连接部件。
根据本发明，能够抑制在现有的半导体装置中产生的连接部件的弯曲。因此，当设置各连接部件后进一步进行半导体装置的加工时，能够防止连接部件之间的短路。
上述至少一个的第1连接部件也可以在与在上述至少一个的第1导电焊接区中上述至少一个的第2连接部件接触的点不同的点接触。
由此，能够避免从第1导电焊接区导出的第2连接部件与其它的部件的接触。即，能够提高布线设计的自由度。
上述至少一个的第1导电焊接区设置多个，上述至少一个的第2导电焊接区设置多个，上述至少一个的第1连接部件设置多个，上述至少一个的第2连接部件设置多个，上述多个的第1连接部件中的任何2个的长度最好相互相等。
由此，能够降低因第1连接部件的长度的差产生的变形。
本发明的半导体装置具备：具有在上面上设置的多个的第1导电焊接区的第1半导体芯片，设置在上述第1半导体芯片上、具有设置的在上面上的多个的第2导电焊接区的第2半导体芯片，将上述多个的第1导电焊接区和上述多个的第2导电焊接区相互连接的多个的第1连接部件，其特征在于：在上述多个的第1连接部件中，至少一个的第1连接部件具有与其它的第1连接部件不同的单位长度的电阻值。
根据本发明，能够调整每个第1连接部件的延迟值。
在上述多个的第1连接部件中，至少一个的第1连接部件也可以与构成其它的第1连接部件的材料不同。
在上述多个的第1连接部件中，至少一个的第1连接部件也可以与构成其它的第1连接部件的引线的个数不同。
本发明的半导体装置具备第1半导体芯片和设置在上述半导体芯片上的第2半导体芯片，在上述第1半导体芯片上设置用于设置上述第2半导体芯片的固定部件。
根据本发明，能够得到不产生第2半导体芯片的位置偏离地、可靠地固定在第1半导体芯片上的半导体装置。
上述固定部件也可以是可配合上述第2半导体芯片的第1凸部。
在用于设置上述第1半导体芯片上的上述第2半导体芯片的区域外，最好也形成上述第2半导体芯片可滑动的第2凸部。
由此，当将第2半导体芯片固定在第1半导体芯片上时，假如即使在被配置在第2半导体芯片固定区域以外的位置上的情况下，第2半导体芯片滑动在第2凸部上，由第1凸部固定在规定的区域上。
本发明的半导体装置具备第1半导体芯片和设置在上述第1半导体芯片上的第2半导体芯片，上述第1半导体芯片具有第1配合部，上述第2半导体芯片具有第2配合部，上述第1配合部和上述第2配合部相互嵌合。
根据本发明，当将第2半导体芯片固定在第1半导体芯片上时，不产生第2半导体芯片的位置偏离可靠地固定在第1半导体芯片上。
进而，具备设置在上述第1半导体芯片上的第3半导体芯片，上述第3半导体芯片具有第3配合部，上述第1半导体芯片具有第4配合部，上述第3配合部和第4配合部相互嵌合，上述第1配合部和上述第3配合部也可以具有相互不同的形状。
由此，假如即使拿错了第2半导体芯片和第3半导体芯片，也不可能将第2半导体芯片和第3半导体芯片固定在第1半导体芯片上。因此，能够防止第2半导体芯片和第3半导体芯片拿错。
本发明的半导体装置具备第1半导体芯片和设置在上述第1半导体芯片上的第2半导体芯片，在上述第1半导体芯片上设置表示用于设置上述第2半导体芯片的区域的第1标记。
根据本发明，当将第2半导体芯片固定在第1半导体芯片上时，能够防止第2半导体芯片和其它的半导体芯片拿错。
进而，具备设置在上述第1半导体芯片上的第3半导体芯片，在上述第1半导体芯片上，设置表示上述第3半导体芯片设置区域的第2标记，上述第1标记和上述第2标记也可以是相互不同的结构。
本发明的半导体装置具有内部电路、连接在上述内部电路上的引线焊接用导电焊接区以及在上述内部电路上与上述引线焊接用导电焊接区并联连接的凸点连接用焊接区。
根据本发明，能够根据需要选择用于构成半导体装置的连接方法。
具有第1面和与上述第1面对向的第2面、上述引线焊接用导电焊接区和上述凸点连接用焊接区也可以设置在上述第1面上。
本发明的半导体装置具备：具有设置在上面上的多个第1导电焊接区的第1半导体芯片，具有设置在上面上的多个第2导电焊接区、设置在上述第1半导体芯片上的第2半导体芯片，将上述多个的第1导电焊接区和上述多个的第2导电焊接区相互连接的多个的第1连接部件，以及从上述多个的第2导电焊接区导出、供给接地电位的多个的第2连接部件。
根据本发明，由于多个的连接部件连接在接地电位Vss上，多个的连接部件的电位全部固定在接地电位Vss上。由此，第1半导体芯片和第2半导体芯片之间几乎被电屏蔽，能够抑制、防止EMI(电磁干扰)。
本发明的半导体装置的设计方法是：具备具有第1内部电路、设置在上面上、连接上述第1内部电路的第1导电焊接区及设置在上面上、与上述第1内部电路不连接的导电体焊接区的引线焊接岛的第1半导体芯片和具有第2内部电路及设置在上面上、连接上述第2内部电路的第2导电焊接区的、设置在上述第1半导体芯片上的第2半导体芯片，上述第1导电焊接区和上述第2导电焊接区相互连接的、上述第1导电焊接区和外部相互连接的半导体装置的设计方法，包括：从上述各内部电路及上述外部间的连接关系和上述各导电焊接区的位置决定由引线焊接法能够连接的连接经路的步骤(a)和就上述连接经路计算出设置在上述第1半导体芯片上的上述引线焊接岛的位置的步骤(b)。
根据本发明的半导体装置的设计方法，得到能抑制在现有的半导体装置中产生的连接部件的弯曲的半导体装置。
本发明的半导体装置的设计方法是具备：具有第1内部电路、设置在上面上、与上述第1内部电路连接的至少一个的第1导电焊接区、及设置在上面上、不与上述第1内部电路连接的导电体焊接区的至少一个的引线焊接岛的第1半导体芯片和具有第2内部电路及设置在上面上、连接上述第2内部电路的第2导电焊接区的、设置在上述第1半导体芯片上的第2半导体芯片，上述至少一个的第1导电焊接区和上述第2导电焊接区相互连接，上述至少一个的第1导电焊接区和外部相互连接的半导体装置的设计方法，包括：判别从上述各内部电路及上述外部间的连接关系和上述至少一个的第1导电焊接区及上述第2导电焊接区的位置决定的至少一个的连接经路是否能够由引线焊接法连接的步骤(a)，在上述步骤(a)中，当上述至少一个的连接经路能够由引线焊接法连接的情况下，计算出设置在上述第1半导体芯片上的上述至少一个的引线焊接岛的位置的步骤(b)，在上述步骤(a)中，当由引线焊接法不能连接上述连接经路的情况下，在计算出设置在上述第1半导体芯片上的上述至少一个的引线焊接岛的位置后，变更上述至少一个的引线焊接岛的形状使得能够用引线焊接法连接上述连接经路那样的步骤(c)。
根据本发明的半导体装置的设计方法，在经过引线焊接岛的连接经路中，能够避免连接部件和其它的部件的接触。
上述至少一个的第1导电焊接区设置多个，在上述步骤(a)中，上述至少一个的连接经路决定多个，在上述步骤(b)或者(c)中，上述至少一个的引线焊接岛的位置得到多个，在上述多个的连接经路中的任何2个中，最好进而包括变更上述各引线焊接岛的位置使得上述各第1导电焊接区和上述各引线焊接岛之间的距离相互相等那样的步骤(d)。
由此，在2个的连接经路中，能够得到降低因第1导电焊接区和引线焊接岛之间的距离的长度的差产生的变形。
本发明的半导体装置的设计方法是具备具有第1内部电路、及设置在上面上、与上述第1内部电路连接的第1导电焊接区的第1半导体芯片和具有第2内部电路、及设置在上面上、与上述第2内部电路连接的第2导电焊接区、设置在上述第1半导体芯片上的第2半导体芯片，上述各导电焊接区和上述第2导电焊接区相互连接，上述第1导电焊接区和外部相互连接的半导体装置的设计方法，包括：从上述各内部电路及上述外部间的连接关系和上述各导电焊接区的位置决定连接经路的步骤(a)，当由连接部件连接上述连接经路时，判别上述连接经路的延迟值是否是容许范围内的步骤(b)，在步骤(b)中，当上述连接经路的延迟值不是容许范围内的情况下，变更连接部件使得上述连接经路的延迟值成为容许范围内的步骤(c)。
根据本发明的半导体装置的设计方法，能够每个连接经路的调整延迟值。
在上述步骤(c)中，也可以变更构成上述连接部件的材料、使得上述连接经路的延迟值成为容许范围内。
在上述步骤(c)中，也可以变更构成上述连接部件的引线的个数、使得上述连接经路的延迟值成为容许范围内。
本发明的半导体装置的设计方法是具备第1半导体芯片和设置在上述第1半导体芯片上的第2半导体芯片的半导体装置的设计方法，包括：从上述第1半导体芯片及上述第2半导体芯片之间的相互的配置关系和上述第1半导体芯片及上述第2半导体芯片的形状判别上述第1半导体芯片上的上述第2半导体芯片搭载的区域的步骤(a)和形成为了配合上述第2半导体芯片的第1凸部、决定在上述第1半导体芯片上的上述第1凸部的配置及形状的步骤(b)。
根据本发明的半导体装置的设计方法，能够得到不产生第2半导体芯片的位置偏离、可靠地固定在第1半导体芯片上的半导体装置。
为了形成上述第2半导体芯片滑动可能的第2凸部，最好进而包括决定在上述第1半导体芯片上的上述第2凸部的配置及形状的步骤(c)。
由此，当将上述第2半导体芯片固定在上述第1半导体芯片上时，假如第2半导体芯片被配置在固定区域以外的位置上的情况下，第2半导体芯片滑动第2凸部上，由第1凸部固定在规定的区域上。
本发明的半导体装置的设计方法是具备第1半导体芯片和设置在上述第1半导体芯片上的至少一个的第2半导体芯片的半导体装置的设计方法，包括：从上述第1半导体芯片及上述至少一个的第2半导体芯片之间的配置关系和上述第半导体芯片及上述至少一个的第2半导体芯片的形状，判别上述第1半导体芯片上的上述至少一个的第2半导体芯片配置的区域的步骤(a)，检测上述至少一个的第2半导体芯片的个数的步骤(b)，在上述步骤(b)中，当上述至少一个的第2半导体芯片的个数是一个的情况下，决定上述第1半导体芯片的第1配合部和嵌入上述第2半导体芯片的上述第1配合部的第2配合部的位置及形状的步骤(c)，在上述步骤(b)中，当上述至少一个的第2半导体芯片的个数是多个的情况下，决定上述第1半导体芯片的上述各第1配合部的位置及形状和嵌合在上述各第2半导体芯片的上述第1配合部上的上述第2配合部的位置及形状的步骤(d)。
根据本发明的半导体装置的设计方法，当将第2半导体芯片固定在第1半导体芯片上时，能够使第2半导体芯片不产生位置偏离地可靠地固定在第1半导体芯片上。还有，假如即使在多个的第2半导体芯片之间拿错的情况下，也不可能将各第2半导体芯片固定在第1半导体芯片上。因此，能够防止在多个的第2半导体芯片之间拿错。
本发明的半导体装置的设计方法是具备第1半导体芯片和设置在上述第1半导体芯片上的至少一个的第2半导体芯片的半导体装置的设计方法，包括：从上述第1半导体芯片和至少一个的第2半导体芯片之间的相互的配置关系和上述第1半导体芯片上及至少一个的第2半导体芯片的形状判别上述第1半导体芯片上的上述第2半导体芯片的配置的区域的步骤(a)，和检测至少一个的第2半导体芯片的个数的步骤(b)，和在上述步骤(b)中，当至少一个的第2半导体芯片的个数是一个的情况下，决定形成表示在上述第1半导体芯片上的上述第2半导体芯片设置的位置的标记的形状的步骤(c)，和在上述步骤(b)中，当上述至少一个的第2半导体芯片的个数是多个的情况下，决定表示在上述第1半导体芯片上的上述各第2半导体芯片设置的位置的标记的形状的步骤(d)。
根据本发明的半导体装置的设计方法，当将第2半导体芯片固定在第1半导体芯片上时，能够防止第2半导体芯片和其它的半导体芯片拿错。还有，当在第1半导体芯片上固定多个第2半导体芯片时，也能够防止在多个的第2半导体芯片之间拿错。
本发明的半导体装置的设计方法是具有内部电路的半导体装置的设计方法，包括从网络表和半导体芯片的形状决定设置在上述半导体芯片上的引线焊接用焊接区和凸点的位置的步骤。
根据本发明的半导体装置的设计方法能得到能够根据需要选择连接方法的半导体装置。
本发明的半导体装置的设计方法是具备具有第1内部电路、及设置在上面上的多个第1导电焊接区的第1半导体芯片和具有第2内部电路、及设置在上面上的多个第2导电焊接区的、设置在上述第1半导体芯片上的第2半导体芯片，上述各第1导电焊接区和上述各第2导电焊接区相互连接，在上述多个的第1导电焊接区的至少一个上供给接地电位的半导体装置的设计方法，包括从上述各内部电路间的连接关系和上述各导电焊接区的位置选择施加接地电位的第1导电焊接区及第2导电焊接区的步骤。
根据本发明的半导体装置的设计方法，由于由引线焊接法将被选择的第1导电焊接区和第2导电焊接区连接到接地电位上，第1半导体芯片和第2半导体芯片之间几乎被电屏蔽，能够得到抑制·防止EMI(电磁干扰)的半导体装置。
本发明的能够在计算机读出的记录媒体是具备：具有第1内部电路、设置在上面上、连接在上述第1内部电路上的第1导电焊接区及设置在上面上、不与上述第1内部电路连接的导电体焊接区的引线焊接岛的第1半导体芯片，具有第2内部电路、及设置在上面上、连接在上述第2内部电路上的第2导电焊接区的、设置在上述第1半导体芯片上的第2半导体芯片，是为了进行上述第1导电焊接区和上述第2导电焊接区相互的连接，上述第1导电焊接区和外部相互连接的半导体装置的设计使用的能够插入计算机的记录媒体，记录从上述各内部电路及上述外部之间的连接关系和上述各导电焊接区的位置决定由引线焊接法能够连接的连接经路的步骤(a)，和就上述连接经路，计算出设置在上述第1半导体芯片上的上述引线焊接岛的位置的步骤(b)使计算机执行的程序。
本发明的计算机能够读出的记录媒体具备：具有第1内部电路、设置在上面上、连接在上述第1内部电路上的至少一个的第1导电焊接区、及设置在上面上、与上述第1内部电路不连接的导电体焊接区的至少一个的引线焊接岛的第1半导体芯片和具有第2内部电路、及设置在上面上、连接在上述第2内部电路上的第2导电焊接区、设置在上述第1半导体芯片上的第2半导体芯片，是为了进行上述至少一个的第1导电焊接区和上述第2导电焊接区相互连接、上述至少一个的第1导电焊接区和外部相互连接的半导体装置的设计使用的能够插入计算机的记录媒体，记录判断从上述各内部电路及上述外部之间的连接关系和上述至少一个的第1导电焊接区及上述第2导电焊接区的位置决定的至少一个的连接经路是否能够由引线焊接法连接的步骤(a)，在上述步骤(a)中，当上述至少一个的连接经路能够由引线焊接法连接的情况下，计算出设置在上述第1半导体芯片上的上述至少一个的引线焊接岛的位置步骤(b)，和在上述步骤(a)中，上述连接经路不能由引线焊接法连接的情况下，在计算出设置在上述第1半导体芯片上的上述至少一个的引线焊接岛的位置后，变更上述至少一个的引线焊接岛的形状使得上述连接经路成为能够由引线焊接法连接的步骤(c)，使计算机执行的程序。
本发明的计算机能够读出的记录媒体具备：具有第1内部电路、及设置在上面上、连接在上述第1内部电路上的第1导电焊接区的第1半导体芯片和具有第2内部电路、及设置在上面上、连接在上述第2内部电路上的第2导电焊接区、设置在上述第1半导体芯片上的第2半导体芯片，是为了进行上述第1导电焊接区和上述第2导电焊接区相互连接、上述第1导电焊接区和外部相互连接的半导体装置的设计使用的能够插入计算机的记录媒体，记录从上述各内部电路及上述外部之间的连接关系和上述各导电焊接区的位置决定连接经路的步骤(a)，和当由连接部件连接上述连接经路时、判断上述连接经路的延迟值是否是容许范围内的步骤(b)，和在上述步骤(b)中，当上述连接经路的延迟值不是容许范围内的情况下，变更连接部件使得上述连接经路的延迟值成为容许范围内的步骤(c)，使计算机执行的程序。
本发明的计算机能够读出的记录媒体是为了进行具备第1半导体芯片和设置在上述第1半导体芯片上的第2半导体芯片的半导体装置的设计使用的能够插入计算机的记录媒体，记录从上述第1半导体芯片及上述第2半导体芯片之间的相互配置关系和上述第1半导体芯片及上述第2半导体芯片的形状判别上述第1半导体芯片上的上述第2半导体芯片搭载的区域的步骤(a)和为了形成配合上述第2半导体芯片的第1凸部、决定上述第1半导体芯片上的上述第1凸部的配置及形状的步骤(b)，使计算机执行的程序。
本发明的计算机能够读出的记录媒体是为了进行具备第1半导体芯片和设置在上述第1半导体芯片上的至少一个的第2半导体芯片的半导体装置的设计使用的能够插入计算机的记录媒体，记录从上述第1半导体芯片及上述至少一个的第2半导体芯片之间的相互配置关系和上述第1半导体芯片及上述至少一个的第2半导体芯片的形状，判别上述第1半导体芯片上的上述至少一个的第2半导体芯片的配置区域的步骤(a)，和检测上述至少一个的第2半导体芯片的个数的步骤(b)，和在上述步骤(b)中，当上述至少一个的第2半导体芯片的个数是一个的情况下，决定上述第1半导体芯片的第1配合部和嵌合在上述第2半导体芯片的上述第1配合部上的第2配合部的位置及形状的步骤(c)，和在上述步骤(b)中，当上述至少一个的第2半导体芯片的个数是多个的情况下，决定上述第1半导体芯片的上述各第1配合部的位置及形状和嵌合在上述各第2半导体芯片的上述第1配合部上的上述第2配合部的位置及形状的步骤(d)，使计算机执行的程序。
本发明的计算机能够读出的记录媒体是为了进行具备第1半导体芯片和设置在上述第1半导体芯片上的至少一个的第2半导体芯片的半导体装置的设计使用的能够插入计算机的记录媒体，记录：从上述第1半导体芯片和至少一个的第2半导体芯片之间的相互的配置关系和上述第半导体芯片及上述至少一个的第2半导体芯片的形状，判别上述第1半导体芯片上的上述第2半导体芯片配置区域的步骤(a)，和检测上述至少一个的第2半导体芯片的个数的步骤(b)，和在上述步骤(b)中，当至少一个的第2半导体芯片的个数是一个的情况下，决定表示上述第1半导体芯片上的上述第2半导体芯片设置的位置的标记的形状的步骤(c)，和在上述步骤(b)中，当上述至少一个的第2半导体芯片的个数是多个的情况下，决定表示上述第1半导体芯片上的上述各第2半导体芯片设置的位置的标记的形状的步骤(d)，使计算机执行的程序。
本发明的计算机能够读出的记录媒体是为了进行具有内部电路的半导体装置的设计使用的能够插入计算机的记录媒体，将从网络表和半导体芯片的形状决定设置在上述半导体芯片上的、连接在上述内部电路上的引线焊接法用焊接区和在上述内部电路上与上述引线焊接法用焊接区并联连接的凸点连接用焊接区的位置的步骤记录使计算机执行的程序。
本发明的计算机能够读出的记录媒体是为了进行具备第1内部电路、及设置在上面上的具有多个第1导电焊接区的第1半导体芯片、具有第2内部电路及设置在上面上的多个第2导电焊接区的、设置在上述第1半导体芯片上的第2半导体芯片，上述各第1导电焊接区和上述各第2导电焊接区相互连接，在上述多个的第1导电焊接区的至少一个上供给接地电位的半导体装置的设计使用的能够插入计算机的记录媒体，将从上述各内部电路间的连接关系和上述各导电焊接区的位置选择施加接地电位的第1导电焊接区及第2导电焊接区的步骤记录使计算机执行的程序。
附图说明
图1是表示实施方式1的半导体装置的结构的立体图。
图2是沿图1的I-I线的剖面图。
图3是表示实施方式2的半导体装置的结构的立体图。
图4是表示实施方式3的半导体装置的结构的立体图。
图5是表示实施方式4的半导体装置的结构的立体图。
图6是表示实施方式5的半导体装置的结构的立体图。
图7是沿图6的II-II线的剖面图。
图8是表示实施方式6的半导体装置的结构的立体图。
图9是沿图8的III-III线的剖面图。
图10是表示实施方式7的半导体装置的结构的模式图。
图11是表示实施方式7的半导体装置的结构的模式图。
图12是示出电路结构图。
图13是表示实施方式8的半导体装置的结构的立体图。
图14是沿图13的V-V线的剖面图。
图15是表示本发明的设计装置的结构的方框图。
图16是表示实施方式9的设计装置的工作的流程图。
图17是表示实施方式10的设计装置的工作的流程图。
图18是表示实施方式11的设计装置的工作的流程图。
图19是表示实施方式12的设计装置的工作的流程图。
图20是表示实施方式13的设计装置的工作的流程图。
图21是表示实施方式14的设计装置的工作的流程图。
图22是表示实施方式15的设计装置的工作的流程图。
图23是表示实施方式16的设计装置的工作的流程图。
图24是表示实施方式17的设计装置的工作的流程图。
图25是表示实施方式18的设计装置的工作的流程图。
图26是表示实施方式19的设计装置的工作的流程图。
图27是示出现有的半导体装置的结构图。
图28是沿图27的X-X线的剖面图。
具体实施方式
以下，使用附图说明本发明的实施方式。此外，为了简化，各实施方式中共通的结构要素用同一的参考符号表示，还有，在本说明书中使用的「连接」这一用语，在没有特别记述的情况下是「电连接」的意思。
—半导体装置—
(实施方式1)
参照图1(a)及图1(b)，以及图2说明本实施方式。图1(a)及图1(b)是表示本实施方式的半导体装置的结构的立体图，图2是沿图1(a)的I-I线的剖面图。
如图1(a)所示，本实施方式的半导体装置100a具备：具有内部电路(没有图示)、连接在该内部电路上的多个焊接区10的半导体芯片B1和具有内部电路(没有图示)、连接在该内部电路上的多个焊接区20、粘贴在半导体芯片B1上的半导体芯片A1。如图2所示，在本实施方式的半导体装置100a中，半导体芯片A1和半导体芯片B1通过粘接部被固定。
在B1上，设置连接在内部电路上的多个焊接区10和引线焊接岛31。这里，所谓的引线焊接岛是与半导体芯片B1的内部电路不连接的导电体焊接区。
进而，本实施方式的半导体装置100a具备：连接半导体芯片B1的各焊接区10和半导体芯片A1的各焊接区20的引线13、15、23及25，连接半导体芯片B1的焊接区10和在半导体装置100a的外部的电极(例如；引线架的引线、印刷电路板的电极等)的引线11、16、21及26，通过引线焊接岛31连接半导体芯片A1的焊接区20和位在外部的电极的引线12a、12b、14a、14b、17a、17b、22a、22b、24a及24b。
在本实施方式的半导体装置100a中，当设连接半导体芯片A1的焊接区20和位于半导体装置100a的外部的电极的引线12a及12b和半导体芯片B1的上面的最大距离为h1时，成为h1＜h。这种情况，在引线14a及14b、引线17a及17b、以及引线22a及22b也是相同的。由此，在本实施方式的半导体装置100a中能够抑制在现有的半导体装置1000中产生的引线的弯曲。因此，当在设置各引线后进而加工半导体装置100a时，能够防止引线之间的短路。由此，能够提高加工半导体装置100a得到的产品的成品率。
进而，由调节引线焊接岛31的位置，能够使引线的长度相等。例如，能够使引线12a的长度和引线17a的长度相等，而且，能够使引线12b的长度和引线17b的长度相等。由此，能够降低因引线长度的差产生的变形。因此，在本实施方式的半导体装置100a中，使构成同步电路布线的设计更容易。
还有，在本实施方式中，由调节引线焊接岛31的位置，统一半导体芯片A1和半导体芯片B1之间的引线(具体的说，引线12a、14a、17a、22a及24a)的长度，使统一布线延迟值成为可能。
其次，说明图1(b)所示的半导体装置100a′。如图1(b)所示，半导体装置100a′成为与上述的半导体装置100a几乎相同的结构。但是，在半导体装置100a′中，仅仅在半导体芯片B1进而具备没有被利用在由引线焊接法连接的引线焊接岛31这一点上与半导体装置100a是不同的。
如半导体装置100a′那样，不管是否被利用在由引线焊接法的连接，如果采用具备多个引线焊接岛31的结构时，半导体芯片B1也能够利用适当的引线焊接岛31搭载与半导体芯片A1不同的半导体芯片。即，提高了半导体芯片B1的通用性。
(实施方式2)
参照图3说明本实施方式。图3是表示本实施方式的半导体装置的结构的立体图。
如图3所示，本实施方式的半导体装置100b具备：内部电路(没有图示)，具有连接该内部电路的多个焊接区10的半导体芯片B2，以及具有内部电路(没有图示)和连接在该内部电路上的多个焊接区20、粘贴在半导体芯片B2上的半导体芯片A2。
在半导体芯片B2上设置与内部电路连接的多个焊接区10和引线焊接岛31及32。即使在本实施方式中，所谓的引线焊接岛也是不与半导体芯片B2的内部电路连接的导电体焊接区，引线焊接岛32的形状与引线焊接岛31不同，形成椭圆形。
进而，本实施方式的半导体装置100b具备：连接半导体芯片B2的各焊接区10和半导体芯片A2的各焊接区20的引线13、15、23及25，连接半导体芯片B2的焊接区10和位在外部的电极(例如，引线架的引线、印刷电路板的电极等)的引线11、16、21及26，通过引线焊接岛3 1连接半导体芯片A2的焊接区20和位在外部的电极的引线12a、12b、17a、17b、14a、14b、22a、22b、24a及24b。
在本实施方式中，引线焊接岛32的形状与圆形的引线焊接岛3 1不同，形成椭圆形状。如图3所示，引线24b连接在与引线焊接岛32中的引线24a连接的位置不同的位置上。由此，例如，当成为用于引线24b必须连接的外部的焊接区和引线24a连接的位置之间直线的连接的障碍的其它的部件存在的情况下，能够避免引线24b和其它的部件的接触。即，由变更引线焊接岛的形状能够提高布线设计的自由度。
此外，引线焊接岛32的形状不是仅限于椭圆形，最好适当变更成能够最有效地设计引线的形状。
进而，即使在本实施方式中，也能够由调节引线焊接岛31及32的位置，使引线的长度相等。由此，能够降低因引线的长度差产生的变形。由此，即使在本实施方式的半导体装置100b中，构成同步电路的布线的设计也变的容易。
还有，与上述实施方式1同样即使在本实施方式中，由调节引线焊接岛31及32的位置，也能够统一半导体芯片A1和半导体芯片B1之间的引线(具体的说是引线12a、14a、17a、22a及24a)的长度，能够统一布线延迟值。
(实施方式3)
参照图4说明本实施方式。图4是表示本实施方式的半导体装置的结构的立体图。
如图4所示，本实施方式的半导体装置100c具备：具有内部电路(没有图示)和连接在该内部电路上的多个焊接区10的半导体芯片B3，具有内部电路(没有图示)和连接在该内部电路上的多个焊接区20、粘贴在半导体芯片B3上的半导体芯片A3。
进而，本实施方式的半导体装置100c具备：连接半导体芯片B3的各焊接区10和半导体芯片A3的各焊接区20的引线13、15、23及25，连接半导体芯片B3的焊接区10和位在外部的电极(例如，引线架的引线，印刷电路板的电极等)的引线11、16、21及26，连接半导体芯片A3的焊接区20和位在外部的电极的引线12、14、22及24。特别是，引线13由金形成的引线所构成，与由铝形成的引线构成的其它的引线材质不同。
在本实施方式中，与用铝形成的其它的引线电阻值不同的金形成引线13。这样，由于每个引线的选择引线材料，能够调整每个引线延迟值。此外，在本实施方式中，使用铝和金形成引线，但是不是仅限定于此。作为其它的材料可以举出银、铜、铂等。
(实施方式4)
参照图5说明本实施方式。图5是表示本实施方式的半导体装置的结构的立体图。
如图5所示，本实施方式的半导体装置100d具备：具有内部电路(没有图示)和连接在该内部电路上的多个焊接区10的半导体芯片B4，具有内部电路(没有图示)和连接在该内部电路上的多个焊接区20、粘贴在半导体芯片B4上的半导体芯片A4。
进而，本实施方式的半导体装置100d具备：连接半导体芯片B4的各焊接区10和半导体芯片A4的各焊接区20的引线13、15、23及25，连接半导体芯片B4的焊接区10和位于外部的电极(例如，引线架的引线，印刷电路板的电极等)的引线11、16、21及26，连接半导体芯片A4的焊接区20和位于外部的电极的引线12、14、22及24。特别是，在本实施方式中，引线25由2根引线构成。
由于引线25由2根引线构成，能够降低布线电阻。即，由每个引线地调节引线的根数，能够每个引线的调整延迟值。
如上所述，根据本实施方式，能够得到设计及制造容易的、多个半导体芯片一体构成的半导体装置。特别是，能够得到适用于高速工作的半导体装置。
(实施方式5)
参照图6及图7说明本实施方式。图6是表示本实施方式的半导体装置的结构的立体图，图7是沿图6的II-II线的剖面图。此外，在本实施方式中为避免繁杂省略了引线。
如图6及图7所示，本实施方式的半导体装置200具备：具有内部电路(没有图示)和连接在该内部电路上的多个焊接区10的半导体芯片B5，具有内部电路(没有图示)和连接在该内部电路上的多个焊接区20、通过粘接部粘贴在半导体芯片B5上的半导体芯片A5。
进而，半导体芯片B5具备凸部41及滑动用凸部40。
凸部41设置在半导体芯片B5的上面上的半导体芯片A5粘贴区域的各角上、规定半导体芯片A5粘贴的区域。
滑动用凸部40，在半导体芯片B5的上面上、在除去半导体芯片A5粘贴区域以外的区域上设置多个。滑动用凸部40配置在各滑动用凸部40之间上、使得不形成具备能够粘贴半导体芯片A5的广度和形状的区域。
在本发明的半导体装置200中，由于在半导体芯片B5的上面上设置凸部41，以规定半导体芯片A5粘贴的区域，在半导体装置200的制造工艺中，当半导体芯片A5和半导体芯片B5贴合时，能够不产生半导体芯片A5的位置偏离地可靠地固定。
进而，在本实施方式中，不形成具备半导体芯片A5能够粘贴的广度和形状的区域那样配置的滑动用凸部40设置在半导体芯片B5的上面上。由此，在半导体装置200的制造工艺中，当半导体芯片A5和半导体芯片B5贴合时，假如半导体芯片A5配置在粘贴区域以外的位置上的情况下，半导体芯片A5滑动在滑动用凸部40上，必定被由凸部41粘贴在规定的区域上。
即，当半导体芯片A5和半导体芯片B5贴合时，没有必要进行定位。
因此，根据本实施方式，能够容易地将半导体芯片A5和B5贴合。
(实施方式6)
参照图8及图9说明本实施方式。图8是表示本实施方式的半导体装置的结构的立体图，图9是沿图8的III-III线的剖面图。
如图8所示，本实施方式的半导体装置300具备：具有内部电路(没有图示)和连接在该内部电路上的多个焊接区的半导体芯片B6，具有内部电路(没有图示)和连接在该内部电路上的多个焊接区、设置在半导体芯片B6上的半导体芯片A6及A6′。此外，在本实施方式中为避免繁杂省略了引线及焊接区。
特别是，在本实施方式中，半导体芯片B6具备圆形的开口42a及矩形的开口42b。半导体芯片A6具备剖面是矩形的凸部43a，半导体芯片A6′具备剖面是矩形的凸部43b。如图9所示，半导体芯片A6′和半导体芯片B6通过粘接部贴合，半导体芯片A6′具有的凸部43b嵌合进半导体芯片B6具有的开口42b中。同样地，半导体芯片A6和半导体芯片B6也通过粘接部贴合，半导体芯片A6具有的凸部43a嵌合进半导体芯片B6具有的开口42a中。
还有，在本实施方式的半导体装置300中，在半导体芯片B6的上面中，在半导体芯片A6贴合的芯片配置区域45a上，印刷了芯片配置标记44a，在半导体芯片A6′贴合的芯片配置区域45b上印刷了芯片配置标记44b。
在本实施方式的半导体装置300中，当半导体芯片A6及A6′和半导体芯片B6贴合时，凸部43a和开口42a嵌合，在半导体芯片A6上设置凸部43a、在半导体芯片A6′上设置凸部43b、在半导体芯片B6上设置开口42b及开口42a，以使得凸部43b和开口42b嵌合。由此，在半导体装置300的制造工艺中，当半导体芯片A6及A6′和半导体芯片B6贴合时，半导体芯片A6不产生位置偏离地被可靠地固定。
特别是，在本实施方式中，凸部43a和开口42a是圆柱状，凸部43b和开口2b是方形柱状。由此，当半导体芯片A6和半导体芯片A6′拿错的情况下，在半导体芯片B6上贴合半导体芯片A6及A6′是不可能的。因此，能够防止在拿错半导体芯片A6和半导体芯片A6′的状态下构成半导体装置。
此外，在本实施方式中，凸部43a和开口42a是圆柱状，凸部43b和开口42b是方形柱状，但是不是仅限于此。例如，也可以将凸部43a和开口42a分别作成星形柱状、三角柱状等任意的形状。
还有，在半导体芯片B6上的半导体芯片A6及A6′粘贴的芯片配置区域45a及45b上，设置成为用于固定半导体芯片A6及A6′的标记的芯片配置标记44a及44b。由此，在半导体装置300的制造工艺中，当在半导体芯片B6上贴合半导体芯片A6及A6′时，能够几乎完全消除拿错半导体芯片A6和半导体芯片A6′的担心。
此外，在本实施方式中，是用引线焊接法将半导体芯片A6及A6′电连接的，但是不是仅限于此。因此，可以用凸点连接法使半导体芯片A6及A6′和B6电连接，也可以将引线焊接法和凸点连接并用。
(实施方式7)
参照图10及图11说明本实施方式。图10及图11分别是表示本实施方式的半导体装置的结构的模式图。
如图10所示，本实施方式的半导体装置400具备：具有内部电路(没有图示)和连接在该内部电路上的多个焊接区10的半导体芯片B7，具有内部电路(没有图示)和连接在该内部电路上的多个引线焊接用的焊接区20、设置在半导体芯片B7上的半导体芯片A7。还有，在半导体装置400中，由连接半导体芯片B7的各焊接区10和半导体芯片A7的各焊接区20的引线11，连接半导体芯片A7和半导体芯片B7。
还有，如图11所示，本实施方式的半导体装置400′具备：具有内部电路(没有图示)和连接在该内部电路上的多个凸点连接用的焊接区30的半导体芯片A7，具有内部电路(没有图示)和设置在下面上、连接在内部电路上的多个凸点连接用的焊接区(没有图示)、设置在半导体芯片A7上的半导体芯片C7。在半导体装置400′中，半导体芯片A7的各焊接区30和半导体芯片C7的凸点连接用的各焊接区由凸点连接连接起来。
如图10及图11所示，在本实施方式的半导体装置400及半导体装置400′上都使用半导体芯片A7。
在半导体芯片A7的上面上，设置引线焊接用的焊接区20和凸点连接用的焊接区30。由此，如图11所示，准备在下面上具有半导体芯片A7的凸点用焊接区30能够连接的布线(没有图示)的半导体芯片C7，能够用倒装焊接法将半导体芯片C7凸点连接。
本实施方式的半导体芯片A7在设置多个焊接区20的上面上，进而具备凸点连接用的焊接区30，半导体芯片A7具备图12所示的电路。图12示出本实施方式的半导体芯片A7的电路结构。
在本实施方式中，在半导体芯片A7中，如图12所示，引线焊接用的焊接区20和凸点连接用的焊接区30两方都连接在内部电路上。由此，半导体芯片A7能够由引线焊接法与半导体芯片B7连接，由凸点连接法与半导体芯片C7连接。
因此，能够制作图10所示的半导体装置400及图11所示的半导体装置400′的任何一个。
特别是，由引线焊接法的连接与凸点连接相比是便宜的。另一方面，如图11所示，在由几乎相同尺寸的半导体芯片组成的半导体装置的制作中，用凸点连接的连接方法是容易的。
还有，一般说，引线焊接用的焊接区能够以与邻接的焊接区的最小80μm的间隔设置。另一方面，凸点连接用的焊接区能够以与邻接的焊接区的最小间隔5μm设置。因此，根据本实施方式，当需要半导体装置小型化的情况下、使用集成度高的半导体芯片的情况下等，由使用凸点连接用的焊接区将2个半导体芯片连接，能够容易的制造半导体装置。
如上所述，根据本实施方式，能够根据制造成本、以及半导体芯片A7、B7及C7的各自的尺寸、布线规则等，选择用于构成半导体装置的最适当的连接方法。即，半导体芯片及半导体装置的设计的自由度能够非常的高。
(实施方式8)
参照图13及图14说明本实施方式，图13是本实施方式的半导体装置的立体图，图14是沿图13的V-V线的剖面图。
如图13所示，本实施方式的半导体装置500具备：具有多个焊接区10的半导体芯片B8和具有多个焊接区20、粘贴在半导体芯片B8上的半导体芯片A8。
进而，本实施方式的半导体装置500具备：连接半导体芯片B8的各焊接区10与半导体芯片A8的各焊接区10的引线60和连接半导体芯片B8的焊接区1 0与外部(接地电位Vss)的引线61。
还有，如图14所示，在本实施方式的半导体装置500中，在半导体芯片A8的下面上设置连接在内部电路(没有图示)上的凸点连接用的焊接区(没有图示)。在半导体芯片B8的上面上和下面上，设置连接在内部电路(没有图示)上的凸点连接用的焊接区(没有图示)。
半导体芯片A8的内部电路与半导体芯片B8的内部电路由凸点连接连接起来。还有，半导体芯片B8的内部电路使用设置在半导体芯片B8的下面上的凸点连接用的焊接区由凸点连接连接在外部上。
根据本实施方式，由于多个的引线60及61全部连接在接地电位Vss上，多个的引线60及61的电位全部固定在接地电位Vss上。由此，半导体装置500在半导体芯片A8和B8之间几乎被电屏蔽。因此，在半导体装置500中，能够抑制、防止EMI(电磁干扰)。即，根据本实施方式，能够得到可靠性非常高的半导体装置。
—设计方法—
以下，说明当制造所述实施方式1～8所示的半导体装置100a～100d、200～500时的设计方法。图15是示出当制造半导体装置100a～100d、200～500时使用的设计装置的结构的方框图。
如图15所示，本实施方式的设计装置600具备：输入数据的输入部71，处理输入到输入部71的数据的CPU72，收藏数据的数据库73，输出在CPU处理的结果的输出部74，用于制作引线焊接岛的引线焊接岛制作部80，用于变更在引线焊接岛制作部80决定的引线焊接岛的形状及形成引线焊接岛的材料的引线焊接岛形状变更部81，研讨长度必须互相相等的连接经路的等长经路研讨部82，判断延迟的延迟判断部83，用于变更具有在延迟判断部83判断的范围内的延迟值的引线材料的引线材料变更部84，用于变更成为在延迟判断部判断了的范围内的延迟值的引线根数的引线根数变更部85，用于制作规定半导体芯片配置区域的凸部的凸部制作部86，用于制作半导体芯片能够滑动的凸部的滑动用凸部制作部87，用于制作当2个半导体芯片相互贴合时相互嵌合的形状的嵌合形状制作部88，变更成在嵌合形状制作部88决定的嵌合形状的嵌合形状变更部89，用于在半导体芯片表面上制作芯片配置标记的芯片配置标记制作部90，变更在芯片配置标记变更部90决定了的芯片配置标记的芯片配置标记变更部91，用于制作引线焊接用的焊接区和凸点连接用的焊接区的焊接区制作部92，以及用于制作引线屏蔽的引线屏蔽制作部93。
在以下所述各实施方式中，参照图16～26说明半导体装置的设计方法。图16～26所示的各流程图表示的设计方法是为了由上述设计装置600设计半导体装置时使用的。
(实施方式9)
在本实施方式中，说明上述实施方式1的半导体装置100a的设计方法。图16是表示当设计上述实施方式1的半导体装置100a时的设计装置600的工作的流程图。
如图16所示，首先，在步骤St1，在输入部71上输入电路结构数据、电路间连接数据和各焊接区的位置数据。电路结构数据是表示分别设置在半导体芯片A1及B1内的内部电路及半导体装置100a连接的外部电路的结构的数据。电路间连接数据是表示半导体芯片A1的内部电路、半导体芯片B1的内部电路和上述外部电路的连接关系的数据。各焊接区的位置数据是表示半导体芯片A1的各焊接区20、半导体芯片B1的各焊接区10及上述外部电路的各外部焊接区(引线架的引线等)的位置的数据。
当上述各数据输入到输入部71时，CPU72选择上述各数据，同时将上述各数据收藏在数据库73中。
其次，在步骤St2，CPU72从上述各数据，在各焊接区10、各焊接区20及各外部焊接区之间检索形成满足上述电路间连接数据的连接经路。
再次，在步骤St3，CPU72判断在步骤St2得到的连接经路是否能够全部由引线焊接法连接。这里，如果能够由引线焊接法连接，CPU72启动引线焊接岛制作部80，进入步骤St4。如果在步骤St2得到的连接经路的至少一个不能由引线焊接法连接时，CPU72返回到上述步骤St2，检索其它的满足上述电路间连接数据的连接经路，接着、在步骤St3，判断再度检索的连接经路能否全部由引线焊接法连接。直到在步骤St2得到的连接经路能够全部由引线焊接法连接为止反复进行步骤St2和St3。当能够全部由引线焊接法连接时，CPU72启动引线焊接岛制作部80，进入步骤St4。
再次，在步骤St4，引线焊接岛制作部80在检索了的连接经路中，就焊接区10和外部焊接区相互连接的连接经路，计算出制作引线焊接岛31的半导体芯片B1上的位置(引线焊接岛位置数据)。这时，引线焊接岛制作部80参照从数据库73已经收藏的缺省设定的引线焊接岛形状数据(这里是圆状的数据)。
再次，在步骤St5，CPU72从步骤St4得到的引线焊接岛位置数据和引线焊接岛形状数据制作用于引线焊接装置执行引线焊接法的引线焊接法执行数据。
再次，在步骤St6，输出部74输出引线焊接法执行数据。
经过上述各步骤，设计半导体装置100a。
根据本实施方式，得到能够防止连接半导体芯片间的引线的弯曲的半导体装置100a。
(实施方式10)
在本实施方式中，说明上述实施方式2的半导体装置100b的设计方法。图17是表示当设计上述实施方式2的半导体装置100b时，设计装置600的工作的流程图。
如图17所示，首先，在步骤St11，在输入部71上输入电路结构数据、电路间连接数据和各焊接区的位置数据。
电路结构数据是表示分别设置在半导体芯片A2及B2内的内部电路及半导体装置100b连接的外部电路的结构的数据。电路间连接数据是表示半导体芯片A2的内部电路、半导体芯片B2的内部电路和上述外部电路的连接关系的数据。各焊接区的位置数据是表示半导体芯片A2的各焊接区20、半导体芯片B2的各焊接区10及上述外部电路的各外部焊接区
(引线架的引线等)的位置的数据。
当上述各数据输入到输入部71时，CPU72选择上述各数据，同时将上述各数据收藏在数据库73中。
其次，在步骤St12中，CPU72从上述各数据检索在各焊接区10、各焊接区20及各外部焊接区之间形成满足上述电路间连接数据的连接经路。
再次，在步骤St13中，CPU72判断在步骤St12得到的连接经路是否能够完全由引线焊接法连接。这里，如果能够由引线焊接法连接时，CPU72启动引线焊接岛制作部80，进入步骤St14a。如果在步骤St12得到的连接经路的至少一个不能够由引线焊接法连接时，CPU72启动引线焊接岛制作部80、进入步骤St14b。
在步骤St14a，引线焊接岛制作部80在被检索的连接经路中，就焊接区10和外部焊接区相互连接的连接经路，计算出制作引线焊接岛3 1的半导体芯片B2上的位置(引线焊接岛位置数据)。这时，引线焊接岛制作部80参照从数据库73已经收藏的缺省设定的引线焊接岛形状数据(这里是圆形的数据)。接着，进入步骤St15。
在步骤St14b，引线焊接岛制作部80在被检索的连接经路中，就焊接区10和外部焊接区相互连接的连接经路，计算出制作引线焊接岛32的半导体芯片B2上的位置(引线焊接岛位置数据)。这时，引线焊接岛制作部80参照从数据库73已经收藏的缺省设定的引线焊接岛形状数据(这里，是圆形数据)。接着，进入步骤St14c。
在步骤St14c中，引线焊接岛形状变更部81由置换引线焊接岛形状数据，使得能够由引线焊接法连接(这里，从缺省设定的圆形的数据置换成椭圆形的数据)，变更引线焊接岛32的形状。这时，当由引线焊接岛形状数据的置换引起延迟值大幅度变动的情况下，为了抑制延迟值的变动、引线焊接岛形状变更部81也可以采用使引线焊接岛的形状及形成引线焊接岛的材料最佳化的结构。接着，进入步骤St15。
再次，在步骤St15中，CPU72从在步骤St14a及步骤St14c得到的引线焊接岛位置数据和引线焊接岛形状数据制作用于引线焊接装置执行引线焊接法的引线焊接法执行数据。
再次，在步骤St16，输出部74输出引线焊接执行数据。
经过上述各步骤，设计半导体装置100b。
根据本实施方式，得到能够防止连接半导体芯片间的引线弯曲的半导体装置100b。特别是，在本实施方式中，由变更引线焊接岛形状，能够提高由引线焊接法的半导体芯片间的连接的自由度。
(实施方式11)
在本实施方式中，说明上述实施方式2的半导体装置100b的设计方法。
图18是表示当设计上述实施方式2的半导体装置100b时，半导体设计装置的工作的流程图。
如图18所示，首先，在步骤St21中，在输入部71上输入电路结构数据、电路间连接数据和各焊接区的位置数据。
电路结构数据是表示分别设置在A2及B2内的内部电路及半导体装置100b连接的外部电路的结构的数据。电路间连接数据是表示半导体芯片A2的内部电路、半导体芯片B2的内部电路和上述外部电路的连接关系的数据。各焊接区的位置数据是表示半导体芯片A2的各焊接区20、半导体芯片B2的各焊接区10及上述外部电路的各外部焊接区(引线架的引线等)的位置的数据。
当上述各数据输入到输入部71时，CPU72选择上述各数据，同时将上述各数据收藏在数据库73中。
其次，在步骤St22中，CPU72从上述数据中，检索出在各焊接区10、各焊接  20及各外部焊接区之间上满足上述电路间连接数据那样形成的连接经路。
再次，在步骤St23中，CPU72判断在步骤St22得到的连接经路是否能够全部由引线焊接法连接。这里，如果能够由引线焊接法连接，CPU72启动引线焊接岛制作部80，进入步骤St24a。如果在步骤St22得到的连接经路的至少一个不能够由引线焊接法连接，CPU72启动引线焊接岛制作部80，进入步骤St24b。
在步骤St24a，引线焊接岛制作部80就在步骤St23由引线焊接法能够连接的焊接区10和外部焊接区相互连接的连接经路，计算出制作引线焊接岛31的半导体芯片B2上的位置(引线焊接岛位置数据)。这时，引线焊接岛制作部80参照从数据库73已经收藏的缺省设定的引线焊接岛形状数据(这里是圆形的数据)。接着，进入步骤St25。
在步骤St24b，引线焊接岛制作部80就在步骤St23能够由引线焊接法连接的焊接区10和外部焊接区相互连接的连接经路，计算出制作引线焊接岛32的半导体芯片B2上的位置(引线焊接岛位置数据)。这时，引线焊接岛制作部80参照从数据库73已经收藏的缺省设定的引线焊接岛形状数据(这里是圆形的数据)。接着，进入步骤St24c。
在步骤St24c，引线焊接岛形状变更部81，由置换引线焊接岛形状数据(这里，从圆形的数据置换成椭圆形的数据)变更引线焊接岛32的形状，使得在步骤St23不可能连接的焊接区10和外部焊接区相互连接的连接经路成为能够连接，进入步骤St25。此外，当在该步骤St24由引线焊接岛形状数据的置换引起延迟值大幅度变动的情况下，为了抑制延迟值的变动、引线焊接岛形状变更部81也可以采用使引线焊接岛的形状及形成引线焊接岛的材料最佳化的结构。
再次，在步骤St25中，CPU72启动等长经路研讨部82。等长经路研讨部82研讨长度必须相等的连接经路。具体的说，等长经路研讨部82参照在步骤St21收藏在数据库73中的电路结构数据和电路间连接数据，选择要求长度相互相等的连接经路。接着，参照在步骤St24a、St24b及St24c得到的引线焊接岛位置数据、引线焊接岛形状数据，调节引线焊接岛位置数据使得被选择的连接经路的长度相互相等。
再次，在步骤St26中，CPU72从在步骤St25得到的引线焊接岛位置数据和在步骤St24a及St24c得到的引线焊接岛形状数据制作用于引线焊接装置执行引线焊接的引线焊接执行数据。
再次，在步骤St27中，输出部74输出引线焊接执行数据。
经上述各步骤，设计半导体装置100b。
根据本实施方式，由于调节引线焊接岛31及32的位置，得到特定的引线的长度相互相等的半导体装置100b。在长度相等的引线之间能够降低因引线长度差产生的变形。由此，当在半导体装置100b中必须构成同步电路的情况下，本实施方式的方法特别好。
根据本实施方式，进而，由于调节引线焊接岛31及32的位置，统一半导体芯片A1和半导体芯片B1之间的引线(具体的是引线12a、14a、17a、22a及24a)的长度，也能够统一引线延迟值。
(实施方式12)
在本实施方式中，说明上述实施方式3的半导体装置100c的设计方法。
图19是表示当设计上述实施方式3的半导体装置100c时，设计装置600的工作的流程图。
如图19所示，首先，在步骤St31中，在输入部71上输入电路结构数据、电路间连接数据、各焊接区的位置数据和连接延迟容许数据。
电路结构数据是表示分别设置在半导体芯片A3及B3内的内部电路及半导体装置100c连接的外部电路的结构的数据。电路间连接数据是表示半导体芯片A3的内部电路、半导体芯片B3的内部电路和上述外部电路的连接关系的数据。各焊接区的位置数据是表示半导体芯片A3的各焊接区20、半导体芯片B3的各焊接区10及上述外部电路的各外部焊接区(引线架的引线等)的位置的数据。还有，连接延迟容许数据是表示在半导体芯片A3的内部电路、半导体芯片B3的内部电路和上述外部电路之间的每个连接设定的延迟值的容许范围的数据。此外，延迟值的容许范围可以根据半导体装置的规格仅仅设定特定的连接，也可以设定全部的连接。
当上述数据输入到输入部71时，CPU72选择上述各数据，同时，将上述各数据收藏到数据库73中。
其次，在步骤St32中，CPU72从上述各数据，在各焊接区10、各焊接区20及各外部焊接区之间上，检索出形成满足上述电路间连接数据的连接经路。
再次，在步骤St33中，CPU72启动延迟判断部83。延迟判断部83根据收藏在数据库73中的缺省的引线材料的电阻值数据，计算出在步骤St32得到的连接经路中的延迟值，根据连接延迟容许数据判断该计算出的延迟值是否在容许范围内。这里，如果计算出的延迟值在容许范围内，CPU72进入步骤St35。如果在步骤St32得到的连接经路中计算出的延迟值是容许范围外，CPU72启动引线材料变更部84，进入步骤St34。
在步骤St34中，引线材料变更部84变更在步骤St33得到的延迟值是容许范围以外的连接经路的引线材料。具体的说，引线材料变更部84参照已经收藏到数据库73中的各种的引线材料的电阻值，选择延迟值在容许范围内的引线材料。接着，进入步骤St35。
再次，在步骤St35中，CPU72根据在步骤St33得到的连接经路，制作用于引线焊接装置执行引线焊接的引线焊接执行数据。当是在步骤St34引线材料变更了的连接经路的情况下，根据得到的引线材料制作引线焊接执行数据。
其次，在步骤St36中，输出部74输出引线焊接执行数据。
经过上述各步骤，设计半导体装置100c。
在本实施方式中，能够变更引线材料。由此，能够每个半导体芯片间的连接经路的调节延迟值。
特别是，由于在本实施方式中变更引线材料的电阻值能够得到降低半导体芯片间的布线电阻的、能够高速工作的半导体装置。
(实施方式13)
在本实施方式中，说明上述实施方式4的半导体装置100d的设计方法。
图20是当设计上述实施方式4的半导体装置100d时，表示半导体设计装置的工作的流程图。
如图20所示，首先，在步骤St41中，在输入部71上输入电路结构数据、电路间连接数据、各焊接区的位置数据和连接延迟容许数据。
电路结构数据是表示分别设置在半导体芯片A4及B4内的内部电路及半导体装置100d连接的外部电路的结构的数据。电路间连接数据是表示半导体芯片A4的内部电路、半导体芯片B4的内部电路和上述外部电路的连接关系的数据。各焊接区的位置数据是表示半导体芯片A4的各焊接区20、半导体芯片B4的各焊接区10及上述外部电路的各外部焊接区(引线架的引线等)的位置的数据。还有，连接延迟容许数据是表示在半导体芯片A4的内部电路、半导体芯片B4的内部电路和上述外部电路之间的每个连接设定的延迟值的容许范围的数据。此外，延迟值的容许范围可以根据半导体装置的规格仅仅设定特定的连接，也可以设定全部的连接。
当上述各数据输入到输入部71时，CPU72选择上述各数据，同时，将上述各数据收藏到数据库73中。
其次，在步骤St42中，CPU72从上述各数据，检索出在各焊接区10、各焊接区20及各外部焊接区之间上，形成满足上述电路间连接数据的连接经路。
再次，在步骤St43中，CPU72根据收藏在数据库73中的缺省的引线材料的电阻值数据，计算出在步骤St42得到的连接经路中的延迟值，根据连接延迟容许数据判断该计算出的延迟值是否在容许范围内。这里，如果计算出的延迟值在容许范围内，CPU72进入步骤St45。如果在步骤St42得到的连接经路中计算出的延迟值是容许范围外时，CPU72启动引线材料变更部85，进入步骤St44。
在步骤St44中，引线根数变更部85变更在步骤St43中得到的延迟值是容许范围以外的连接经路的引线的根数。具体的说，引线根数变更部85参照已经收藏到数据库73中的缺省的引线材料的电阻值数据，选择延迟值在容许范围内的引线根数。接着，进入步骤St45。
再次，在步骤St45中，CPU72根据在步骤St43得到的连接经路，制作用于引线焊接装置执行引线焊接的引线焊接执行数据。当是在步骤St44引线根数变更了的连接经路的情况下，根据得到的引线根数制作引线焊接执行数据。
再次，在步骤St46中，输出部74输出引线焊接执行数据。
经过上述各步骤，设计半导体装置100d。
在本实施方式中，由于变更引线根数，能够每个半导体芯片间的连接经路的调节延迟值。
特别是，由于在本实施方式中增加引线根数，能够得到降低半导体芯片间的布线电阻的、能够高速工作的半导体装置。
(实施方式14)
在本实施方式中，说明上述实施方式5的半导体装置200的设计方法。但是，在本实施方式中不制作滑动用凸部40。图21是表示当设计没有设置滑动用凸部40的上述实施方式5的半导体装置200时，设计装置600的工作的流程图。
如图21所示，首先，在步骤St51中，在输入部71上输入半导体芯片配置数据和半导体芯片形状数据。
半导体芯片配置数据是表示半导体芯片A5及B5贴合时的配置关系的数据。半导体芯片形状数据是表示半导体芯片A5及B5的形状的数据。
当上述各数据输入到输入部71上时，CPU选择上述各数据，同时将上述各数据收藏到数据库73中。
其次，在步骤St52中，CPU72从上述各数据决定半导体芯片A5配置的半导体芯片B5上的区域。
再次，在步骤St53中，CPU72启动凸部制作部86。凸部制作部86计算出用于在半导体芯片B2的上面上制作规定在步骤St52中得到的配置半导体芯片A5的区域的凸部41的凸部制作数据(坐标、形状)。具体的说，这时，凸部制作部86参照已经收藏到数据库73中的各种的凸部制作数据，选择最佳的凸部制作数据。
再次，在步骤St54中，CPU72根据在步骤St53中得到的凸部制作数据，制作表示半导体芯片B5的形状的半导体芯片形状数据。
再次，在步骤St55中，输出部74输出半导体芯片形状数据。
经过上述各步骤，设计半导体装置200。
根据本实施方式，在半导体芯片B5的上面上，设计规定半导体芯片A5粘贴区域的凸部41。由此，在半导体装置的制造工艺中，当将2个半导体芯片相互贴合时，能够半导体芯片A5不产生位置偏离地可靠地固定在半导体芯片B5的上面上。
即，由于规定半导体芯片的接合区域的形状，能够使半导体芯片的贴合容易化。
(实施方式15)
在本实施方式中，说明上述实施方式5的半导体装置200的设计方法。图22是表示当设计上述实施方式5的半导体装置200时，设计装置600的工作的流程图。
如图22所示，首先，在步骤St61中，在输入部71上输入半导体芯片配置数据和半导体芯片形状数据。
半导体芯片配置数据是表示半导体芯片A5及B5贴合时的配置关系的数据。半导体芯片形状数据是表示半导体芯片A5及B5的形状的数据。
当上述各数据输入到输入部71上时，CPU72选择上述各数据，同时将上述各数据收藏到数据库73中。
其次，在步骤St62中，CPU72从上述各数据判别半导体芯片A5及B5配置的区域。
再次，在步骤St63中，CPU72启动凸部制作部86。凸部制作部86计算出用于制作规定在步骤St62中得到的配置半导体芯片A5的区域的凸部41的凸部制作数据(坐标、形状)。具体的说，这时，凸部制作部86参照已经收藏到数据库73中的各种的凸部制作数据，选择最佳的凸部制作数据。
再次，在步骤St64中，CPU72启动滑动用凸部制作部87。滑动用凸部制作部87计算出用于在步骤St62得到的配置半导体芯片A5区域以外上制作滑动用凸部40的滑动用凸部制作数据(坐标、形状)。当然，滑动用凸部40制作的使得不形成具备半导体芯片A5能够粘贴的广度和形状的区域。具体的说，这时，滑动用凸部制作部87参照已经收藏在数据库73中的各种滑动用凸部制作数据，选择最佳的滑动用凸部制作数据。
再次，在步骤St65中，CPU72根据凸部制作数据及滑动用凸部制作数据，制作表示半导体芯片B5的形状的半导体芯片形状数据。
再次，在步骤St66中，输出部74输出半导体芯片形状数据。
经过上述各步骤，设计半导体装置200。
在本实施方式中，不形成半导体芯片A5能够粘贴的广度和形状的区域那样配置的滑动用凸部40设计在半导体芯片B5的上面上。由此，在半导体装置200的制造工艺中，当半导体芯片A5和B5贴合时，假如半导体芯片A5配置在粘贴区域以外的位置上的情况下，半导体芯片A5滑动滑动用凸部40上，必然被粘贴到由凸部41规定的区域上。
即，当半导体芯片A5和半导体芯片B5贴合时，没有必要定位，因此，根据本实施方式，能够使半导体芯片A5和B5的贴合容易化。
(实施方式16)
在本实施方式中，说明上述实施方式6的半导体装置300的设计方法。但是，在本实施方式中不制作芯片配置标记44a及44b。图23是表示当设计没有设置芯片配置标记44a及44b的上述实施方式6的半导体装置300时，设计装置600的工作的流程图。
图23是表示当设计上述实施方式6的半导体装置300时，设计装置600的工作的流程图。
如图23所示，首先，在步骤St71中，在输入部71上输入半导体芯片配置数据和半导体芯片形状数据。
半导体芯片配置数据是表示半导体芯片A6、A6′及B6贴合时的配置关系的数据。半导体芯片形状数据是表示半导体芯片A6、A6′及B6的各自的形状的数据。
当将上述各数据输入到输入部71上时，CPU72选择上述各数据，同时将上述各数据收藏到数据库73中。
其次，在步骤St72中，CPU72从上述个数据检索出半导体芯片A6、B6及C6配置的位置。
再次，在步骤St73中，判断在1个半导体芯片上是否搭载了多个半导体芯片(多芯片搭载)。当是如本实施方式那样的多芯片搭载的情况下，进入步骤St74b，当不是多芯片搭载的情况下，进入St74a。
在步骤St74a中，CPU72启动嵌合形状制作部88。嵌合形状制作部88决定用于在各半导体芯片上制作使2个半导体芯片相互贴合时相互嵌合的形状(例如，图8所示的凸部43a和开口42a)的嵌合形状制作数据(坐标、形状)。这时，嵌合形状制作部88参照已经收藏在数据库73中的缺省的嵌合形状制作数据(在本实施方式中是圆柱状凸部和圆柱状开口)。接着，进入步骤St75。
在步骤St74b中，CPU72启动嵌合形状制作部88。当各半导体芯片相互贴合时，嵌合形状制作部88计算出用于在各半导体芯片上制作相互嵌合的形状(凸部43a和开口42a，凸部43b和开口42b)的嵌合形状制作数据(坐标、形状)。这时，嵌合形状制作部88参照已经收藏到数据库73中的缺省的嵌合形状制作数据(在本实施方式中凸部43a、43b同时是圆柱状凸部，开口42a、42b同时是圆柱状开口)。接着，进入步骤St74c。
在步骤St74c中，CPU72启动嵌合形状变更部89。嵌合形状变更部89变更在步骤St74b得到的嵌合形状制作数据，使得搭载的每个半导体芯片成为不同的嵌合形状。在本实施方式中，半导体芯片A6和B6之间(圆柱状)、半导体芯片A6′和B6之间(方柱状)成为不同的形状。
再次，在步骤St75中，CPU72根据嵌合形状制作数据，制作表示各半导体芯片(在本实施方式中是半导体芯片A6、A6′及B6)的形状的半导体芯片形状数据。
再次，在步骤St75中，输出部74输出半导体芯片形状数据。
经过上述各步骤，设计半导体装置300。
根据本实施方式，当将半导体芯片A6及A6′和半导体芯片B6贴合时，在半导体芯片A6上设计凸部43a、在半导体芯片A6′上设计凸部43b、在半导体芯片B6上设计开口42b及开口42a，使得凸部43a和开口42a嵌合，凸部43b和开口42b嵌合。由此，在半导体装置300的制造工艺中，当半导体芯片A6及A6′和半导体芯片B6贴合时，半导体芯片A6能够不产生位置偏离的被可靠地固定。
还有，在本实施方式中，将凸部43a和开口42a设计成圆柱形，凸部43b和开口42b设计成方柱形。由此，当将半导体芯片A6和半导体芯片A6′拿错的情况下，不可能将半导体芯片A6及半导体芯片A6′贴合在半导体芯片B6上。因此，能够防止以拿错半导体芯片A6和A6′的状态构成半导体装置。即，当半导体装置是多芯片结构的情况下，能够设计能够防止贴合错误的半导体装置。
此外，在本实施方式中，凸部43a和开口42a是圆柱状，凸部43b和开口42b是方柱状，但是不是仅限于此。例如，也可以将凸部43a和开口42a分别作成星形柱状、三角柱状等任意的形状。
(实施方式17)
在本实施方式中，说明上述实施方式6的半导体装置300的设计方法。但是在本实施方式中，没有制作凸部43a及43b、开口42a及42b。图24是表示当设计没有设置凸部43a及43b、开口42a及42b的上述实施方式6的半导体装置300时，设计装置600的工作的流程图。
图24是表示当设计上述实施方式6的半导体装置300时，设计装置600的工作的流程图。
如图24所示，首先，在步骤St81中，在输入部71上输入半导体芯片配置数据和半导体芯片形状数据。
半导体芯片配置数据是表示当将半导体芯片A6、A6′及B6贴合时的配置关系的数据。半导体芯片形状数据是表示半导体芯片A6、A6′及B6的形状的数据。
当上述各数据输入到输入部71时，CPU72选择上述各数据，同时将上述各数据收藏到数据库73中。
其次，在步骤St82中，CPU72从上述各数据检索出A6、B6及C6配置的位置。
再次，在步骤St73中，判断在1个半导体芯片上是否搭载多个半导体芯片(多芯片搭载)。在如本实施方式那样的多芯片搭载的情况下，进入步骤St84b，在不是多芯片搭载的情况下，进入步骤St84a。
在步骤St84a的中，CPU72启动芯片配置标记制作部90。芯片配置标记制作部90决定用于在各半导体芯片上制作当2个半导体芯片相互贴合时成为标记的芯片配置标记(例如，图8所示的芯片配置标记44a等)的芯片配置标记制作数据(坐标、形状)。这时，芯片配置标记制作部90参照已经收藏到数据库73中的缺省的芯片配置标记制作数据(在本实施方式中是L、R等文字)。接着，进入步骤St85。
在步骤St84b中，CPU72启动芯片配置标记制作部90。芯片配置标记制作部90决定用于在各半导体芯片上制作当各半导体芯片相互贴合时成为标记的芯片配置标记44a及44b的芯片配置标记制作数据(坐标、形状)。这时，芯片配置标记制作部90参照已经收藏到数据库73上的缺省的芯片配置标记制作数据(在本实施方式中是L、R等文字)。接着，进入步骤St85。
在步骤St84c中，CPU72启动芯片配置标记变更部91。芯片配置标记变更部91变更在步骤St84b得到的芯片配置标记制作数据，使得每个搭载的半导体芯片成为不同的芯片配置标记。在本实施方式中，在半导体芯片A6和B6之间(芯片配置标记44a的“L”)、半导体芯片A6′和B6之间(芯片配置标记的“R”)成为不同的形状。
再次，在步骤St85中，CPU72根据芯片配置标记制作数据，制作表示各半导体芯片(在本实施方式中是半导体芯片A6、A6′及B6)的形状的半导体芯片形状数据。
再次，在步骤St86中，输出部74输出半导体芯片形状数据。
经过上述各步骤，设计半导体装置300。
根据本实施方式，在半导体芯片B6上的粘贴半导体芯片A6及A6′的区域上，设计成为用于配置半导体芯片A6及A6′的标记的芯片配置标记44a及44b。由此，在半导体装置300的制造工艺中，当在半导体芯片B6上贴合半导体芯片A6及A6′时，能够不用担心拿错半导体芯片A6及A6′。
(实施方式18)
在本实施方式中，说明构成上述实施方式7的半导体装置400及400′的半导体芯片A7的设计方法。图25是表示当设计上述实施方式7的半导体芯片A7时，设计装置600的工作的流程图。
图25是表示当设计上述实施方式7的半导体芯片A7时，设计装置600的工作的流程图。
如图25所示，首先，在步骤St91中，在输入部71上输入半导体芯片A7具有的内部电路的网络表和半导体芯片A7的形状数据。当在输入部71上输入上述各数据时，CPU72选择上述各数据，同时将上述各数据收藏到数据库73中。
其次，在步骤St92中，CPU72从上述各数据决定在半导体芯片A7上配置的、与内部电路并列连接的引线焊接用的各焊接区20和凸点连接用的各焊接区30配置的位置。
再次，在步骤St93中，CPU72启动焊接区制作部92。焊接区制作部92根据在步骤St92中得到的各焊接区的位置和预先收藏在数据库73中的焊接区的形状数据，计算出焊接区制作数据。
再次，在步骤St94中，CPU72根据焊接区制作数据制作表示半导体芯片A7的形状的半导体芯片形状数据。
再次，在步骤St95中，输出部74输出半导体芯片形状数据。
经过上述各步骤，设计半导体芯片A7。
根据本实施方式，设计具备与内部电路并联连接的引线焊接用的焊接区20和凸点连接用的焊接区30的半导体芯片A7。因此，在半导体芯片A7上，也能够由引线焊接法、凸点连接的任何一个进行布线。
因此，能够对应在半导体芯片A7贴合的半导体芯片的芯片尺寸、布线规则等，选择最适于构成半导体装置的连接方法。即，能够使半导体芯片及半导体装置的设计自由度非常的高。
(实施方式19)
在本实施方式中，说明上述实施方式8的半导体装置500的设计方法。图26是表示当设计上述实施方式8的半导体装置500时，设计装置600工作的流程图。
如图26所示，首先，在步骤St101中，在输入部71上输入半导体芯片配置数据和半导体芯片形状数据。
电路结构数据是表示分别设置在半导体芯片A8及B8内的内部电路及半导体装置500连接的外部电路的结构的数据。电路间连接数据是表示半导体芯片A8的内部电路、半导体芯片B8的内部电路和上述外部电路的连接关系的数据。各焊接区的位置数据是表示半导体芯片A8的各焊接区20、半导体芯片B8的各焊接区10及上述外部电路的各外部焊接区(引线架的引线等)的位置的数据。
当将上述各数据输入输入部71时，CPU72选择上述各数据，同时将上述各数据收藏在数据库73中。
其次，在步骤St102中，CPU72从上述各数据检索出半导体芯片A8及半导体芯片B8的各焊接区中，当贴合2个的半导体芯片时成为接地电位的焊接区。
再次，在步骤St103中，CPU72启动引线屏蔽制作部93。引线屏蔽制作部93计算出用于连接在步骤St102得到的成为接地电位的焊接区之间、制作引线屏蔽的引线屏蔽制作数据。
再次，在步骤St104中，CPU72从在步骤St103得到的引线屏蔽制作数据制作用于引线焊接装置执行引线焊接的引线焊接执行数据。
再次，在步骤St105中，输出部74输出引线焊接执行数据。
经过上述各步骤，设计半导体装置500。
在由本实施方式设计的半导体装置500中，设计接地电位的屏蔽。由此，在半导体装置500中，能够防止EMI(电磁干扰)。
(其它的实施方式)
此外，也可以将在图16～26所示的各流程图表示的设计方法的程序记录在计算机能够读出的记录媒体上，能够使用于由计算机设计半导体装置。
还有，将在图16～26所示的各流程图表示的设计方法的程序通过电子信息通信方法作成能够取得的状态，使用于由计算机设计半导体装置。具体的说，预先将上述程序上装到FTP站点上。由此，通过互连网等将上述程序下载到计算机上，能够使用于半导体装置的设计。
例如，由于将在实施方式9说明过的各步骤(图16所示的步骤)，预先作为程序记录在作为各步骤计算机能够读出的记录媒体上，能够自动的设计半导体装置100a。
作为记录媒体有利用磁性体的磁带、软盘(R)、HDD等，此外还有EEPROM等非易失性存储器、CD、DVD等的光盘，可以使用其中的任何一种。
根据本发明，能够提供设计及制造容易的、多个半导体芯片一体构成的半导体装置。

Claims (36)

1、一种半导体装置，具备：
具有第1内部电路和设置在上面上、与所述第1内部电路连接的至少一个的第1导电焊接区的第1半导体芯片；
具有第2内部电路和设置在上面上、与所述第2内部电路连接的至少一个的第2导电焊接区，设置在所述第1半导体芯片上的第2半导体芯片；
将所述至少一个的第1导电焊接区和所述至少一个的第2导电焊接区相互连接的至少一个的第1连接部件；以及
从所述至少一个的第1导电焊接区导出的至少一个的第2连接部件。
2、根据权利要求1所述的半导体装置，其特征在于：
所述至少一个的第1连接部件在与所述至少一个的第1导电焊接区中所述至少一个的第2连接部件的接触点不同的点上接触。
3、根据权利要求1所述的半导体装置，其特征在于：
设置多个所述至少一个的第1导电焊接区；
设置多个所述至少一个的第2导电焊接区；
设置多个所述至少一个的第1连接部件；
设置多个所述至少一个的第2连接部件；
所述多个的第1连接部件中的任何2个的长度相等。
4、一种半导体装置，具备：
具有设置在上面上的多个第1导电焊接区的第1半导体芯片；
设置在所述第1半导体芯片上、具有设置在上面上的多个的第2导电焊接区的第2半导体芯片；以及
将所述多个的第1导电焊接区和所述多个的第2导电焊接区相互连接的多个的第1连接部件，
所述多个的第1连接部件中，至少一个的第1连接部件具有与其它的第1连接部件不同的单位长度电阻值。
5、根据权利要求4所述的半导体装置，其特征在于：
所述多个的第1连接部件中，至少一个的第1连接部件与构成其它的第1连接部件的材料不同。
6、根据权利要求4所述的半导体装置，其特征在于：
所述多个的第1连接部件中，至少一个的第1连接部件与构成其它的第1连接部件的引线的根数不同。
7、一种半导体装置，其特征在于：
具备第1半导体芯片和设置在所述第1半导体芯片上的第2半导体芯片，
在所述第1半导体芯片上设置用于设置所述第2半导体芯片的固定部件。
8、根据权利要求7所述的半导体装置，其特征在于：
所述固定部件是可配合所述第2半导体芯片的第1凸部。
9、根据权利要求8所述的半导体装置，其特征在于：
在用于设置所述第1半导体芯片上的第2半导体芯片的区域外，形成所述第2半导体芯片能够滑动的第2凸部。
10、一种半导体装置，其特征在于：
具备第1半导体芯片和设置在所述第1半导体芯片上的第2半导体芯片，
所述第1半导体芯片具有第1配合部，
所述第2半导体芯片具有第2配合部，
所述第1配合部和所述第2配合部相互嵌合。
11、根据权利要求10所述的半导体装置，其特征在于：
还具备：设置在所述第1半导体芯片上的第3半导体芯片；
所述第3半导体芯片具有第3配合部；
所述第1半导体芯片具有第4配合部；
所述第3配合部和第4配合部相互嵌合；以及
所述第1配合部和所述第3配合部具有相互不同的形状。
12、一种半导体装置，其特征在于：
具备第1半导体芯片和设置在所述第1半导体芯片上的第2半导体芯片，
在所述第1半导体芯片上，设置表示用于设置所述第2半导体芯片的区域的第1标记。
13、根据权利要求12所述的半导体装置，其特征在于：
还具备：设置在所述第1半导体芯片上的第3半导体芯片；
在所述第1半导体芯片上设置表示所述第3半导体芯片设置区域的第2标记；
所述第1标记和所述第2标记相互不同。
14、一种半导体装置，其特征在于：
具有内部电路、连接在所述内部电路上的引线焊接用的导电焊接区和在所述内部电路上与所述引线焊接用导电焊接区并联连接的凸点连接用焊接区。
15、根据权利要求14所述的半导体装置，其特征在于：
具有第1面和与所述第1面对向的第2面，
所述引线焊接用导电焊接区和所述凸点连接用焊接区设置在第1面上。
16、一种半导体装置，具备：
具有设置在上面上的多个的第1导电焊接区的第1半导体芯片；
具有设置在上面上的多个的第2导电焊接区、设置在所述第1半导体芯片上的第2半导体芯片；
将所述多个的第1导电焊接区和所述多个的第2导电焊接区相互连接的多个的第1连接部件；以及
从所述多个的第2导电焊接区导出、供给接地电位的多个的第2连接部件。
17、一种半导体装置的设计方法，是具备：具有第1内部电路、设置在上面上、与所述第1内部电路连接的第1导电焊接区及设置在上面上、与所述第1内部电路不连接的导电焊接区的引线焊接岛的第1半导体芯片和具有第2内部电路、及设置在上面上、与所述第2内部电路连接的第2导电焊接区的、设置在所述第1半导体芯片上的第2半导体芯片，所述第1导电焊接区和所述第2导电焊接区相互连接，所述第1导电焊接区和外部相互连接的半导体装置的设计方法，其特征在于：
包括：从所述各内部电路及所述外部间的连接关系和所述各导电焊接区的位置，决定用引线焊接法能够连接的连接经路的步骤(a)，和
就所述连接经路、计算出设置在所述第1半导体芯片上的所述引线焊接岛的位置的步骤(b)。
18、一种半导体装置的设计方法，是具备：具有第1内部电路、设置在上面上、与所述第1内部电路连接的至少一个的第1导电焊接区及设置在上面上、与所述第1内部电路不连接的导电焊接区的至少一个的引线焊接岛的第1半导体芯片和具有第2内部电路及设置在上面上、与所述第2内部电路连接的第2导电焊接区的、设置在所述第1半导体芯片上的第2半导体芯片，所述至少一个的第1导电焊接区和所述第2导电焊接区相互连接，所述至少一个的第1导电焊接区和外部相互连接的半导体装置的设计方法，其特征在于：
包括：
判断从所述各内部电路及所述外部间的连接关系和所述至少一个的第1导电焊接区及所述第2导电焊接区的位置决定的至少一个的连接经路是否能够由引线焊接法连接的步骤(a)；
在所述步骤(a)中，至少一个的连接经路能够由引线焊接法连接的情况下，计算出设置在所述第1半导体芯片上的所述至少一个的引线焊接岛的位置的步骤(b)；以及
在所述步骤(a)中，不能够用引线焊接法连接所述连接经路的情况下，计算出设置在所述第1半导体芯片上的所述至少一个的引线焊接岛的位置后，变更所述至少一个的引线焊接岛的形状使得所述连接经路成为能够用引线焊接法连接的步骤(c)。
19、根据权利要求18所述的半导体装置的设计方法，其特征在于：
还包括：
设置多个所述至少一个的第1导电焊接区；
在所述步骤(a)中，决定多个所述至少一个的连接经路；
在所述步骤(b)或者(c)中，得到多个所述至少一个的引线焊接岛的位置；
在所述多个的连接经路中的任何2个中，变更所述各引线焊接岛的位置，使得所述各第1导电焊接区和所述各引线焊接岛之间的距离相互相等的步骤(d)。
20、一种半导体装置的设计方法，是具备：具有第1内部电路、及设置在上面上、与所述第1内部电路连接的第1导电焊接区的第1半导体芯片和具有第2内部电路、及设置在上面上、与所述第2内部电路连接的第2导电焊接区的、设置在所述第1半导体芯片上的第2半导体芯片，所述各导电焊接区和所述第2导电焊接区相互连接，所述第1导电焊接区和外部相互连接的半导体装置的设计方法，其特征在于：
包括：
从所述各内部电路及所述外部之间的连接关系和所述各导电焊接区的位置决定连接经路的步骤(a)；
当由连接部件连接所述连接经路时，判断所述连接经路的延迟值是否是容许范围的步骤(b)；以及
在所述步骤(b)中，当所述连接经路的延迟值不是容许范围的情况下，变更连接部件使得所述连接经路的延迟值成为容许范围的步骤(c)。
21、根据权利要求20所述的半导体装置的设计方法，其特征在于：
在所述步骤(c)中，变更构成所述连接部件的材料使得所述连接经路的延迟值成为容许范围内。
22、根据权利要求20所述的半导体装置的设计方法，其特征在于：
在所述步骤(c)中，变更构成所述连接部件的引线的根数使得所述连接经路的延迟值成为容许范围内。
23、一种半导体装置的设计方法，是具备第1半导体芯片和设置在所述第1半导体芯片上的第2半导体芯片的半导体装置的设计方法，其特征在于：
包括：
从所述第1半导体芯片及所述第2半导体芯片之间的相互的配置关系和所述第1半导体芯片及所述第2半导体芯片的形状判别所述第1半导体芯片上的所述第2半导体芯片搭载的区域的步骤(a)；以及
为了形成配合所述第2半导体芯片的第1凸部，决定在所述第1半导体芯片上的所述第1凸部的配置及形状的步骤(b)。
24、根据权利要求23所述的半导体装置的设计方法，其特征在于：
还包括：
为了形成所述第2半导体芯片能够滑动的第2凸部，决定在所述第1半导体芯片上的所述第2凸部的配置及形状的步骤(c)。
25、一种半导体装置的设计方法，是具备第1半导体芯片和设置在所述第1半导体芯片上的至少一个的第2半导体芯片的半导体装置的设计方法，其特征在于：
包括：
从所述第1半导体芯片及所述至少一个的第2半导体芯片之间的相互的配置关系和所述第1半导体芯片及所述至少一个的第2半导体芯片的形状判别所述第1半导体芯片上的所述至少一个的第2半导体芯片配置的区域的步骤(a)；
检测所述至少一个的第2半导体芯片的个数的步骤(b)；
在所述步骤(b)中，当所述至少一个的第2半导体芯片的个数是一个的情况下，决定所述第1半导体芯片的第1配合部和嵌合到所述第2半导体芯片的所述第1配合部上的第2配合部的位置及形状的步骤(c)；以及
在所述步骤(b)中，当所述至少一个的第2半导体芯片的个数是多个的情况下，决定所述第1半导体芯片的所述第1配合部的位置及形状和嵌合在所述第2半导体芯片的所述第1配合部上的第2配合部的位置及形状的步骤(d)。
26、一种半导体装置的设计方法，是具备第1半导体芯片和设置在所述第1半导体芯片上的至少一个的第2半导体芯片的半导体装置的设计方法，其特征在于：
包括：
从所述第1半导体芯片和所述至少一个的第2半导体芯片之间的相互的配置关系和所述第1半导体芯片及所述至少一个的第2半导体芯片的形状判别所述第1半导体芯片上的所述第2半导体芯片配置的区域的步骤
(a)；
检测所述至少一个的第2半导体芯片的个数的步骤(b)；
在所述步骤(b)中，当所述至少一个的第2半导体芯片的个数是一个的情况下，决定表示所述第1半导体芯片中的所述第2半导体芯片设置位置的标记的形状的步骤(c)；以及
在所述步骤(b)中，当所述至少一个的第2半导体芯片的个数是多个的情况下，决定表示所述第1半导体芯片上的所述第2半导体芯片设置位置的标记的形状的步骤(d)。
27、一种半导体装置的设计方法，是具有内部电路的半导体装置的设计方法，其特征在于：
包括：
由网络表和半导体芯片的形状决定设置在所述半导体芯片上的、连接在所述内部电路上的引线焊接用的焊接区和在所述内部电路上与所述引线焊接用焊接区并联连接的凸点连接用的焊接区的位置的步骤。
28、一种半导体装置的设计方法，是具备：具有第1内部电路及设置在上面上的多个的第1导电焊接区的第1半导体芯片和具有第2内部电路及设置在上面上的多个的第2导电焊接区的、设置在所述第1半导体芯片上的第2半导体芯片，所述各第1导电焊接区和所述各第2导电焊接区相互连接，在所述多个的第1导电焊接区的至少一个上供给接地电位的半导体装置的设计方法，其特征在于：
包括从所述各内部电路间的连接关系和所述各导电焊接区的位置，选择施加接地电位的第1导电焊接区及第2导电焊接区的步骤。
29、一种计算机能够读出的记录媒体，是为进行具备：具有第1内部电路、设置在上面上、连接在所述第1内部电路上的第1导电焊接区及设置在上面上、与所述第1内部电路不连接的导电焊接区的引线焊接岛的第1半导体芯片和具有第2内部电路及设置在上面上、与所述第2内部电路连接的第2导电焊接区、设置在所述第1半导体芯片上的第2半导体芯片，所述第1导电焊接区和所述第2导电焊接区相互连接，所述第1导电焊接区和外部相互连接的半导体装置的设计使用的能够插入计算机的记录媒体，其特征在于：
将从所述各内部电路及所述外部之间的连接关系和所述各导电焊接区的位置决定能够由引线焊接法连接的连接经路的步骤(a)，和
对于所述连接经路，计算出设置在所述第1半导体芯片上的所述引线焊接岛的位置的步骤(b)记录在使计算机执行的程序上。
30、一种计算机能够读出的记录媒体，是为进行具备：具有第1内部电路、设置在上面上与所述第1内部电路连接的至少一个的第1焊接区及设置在上面上、与所述第1内部电路不连接的导电焊接区的至少一个的引线焊接岛的第1半导体芯片和具有第2内部电路及设置在上面上、与所述第2内部电路连接的第2导电焊接区的、设置在所述第1半导体芯片上的第2半导体芯片，所述至少一个的第1导电焊接区和所述第2导电焊接区相互连接，所述至少一个的第1导电焊接区和外部相互连接的半导体装置的设计使用的能够插入计算机的记录媒体，其特征在于：
将
判断从所述各内部电路及所述外部间的连接关系和所述至少一个的第1导电焊接区及所述第2导电焊接区的位置决定的至少一个的连接经路是否能够由引线焊接法连接的步骤(a)；
在所述步骤(a)中，当至少一个的连接经路是能够由引线焊接法连接的情况下，计算出设置在所述第1半导体芯片上的至少一个的引线焊接岛的位置的步骤(b)；
在所述步骤(a)中，当所述连接经路不能够由引线焊接法连接的情况下，计算出设置在所述第1半导体芯片上的所述至少一个的引线焊接岛的位置后，变更所述至少一个的引线焊接岛的形状使得所述连接经路成为能够由引线焊接法连接的步骤(c)，
记录在使计算机执行的程序上。
31、一种计算机能够读出的记录媒体，是为了进行具备：具有第1内部电路、及设置在上面上、与所述第内部电路连接的第1导电焊接区的第1半导体芯片和具有第2内部电路、及设置在上面上与所述第2内部电路连接的第2导电焊接区的、设置在所述第1半导体芯片上的第2半导体芯片；所述各导电焊接区和所述第2导电焊接区相互连接，所述第1导电焊接区和外部相互连接的半导体装置的设计使用的能够插入计算机的记录媒体，其特征在于：
将
从所述各内部电路及所述外部间的连接关系和所述各导电焊接区的位置决定连接经路的步骤(a)；
当由连接部件连接所述连接经路时，判断所述连接经路的延迟值是否是容许范围内的步骤(b)；
在所述步骤(b)中，当所述连接经路的延迟值不是容许范围内的情况下，变更连接部件使得所述连接经路的延迟值成为容许范围内的步骤(c)，
记录在使计算机执行的程序上。
32、一种计算机能够读出的记录媒体，是为了进行具备第1半导体芯片和设置在所述第1半导体芯片上的第2半导体芯片的半导体装置的设计使用的、能够插入计算机的记录媒体，其特征在于：
将
从所述第1半导体芯片及所述第2半导体芯片之间的相互的配置关系和所述第1半导体芯片及所述第2半导体芯片的形状，判别所述第1半导体芯片上的所述第2半导体芯片搭载的区域的步骤(a)，和
为了形成配合所述第2半导体芯片的第1凸部，决定在所述第1半导体芯片上的所述第1凸部的配置及形状的步骤(b)，
记录在使计算机执行的程序上。
33、一种计算机能够读出的记录媒体，是为了进行具备第1半导体芯片和设置在所述第1半导体芯片上的至少一个的第2半导体芯片的半导体装置的设计使用的能够插入计算机的记录媒体，其特征在于：
将
从所述第1半导体芯片及所述至少一个的第2半导体芯片之间的相互的配置关系和所述第1半导体芯片及所述至少一个的第2半导体芯片的形状，判别所述第1半导体芯片上的至少一个的第2半导体芯片的配置区域的步骤(a)；
检测所述至少一个的第2半导体芯片的个数的步骤(b)；
在所述步骤(b)中，当所述至少一个的第2半导体芯片的个数是一个的情况下，决定所述第1半导体芯片的第1配合部和与所述第2半导体芯片的所述第1配合部嵌合的第2配合部的位置及形状的步骤(c)；以及
在所述步骤(c)中，当所述至少一个的第2半导体芯片的个数是多个的情况下，决定所述第1半导体芯片的所述各第1配合部的位置及形状和嵌合在所述各第2半导体芯片的所述第1配合部上的所述第2配合部的位置及形状的步骤(d)，
记录在使计算机执行的程序上。
34、一种计算机能够读出的记录媒体，是为了进行具备第1半导体芯片和设置在所述第1半导体芯片上的至少一个的第2半导体芯片的半导体装置的设计使用的能够插入计算机的记录媒体，其特征在于；
将
从所述第1半导体芯片和至少一个的第2半导体芯片之间的相互的配置关系和所述第1半导体芯片及至少一个的第2半导体芯片的形状，判别所述第1半导体芯片上的所述第2半导体芯片的配置区域的步骤(a)；
检测出所述至少一个的第2半导体芯片的个数的步骤(b)；
在所述步骤(b)中，当所述至少一个的第2半导体芯片的个数是一个的情况下，决定表示在所述第1半导体芯片上的第2半导体芯片设置的位置的标记的形状的步骤(c)；以及
在所述步骤(b)中，当所述至少一个的第2半导体芯片的个数是多个的情况下，决定表示在所述第1半导体芯片上的各第2半导体芯片设置的位置的标记的形状的步骤(d)，
记录在使计算机执行的程序上。
35、一种计算机能够读出的记录媒体，是为了进行具有内部电路的半导体装置的设计使用的能够插入计算机的记录媒体，其特征在于：
将：
从网络表和半导体芯片的形状，决定设置在所述半导体芯片上的、与所述内部电路连接的引线焊接用焊接区和在所述内部电路上与所述引线焊接用焊接区并联连接的凸点连接用的焊接区的位置的步骤，
记录在使计算机执行的程序上。
36、一种计算机能够读出的记录媒体，是为了进行具备：具有第1内部电路、及设置在上面上的多个的第1导电焊接区的第1半导体芯片和具有第2内部电路、及设置在上面上的多个的第2导电焊接区、设置在所述第1半导体芯片上的第2半导体芯片，所述第1导电焊接区和所述第2导电焊接区相互连接，向所述多个的第1导电焊接区的至少一个上供给接地电位的半导体装置的设计使用的、能够插入计算机的记录媒体，其特征在于：
将
从所述各内部电路间的连接关系和所述各导电焊接区的位置，选择施加接地电位的第1导电焊接区及第2导电焊接区的步骤，
记录在使计算机执行的程序上。
CN03105475A 2002-02-21 2003-02-21 半导体装置、设计方法及记录其装置设计程序的记录媒体 Pending CN1440077A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002044756 2002-02-21
JP2002044756 2002-02-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA200610135617XA Division CN1937223A (zh) 2002-02-21 2003-02-21 半导体装置

Publications (1)

Publication Number Publication Date
CN1440077A true CN1440077A (zh) 2003-09-03

Family

ID=27678455

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA200610135617XA Pending CN1937223A (zh) 2002-02-21 2003-02-21 半导体装置
CN03105475A Pending CN1440077A (zh) 2002-02-21 2003-02-21 半导体装置、设计方法及记录其装置设计程序的记录媒体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA200610135617XA Pending CN1937223A (zh) 2002-02-21 2003-02-21 半导体装置

Country Status (2)

Country Link
US (2) US20030155635A1 (zh)
CN (2) CN1937223A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108647172A (zh) * 2018-06-04 2018-10-12 北京航天时代光电科技有限公司 一种eeprom芯片的程序烧录方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522293A (en) * 2003-10-01 2005-07-01 Koninkl Philips Electronics Nv Electrical shielding in stacked dies by using conductive die attach adhesive
JP4652703B2 (ja) * 2004-03-10 2011-03-16 ルネサスエレクトロニクス株式会社 半導体回路装置及びマルチ・チップ・パッケージ
US7749350B2 (en) * 2005-04-27 2010-07-06 Avery Dennison Retail Information Services Webs and methods of making same
US7842156B2 (en) * 2005-04-27 2010-11-30 Avery Dennison Corporation Webs and methods of making same
TWI301679B (en) * 2006-04-14 2008-10-01 High Power Optoelectronics Inc Semiconductor light emitting device and method of fabricating the same
JP2009170459A (ja) * 2008-01-10 2009-07-30 Panasonic Corp 半導体集積回路装置の設計方法、設計装置および半導体集積回路装置
US20190097524A1 (en) * 2011-09-13 2019-03-28 Fsp Technology Inc. Circuit having snubber circuit in power supply device
JP6547778B2 (ja) * 2016-08-23 2019-07-24 株式会社デンソー 位置検出装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1233008B (it) * 1989-09-21 1992-03-14 Sgs Thomson Microelectronics Dispositivo integrato con connessioni perfezionate fra i terminali e la piastrina di materiale semiconduttore integrante componenti elettronici
JPH0760839B2 (ja) * 1990-03-15 1995-06-28 株式会社東芝 半導体装置
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
JPH1154693A (ja) 1997-07-29 1999-02-26 Sanyo Electric Co Ltd 半導体装置
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6677672B2 (en) * 2002-04-26 2004-01-13 Semiconductor Components Industries Llc Structure and method of forming a multiple leadframe semiconductor device
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
JP3880572B2 (ja) * 2003-10-31 2007-02-14 沖電気工業株式会社 半導体チップ及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108647172A (zh) * 2018-06-04 2018-10-12 北京航天时代光电科技有限公司 一种eeprom芯片的程序烧录方法
CN108647172B (zh) * 2018-06-04 2020-04-10 北京航天时代光电科技有限公司 一种eeprom芯片的程序烧录方法

Also Published As

Publication number Publication date
CN1937223A (zh) 2007-03-28
US7250686B2 (en) 2007-07-31
US20060197212A1 (en) 2006-09-07
US20030155635A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
CN1669138A (zh) 半导体器件
CN1160772C (zh) 半导体器件及其制造方法
CN1286057C (zh) 非接触通信介质
CN100346168C (zh) 磁性传感器的制造方法及其引线框
CN1198301C (zh) 制造固体电解电容器的方法
CN1160742C (zh) 电阻器及其制造方法
CN1305133C (zh) 半导体器件及其制造方法
CN1279538C (zh) 磁头的引线导体部件、万向架组件及其测试和制造方法
CN1259200C (zh) 卡型记录媒体及其制造方法
CN1841592A (zh) 叠层电容器
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1941348A (zh) 继电板及具有继电板的半导体器件
CN1568546A (zh) 半导体器件及其制造方法
CN1327266A (zh) 半导体装置及其制造方法
CN101030577A (zh) 电子基板、半导体装置及电子机器
CN1329755A (zh) 半导体装置及其制造方法和电子装置
CN1967853A (zh) 半导体器件及其制造方法
CN1214464C (zh) 半导体器件及其制造方法
CN1993001A (zh) 半导体器件
CN1431663A (zh) 磁随机存取存储器
CN1832072A (zh) 叠层电容器和叠层电容器的等价串联电阻调整方法
CN1934698A (zh) 半导体器件
CN1581500A (zh) 固态成像装置及其制造方法
CN1812025A (zh) 层叠电容和层叠电容的等效串联电阻调整方法
CN1440077A (zh) 半导体装置、设计方法及记录其装置设计程序的记录媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication