CN1442768A - 低功率处理器 - Google Patents

低功率处理器 Download PDF

Info

Publication number
CN1442768A
CN1442768A CN03107553A CN03107553A CN1442768A CN 1442768 A CN1442768 A CN 1442768A CN 03107553 A CN03107553 A CN 03107553A CN 03107553 A CN03107553 A CN 03107553A CN 1442768 A CN1442768 A CN 1442768A
Authority
CN
China
Prior art keywords
mentioned
circuit
substrate bias
circuit block
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03107553A
Other languages
English (en)
Inventor
户冢米太郎
石桥孝一郎
水野弘之
西井修
内山邦男
志村隆则
关根麻子
胜木阳一
成田进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1442768A publication Critical patent/CN1442768A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

本发明的控制具有在半导体衬底上边构成的晶体管，具有根据时钟信号进行动作的多个构成要素电路块的半导体集成电路装置的功耗的控制方法，其特征是：切换使用下述模式：所有的上述构成要素电路块都根据上述时钟进行动作的第1模式；停止向至少一个上述构成要素电路块供给上述时钟信号的第2模式；停止向所有上述构成要素电路块供给上述时钟信号，同时控制在半导体衬底上边构成的晶体管的至少一部分的衬底偏压，抬高晶体管的阈值电压的第3模式。

Description

低功率处理器
本申请是株式会社日立制作所于1997年11月21日递交的、申请号为97199916.3、发明名称为“低功率处理器”的发明专利申请的分案申请。
技术领域
本发明涉及处理器等的半导体集成电路装置，特别是涉及采用根据处理器的动作模式控制由MOS晶体管构成的处理器电路的衬底偏压的办法来实现高速动作且低功耗的微处理器。
背景技术
现在，广泛使用由CMOS构成的处理器电路来实现微处理器。在CMOS电路的功耗中，有由开关时的充放电所产生的动态功耗和由反向漏泄电流产生的静态功耗。其中，动态功耗比例于电源电压Vdd的平方，占有大的功耗，故要想低功耗化降低电源电压是有效的，近些年来，许多微处理器的电源电压已经降了下来。
在现在的低功耗型微处理器中，有的处理器具备电源管理机构，在处理器中设有多种动作模式，根据这些模式，在备用时停止向执行单元供给时钟。由于停止供给时钟，就可以尽可能地减少由不需要的执行单元中的开关产生的动态功耗。但是，因反向漏泄电流产生的静态功耗却不能减少，照原样地留在那里。
由于CMOS电路的动作速度随着电源电压的降低而变慢，故为了防止动作速度的劣化，必须与电源电压的降低连动地降低MOS晶体管的阈值电压。但是，当阈值电压降低后，反向漏泄电流将极端地增加，故随着电源电压的降低，以往并不怎么大的因反向漏泄电流产生的静态功耗的增大变得显著起来。为此，实现使高速性和低功耗这2点同时存在的微处理器就成了问题。
作为解决MOS晶体管电路的动作速度和与反向漏泄电流相关的问题的方法，在特开平6-53496号公报中示出了采用可变设定衬底偏压的办法来控制MOS晶体管的阈值电压的方法。
根据图2说明用来可变设定衬底偏压的器件构造。图2示出了CMOS构造的电路的剖面图，在p阱(p型衬底)201的表面层的一部分中形成了n阱205，在p阱201的表面上形成了由n+型的源极漏极区域202、栅极氧化膜203和栅极电极204构成的nMOS晶体管，在n阱205的表面上形成了由p+型的源漏区域206、栅极氧化膜207和栅极电极208构成的pMOS晶体管。
通常，pMOS晶体管和nMOS晶体管的源极分别连接到电源电压(以下称做Vdd)和接地电位(以下称做Vss)上，pMOS晶体管和nMOS晶体管的漏极连接到输出信号上。作为用来提供衬底偏压的端子，在pMOS晶体管的n阱205上设有Vbp209，nMOS晶体管的p阱201上设有Vbn201。
用图2那样的器件，虽然通常Vbp209连接到Vdd上，Vbn201连接到Vss上，但是在电路的非动作时，采用切换它们的衬底电压，使Vbp209连接到更高的电位上，使Vbn201连接到更低的电位上的办法，可以抬高MOS晶体管的阈值电压，因而可以减少反向漏泄电流。
发明内容
为了实现高速性和低功耗兼容的微处理器，对于处理器电路，必须进行上述那样的衬底偏压的可变控制，在处理器动作时降低MOS晶体管的的阈值电压以维持高速性，在备用时抬高阈值电压以降低反向漏泄电流。但是，为了可变控制处理器的衬底偏压，必须正确地控制衬底偏压切换时处理器动作模式的变迁，特别是必须正确地控制从备用状态向动作状态变迁时重新启动处理器的定时，必须防止处理器的误动作。
本发明的目的是解决上述问题，采用在处理器芯片上边实现上述衬底偏压控制并应用到处理器的各个动作模式中去的办法，提供一种高速的低功耗处理器。
为了解决上述问题，本发明提供了一种控制具有在半导体衬底上边构成的晶体管，具有根据时钟信号进行动作的多个构成要素电路块的半导体集成电路装置的功耗的控制方法，其特征是：切换使用下述模式：所有的上述构成要素电路块都根据上述时钟进行动作的第1模式；停止向至少一个上述构成要素电路块供给上述时钟信号的第2模式；停止向所有上述构成要素电路块供给上述时钟信号，同时控制在半导体衬底上边构成的晶体管的至少一部分的衬底偏压，抬高晶体管的阈值电压的第3模式。
此外，本发明半导体集成电路装置的控制方法的特征是：上述构成要素电路块含于第1电路块中，上述时钟信号用含于第2电路块中的振荡电路形成，由上述第2电路块向上述第1电路块中输入上述时钟信号和应该在上述第1电路块中处理的情报信号。
此外，本发明半导体集成电路装置的控制方法的特征是：在切换到上述第3模式之际，停止从上述第2电路块向上述第1电路块输入的上述时钟信号和应该在上述第1电路块中进行处理的情报信号，其次，控制在上述半导体衬底上边构成的晶体管的至少一部分的衬底偏压，抬高晶体管的阈值。
此外，本发明半导体集成电路装置的控制方法的特征是：在切换到上述第3模式之际，停止从上述第2电路块向上述第1电路块输入的上述时钟信号和应该在上述第1电路块中进行处理的情报信号，在根据定时器进行了规定时间备用后，控制在上述半导体衬底上边构成的晶体管的至少一部分的衬底偏压，抬高晶体管的阈值。
此外，本发明半导体集成电路装置的控制方法的特征是：在从上述第3模式向第1模式切换时，控制在上述半导体衬底上边构成的晶体管的至少一部分的衬底偏压降低晶体管的阈值，其次，开始输入从上述第2电路块向上述第1电路块输入的上述时钟信号和应该用上述第1电路块处理的情报信号。
此外，本发明半导体集成电路装置的控制方法的特征是：在从上述第3模式向第1模式切换时，控制在上述半导体衬底上边构成的晶体管的至少一部分的衬底偏压降低晶体管的阈值，在根据定时器进行了规定时间的备用后，开始输入从上述第2电路块向上述第1电路块输入的上述时钟信号和应该用上述第1电路块处理的情报信号。
此外，本发明半导体集成电路装置的控制方法的特征是：在从上述第3模式向第1模式切换时，控制在上述半导体衬底上边构成的晶体管的至少一部分的衬底偏压降低晶体管的阈值，在确认了该晶体管的阈值状态后，开始输入从上述第2电路块向上述第1电路块输入的上述时钟信号和应该在上述第1电路块中处理的情报信号。
此外，本发明的处理器的特征是：在处理器芯片上边具备：处理器主电路，用于执行程序指令串；衬底偏压切换装置，用于切换加在该衬底上的衬底偏置电压；动作模式控制部分，用于接受处理器主电路中的向备用模式变迁的指令的执行并控制上述衬底偏压，使得上述偏压切换为备用模式的电压，当从外部接受了解除备用的中断后使偏压切换为通常模式用的电压，在该切换后偏压稳定后，解除处理器主电路的备用，使之重新动作。
此外，本发明的处理器的另一特征是，处理器芯片的半导体器件形成3重阱构造，处理器主电路形成于与衬底偏压切换装置和动作模式控制部分不同的阱区域上边。
此外，本发明的另一特征是：动作模式控制部分，在偏压切换时，在使处理器主电路的动作重新开始之前，作为直到该切换后的偏压稳定下来为止的备用装置，具备检测用来测量偏压的稳定所必须经过的时间的片上定时器或检测偏压已经稳定于规定的电压这一情况的传感器。
此外，本发明的处理器的另一特征是：处理器芯片的半导体器件具备：处理器电路，该电路形成3重阱构造，分割成多个功能块，且他们分别形成于不同的阱区域上边；衬底偏压切换装置，用于切换加在各个功能模块上的衬底偏压；动作模式控制部分，用于接受使处理器主电路中的一个或多个上述功能模块变成备用的指令的执行，控制衬底偏压切换装置使得把该功能模块的衬底偏压切换为备用模式用的电压，控制衬底偏压切换装置，使得当从外部或处理器主电路接受到该功能模块的备用解除的信号时，把偏压切换为通常模式用的电压，在该切换后的偏压稳定后，把功能模块的备用已被解除的信息通知处理器主电路。
此外，本发明的处理器具备动态切换处理器主电路的动作速度的装置，和接受处理器主电路中的动作频率变更的指令的执行，并控制衬底偏压切换装置使得把处理器主电路或功能模块的衬底偏压切换成与该动作频率相适应的电压，在该切换后的偏压稳定后，把动作速度的切换已经完成的信息通知上述处理器主电路的动作模式控制部分。
再有，本发明的处理器的特征是：衬底偏压切换装置由在内部产生衬底偏压的衬底偏压发生电路构成。
本发明还提出了对装置的低功耗化作出贡献的控制方法。就是说，虽然阈值低的晶体管是高速的，但源漏间的反向漏泄电流大，功耗增大，故防止这种现象是重要的。
为达到此目的的构成是一种控制具有在半导体衬底上边构成的晶体管，具有根据时钟信号进行动作的多个构成要素电路块的半导体集成电路装置的功耗的控制方法，其特征是：切换并使用下述模式：所有的构成要素电路块都根据时钟进行动作的第1模式；至少停止向一个构成要素电路块供给时钟信号的第2模式；停止向所有构成要素电路块供给时钟信号，同时控制在半导体衬底上边构成的晶体管的至少一部分的衬底偏压，抬高晶体管的阈值电压的第3模式。
主电路，例如是含有CPU等的处理器。第1模式是主电路进行通常动作(运算、存储等)的模式。
第2模式是已经停止向处理器的一部分供给时钟的状态，被称之为例如睡眠模式、深睡眠模式等。通过对停止时钟的范围进行选择，就可以在仅仅维持必要的功能的同时实现低功耗化。
第3模式是对于处理器电路控制衬底偏压，抬高构成该电路的晶体管的阈值，减小由亚阈值反向漏泄电流产生的功耗的模式，叫做例如备用模式或硬件备用模式。备用模式虽然可以借助于中断控制返回通常状态，但若用硬件备用模式，则非得借助于复位才能返回。在第3模式中主电路的功能已经停止。
作为电路全体的构成，构成要素电路含于第1电路块中，时钟信号用含于第2电路块中的振荡电路形成，由第2电路块向第1电路块中输入时钟信号和应该在第1电路块中处理的情报信号。除此之外，在第2电路块中还含有输入电路和控制衬底偏压的控制电路。通常，第2电路块并不要求像含于主电路内的第1电路块那样的高速动作。所以，构成第2电路块的晶体管比起构成第1电路块的晶体管来希望阈值大，动作电压也高。此外，构成第1电路块的主电路的晶体管，采用形成在与别的电路不同的阱上的办法，可以减小别的电路的影响。
在第1和第2电路块的动作电压不同的情况下，在两者之间需要有变换电路。例如，在第1电路块内设有电平下降电路，在第2电路块内设有电平提升电路，进行信号电平的变换。
在本发明中，由于借助于模式切换动态切换衬底偏压，故为了确保可靠性，其动作顺序是重要的。
在从第1或第2模式切换到第3模式之际，首先停止从第2电路块向第1电路块输入的时钟信号和为了在第1电路块中进行处理输入到第1电路块中的情报信号，其次控制在半导体衬底上边构成的晶体管的至少一部分的衬底偏压，抬高晶体管的阈值。这样，就可以阻止向第1电路块的动作处于不稳定的状态下的第1电路块的输入，可以防止第1电路块的误动作。
为进行这一动作，可以采用停止向第1电路块输入信号，在借助于定时器等进行了规定时间(例如60微秒左右)的备用后，控制衬底偏压等的构成。用于进行备用的定时器，配置在第1电路块的外边，例如配置在第2电路块中，或在装置外部配置。
在从第3模式(备用模式)切换为第1模式之际，控制在半导体衬底上边构成的晶体管的至少一部分的衬底偏压使晶体管的阈值降低，其次，开始输入从第2电路块向第1电路块输入的上述时钟信号或应该在第1电路块中处理的情报信号。就是说，为了防止第1电路块的误动作，要在第1电路块的衬底电压稳定下来之后再开始信号的输入。
为此，在从第3模式切换为第1模式之际，控制第1电路块的衬底偏压使晶体管的阈值下降，根据定时器进行规定时间的备用并在动作稳定后，开始向第1电路块输入时钟信号和其它信号。
作为另外的方法，在用电压监视器等确认了晶体管的阈值的状态后，再开始向第1电路块输入信号。或者，根据控制衬底偏压的衬底偏压发生电路的状态，依据从衬底偏压发生电路输出的通知备用解除的信号，开始向第1电路块输入时钟信号和其它的信号。
作为停止向第1电路块输入情报信号、时钟信号的方法，可以考虑用设置于第2电路块中的输出固定电路(电平保持电路)来固定信号电平。在第1模式时，信号虽然经由输出固定电路向电平下降电路输入，但在第3模式下，结果却变成为固定向电平下降电路的输入。
附图说明
图1是本发明的实施例1的处理器芯片的框图。
图2的剖面图示出了在衬底偏压控制中使用的一般性的器件构造。
图3的剖面图示出了本发明的实施例1的器件构造。
图4是用来说明本发明的实施例1的动作的流程图。
图5是本发明的实施例2的处理器芯片的框图。
图6是本发明的实施例3的处理器芯片的框图。
图7是本发明的实施例4的处理器芯片的框图。
图8是本发明的实施例5的处理器芯片的框图。
图9是说明本发明的动作模式和衬底偏压控制的关系的说明图。
图10是说明本发明的处理器主电路的构成的说明图。
图11是说明本发明的低功耗模式的说明图。
图12是说明本发明的睡眠和深睡眠的说明图。
图13是本发明的动作模式的迁移图。
图14是本发明的处理器芯片的构成和电源控制电路的第1构成图。
图15是说明本发明的电源交换顺序的说明图。
图16是本发明的处理器芯片的构成和电源控制电路的第2构成图。
图17是说明本发明的RTC电源后备的顺序的说明图。
图18是说明从本发明的低功耗模式到用中断返回为止的顺序的说明图。
图19是说明从本发明的低功耗模式到用中断返回为止的顺序的说明图。
具体实施方式
以下，参照附图说明本发明的实施例。
图1的框图示出了用来实现本发明的实施例1的处理器芯片的构成例。在图1中，处理器芯片101是具有CMOS构造的电路的LSI芯片，含有处理器主电路102、动作模式控制部分103和衬底偏压切换装置104。从信号110向衬底偏压切换装置104中输入衬底偏压的通常模式中的电压Vdd和Vss以及在备用模式中的电压Vddb和Vssb。衬底偏压切换装置104依据动作模式控制部分输出的信号107，作为构成处理器主电路102的pMOS晶体管的衬底偏压，选择Vdd或Vddb中的一个，向信号Vbp111输出，作为nMOS晶体管的衬底偏压，选择Vss或Vssb中的一个，向信号Vbn112输出。衬底偏压选择用的电压值，例如，是Vdd＝1.5V、Vddb＝3.0V、Vss＝0.0V、Vssb＝-1.5V。
另外，如后所述，形成处理器主电路102的阱302，与形成衬底偏压切换装置104和动作模式控制部分的阱分别独立地形成。
图3的剖面图示出了处理器芯片101的器件构造。图3与图2的不同之处是下述一点：p阱302在n型衬底301上形成且在其表面相的一部分上形成n阱205，就是说，已变成为3重阱构造。在p阱302的表面上形成nMOS晶体管，在n阱205的表面上形成pMOS晶体管，构成CMOS电路。此外，作为用来提供衬底偏压的端子，在pMOS晶体管的n阱205上设置Vbp209，在nMOS晶体管的p阱302上设置Vbn210这一点与图2是一样的。在本实施例中，处理器主电路102在与动作模式控制部分103和衬底偏压切换装置104不同的阱内形成。这样，衬底偏压控制就仅仅可以影响处理器主电路，动作模式控制部分103和衬底偏压切换装置104得以避免该影响。
用图4说明本实施例的处理器芯片101的动作。在处理器主电路102的动作模式中，有执行通常指令的通常模式和不执行指令的备用模式，图4的流程图示出了处理器主电路102动作模式从通常模式向备用模式迁移，然后从备用模式向通常模式迁移时，处理器芯片101中的处理。
最初处理器主电路102用通常模式动作。这时衬底偏压切换装置104分别把Vdd和Vss选做衬底偏压Vbp111和Vbn112。在本例中的通常模式的衬底偏压的电压值Vbp＝1.5V，Vbn＝0V。
处理器主电路102，若执行睡眠指令，则向信号105输出‘备用要求’，并在传送到动作模式控制部分103中后，停止指令执行动作，向备用模式前进(步骤402)。
当从处理器主电路接受到该信号105后，为了把处理器主电路102的衬底偏压切换成备用模式用的电压，动作模式控制部分103输出信号107。衬底偏压切换装置104接受该信号107，从输入电压中分别选择Vddb和Vssb作为衬底偏压Vbp111和Vbn112输出(步骤403、404)。在本例中，备用模式的衬底偏压的电压值为Vbp＝3.0V，Vbn＝-1.5V。
动作模式控制部分103，在处理器主电路102处于备用状态时，当检测出从外部向信号108宣布‘备用解除中断’的信息时(步骤405)，为了把处理器主电路102的衬底偏压切换为通常模式用的电压，输出信号107，衬底偏压切换装置104接受该信号107后，就分别把衬底偏压Vbp111和Vbn112切换成Vdd(1.5V)和Vss(0.0V)。
衬底偏压切换后，直到该偏压稳定下来为止还需要某些时间，故有误动作为立即重新开始处理器主电路102的动作的可能性。为避免这种可能性，动作模式控制部分103在切换处理器主电路102的动作模式之前，在片上定时器109上设定切换后的衬底偏压的稳定所需要的足够的时间并使之开始(步骤407)，并一直等待到时间到为止(步骤408)。接着在时间到之后，动作模式控制部分103就向信号106输出‘备用解除’，向处理器主电路102传达。处理器主电路102接受到该信号后，就向通常模式前进重新执行指令执行动作(步骤409)。
如上述那样地控制处理器主电路102的衬底偏压Vbp111和Vbn112，在动作时降低构成处理器主电路的MOS晶体管的阈值电压使之与高速动作相对应，在备用时则抬高阈值电压以减少反向漏泄电流。
图5的框图示出了本发明的实施例2的处理器芯片的构成。在本实施例中，动作模式控制部分103具备检测加在处理器主电路102的衬底上的偏压的传感器501。在处理器主电路102的动作模式从通常模式向备用模式迁移时，与上述实施例1中的处理顺序是相同的。在处理器主电路102的动作模式从备用模式向通常模式迁移时，与上述实施例1一样，动作模式控制部分103控制衬底偏压切换装置104并在把衬底偏压切换成通常模式的电压后，在切换后的衬底偏压已经稳定于规定的值，就是说，在本实施例中，在传感器501把已经稳定于Vbp＝1.5V、Vbn＝0.0V这一情况向信号502输出为止一直等待。在传感器501把衬底偏压的稳定向信号502输出后，动作模式控制部分103就把‘备用解除’向信号106输出，重新开始处理器主电路102的动作。
图6的框图示出了本发明的实施例3的处理器芯片的构成。作为处理器芯片601的基本器件构造，可以考虑在图3中示出的3重阱构造。在图6的处理器芯片601中，处理器主电路由CPU604、和像模块A606、模块B608那样地多个功能块构成，各个功能块分别分离开来存在于不同的阱内，不受别的功能块的衬底偏压控制的影响。功能块含有CPU、FPU、超高速缓存或运算器等单位更小的块。衬底偏压切换装置605、607、609分别与各个功能块604、606、608对应地进行设置，并可以把对应的功能块的衬底偏压与上述实施例的情况同样地切换。指令的执行以本身为一个功能块的CPU为中心进行，若执行使执行中不需要的功能块变成为备用的指令，则向动作模式控制部分603传达功能块的备用。
其次，对本实施例中的处理器芯片601的动作进行说明。最初，设所有的功能块都以通常模式进行动作。CPU604在执行使模块A变成备用的指令后就把该备用要求向信号610输出，以后一直到模块A606的备用被解除为止，就不可能使用该模块。动作模式控制部分602接受到该信号610后就向衬底偏压切换装置607输出信号612，把模块A606的衬底偏压切换为备用模式用的电压。在模块A606处于备用状态时，在动作模式控制部分602从CPU604的输出信号610或从处理器芯片601的外部信号613中接受模块A606的备用解除的信号后，就向衬底偏压切换装置607输出信号612，把模块A606的衬底偏压切换为通常模式用的电压。接着，动作模式控制部分602与本发明的实施例1一样，用片上定时器603等待备用切换后的衬底偏压的稳定，在稳定后，通过信号611通知CPU604模块A的备用已被解除。CPU604接受到该信号611后，就可以执行使用模块A的指令。
对于模块B608和其它的功能块的备用控制也是一样的。此外，CPU604本身也是备用控制的对象。在这种情况下，CPU604在转移到备用模式后，停止所有指令的执行，当在外部信号613中宣布CPU604的备用解除的信号后，动作模式控制部分602，在CPU604的衬底偏压的切换完成后，就在外部信号611中宣布CPU604的备用解除，使之重新开始CPU604的指令的执行，除这一点之外，与上述模块A606的情况下的控制相同。
借助于本实施例中的功能块单位的备用控制，就可以减少在动作时不需要的功能块的反向漏泄电流。
图7的框图示出了本发明的实施例4的处理器芯片的构成。与实施例1不同之处是增加了从外部向衬底偏压切换装置104供给的电压701的种类，衬底偏压切换装置104可以从这些电压当中把适当的电压选做衬底偏压加在处理器主电路102上。在本实施例中，具备用指令动态地变更处理器主电路102的动作速度，就是说，变更动作频率的装置，在处理器主电路102的动作模式中，假定有高速模式和低速模式。在本实施例中，作为与高速模式对应的衬底偏压选择Vdd(pMOS用)和Vss(nMOS用)，作为与低速模式对应的衬底偏压选择Vddb2(pMOS用)和Vssb2(nMOS用)，作为与备用模式对应的衬底偏压选择Vddb1(pMOS用)和Vssb1(nMOS用)。
其次，说明本实施例中的处理器芯片101的动作。在这里，考虑把处理器主电路102的动作模式从高速模式切换为低速模式的情况。处理器主电路102在以高速模式动作中，衬底偏压切换装置104，作为处理器主电路的衬底偏压，把Vdd选做Vbp111，把Vss选做Vbn112。处理器主电路102执行向低速模式转移的指令时就向信号105输出该要求，中断指令执行动作。供往处理器主电路102的时钟借助于执行向该低速模式转移的指令切换为低频。动作模式控制部分103接受信号105，为了把处理器主电路102的衬底偏压切换为低速模式用的电压，向信号107输出。衬底偏压切换装置104接受到该信号107后分别把Vbp111和Vbn112切换为Vddb2和Vssb2。动作模式控制部分103与上述实施例一样使用片上定时器109等待切换后的衬底偏压的稳定，并通过信号106通知处理器主电路向低速模式的转移已经完成的信息。处理器主电路102接受该信号106后，用低速模式重新开始已经中断的指令的执行。
本实施例中的从低速模式向高速模式的切换、从高速模式或低速模式向备用模式的切换、或者从备用模式向低速模式或高速模式的切换时的动作，由于与上述是同样的，故详细情况略去不谈。在本实施例中，动作速度还可以细分，并对与之对应的衬底偏压进行控制。此外，如在实施例3中所述，还可以把处理器主电路102以功能块为单位使用并分离器件的3重阱构造，以各功能块为单位与其动作频率的切换连动起来控制衬底偏压。
如本实施例那样，采用进行适合于处理器的动作频率的衬底偏压控制的办法，减少低速动作模式中的反向漏泄电流是可能的。此外，在该低速模式中，由于CMOS电路的pMOS和nMOS这两方的晶体管同时导通的输入电压范围比高速动作模式时变得更窄，故也可以得到减少切换时的贯通电流的效果。
图8的框图示出了本发明的实施例5的处理器芯片的构成。本实施例与上述实施例1的不同之处是：上述衬底偏压切换装置由衬底偏压发生电路801构成。衬底偏压发生电路801受动作模式控制部分103的输出信号802控制，在内部产生衬底偏压向Vbp111和Vbn112输出。在动作模式控制部分103的控制下，与处理器主电路102的动作模式对应起来产生的衬底偏压Vbp111和Vbn112的电压与实施例1是同样的值。处理器主电路102和动作模式控制部分103的动作与实施例1相同，故不再详述。此外，与本实施例一样，采用用该衬底偏压发生电路构成实施例2、3、4中的衬底偏压切换装置的办法，可以在处理器芯片内部产生衬底偏压，且可以根据动作模式进行切换。
如上所述，倘采用这些实施例，由于使用定时器或传感器在从备用状态向动作状态转移时，会正确地控制重新启动处理器的定时，故与处理器的动作模式对应的最佳衬底偏压控制是可能的。因而，在处理器的动作模式是通常模式时，可以维持高速性不变，在备用模式时则可以减少反向漏泄电流。此外，采用根据按功能块分类的动作模式进行衬底偏压控制的办法，即便是处理器正在动作中，也可以减少在执行时不需要的功能块的反向漏泄电流。此外，采用进行适合于处理器的动作频率的衬底偏压控制的办法，除去在低速模式中的反向漏泄电流的减少外，还可以得到减少切换时的贯通电流的效果。
结果是可以有效地减少功耗，可以提供兼具高速性和低功耗性的微处理器。
以下，作为微处理器的实施例，对控制衬底偏压的动作模式具体地进行说明。假定微处理器具有1.8V和3.3V的2个电源，且仅仅1.8V进行衬底偏压控制。供给1.8V的电路，理想的是用阈值比较低(例如Vth＜0.4V左右)的MOS晶体管构成。
图9示出了微处理器的动作模式的一个例子。作为动作模式，有通常地进行动作的通常模式982和复位模式981。作为以低功耗动作的模式，有睡眠983、深睡眠984、备用985、硬件备用986和RTC(实时时钟)电池后备模式。作为测试模式，有IDDQ测定。
在通常动作982的时候，由于需要高速动作，故不进行衬底偏压的控制。在复位981的时候由于需要复位全部功能，故不进行衬底偏压的控制。在低功耗模式时，在从低功耗模式返回时间短的睡眠983、深睡眠984中，虽然不进行衬底偏压的控制，但在比起返回时间来重点放在减小功耗的备用985、硬件备用986的情况下，则进行衬底偏压控制。RTC电池后备模式是仅仅供给用3.3V动作的RTC电路的电源的模式。由于从低功耗模式向该模式迁移，故进行衬底偏压控制。此外，IDDQ的测定由于是测定备用电流，并测定晶体管的短路或因不合格产生的贯通电流的模式，故在这种情况下必须控制衬底偏压，减小芯片的反向漏泄电流，使得易于发现不合格。
在图10中，在说明低功耗的动作模式之前，在处理器主电路902的内部块中，先对构成进行说明。该图是处理器主电路的主要构成块的一个例子。作为运算电路，有CPU(中央运算处理单元)971、FPU(浮点运算单元)972。此外，还有本身为内置于芯片内的存储器的超高速缓存973、进行与外部存储器之间的接口的BSC(总线控制部分)974、进行DMA(直接存储器存取)的DMAC(DMA控制部分)975、控制串行口的SCI(串行控制部分)976、控制中断输入的INTC(中断控制部分)977和控制时钟的CPG(时钟控制部分)978等。
用图11对本身为低功耗模式的睡眠983、深睡眠984和备用985进行说明。
在睡眠983中，由于是仅仅CPU971、FPU972和超高速缓存973等的运算装置的时钟停了下来的状态，而且没有进行衬底偏压控制，故尽管不能大幅度地减少功耗，但却可以进行由DMAC975进行的DMA传送和由BSC974进行的DRAM(动态RAM)或SDRAM(同步动态RAM)的通常刷新(1024次/16毫秒的刷新)。由于CPG978已进行动作，而尚未进行衬底偏压控制，故从睡眠983向通常模式982的返回时间快。
备用985模式由于停止所有的时钟，而且还进行衬底偏压控制，故功耗极其之少。由于时钟已经停止，故不能进行DMA传送。此外，关于DRAM或SDRAM的刷新，在进入备用985之前，需要用BCS974先设定好各个存储器的控制信号(RAS信号、CAS信号)，使得变成为存储器用自身进行刷新的自我刷新模式。但是，由于时钟已经停止，因为存在时钟振荡的等待稳定和从衬底偏压状态的返回时间，故从备用985到通常动作982为止的返回时间变长。
深睡眠984模式，是处于睡眠983和备用985的中间的低功耗模式。
图12示出了睡眠983和深睡眠984的动作模块的不同。在睡眠983时，进行动作的BSC973、DMAC974、SCI975在深睡眠984中已经停止，故可以减少其功耗。
但是，在深睡眠984中，不能进行DMA传送，存储器的刷新也将变成自我刷新。从深睡眠984向通常动作模式982返回的返回时间，与睡眠模式同样地快。
采用像这样地设置3种低功耗模式的办法，可以进行与用途对应的细微的低功耗控制。
用图13示出并说明动作模式的状态迁移图。使处理器芯片的所有的电源都借助于RESET#952(或上电复位)引脚输入从断开状态980迁移到复位状态981。当RESET#952被取消后，就迁移到通常动作982。从该状态迁移到低功耗模式。
有2种迁移方法。一种是用指令进行的迁移。这种迁移，通过使CPU971执行一条睡眠指令的办法进行迁移。在执行睡眠指令时，可以先设定模式寄存器后选择睡眠983、深睡眠984、备用985，可以迁移到各自的模式。从各个模式向通常动作模式的返回，是中断958。
另外一种迁移方法是借助于HARDSTB#951引脚进行的迁移。当该引脚被确定后，就迁移到硬件备用状态986。该状态与备用985一样，是所有的时钟全部停止，同时还进行衬底偏压控制的状态。
在该模式中，若使输入输出缓冲器变成高阻抗，则3.3V系的电路也将去掉流通贯通电流的晶体管，可以进行IDDQ的测定。
此外，若固定已被置于3.3V系中的RTC电路的输入缓冲器，则在RTC电路以外的电源变成为断开的情况下，由于RTC电路的输入信号不会变成浮置(中间电平)，故仍可以防止RTC电路的误动作，可以仅仅使RTC电路动作。
其次，说明硬件备用的应用例。
图14中示出了应用硬件备用使处理器芯片901的电源904(电池)变成为可以交换的处理器芯片901的构成和电源控制电路的构成。
处理器芯片901由用1.8V动作的1.8V区域电路930和用3.3V动作的3.3V区域电路931构成。1.8V区域电路930由处理器主电路902和从3.3V向1.8V进行电平变换的电平下降电路905、906构成。3.3V区域电路931由衬底偏压发生电路903、时钟振荡电路908、IO电路909、动作模式控制部分913、RTC电路914和从1.8V向3.3V进行电平变换的电平提升电路904、910，固定从3.3V向1.8V变换的信号的输出固定电路920构成。
作为电源系的控制电路，有电源904、电源监视电路921、显示器922和生成1.8V系的电压的电压生成电路920构成。
以下说明动作。在处理器芯片901处于通常动作模式982时，衬底偏压发生电路903保持通常的衬底电平(例如，对于PMOS来说VDD，对于NMOS来说VSS)而不撤去衬底偏压。时钟振荡电路908由PLL(锁相环)等构成，生成内部动作用的时钟，并通过输出固定电路907、电平下降电路905送往处理器主电路902。IO电路909取入来自外部的信号，通过输出固定电路907、电平下降电路905送往处理器主电路902。此外通过电平提升电路904，把来自处理器主电路902的信号向外部输出。RTC电路914用3.3V动作，通过电平提升电路接受来自处理器主电路902的控制信号，通过电平下降电路906、输出固定电路911向处理器主电路902发送控制信号。动作模式控制部分913专门进行衬底偏压发生电路903的控制。
电源监视电路921监视电源904的电压电平。当电压电平从规定的电平下降(检测电池用完的状态)时，使HARDSTB#951变成低电平。同时，在显示器922上显示电池用尽的报警，通知使用者。即便是在电压电平下降后的状态下，电压保持电路923也可以保持规定的期间(从几分钟到几个小时)电压电平。在该期间，使用者可以交换电源904。
以下，用图15说明电源交换顺序。
(1)采用使HARDSTB#951变成低电平的办法，动作模式进入硬件备用状态986。在这里，从动作模式控制部分913输出1.8V信号固定953，固定由3.3V变往1.8V的信号，也停止1.8V系的时钟。这样，在撤去衬底偏压时1.8V系的信号也不动作，故会防止在已撤去了衬底偏压的状态(是MOS晶体管的阈值电压变高，其动作速度变慢的状态，是衬底电位不稳定的状态)下的1.8V系的电路的误动作。在该状态下，向衬底偏压生成电路输出衬底偏压控制开始信号955。
(2)然后，根据1.8V信号固定953的定时，向衬底偏压生成电路953输出衬底偏压控制开始信号955。在信号固定953和衬底偏压控制开始信号955之间，实际上固定信号，设定停止向1.8V区域供给信号为止的时间差。该时间差可以用基于RTC电路914的RTC时钟的定时器测定。
(3)接受衬底偏压控制开始信号955后，衬底偏压发生电路903开始撤去1.8V系的衬底的衬底偏压。在正在撤去衬底偏压的期间，衬底偏压控制中956信号向动作模式控制部分913返回。
(4)在正在撤去衬底偏压的状态下，处理器主电路902不动作。此外，由于反向漏泄电流也少，故电流的消耗量少。这样一来，电压保持电路923的保持时间也将变长。
(5)在该状态下交换电源904。
(6)交换电源后，由于电源电压将返回正常电平，故HARDSTB#951将返回高电平。
(7)然后，上电复位电路动作，输入RESET#952。借助于该复位输入，正在从动作模式控制部分913输出的衬底偏压控制开始信号955被解除。
(8)接受到衬底偏压控制开始信号955的解除后，衬底偏压发生电路903开始使1.8V系的衬底的衬底偏压向动作状态的电位(例如对于PMOS来说VDD电位，对于NMOS来说Vss电位)返回。到衬底偏压恢复为止需要规定的时间，当衬底偏压返回结束后，借助于衬底偏压控制中信号956的解除，将之通知动作模式控制部分913。
(9)接受到衬底偏压控制中信号956的解除后，正在从动作模式控制部分913输出的1.8V信号固定953被解除，向处理器主电路902等的1.8V系的电路输入信号。
(10)在复位状态981结束后，进入通常状态982，处理器主电路902开始进行通常的动作。
如上所述，利用由硬件备用得到的低功耗，电源904的交换成为可能。
其次说明硬件备用的应用例2。
图16示出了实现RTC电源后备模式的构成例。RTC电路914被称做实时计数器，用于实现钟表或日历的功能。为此，若不永远动作则不可能实现钟表的功能。即便是电源904被切断，RTC电路914也必须动作。
在这里示出的实施例中，为了实现RTC电源后备模式，3.3V区域分成为通常的3.3V区域991和用RTC的3.3V动作的区域992。此外，在RTC的3.3V区域中，在输入电路中还附加有输入固定电路912和输入固定电平提升电路960，在其它的电源被切断的状态下，输入信号即便是变成为浮置，也不向RTC的用3.3V动作的区域992内传达中间电平的信号，因而防止了误动作。
作为电源系的控制电路，除了电源904、电源监视器921、显示器922和生成1.8V系的电压的电压生成电路920外，还有后备电池962、二极管963、964。
以下说明动作。在通常动作模式982的时候，衬底偏压发生电路903保持通常的衬底电平而不撤去衬底偏压。时钟振荡电路908由PLL(锁相环)等构成，产生内部动作用的时钟，并通过输出固定电路907、电平下降电路905送往处理器主电路902。IO电路909从外部取入信号，通过输出固定电路907、电平下降电路905送往处理器主电路902。此外通过电平提升电路904，把来自处理器主电路902的信号向外部输出。RTC电路914用3.3V动作，通过输入固定电平提升电路960接受来自处理器主电路902的控制信号，通过电平下降电路906、输出固定电路911向处理器主电路902发送控制信号。动作模式控制部分913，通过输入固定电路912接受信号，专门进行衬底偏压发生电路903的控制。
电源监视电路921监视电源904的电压电平。当电压电平从规定的电平下降(检测电池用完的状态)时，使HARDSTB#951变成低电平，固定RTC3.3V区域992的输入，防止RTC电路914的误动作。同时，在显示器922上显示电池用尽的报警。之后，电压电平继续下降，3.3V和1.8V系的电压变得不能向处理器芯片供电。这时，从后备电池962通过二极管962仅仅向RTC的3.3V区域供给电压(VDD-RTC、VSS-RTC)，即便是没有电源904，仅仅RTC电路914(日历用计数器电路)也正常地动作。二极管964防止电流向RTC电路以外流动。
用图17对RTC电源后备顺序详细地进行说明。
(1)采用使HARDSTB#951变成低电平的办法，动作模式进入硬件备用状态986。在这里，从动作模式控制部分913输出1.8V信号固定953，固定由3.3V变往1.8V的信号，也停止1.8V系的时钟。这样，在撤去衬底偏压时，1.8V系的信号也不动作，故会防止在已撤去了衬底偏压的状态下的1.8V系的电路的误动作。同时输出供往RTC电路914的输入固定信号954，固定输入信号。这样一来，在其它的电源被切断的时候，将防止不稳定的中间电平的信号进入RTC电路914。
(2)然后，根据1.8V信号固定953的定时，向衬底偏压生成电路903输出衬底偏压控制开始信号955。在信号固定953和衬底偏压控制开始信号955之间，实际上固定信号，设定停止向1.8V区域供给信号为止的时间差。该时间差可以用基于RTC电路914的RTC时钟的定时器测定。
(3)接受衬底偏压控制开始信号955后，衬底偏压发生电路903开始撤去1.8V系的衬底的衬底偏压。在正在撤去衬底偏压的期间，衬底偏压控制中956信号返向动作模式控制部分913。
(4)在正在撤去衬底偏压的状态下，处理器主电路902不动作。此外，由于反向漏泄电流也少，故电流的消耗量少。
(5)电源904的切断期间长也没关系。此外，还可以交换电源904。
(6)在电源904从切断返回后(或电源904交换后)电源电压将返回正常的电平，故HARDSTB#951将返回高电平。
(7)然后，上电复位电路动作，输入RESET#952。借助与该复位输入，衬底偏压控制开始信号955被解除。
(8)接受到衬底偏压控制开始信号955的解除后，衬底偏压发生电路903开始使1.8V系的衬底的衬底偏压向动作状态的电位(例如对于PMOS来说VDD电位，对于NMOS来说Vss电位)返回。到衬底偏压恢复为止需要规定的时间，当衬底偏压返回结束后，借助于衬底偏压控制中信号956的解除，将之通知动作模式控制部分913。
(9)接受到衬底偏压控制中信号956的解除后，正在从动作模式控制部分913输出的1.8V信号固定953被解除，向处理器主电路902等的1.8V系的电路输入信号。
(10)在复位状态981结束后，进入通常状态982，处理器主电路902开始进行通常的动作。
用上述的顺序，也可以在电源904中设置电源开关，在电源断开期间仅仅使RTC电路914动作。
像上述那样地利用硬件备用，可以仅仅对RTC电路进行电池后备使之动作。
在图18中，说明使用通常的睡眠指令959进入备用状态985，再用中断信号958返回通常状态982的顺序。
(1)借助于睡眠指令959，动作模式进入备用状态985。在这里，从动作模式控制部分913输出1.8V信号固定953，固定由3.3V变往1.8V的信号，也停止1.8V系的时钟。以此，防止在撤去了衬底偏压的状态时的1.8V系的电路的误动作。
(2)然后，根据1.8V信号固定953的定时，向衬底偏压生成电路903输出衬底偏压控制开始信号955。在信号固定953和衬底偏压控制开始信号955之间，实际上固定信号，设定停止向1.8V区域供给信号为止的时间差。该时间差可以用基于RTC电路914的RTC时钟的定时器测定。
(3)接受衬底偏压控制开始信号955后，衬底偏压发生电路903开始撤去1.8V系的衬底的衬底偏压。在正在撤去衬底偏压的期间，衬底偏压控制中956信号向动作模式控制部分913返回。
(4)在正在撤去衬底偏压的状态下，处理器主电路902不动作。此外，由于反向漏泄电流也少，故电流的消费量少。
(5)在该状态下，当通过IO电路909从控制信号957(外部引脚)接受到中断信号958后，动作模式控制部分913解除衬底偏压控制开始信号955。
(6)接受到衬底偏压控制开始信号955的解除后，衬底偏压发生电路903开始使1.8V系的衬底的衬底偏压向动作状态的电位(例如对于PMOS来说VDD电位，对于NMOS来说Vss电位)返回。到衬底偏压恢复为止需要规定的时间，当衬底偏压返回结束后，借助于衬底偏压控制中信号956的解除，将之通知动作模式控制部分913。
(7)接受到衬底偏压控制中信号956的解除后，动作模式控制部分913解除1.8V信号固定953。在衬底偏压控制中信号被解除后，采用解除1.8V信号固定953的办法，防止1.8V系的电路进行误动作。
(8)向处理器主电路902等的1.8V系的电路输入信号，进入通常状态982，处理器主电路902开始进行通常的动作。
用上述办法，处理器芯片901进入低功耗模式，并可以借助于中断返回。
在图19中，说明使用通常的睡眠指令959进入备用状态985，再用RESET#952返回通常状态982的顺序。
(1)借助于睡眠指令959，动作模式进入备用状态985。在这里，从动作模式控制部分913输出1.8V信号固定953，固定由3.3V变往1.8V的信号，也停止1.8V系的时钟。以此，防止在撤去了衬底偏压的状态时的1.8V系的电路的误动作。
然后，用1.8V信号固定953测定信号固定的完成，向衬底偏压生成电路输出衬底偏压控制开始信号955。
(2)接受衬底偏压控制开始信号955后，衬底偏压发生电路903开始撤去1.8V系的衬底的衬底偏压。在正在撤去衬底偏压的期间，衬底偏压控制中956信号返向动作模式控制部分913。
(3)在正在撤去衬底偏压的状态下，处理器主电路902不动作。此外，由于反向漏泄电流也少，故电流的消耗量少。
(4)在该状态下，动作模式控制部分913，接受RESET#952后，解除衬底偏压控制开始信号955。
(5)接受到衬底偏压控制开始信号955的解除后，衬底偏压发生电路903开始使1.8V系的衬底的衬底偏压返回动作状态的电位。当衬底偏压返回结束后，用衬底偏压控制中信号956，通知动作模式控制部分913。
(6)接受该解除信号后，解除1.8V信号固定953。
(7)复位状态981结束后，向处理器主电路902等的1.8V系的电路输入信号，进入通常状态982，处理器主电路902开始进行通常的动作。
用上述办法，处理器芯片901进入低功耗模式，并可以借助于复位返回。
如上所述，处理器芯片901具有作为电源电压供给1.8V的部分和作为电源电压供给3.3V的部分。作为供给1.8V的部分，例如有处理器主电路902等，该部分是电路规模大，且需要高速地动作的部分。由于电路规模大且要求高速动作，故该部分的功耗变大。在本实施例中，为了减小该功耗已使电源电压下降。
此外，由于电源电压变低(例如1.8V)后动作速度会变慢，故已经降低(例如，Vth＜0.4V左右)了MOS晶体管的阈值电压。为了减少因该低阈值化所带来的亚阈值反向漏泄电流，要进行衬底偏压控制。
另一方面，作为电源电压供给3.3V的部分，例如有RTC电路914。这些电路规模小且低速动作，故功耗小。因此，这样的电路块不需要降低电源电压。例如，可以设定为使Vth＜0.5V左右。由于不需要降低MOS晶体管的阈值，故具有不需要为减少亚阈值反向漏泄电流应用衬底控制的对策的优点。
本实施例的处理器芯片901分开使用这两者的电源电压。就是说，需要大规模高速动作的部分进行衬底控制地使用低电压低阈值MOS，需要小规模低速动作的部分则不进行衬底控制地使用高电压高阈值MOS。制作阈值不同的MOS晶体管的方法虽然没什么限制，但可以用改变沟道离子注入量的办法实现。此外也可以用改变栅极氧化膜的厚度的办法实现。在后者的情况下，只要采用加厚氧化膜厚度使阈值增大的办法来构成MOS晶体管即可。因为高阈值MOS用高电压动作，故需要加厚氧化膜的厚度。若采用加厚氧化膜的办法可以提高阈值则工艺可以简化。
再有，输入输出电路909由于必须发送接收外部信号振幅3.3V，故如果使用与高电压阈值MOS相同的MOS晶体管，则工艺可以通用化，是理想的。

Claims (7)

1.一种控制具有在半导体衬底上边构成的晶体管，具有根据时钟信号进行动作的多个构成要素电路块的半导体集成电路装置的功耗的控制方法，其特征是：
切换使用下述模式：
所有的上述构成要素电路块都根据上述时钟进行动作的第1模式；
停止向至少一个上述构成要素电路块供给上述时钟信号的第2模式；
停止向所有上述构成要素电路块供给上述时钟信号，同时控制在半导体衬底上边构成的晶体管的至少一部分的衬底偏压，抬高晶体管的阈值电压的第3模式。
2.权利要求1所述的半导体集成电路装置的控制方法，其特征是：上述构成要素电路块含于第1电路块中，上述时钟信号用含于第2电路块中的振荡电路形成，由上述第2电路块向上述第1电路块中输入上述时钟信号和应该在上述第1电路块中处理的情报信号。
3.权利要求2所述的半导体集成电路装置的控制方法，其特征是：在切换到上述第3模式之际，停止从上述第2电路块向上述第1电路块输入的上述时钟信号和应该在上述第1电路块中进行处理的情报信号，其次，控制在上述半导体衬底上边构成的晶体管的至少一部分的衬底偏压，抬高晶体管的阈值。
4.权利要求3所述的半导体集成电路装置的控制方法，其特征是：在切换到上述第3模式之际，停止从上述第2电路块向上述第1电路块输入的上述时钟信号和应该在上述第1电路块中进行处理的情报信号，在根据定时器进行了规定时间备用后，控制在上述半导体衬底上边构成的晶体管的至少一部分的衬底偏压，抬高晶体管的阈值。
5.权利要求2所述的半导体集成电路装置的控制方法，其特征是：在从上述第3模式向第1模式切换时，控制在上述半导体衬底上边构成的晶体管的至少一部分的衬底偏压降低晶体管的阈值，其次，开始输入从上述第2电路块向上述第1电路块输入的上述时钟信号和应该用上述第1电路块处理的情报信号。
6.权利要求5所述的半导体集成电路装置的控制方法，其特征是：在从上述第3模式向第1模式切换时，控制在上述半导体衬底上边构成的晶体管的至少一部分的衬底偏压降低晶体管的阈值，在根据定时器进行了规定时间的备用后，开始输入从上述第2电路块向上述第1电路块输入的上述时钟信号和应该用上述第1电路块处理的情报信号。
7.权利要求5所述的半导体集成电路装置的控制方法，其特征是：在从上述第3模式向第1模式切换时，控制在上述半导体衬底上边构成的晶体管的至少一部分的衬底偏压降低晶体管的阈值，在确认了该晶体管的阈值状态后，开始输入从上述第2电路块向上述第1电路块输入的上述时钟信号和应该在上述第1电路块中处理的情报信号。
CN03107553A 1996-11-21 2003-03-27 低功率处理器 Pending CN1442768A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31038096 1996-11-21
JP310380/1996 1996-11-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN97199916A Division CN1122906C (zh) 1996-11-21 1997-11-21 低功率处理器

Publications (1)

Publication Number Publication Date
CN1442768A true CN1442768A (zh) 2003-09-17

Family

ID=18004560

Family Applications (3)

Application Number Title Priority Date Filing Date
CN97199916A Expired - Fee Related CN1122906C (zh) 1996-11-21 1997-11-21 低功率处理器
CNB031075541A Expired - Fee Related CN1270223C (zh) 1996-11-21 1997-11-21 低功率处理器
CN03107553A Pending CN1442768A (zh) 1996-11-21 2003-03-27 低功率处理器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN97199916A Expired - Fee Related CN1122906C (zh) 1996-11-21 1997-11-21 低功率处理器
CNB031075541A Expired - Fee Related CN1270223C (zh) 1996-11-21 1997-11-21 低功率处理器

Country Status (7)

Country Link
US (4) US6715090B1 (zh)
EP (1) EP0943978A4 (zh)
JP (1) JP3851663B2 (zh)
KR (1) KR100484699B1 (zh)
CN (3) CN1122906C (zh)
TW (1) TW382670B (zh)
WO (1) WO1998022863A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100357850C (zh) * 2005-02-03 2007-12-26 联发科技股份有限公司 低电功耗的时钟分布装置与相关方法
CN100363867C (zh) * 2004-12-10 2008-01-23 神基科技股份有限公司 中央处理器的省电电路与方法
CN101479941B (zh) * 2006-05-10 2013-08-21 高通股份有限公司 使用封装的硅切换功率传递的系统和方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904244B2 (ja) * 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
TW382670B (en) * 1996-11-21 2000-02-21 Hitachi Ltd Low power processor
US6732280B1 (en) * 1999-07-26 2004-05-04 Hewlett-Packard Development Company, L.P. Computer system performing machine specific tasks before going to a low power state
US6611918B1 (en) * 1999-12-21 2003-08-26 Intel Corporation Method and apparatus for changing bias levels to reduce CMOS leakage of a real time clock when switching to a battery mode of operation
EP1679590B1 (en) 2001-01-31 2011-03-23 Renesas Electronics Corporation Data processing system
KR100424484B1 (ko) * 2001-07-05 2004-03-24 엘지전자 주식회사 중앙 처리 장치용 전원 공급기
US7051218B1 (en) * 2001-07-18 2006-05-23 Advanced Micro Devices, Inc. Message based power management
JP3981539B2 (ja) * 2001-08-28 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置
US6982500B2 (en) * 2002-03-11 2006-01-03 Intel Corporation Power-down scheme for an on-die voltage differentiator design
US6920574B2 (en) 2002-04-29 2005-07-19 Apple Computer, Inc. Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
JP4052923B2 (ja) 2002-10-25 2008-02-27 株式会社ルネサステクノロジ 半導体装置
US7080268B2 (en) * 2002-12-03 2006-07-18 Intel Corporation Method and apparatus for regulating power to electronic circuits
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
EP1595154B1 (en) * 2003-02-20 2008-04-09 International Business Machines Corporation Integrated circuit testing methods using well bias modification
EP1636684A2 (en) * 2003-06-10 2006-03-22 Koninklijke Philips Electronics N.V. Real-time adaptive control for best ic performance
US7236044B2 (en) * 2003-10-14 2007-06-26 The Board Of Trustees Of The Leland Stanford Junior University Apparatus and method for adjusting the substrate impedance of a MOS transistor
JP4549652B2 (ja) * 2003-10-27 2010-09-22 パナソニック株式会社 プロセッサシステム
JP2005157620A (ja) * 2003-11-25 2005-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路
JP4316399B2 (ja) * 2004-02-18 2009-08-19 インターナショナル・ビジネス・マシーンズ・コーポレーション プログラム、記録媒体、制御方法、及び情報処理装置
EP1839104A2 (en) * 2005-01-12 2007-10-03 Nxp B.V. Method and apparatus for tuning a digital system
US7486098B2 (en) * 2005-06-16 2009-02-03 International Business Machines Corporation Integrated circuit testing method using well bias modification
JP4361073B2 (ja) * 2005-07-28 2009-11-11 株式会社リコー 画像処理装置とその制御方法
KR100714426B1 (ko) 2005-09-05 2007-05-07 삼성전자주식회사 컴퓨터시스템 및 그 전원공급방법
JP4621113B2 (ja) * 2005-10-28 2011-01-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2007148952A (ja) * 2005-11-30 2007-06-14 Renesas Technology Corp 半導体集積回路
US7295036B1 (en) * 2005-11-30 2007-11-13 Altera Corporation Method and system for reducing static leakage current in programmable logic devices
JP2008098774A (ja) * 2006-10-06 2008-04-24 Oki Electric Ind Co Ltd 半導体集積回路装置
KR101101826B1 (ko) 2006-10-24 2012-01-05 삼성전자주식회사 화상처리장치 및 화상처리방법
US7779237B2 (en) * 2007-07-11 2010-08-17 International Business Machines Corporation Adaptive execution frequency control method for enhanced instruction throughput
US7937568B2 (en) * 2007-07-11 2011-05-03 International Business Machines Corporation Adaptive execution cycle control method for enhanced instruction throughput
US8028181B2 (en) * 2008-09-19 2011-09-27 Intel Corporation Processor power consumption control and voltage drop via micro-architectural bandwidth throttling
JP4966956B2 (ja) * 2008-12-22 2012-07-04 株式会社日立製作所 半導体装置
KR101046731B1 (ko) * 2008-12-26 2011-07-05 주식회사 하이닉스반도체 파워 분배 장치와 그를 갖는 메모리 장치
KR101003153B1 (ko) * 2009-05-15 2010-12-21 주식회사 하이닉스반도체 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
JP5488361B2 (ja) * 2010-09-15 2014-05-14 富士通株式会社 半導体集積回路
TWI582575B (zh) * 2011-03-17 2017-05-11 和碩聯合科技股份有限公司 電子裝置
US8977878B2 (en) * 2011-05-19 2015-03-10 Texas Instruments Incorporated Reducing current leakage in L1 program memory
US20130033306A1 (en) * 2011-08-01 2013-02-07 International Business Machines Corporation Performance of digital circuits using current management
US8945785B2 (en) * 2012-01-06 2015-02-03 GM Global Technology Operations LLC Adaptive limitation of standby mode to enhance fuel cell system life
US9134777B2 (en) 2012-06-06 2015-09-15 Qualcomm Incorporated Bi-modal power delivery scheme for an integrated circuit comprising multiple functional blocks on a single die to achieve desired average throughput for the integrated circuit
US9971947B2 (en) * 2014-07-31 2018-05-15 Magna Electronics Inc. Vehicle vision system with camera power control
JP6582378B2 (ja) * 2014-09-08 2019-10-02 セイコーエプソン株式会社 発振回路、発振器、電子機器及び移動体
US9842182B2 (en) 2014-10-01 2017-12-12 Samsung Electronics Co., Ltd. Method and system for designing semiconductor device
WO2017019011A1 (en) * 2015-07-27 2017-02-02 Hewlett-Packard Development Company, L.P. Modifying an inkjet raster image for a visible independent effect
US10754414B2 (en) * 2017-09-12 2020-08-25 Ambiq Micro, Inc. Very low power microcontroller system
US10824376B2 (en) 2017-12-08 2020-11-03 Sandisk Technologies Llc Microcontroller architecture for non-volatile memory
US11892520B2 (en) 2022-03-28 2024-02-06 Changxin Memory Technologies, Inc. Method and device for power supply mapping detection, electronic device, and medium
CN116859291A (zh) * 2022-03-28 2023-10-10 长鑫存储技术有限公司 电源映射检测方法、装置、电子设备及介质

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356412A (en) * 1979-03-05 1982-10-26 Motorola, Inc. Substrate bias regulator
US4460835A (en) * 1980-05-13 1984-07-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
US5339446A (en) * 1986-12-26 1994-08-16 Kabushiki Kaisha Toshiba Power supply and method for use in a computer system to confirm a save operation of the computer system and to stop a supply of power to the computer system after confirmation
US5297097A (en) * 1988-06-17 1994-03-22 Hitachi Ltd. Large scale integrated circuit for low voltage operation
US5241680A (en) * 1989-06-12 1993-08-31 Grid Systems Corporation Low-power, standby mode computer
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5111058A (en) * 1990-05-23 1992-05-05 Martin Richard A Circuit for sustaining power supply output following momentary interruption of commercial a.c. power
JPH0511876A (ja) * 1990-12-25 1993-01-22 Mitsubishi Electric Corp デイジタル回路装置
US5652890A (en) * 1991-05-17 1997-07-29 Vantus Technologies, Inc. Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode
JP3184265B2 (ja) 1991-10-17 2001-07-09 株式会社日立製作所 半導体集積回路装置およびその制御方法
US5410713A (en) * 1992-01-02 1995-04-25 Smith Corona/Acer Power-management system for a computer
JP2939086B2 (ja) 1992-03-30 1999-08-25 三菱電機株式会社 半導体装置
DE69328743T2 (de) * 1992-03-30 2000-09-07 Mitsubishi Electric Corp Halbleiteranordnung
US5461338A (en) * 1992-04-17 1995-10-24 Nec Corporation Semiconductor integrated circuit incorporated with substrate bias control circuit
JP3503961B2 (ja) 1992-06-02 2004-03-08 株式会社東芝 半導体装置
JP2888722B2 (ja) * 1993-04-12 1999-05-10 株式会社東芝 インターフェース回路
US6031411A (en) * 1993-06-28 2000-02-29 Texas Instruments Incorporated Low power substrate bias circuit
US5442794A (en) * 1993-12-01 1995-08-15 Advanced Micro Devices, Inc. Disable technique employed during low battery conditions within a portable computer system
JPH07254685A (ja) 1994-03-16 1995-10-03 Toshiba Corp 半導体記憶装置
JP2822881B2 (ja) * 1994-03-30 1998-11-11 日本電気株式会社 半導体集積回路装置
US5587916A (en) * 1994-08-15 1996-12-24 B.E.L.-Tronics Limited Low voltage sensing circuits for battery powered devices having a micro-processor
JP3645593B2 (ja) * 1994-09-09 2005-05-11 株式会社ルネサステクノロジ 半導体集積回路装置
US5633573A (en) * 1994-11-10 1997-05-27 Duracell, Inc. Battery pack having a processor controlled battery operating system
EP0714099A1 (en) * 1994-11-24 1996-05-29 STMicroelectronics S.r.l. CMOS semiconductor integrated circuit for a low power supply and having low power dissipation in stand-by
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
JP3175521B2 (ja) * 1995-01-27 2001-06-11 日本電気株式会社 シリコン・オン・インシュレータ半導体装置及びバイアス電圧発生回路
US6640255B1 (en) * 1995-03-31 2003-10-28 Sun Microsystems, Inc. Method and apparatus for generation and installation of distributed objects on a distributed object system
US5721935A (en) * 1995-12-20 1998-02-24 Compaq Computer Corporation Apparatus and method for entering low power mode in a computer system
US5812860A (en) * 1996-02-12 1998-09-22 Intel Corporation Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
US5917365A (en) * 1996-04-19 1999-06-29 Texas Instruments Incorporated Optimizing the operating characteristics of a CMOS integrated circuit
TW382670B (en) * 1996-11-21 2000-02-21 Hitachi Ltd Low power processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100363867C (zh) * 2004-12-10 2008-01-23 神基科技股份有限公司 中央处理器的省电电路与方法
CN100357850C (zh) * 2005-02-03 2007-12-26 联发科技股份有限公司 低电功耗的时钟分布装置与相关方法
CN101479941B (zh) * 2006-05-10 2013-08-21 高通股份有限公司 使用封装的硅切换功率传递的系统和方法

Also Published As

Publication number Publication date
US20110208983A1 (en) 2011-08-25
EP0943978A1 (en) 1999-09-22
CN1122906C (zh) 2003-10-01
KR100484699B1 (ko) 2005-04-22
US7475261B2 (en) 2009-01-06
TW382670B (en) 2000-02-21
CN1270223C (zh) 2006-08-16
KR20000057158A (ko) 2000-09-15
US6715090B1 (en) 2004-03-30
US7958379B2 (en) 2011-06-07
EP0943978A4 (en) 2006-08-23
JP3851663B2 (ja) 2006-11-29
WO1998022863A1 (fr) 1998-05-28
US20100005324A1 (en) 2010-01-07
CN1442769A (zh) 2003-09-17
CN1238047A (zh) 1999-12-08
US20040158756A1 (en) 2004-08-12
US8364988B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
CN1122906C (zh) 低功率处理器
US7002397B2 (en) Method of setting back bias of MOS circuit, and MOS integrated circuit
US10642338B2 (en) Hierarchical power management unit for low power and low duty cycle devices
CN1242415C (zh) 半导体存储器件的功率控制方法及半导体存储器件
AU2007342556B2 (en) Methods and systems for power management in a data processing system
TW200413877A (en) A method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias
CN1519906A (zh) 半导体集成电路装置及其检查方法和制造方法
US20080172565A1 (en) Multi-processor system and performance adjustment method thereof
CN1993670A (zh) 信息处理装置
JP2013117994A (ja) 電力の島を使用した集積回路での電力の管理
US11543874B2 (en) Method of operating semiconductor device
US20020060947A1 (en) Semiconductor integrated circuit
CN100338684C (zh) 可在电源电压相异的两个系统中使用的半导体装置
JP4521619B2 (ja) 低電力プロセッサ
CN1746817A (zh) 半导体电路
CN1622331A (zh) 半导体集成电路及微处理器单元切换方法
US20080168201A1 (en) Methods and Systems for Time Keeping in a Data Processing System
JP5568491B2 (ja) マルチプロセッサ装置
CN1246855C (zh) 半导体存储器件以及控制半导体存储器件的方法
US9389914B2 (en) Information processing apparatus and control method thereof
CN1324428C (zh) 运算处理装置
JP2004096073A (ja) 低電力プロセッサ
US11758302B2 (en) Imaging device, imaging method, and electronic apparatus
CN112306950A (zh) 片上系统和包括该片上系统的电子器件
Cheng et al. Digitalized-Management Voltage-Domain Programmable Mechanisms for Dual-Vdd Low-Power Embedded Digital Systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication