CN1444338A - 频率调制器，频率调制方法，和无线电线路 - Google Patents

频率调制器，频率调制方法，和无线电线路 Download PDF

Info

Publication number
CN1444338A
CN1444338A CN03120547A CN03120547A CN1444338A CN 1444338 A CN1444338 A CN 1444338A CN 03120547 A CN03120547 A CN 03120547A CN 03120547 A CN03120547 A CN 03120547A CN 1444338 A CN1444338 A CN 1444338A
Authority
CN
China
Prior art keywords
frequency
data
sigma
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03120547A
Other languages
English (en)
Other versions
CN1260891C (zh
Inventor
足立寿史
坂倉真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1444338A publication Critical patent/CN1444338A/zh
Application granted granted Critical
Publication of CN1260891C publication Critical patent/CN1260891C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/3037—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Abstract

压控制振荡器1、可变分频器2、相位比较器3和环路滤波器4形成相锁环路(PLL)。sigma－delta调制器5通过将可变分频器2的输出信号用作时钟信号，对将分频因数数据的小数部分M2与调制数据X相加而获得的数据进行sigma－delta调制。将sigma－delta调制器5的输出信号与分频因数数据的整数部分M1相加，所得的结果数据变成可变分频器2的有效分频因数数据13。sigma－delta调制器5的输出信号经过D/A转换器6、低通滤波器7和幅度调节电路8后，还变成控制数据14。控制数据14输入到压控制振荡器1的频率调制端。因此，就可能提供能使用无频率调制功能的基准信号源的频率调制器，并且根据数字调制信号在宽的频率范围内进行调制。

Description

频率调制器，频率调制方法，和无线电线路
技术领域
本发明波及频率调制器，尤其涉及使用PLL(相锁环路)进行频率调制的频率调制器和频率调制方法，以及使用该频率调制器和频率调制方法的无线电线路。
背景技术
用PLL进行频率调制的示例性方法，已知有下列两种方法。在第一种方法中，基准信号源经受频率调制。在第二种方法中，调制信号施加到压控振荡器的频率控制端。通常，用于数字通信等的调制信号，在预定的带宽内从低频到高频具有平坦的频率特性。这样，在根据这种调制信号进行频率调制的情况中，在调制信号跨越从低频到高频的范围时必须具有平坦的特性。
然而，上述的第一种方法需要具有频率调制功能的基准信号源，并难以在比PLL环路带宽更宽的频带上进行调制。在这种情况下，展宽的PLL环路带宽使得能在宽的频率范围上进行调制。然而，展宽的PLL环路带宽通常会使在离零点达对应于环路带宽的宽度的点上获得的C/N(载波对噪声的比率)恶化。从而，PLL就不允许其环路带宽充分加宽。
另一方面，上述第二种方法难以对比PLL环路带宽低的频率进行调制。在这种情况下，变窄的PLL环路带宽使得能在较低的频带上进行调制。然而，变窄的环路带宽通常会降低PLL的环路响应速度。从而，PLL也不允许环路带宽充分变窄。
为了解决上述问题，已知有第三种方法：采用上述第一种和第二种方法的组合。图13是说明使用该第三种方法的一种常规频率调制器的结构的框图。图13所述的频率调制器包括压控振荡器1，可变分频器2，相位比较器3，环路滤波器4，和基准信号源10。基准信号源10产生具有预定频率的基准信号。压控振荡器1，可变分频器2，相位比较器3和环路滤波器4形成PLL，将在下面描述PLL。
根据所提供的分频因数数据M，可变分频器2对压控振荡器1的输出信号的频率进行分频。相位比较器3将基准信号源10的输出信号的相位与可变分频器2的输出信号的相位进行比较。相位比较器3的输出信号经过环路滤波器4后，输入到压控振荡器1。压控振荡器1以适合于环路滤波器4的输出信号的频率振荡。该PLL实现了返馈控制，以致压控振荡器1的输出信号的中心频率保持在一预定的频率值。基准信号源10和压控振荡器1各配备有频率调制端，模拟调制信号Xa施加到所述频率调制端上。
图14是示出图13所示的频率调制器的频率调制特性的说明图。在图14中，实线所示的低通特性表示输出信号对施加到基准信号源10上的调制信号的调制度，而虚线所示的高通特性表示输出信号对施加到压控振荡器1上的调制信号的调制度。在这种情况下，就可能通过将低通特性(实线)和高通特性(虚线)相加，在宽的频率范围上获得平坦的频率调制特性。这样，即使调制信号的带宽(阴影部分)比PLL环路带宽更宽，也可能获得良好的频率调制特性。
然而，必须向使用上述第三种方法的频率调制器施加模拟调制信号，这导致需要用高精度的D/A转换器，将数字调制数据转换成模拟调制信号。此外，该调制信号既要施加到基准信号源，也要施加到压控振荡器，这导致需要在基准信号源和压控振荡器中分别对调制信号的电平进行单独调整，以获得良好的频率调制特性。
发明内容
因此，本发明的一个目的是提供一种能使用无频率调制功能的基准信号源的频率调制器，并根据数字调制信号，在宽的频率范围上进行调制。
本发明具有下列的功能，以达到上述目的。
本发明的第一方面针对一种能根据数字调制数据进行频率调制的频率调制器，包括：sigma-delta调制器，用于对通过所提供的分频因数数据的小数部分与调制数据相加而获得的数据进行sigma-delta调制；压控振荡器，控制振荡频率；可变分频器，用于根据通过将sigma-delta调制器的输出与分频因数数据的整数部分相加而获得的数据，对压控振荡器的输出频率进行分频；相位比较器，用于对所提供的基准信号的相位与可变分频器的输出相位进行比较；以及环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平滑信号，其中压控振荡器的输出是根据一控制信号进行频率调制的，该控制信号是从sigma-delta调制器的输出转换来的模拟信号。
这样，按照第一方面，根据数字调制数据，由可变分频器进行频率调制以及由压控振荡器进行频率调制同时进行。输出信号的调制度对应于上述两种类型频率调制的调制特性之和，从而，获得在比环路带宽更宽的带宽范围上平坦的频率调制特性。这样，就可能使用无频率调制功能的基准信号源，并可根据数字调制信号在宽的频率范围上进行频率调制。
在这种情况下，压控振荡器可包括：连接到环路滤波器的频率控制端，以及用于输入控制信号的频率调制端，并且压控振荡器可根据环路滤波器的输出和从频率调制端输入的控制信号来控制振荡频率。结果，就可能通过使用带有频率调制端的压控振荡器，根据数字调制数据在宽的频率范围上进行频率调制。此外，压控振荡器输出频率响应于频率调制端上的输入频率中的变化而产生的变化可小于其输出频率响应于频率控制端上的输入频率的变化而产生的变化，从而，使得能够提高调制精度。
作为替代，控制信号可以连接到环路滤波器和压控振荡器之间的连接点。这样，就可能通过使用无频率调制端的压控振荡器，根据数字调制数据，在宽的频率范围上进行频率调制。替代地，调制数据的频率带宽可以比环路滤波器的带宽更宽，并且调制数据的最高频率可以比基准信号的频率小。
作为替代，频率调制器可以进一步包括：位于从sigma-delta调制器到压控振荡器的线路上的用于调节信号幅度的幅度调节电路。这样，就可能通过按照压控振荡器的特性调节控制信号的幅度，来获得正确的输出信号。替代地，频率调制器可以进一步包括：位于从sigma-delta调制器到压控振荡器的线路上的用于去除sigma-delta调制器中引起的噪声分量的低通滤波器。这样，就可能通过去除sigma-delta调制器中引起的噪声分量，获得具有低噪声分量的输出信号。
作为替代，sigma-delta调制器可通过将可变分频器的输出或将基准信号用作时钟信号来工作，并可至少是二阶或更高阶。这样，可以不需要产生一个附加的高速时钟信号，就能进行sigma-delta调制，并也可以通过进行高稳定的sigma-delta调制获得稳定的输出信号。
本发明的第二方面针对一种根据数字调制数据进行频率调制的频率调制器，包括：sigma-delta调制器，用于对通过使所提供的分频因数数据小数部分与调制数据相加而获得的数据进行sigma-delta调制；压控振荡器，能控制振荡频率；可变分频器，用于根据通过将sigma-delta调制器的输出与分频因数数据整数部分相加而获得的数据，对压控振荡器的输出频率进行分频；相位比较器，用于将所提供的基准信号的相位与可变分频器的输出相位进行比较；以及环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平滑信号，其中，压控振荡器的输出是根据一控制信号进行频率调制的，该控制信号从通过将sigma-delta调制器的输出与分频因数数据整数部分相加而获得的数据转换来的。按照上述第二方面，能够产生和在第一方面情况下相同的效果。
本发明的第三方面针对一种根据数字调制数据进行频率调制的频率调制器，包括：sigma-delta调制器，用于对通过将所提供的基准分频因数数据的小数部分与调制数据相加而获得的数据进行sigma-delta调制；基准分频器，用于根据通过将sigma-delta调制器的输出与基准分频因数数据的整数部分相加而获得的数据，对所提供的基准信号进行分频；压控振荡器，能控制振荡频率；分频器，用于对压控振荡器的输出频率进行分频；相位比较器，用于将由基准分频器分频的基准信号的相位与分频器的输出的相位进行比较；以及环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平滑信号，其中压控振荡器的输出是根据一控制信号进行频率调制的，该控制信号是从sigma-delta调制器的输出转换来的模拟信号。
这样，根据第三方面，根据数字调制数据，由基准信号源进行的频率调制以及由压控振荡器进行的频率调制同时进行。输出信号的调制度对应于上述两种频率调制的调制特性之和，从而，能够在比环路带宽更宽的带宽上，获得平坦的频率调制特性。这样，就可能使用无频率调制功能的基准信号源，并根据数字调制信号在宽的频率范围上进行频率调制。
在这种情况下，分频器可以是可变分频器，从而能处理变化的频率。替代地，压控振荡器可以包括连接到环路滤波器的频率控制端以及用于输入控制信号的频率调制端，并且压控振荡器可根据环路滤波器的输出和从频率调制端输入的控制信号来控制振荡频率。这样，就可能通过使用带有频率调制端的压控振荡器，根据数字调制数据，在一宽的频率范围内进行频率调制。此外，压控振荡器的输出频率响应于频率调制端上的输入频率变化而产生的变化可小于其输出频率响应于频率控制端上的输入频率变化而产生的变化，从而使得能提高调制精度。
作为替代，控制信号可以连接到环路滤波器和压控振荡器之间的连接点。这样，就可能通过使用无频率调制端的压控振荡器，根据数字调制数据，在宽的频率范围上进行频率调制。替代地，调制数据的频率带宽可以比环路滤波器的带宽更宽，并且调制数据的最高频率可以比基准信号的频率小。
作为替代，频率调制器可以进一步包括：位于从sigma-delta调制器到压控振荡器的线路上的用于调节信号幅度的幅度调节电路。这样，就可能通过按照压控振荡器的特性调节控制信号的幅度，来获得正确的输出信号。替代地，频率调制器可以进一步包括：位于从sigma-delta调制器到压控振荡器的线路上的用于去除sigma-delta调制器中引起的噪声分量的低通滤波器。这样，就可能通过去除sigma-delta调制器中引起的噪声分量，获得具有低噪声分量的输出信号。
作为替代，sigma-delta调制器可以通过将基准信号用作时钟信号进行工作，并可以是至少二阶或更高阶。这样，就可能不需要产生附加的高速时钟信号而进行sigma-delta调制，并且通过进行高度稳定的sigma-delta调制也可获得稳定的输出信号。
本发明的第四方面针对一种根据数字调制数据进行频率调制的频率调制器，包括：sigma-delta调制器，用于对通过将所提供的基准分频因数数据的小数部分与调制数据相加而获得的数据进行sigma-delta调制；基准分频器，用于根据通过将sigma-delta调制器的输出与基准分频因数数据的小数部分相加而获得的数据，对所提供的基准信号进行分频；压控振荡器，能控制振荡频率；分频器，用于对压控振荡器的输出频率进行分频；相位比较器，用于将由基准分频器分频的基准信号的相位与分频器的输出的相位进行比较；以及环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平滑信号，其中压控振荡器的输出是根据一控制信号进行频率调制的，该控制信号是从通过将sigma-delta调制器的输出与基准分频因数数据的整数部分相加而获得的数据转换来的模拟信号。按照上述的第四方面，可以产生和第三方面情况下相同的效果。
本发明的第五方面针对一种频率调制方法，用于通过使用带有压控振荡器、可变分频器、相位比较器和环路滤波器的相锁环路，根据数字调制数据进行频率调制，该频率调制方法包括：对通过将所提供的分频因数数据小数部分与调制数据相加而获得的数据进行sigma-delta调制的步骤；把通过将sigma-delta已调制信号与分频因数数据的整数部分相加而获得的数据提供给可变分频器作为有效频率分频因数数据的步骤；以及根据一控制信号对压控振荡器的输出进行频率调制的步骤，该控制信号是从sigma-delta已调制信号转换来的模拟信号。
本发明的第六方面针对一种频率调制方法，用于通过使用带有压控振荡器、分频器、相位比较器和环路滤波器的锁相环路，根据数字调制数据进行频率调制，该频率调制方法包括：对通过将所提供的基准分频因数数据小数部分与调制数据相加而获得的数据进行sigma-delta调制的步骤；根据通过将sigma-delta已调制信号与基准分频因数数据的整数部分相加而获得的数据，对所提供的基准信号进行分频，并向相锁环路提供经分频的信号的步骤；以及根据一控制信号对压控振荡器的输出进行频率调制的步骤，该控制信号是从sigma-delta已调制信号转换来的模拟信号。
这样，根据上述的第五或第六方面，根据数字调制数据，由可变分频器(或基准信号源)进行的频率调制以及由压控振荡器进行的频率调制同时进行。输出信号的调制度对应于上述两种类型的频率调制的调制特性之和，从而，在比环路带宽更宽的带宽内获得平坦的频率调制特性。这样，就可能使用无频率调制功能的基准信号源，并根据数字调制信号在宽的频率范围内进行频率调制。
本发明第七方面针对一种发送和接收根据数字调制数据经频率调制的信号的无线电线路，包括：基准振荡器，用于产生基准信号；频率调制器，根据基准信号进行工作；天线，用于发射和接收电波；发送放大器，用于放大频率调制器的输出，并将放大的信号输出到天线；以及接收电路，用于处理由天线接收的信号，其中，频率调制器包括：sigma-delta调制器，用于对通过将所提供的分频因数数据小数部分与调制数据相加而获得的数据进行sigma-delta调制；压控振荡器，能控制振荡频率；可变分频器，用于根据通过将sigma-delta调制器的输出与分频因数数据整数部分相加而获得的数据，对压控振荡器的输出频率进行分频；相位比较器，用于将基准信号的相位与可变分频器的输出的相位进行比较；以及环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平滑信号，其中压控振荡器的输出是根据控制信号进行频率调制的，该控制信号是从sigma-delta调制器的输出转换来的模拟信号，其中，当发送数据时，控制频率调制器，以致根据待发送的数据进行频率调制，当接收数据时，控制频率调制器，以致输出未调制的信号，并且其中，通过将从频率调制器输出的未调制信号用作本地信号，接收电路处理由天线接收的信号。
本发明的第八方面针对一种发送和接收根据数字调制数据经频率调制的信号的无线电线路，包括：基准振荡器，用于产生基准信号；频率调制器，根据基准信号工作；天线，用于发射和接收电波；发送放大器，用于放大频率调制器的输出，并将放大的信号输出到天线；以及接收电路，用于处理由天线所接收的信号，其中，频率调制器包括：sigma-delta调制器，用于对通过将所提供的基准分频因数数据的小数部分与调制数据相加而获得的数据进行sigma-delta调制；基准分频器，用于根据通过将sigma-delta调制器的输出与基准分频因数数据的整数部分相加而获得的数据，对基准信号频率进行分频；压控振荡器，能控制振荡频率；分频器，用于对压控振荡器的输出频率进行分频；相位比较器，用于将由基准分频器分频的基准信号的相位与分频器的输出相位进行比较；以及环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平滑信号，并且其中，压控振荡器的输出是根据一控制信号进行频率调制的，该控制信号是从sigma-delta调制器的输出转换来的模拟信号，其中，当发送数据时，控制频率调制器，以致根据待发送的数据进行频率调制，以及在接收数据时，控制频率调制器，以致输出未调制信号，并且其中，通过将从频率调制器输出的未调制信号用作本地信号，接收电路处理由天线接收的信号。
这样，根据上述第七或第八方面，即使不提供模拟调制信号，也可能通过提供用于指定频率通道的数字数据以及用于进行频率调制的数字调制数据来实现一种无线电线路。
从下面联系附图的详细描述中可以明白本发明的这些和其他目的、特征、方面和优点。
附图说明
图1是描述按照本发明的第一实施例的一种频率调制器的结构的框图；
图2是按照本发明第一实施例和第二实施例的频率调制器中的sigma-delta调制器的结构的示例性说明；
图3是按照第一和第二实施例的频率调制器中的sigma-delta调制器的另一种结构的示例性说明；
图4是按照第一和第二实施例的频率调制器中的sigma-delta调制器的另一种结构的示例性说明；
图5是按照第一和第二实施例的频率调制器中的sigma-delta调制器的另一种结构的示例性说明；
图6是示出sigma-delta调制器中的量化噪声特性的例子示图；
图7描述按照本发明的第一实施例的变型的频率调制器的结构的框图；
图8是描述按照本发明的第一实施例的另一个变型的频率调制器的结构的框图；
图9是描述按照本发明的第二实施例的频率调制器的结构的框图；
图10是描述按照本发明的第二实施例的变型的频率调制器的结构的框图；
图11是描述按照本发明的第二实施例的另一个变型的频率调制器的结构的框图；
图12是描述按照本发明的第三实施例的无线电线路的结构；
图13是描述一种常规频率调制器的结构的框图；以及
图14是示出该频率调制器的频率调制特性的示图。
具体实施方式
(第一实施例)
图1是描述按照本发明的第一实施例的频率调制器的结构的框图。图1所示的频率调制器包括压控振荡器1、可变分频器2、相位比较器3，环路滤波器4、sigma-delta调制器5、D/A转换器6、低通滤波器7、幅度调节电路8、以及加法器11和12。从外部源(未示出)向频率调制器提供带有预定频率的基准信号，该信号源可以是无频率调制功能的信号源。
压控制振荡器1、可变分频器2、相位比较器3、和环路滤波器4构成下述的相锁环路(PLL)。可变分频器2根据所提供的有效分频因数数据13对压控制振荡器1的输出信号进行分频。相位比较器3将可变分频器2的输出信号的相位与基准信号的相位进行比较。相位比较器3的输出信号经过环路滤波器4后输入到压控振荡器1的频率控制端。压控制振荡器1以适合于环路滤波器4的输出信号的频率振荡。这个PLL进行返馈控制，以将压控制振荡器1的输出信号的中心频率保持在一预定的频率值。
提供给可变分频器2的有效分频因数数据13可如下计算。向可变分频器2外部提供分频因数数据，作为由该分频因数数据的整数部分M1和该分频因数数据的小数部分M2组成的一组数据。加法器11将小数部分M2和数字调制数据X相加。sigma-delta调制器5通过将可变分频器2的输出信号作为时钟，对加法器11的输出数据进行sigma-delta调制。sigma-delta调制器5的输出信号输入到加法器12和D/A转换器6。加法器12将sigma-delta调制器5的输出信号与整数部分M1相加。加法器12的输出数据成为有效的分频因数数据13。
另一方面，D/A转换器6将sigma-delta调制器5的输出信号转换成模拟信号。该模拟信号经过低通滤波器7和幅度调节电路8后变成控制信号14。作为低通滤波器7，使用了一个具有比调制信号的带宽更宽的通带的滤波器。低通滤波器7从D/A转换器6输出的模拟信号中，去除sigma-delta调制器5中引起的高频噪声成分。幅度调节电路8对低通滤波器7的输出信号的幅度进行调节，以使之成为与压控制振荡器1的频率调制端的调制灵敏度相适应的值。控制信号14输入到压控制振荡器1的频率调制端。
按上述构成的频率调制器同时进行两种类型的频率调制。在第一种频率调制中，调制数据X是经sigma-delta调制的。然后将经sigma-delta调制的数据提供给可变分频器2，作为有效分频因数数据13。这样，PLL的输出信号是经频率调制的。第一种频率调制产生类似于图14中实线所示的低通特性的效果。在第二种频率调制中，由于sigma-delta调制器5和D/A转换器6的作用，调制数据X变成步进式变化的信号。该信号经过低通滤波器7和幅度调节电路8后变成控制信号14。该控制信号14输入到压控制振荡器1的频率调制端。这样，压控制振荡器1的输出信号是经频率调制的。第二种频率调制产生类似于如图14中虚线所示的高通特性的效果。
因此，频率调制器的输出信号的调制度对应于图14所示的低通滤波特性(实线)与高通滤波特性(虚线)两者之和。这样，按照本实施例的频率调制器允许使用无频率调制功能的基准信号源，并也允许根据数字调制数据，对具有比环路带宽更宽的带宽的调制信号获得平坦的频率调制特性。特别地，如图14所示，即使调制数据的频率带宽比环路滤波器的带宽更宽，以及调制数据的最高频率小于基准信号的频率，还是能够产生相同效果。
处于下面的原因，进行上述第二种频率调制。按照本实施例的频率调制器提供有高精度的数字调制数据X，作为调制信号。将调制数据X作为分频因数数据的小数部分M2的一个变型来对待。即，将调制数据X加到小数部分M2，并由sigma-delta调制器5进行sigma-delta调制。根据输入的数据，sigma-delta调制器5输出具有比输入数据少的比特数，但比输入数据更高的时钟频率的数据。结果，如果将sigma-delta调制器5的时钟频率设得比调制信号的频率分量足够高，那么经sigma-delta调制的数据几乎包括了调制信号中所含的所有信息。
由sigma-delta调制引起的量化噪声被加到了经sigma-delta调制的数据中。这样，量化噪声也引入到可变分频器2的输出信号中。在具有低通特性的环路滤波器4中，量化噪声得到了充分地降低，从而能防止引入到压控制振荡器1的输出信号中。然而，在调制信号的频率成份中，当信号经过环路滤波器4的同时，衰减了比PLL的环路带宽(主要由环路滤波器4的特性决定)高的频率成份。为了补偿上述衰减了的频率成份，根据本实施例的频率调制器向压控制振荡器1的频率调制端提供控制信号14，该控制信号是从经sigma-delta调制的数据转换来的模拟信号。这就是为什么要进行该第二种频率调制的原因。
用于数字通信等中的频率调制器提供有高精度的数据调制数据X。因此，必需使用高精度的D/A转换器，以对调制数据X进行直接的D/A转换。另一方面，按照本实施例的sigma-delta调制器5的输出是带有高速时钟信号但比特数较少的信号，从而允许使用简单的以及中等精度的D/A转换器6。即使用这样的D/A转换器6，通过由低通滤波器7去除由sigma-delta调制引起的较高频率的噪声成份，也可能再产生高精度的模拟频率调制信号，并向压控制振荡器1的频率调制端提供该再产生的信号。
在下文中，描述本实施例的频率调制器中的sigma-delta调制器5。图2至图5都是示例性说明，描述使用Z变换的sigma-delta调制器5的结构，其中将一个时钟延迟表示为z-1。
图2是描述二阶sigma-delta调制器的结构的示例性示图。图2所示的sigma-delta调制器5a包括加法器101、102、104、和105，延迟电路103、106、和108，量化器107，和乘法器109。量化器107按量子化值L对加法器105的输出进行量化。量化器107的输出经过延迟电路108后输入到乘法器109。乘法器109将输入信号乘以量子化值L。乘法器109的输出输入到加法器101和104。加法器101从sigma-delta调制器5a的输入F中减去乘法器109的输出。加法器101的输出在经过由加法器102和延迟电路103构成的一阶积分器后输入到加法器104。加法器104从这个输入中减去乘法器109的输出。加法器104的输出经过由加法器105和延迟电路106构成的一阶积分器后输入到量化器107。
在sigma-delta调制器5a中，输入F和输出Y之间的关系式表示为Y＝F/L+(1-Z-1)2×Q。这样，如果时钟频率由fs表示，|1-Z-1|的频率特性给定为|2sin(πf/fs)|。结果，将频率特性|2sin(πf/fs)|2乘以sigma-delta调制器5a中的量化噪声Q。
图3是描述三阶sigma-delta调制器结构的示例性示图。图3所示的sigma-delta调制器5b包括一阶sigma-delta调制器121、122和123，一阶微分器124，二阶微分器125，和加法器126及127。sigma-delta调制器5b具有多级结构，带有多个互相连接的一阶sigma-delta调制器。即，对应于一阶sigma-delta调制器121的小数部分的值输入到一阶sigma-delta调制器122，以及对应于一阶sigma-delta调制器122的小数部分的值输入到一阶sigma-delta调制器123。此外，对应于一阶sigma-delta调制器122的整数部分的值输入到一阶微分器124，以及对应于一阶sigma-delta调制器123的整数部分的值输入到二阶微分器125。加法器126和127将对应于一阶sigma-delta调制器121的整数部分的值，一阶微分器124的输出，和二阶微分器125的输出进行相加。结果，计算出sigma-delta调制器5b的输出Y。
在sigma-delta调制器5b中，输入F和输出Y间的关系式表示为Y＝F/L+(1-Z-1)3×Q。因此，根据与sigma-delta调制器5a情况中相同的考虑，将频率特性|2sin(πf/fs)|3(fs：时钟频率)乘以sigma-delta调制器5b中的量化噪声Q。
图4是描述四阶sigma-delta调制器结构的示例性示图。图4所示的sigma-delta调制器5c使用两个二阶sigma-delta调制器，这两个二阶sigma-delta调制器是从图2所示的sigma-delta调制器5a不同构造的。sigma-delta调制器5c包括第一个二阶sigma-delta调制器141，第二个二阶sigma-delta调制器142，延迟电路143，二阶微分器144，乘法器145，和加法器146及147。
sigma-delta调制器5c的输入F输入到第一个二阶sigma-delta调制器141。对应于第一个二阶sigma-delta调制器141的小数部分的值经过乘法器145和加法器146后，输入到第二个二阶sigma-delta调制器142。对应于第一个二阶sigma-delta调制器141的整数部分的值经延迟电路143延迟1个时钟周期，并输入到加法器147。第二个二阶sigma-delta调制器142的输出经过二阶微分器144后，输入到加法器147。加法器147将这两个信号相加，从而计算出sigma-delta调制器5c的输出Y。
在sigma-delta调制器5c中，输入F和输出Y间的关系式表示为Y＝-Z-2×F/L+(1-Z-1)4×Q。因此，根据与sigma-delta调制器5a和5b情况中相同的考虑，将频率特性|2sin(πf/fs)|4(fs：时钟频率)乘以sigma-delta调制器5c中的量化噪声Q。
图5是描述五阶sigma-delta调制器的结构的示例性示图。图5所示的sigma-delta调制器5d包括一阶积分器161至165，加法器166至169，系数乘法器171至177，量化器178和乘法器179。
量化器178按量子化值L对加法器169的输出进行量化。乘法器179将量化器178的输出乘以量子化值L。乘法器179的输出输入到加法器166。加法器166从sigma-delta调制器5d的输入F中减去乘法器179的输出。一阶积分器161对加法器166的输出进行积分。加法器167将一阶积分器161的输出与系数乘法器176的输出相加。一阶积分器162对加法器167的输出进行积分，而一阶积分器163对一阶积分器162的输出进行积分。系数乘法器176将一阶积分器163的输出乘以一预定的系数(图5中，-a1)。加法器168将一阶积分器163的输出与系数乘法器177的输出相加。一阶积分器164对加法器168的输出进行积分，而一阶积分器165对一阶积分器164的输出进行积分。系数乘法器177将一阶积分器165的输出乘以一预定的系数(图5中，-a2)。
系数乘法器171至175的每个将一阶积分器161至165的输出乘以预定的系数(图5中，c1至c5)。加法器169将系数乘法器171至175的输出相加。量化器178的输出变成sigma-delta调制器5d的输出Y。sigma-delta调制器5d允许通过任意设置每个系数乘法器的系数来随意改变五阶sigma-delta调制的频率特性。
如上所述，已经示出了四种sigma-delta调制器5的示例性结构，但是这些电路仅是说明性的。换言之，考虑给定的电路大小，频率特性，和延迟特性等，任意的sigma-delta调制器可以用作sigma-delta调制器5。例如，作为sigma-delta调制器5，可以使用与上述那些结构不同的二阶到五阶的sigma-delta调制器，或者可以使用更高阶的sigma-delta调制器。
为了设计sigma-delta调制器5，必需首先确定调制器的阶。图6是示出二至五阶sigma-delta调制器中的量化噪声特性的例子的示图。在图6中，水平轴表示对数标尺的标准化频率，而垂直轴表示以分贝为单位(dB)的量化噪声。如图6所示，当sigma-delta调制器的阶变得更高时，在直流(DC)附近的噪声电平就减少。通过给出对如上所述的这样一点的考虑，可以设计sigma-delta调制器5。
可以将下面描述的各种结构看作按照本实施例的频率调制器的变型。首先，在图1所示的频率调制器中，假设控制信号14输入到压控振荡器1的频率调制端。然而，在使用无频率调制端的压控振荡器1的情况下，可以将控制信号14连接到环路滤波器4和压控振荡器1之间的接合点，如图7所示。图7所示的频率调制器以与图1所示的频率调制器情况相同的方式工作，并产生相同的效果。
此外，在图1所示的频率调制器中，假设sigma-delta调制器5的输出经过D/A转换器6、低通滤波器7和幅度调节电路8后，变成控制信号14。否则，如图8所示，加法器12的输出(即，通过将sigma-delta调制器5的输出和分频因数数据据的整数部分M1相加后获得的数据)经过D/A转换器6、低通滤波器7和幅度调节电路8后，可变成控制信号14。如果使用能够处理已加有整数部分M1的输入信号的幅度调节电路8，则图8所示的频率调制器按与图1所示的频率调制器相同的方式工作，并产生相同的效果。
更进一步，sigma-delta调制器5可以使用外部信号源提供的基准信号，作为时钟信号。并且，通过使用压控振荡器1可能提高调制精度，压控振荡器1的输出频率响应于频率调制端上的输入频率变化所产生的变化小于其输出频率响应于频率控制端上的输入频率的变化所产生的变化。
只要将D/A转换器6、低通滤波器7和幅度调节电路8放置于从sigma-delta调制器5到压控振荡器1的线路中，它们的连接次序可以是任意的。并且，如果压控振荡器1的频率调制灵敏度是恒定的，则幅度调节电路8可以是一固定的衰减器。此外，压控振荡器1可以配备有频率调制端，该频率调制端同样起着连接到环路滤波器4的接线端的功能，或者可配备与连接至环路滤波器4的接线端分开的频率调制端。更进一步，图1中所示的部分元件(例如，sigma-delta调制器5)可由程序实现。
(第二实施例)
图9是描述按照本发明的第二实施例的频率调制器的结构的框图。图9所示的频率调制器包括压控振荡器1、可变分频器2、相位比较器3、环路滤波器4、sigma-delta调制器5、D/A转换器6、低通滤波器7、幅度调节电路8、基准分频器9和加法器11及12。任何起着与第一实施例中相对应元件相似功能的元件都以相同的数字表示，由此省略有关的描述。
如同第一实施例的情况，将具有预定频率的基准信号从外部信号源(未示出)提供给图9所示的频率调制器，该信号源可以是无频率调制功能的信号源。压控振荡器1、可变分频器2、相位比较器3和环路滤波器4形成相锁环路(PLL)，如同第一实施例的情况一样。然而，图9所示的PLL不同于图1所示的PLL，不同之处有下列四点。第一，从外部信号源提供的基准信号由基准分频器9进行分频，并输入到PLL。第二，可变分频器2根据与调制数据X无关的分频因数数据对压控振荡器1的输出信号的频率进行分频。第三，相位比较器3将可变分频器2的输出信号的相位与基准分频器9的输出信号的相位进行比较。第四，可变分频器2可以是分频因数数据固定的分频器。
基准频率分频器9根据所提供的有效基准频率分频因数数据15对外部提供的基准信号的频率进行分频。通过与用于计算依照第一实施例的有效频率分频因数数据13的方法大致相同的方法来计算提供给基准分频器9的有效基准分频因数数据15。即，向基准分频器9外部提供基准分频因数数据，作为基准频率分频因数数据据的整数部分N1和基准频率分频因数数据的小数部分N2组成的数据组。加法器11将小数部分N2与数字调制数据X相加。sigma-delta调制器5通过使用基准信号作为时钟信号，对加法器11的输出数据进行sigma-delta调制。加法器12将sigma-delta调制器5的输出信号与整数部分N1相加。由加法器12获得的和变成有效基准分频因数数据15。
另一方面，sigma-delta调制器5的输出信号经过D/A转换器6、低通滤波器7和幅度调节电路8后，变成控制数据14，如同第一实施例的情况一样。控制信号14输入到压控振荡器1的频率调制端。
按上述构成的频率调制器同时进行两种类型的频率调制，如同第一实施例的情况一样。在第一种频率调制中，调制数据X是经sigma-delta调制的，并提供给基准分频器9，作为有效基准分频因数数据15。结果，PLL的输出信号得到频率调制。第一种频率调制产生类似于图14中实线表示的低通特性的效果。第二种频率调制与第一实施例中描述的相同。第二种频率调制产生类似于图14中虚线所示的高通特性的效果。
因此，频率调制器输出信号的调制度对应于图14所示低通特性(实线)和高通特性(虚线)的和。这样，按照本实施例的频率调制器允许使用无频率调制功能的基准信号源，并同样允许根据数字调制数据，对具有比环路带宽更宽的频率带宽的调制信号获得平坦的频率调制特性。特别地，如图14所示，即使调制数据的频率带宽比环路滤波器的带宽更宽，并且调制数据的最高频率比基准信号的频率小，也能够产生相同的效果。
注意，按照本实施例的频率调制器结构能采用在第一实施例中描述的相同的变型(除了sigma-delta调制器5的时钟选择能力之外)。例如，作为sigma-delta调制器5，可以分别使用图2至图5中所示的sigma-delta调制器5a至5d，不同于图2至图5所示结构的二阶至五阶的sigma-delta调制器，或更高阶的sigma-delta调制器。此外，如图10所示，可以将控制信号14连接到环路滤波器4和压控振荡器1间的接合点。更进一步，如图11所示，加法器12的输出(即，通过将sigma-delta调制器5的输出与分频因数数据的整数部分M1进行相加而获得的数据)经过D/A转换器6、低通滤波器7和幅度调节电路8后，变成控制信号14。
(第三实施例)
图12是描述按照本发明的第三实施例的无线电线路的结构的框图。依照本实施例的无线电线路使用依照第一或第二实施例的频率调制器。图12所示的无线电线路包括：基准振荡器201、频率调制器202、发送放大器203、接收电路204、双工器205，以及天线206。该无线电线路将数据发送到另一端的无线电线路(未示出)，以及从该另一端的无线电线路中接收数据。
基准振荡器201产生具有预定频率的基准信号。基准振荡器201例如由工作稳定的晶体振荡器构成。由基准振荡器201产生的基准信号提供给频率调制器202。频率调制器202是依照第一或第二实施例的频率调制器，并根据由基准振荡210产生的基准信号进行工作。
频率调制器202的输出信号不同地使用于数据发送和数据接收中。当发送数据时(图12中以实线示出)，待发送的数据输入到频率调制器202，作为调制数据，以及频率调制器202的输出信号输入到发送放大器203，作为频率已调制波。发送放大器203将输入的频率已调制波进行放大。经发送放大器203放大的信号经过双工器205，从天线以电波发射。当接收数据(图12中以虚线示出)时，将无调制的数据输入到频率调制器202。否则，控制频率调制器202，以致输出未调制的信号。从频率调制器202输出的未调制信号输入到接收电路204，作为本地信号，用于对无线电信号进行解调，并且也输入到双工器205。接收电路204将未调制信号用作本地信号，并对双工器205的输出信号进行解调。
如上所述，即使没有提供模拟调制信号，依照本实施例的无线电线路也能够通过提供用于指定频率通道的数字数据和用于进行频率调制的数字调制数据，来实现一种无线电线路。
虽然已经详细描述本发明，但是前面描述的所有方面都是说明性的，而不是限制性的。应当明白，可以设计出许多其他修改或变动，而不背离本发明的范围。

Claims (23)

1.一种根据数字调制数据进行频率调制的频率调制器，其特征在于，包括：
sigma-delta调制器，用于对通过所提供的分频因数数据的小数部分与调制数据相加而获得的数据进行sigma-delta调制；
压控振荡器，控制振荡频率；
可变分频器，用于根据通过将sigma-delta调制器的输出与分频因数数据的整数部分相加而获得的数据，对压控振荡器的输出频率进行分频；
相位比较器，用于对所提供的基准信号的相位与可变分频器的输出相位进行比较；以及
环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平滑信号，
其中压控振荡器的输出是根据一控制信号进行频率调制的，该控制信号是从sigma-delta调制器的输出转换来的模拟信号。
2.如权利要求1所述的频率调制器，其特征在于，所述压控振荡器包括：
连接到环路滤波器的频率控制端；以及
用于输入控制信号的频率调制端，
并且压控振荡器可根据环路滤波器的输出和从频率调制端输入的控制信号来控制振荡频率。
3.如权利要求2所述的频率调制器，其特征在于，压控振荡器输出频率响应于频率调制端上的输入频率中的变化而产生的变化小于其输出频率响应于频率控制端上的输入频率的变化而产生的变化。
4.如权利要求1所述的频率调制器，其特征在于，控制信号连接到所述环路滤波器和所述压控振荡器之间的连接点。
5.如权利要求1所述的频率调制器，其特征在于，调制数据的频率带宽比环路滤波器的带宽更宽，并且调制数据的最高频率比基准信号的频率小。
6.如权利要求1所述的频率调制器，其特征在于，进一步包括，位于从sigma-delta调制器到压控振荡器的线路上的用于调节信号幅度的幅度调节电路。
7.如权利要求1所述的频率调制器，其特征在于，进一步包括，位于从sigma-delta调制器到压控振荡器的线路上的用于去除sigma-delta调制器中引起的噪声分量的低通滤波器。
8.如权利要求1所述的频率调制器，其特征在于，sigma-delta调制器通过将可变分频器的输出或将基准信号用作时钟信号来工作，并至少是二阶或更高阶调制器。
9.一种根据数字调制数据进行频率调制的频率调制器，其特征在于，包括：
sigma-delta调制器，用于对通过使所提供的分频因数数据小数部分与调制数据相加而获得的数据进行sigma-delta调制；
压控振荡器，能控制振荡频率；
可变分频器，用于根据通过将sigma-delta调制器的输出与分频因数数据整数部分相加而获得的数据，对压控振荡器的输出频率进行分频；
相位比较器，用于将所提供的基准信号的相位与可变分频器的输出相位进行比较；以及
环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平滑信号，
其中，压控振荡器的输出是根据一控制信号进行频率调制的，该控制信号从通过将sigma-delta调制器的输出与分频因数数据整数部分相加而获得的数据转换来的。
10.一种根据数字调制数据进行频率调制的频率调制器，其特征在于，包括：
sigma-delta调制器，用于对通过将所提供的基准分频因数数据的小数部分与调制数据相加而获得的数据进行sigma-delta调制；
基准分频器，用于根据通过将sigma-delta调制器的输出与基准分频因数数据的整数部分相加而获得的数据，对所提供的基准信号进行分频；
压控振荡器，能控制振荡频率；
分频器，用于对压控振荡器的输出频率进行分频；
相位比较器，用于将由基准分频器分频的基准信号的相位与分频器的输出的相位进行比较；以及
环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平滑信号，
其中压控振荡器的输出是根据一控制信号进行频率调制的，该控制信号是从sigma-delta调制器的输出转换来的模拟信号。
11.如权利要求10所述的频率调制器，其特征在于，分频器是可变分频器。
12.如权利要求10所述的频率调制器，其特征在于，压控振荡器包括：
连接到环路滤波器的频率控制端；以及
用于输入控制信号的频率调制端，并且
压控振荡器可根据环路滤波器的输出和从频率调制端输入的控制信号来控制振荡频率。
13.如权利要求12所述的频率调制器，其特征在于，压控振荡器的输出频率响应于频率调制端上的输入频率变化而产生的变化小于其输出频率响应于频率控制端上的输入频率变化而产生的变化。
14.如权利要求10所述的频率调制器，其特征在于，控制信号连接到所述环路滤波器和所述压控振荡器之间的连接点。
15.如权利要求10所述的频率调制器，其特征在于，调制数据的频率带宽比环路滤波器的带宽更宽，并且调制数据的最高频率比基准信号的频率小。
16.如权利要求10所述的频率调制器，其特征在于，进一步包括，位于从sigma-delta调制器到压控振荡器的线路上的用于调节信号幅度的幅度调节电路。
17.如权利要求10所述的频率调制器，其特征在于，进一步包括，位于从sigma-delta调制器到压控振荡器的线路上的用于去除sigma-delta调制器中引起的噪声分量的低通滤波器。
18.如权利要求10所述的频率调制器，其特征在于，sigma-delta调制器通过将基准信号用作时钟信号来工作，并至少是二阶或更高阶调制器。
19.一种根据数字调制数据进行频率调制的频率调制器，其特征在于，包括：
sigma-delta调制器，用于对通过将所提供的基准分频因数数据的小数部分与调制数据相加而获得的数据进行sigma-delta调制；
基准分频器，用于根据通过将sigma-delta调制器的输出与基准分频因数数据的小数部分相加而获得的数据，对所提供的基准信号进行分频；
压控振荡器，能控制振荡频率；
分频器，用于对压控振荡器的输出频率进行分频；
相位比较器，用于将由基准分频器分频的基准信号的相位与分频器的输出的相位进行比较；以及
环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平滑信号，
其中压控振荡器的输出是根据一控制信号进行频率调制的，该控制信号是从通过将sigma-delta调制器的输出与基准分频因数数据的整数部分相加而获得的数据转换来的模拟信号。
20.一种频率调制方法，用于通过使用带有压控振荡器、可变分频器、相位比较器和环路滤波器的相锁环路，根据数字调制数据进行频率调制，其特征在于该频率调制方法包括：
对通过将所提供的分频因数数据小数部分与调制数据相加而获得的数据进行sigma-delta调制的步骤；
把通过将sigma-delta已调制信号与分频因数数据的整数部分相加而获得的数据提供给可变分频器作为有效频率分频因数数据的步骤；以及
根据一控制信号对压控振荡器的输出进行频率调制的步骤，该控制信号是从sigma-delta已调制信号转换来的模拟信号。
21.一种频率调制方法，用于通过使用带有压控振荡器、分频器、相位比较器和环路滤波器的锁相环路，根据数字调制数据进行频率调制，其特征在于该频率调制方法包括：
对通过将所提供的基准分频因数数据小数部分与调制数据相加而获得的数据进行sigma-delta调制的步骤；
根据通过将sigma-delta已调制信号与基准分频因数数据的整数部分相加而获得的数据，对所提供的基准信号进行分频，并向相锁环路提供经分频的信号的步骤；以及
根据一控制信号对压控振荡器的输出进行频率调制的步骤，该控制信号是从sigma-delta已调制信号转换来的模拟信号。
22.一种发送和接收根据数字调制数据经频率调制的信号的无线电线路，包括：
基准振荡器，用于产生基准信号；
频率调制器，根据基准信号进行工作；
天线，用于发射和接收电波；
发送放大器，用于放大频率调制器的输出，并将放大的信号输出到天线；以及
接收电路，用于处理由天线接收的信号，其特征在于，频率调制器包括：
    sigma-delta调制器，用于对通过将所提供的分频因数数据小数部分
与调制数据相加而获得的数据进行sigma-delta调制；
    压控振荡器，能控制振荡频率；
    可变分频器，用于根据通过将sigma-delta调制器的输出与分频因
数数据整数部分相加而获得的数据，对压控振荡器的输出频率进行分频；
    相位比较器，用于将基准信号的相位与可变分频器的输出的相位进
行比较；以及
    环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平
滑信号，
压控振荡器的输出是根据控制信号进行频率调制的，该控制信号是从sigma-delta调制器的输出转换来的模拟信号，
当发送数据时，控制频率调制器，以致根据待发送的数据进行频率调制，以及
当接收数据时，控制频率调制器，以致输出未调制的信号，并且，通过将从频率调制器输出的未调制信号用作本地信号，接收电路处理由天线接收的信号。
23.一种发送和接收根据数字调制数据经频率调制的信号的无线电线路，包括：
基准振荡器，用于产生基准信号；
频率调制器，根据基准信号工作；
天线，用于发射和接收电波；
发送放大器，用于放大频率调制器的输出，并将放大的信号输出到天线；以及
接收电路，用于处理由天线接收的信号，其特征在于，频率调制器包括：
    sigma-delta调制器，用于对通过将所提供的基准分频因数数据的小
数部分与调制数据相加而获得的数据进行sigma-delta调制；
    基准分频器，用于根据通过将sigma-delta调制器的输出与基准分
频因数数据的整数部分相加而获得的数据，对基准信号频率进行分频；
    压控振荡器，能控制振荡频率；
    分频器，用于对压控振荡器的输出频率进行分频；
    相位比较器，用于将由基准分频器分频的基准信号的相位与分频器
的输出相位进行比较；以及
    环路滤波器，用于平滑相位比较器的输出，并向压控振荡器提供平
滑信号，
压控振荡器的输出是根据一控制信号进行频率调制的，该控制信号是从sigma-delta调制器的输出转换来的模拟信号，
当发送数据时，控制频率调制器，以致根据待发送的数据进行频率调制，
在接收数据时，控制频率调制器，以致输出未调制信号，并且，通过将从频率调制器输出的未调制信号用作本地信号，接收电路处理由天线接收的信号。
CNB03120547XA 2002-03-12 2003-03-11 频率调制器，频率调制方法和无线电线路 Expired - Fee Related CN1260891C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002066884 2002-03-12
JP2002066884A JP4041323B2 (ja) 2002-03-12 2002-03-12 周波数変調装置、周波数変調方法、および、無線回路装置

Publications (2)

Publication Number Publication Date
CN1444338A true CN1444338A (zh) 2003-09-24
CN1260891C CN1260891C (zh) 2006-06-21

Family

ID=27764490

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03120547XA Expired - Fee Related CN1260891C (zh) 2002-03-12 2003-03-11 频率调制器，频率调制方法和无线电线路

Country Status (5)

Country Link
US (3) US7075383B2 (zh)
EP (1) EP1345375B1 (zh)
JP (1) JP4041323B2 (zh)
CN (1) CN1260891C (zh)
DE (1) DE60333968D1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731680B (zh) * 2005-08-12 2010-04-28 曹伟勋 一种直接调制压控振荡器的频率调制器和调制方法
CN101212226B (zh) * 2006-12-28 2010-07-28 联发科技股份有限公司 模数调制器与动态进位方法及对应的锁相环频率合成器
CN1702973B (zh) * 2004-05-28 2011-06-08 美国博通公司 数字△∑调制器及其应用
CN101572550B (zh) * 2008-04-30 2012-08-22 中芯国际集成电路制造(北京)有限公司 锁相环频率合成器及调整调制信号频率的方法
CN109073745A (zh) * 2016-04-05 2018-12-21 三菱电机株式会社 频率调制电路、fm-cw雷达及高速调制雷达
CN110823142A (zh) * 2019-11-11 2020-02-21 华滋奔腾（苏州）安监仪器有限公司 基于增益鉴相器同轴电缆应变传感器的解调仪及解调方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1400012B1 (en) 2000-10-10 2011-08-31 California Institute Of Technology Distributed circular geometry power amplifier architecture
US6856199B2 (en) 2000-10-10 2005-02-15 California Institute Of Technology Reconfigurable distributed active transformers
TWI326967B (en) 2002-03-11 2010-07-01 California Inst Of Techn Differential amplifier
US7430265B2 (en) * 2002-06-27 2008-09-30 Infineon Technologies Ag Circuit arrangement provided with a phase-locked loop and transmitter-receiver with said circuit arrangement
US7024171B2 (en) * 2003-02-25 2006-04-04 Icom America, Incorporated Fractional-N frequency synthesizer with cascaded sigma-delta converters
US7064617B2 (en) 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
US7436227B2 (en) 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US7130327B2 (en) * 2003-06-27 2006-10-31 Northrop Grumman Corporation Digital frequency synthesis
DE10330822A1 (de) * 2003-07-08 2005-02-10 Infineon Technologies Ag Zwei-Punkt-Modulator-Anordnung sowie deren Verwendung in einer Sende- und in einer Empfangsanordnung
DE102004006995B4 (de) * 2004-02-12 2007-05-31 Infineon Technologies Ag Digitaler Phasenregelkreis für Sub-µ-Technologien
US7706495B2 (en) 2004-03-12 2010-04-27 Panasonic Corporation Two-point frequency modulation apparatus
JP4410128B2 (ja) * 2004-03-12 2010-02-03 パナソニック株式会社 周波数変調装置及びポーラ変調送信装置
US7425915B1 (en) * 2004-05-20 2008-09-16 University Of Rochester Frequency modulation based flash ADC
US7068110B2 (en) * 2004-06-28 2006-06-27 Silicon Laboratories Inc. Phase error cancellation
WO2006002844A1 (en) * 2004-07-01 2006-01-12 Ericsson Technology Licensing Ab Apparatus comprising a sigma-delta modulator and method of generating a quantized signal in a sigma-delta modulator
JP2006173819A (ja) * 2004-12-14 2006-06-29 Sharp Corp スイッチングアンプ
TWI392221B (zh) 2005-05-24 2013-04-01 Axiom Microdevices Inc 在使用時鐘除法的通訊系統中調變相位或頻率的方法
US8174326B1 (en) 2005-06-30 2012-05-08 Cypress Semiconductor Corporation Phase lock loop control error selection system and method
US7741918B1 (en) 2005-06-30 2010-06-22 Cypress Semiconductor Corporation System and method for an enhanced noise shaping for spread spectrum modulation
US7948327B1 (en) 2005-06-30 2011-05-24 Cypress Semiconductor Corporation Simplified phase lock loop control model system and method
US7405629B2 (en) 2005-06-30 2008-07-29 Cypress Semiconductor Corp. Frequency modulator, circuit, and method that uses multiple vector accumulation to achieve fractional-N frequency synthesis
US7961059B1 (en) 2005-06-30 2011-06-14 Cypress Semiconductor Corporation Phase lock loop control system and method with non-consecutive feedback divide values
US7912109B1 (en) 2005-06-30 2011-03-22 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with first order accumulation for frequency profile generation
US7932787B1 (en) 2005-06-30 2011-04-26 Cypress Semiconductor Corporation Phase lock loop control system and method
US7701297B1 (en) 2005-06-30 2010-04-20 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with improved frequency shape by adjusting the length of a standard curve used for spread spectrum modulation
US8072277B1 (en) 2005-06-30 2011-12-06 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer
US7813411B1 (en) 2005-06-30 2010-10-12 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation
TWI282218B (en) * 2005-07-01 2007-06-01 Realtek Semiconductor Corp Method of generating spread spectrum and/or over-clock and its circuit thereof
US7301404B2 (en) * 2005-07-21 2007-11-27 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for transceiver frequency synthesis
JP2007221773A (ja) * 2006-01-19 2007-08-30 Matsushita Electric Ind Co Ltd Ｐｌｌ変調回路、無線送信装置及び無線通信装置
US7680227B2 (en) * 2006-03-02 2010-03-16 Broadcom Corporation Method and system for filter calibration using fractional-N frequency synthesized signals
US7979037B2 (en) * 2006-07-28 2011-07-12 Panasonic Corporation Frequency modulation circuit, transmission circuit, and communication apparatus
TWI351820B (en) * 2007-03-27 2011-11-01 Mstar Semiconductor Inc Clock generator, method for generating clock signa
WO2008144579A2 (en) * 2007-05-18 2008-11-27 Sierra Monolithics, Inc. Fractional-n synthesized chirp generator
US7710197B2 (en) 2007-07-11 2010-05-04 Axiom Microdevices, Inc. Low offset envelope detector and method of use
US7728676B2 (en) * 2007-09-17 2010-06-01 Atheros Communications, Inc. Voltage-controlled oscillator with control range limiter
US7728631B2 (en) * 2008-05-15 2010-06-01 Atheros Communications, Inc. Phase frequency detector with pulse width control circuitry
US7782237B2 (en) * 2008-06-13 2010-08-24 The Board Of Trustees Of The Leland Stanford Junior University Semiconductor sensor circuit arrangement
US8264210B2 (en) * 2008-10-10 2012-09-11 Cisco Technology, Inc. Interface to regulate voltage for ASIC power management
US7924072B2 (en) * 2008-11-14 2011-04-12 Analog Devices, Inc. Exact frequency translation using dual cascaded sigma-delta modulator controlled phase lock loops
TWI376877B (en) * 2008-12-26 2012-11-11 Ind Tech Res Inst Clock generator and multimodulus frequency divider and delta-sigma modulator thereof
WO2012077249A1 (ja) * 2010-12-08 2012-06-14 パナソニック株式会社 同期ループ回路
US20150244548A1 (en) * 2014-02-27 2015-08-27 Qualcomm Incorporated Frequency adjustment of signals
US10651858B2 (en) * 2017-11-30 2020-05-12 Sony Corporation Synthesizer and phase frequency detector
US11764795B2 (en) * 2021-11-29 2023-09-19 Qualcomm Incorporated Fractional phase locked loop (PLL) with digital control driven by clock with higher frequency than PLL feedback signal
CN116192128B (zh) * 2023-05-04 2023-07-25 泛升云微电子(苏州)有限公司 Σ-δ调制器、芯片及相位调整方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755774A (en) * 1985-07-15 1988-07-05 Motorola Inc. Two-port synthesizer modulation system employing an improved reference phase modulator
US5903194A (en) * 1997-08-05 1999-05-11 Rockwell Science Center, Inc. Digital phase modulation of frequency synthesizer using modulated fractional division
US5986512A (en) * 1997-12-12 1999-11-16 Telefonaktiebolaget L M Ericsson (Publ) Σ-Δ modulator-controlled phase-locked-loop circuit
US5952895A (en) * 1998-02-23 1999-09-14 Tropian, Inc. Direct digital synthesis of precise, stable angle modulated RF signal
US6717998B2 (en) * 1999-12-13 2004-04-06 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer apparatus equipped with fraction part control circuit, communication apparatus, frequency modulator apparatus, and frequency modulating method
DE10105057C2 (de) * 2001-02-05 2003-06-18 Infineon Technologies Ag Sigma-Delta Programmiereinrichtung für Pll-Frequenzsynthesizer und Verfahren zum Programmieren einer programmierbaren Einrichtung

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702973B (zh) * 2004-05-28 2011-06-08 美国博通公司 数字△∑调制器及其应用
CN1731680B (zh) * 2005-08-12 2010-04-28 曹伟勋 一种直接调制压控振荡器的频率调制器和调制方法
CN101212226B (zh) * 2006-12-28 2010-07-28 联发科技股份有限公司 模数调制器与动态进位方法及对应的锁相环频率合成器
CN101572550B (zh) * 2008-04-30 2012-08-22 中芯国际集成电路制造(北京)有限公司 锁相环频率合成器及调整调制信号频率的方法
CN109073745A (zh) * 2016-04-05 2018-12-21 三菱电机株式会社 频率调制电路、fm-cw雷达及高速调制雷达
CN110823142A (zh) * 2019-11-11 2020-02-21 华滋奔腾（苏州）安监仪器有限公司 基于增益鉴相器同轴电缆应变传感器的解调仪及解调方法
CN110823142B (zh) * 2019-11-11 2021-04-30 华滋奔腾（苏州）安监仪器有限公司 基于增益鉴相器同轴电缆应变传感器的解调仪及解调方法

Also Published As

Publication number Publication date
JP4041323B2 (ja) 2008-01-30
EP1345375A2 (en) 2003-09-17
EP1345375A3 (en) 2006-10-25
US20030174026A1 (en) 2003-09-18
US7876170B2 (en) 2011-01-25
US7224238B2 (en) 2007-05-29
CN1260891C (zh) 2006-06-21
US7075383B2 (en) 2006-07-11
EP1345375B1 (en) 2010-09-01
DE60333968D1 (de) 2010-10-14
JP2003273651A (ja) 2003-09-26
US20070200645A1 (en) 2007-08-30
US20050213697A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
CN1260891C (zh) 频率调制器，频率调制方法和无线电线路
CN1197249C (zh) Σδ调制器控制的锁相环电路和相关的方法
US8155164B2 (en) Spread frequency spectrum waveform generating circuit
CN1977507A (zh) 双点调制型相位调制装置、双极调制发送装置、无线发送装置以及无线通信装置
CN1731680A (zh) 一种直接调制压控震荡器的频率调制器和调制方法
WO2006002844A1 (en) Apparatus comprising a sigma-delta modulator and method of generating a quantized signal in a sigma-delta modulator
CN101057413A (zh) 使用数字至rf转换的rf发射机
CN1423859A (zh) 具有可调整的时间响应的数字－模拟接口电路
CN101213752B (zh) 半导体器件及使用该半导体器件的无线电路装置
CN1248473C (zh) 发射器
CN1578155A (zh) ∑－△变换装置
CN100539435C (zh) 包括累加增量调制器的设备和生成累加增量调制器中的量化信号的方法
CN1148002C (zh) 序列产生器、直接调制器和为频率合成器产生序列的方法
CN1677821A (zh) 具有整流子的电荷泵电路
CN1237719C (zh) 消除控制电路接收的信号中的自抖动的锁相环电路和方法
EP2188895B1 (en) Phase locked loop
US6788232B1 (en) Sigma delta modulator
CN1308789A (zh) 产生精确的低噪声周期信号的系统
EP1556953B1 (en) Data converter
CN1639980A (zh) 锁相环电路、包括锁相环电路的电子设备以及产生周期信号的方法
CN1290268C (zh) 射频信号的传输电路
DE10308921A1 (de) Phasenregelanordnung zur Frequenzsynthese
CN1052011A (zh) 产生频率调制的方法和设备
CN1820419A (zh) 使用△－∑调制器接收频率信号的接收机
Camino et al. Phase error determination in GMSK modulated fractional-N PLL

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060621