CN1452242A - 半导体集成电路中的芯片端接装置及其控制方法 - Google Patents

半导体集成电路中的芯片端接装置及其控制方法 Download PDF

Info

Publication number
CN1452242A
CN1452242A CN03108182A CN03108182A CN1452242A CN 1452242 A CN1452242 A CN 1452242A CN 03108182 A CN03108182 A CN 03108182A CN 03108182 A CN03108182 A CN 03108182A CN 1452242 A CN1452242 A CN 1452242A
Authority
CN
China
Prior art keywords
terminating device
chip
output
switched
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03108182A
Other languages
English (en)
Other versions
CN100341147C (zh
Inventor
宋镐永
张星珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1452242A publication Critical patent/CN1452242A/zh
Application granted granted Critical
Publication of CN100341147C publication Critical patent/CN100341147C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体集成电路中的芯片端接装置及其控制方法。芯片端接装置可安装在半导体集成电路中，所述集成电路包括：借助焊点向外部输出数据的输出驱动器，以及借助焊点从外部接收数据的数据输入电路。芯片端接装置包括：芯片端接器件，它至少包括一个与焊点电连接的端接电阻器；以及端接器件控制电路，用以响应能启用或禁用数据输出电路的输出起动信号来接通或断开芯片端接器件，其中端接器件控制电路是在数据输出电路起动的情况下断开芯片端接器件。由此，芯片端接装置由输出起动信号来控制，这就减少了时间损失，并能使系统高速工作。

Description

半导体集成电路中的芯片端接装置及其控制方法
                         优先权
本申请要求2002年4月19日向韩国工业产权局申请的、指定序号为2002-21684、名称为“ON-CHIP TERMINATION APPARATUS IN SEMICONDUCTORINTEGRATED CIRCUIT，AND METHOD FOR CONTROLLINGTHE SAME”的申请的优先权，引用其内容可供参考。
技术领域
本发明涉及一种半导体集成电路，具体涉及一种能端接半导体集成电路中的传输线的芯片端接器件、以及一种控制该芯片端接器件的电路和方法。
背景技术
概括而言，当数据信号在电路装置之间以高速传送时，如果装置的阻抗不匹配，就会发生数据信号的反射。因此，信息信号交换系统需要能端接总线实现阻抗匹配的端接电阻器。端接电阻器能抑制接收信号的反射，提高传输信号的完整性。
端接电阻器可位于半导体集成芯片(此后称之为“半导体芯片”)的内部或外部。半导体芯片中的端接电阻器通常被称为芯片端接器件、小电路片(on-die)端接器件或有源端接器件。
为了有效地用于半导体芯片中，考虑到功率消耗和信号完整性，需要根据半导体芯片的工作模式适当地控制芯片端接器件。换句话说，应当根据工作模式是否为输入模式、输出模式或者断电模式来有区别地控制芯片端接器件。
但是，现有技术中并没有电路类的实用装置来控制半导体芯片所含的芯片端接器件，因此，仅能响应由半导体芯片外部输入的控制信号来控制芯片端接器件。由于现有技术中没有控制芯片端接器件的装置，因此总是将端接电阻器连接在输入/输出节点与端电压VTERM和/或地电压之间。因此，端电压VTERM与接地之间会形成电流通路，这引起了不必要的功率消耗。此外，在该情况下，输出信号的电平低于正常值。因此就需要适时接通或断开芯片端接器件。
图1是包括芯片端接器件110的半导体芯片的电路图。芯片端接器件110由从半导体芯片外部输入的端接器件驱动信号TE来控制。
芯片端接器件110包括第一和第二端接电阻器R1和R2、第一和第二开关S11和S12。当第一开关S11接通时，第一端接电阻器R1与端电压VTERM相接，当第二开关S12接通时，第二端接电阻器R2与地电压相接。在此，第一和第二开关S11和S12都要响应输出端接器件驱动信号TE而接通或断开。
如图1所示，由于要响应从半导体芯片外部输入的端接器件驱动信号TE来控制芯片端接器件110，因此通常不能实现在预期的瞬间对芯片端接器件110进行控制。例如，在从第一半导体芯片向第二半导体芯片传输数据时，第一半导体芯片向第二半导体芯片发送端接器件驱动信号TE，以便控制第二数据芯片内的芯片端接器件。接着，在预定时间间隔以后，第一半导体芯片向第二半导体芯片发送数据。然后，第一半导体芯片在完成了数据传输后的预定时间内，使端接器件驱动信号TE停止。
因此，如果与从半导体芯片外部输入的信号异步控制芯片端接器件110，就需要时间余量来起动并完成数据传输。该意义上，在高速工作的半导体芯片内使用芯片端接器件是不可行的。另外，带有芯片端接器件的半导体芯片需要很复杂的电路，用以通过接收外部信号、并将信号转化成内部信号来控制芯片端接器件。
基于这些原因，带有芯片端接器件的半导体芯片额外还需要控制电路，用以在理想瞬间利用外部信号和/或由半导体芯片产生的内部信号接通/断开芯片端接器件，由此来降低功率消耗，并保证数据的高速传输。下文中，将该控制电路与芯片端接器件的组合称为“芯片端接装置”。
发明内容
本发明的实施例提供了一种芯片端接装置以及在理想瞬间利用半导体芯片产生的信号控制芯片端接器件的方法，由此来提高数据传输效率，减少损失时间。
本发明还提供了一种半导体集成电路，它包括：输出缓冲器，用以响应输出数据和预定的输出起动信号产生输出驱动器驱动信号；输出驱动器，用以响应输出驱动器驱动信号向半导体集成电路外部输出数据；芯片端接器件，它至少具有一个端接电阻器；以及端接器件控制电路，用以响应输出起动信号而接通或断开芯片端接器件。
优选地，端接器件控制电路响应输出起动信号的启动而断开芯片端接器件，响应输出起动信号的停止(inactivation)而接通芯片端接器件。
优选地，端接器件控制电路包括输出缓冲器的复制件，它的延迟时间与输出缓冲器的相同。
依照本发明的另一实施例，提供了一种可安装在半导体集成电路中的芯片端接装置，所述集成电路具有：数据输出电路，用以借助焊点(pad)向半导体集成电路外部输出数据；以及数据输入电路，用以借助焊点从外部接收数据，芯片端接装置包括：芯片端接器件，该端接器件至少包括一个与焊点电连接的端接电阻器；以及端接器件控制电路，用以响应能启用或禁用数据输出电路的输出起动信号来接通或断开芯片端接器件。
优选地，端接器件控制电路响应输出起动信号的启动而断开芯片端接器件，响应输出起动信号的停止而接通芯片端接器件。
依照本发明的再一实施例，提供了一种控制包括芯片端接器件的半导体集成电路内的芯片端接器件的方法，芯片端接器件至少具有：一个双向数据输入/输出单元；输出驱动器；用以向半导体集成电路外部传输输出数据；以及至少一个端接电阻器。该方法包括：产生输出起动信号来启用/禁用输出驱动器；以及响应输出起动信号接通或断开芯片端接器件，其中芯片端接器件响应输出起动信号的启动而断开，芯片端接器件响应输出起动信号的停止而接通。
附图说明
通过参照附图详细描述本发明的优选实施例，将使本发明变得更加显明，其中：
图1是带有传统芯片端接器件的半导体芯片的电路图；
图2是依照本发明第一实施例的带有芯片端接装置的半导体芯片的电路图；
图3是依照本发明第二实施例的带有芯片端接装置的半导体芯片的电路图；
图4是依照本发明第三实施例的带有芯片端接装置的半导体芯片的电路图。
具体实施方式
为了更好地理解本发明，在参照附图描述本发明的优选实施例之前，先简要描述一下本发明的概念。
可将几个半导体芯片设置成能借助同一接脚输出或接收数据、即同一接脚为多个半导体芯片共享，用以输入/输出数据。该接脚被称为双向输入/输出接脚。至少包括一个双向输入/输出接脚(或双向输入/输出单元)的半导体芯片仅在输出数据时，要求输出起动信号OE来接通输出驱动器。在本发明中，将芯片端接器件设置成：响应带有至少一个双向输入/输出单元的半导体芯片中使用的输出起动信号OE而被接通/断开。
图2是依照本发明第一实施例的带有芯片端接装置的半导体芯片200的电路图。参照图2，半导体芯片200包括：芯片端接器件210，端接器件控制电路220，数据输出电路230和240，以及数据输入电路250。
数据输出电路230和240包括输出缓冲器240和输出驱动器230。数据输出电路230和240借助与焊点260相连的数据接脚(未示出)向半导体芯片200的外部输出输出数据O_DATA。
数据输入电路250借助数据焊点和接脚260接收从外部输出的数据I-DATA，并对该数据I-DATA进行处理。一般而言，数据输出电路230和240以及数据输入电路250一起构成了数据输入/输出电路，对于每个数据接脚都安装了这种电路。
借助同一接脚输入和输出数据的数据输入/输出电路被称为双向输入/输出电路或双向缓冲器。在双向输入/输出电路的情况下，仅在数据输出过程中才利用输出起动信号OE接通输出驱动器230。
芯片端接器件210包括第一和第二端接电阻器R1TERM和R2TERM、第一和第二开关PM2和NM2。第一和第二端接电阻器R1TERM和R2TERM都与焊点260电连接。第一开关PM2设置在端电压VTERM和第一端接电阻器R1TERM之间，它控制着第一端接电阻R1TERM与端电压VTERM之间的连接。第二开关NM2设置在第二端接电阻器R2TERM和地电压之间，它控制着第二端接电阻R2TERM与地电压之间的连接。
第一和第二端接电阻R1TERM与R2TERM分别与端电压VTERM和地电压相接。第一和第二端接电阻R1TERM和R2TERM起到端接电阻器的作用。
第一开关PM2响应第一端接控制信号ST1而接通，当第一开关接通时，第一端接电阻器R1TERM与端电压VTERM相接。第二开关NM2响应第二端接控制信号ST2而接通，当第二开关NM2接通时，第二端接电阻器R2TERM与地电压相接。
在该实施例中，第一开关PM2是能响应第一端接控制信号ST1而选通的PMOS晶体管，第二开关NM2是能响应第二端接控制信号ST2而选通的NMOS晶体管。
第一和第二端接控制信号ST1和ST2是由端接器件控制电路220输出。端接器件控制电路220接收输出起到信号OE，产生第一和第二端接控制信号ST1和ST2。
更具体地说，当将输出起动信号OE启动到预定的第一电平(下文中称之为“高电平”)时，端接器件控制电路220产生高电平的第一端接控制信号ST1和具有预定第二电平(下文中称之为“低电平”)的第二端接控制信号ST2。结果，第一和第二开关PM2和NM2断开，第一和第二端接电阻器R1TERM和R2TERM分别与端电压VTERM和地电压分离。由此，从而第一和第二端接电阻器R1TERM和R2TERM不能再起到端接电阻器的作用。在此，第一和第二端接电阻器R1TERM和R2TERM分别与端电压VTERM和地电压分离意味着芯片端接器件210断开。
另一方面，当将输出起动信号OE停止处低电平时，端接器件控制电路220产生低电平的第一端接控制信号ST1和高电平的第二端接控制信号ST2。结果，第一和第二开关PM2和NM2接通，于是，第一和第二端接电阻器R1TERM和R2TERM分别与端电压VTERM和地电压相连。由此，第一和第二端接电阻器R1TERM和R2TERM起端接电阻器的作用。在此，第一和第二端接电阻器R1TERM和R2TERM分别与端电压VTERM和地电压相接意味着芯片端接器件210接通。
在停止输出起动信号OE的同时，输出驱动器230起动，它向外部输出输出数据O_DATA。向半导体芯片200外部传输输出数据O_DATA时，在半导体芯片200的输出模式下将该输出起动信号OE启动达到高电平。相反，在停止输出起动信号OE的同时，使输出驱动器230被禁止，于是半导体芯片200能接收来自外部的数据。
于是，端接器件控制电路220在半导体芯片200的输出模式下、即在启用输出驱动器230时，断开芯片端接器件210，在半导体芯片200的非输出模式下、即在输出驱动器230被禁止时，接通芯片端接器件210。
下文将详细描述输出驱动器230和输出缓冲器240的示范性结构，它们构成了数据输出电路230和240。
首先，输出驱动器230将输入/输出节点NIO驱动到预定电压电平，以便从半导体芯片200向半导体芯片200的外部发送数据。图2所示的输出驱动器230是推-挽驱动器，它包括上拉晶体管PM1和下拉晶体管NM1。上拉晶体管PM1响应上拉驱动信号SUP而接通，它将输入/输出节点NIO驱动到电源电压VDDQ电平。下拉晶体管NM1响应下拉驱动信号SDN而接通，并将输入/输出节点NIO驱动到地电压电平。在此，上拉驱动信号SUP和下拉驱动信号SDN可以是驱动器驱动的信号。
上拉驱动信号SUP和下拉驱动信号SDN由输出数据O_DATA和输出起动信号OE决定。输出缓冲器240接收输出数据O_DATA和输出起动信号OE，输出上拉驱动信号SUP和下拉驱动信号SDN。
在将输出起动信号OE启动达到高电平的同时，下拉驱动信号SDN和上拉驱动信号SUP达到输出数据O_DATA的反相电平。也就是说，当输出数据O_DATA在高电平时，下拉驱动信号SDN和上拉驱动信号SUP达到低电平，而当输出数据O_DATA处于低电平时，下拉驱动信号SDN和上拉驱动信号SUP达到高电平。
当输出数据O_DATA的电平低时，下拉晶体管NM1接通，上拉晶体管PM1断开，下拉晶体管驱动着输入/输出节点NIO达到地电压电平。当输出数据O_DATA的电平高时，上拉晶体管PM1接通，而下拉晶体管NM1断开，上拉晶体管驱动着输入/输出节点NIO达到电源电压VDDQ的电平。
其间，如果输出起动信号OE停止处低电平，不管输出数据O_DATA如何，下拉驱动信号SDN都会达到低电平，而上拉驱动信号SUP达到高电平。结果，下拉晶体管NM1和上拉晶体管PM1都断开，输出驱动器230被禁止。
优选的是，端接器件控制电路220是输出缓冲器240的复制件，这样它的延迟时间基本上与输出缓冲器240的相同。换句话说，更优选的是，输出缓冲器240响应输出起动信号OE而接通/断开输出驱动器230所花的时间基本上等于端接器件控制电路220响应输出起动信号OE而接通/断开芯片端接器件210所花的时间。实际上，由于端接器件控制电路220与输出缓冲器240的延迟时间基本相同，因此可以理解的是它们所拥有的延迟时间都在预定误差范围内。
总之，在启动输出起动信号OE时，芯片端接器件210断开，由此避免了输出信号电平的降低。另外，在依照本发明的芯片端接装置中，功率消耗低于那些被设置成在所有时间内都接通的芯片端接器件。
利用延迟锁定回路或者锁相回路来产生输出起动信号OE，使其相对外部时钟是对准的。利用输出起动信号OE的这种特性，就可以控制芯片端接器件210的工作。也就是说，使芯片端接器件210的接通或断开与输出起动信号OE同步，由此能减少时间(timing)损失。因此依照本发明的芯片端接装置能使具有半导体芯片200的系统高速工作。
图3是依照本发明第二实施例的带有芯片端接装置的半导体芯片300的电路图。参照图3，半导体芯片300包括芯片端接器件310、端接器件控制电路320、数据输出电路330和340、以及数据输入电路350。
数据输出电路330和340包括输出缓冲器340和输出驱动器330。在该实施例中，数据输出电路330和340以及数据输入电路350与图2所示的数据输出电路230和240以及数据输入电路250的结构和功能都相同，因此将省略掉它们的机构和功能描述。芯片端接器件310与图2的芯片端接器件210的结构和功能都相同，因此也省略掉对它们的描述。
端接器件控制电路320利用预定的端接器件驱动信号TE连同输出起动信号OE一起产生第一和第二端接控制信号ST3和ST4。换句话说，端接器件控制电路320将输出起动信号OE与端接器件驱动信号TE组合，形成第一和第二端接控制信号ST3和ST4。在此，端接器件驱动信号TE可以是由半导体300外部输入的信号(外部信号)、内部信号、或者外部信号与内部信号的组合。
在将输出起动信号OE启动达到高电平时，不管端接器件驱动信号TE如何，端接器件控制电路320都产生高电平的第一端接控制信号ST3和低电平的第二端接控制信号ST4。结果，第一和第二开关PM2和NM2都断开，第一和第二端接电阻器R1TERM和R2TERM分别与端电压VTERM和地电压相分离。于是，芯片端接器件310断开。
同时，当将输出起动信号OE停止处低电平时，端接器件控制电路320响应端接器件驱动信号TE，产生第一端接控制信号ST3和第二端接控制信号ST4。该情况下，第一端接控制信号ST3的电平取决于端接器件驱动信号TE的电平。也就是说，当输出起动信号OE的电平与端接器件驱动信号TE的电平低时，第一端接控制信号ST3达到高电平，而第二端接控制信号ST4达到低电平，由此断开芯片端接器件310。另一方面，当输出起动信号OE达到低电平，而端接器件驱动信号TE达到高电平时，第一端接控制信号ST3达到低电平，而第二端接控制信号ST4达到高电平，由此接通芯片端接器件310。
该实施例中，利用第一和第二反相器322和324、或非门326和与非门328来实现端接器件控制电路320。优选的是，端接器件控制电路320是输出缓冲器340的复制件，这样它就与输出缓冲器340具有基本相同的延迟时间。也就是说，优选的是，输出缓冲器340响应输出起动信号OE接通/断开输出驱动器330所花的时间基本上等于端接器件控制电路320响应输出起动信号OE接通/断开芯片端接器件310所花费的时间。
将图3的芯片端接器件310设置成：仅在启动端接器件驱动信号TE时才接通。由此，芯片端接器件310中的功率消耗低于依照本发明第一实施例的图2芯片端接器件210的功率消耗。
正如从图3所看到的，依照本发明的端接器件控制电路320在控制芯片端接器件310时，将另一信号与输出起动信号OE一起使用。例如，在将表示半导体芯片300断电模式的内部信号用于控制芯片端接器件310的情况下，可以最大限度地减小芯片端接器件310的功率消耗。
图4是依照本发明第三实施例的带有芯片端接装置的半导体400的电路图。参照图4，半导体芯片400包括芯片端接器件410、端接器件控制电路420、数据输出电路430和440、以及数据输入电路450。
数据输入电路450的结构和功能与图2中数据输入电路250的相同，在此将省略掉对它们的描述。
图4的输出驱动器430是漏极开路(open)驱动器，它包括第一和第二驱动晶体管NM4和NM3。
第一和第二驱动晶体管NM4和NM3是NMOS晶体管，它们串联连接在输入/输出节点NIO与地电压之间。向第一驱动晶体管NM4的栅极施加栅极电压VGATE，向第二驱动晶体管NM3的栅极输入一输出驱动器驱动信号SDR。第一和第二驱动晶体管NM4和NM3的位置可以相互转换。在此，当第一驱动晶体管NM4接通时，栅极电压VGATE的电平落在预定范围内。
第二驱动晶体管NM3响应输出驱动器驱动信号SDR而接通/断开。当第二驱动晶体管NM3接通时，将输入/输出节点NIO驱动到地电压电平，而当第二驱动晶体管NM3断开时，输入/输出节点NIO打开。
输出缓冲器440接收输出数据O_DATA和输出起动信号OE，并输出该输出驱动器驱动信号SDR。
在启动输出起动信号OE的过程中，输出驱动器驱动信号SDR达到输出数据O_DATA的反相电平。也就是说，当输出数据O_DATA为高电平时，输出驱动器起动信号SDR达到低电平，而当输出数据O_DATA处于低电平时，输出驱动器驱动信号SDR达到高电平。
于是，当输出数据O_DATA的电平低时，第二驱动晶体管NM3接通，并将输入/输出节点NIO驱动到地电压电平。当输出数据O_DATA的电平高时，输出驱动器驱动信号SDR断开，输入/输出节点NIO打开。
芯片端接器件410包括端接电阻器R1TERM和开关PM3。端接电阻器R1TERM与焊点(未示出)电连接。开关PM3安装在端电压VTERM与端接电阻器R1TERM之间，它控制着端接电阻器R1TRM与端电压VTERM之间的连接。
开关PM3响应端接控制信号ST5而接通，当开关PM3接通时，第一端接电阻器R1TERM与端电压VTERM相接。在此，开关PM3是PMOS晶体管。
端接控制信号ST5由端接器件控制电路420产生。端接器件控制电路420接收输出起动信号OE而产生端接控制信号ST5。
端接器件控制电路420在将输出起动信号OE启动达到高电平时产生高电平端接控制信号ST5。结果，开关PM3断开，端接电阻器R1TERM与端电压VTERM相分离，芯片端接器件410断开。
另一方面，端接器件控制电路420在将输出起动信号OE停止处低电平时产生端接控制信号ST5。结果，开关PM3接通，端接电阻器R1TERM与端电压VTERM相接，芯片端接器件410接通。
该实施例中，端接器件控制电路420是利用反相器422和或非门424实现的。优选地，端接器件控制电路420是输出缓冲器440的复制件，这样它的延迟时间基本上与输出缓冲器440的相同。换句话说，输出缓冲器440响应输出起动信号OE接通/断开输出驱动器430所花的时间基本上等于端接器件控制电路420响应输出起动信号OE接通/断开芯片端接器件410花费的时间。
虽然已经参照本发明的优选实施例对本发明作了具体展示和描述，但本领域的技术人员可以理解的是，在不脱离由本发明所附的权利要求限定的本发明的精神和范围以及等效范围的情况下，可以作出各种形式和细节上的变化。例如，依照本发明的实施例，芯片端接器件可由别的内部信号和输出起动信号来控制。还可以配备输出驱动器，这就改变了芯片端接器件和端接器件控制电路的结构。为了方便起见，在本发明的上述实施例中，仅将预定的第一和第二电平分别描述为高电平和低电平。
如上所述，依照本发明的实施例，芯片端接器件由内部信号来控制，该内部信号的产生与延迟锁定回路等的外部时钟同步，它作为控制输出驱动器的起动和停止的输出起动信号。因此，它的时间损失小于由外部信号异步控制的普通芯片端接器件的时间损失，这就提高了数据传输效率。基于该原因，依照本发明的芯片端接装置能使带有依照本发明半导体芯片的系统高速工作。另外，芯片端接器件可由其它信号以及输出起动信号来控制，由此减小了功率消耗。

Claims (20)

1.一种半导体集成电路，它包括：
输出缓冲器，用以响应输出数据和预定的输出起动信号产生输出驱动器驱动信号；
输出驱动器，用以响应输出驱动器驱动信号向半导体集成电路的外部传输输出数据；
芯片端接器件，它至少具有一个端接电阻器；以及
端接器件控制电路，用以响应输出起动信号接通或断开芯片端接器件。
2.根据权利要求1所述的半导体集成电路，其中端接器件控制电路响应输出起动信号的启动而断开芯片端接器件，响应输出起动信号的停止而接通芯片端接器件。
3.根据权利要求1所述的半导体集成电路，其中端接器件控制电路响应输出起动信号而接通或断开芯片端接器件所花的时间基本上等于输出缓冲器响应输出起动信号而启用或禁用输出驱动器所花的时间。
4.根据权利要求1所述的半导体集成电路，其中端接器件控制电路包括输出缓冲器的复制件，它的延迟时间基本上与输出缓冲器的相同。
5.根据权利要求1所述的半导体集成电路，其中端接器件控制电路响应预定的端接器件驱动信号以及输出起动信号而接通或断开芯片端接器件。
6.根据权利要求1所述的半导体集成电路，其中芯片端接器件包括：
第一和第二端接电阻器，它们与焊点电连接；
第一开关，用以将第一端接电阻器与预定的端电压电连接；以及
第二开关，用以将第二端接电阻器与预定的地电压电连接。
7.根据权利要求6所述的半导体集成电路，其中端接器件控制电路响应输出起动信号产生第一端接控制信号来接通或断开第一开关，产生第二端接控制信号来接通或断开第二开关。
8.根据权利要求1所述的半导体集成电路，其中输出驱动器是推挽驱动器。
9.根据权利要求1所述的半导体集成电路，其中输出驱动器是漏极开路驱动器。
10.根据权利要求9所述的半导体集成电路，其中芯片端接器件包括：
与焊点电连接的端接电阻器；以及
将端接电阻器与预定端电压连接的开关。
11.一种可安装在半导体集成电路内的芯片端接装置，所述半导体集成电路包括：借助焊点向半导体集成电路外部输出数据的数据输出电路；借助焊点从外部接收数据的数据输入电路，芯片端接装置包括：
芯片端接器件，它至少包括一个与焊点电连接的端接电阻器；以及
端接器件控制电路，用以响应能启用或禁用数据输出电路的输出起动信号，接通或断开芯片端接器件。
12.根据权利要求11所述的芯片端接装置，其中端接器件控制电路响应输出起动信号的启动而断开芯片端接器件，响应输出起动信号的停止而接通芯片端接器件。
13.根据权利要求11所述的芯片端接装置，其中端接器件控制电路响应输出起动信号而接通或断开芯片端接器件所花的时间基本上等于响应输出起动信号而启用或禁用数据输出电路所花的时间。
14.根据权利要求11所述的芯片端接装置，其中端接器件控制电路包括一个电路的复制件，它的延迟时间基本上与能响应输出起动信号来启用或禁用数据输出电路的电路的延迟时间相同。
15.根据权利要求11所述的芯片端接装置，其中端接器件控制电路响应预定的端接器件驱动信号以及输出起动信号而接通或断开芯片端接器件。
16.根据权利要求11所述的芯片端接装置，其中芯片端接器件包括：
第一和第二端接电阻器，它们与焊点电连接；
第一开关，用以将第一端接电阻器与预定的端电压电连接；以及
第二开关，用以将第二端接电阻器与预定的地电压电连接。
17.根据权利要求16所述的芯片端接装置，其中端接器件控制电路响应输出起动信号，产生用于接通或断开第一开关的第一端接控制信号，和用于接通或断开第二开关的第二端接控制信号。
18.根据权利要求11所述的芯片端接装置，其中芯片端接器件包括：
端接电阻器，它与焊点电连接；以及
开关，用以将端接电阻器与预定的端电压电连接。
19.一种控制半导体集成电路内的芯片端接器件的方法，所述半导体集成电路包括：芯片端接器件，它至少具有一个双向数据输入/输出单元；输出驱动器，用以向半导体集成电路外部传输输出数据；以及至少一个端接电阻器，该方法包括：
产生输出起动信号来启用/禁用输出驱动器；以及
响应输出起动信号来接通或断开芯片端接器件，
其中响应输出起动信号的启动而断开芯片端接器件；
响应输出起动信号的停止而接通芯片端接器件。
20.根据权利要求19所述的方法，其中在接通或断开芯片端接器件的过程中，将预定的端接器件驱动信号与输出起动信号组合使用。
CNB031081827A 2002-04-19 2003-03-31 半导体集成电路中的芯片端接装置及其控制方法 Expired - Fee Related CN100341147C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR21684/2002 2002-04-19
KR21684/02 2002-04-19
KR10-2002-0021684A KR100468728B1 (ko) 2002-04-19 2002-04-19 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법

Publications (2)

Publication Number Publication Date
CN1452242A true CN1452242A (zh) 2003-10-29
CN100341147C CN100341147C (zh) 2007-10-03

Family

ID=29208743

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031081827A Expired - Fee Related CN100341147C (zh) 2002-04-19 2003-03-31 半导体集成电路中的芯片端接装置及其控制方法

Country Status (5)

Country Link
US (1) US6809546B2 (zh)
JP (1) JP4061231B2 (zh)
KR (1) KR100468728B1 (zh)
CN (1) CN100341147C (zh)
DE (1) DE10314308B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941161B (zh) * 2005-09-28 2011-08-31 国际商业机器公司 用于改进的功率管理和热分布的方法和系统
CN104113321A (zh) * 2009-09-08 2014-10-22 瑞萨电子株式会社 半导体集成电路

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502408B1 (ko) * 2002-06-21 2005-07-19 삼성전자주식회사 액티브 터미네이션을 내장한 메모리 장치의 파워-업시퀀스를 제어하는 메모리 시스템과 그 파워-업 및 초기화방법
JP3808026B2 (ja) * 2002-10-23 2006-08-09 株式会社ルネサステクノロジ 半導体装置
KR100464437B1 (ko) * 2002-11-20 2004-12-31 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR100882117B1 (ko) * 2002-12-23 2009-02-05 주식회사 하이닉스반도체 온 다이 터미네이션 회로
KR100585128B1 (ko) * 2004-02-16 2006-05-30 삼성전자주식회사 입력 신호들의 주파수에 따라 다른 타입의 터미네이션장치들을 가지는 반도체 메모리 장치 및 이를 구비하는반도체 메모리 시스템
KR100541556B1 (ko) 2004-03-29 2006-01-10 삼성전자주식회사 반도체 집적 회로 장치 및 이 장치의 온 다이 터미네이션회로
KR100605601B1 (ko) * 2004-05-06 2006-07-31 주식회사 하이닉스반도체 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
US7574634B2 (en) * 2004-06-21 2009-08-11 Micron Technology, Inc. Real time testing using on die termination (ODT) circuit
US7679396B1 (en) 2004-07-07 2010-03-16 Kao Richard F C High speed integrated circuit
US7102380B2 (en) * 2004-07-07 2006-09-05 Kao Richard F C High speed integrated circuit
JP4537145B2 (ja) * 2004-07-30 2010-09-01 富士通株式会社 インタフェイス回路及びその構成方法
DE102004042173B4 (de) * 2004-08-31 2008-12-18 Qimonda Ag DQS-Signalling in DDR-III-Speichersystemen ohne Präambel
KR100666930B1 (ko) * 2004-10-29 2007-01-11 주식회사 하이닉스반도체 온-다이 터미네이션 회로를 구비하는 반도체메모리소자
KR100670702B1 (ko) * 2004-10-30 2007-01-17 주식회사 하이닉스반도체 온다이 터미네이션 회로를 구비한 반도체 메모리 장치
KR100578219B1 (ko) * 2004-12-30 2006-05-12 주식회사 하이닉스반도체 온-칩 데이터 전송 제어장치 및 그 제어방법
JP4159553B2 (ja) 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
DE102005009491A1 (de) * 2005-02-24 2006-08-31 Volkswagen Ag Transceiver für ein Steuergerät
JP4143615B2 (ja) * 2005-03-03 2008-09-03 エルピーダメモリ株式会社 オンダイターミネーション回路
KR100761359B1 (ko) * 2005-09-29 2007-09-27 주식회사 하이닉스반도체 온-다이 터미네이션 제어회로 및 방법
US7365564B2 (en) * 2005-09-29 2008-04-29 Hynix Semiconductor Inc. Apparatus and method for controlling on die termination
KR100753035B1 (ko) * 2005-09-29 2007-08-30 주식회사 하이닉스반도체 온-다이 터미네이션 테스트 장치
TWI323467B (en) * 2005-12-27 2010-04-11 Hynix Semiconductor Inc On-die termination circuit for semiconductor memory apparatus
KR20070069972A (ko) * 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 반도체 집적회로 소자의 구동 전류 조절 장치
KR100681879B1 (ko) * 2006-01-16 2007-02-15 주식회사 하이닉스반도체 온-다이 터미네이션 제어 장치
KR100780949B1 (ko) 2006-03-21 2007-12-03 삼성전자주식회사 데이터 독출 모드에서 ｏｄｔ 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 ｏｄｔ 회로의상태 테스트 방법
KR100718049B1 (ko) * 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 그 제어방법
JP2008042376A (ja) * 2006-08-03 2008-02-21 Fujitsu Ltd 双方向伝送回路及び送受信素子
KR100738969B1 (ko) 2006-08-16 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 온-다이 터미네이션 제어 장치 및 방법
KR100829787B1 (ko) 2006-08-28 2008-05-16 삼성전자주식회사 온 다이 터미네이션 테스트에 적합한 반도체 메모리 장치,이를 구비한 메모리 테스트 시스템, 및 온 다이 터미네이션테스트 방법
KR100780657B1 (ko) * 2006-09-27 2007-11-30 주식회사 하이닉스반도체 반도체메모리소자 및 그의 구동 방법
JP4229164B2 (ja) * 2006-10-03 2009-02-25 ソニー株式会社 閃光装置
JP4904178B2 (ja) * 2007-03-07 2012-03-28 富士通セミコンダクター株式会社 Ｃｆカードインターフェース回路
KR100821585B1 (ko) * 2007-03-12 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로
US10608634B2 (en) * 2007-06-08 2020-03-31 Conversant Intellectual Property Management Inc. Dynamic impedance control for input/output buffers
US7973552B2 (en) * 2007-12-04 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. On-die terminators formed of coarse and fine resistors
JP2009237678A (ja) * 2008-03-26 2009-10-15 Fujitsu Microelectronics Ltd メモリコントローラデバイス、メモリコントローラデバイスの制御方法およびデータ受信デバイス
JP4618602B2 (ja) * 2008-04-14 2011-01-26 エルピーダメモリ株式会社 半導体装置
KR100930414B1 (ko) * 2008-05-08 2009-12-08 주식회사 하이닉스반도체 데이터 출력 장치
KR20090131020A (ko) 2008-06-17 2009-12-28 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로
KR100980417B1 (ko) * 2008-12-09 2010-09-07 주식회사 하이닉스반도체 데이터 드라이버
JP2011234085A (ja) * 2010-04-27 2011-11-17 Panasonic Corp 入出力回路、半導体制御システム、および入出力回路の制御方法
US8570068B2 (en) 2010-04-28 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for reducing negative bias temperature instability
KR101032732B1 (ko) * 2010-07-29 2011-05-06 김선자 방범 창호프레임
JP5792830B2 (ja) * 2011-11-28 2015-10-14 日立オートモティブシステムズ株式会社 パルス信号出力装置
KR101858470B1 (ko) 2011-12-21 2018-05-17 에스케이하이닉스 주식회사 반도체 장치
US8928349B2 (en) 2012-07-25 2015-01-06 Samsung Electronics Co., Ltd. On-die termination circuit, semiconductor memory device and memory system
US9525421B2 (en) * 2015-02-18 2016-12-20 Microsemi SoC Corporation High speed low voltage hybrid output driver for FPGA I/O circuits
WO2016163252A1 (ja) * 2015-04-06 2016-10-13 ソニー株式会社 バスシステムおよび通信装置
US11201618B2 (en) 2020-03-16 2021-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gated I/O system, semiconductor device including and method for generating gating signals for same
KR102512726B1 (ko) * 2021-02-18 2023-03-22 주식회사 현대케피코 집적회로 칩의 외부 단선 진단 장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
JPH06291639A (ja) * 1993-03-19 1994-10-18 Hewlett Packard Co <Hp> 集積回路における信号線終端装置
US5467455A (en) * 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
US6026456A (en) * 1995-12-15 2000-02-15 Intel Corporation System utilizing distributed on-chip termination
KR100498437B1 (ko) * 1998-09-28 2005-09-09 삼성전자주식회사 종단회로를구비하는반도체장치및스윙전압매칭방법
KR100389928B1 (ko) * 2001-07-20 2003-07-04 삼성전자주식회사 액티브 터미네이션 제어를 위한 반도체 메모리 시스템
DE10146491B4 (de) * 2001-09-21 2006-04-13 Infineon Technologies Ag Elektronische Schaltung mit einer Treiberschaltung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941161B (zh) * 2005-09-28 2011-08-31 国际商业机器公司 用于改进的功率管理和热分布的方法和系统
CN104113321A (zh) * 2009-09-08 2014-10-22 瑞萨电子株式会社 半导体集成电路
CN104113321B (zh) * 2009-09-08 2017-08-29 瑞萨电子株式会社 半导体集成电路

Also Published As

Publication number Publication date
DE10314308B4 (de) 2007-09-20
CN100341147C (zh) 2007-10-03
US6809546B2 (en) 2004-10-26
KR20030083237A (ko) 2003-10-30
JP2003347923A (ja) 2003-12-05
US20030197525A1 (en) 2003-10-23
JP4061231B2 (ja) 2008-03-12
DE10314308A1 (de) 2003-11-06
KR100468728B1 (ko) 2005-01-29

Similar Documents

Publication Publication Date Title
CN100341147C (zh) 半导体集成电路中的芯片端接装置及其控制方法
US9159380B2 (en) Bridge device architecture for connecting discrete memory devices to a system
US6724237B2 (en) Semiconductor integrated circuit for multi-chip package with means to optimize internal drive capacity
JP3194576B2 (ja) バス・インタフェース
US5650736A (en) Slew rate controller for high speed bus
US7111097B2 (en) One wire serial communication protocol method and circuit
US20100091538A1 (en) Bridge device architecture for connecting discrete memory devices to a system
CN1297638A (zh) 用于连接vlsi cmos电路的高速信号传输
TW201506934A (zh) 非同步橋接器晶片
CN101425986A (zh) 能够在单端传输与差分传输之间转换的接口电路
JPH0786855B2 (ja) シリアルデ−タ処理装置
CN101427226A (zh) 具有有源上拉的串行通信总线
CN1707454A (zh) 中心单元、存储器模块、存储器系统和对其读和写的方法
CN1417969A (zh) 半导体器件
US10848155B2 (en) Flexible transmitter circuitry for integrated circuits
TW200837773A (en) High-speed memory device easily testable by low-speed automatic test equipment and input/output pin control method thereof
US8050111B2 (en) Data strobe signal generating circuit capable of easily obtaining valid data window
JP2002110911A (ja) 半導体装置、電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法
CN1295878C (zh) 逻辑电路和半导体器件
JPH10294771A (ja) データ・バスの動的終端ロジックのための方法および装置
JPH10105307A (ja) ドライバおよびレシーバ回路の構造
WO2021146912A1 (zh) 通信接口与封装结构
US7477081B2 (en) Pre-driver circuit and data output circuit using the same
US20030062921A1 (en) Bi-directional transmission line termination system
US20240021253A1 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071003

Termination date: 20140331