CN1458683A - 具有增加的有效沟槽长度的半导体器件的制造方法 - Google Patents

具有增加的有效沟槽长度的半导体器件的制造方法 Download PDF

Info

Publication number
CN1458683A
CN1458683A CN03123469A CN03123469A CN1458683A CN 1458683 A CN1458683 A CN 1458683A CN 03123469 A CN03123469 A CN 03123469A CN 03123469 A CN03123469 A CN 03123469A CN 1458683 A CN1458683 A CN 1458683A
Authority
CN
China
Prior art keywords
dielectric spacer
spacer layer
semiconductor device
manufacture method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03123469A
Other languages
English (en)
Other versions
CN100428442C (zh
Inventor
郑弘植
金奇南
黄有商
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1458683A publication Critical patent/CN1458683A/zh
Application granted granted Critical
Publication of CN100428442C publication Critical patent/CN100428442C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

在一个实施例中，包括栅电极和覆盖栅电极的绝缘层的多个栅极结构形成在半导体衬底上。使用栅极结构作为掩模，低剂量的杂质离子注入到半导体衬底内形成源/漏区。第一绝缘间隔层形成在栅极结构的侧壁上，第二绝缘间隔层形成在第一绝缘间隔层上。此后使用第一和第二绝缘间隔层作为掩模，高剂量的杂质离子注入到半导体衬底内形成源/漏区。然后除去第二绝缘间隔层。因此，通过调节有效沟道长度和接触电阻可以提高接触电阻和晶体管的特性。

Description

具有增加的有效沟槽长度的半导体器件的制造方法
相关申请的交叉引用
本申请要求2002年5月14日申请的韩国专利申请No.2002-26438的优先权，在这里引入它的全部内容作为参考。
技术领域
本申请涉及半导体器件的制造方法，特别涉及通过在具有与栅电极自对准接触栓塞的半导体器件的制造中改进晶体管的接触电阻和特性，提高动态随机存取存储器(DRAM)单元的工作特性的半导体器件的制造方法。
背景技术
当制造如DRAM等的高集成度的半导体器件时，要求随着面积的减小设计规则也降低。因此，由于接触电阻和短沟道效应增加，晶体管的击穿电压降低，由此限制了形成可靠的单元晶体管。
与此同时，为了高度集成如DRAM等的半导体器件，现已开发出无论图形之间的对准精度如何，通过自对准法在栅电极之间形成接触栓塞技术以形成高集成度半导体器件中需要的微小器件。在自对准方式的半导体器件的制造方法中，构图栅电极，以低剂量注入杂质离子，在栅电极的侧壁上形成间隔层，以便高剂量注入杂质离子以形成轻掺杂的漏(LDD)结构的源/漏区。此外，当制造设计规则小于0.2μm的器件时，通常构图形成自对准接触孔的层间绝缘层之后，进行形成源/漏区的高掺杂注入工艺。这里，为了确保足够的击穿电压以在高集成度半导体器件中得到单元晶体管需要的工作特性，要增加衬底中的掺杂剂量，或者确保足够的有效沟道长度以防止穿通效应。然而，增加掺杂剂量的方法具有增加结漏电流的副作用，由此保持时间突然降低。因此，为了防止以上问题，通过增加栅电极的宽度或者形成在栅电极侧壁上隔离层的宽度，可以增加有效沟道长度，同时避免增加掺杂剂量。然而，当制造高集成度半导体器件时，很难应用该方法。此外，该方法减小了接触栓塞和源/漏区之间的接触面积，从而增加了接触电阻，由此发生单元失效。
发明内容
本发明期望一种高集成度半导体器件的制造方法，通过增加有效沟道长度同时防止源/漏区和接触栓塞之间接触面积减小，可以提高单元晶体管的可靠性。
根据本发明的第一实施例，包括栅电极和覆盖栅电极的绝缘层的多个栅极结构形成在半导体衬底上。使用栅极结构作为掩模，用于形成源/漏区低剂量的杂质离子注入到半导体衬底内。第一绝缘间隔层形成在栅极结构的侧壁上。衬里形成在栅极结构上和第一绝缘间隔层上，以形成第二绝缘间隔层。在栅极结构上形成用于限定相邻第二绝缘间隔层之间孔的平面化层间绝缘层，通过孔露出半导体衬底。使用层间绝缘层图形和第二绝缘间隔层作为掩模，将用于形成源/漏区高剂量的杂质离子注入到半导体衬底内。除去第二绝缘间隔层。
优选使用臭氧水通过湿腐蚀法进行第二绝缘间隔层的除去。为此，使用具有臭氧水和氢氟酸(HF)溶液的腐蚀剂进行第一湿腐蚀工艺。此后，使用臭氧水进行第二湿腐蚀工艺。优选以约1000∶1到约1500∶1的体积比混合臭氧水和HF溶液的混合溶液。
使用具有氧气(O2)和氟化碳(CF4)的混合气体通过下游等离子体腐蚀工艺进行第二绝缘间隔层的除去。这里，以约10∶1到约100∶1的流量比混合O2和CF4形成气体混合物。
根据本发明第一实施例的半导体器件的制造方法还包括，在栅极结构上形成用于限定相邻第二绝缘间隔层之间孔的平面化层间绝缘层，通过孔露出半导体衬底，并在层间绝缘图形和第二层间绝缘间隔层的侧壁上形成第三绝缘间隔层。这里，使用层间绝缘层图形和第三绝缘间隔层作为掩模进行高剂量的杂质离子的注入。可以同时除去第二绝缘间隔层和第三绝缘间隔层。
根据本发明的第二实施例，在半导体衬底上形成包括栅电极和覆盖栅电极的层间绝缘层的多个栅极结构。使用栅极结构作为掩模将用于形成源/漏的低剂量杂质离子注入到半导体衬底内。第一绝缘间隔层形成在栅极结构的侧壁上。在栅极结构上形成用于限定相邻第二绝缘间隔层之间孔的平面化层间绝缘层，通过孔露出半导体衬底。第二绝缘间隔层形成在层间绝缘层图形和第一绝缘间隔层的侧壁上。使用层间绝缘层图形和第二绝缘间隔层作为掩模，将形成源/漏的高剂量杂质离子注入到半导体衬底内。除去第二绝缘间隔层。
优选地，第一绝缘间隔层由氮化硅层形成。此外，第一绝缘间隔层包括接触栅极结构的氮化硅层和形成在氮化硅层上的氧化硅层。
根据本发明第二实施例的半导体器件的制造方法还包括在栅极结构和第一绝缘间隔层上形成氧化物衬里，形成第一绝缘间隔层之后，使用氧化物衬里作为掩模，额外地将低剂量的杂质离子注入到半导体衬底内。
为了形成层间绝缘层图形，平面化层间绝缘层形成在半导体衬底上和氧化物衬里上，在半导体衬底内额外地注入了低剂量的杂质离子。构图层间绝缘层在其内形成孔。除去部分氧化物衬里露出第一绝缘间隔层，同时构图层间绝缘层。
根据本发明的第三实施例，栅电极形成在半导体衬底的第一区上，半导体衬底具有形成沟道的第一区和形成源/漏区的第二区。使用栅电极作为掩模，以低剂量将杂质离子注入到第二区内。第一绝缘间隔层形成在栅电极的侧壁上，在与栅电极的长度方向垂直的第一方向中将第二区暴露到第一宽度。在栅电极上形成用于限定露出第一绝缘间隔层的孔的平面化层间绝缘层图形。第二绝缘间隔层形成在层间绝缘层图形和第一绝缘间隔层的侧壁上，将第二区暴露到第二宽度，第二宽度比第一宽度窄。使用层间绝缘层图形和第二绝缘间隔层作为掩模，将高剂量的杂质离子注入到第二区内。除去第二绝缘间隔层将第二区暴露到第一宽度。
根据本发明第三实施例的半导体器件的制造方法还包括除去部分第一绝缘间隔层以将第二区暴露到第三宽度，第三宽度比第一宽度宽。
根据本发明第三实施例的半导体器件的制造方法还包括在第一绝缘间隔层上形成氮化物衬里，将第二区暴露到第四宽度，第四宽度比第一宽度窄。这里，第二绝缘间隔层形成在氮化物衬里上。
根据本发明第三实施例的半导体器件的制造方法还包括在第一绝缘间隔层上形成氧化物衬里，将第二区暴露到第四宽度，第四宽度比第一宽度窄，并使用氧化物衬里作为掩模，额外地以低剂量将杂质离子注入到第二区内。
根据本发明，在具有与栅电极自对准的接触栓塞的高集成度半导体器件的制造中，使用绝缘间隔层控制沟道长度和接触面积。因此，通过确保单元晶体管的可靠性可以提高DRAM单元的工作特性，同时防止了半导体器件的接触电阻增加。
附图说明
通过下面参考附图对优选实施例的详细介绍，本发明的以上目的和优点将变得很显然，其中：
图1A到1H示出了根据本发明第一实施例的半导体器件制造方法的剖面图；
图2A到2C示出了根据本发明第二实施例的半导体器件制造方法的剖面图；
图3A到3E示出了根据本发明第三实施例的半导体器件制造方法的剖面图；
图4A到4F示出了根据本发明第四实施例的半导体器件制造方法的剖面图；以及
图5A到5F示出了根据本发明第五实施例的半导体器件制造方法的剖面图。
具体实施方式
下面参考附图更详细地介绍本发明，在图中示出了本发明的优选实施例。然而，本发明可以不同的形式实施，并不限于这里陈述的。相反，提供这些实施例以便本公开更彻底和完整，能够充分地将本发明的概念传达给本领域中的普通技术人员。在图中，为清楚起见放大了层的厚度和区域。还应该理解当层被称作位于另一层或衬底之“上”时，它可以是在另一层上或衬底上，或者存在其它插入层。
图1A到1H示出了根据本发明第一实施例的半导体器件制造方法的剖面图。
参考图1A，用于限定有源区的隔离区12形成在例如p型半导体衬底的半导体衬底10中。可以通过例如浅沟槽隔离(STI)的常规技术形成隔离区12。有源区包括沟道区14和源/漏区16。此后，例如通过热氧化法形成栅绝缘层18。多晶硅层22a和金属硅化物层22b，例如硅化钨层依次形成在栅绝缘层18上，例如由氮化硅层形成的绝缘层24形成其上。使用光刻和腐蚀工艺构图层18，22a，22b和24形成包括栅电极22和覆盖栅电极22的绝缘层24的多个栅极结构20。
此后，通过热氧化法在栅极结构20的侧壁上形成氧化层(未示出)以处理由腐蚀工艺造成的半导体衬底10的损伤。因此，半导体衬底10的源/漏区16暴露在栅极结构20之间。
使用栅极结构20作为掩模以低剂量将杂质离子30注入到衬底10内。为此，例如，在约30KeV的能量级别将约1.0×1013ions/cm2剂量的磷离子注入到衬底10中。
参考图1B，由如氮化硅的绝缘材料形成的第一绝缘间隔层42形成在栅极结构20的侧壁上。通过在栅极结构20上淀积氮化硅层并深腐蚀(etching back)氮化硅层形成第一绝缘间隔层42。通过形成第一绝缘间隔层42，在垂直于栅电极22的长度方向的方向中，半导体衬底10的源/漏区16暴露到第一宽度A1。
参考图1C，由如氮化硅的绝缘材料形成的衬里48形成在栅极结构20和第一绝缘间隔层42上，厚度约20到200，厚度优选约100。通过形成衬里48，形成覆盖第一绝缘间隔层42的露出表面的第二绝缘间隔层48a。
参考图1D，平面化的层间绝缘层50形成在具有衬里48的所得结构上。层间绝缘层50例如由硼磷硅玻璃(BPSG)或高密度等离子体(HDP)氧化层形成。此后，光致抗蚀剂层图形52形成在层间绝缘层50上，作为构图层间绝缘层50的腐蚀掩模。
参考图1E，使用氧化层和氮化层的腐蚀选择性之间的差异并使用光致抗蚀剂层图形52作为腐蚀掩模，对层间绝缘层50进行自对准腐蚀工艺形成限定栅极结构20之间孔H1的层间绝缘层图形50a。这里，通过过腐蚀除去覆盖半导体衬底10的部分衬里48，由此通过孔H1露出第二绝缘间隔层48a和半导体衬底10的源/漏区16。这里，在垂直于栅电极22长度方向的方向中，通过孔H1，相邻第二绝缘间隔层48a之间的半导体衬底10的源/漏区16暴露到比第一宽度A1窄的第二宽度A2。
参考图1F，使用层间绝缘层图形50a和第二绝缘间隔层48a作为掩模，以高剂量将杂质离子80注入到所得结构内。具体地，以约4.0×1013ions/cm2的剂量和约30KeV的能量级别将离子，例如磷离子注入到所得结构内。由此，由于暴露到离子注入的半导体衬底10的源/漏区16的宽度减小到第二宽度A2，因此要在沟道区14中形成的有效沟道长度可以增加为第二绝缘间隔层48a宽度W1的两倍。
参考图1G，例如通过各向同性腐蚀工艺除去通过孔H1露出的第二绝缘间隔层48a。各向同性腐蚀工艺可以是使用臭氧水的湿腐蚀工艺。此时，通过以约1000∶1到约1500∶1的体积比混合臭氧水和氢氟酸(HF)溶液形成混合溶液。此后，使用混合溶液作为腐蚀剂湿腐蚀第二绝缘间隔层48a约25秒并仅用臭氧水湿腐蚀第二绝缘间隔层48a约20秒，由此有效地除去第二绝缘间隔层48a。优选在混合溶液中臭氧水和HF溶液的体积比约1380∶1。除去第二绝缘间隔层48a之后，使用HF进行清洁工艺除去自然氧化层。
此外，可以通过包括使用氧气(O2)和氟化碳(CF4)的气体混合物的下游等离子体腐蚀工艺的各向同性腐蚀工艺除去第二绝缘间隔层48a。可以使用常规的灰化设备进行下游等离子体腐蚀工艺。这里，优选以约10∶1到100∶1流速比的O2∶CF4提供气体混合物。更优选在约1Torr的压力下和约250℃的温度下提供约700W的功率的同时，在进行下游等离子体腐蚀工艺的过程中以约40∶1的O2∶CF4流速比提供O2和CF4的气体混合物。
通过除去第二绝缘间隔层48a，通过孔H1，相邻第一绝缘间隔层42之间的半导体衬底10的源/漏区16暴露到比第二宽度A2宽的第三宽度A3。因此，由于孔H1露出的半导体衬底10的源/漏区16的面积增加，因此在随后的工艺中要在孔H1中形成的接触栓塞和半导体衬底10之间的接触面积可以增加。因此，可以确保有效沟道长度增加，同时可以防止接触电阻增加。
当除去第二绝缘间隔层48a时，通过孔H1露出的源/漏区16的第三宽度A3近似等于仅除去第二绝缘间隔层48a的第一宽度A1。为了提高接触电阻特性，可以和第二绝缘间隔层48a一起除去部分第一绝缘间隔层42以增加源/漏区16的第三宽度A3大于第一宽度A1。可以根据工艺条件改变第三宽度A3的尺寸。
参考图1H，用如掺杂的多晶硅的导电材料填充孔H1形成与栅极结构20自对准的接触栓塞60。
下面参考图2A到2C介绍根据本发明第二实施例的半导体器件的制造方法。
参考图2A，根据参考图1A到1E介绍的方法，在衬底110中形成隔离区112，在有源区中的沟道区114上形成栅极结构120。栅极结构120包括依次叠置的栅极绝缘层118、栅极电极122以及覆盖栅极电极122的绝缘层124。使用栅极结构120作为掩模以低剂量将杂质离子注入到衬底110内，由如氮化硅的绝缘材料形成的第一绝缘间隔层142形成在栅极结构120的侧壁上。通过在栅极结构120上淀积氮化硅层并深腐蚀氮化硅层形成第一绝缘间隔层142。通过形成第一绝缘间隔层142，在垂直于栅电极122的长度方向中半导体衬底110的源/漏区116暴露到第一宽度B1。由氮化硅形成的衬里148形成在栅极结构120和第一绝缘间隔层142上。通过形成衬里148，形成了覆盖第一绝缘间隔层142的露出表面的第二绝缘间隔层148a。平面化层间绝缘层形成在具有衬里148的所得结构上。通过利用氧化硅和氮化硅的腐蚀选择性差异的自对准腐蚀工艺腐蚀层间绝缘层形成限定栅极结构120之间孔H2的层间绝缘层图形150a。覆盖半导体衬底110的部分衬里148留在孔H2(未示出)的底部。
氮化硅层形成在具有层间绝缘层图形150a的所得结构上，并深腐蚀在层间绝缘层图形150a和第二绝缘间隔层148a的侧壁上形成由氮化硅层形成的第三绝缘间隔层160。由此，在垂直于栅电极122长度方向的方向中，通过孔H2，相邻第三绝缘间隔层160之间的空间将半导体衬底10的源/漏区16暴露到比第一宽度B1窄的第二宽度B2。优选控制第二绝缘间隔层148a和第三绝缘间隔层160的宽度，以便第二宽度B2比第一宽度B1窄约100到300。
参考图2B，使用层间绝缘层图形150a和第三绝缘间隔层160作为掩模将高剂量的杂质离子180注入到所得结构内。为此，例如在约30KeV的能量级别下以约4.0×1013ions/cm2的剂量注入离子，例如磷离子。由此，由于暴露到离子注入的半导体衬底110的源/漏区116的宽度减小到第二宽度B2，因此要在沟道区114中形成的有效沟道长度可以增加为第二和第三绝缘间隔层148a和160宽度W1和的两倍。
参考图2C，通过参考图1G介绍的各向同性腐蚀工艺除去通过孔H2露出的第三和第二绝缘间隔层160和148a。通过使用各向同性腐蚀工艺除去第三和第二绝缘间隔层160和148a，通过相邻的第一绝缘间隔层142之间的孔H2，半导体衬底110的源/漏区116暴露到比第二宽度B2宽的第三宽度B3。因此，由于通孔H2露出的半导体衬底110的源/漏区116面积增加，因此在随后的工艺中要在孔H2中形成的接触栓塞和半导体衬底110之间的接触面积可以增加。因此，可以确保有效沟道长度增加，同时可以防止接触电阻增加。
当除去第二和第三绝缘间隔层148a和160时，通过保留第一绝缘间隔层142，通过孔H2露出的源/漏区116的第三宽度B3近似等于第一宽度B1。要提高接触电阻特性，可以和第二和第三绝缘间隔层148a和160一起额外地除去部分第一绝缘间隔层142，增加源/漏区116的第三宽度B3。由此，第三宽度B3大于第一宽度B1。这里，根据工艺条件可以改变第三宽度B3的尺寸。
此后，如参考图1H所介绍的，用导电材料填充孔H2形成与栅极结构120自对准的接触栓塞(未示出)。
现在下面参考图3A到3E介绍根据本发明第三实施例的半导体器件的制造方法。
参考图3A，根据参考图1A到1B介绍的方法，隔离区212形成在衬底210中，包括栅绝缘层218、栅电极222和覆盖栅电极222的绝缘层224栅极结构220形成在有源区中的沟道区214上。使用栅极结构220作为掩模，将低剂量的杂质离子注入到衬底210内，由如氮化硅的绝缘材料形成的第一绝缘间隔层242形成在栅极结构220的侧壁上。通过在栅极结构220上淀积氮化硅层并深腐蚀氮化硅层形成第一绝缘间隔层242。通过形成第一绝缘间隔层242，在垂直于栅电极222的长度方向的方向中，半导体衬底210的源/漏区216暴露到第一宽度C1。此后，例如由氧化层形成的平面化层间绝缘层形成在具有第一绝缘间隔层242的所得结构上。然后使用自对准腐蚀工艺腐蚀层间绝缘层形成层间绝缘层图形250a。层间绝缘层图形250a限定了栅极结构220之间的孔H3露出半导体衬底210和第一绝缘间隔层242。
参考图3B，如氮化硅层的绝缘层形成在具有层间绝缘层图形250a的所得结构上。然后深腐蚀绝缘层在层间绝缘层图形250a和第一绝缘间隔层242的侧壁上形成例如氮化硅形成的第二绝缘间隔层260。由此，在垂直于栅电极222长度方向的方向中，通过孔H3，相邻第二绝缘间隔层260之间的半导体衬底210的源/漏区216暴露到比第一宽度C1窄的第二宽度C2。
参考图3C，使用层间绝缘层图形250a和第三绝缘间隔层260作为掩模将高剂量的杂质离子280注入到所得结构内。为此，例如在约30KeV的能量级别下以约4.0×1013ions/cm2的剂量注入离子，例如磷离子。由此，由于暴露到离子注入的半导体衬底210的源/漏区216的宽度减小到第二宽度C2，因此要在沟道区214中形成的有效沟道长度可以增加为第二绝缘间隔层260宽度的两倍。
参考图3D，通过参考图1G介绍的各向同性腐蚀工艺除去通过孔H3露出的第二绝缘间隔层260。通过除去第二绝缘间隔层260，通过相邻的第一绝缘间隔层242之间的孔H3，半导体衬底210的源/漏区216暴露到比第二宽度C2宽的第三宽度C3。因此，由于通孔H3露出的半导体衬底210的源/漏区216面积增加，因此在随后的工艺中要在孔H3中形成的接触栓塞和半导体衬底210之间的接触面积可以增加。因此，可以确保有效沟道长度增加，同时可以防止接触电阻增加。
通过除去第二绝缘间隔层260时，保留第一绝缘间隔层142，通过孔H3露出的源/漏区216的第三宽度C3近似等于第一宽度C1。要提高接触电阻特性，可以和第二绝缘间隔层260一起除去部分第一绝缘间隔层242，增加源/漏区216的第三宽度C3，第三宽度C3大于第一宽度C1。
参考图3E，如参考图1H所介绍的，用导电材料填充孔H3形成与栅极结构220自对准的接触栓塞290。
现在下面参考图4A到4F介绍根据本发明第四实施例的半导体器件的制造方法。
参考图4A，根据参考图1A介绍的方法，隔离区312形成在衬底310中，包括栅绝缘层318、栅电极322和覆盖栅电极322的绝缘层324栅极结构320形成在有源区中的沟道区314上。使用栅极结构320作为掩模，将低剂量的杂质离子注入到衬底310内。
此后，由如氮化硅层342和氧化硅层344形成的第一绝缘间隔层340形成在栅极结构320的侧壁上。这里，通过在栅极结构320上淀积氮化硅层并深腐蚀氮化硅层形成第一绝缘间隔层340。接下来，氧化硅层优选淀积在其上形成有氮化硅层342的栅极结构320上，并深腐蚀氧化硅在氮化硅层342上形成氧化硅层344。通过形成第一绝缘间隔层340的氧化硅层344，在垂直于栅电极322的长度方向的方向中，半导体衬底310的源/漏区316暴露到第一宽度D1。第一宽度D1比由栅电极322之间的第一绝缘间隔层340的氮化硅层342限定的第二宽度D2窄，并且比在栅电极322之间形成的接触栓塞的宽度窄得多。
参考图4B，使用栅极结构320和第一绝缘间隔层340作为掩模将低剂量的杂质离子346额外地注入到半导体衬底310内。和参考图4A介绍的杂质离子注入工艺的相同条件下进行低剂量的杂质离子346的额外注入。如上所述，将低剂量的杂质离子346注入到具有第一宽度D1的区域内，以便可以增加要形成在沟道区314中的有效沟道长度。
参考图4C，通过参考图1D介绍的方法注入例如氧化层形成的平面化的层间绝缘层350。
参考图4D，使用自对准腐蚀工艺腐蚀层间绝缘层350形成层间绝缘层图形350a。自对准工艺利用了如氧化硅层和氮化硅层的绝缘层之间腐蚀选择性的差异，同时使用了光致抗蚀剂层图形(未示出)。由于利用了氧化硅层和氮化硅层的腐蚀选择性之间的差异进行腐蚀工艺，除去了第一绝缘间隔层340的氧化硅层344，同时形成了层间绝缘层图形350a。因此，在栅极结构320之间的层间绝缘层图形350a中形成了H4露出的半导体衬底310和第一绝缘间隔层340的氮化硅层342。此外，在垂直于栅电极322长度方向的方向中，通过孔H4，相邻氮化硅层342之间露出的半导体衬底310的源/漏区316暴露到比第一宽度D1宽的第二宽度D2。
参考图4E，如氮化硅层的绝缘层形成在具有层间绝缘层图形350a的所得结构上，并深腐蚀在层间绝缘层图形350a和第一绝缘间隔层340的氮化硅层342的侧壁上形成第二绝缘间隔层360。由此，在垂直于栅电极322长度方向的方向中，通过孔H4，相邻第二绝缘间隔层360之间的半导体衬底310的源/漏区316暴露到比第二宽度D2窄的第三宽度D3。
此后，使用层间绝缘层图形350a和第二绝缘间隔层360作为掩模将高剂量的杂质离子380注入到所得结构内。为此，例如在约30KeV的能量级别下以约4.0×1013ions/cm2的剂量注入离子，例如磷离子。由此，由于暴露到离子注入的半导体衬底310的源/漏区316的宽度减小到第二宽度D3，因此要在沟道区314中形成的有效沟道长度可以增加为第二绝缘间隔层360宽度的两倍。
参考图4F，通过参考图1G介绍的各向同性腐蚀工艺除去通过孔H4露出的第二绝缘间隔层360。通过使用各向同性腐蚀工艺除去第二绝缘间隔层360，通过相邻的氮化硅层342之间的孔H4，半导体衬底310的源/漏区316暴露到比第三宽度D3宽的第四宽度D4。控制第四宽度D4的尺寸以基本上等于或大于第二宽度D2的尺寸。因此，由于通孔H4露出的半导体衬底310的源/漏区316面积增加，在接触栓塞390和半导体衬底310之间的接触面积增加。因此，可以确保有效沟道长度增加，同时可以防止接触电阻增加。
现在下面参考图5A到5F介绍根据本发明第五实施例的半导体器件的制造方法。
参考图5A，根据参考图1A介绍的方法，隔离区412形成在衬底410中，包括栅绝缘层418、栅电极422和覆盖栅电极422的绝缘层424栅极结构420形成在有源区中的沟道区414上。使用栅极结构420作为掩模，将低剂量的杂质离子注入到衬底410内。
此后，由如氮化硅层的第一绝缘间隔层442形成在栅极结构420的侧壁上。通过在栅极结构420上淀积氮化硅层并深腐蚀氮化硅层形成第一绝缘间隔层442。由如氧化硅形成的衬里444形成在栅极结构420和第一绝缘间隔层442上。这里，形成的衬里444厚度约20到200，优选厚度约100。通过形成衬里444，在垂直于栅电极422长度方向的方向中，半导体衬底410的源/漏区416暴露到第一宽度E1。第一宽度E1比由栅电极422之间的第一绝缘间隔层442的氮化硅层442限定的第二宽度E2窄，并且比在栅电极422之间形成的接触栓塞的宽度窄得多。
参考图5B，使用形成在栅极结构420上的衬里444和第一绝缘间隔层442作为掩模将低剂量的杂质离子446额外地注入到半导体衬底410内。和参考图5A介绍的杂质离子注入工艺的相同条件下进行低剂量的杂质离子446的额外注入。如上所述，将低剂量的杂质离子446注入到具有第一宽度E1的区域内，以便可以增加要形成在沟道区414中的有效沟道长度。
参考图5C，如氧化层形成的平面化的层间绝缘层450形成在通过参考图1D介绍的方法低剂量的杂质离子446额外注入的所得结构内。
参考图5D，使用自对准腐蚀工艺腐蚀层间绝缘层350形成层间绝缘层450，自对准工艺使用了光致抗蚀剂图形(未示出)利用了如氧化硅层和氮化硅层的绝缘层之间腐蚀选择性的差异形成层间绝缘层图形(未示出)。由于利用了氧化硅层和氮化硅层的腐蚀选择性之间的差异进行腐蚀工艺，除去了形成在第一绝缘间隔层442上的部分衬里444，同时形成了层间绝缘层图形450a。因此，在栅极结构420之间的层间绝缘层图形450a中形成了H5露出的半导体衬底410和第一绝缘间隔层442。此外，在垂直于栅电极422长度方向的方向中，通过孔H5，相邻第一绝缘间隔层442之间露出的半导体衬底410的源/漏区416暴露到比第一宽度E1宽的第二宽度E2。
参考图5E，如氮化硅层的绝缘层形成在具有层间绝缘层图形450a的所得结构上，并深腐蚀在层间绝缘层图形450a和第一绝缘间隔层442的侧壁上形成氮化硅层形成的第二绝缘间隔层460。由此，在垂直于栅电极422长度方向的方向中，通过孔H5，相邻第二绝缘间隔层460之间的半导体衬底410的源/漏区416暴露到比第二宽度E2窄的第三宽度E3。
此后，使用层间绝缘层图形450a和第二绝缘间隔层460作为掩模将高剂量的杂质离子480注入到所得结构内。为此，例如在约30KeV的能量级别下以约4.0×1013ions/cm2的剂量注入离子，例如磷离子。由此，由于暴露到离子注入的半导体衬底410的源/漏区416的宽度减小到第二宽度E3，因此要在沟道区414中形成的有效沟道长度可以增加为第二绝缘间隔层460宽度的两倍。
参考图5F，通过参考图1G介绍的各向同性腐蚀工艺除去通过孔H5露出的第二绝缘间隔层460。通过使用各向同性腐蚀工艺除去第二绝缘间隔层460，通过相邻的第一绝缘间隔层442之间的孔H5，半导体衬底410的源/漏区416暴露到比第三宽度E3宽的第四宽度E4。如果需要，控制第四宽度E4的尺寸以基本上等于或大于第二宽度E2的尺寸。因此，由于通孔H5露出的半导体衬底410的源/漏区416面积增加，在接触栓塞490和半导体衬底410之间的接触面积增加。因此，可以确保有效沟道长度增加，同时可以防止接触电阻增加。
根据以上介绍的各实施例，绝缘间隔层形成在栅极结构的侧壁上和层间绝缘层图形上以确保源/漏区和接触栓塞之间足够的接触面积，以提高接触电阻特性，同时增加晶体管有效沟道长度。换句话说，在进行形成源/漏区的高剂量注入工艺之前形成减小源/漏区露出面积的间隔层。由此，半导体衬底的露出面积减小并且有效沟道长度增加。此外，完成形成源/漏区的高剂量注入工艺之后，通过各向同性腐蚀工艺除去间隔层。因此，源/漏区和其上形成的接触栓塞之间的接触面积增加，提高了接触电阻特性。
根据本发明的一个方案，在例如具有小于0.2μm的设计规则和与栅电极自对准的接触栓塞的高集成度半导体器件的制造中，使用绝缘间隔层可以控制沟道长度和接触面积。因此，通过确保单元晶体管的可靠性，可以提高例如DRAM单元的工作特性，同时防止了半导体器件的接触电阻增加。
参考各种示例性实施例介绍了本发明。然而本发明的范围不限于这些示例性实施例。对于本领域中的普通技术人员来说可以对介绍的实施例进行各种修改同时不脱离本发明的精神和范围。

Claims (35)

1.一种半导体器件的制造方法，方法包括：
包括栅电极和覆盖栅电极的绝缘层的多个栅极结构形成在半导体衬底上；
使用栅极结构作为掩模，用于形成源/漏区低剂量的杂质离子注入到半导体衬底内；
在栅极结构的侧壁上形成第一绝缘间隔层；
衬里形成在栅极结构上和第一绝缘间隔层上，以在第一绝缘间隔层上形成第二绝缘间隔层；
在栅极结构上形成平面化的层间绝缘层图形，具有孔的平面化的层间绝缘层在相邻的第二绝缘间隔层之间，以露出半导体衬底区域；
使用层间绝缘层图形和第二绝缘间隔层作为掩模，将用于形成源/漏区高剂量的杂质离子注入到半导体衬底内；以及
除去第二绝缘间隔层。
2.根据权利要求1的半导体器件的制造方法，其中使用臭氧水通过湿腐蚀工艺除去第二绝缘间隔层。
3.根据权利要求2的半导体器件的制造方法，其中除去第二绝缘间隔层包括：
使用具有臭氧水和氢氟酸(HF)溶液的腐蚀剂进行第一湿腐蚀工艺；以及
使用臭氧水进行第二湿腐蚀工艺。
4.根据权利要求3的半导体器件的制造方法，其中以约1000∶1到约1500∶1的体积比混合臭氧水和HF溶液。
5.根据权利要求1的半导体器件的制造方法，其中使用具有氧气(O2)和氟化碳(CF4)的混合气体通过下游等离子体腐蚀工艺进行第二绝缘间隔层的除去。
6.根据权利要求5的半导体器件的制造方法，其中以约10∶1到约100∶1的流量比混合O2和CF4形成气体混合物。
7.根据权利要求1的半导体器件的制造方法，其中层间绝缘层图形包括硼磷硅玻璃(BPSG)或高密度等离子体(HDP)氧化层。
8.根据权利要求1的半导体器件的制造方法，还包括，形成平面化层间绝缘层图形之后：
在层间绝缘图形的侧壁上和第二绝缘间隔层的侧壁上形成第三绝缘间隔层，
其中高剂量注入杂质离子包括使用层间绝缘图形和第三绝缘间隔层作为掩模。
9.根据权利要求8的半导体器件的制造方法，还包括同时除去第二绝缘间隔层和第三绝缘间隔层。
10.根据权利要求9的半导体器件的制造方法，其中同时除去第二绝缘间隔层和第三绝缘间隔层包括使用臭氧水进行湿腐蚀工艺。
11.根据权利要求10的半导体器件的制造方法，其中进行湿腐蚀工艺还包括：
使用具有臭氧水和HF溶液进行第一湿腐蚀工艺；以及
使用具有臭氧水和HF溶液进行第二湿腐蚀工艺。
12.根据权利要求11的半导体器件的制造方法，其中以约1000∶1到约1500∶1的体积比混合臭氧水和HF溶液。
13.根据权利要求9的半导体器件的制造方法，其中使用包括O2和CF4的混合气体通过下游等离子体腐蚀工艺进行第二绝缘间隔层和第三绝缘间隔层的除去。
14.根据权利要求13的半导体器件的制造方法，其中以约10∶1到约100∶1的流量比混合02和CF4形成气体混合物。
15.根据权利要求8的半导体器件的制造方法，其中层间绝缘层图形包括BPSG或HDP氧化层。
16.一种半导体器件的制造方法，方法包括：
在半导体衬底上形成包括栅电极和覆盖栅电极的层间绝缘层的多个栅极结构；
使用栅极结构作为掩模将用于形成源/漏的低剂量杂质离子注入到半导体衬底内，初始形成源/漏区；
第一绝缘间隔层形成在栅极结构的侧壁上；
在栅极结构上形成平面化的层间绝缘层，在相邻的第二绝缘间隔层之间的平面化层间绝缘层具有孔，以露出低剂量杂质离子注入的半导体器件；
第二绝缘间隔层形成在层间绝缘层图形和第一绝缘间隔层的侧壁上；
使用层间绝缘层图形和第二绝缘间隔层作为掩模，将高剂量杂质离子注入到半导体衬底内形成源/漏区；以及
除去第二绝缘间隔层。
17.根据权利要求16的半导体器件的制造方法，其中使用臭氧水通过湿腐蚀工艺除去第二绝缘间隔层。
18.根据权利要求17的半导体器件的制造方法，其中除去第二绝缘间隔层包括：
使用具有臭氧水和HF溶液的腐蚀剂进行第一湿腐蚀工艺；以及
使用臭氧水进行第二湿腐蚀工艺。
19.根据权利要求18的半导体器件的制造方法，其中以约1000∶1到约1500∶1的体积比混合臭氧水和HF溶液形成混合溶液。
20.根据权利要求16的半导体器件的制造方法，其中使用包括O2和CF4的气体混合物通过下游等离子体腐蚀工艺进行第二绝缘间隔层的除去。
21.根据权利要求20的半导体器件的制造方法，其中以约10∶1到约100∶1的流量比混合O2和CF4形成气体混合物。
22.根据权利要求16的半导体器件的制造方法，其中层间绝缘层图形包括BPSG或HDP氧化层。
23.根据权利要求16的半导体器件的制造方法，其中第一绝缘间隔层包括氮化硅层。
24.根据权利要求16的半导体器件的制造方法，其中第一绝缘间隔层包括接触栅极结构的氮化硅层和形成在氮化硅层上的氧化硅层。
25.根据权利要求24的半导体器件的制造方法，还包括形成第一绝缘间隔层之后，使用栅极结构和第一绝缘间隔层作为掩模将低剂量的杂质离子额外地注入到半导体衬底内。
26.根据权利要求16的半导体器件的制造方法，还包括：
形成第一绝缘间隔层之后，在栅极结构和第一绝缘间隔层上形成氧化物衬里；
使用氧化物衬里作为掩模，额外地将低剂量的杂质离子注入到半导体衬底内。
27.根据权利要求26的半导体器件的制造方法，其中形成层间绝缘层图形包括：
平面化的层间绝缘层形成在半导体衬底上和氧化物衬里上，在半导体衬底内额外地注入了低剂量的杂质离子；
构图层间绝缘层以在其内形成孔；
除去部分氧化物衬里露出第一绝缘间隔层，同时构图层间绝缘层。
28.一种半导体器件的制造方法，方法包括：
提供半导体衬底，它具有形成沟道的第一区和形成源/漏区的第二区；
栅电极形成在半导体衬底的第一区上；
使用栅电极作为掩模，以低剂量将杂质离子注入到第二区内；
第一绝缘间隔层形成在栅电极的侧壁上，在与栅电极的长度方向垂直的第一方向中将第二区暴露到第一宽度；
在栅电极上形成平面化层间绝缘层图形，该平面化层间绝缘层图形中具有孔，以露出第一绝缘间隔层；第二绝缘间隔层形成在层间绝缘层图形和第一绝缘间隔层的侧壁上，将第二区暴露到第二宽度，第二宽度比第一宽度窄；
使用层间绝缘层图形和第二绝缘间隔层作为掩模，将高剂量的杂质离子注入到第二区内；以及
除去第二绝缘间隔层将第二区暴露到第一宽度。
29.根据权利要求28的半导体器件的制造方法，还包括除去部分第一绝缘间隔层以将第二区暴露到第三宽度，第三宽度比第一宽度宽。
30.根据权利要求28的半导体器件的制造方法，其中除去第二绝缘间隔层包括使用具有臭氧水和HF溶液的腐蚀剂进行湿腐蚀工艺。
31.根据权利要求28的半导体器件的制造方法，其中使用包括O2和CF4的气体混合物通过下游等离子体腐蚀工艺进行第二绝缘间隔层的除去。
32.根据权利要求28的半导体器件的制造方法，还包括在第一绝缘间隔层上形成氮化物衬里，将第二区暴露到第四宽度，第四宽度比第一宽度窄，其中第二绝缘间隔层形成在氮化物衬里上。
33.根据权利要求28的半导体器件的制造方法，还包括：
在第一绝缘间隔层上形成氧化物衬里，将第二区暴露到第四宽度，第四宽度比第一宽度窄；以及
使用氧化物衬里作为掩模，额外地以低剂量将杂质离子注入到第二区内。
34.根据权利要求33的半导体器件的制造方法，其中形成层间绝缘层图形包括：
平面化的层间绝缘层形成在半导体衬底上和氧化物衬里上，在半导体衬底内额外地注入了低剂量的杂质离子；
构图层间绝缘层，在其内形成孔，以露出第二区；
除去氧化物衬里，以露出第一绝缘间隔层，同时构图层间绝缘层。
35.根据权利要求28的半导体器件的制造方法，还包括在孔内形成导电栓塞。
CNB031234690A 2002-05-14 2003-05-14 具有增加的有效沟道长度的半导体器件的制造方法 Expired - Fee Related CN100428442C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0026438A KR100464416B1 (ko) 2002-05-14 2002-05-14 증가된 유효 채널 길이를 가지는 반도체 소자의 제조 방법
KR26438/2002 2002-05-14

Publications (2)

Publication Number Publication Date
CN1458683A true CN1458683A (zh) 2003-11-26
CN100428442C CN100428442C (zh) 2008-10-22

Family

ID=29417361

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031234690A Expired - Fee Related CN100428442C (zh) 2002-05-14 2003-05-14 具有增加的有效沟道长度的半导体器件的制造方法

Country Status (4)

Country Link
US (1) US6815300B2 (zh)
JP (1) JP4313082B2 (zh)
KR (1) KR100464416B1 (zh)
CN (1) CN100428442C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207091B (zh) * 2006-12-20 2010-06-02 东部高科股份有限公司 闪存器件的制造方法
WO2023231072A1 (zh) * 2022-05-31 2023-12-07 长鑫存储技术有限公司 晶体管及其制作方法、存储器
WO2023231077A1 (zh) * 2022-05-31 2023-12-07 长鑫存储技术有限公司 晶体管及其制作方法、存储器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998657B2 (en) * 2003-10-21 2006-02-14 Micron Technology, Inc. Single poly CMOS imager
DE102004019597A1 (de) * 2004-04-22 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines selbstjustierten Kontaktes und selbstjustierter Kontakt
KR100549014B1 (ko) * 2004-07-21 2006-02-02 삼성전자주식회사 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들
DE102004063025B4 (de) * 2004-07-27 2010-07-29 Hynix Semiconductor Inc., Icheon Speicherbauelement und Verfahren zur Herstellung desselben
US7169676B1 (en) * 2005-05-23 2007-01-30 Advanced Micro Devices, Inc. Semiconductor devices and methods for forming the same including contacting gate to source
DE102005038939B4 (de) * 2005-08-17 2015-01-08 Qimonda Ag Halbleiterspeicherbauelement mit oberseitig selbstjustiert angeordneten Wortleitungen und Verfahren zur Herstellung von Halbleiterspeicherbauelementen
JP4215787B2 (ja) * 2005-09-15 2009-01-28 エルピーダメモリ株式会社 半導体集積回路装置およびその製造方法
JP4205734B2 (ja) * 2006-05-25 2009-01-07 エルピーダメモリ株式会社 半導体装置の製造方法
US7678648B2 (en) * 2006-07-14 2010-03-16 Micron Technology, Inc. Subresolution silicon features and methods for forming the same
US7871885B2 (en) * 2006-12-20 2011-01-18 Dongbu Hitek Co., Ltd. Manufacturing method of flash memory device
JP4912907B2 (ja) * 2007-02-06 2012-04-11 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
TWI340432B (en) * 2007-04-03 2011-04-11 Nanya Technology Corp Process flow of dynamic random access memory
CN107452680B (zh) * 2016-06-01 2020-05-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
CN108807276A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
FR3113770A1 (fr) 2020-08-31 2022-03-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication de composants micro-électroniques

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697192A (ja) * 1992-07-29 1994-04-08 Kawasaki Steel Corp 半導体装置及びその製造方法
US5362666A (en) * 1992-09-18 1994-11-08 Micron Technology, Inc. Method of producing a self-aligned contact penetrating cell plate
JP2809080B2 (ja) * 1993-12-15 1998-10-08 日本電気株式会社 半導体装置の製造方法
KR0140719B1 (ko) * 1995-03-08 1998-07-15 김주용 모스 전계효과 트랜지스터의 제조방법
JP3795634B2 (ja) * 1996-06-19 2006-07-12 株式会社東芝 半導体装置の製造方法
KR100396686B1 (ko) * 1996-11-26 2003-11-20 주식회사 하이닉스반도체 반도체소자의콘택홀형성방법
US5763312A (en) * 1997-05-05 1998-06-09 Vanguard International Semiconductor Corporation Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby
KR19980084560A (ko) * 1997-05-23 1998-12-05 윤종용 반도체장치의 제조공정에서 콘택홀 형성방법
JPH11121710A (ja) * 1997-10-09 1999-04-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2001127174A (ja) * 1999-10-25 2001-05-11 Mitsubishi Electric Corp 半導体装置
KR100322338B1 (ko) * 1999-12-22 2002-02-07 박종섭 반도체장치의 제조방법
US6348379B1 (en) * 2000-02-11 2002-02-19 Advanced Micro Devices, Inc. Method of forming self-aligned contacts using consumable spacers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207091B (zh) * 2006-12-20 2010-06-02 东部高科股份有限公司 闪存器件的制造方法
WO2023231072A1 (zh) * 2022-05-31 2023-12-07 长鑫存储技术有限公司 晶体管及其制作方法、存储器
WO2023231077A1 (zh) * 2022-05-31 2023-12-07 长鑫存储技术有限公司 晶体管及其制作方法、存储器

Also Published As

Publication number Publication date
JP4313082B2 (ja) 2009-08-12
US20030216004A1 (en) 2003-11-20
KR100464416B1 (ko) 2005-01-03
JP2004006869A (ja) 2004-01-08
US6815300B2 (en) 2004-11-09
KR20030088326A (ko) 2003-11-19
CN100428442C (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
CN1177353C (zh) 在金属镶嵌栅极工艺中形成自对准接触焊盘的方法
CN1458683A (zh) 具有增加的有效沟槽长度的半导体器件的制造方法
CN1173396C (zh) 集成电路器件的形成方法及由该方法形成的集成电路器件
KR100385666B1 (ko) 반도체 장치 및 그 제조 방법
CN1237607C (zh) 于衬底上制造集成电路的方法
KR100381953B1 (ko) 노어형 플래시 메모리 소자의 제조방법
CN101546772B (zh) 包括电容器元件的半导体器件及其制造方法
JP2006032895A (ja) 半導体装置のトランジスタ及びその製造方法
CN1577823A (zh) 半导体器件及其制造方法
TWI514514B (zh) 具有側接面之半導體裝置的製造方法
JPH10209445A (ja) Ｍｏｓｆｅｔおよびその製造方法
JP2001156271A (ja) 半導体素子の製造方法
CN100565809C (zh) 用于制造具有改善刷新时间的半导体装置的方法
KR100801307B1 (ko) 반도체 소자 제조 방법
JP2000315768A (ja) 半導体装置の製造方法
US20060220075A1 (en) Methods of fabricating self-aligned source of flash memory device
KR100671603B1 (ko) 플래시 메모리 소자의 제조 방법
JP2004235527A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP2011103436A (ja) 半導体素子及びその製造方法
JP2009141260A (ja) 半導体装置、及びその製造方法
KR930004725B1 (ko) 반도체 장치의 제조방법
KR20050052027A (ko) 리세스된 게이트를 갖는 반도체소자 및 그 제조방법
KR100900152B1 (ko) 반도체 소자의 제조 방법
KR20050065229A (ko) 모스 트랜지스터의 제조 방법
US6908819B2 (en) Method of fabricating flat-cell mask read-only memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081022

Termination date: 20150514

EXPY Termination of patent right or utility model