CN1468329A - 原子层掺杂装置和方法 - Google Patents

原子层掺杂装置和方法 Download PDF

Info

Publication number
CN1468329A
CN1468329A CNA018166695A CN01816669A CN1468329A CN 1468329 A CN1468329 A CN 1468329A CN A018166695 A CNA018166695 A CN A018166695A CN 01816669 A CN01816669 A CN 01816669A CN 1468329 A CN1468329 A CN 1468329A
Authority
CN
China
Prior art keywords
doped region
wafer
hotchpotch
basic unit
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018166695A
Other languages
English (en)
Other versions
CN1267589C (zh
Inventor
G�����º�
G·萨德胡
�ల
T·T·多安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1468329A publication Critical patent/CN1468329A/zh
Application granted granted Critical
Publication of CN1267589C publication Critical patent/CN1267589C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices

Abstract

揭示了一种改进的具有多个掺杂区域的原子层掺杂装置，其中首先沉积各种掺杂物质，然后将其中包含的掺杂物原子扩散到基层中。各个掺杂区域与相邻的掺杂区域化学隔离。对加载装置编程，使之以预定的传递次序将半导体基层移入和移出各个相邻的掺杂区域。根据所提供的掺杂区域数目，可同时处理多个基层并沿着掺杂区域的循环移动，直到取得所需的掺杂分布。

Description

原子层掺杂装置和方法
                             技术领域
本发明涉及半导体集成电路领域，具体涉及掺杂晶片的改进方法。
背景技术
将掺杂剂或所选杂质加入半导体材料，通常称作掺杂，是众所周知的技术。热扩散和离子引入是现在用于将剂量受控制的杂质引入到半导体材料所需区域的两种方法。
热扩散掺杂有两个步骤：第一步称作预沉积，即在低温下将半导体暴露到包含有过多掺杂物的气流中以得到掺杂物饱和的表面区域，或者将杂质从涂覆在半导体表面上的固体掺杂物源扩散到薄表面层中。预沉积步骤以后是钻入步骤，该步骤中，在惰性气体中高温下把半导体加热，这样在薄表面层中的掺杂物扩散到半导体内部，于是预沉积的掺杂物原子就重新分配为所需的掺杂分布。
离子引入优于热扩散，因为离子引入能够控制引入掺杂物原子的数量，也因为其速度和掺杂过程的重复性。离子引入过程将电离发射的原子引入到半导体基片之类的目标固体中，其动能(3到500KeV)足以穿透表面区域。通常离子引入系统采用气态掺杂物源，比如BF3，PF3，SbF3或AsH3，将其激发到高能态以产生含有掺杂物原子的离子等离子体。一个分析磁体只选择所需种类离子，排除其它的种类。然后将所需种类原子注射到加速管中，这样把离子加速到足够高的速度，使它们取得到达晶片时能够穿透晶片表面的阈值动量。
虽然离子引入有许多优点，例如能够提供精确的离子浓度(比如硅为约1014到1021原子/cm3)，但是这种掺杂方法也存在不少问题。比如，离子引入的主要缺点是辐射损伤，这来源于包含有重粒子的轰击并进而影响半导体的电气特性。最普通的辐射损伤是空位-填隙缺陷，当引入的掺杂物离子冲击处于晶格内位置的基片原子，而位移的原子处于非晶格位置时，会发生这种缺陷。另外，引入后的许多掺杂原子是不导电的，因为掺杂原子最终不处于规则导电的晶格位置。不过通过适宜的退火处理可以恢复晶体晶格，通过扩散使引入的杂质原子处于导电的晶格位置。
离子引入的另一个缺点是离子沟道，它也会改变掺杂半导体的电特性。当晶片主轴接触离子束，并当离子顺着沟道到达计算深度的十倍时，出现离子沟道。这样，额外量的掺杂原子明显地聚集到主轴的沟道中。通过几种技术可以使离子沟道最小，比如采用保护性(blocking)无定形表面层或误定向晶片，使掺杂物离子以非90°的角度进入晶片。例如，将晶片晶向偏离主轴3到7°可以防止掺杂离子进入沟道。不过，这些方法需要增加使用昂贵的离子引入机器，从而使批量生产成本很高。
常规掺杂方法的另一个缺点是自动掺杂。在掺杂物引入到晶片形成各种结后，需要进行用于器件制作的许多后继处理步骤。虽然采用低温处理技术可以使引入掺杂原子的再分配最小，在进一步的处理过程中掺杂物仍会重新分配。例如，特别由于外延生长所需要的高温，当掺杂区域顶部的生长了一层外延膜时，掺杂物的再分配就变得十分重要。在高温下，在外延生长中掺杂物扩散进入外延膜。这种现象称作自动掺杂，它也导致薄膜无意地掺杂到掺杂区域间，或进入非扩散基层。这样，集成电路设计者必需在相邻区域间留出足够的空间，防止横向扩散区域接触和短路。
另外，现在的掺杂系统采用批量处理，其中晶片同时并列处理。批处理的固有缺陷是各批晶片间的交叉污染，它还减弱了工艺控制和重复性，以及掺杂处理的产量，可靠性和净生产率。
因此，需要一种改进的掺杂系统，它使掺杂物重新分配最小，能对引入掺杂物数量精确控制，具有较高的商业生产率和改进的通用性。还需要一种解决当前批量处理技术所带来问题的新型改进掺杂系统和方法，和具有更大均匀性和在微电子电路中提高集成密度所必需的层厚度掺杂处理控制的方法和系统。
发明内容
本发明为晶片处理提供了一种改进的方法和独特的原子层掺杂系统和方法。本发明设计了一种装置，它提供了多个掺杂区域，其中通过原子层沉积(ALD)首先将各种掺杂物质单层沉积到晶片上，接着通过热反应将各种掺杂物扩散到诸如晶片表面。装置的各个掺杂区域间通过诸如惰性气体幕相互化学隔离。将一个机器人编程，使之以预定的传送次序将晶片移入和移出各个掺杂区域。由于提供了多个区域，多个晶片可以在各个区域同时处理，各个区域只掺杂一种单层掺杂物质，接着将掺杂物扩散到晶片中。各个晶片可沿着区域环形移动，直到达到所需的掺杂浓度和分布。
本发明使晶片原子层掺杂具有较高商业生产率和改进的通用性。因为各个区域提供了为一种特定的单层掺杂物而设计的一系列预定处理条件，可以大大减小交叉污染。
通过结合附图提供的下面的示出本发明示范实施例的详细描述，人们将更清楚本发明的这些和其它特征和优点。
附图说明
图1示出根据本发明的多室原子层掺杂装置。
图2是图1原子层掺杂器件的部分截面图，根据本发明的第一实施例沿线2-2’描述了两个相邻的掺杂区域并描述了一个晶片传送次序。
图3是图1原子层掺杂装置的部分截面图，根据本发明的第二实施例沿线2-2’描述了两个相邻的掺杂区域。
图4是图2的原子层掺杂装置的部分截面图，描述了两个相邻掺杂室间的物理屏障。
图5是根据本发明的多室原子层掺杂装置的顶部示意图，描述了第二晶片传送次序。
具体实施方式
在下面的详细描述中，对本发明的各个示范实施例制作了附图。这些实施例描述得很详细，本领域的普通技术人员可以由此实施本发明。须理解也可采用其它实施例，而其结构和电的改变而不背离本发明的精神和范围。
在下面描述中采用的术语“基层”可包括任意基于半导体的结构。须理解，这些结构包括硅，上绝缘体(SOI)，硅蓝宝石(SOS)，掺杂和非掺杂的半导体，基于半导体基层的硅外延层，和其它半导体结构。半导体不一定是硅基，也可以是硅-锗，锗，或砷化镓。下述的基片可以采用现有处理步骤在半导体基层中或上面形成区域或(半导体)结。
术语“掺杂物”不仅包括基本掺杂物原子，还包括带有微量元素或结合各种半导体工艺中熟知的其它元素的掺杂物原子(只要这种结合保持了掺杂物原子的物理和化学特性)。在下面描述中采用的术语“p型掺杂物”可以包括任意p型杂质离子，诸如锌(Zn)，镁(Mg)，铍(Be)，硼(B)，镓(Ga)或铟(In)，及其它离子。术语“n型掺杂物”可包括n型杂质离子，诸如硅(Si)，硫(S)，锡(Sn)，磷(P)，砷(As)或锑(Sb)，或其它。
本发明提供了一种原子层掺杂方法和装置。如下面所将详细描述的，该装置提供了多个掺杂区域，其中首先将各个单层种类掺杂物沉积到基层上，然后与各个单层种类相应的掺杂物原子扩散到各个基层中。各个掺杂区域与相邻区域化学隔离。将一个机器人编程以预定的传递次序把晶片移入和移出各个相邻的掺杂区域。根据所提供的掺杂区域数目，可以同时处理多个基层并通过不同掺杂区域的循环直到达到晶片表面的所需掺杂浓度。
本发明为原子层掺杂处理提供了一种简单和新型的多室系统。虽然本发明在下面将描述到掺杂物种类Ax的原子层沉积和其掺杂物原子随后进入晶片的扩散，须理解，本发明也可以应用于形成任意能够由采用任意数目种类的原子层掺杂技术而形成的掺杂材料，其中各类掺杂物沉积到专门的反应室中。
在图1中示意地示出了本发明的多室原子层掺杂装置100的顶视图。根据本发明的示范实施例，例如在例如机械手等加载机构60周围替换地放置掺杂区域50a，50b，52a，52b，54a，54b。这些掺杂区域可以是对基层进行原子层掺杂处理的任意区域。该掺杂区域可以形成为圆柱形反应室50a，50b，52a，52b，54a和54b，其中相邻各室互相化学隔离。
为方便晶片运动，并假设每次循环只沉积掺杂物种类Ax的一个单层，反应室成对排列为50a，50b；52a，52b；54a，54b。图2示出了这样的一对50a，50b。这对反应室中的一个室(例如50a)沉积一个掺杂物种类Ax的单层，而它的另一个反应室(例如50b)随后将这类Ax掺杂物原子扩散进入晶片，完成掺杂处理。采用诸如气幕将相邻的反应室对化学隔离，这将掺杂物种类Ax单层保持在各自区域中(例如50a)，这也使机器人60易于将在一个反应室(例如50a)中处理的晶片输送到另一个反应室50b中，反之也可。同时，机器人也能够将晶片在室52a或52b，和54a和54b间移动。
为了使各对反应室50a，50b；52a，52b；和54a，54b化学隔离，成对的反应室具有一个晶片可通过的由气幕构成的壁，它作为化学屏障防止一个室(例如50a)中的气体混合物进入相邻的成对室(例如50b)中。
须注意，当需要特定的掺杂浓度和/或分布时，机器人可以简单地将晶片在相邻室间(例如50a，50b)前后移动，直到达到所需的掺杂分布和/或浓度。
须注意，当所示出的两个相邻室用于采用Ax种类掺杂物单层的基层掺杂时，也可以将一种或更多种附加室(例如50c，52c，54c)用于诸如By的掺杂物的各个附加单层的沉积，并以隔离沉积Ax种类物质的室相同的方式，将附加室与沉积Ax单层掺杂物的室化学隔离。
图1中的加载装置60包括升降机械和晶片供给机械。工艺上众所周知，供给机械还带有夹钳和轴臂，这样晶片55能够由机器人操纵并根据下面详细描述的原子层掺杂工艺的需要而放置。
见图1，通过沿箭头A1(图1)的方向，选择将第一晶片55从加载装置60移动到反应室50a，开始晶片55的原子层掺杂处理循环。类似地，沿箭头A2的方向，选择将第二晶片55″由加载装置60移动到反应室52a。此外，沿箭头A3的方向，选择将第三晶片55’由加载装置60移动到反应室54a。这样，各室50a，52a，54a已为掺杂物(比如Ax)单层的原子层沉积作好准备。
图2是沿线2-2’示出的图1中装置100的截面图。为了简化，图2只示出相邻反应室50a和50b的截面图。为了在晶片55上沉积原子的单层，晶片55放置在由石英或铝容器120提供的反应室50a内侧。加载装置60将晶片55放置到位于加热装置150a上的接受器140a上(图2)。在反应室50a上壁上安装有掺杂物气体供应入口160a，它连接到掺杂物气体供应源162a以提供第一掺杂物气体前体Ax。连接到排气系统182a的排气出口180a位于掺杂物气体供应入口160a对面的壁上。
通过加载装置60将晶片55放置到接受器140a顶部(图2)，接着通过掺杂物气体入口160a将第一掺杂物气体前体Ax供应到反应室50a。第一掺杂物气体前体Ax以直角流到晶片55上，并通过原子层沉积机械，在其顶部基层表面反应形成第一种掺杂物Ax的第一单层210a。较佳的掺杂物气体源是掺杂物原子的水合物形式，诸如砷化三氢(AsH3)和乙硼烷(B2H6)。这些气体在加压容器(例如图2中的掺杂物气体供应源162a)中以不同稀释度混合，并直接连接到掺杂物气体入口(例如图2中的掺杂物气体入口160a)。气体源的优点是提供通过压力调整器的精确控制，并有利于在较大晶片上沉积。
此外，也可以使用所需元素的氯化物或溴化物的掺杂物液体源。当采用掺杂物液体源时，可以采用诸如三溴化硼(BBr3)的硼液体源，或诸如氯氧化磷(POCl3)的磷液体源，将它们置于温度控制的烧瓶中，用诸如氮气(N2)的惰性气体起泡地通过加热液体，从而掺杂原子使气体饱和。通过气体管，惰性气体携带着掺杂蒸气，产生了掺杂原子的薄层流。同时也需要反应气体来产生该管中的基本掺杂物。例如，对于BBr3，其反应气体是氧，并产生三氧化硼(B2O3)，该产物在晶片表面上沉积为三氧化硼单层。
无论如何，在晶片表面55上沉积了第一种掺杂物Ax单层后，晶片55的处理循环沿着箭头B1的方向，将晶片55从反应室50a移到反应室50b，如图1所示。在完成第一种掺杂物Ax的第一个单层210a的沉积后，用加载装置60(图1)，晶片55沿着图2中箭头B2的方向，通过气幕300(图2)从反应室50a移动到反应室50b。必需注意气幕300为相邻沉积区域提供了化学隔离。
加载装置60将晶片55通过气幕300移到位于反应室50b的接受器140b(反应室50b与反应室50a相比，既没有掺杂源也没有掺杂物)。在接受器140b下面设置了加热装置150b，促进掺杂原子从第一种掺杂物Ax的第一新沉积的单层210a扩散到晶片55。加热装置150b的加热驱使掺杂物原子进入晶片55，还将掺杂物原子从第一单层210a深入晶片55再分布，以形成第一种掺杂物Ax的掺杂区域210b。在这个步骤中，掺杂物原子的表面浓度减小了，而掺杂物原子的分布继续进行，于是取得在晶片55的掺杂区域210b中的精确和薄浅的掺杂分布。因此，首先通过掺杂物单层的原子层沉积的重复性，其次是掺杂物从掺杂物单层到晶片的扩散程度，可控制晶片55掺杂区域210b的深度。
此外，可以用不起反应的氧化将掺杂物原子扩散到晶片55的掺杂区域210b中。在这个实施例中，供气160b入口(图2)安装在反应室50b的上壁上，并连接到用于不起反应的气体等离子体的不起反应气体的供气源162b。排气入口180b连接着排气系统182b，位于不起反应的供气入口160b的相对壁上。
接着，将不起反应的气体By通过不起反应的气体入口160b供应到反应室50b，不起反应的气体By以直角流到第一种掺杂物Ax的第一沉积单层210a上。这样，不起反应的气体By粒子将掺杂物原子从第一种掺杂物Ax的第一单层210a“撞击”到晶片55，形成晶片55的掺杂区域210b。
在形成晶片55的掺杂区域210b以后，处理过程将晶片55通过气幕300，从反应室50b移到反应室50a，继续掺杂处理。该处理工艺不断循环，使晶片55在反应室50a和反应室50b间往复运动，来取得在区域210b的所需掺杂分布。
一旦取得了晶片55的所需掺杂分布，就需要进行在原子层掺杂处理中的退火步骤以恢复任何晶体损伤并使掺杂物原子电活化。这样通过加热步骤可进行退火。不过，退火温度最好低于扩散温度以防止掺杂物的横向扩散。见图2，通过控制加热装置150b的加热可在反应室50b中进行退火步骤。此外，根据处理需要和所需处理的晶片数目，退火步骤可以在相邻的反应室(例如反应室52a)中进行。
本发明对掺杂物Ax和其它可能的掺杂物的沉积处理而使用化学隔离的反应室，其主要优点是可用于不同的处理条件，例如在不同反应室中的沉积和扩散温度。本发明的这个优点是重要的，因为根据前体气体的特性，在ALC处理中的化学吸附作用和反应需要具有特定温度要求。因此，本发明的装置可设置反应室50a的温度，使之与反应室50b的温度不同。另外，还可以优化各个反应室，用于改进的化学吸附，反应或掺杂条件。
上述原子层掺杂装置的结构也改进了掺杂工艺的整个产量和生产率，这是因为各室可处理独立的基层，从而能够在给定的时间内同时处理多个基层。另外，各个反应室只使用一种掺杂物，可大大减小在晶片间的交叉污染。而且，由于本发明装置的结构节省了大量的净化和反应室清洁时间，可减少生产时间。
当然，虽然上述的掺杂工艺只描述了第一基层55在第一反应室50a和第二反应室50b中的处理步骤，须理解，第二和第三晶片55’，55”在其各自反应室中也可同时进行相同的处理步骤。此外，第二和第三晶片55’，55”分别沿着箭头A2，B2(相应于反应室52a，52b)，以及箭头A3，B3的方向(相应于反应室54a，54b)移动。另外，虽然上述处理工艺只描述了第一基层55在第一和第二反应室50a，50b中的处理过程，须理解，另一个第一基层55也可以采用处理上一个第一基层的相反方向在这两个反应室中进行处理。例如，如果一个第一基层55在箭头B1的方向(图2)中移动，则另一个第一基层55可以在沿着箭头B1的反向从第二反应室50b到第一反应室50a的移动。
晶片55上所需的特定掺杂浓度假定完成时，晶片55待从反应室50b的第一单层210a的掺杂原子扩散后，被加载装置60移回反应室50a，在该反应室第一掺杂物Ax的第二单层，邻接着第一种掺杂物Ax的第一单层进行沉积。晶片55还被移动到反应室50b，以进行从第一种掺杂物Ax的第二单层的掺杂物原子的随后的扩散。连续进行这个循环，直到晶片55达到在其表面上的所需掺杂浓度，这样晶片55在反应室50a和50b室往复移动。如上所述，在其它两个晶片55’，55”进行相同的循环处理，使它们在其各自的反应室中被同时处理。
虽然上述发明描述了反应室，只要能使晶片55设置到掺杂物源流体下，可以使用任意其它类型的掺杂区域。气幕300为所有的相邻掺杂区域提供了化学隔离。这样如图2-3所示，气幕300设置在两个相邻反应室50a和50b之间，通过诸如氮，氩，或氦的惰性气体360流过连接到惰性气体供气源362的入口260，形成气幕300。气幕300使第一掺杂气体Ax和不起反应的气体By不流到相邻的反应室。在惰性气体入口260的相对壁上还设置了排气出口382(图2)。须注意，惰性气体360的压力必需比第一掺杂气体Ax和不起反应的气体By的压力更高，这样气幕300就将两种掺杂气体Ax，By约束在其各自反应室中。
图3示出图2的装置100的截面图，它有相同的反应室50a和50b，不过在该图中惰性气体360共享两种掺杂气体Ax和By的排气出口180a和180b。按此设计原子层掺杂装置100，使气幕300的惰性气体360不是如图2所示的通过其独用排气出口382排气，而是通过排气出口180a和180b中的一个或两个进行排气。
图4示出该装置的另一个替换实施例，其中在图2-3中分隔相邻反应室的气幕300被物理边界所取代，比如是具有可关闭的开口172的壁170。可用门174(见图4)打开和关闭在相对成对室50a，50b间的开口172。这样，晶片55可由机器人60通过打开的开口172在相邻室50a，50b间通过，而在原子层掺杂处理时，门174关闭开口172。
虽然本发明只描述了在相同时间内，在各个反应室中分别处理的三个半导体基层，须理解本发明可用于“n”个晶片在“m”个反应室中的处理过程(其中，n和m是整数)。这样在图1示出的例子中，n＝3，m＝6，这为采用Ax作为掺杂源、By作为不起反应的扩散气体的重复两个原子层掺杂步骤，提供了具有至少6个能够同时处理3个晶片的反应室的原子层掺杂装置。n＝2，m＝6的情况也是允许的，这时将两个晶片连续地移到反应室中进行处理，以连续地掺杂两种例如是Ax和第二掺杂物Cz的物质，并采用不起反应的气体By促进掺杂原子Ax和Cz的扩散。其它结构也是允许的。这样，虽然本发明通过图2描述了从反应室50a到反应室50b来回移到的晶片55，须理解，当为了掺杂超过两种单层物质Ax，Cz而使用超过两个反应室时，晶片55将通过加载装置60以产生所需掺杂分布的所需次序在所有的反应室中传递。
虽然本发明描述到晶片55，55’和55”，由加载装置60将它们分别移到其相应的反应室50a和50b(对晶片55)，52a和52b(晶片55’)，和54a和54b(晶片55”)，须理解上述三个晶片或更多的晶片都可连续传递到装置100的所有反应室中进行处理。这样，将各个晶片旋转并沿一个方向移动。在图5中示出了这样的结构，根据在多个晶片55上进行原子层沉积的处理循环，首先沿着箭头A1(图5)选择将各个晶片55从加载装置60移动到反应室50a，接着依次移到反应室50b，52a，52b，54a和54b。一个反应室(比如50a)可用作开始反应室，而另一个反应室(比如54b)可用作结束反应室。各个晶片55在各自反应室中同时处理，并由加载装置60连续地在反应室间移动，使晶片55沿着一个方向连续通过所有余下的反应室。虽然这个实施例描述了在各个反应室中分别处理一个晶片的情况，须理解，本发明可用于任意“n”个晶片在相应的“m”个反应室中的处理(这里，n和m是整数并且n≤m)。这样，在图5示出的例子中，具有6个反应室的ALD装置可同时处理6个晶片。
上述较佳实施例描述了本发明的特征和优点。这并不意味着本发明受限制于所示实施例。在不背离本发明的精神和范围的情况下，对特定处理条件和结构可进行修改和替换。因此，本发明不限于前面的描述和附图，而只由附加权利要求的范围所限定。

Claims (45)

1.一种原子层掺杂装置，其特征在于，包括：
第一原子层掺杂区域，用于在第一基层上沉积第一掺杂物作为单层；
第二原子层掺杂区域，用于在所述第一基层中扩散所述第一掺杂物，所述第一和第二掺杂区域互相化学隔离；和
加载装置，用于将所述第一基层从所述第一掺杂区域移到所述第二掺杂区域，使得能够在所述第一掺杂区域中进行第一原子层单层的沉积，然后是在所述第二掺杂区域中进行所述第一原子单层的扩散。
2.如权利要求1所述的掺杂装置，其特征在于，所述第一和第二掺杂区域相邻且化学隔离。
3.如权利要求2所述的掺杂装置，其特征在于，所述第一和第二掺杂区域由气幕互相化学隔离。
4.如权利要求3所述的掺杂装置，其特征在于，所述气幕由惰性气体形成。
5.如权利要求2所述的掺杂装置，其特征在于，所述第一和第二掺杂区域通过一物理屏障互相化学隔离，所述物理屏障具有所述加载装置可移动基层通过的可关闭开口。
6.如权利要求1所述的掺杂装置，其特征在于，所述加载装置还能够将所述基层从所述第二掺杂区域移回所述第一掺杂区域。
7.如权利要求1所述的掺杂装置，其特征在于，还包括多个第一和第二原子层掺杂区域。
8.如权利要求7所述的掺杂装置，其特征在于，所述多个第一和第二掺杂区域分成一对对的第一和第二掺杂区域，这样在各对第一和第二掺杂区域中至少可以同时处理所述第一基层和第二基层。
9.如权利要求8所述的掺杂装置，其特征在于，还包括第三对第一和第二原子层掺杂区域，用于在处理所述第一和第二基层的同时，在所述第三对第一和第二原子层掺杂区域中处理第三基层。
10.如权利要求7所述的掺杂装置，其特征在于，所述加载装置位于所述掺杂区域的中心。
11.如权利要求1所述的掺杂装置，其特征在于，还包括至少一个第三原子层掺杂区域。
12.如权利要求11所述的掺杂装置，其特征在于，所述第一、第二和第三掺杂区域相邻且化学隔离。
13.如权利要求12所述的掺杂装置，其特征在于，所述第一、第二和第三掺杂区域由气幕互相化学隔离。
14.如权利要求13所述的掺杂装置，其特征在于，所述气幕由惰性气体形成。
15.如权利要求11所述的掺杂装置，其特征在于，所述第一和第二掺杂区域通过一物理屏障互相化学隔离，所述物理屏障具有所述加载装置可移动基层通过的可关闭开口。
16.如权利要求11所述的掺杂装置，其特征在于，所述加载装置还能够按序将所述第一基层在所述第一掺杂区域、所述第二掺杂区域和所述第三掺杂区域间移动。
17.如权利要求16所述的掺杂装置，其特征在于，所述加载装置还能够按序将另一个基层在所述第一掺杂区域、所述第二掺杂区域和所述第三掺杂区域间移动。
18.一种操作原子层掺杂装置的方法，其特征在于，所述掺杂装置包括第一掺杂区域和第二掺杂区域，所述第一和第二掺杂区域互相化学隔离，所述方法包括下面步骤：
在所述第一掺杂区域中设置晶片；
将第一种掺杂物引入到所述第一掺杂区域，并在所述晶片上沉积所述第一种掺杂物作为第一原子单层；
将所述晶片从所述第一掺杂区域移动到所述第二掺杂区域；和
在所述第二掺杂区域中将掺杂物从所述第一原子单层引入到所述晶片。
19.如权利要求18所述的方法，其特征在于，还包括在将所述掺杂物引入所述晶片后，对所述晶片进行退火。
20.如权利要求18所述的方法，其特征在于，将所述掺杂物引入到所述晶片的步骤包括扩散所述掺杂物。
21.如权利要求18所述的方法，其特征在于，将所述掺杂物引入到所述晶片的步骤包括使所述晶片与不起反应的等离子体接触。
22.如权利要求18所述的方法，其特征在于，还包括将所述晶片在所述第一和第二掺杂区域间来回移动的步骤。
23.如权利要求18所述的方法，其特征在于，还包括将所述晶片移回所述第一掺杂区域并沉积所述第一种掺杂物作为第二原子单层的操作。
24.如权利要求18所述的方法，其特征在于，所述第一和第二种掺杂区域相邻。
25.如权利要求18所述的方法，其特征在于，还包括在第一和第二掺杂区域间同时处理至少两个晶片和在各个所述沉积区域中沉积其各自的掺杂物的步骤。
26.如权利要求18所述的方法，其特征在于，所述至少两种晶片在所述第一和第二掺杂区域间按序移动。
27.一种实施原子层掺杂的方法，其特征在于，包括步骤：
在第一掺杂区域中基层上，沉积包含掺杂物原子的第一原子层；
将所述基层从所述第一掺杂区域移动到与所述第一掺杂区域化学隔离的第二掺杂区域；和
将所述掺杂物的所述原子引入到所述晶片。
28.如权利要求27所述的方法，其特征在于，沉积所述第一单层物质的所述步骤还包括将第一掺杂物引入到所述第一掺杂区域。
29.如权利要求27所述的方法，其特征在于，将所述掺杂物的所述原子引入到所述晶片的所述步骤还包括将不起反应的等离子体引入到所述第二掺杂区域，并使所述不起反应的等离子体与所述第一原子单层物质接触。
30.如权利要求27所述的方法，其特征在于，将所述掺杂物的所述原子引入到所述晶片的所述步骤还包括加热所述晶片，使所述原子扩散到所述晶片的表面区域。
31.如权利要求27所述的方法，其特征在于，还包括对所述晶片退火的操作。
32.如权利要求27所述的方法，其特征在于，还包括将所述基层在所述第一和第二掺杂区域间来回移动的步骤。
33.如权利要求27所述的方法，其特征在于，提供了多个第一和第二掺杂区域，并且所述方法还包括在各个基层上沉积所述第一单层，并且将原子从所述第一单层引入到各对第一和第二掺杂区域的各个基层上，所述各对的第一和第二掺杂区域相邻。
34.如权利要求33所述的方法，其特征在于，对多个基层，所述多个基层分别位于各自区域中，从所述第一掺杂区域连续移到所述第二掺杂区域。
35.一种操作原子层掺杂装置的方法，其特征在于，所述掺杂装置包括多个掺杂区域，所述掺杂区域互相化学隔离，所述方法包括下面步骤：
在各个掺杂区域中设置多个晶片；
将第一种掺杂物引入到所述多个掺杂区域中的若干个中，并作为第一原子单层在所述多个晶片上的至少一个沉积所述第一种掺杂物，所述第一原子单层包括所述第一种掺杂物的掺杂物原子；
将所述多个晶片从所述多个掺杂区域的若干个移动到其它掺杂区域；和
将第二气体物质引入到所述其它掺杂区域，并且使所述第二气体物质与多个所述晶片中的至少一个接触，以将所述掺杂物原子引入到所述多个晶片的所述至少一个中。
36.如权利要求35所述的方法，其特征在于，还包括使所述多个晶片根据预定的模式，通过所述多个掺杂区域中至少两个的按序移动操作。
37.如权利要求35所述的方法，其特征在于，所述第二种气体是不起反应的等离子体。
38.如权利要求35所述的方法，其特征在于，还包括将所述多个晶片中的至少一个退火的操作。
39.如权利要求35所述的方法，其特征在于，还包括将所述多个晶片按序移动通过所述所有掺杂区域的操作。
40.如权利要求35所述的方法，其特征在于，还包括将所述多个晶片按序移动通过所述掺杂区域的预定区域的操作。
41.一种控制原子层掺杂的方法，其特征在于，包括步骤：
在第一掺杂区域中基层上，沉积包含第一种掺杂物原子的第一原子单层；
将所述基层从所述第一掺杂区域移动到与所述第一掺杂区域化学隔离的第二掺杂区域，以在所述基层上沉积包括第二种掺杂物原子的第二单层；和
将所述基层从所述第二掺杂区域移动到与第一和第二掺杂区域化学隔离的第三掺杂区域，以将所述第一和第二掺杂物的所述原子引入到所述晶片。
42.如权利要求41所述的方法，其特征在于，将所述第一和第二掺杂物原子引入到所述晶片的所述步骤还包括将不起反应的等离子体引入到所述第三掺杂区域并且使所述不起反应的等离子体与所述第一和第二原子单层物质接触。
43.如权利要求41所述的方法，其特征在于，将所述第一和第二掺杂物引入到所述晶片的步骤还包括加热所述晶片使所述原子扩散到所述晶片的表面区域。
44.如权利要求41所述的方法，其特征在于，还包括退火所述晶片的操作。
45.如权利要求41所述的方法，其特征在于，还包括将所述基层在所述第一，第二和第三掺杂区域间来回移动的操作。
CNB018166695A 2000-08-31 2001-08-22 原子层掺杂装置和方法 Expired - Fee Related CN1267589C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/653,553 2000-08-31
US09/653,553 US6541353B1 (en) 2000-08-31 2000-08-31 Atomic layer doping apparatus and method

Publications (2)

Publication Number Publication Date
CN1468329A true CN1468329A (zh) 2004-01-14
CN1267589C CN1267589C (zh) 2006-08-02

Family

ID=24621343

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018166695A Expired - Fee Related CN1267589C (zh) 2000-08-31 2001-08-22 原子层掺杂装置和方法

Country Status (9)

Country Link
US (3) US6541353B1 (zh)
EP (1) EP1335998B1 (zh)
JP (1) JP2004513525A (zh)
KR (1) KR100564977B1 (zh)
CN (1) CN1267589C (zh)
AT (1) ATE282101T1 (zh)
AU (1) AU2002236430A1 (zh)
DE (1) DE60107111T2 (zh)
WO (1) WO2002038841A2 (zh)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US20020195056A1 (en) * 2000-05-12 2002-12-26 Gurtej Sandhu Versatile atomic layer deposition apparatus
DE10101014A1 (de) * 2001-01-05 2002-07-11 Zeiss Carl Beschichtung optischer Elemente, insbesondere für Verwendung mit Ultraviolettlicht
WO2002068508A1 (en) * 2001-02-23 2002-09-06 The Gates Corporation Process for directly bonding rubber to at least a second substrate, and the resulting article
US6852167B2 (en) * 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US6953730B2 (en) * 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US6800172B2 (en) * 2002-02-22 2004-10-05 Micron Technology, Inc. Interfacial structure for semiconductor substrate processing chambers and substrate transfer chambers and for semiconductor substrate processing chambers and accessory attachments, and semiconductor substrate processor
DE10208450B4 (de) * 2002-02-27 2004-09-16 Infineon Technologies Ag Verfahren zum Abscheiden dünner Schichten mittels ALD/CVD-Prozessen in Verbindung mit schnellen thermischen Prozessen
US6962644B2 (en) 2002-03-18 2005-11-08 Applied Materials, Inc. Tandem etch chamber plasma processing system
US6932871B2 (en) * 2002-04-16 2005-08-23 Applied Materials, Inc. Multi-station deposition apparatus and method
US6858264B2 (en) * 2002-04-24 2005-02-22 Micron Technology, Inc. Chemical vapor deposition methods
US6814813B2 (en) 2002-04-24 2004-11-09 Micron Technology, Inc. Chemical vapor deposition apparatus
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6896730B2 (en) * 2002-06-05 2005-05-24 Micron Technology, Inc. Atomic layer deposition apparatus and methods
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US7153542B2 (en) * 2002-08-06 2006-12-26 Tegal Corporation Assembly line processing method
US20040058293A1 (en) * 2002-08-06 2004-03-25 Tue Nguyen Assembly line processing system
US6790791B2 (en) * 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US7084078B2 (en) * 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
US6916374B2 (en) * 2002-10-08 2005-07-12 Micron Technology, Inc. Atomic layer deposition methods and atomic layer deposition tools
US7101813B2 (en) * 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6958302B2 (en) 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
US6926775B2 (en) 2003-02-11 2005-08-09 Micron Technology, Inc. Reactors with isolated gas connectors and methods for depositing materials onto micro-device workpieces
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US6972055B2 (en) * 2003-03-28 2005-12-06 Finens Corporation Continuous flow deposition system
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US6970053B2 (en) * 2003-05-22 2005-11-29 Micron Technology, Inc. Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection
US7192824B2 (en) * 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
DE10339991A1 (de) * 2003-08-29 2005-03-31 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Technik zum Einstellen einer Eindringtiefe während der Implantation von Ionen in ein Halbleitergebiet
US7282239B2 (en) * 2003-09-18 2007-10-16 Micron Technology, Inc. Systems and methods for depositing material onto microfeature workpieces in reaction chambers
US7647886B2 (en) * 2003-10-15 2010-01-19 Micron Technology, Inc. Systems for depositing material onto workpieces in reaction chambers and methods for removing byproducts from reaction chambers
US7258892B2 (en) 2003-12-10 2007-08-21 Micron Technology, Inc. Methods and systems for controlling temperature during microfeature workpiece processing, e.g., CVD deposition
US7906393B2 (en) * 2004-01-28 2011-03-15 Micron Technology, Inc. Methods for forming small-scale capacitor structures
US8133554B2 (en) 2004-05-06 2012-03-13 Micron Technology, Inc. Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces
US7699932B2 (en) 2004-06-02 2010-04-20 Micron Technology, Inc. Reactors, systems and methods for depositing thin films onto microfeature workpieces
KR20070032957A (ko) * 2004-06-24 2007-03-23 베네끄 오이 재료도핑방법 및 도핑된 재료
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7368368B2 (en) * 2004-08-18 2008-05-06 Cree, Inc. Multi-chamber MOCVD growth apparatus for high performance/high throughput
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US20060137609A1 (en) * 2004-09-13 2006-06-29 Puchacz Jerzy P Multi-single wafer processing apparatus
US20060125030A1 (en) * 2004-12-13 2006-06-15 Micron Technology, Inc. Hybrid ALD-CVD of PrxOy/ZrO2 films as gate dielectrics
KR100579860B1 (ko) * 2004-12-23 2006-05-12 동부일렉트로닉스 주식회사 원자층 증착법(ａｌｄ) 및 ⅲ족 중금속을 이용한 반도체소자의 ｐ형 폴리실리콘막 형성 방법
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7374964B2 (en) * 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
SG163544A1 (en) * 2005-03-30 2010-08-30 Panasonic Corp Impurity introducing apparatus and impurity introducing method
US20060237138A1 (en) * 2005-04-26 2006-10-26 Micron Technology, Inc. Apparatuses and methods for supporting microelectronic devices during plasma-based fabrication processes
US7544398B1 (en) * 2005-04-26 2009-06-09 The Regents Of The Univesity Of California Controlled nano-doping of ultra thin films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
KR100760428B1 (ko) * 2005-05-13 2007-09-20 오재응 기상 증착 반응기
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7393736B2 (en) * 2005-08-29 2008-07-01 Micron Technology, Inc. Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
US20070065576A1 (en) * 2005-09-09 2007-03-22 Vikram Singh Technique for atomic layer deposition
CN1937175B (zh) * 2005-09-20 2012-10-03 中芯国际集成电路制造(上海)有限公司 用于半导体器件的使用大气压的材料原子层沉积的方法
WO2007075435A2 (en) * 2005-12-15 2007-07-05 Fluens Corporation Apparatus for reactive sputtering
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US20070212859A1 (en) 2006-03-08 2007-09-13 Paul Carey Method of thermal processing structures formed on a substrate
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
KR101447184B1 (ko) * 2006-11-10 2014-10-08 엘아이지에이디피 주식회사 게이트슬릿 개폐장치가 구비된 공정챔버
US7892909B2 (en) * 2007-02-12 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon gate formation by in-situ doping
US20080194072A1 (en) * 2007-02-12 2008-08-14 Chen-Hua Yu Polysilicon gate formation by in-situ doping
US7759237B2 (en) * 2007-06-28 2010-07-20 Micron Technology, Inc. Method of forming lutetium and lanthanum dielectric structures
US20090081356A1 (en) * 2007-09-26 2009-03-26 Fedorovskaya Elena A Process for forming thin film encapsulation layers
WO2009054696A1 (en) * 2007-10-26 2009-04-30 Sosul Co., Ltd. Baffle, substrate supporting apparatus and plasma processing apparatus and plasma processing method
US8361895B2 (en) * 2008-09-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-shallow junctions using atomic-layer doping
US7790535B2 (en) * 2008-09-16 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Depletion-free MOS using atomic-layer doping
JP2010153278A (ja) * 2008-12-26 2010-07-08 Hitachi High-Technologies Corp 荷電粒子線加工装置
TWI465599B (zh) * 2008-12-29 2014-12-21 K C Tech Co Ltd 原子層沉積裝置
FI122940B (fi) * 2009-02-09 2012-09-14 Beneq Oy Reaktiokammio
US20100221426A1 (en) * 2009-03-02 2010-09-02 Fluens Corporation Web Substrate Deposition System
US8828835B2 (en) * 2009-03-06 2014-09-09 Texas Instruments Incorporated Ultrashallow emitter formation using ALD and high temperature short time annealing
US8828138B2 (en) 2010-05-17 2014-09-09 International Business Machines Corporation FET nanopore sensor
US8518829B2 (en) 2011-04-22 2013-08-27 International Business Machines Corporation Self-sealed fluidic channels for nanopore array
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
US20140199854A1 (en) * 2013-01-16 2014-07-17 United Microelectronics Corp. Method of forming film on different surfaces
US8940646B1 (en) * 2013-07-12 2015-01-27 Lam Research Corporation Sequential precursor dosing in an ALD multi-station/batch reactor
US20160002784A1 (en) 2014-07-07 2016-01-07 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for depositing a monolayer on a three dimensional structure
KR102477302B1 (ko) * 2015-10-05 2022-12-13 주성엔지니어링(주) 배기가스 분해기를 가지는 기판처리장치 및 그 배기가스 처리방법
KR102622159B1 (ko) * 2021-07-14 2024-01-09 한국생산기술연구원 원자층 복합 증착 챔버

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089735A (en) * 1968-06-05 1978-05-16 Siemens Aktiengesellschaft Method for epitactic precipitation of crystalline material from a gaseous phase, particularly for semiconductors
DE1758751A1 (de) * 1968-08-01 1971-02-25 Telefunken Patent Ofen zum Eindiffundieren von Stoerstellen in Halbleiterkoerpern
US3602192A (en) * 1969-05-19 1971-08-31 Ibm Semiconductor wafer processing
US3618919A (en) * 1969-11-03 1971-11-09 Btu Eng Corp Adjustable heat and gas barrier
US3811826A (en) * 1972-11-03 1974-05-21 Sowell J Diffusion furnace process tube
JPS6055478B2 (ja) 1982-10-19 1985-12-05 松下電器産業株式会社 気相成長方法
US4593644A (en) * 1983-10-26 1986-06-10 Rca Corporation Continuous in-line deposition system
US4576830A (en) * 1984-11-05 1986-03-18 Chronar Corp. Deposition of materials
US5298452A (en) * 1986-09-12 1994-03-29 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US4786616A (en) * 1987-06-12 1988-11-22 American Telephone And Telegraph Company Method for heteroepitaxial growth using multiple MBE chambers
JPH01278714A (ja) * 1988-04-30 1989-11-09 Sharp Corp 原子層プレーナド−ピング法
US5013683A (en) * 1989-01-23 1991-05-07 The Regents Of The University Of California Method for growing tilted superlattices
JPH0824191B2 (ja) * 1989-03-17 1996-03-06 富士通株式会社 薄膜トランジスタ
AU5977190A (en) 1989-07-27 1991-01-31 Nishizawa, Junichi Impurity doping method with adsorbed diffusion source
US5071670A (en) * 1990-06-11 1991-12-10 Kelly Michael A Method for chemical vapor deposition under a single reactor vessel divided into separate reaction chambers each with its own depositing and exhausting means
US5225366A (en) 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
DE59010916D1 (de) 1990-12-21 2000-11-30 Siemens Ag Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
JPH0812847B2 (ja) * 1991-04-22 1996-02-07 株式会社半導体プロセス研究所 半導体製造装置及び半導体装置の製造方法
JP3049894B2 (ja) * 1991-11-27 2000-06-05 日本ゼオン株式会社 アクリル酸エステル系共重合体プラスチゾル組成物
JPH0964336A (ja) 1995-08-25 1997-03-07 Advantest Corp 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法
US5667592A (en) * 1996-04-16 1997-09-16 Gasonics International Process chamber sleeve with ring seals for isolating individual process modules in a common cluster
US5792700A (en) * 1996-05-31 1998-08-11 Micron Technology, Inc. Semiconductor processing method for providing large grain polysilicon films
US5747113A (en) * 1996-07-29 1998-05-05 Tsai; Charles Su-Chang Method of chemical vapor deposition for producing layer variation by planetary susceptor rotation
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
JP3239779B2 (ja) * 1996-10-29 2001-12-17 日新電機株式会社 基板処理装置および基板処理方法
EP0856594B1 (de) * 1997-01-07 2001-06-13 Siegfried Dr. Strämke Vorrichtung zur Plasma-Oberflächenbehandlung von Werkstücken
US6174377B1 (en) * 1997-03-03 2001-01-16 Genus, Inc. Processing chamber for atomic layer deposition processes
AU8675798A (en) * 1997-07-29 1999-02-22 Silicon Genesis Corporation Cluster tool method and apparatus using plasma immersion ion implantation
US6143082A (en) * 1998-10-08 2000-11-07 Novellus Systems, Inc. Isolation of incompatible processes in a multi-station processing chamber
US6305314B1 (en) * 1999-03-11 2001-10-23 Genvs, Inc. Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US6503330B1 (en) * 1999-12-22 2003-01-07 Genus, Inc. Apparatus and method to achieve continuous interface and ultrathin film during atomic layer deposition
US6576062B2 (en) * 2000-01-06 2003-06-10 Tokyo Electron Limited Film forming apparatus and film forming method
US6527866B1 (en) * 2000-02-09 2003-03-04 Conductus, Inc. Apparatus and method for deposition of thin films
US20020195056A1 (en) * 2000-05-12 2002-12-26 Gurtej Sandhu Versatile atomic layer deposition apparatus
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US20030054133A1 (en) * 2000-08-07 2003-03-20 Wadley Hadyn N.G. Apparatus and method for intra-layer modulation of the material deposition and assist beam and the multilayer structure produced therefrom

Also Published As

Publication number Publication date
EP1335998B1 (en) 2004-11-10
DE60107111D1 (de) 2004-12-16
WO2002038841A2 (en) 2002-05-16
AU2002236430A1 (en) 2002-05-21
JP2004513525A (ja) 2004-04-30
DE60107111T2 (de) 2005-10-20
ATE282101T1 (de) 2004-11-15
KR20030064395A (ko) 2003-07-31
EP1335998A2 (en) 2003-08-20
KR100564977B1 (ko) 2006-03-28
CN1267589C (zh) 2006-08-02
US20030073318A1 (en) 2003-04-17
US6541353B1 (en) 2003-04-01
US6746934B2 (en) 2004-06-08
WO2002038841A3 (en) 2003-05-01
US20020046705A1 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
CN1267589C (zh) 原子层掺杂装置和方法
US5324684A (en) Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
US9570307B2 (en) Methods of doping substrates with ALD
US11031247B2 (en) Method and apparatus for depositing a monolayer on a three dimensional structure
TWI430335B (zh) 選擇性沉積磊晶層的方法
US20020195056A1 (en) Versatile atomic layer deposition apparatus
US10096514B2 (en) Seamless trench fill using deposition/etch techniques
WO2018187429A1 (en) Two-step process for silicon gapfill
WO2017065880A1 (en) Conformal doping in 3d si structures using conformal dopant deposition
US6077751A (en) Method of rapid thermal processing (RTP) of ion implanted silicon
US20200194571A1 (en) Conformal Halogen Doping In 3D Structures Using Conformal Dopant Film Deposition
US9093269B2 (en) In-situ pre-clean prior to epitaxy
US10236190B2 (en) Method for wafer outgassing control
US5880013A (en) Method for reducing cross-contamination in ion implantation
US20180033659A1 (en) Gas purge system and method for outgassing control
US11649559B2 (en) Method of utilizing a degassing chamber to reduce arsenic outgassing following deposition of arsenic-containing material on a substrate
JPH03218622A (ja) 不純物ドーピングの方法
Iyer et al. Homoepitaxy
CN113013058A (zh) 用于钴金属化的系统和方法
Kwong et al. RTP-CVD: A Single Wafer In-Situ Multiprocessing Manufacturing Technology For ULSI

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060802

Termination date: 20160822