CN1469433A - 在硅基片上制造Si1－xGex膜的方法 - Google Patents

在硅基片上制造Si1－xGex膜的方法 Download PDF

Info

Publication number
CN1469433A
CN1469433A CNA031490867A CN03149086A CN1469433A CN 1469433 A CN1469433 A CN 1469433A CN A031490867 A CNA031490867 A CN A031490867A CN 03149086 A CN03149086 A CN 03149086A CN 1469433 A CN1469433 A CN 1469433A
Authority
CN
China
Prior art keywords
layer
ion
yue
under
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031490867A
Other languages
English (en)
Other versions
CN1237575C (zh
Inventor
��ղķ˹����Ƕ�
道格拉斯·詹姆斯·特威特
许胜籘
马哲申
李宗霑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1469433A publication Critical patent/CN1469433A/zh
Application granted granted Critical
Publication of CN1237575C publication Critical patent/CN1237575C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种在硅基片上制造Si1－xGex膜的方法包括：制备硅基片；在该硅基片上外延沉积Si1－xGex层，在其间形成Si1－xGex/Si界面；在高于Tc的温度下无定形化Si1－xGex层，以形成无定形化的、分级的SiGe层；在约650℃－约1100℃的温度下将无定形的、分级的SiGe层退火约10秒钟－约60分钟，以重结晶SiGe层。

Description

在硅基片上制造Si1-xGex膜的方法
技术领域
本发明涉及在升高的温度下进行注入的方法，该方法用于在硅基片上无定形化的Si1-xGex层的重结晶，例如用于高速CMOS集成电路设备的制造方法，具体而言，涉及在升高的温度下制造SiGe膜的方法，该方法在松弛的Si1-xGex层上提供张力应变的硅，以提高nMOS和pMOS晶体管的转换速度。
背景技术
本申请与下列各项内容有关：(1)Method to form relaxed SiGe layer withhigh Ge content，系列号10/062,319，2002年1月31日提交；(2)Method to formthick relaxed SiGe layer with trench structure，系列号10/062,336，2002年1月31日提交；(3)Amorphization Re-crystallization of Si1-xGex on Silicon film，系列号10/098,757，2002年3月13日提交；(4)Method to form relaxed SiGe layer withhigh Ge content using implantation of molecular hydrogen，系列号10/099,374，2002年3月13日提交，和(5)Improved method for amorphization re-crystallization of Si1-xGex films on silicon substrates，系列号10/238,146，2002年9月9日提交的。这些申请分别被称作“相关申请1”至“相关申请5”。
有很多出版物描述了具有分级Ge组成(x)的厚Si1-xGex层，接着是恒量x的厚松弛的Si1-xGex层，其在拉伸应变下被薄的硅膜覆盖，其用于制造高排泄驱动电流MOS晶体管。由于晶格参数在Si1-xGex层和硅基片之间不匹配，在SiGe/Si基片界面有高密度的不相称的位错，在SiGe中伴随着许多车螺纹位错，其中的一些沿路扩散至表面。SiGe的总厚度约为几微米，在表面的车螺纹位错密度仍然约为1·105cm-2。在相关申请1中给出了一部分相关出版物的名单。但是，极厚的Si1-xGex层和高缺陷密度的这种常规Si1-xGex工艺不适用于大型IC制造。
如S.Mantl等，Strain relaxation of epitaxial SiGe layer on Si(100)improvedby hydrogen implantation，Nuclear Instruments and Methods in Physics ResearchB vol.147，29(1999)所证实，并在相关申请1和2中详细叙述，通过氢离子注入和退火可以获得在硅上的应力松弛的高质量Si1-xGex层。氢离子注入法形成略低于SiGe/Si界面的窄缺陷带。在随后的退火氢片晶和形成空腔的过程中，不相称的位错成核，并在Si1-xGex表层上引起明显提高的应力松弛。氢离子也可以终止一些车螺纹位错，防止它们向Si1-xGex表面扩散。相关申请1和2描述了降低缺陷密度并在松弛的Si1-xGex膜上制造高驱动电流MOS晶体管的方法，其中所述Si1-xGex膜的厚度仅为约300nm。但是，采用这些方法的Si1-xGex膜的缺陷密度仍然不适于极大型的集成电路制造。
相关申请3描述了在Si1-xGex膜中进一步降低缺陷密度的方法。在该申请所述的方法中，制造在薄膜中的包埋的无定形区域，例如采用Si+离子注入法，然后在表面使用未破坏的结晶的Si1-xGex区域作为晶种，通过固相外延法(SPE)进行重结晶。但是，在SiGe中制造包埋的无定形区域的制程范围可以相当窄，因为一向报道，SiGe比硅更容易被Si+离子注入法破坏，A.N.Larsen等，MeV ion implantation induced damage in relaxed Si1-xGex，J.Appl.Phys.，vol.81，2208(1997)；T.E.Haynes等，Damage accumulation during ion implantation ofunstrained Si1-xGex alloy layers，Appl.Phys.Lett.，vol.61，61(1992)；和D.Y.C.Lie等，Damage and strain in epitaxial Si1-xGexfilms irradiated with Si，J.Appl.Phys.Vol.74，6039(1993)。无定形化的临界剂量(φc)随着Ge浓度增加而降低。其适用于应变的和松弛的SiGe。该作用被认为是由于下列原因所致：在碰撞级联中沉积的每个离子的平均能量密度增加，和贯穿SiGe中缺陷迁移率降低的损坏稳定化作用，Lie等和Haynes等。为了解决这个问题，相关申请5描述了薄硅顶盖层的应用，该薄硅顶盖层的功能是作为下面的无定形SiGe膜固相外延生长的晶种。因为硅顶盖比SiGe相当少地经历Si+注入地损坏，其应该构成更好的用于再生长晶体的模板。
但是，已观测到具有超过10％Ge的无定形化的应变SiGe的SPE导致严重缺陷的薄膜，其含有微孪晶和堆垛缺点，这些已被解释为应力消除机理，D.C.Paine等，The growth of strained Si1-xGexalloys on(001)silicon using solidphase epitaxy，J.Mater.Res.，vol.5，1023(1990)，和C.Lee等，Kinetics of solidphase epitaxial regrowth in amorphized Si0.88Ge0.12 measured by time-resolvedreflectivity，Appl.Phys.Lett.，vol.62,501(1993)。相应地，已报道被Si+离子注入法无定形化的松弛SiGe的SPE比应变SiGe的SPE得到更好的结晶，Q.Z.Hong等，Solidphase epitaxy ofstressed and stress-relaxed Ge-Si alloys，J.Appl.Phys.Vol.71，1768(1992)。而且，当松弛SiGe的速率较高时，应变SiGe的SPE重结晶速率低于硅的速率，这有助于改变SPE的活化壁垒，Hong等。
在离子注入过程中，对晶片的温度T1也有极强的依赖型，在较高的T1下损坏增加，所以φc将取决于温度，Haynes等。这被认为是由于在较高的温度下，注入导致的缺陷的迁移率增加引起的，Haynes等；D.Y.C.Lie，等，Dependence of damage and strain on the temperature of Si irradiation inepitaxial Ge0.10Si1.90 films on Si(100)，J.Appl.Phys.Vol.77，2329(1995)；和O.W.Holland等，Damage saturation duringhi gh-energyion implantation of Si1-xGex，Appl.Phys.Lett.，vol.61，3148(1992)。这被报道为相当突然地发生的强烈作用，所以相同的注入，例如在320keV下的1·1015Si+离子将在T1＝60℃时无定形化Si0.9Ge0.1，但仅在100℃损坏晶格，Lie，等，supra。再有，在升高的T1下，损坏可取决于剂量率以及总的剂量，Haynes等。另一方面报道的是在升高的晶片温度下发生的，在Si+离子注入过程中损坏的饱和度，Holland等。如果在高于某些临界值T0的T1下，将Si+离子注入Si，SiGe或Ge中，无论剂量是多少，表面损坏将不超过一个相对较低的值，即，它是饱和的。同时，随着剂量增加，范围末端(EOR)损坏增长，直至产生包埋的无定形区域。但是，如果T1过高，不论剂量如何，其不可能产生无定形区域，Haynes等。如果在低于T0的T1下进行注入，在表面区域和EOR的损坏将将随着剂量增加而增加。因此，期望T1有一个最佳的温度范围，其允许制造包埋的无定形区域，同时保留结晶的表面层。Tc是组成决定的：例如，对于Si，15％Ge，50％Ge和100％Ge而言，在1.25meV注入能量下，分别为～24℃，69℃，133℃和114℃，Holland等。此处描述的本发明的方法利用这些效果，在SiGe的Si+或Ge+离子注入的过程中，保持表面区域的结晶质量，同时产生包埋的无定形区域。通过这样做，在固相外延再生长后，可以制造更好质量的晶体。
为了解决上述问题，本发明的目的是提供一种制造作为集成电路一部分的薄Si1-xGex层的方法，所述薄Si1-xGex层具有低缺陷密度。
发明内容
在硅基片上制造作为集成电路结构一部分的Si1-xGex膜的方法包括：制备硅基片；在该硅基片上外延沉积Si1-xGex层，在其间形成Si1-xGex/Si界面；在高于Tc的温度下无定形化Si1-xGex层，以形成无定形化的SiGe层；在约650℃一约1100℃的温度下将无定形的分级的SiGe层退火约10秒钟-60分钟，以重结晶无定形的分级的SiGe层。
该方法还包括，在所述的外延沉积之后，注入氢离子通过Si1-xGex层，至Si1-xGex/Si界面下约3nm-约100nm的深度。
该方法还包括，在所述的注入后，在约700℃-约1100℃的温度下，将Si1-xGex层退火约10秒钟-约60分钟。
所述的注入氢离子包括在约30keV-约80keV的能级下，注入约1·1016cm-2-约4·1016cm-2剂量的H+离子。
所述的注入氢离子包括注入硼离子和H+离子。
所述的注入氢离子包括在约60keV-约160keV的能级下，注入约5·1016cm-2-约2·1016cm-2剂量的H2 +离子。
所述的注入氢离子包括注入硼离子和H2 +离子。
所述的在硅基片上外延沉积Si1-xGex层包括沉积分级的Si1-xGex，其中x在Si1-xGex/Si界面处小于约0.05，而在Si1-xGex层的顶部为约0.2-约0.5或更高，并且所述的在硅基片上外延沉积Si1-xGex层还包括沉积Si1-xGex层至厚度约200nm-约500nm。
该方法还包括，在所述的外延沉积后，在Si1-xGex层上外延生长硅顶盖，并且所述的在Si1-xGex层上外延生长硅顶盖包括生长硅顶盖至厚度约10nm-约20nm。
所述的无定形化Si1-xGex层以形成无定形的分级的SiGe层包括注入离子，所述离子选自在约30keV-约500keV的能量下，以约5·1013cm-2-约5·1015cm-2剂量注入的硅离子，和在约60keV-约1000keV的能量下，以约5·1013cm-2-约5·1015cm-2剂量注入的锗离子。
所述的无定形化是在约200℃-约450℃的温度下进行的。
该方法还包括在最后退火后，在Si1-xGex层上生长第二硅顶盖。
根据本发明，在硅基片上制造作为集成电路结构一部分的Si1-xGex膜的方法包括：制备硅基片；在该硅基片上外延沉积分级的Si1-xGex层，其中x在Si1-xGex/Si界面处小于约0.05，而在Si1-xGex层的顶部为约0.2-约0.5或更高，并且其还包括沉积Si1-xGex层至厚度约200nm-约500nm，在其间形成Si1-xGex/Si界面；注入氢离子通过Si1-xGex层，至Si1-xGex/Si界面下约3nm-约100nm的深度，包括注入选自下组的氢离子：在约30keV-约80keV的能级下，以约1·1016cm-2-约4·1016cm-2剂量注入的H+离子，和在约60keV-约160keV的能级下，以约5·1016cm-2-约2·1016cm-2剂量注入的H2 +离子；在约700℃-约1100℃的温度下，将Si1-xGex层退火约10秒钟-约60分钟；通过在高于Tc的温度下注入离子使Si1-xGex层无定形化，以形成无定形的分级的SiGe层，其中所述离子选自在约30keV-约500keV的能量下，以约5·1013cm-2-约5·1015cm-2剂量注入的硅离子，和在约60keV-约1000keV的能量下，以约5·1013cm-2-约5·1015cm-2剂量注入的锗离子；和在约650℃-约1100℃的温度下将无定形的分级的SiGe层退火约10秒钟-60分钟，以重结晶无定形的分级的SiGe层。
所述的注入氢离子包括注入硼离子和氢离子。
该方法还包括，在所述的外延沉积后，在Si1-xGex层上外延生长硅顶盖至厚度约10nm-约20nm。
该方法还包括在最后退火后，在Si1-xGex层上生长第二硅顶盖。
根据本发明，在硅基片上制造Si1-xGex膜作为集成电路结构一部分的方法包括：制备硅基片；在该硅基片上外延沉积Si1-xGex层，在其间形成Si1-xGex/Si界面，其中Si1-xGex层沉积至在生长温度下不松弛的厚度；在Si1-xGex层上外延生长硅顶盖至厚度约10nm-20nm；注入氢离子通过Si1-xGex层，至Si1-xGex/Si界面下约3nm-约100nm的深度；通过在约200℃-约4500℃的温度下注入离子使Si1-xGex层无定形化，以形成无定形的分级的SiGe层，其中所述离子选自在约30keV-约500keV的能量下，以约5·1013cm-2-约5·1015cm-2剂量注入的硅离子，和在约60keV-约1000keV的能量下，以约5·1013cm-2-约5·1015cm-2剂量注入的锗离子；和在约650℃-约1100℃的温度下将分级的SiGe层退火约10秒钟-约60分钟，以重结晶无定形的分级的SiGe层。
该方法还包括，在所述的注入氢离子后，在约700℃-约1100℃的温度下，将Si1-xGex层退火约10秒钟-约60分钟。
所述的在硅基片上外延沉积Si1-xGex层包括沉积分级的Si1-xGex，其中x在Si1-xGex/Si界面处小于约0.05，而在Si1-xGex层的顶部为约0.2-约0.5或更高，并且其还包括沉积Si1-xGex层至厚度约200nm-约500nm。
所述的注入氢离子包括注入选自下组的离子：在约30keV-约80keV的能级下，以约1·1016cm-2-约4·1016cm-2剂量注入的H+离子，和在约60keV-约160keV的能级下，以约5·1016cm-2-约2·1016cm-2剂量注入的H2 +离子。
所述的注入氢离子包括注入硼离子和氢离子。
该方法还包括在最后退火后，在Si1-xGex层上生长第二硅顶盖。
本发明的一个目的是在无定形化过程中利用温度效应来保持表面区域的结晶质量。
本发明的另一个目的是通过在高于Tc的温度下，将Si+或Ge+离子注入SiGe层来生产包埋的无定形区域。
本发明的另一个目的是提供一种用于大型集成电路应用的、低缺陷密度的、厚度为200nm-500nm的松弛Si1-xGex膜，该膜在顶面的Ge含量为50％或更高。
本发明的又一个目的是在固相外延再生长后提供质量更好的结晶。
本发明的另一个目的是在松弛Si1-xGex层上提供应变的硅层。
提供本发明的概述和目的是为了能够快速离解本发明的本质。通过参照下列本发明的优选实施方案详述，并结合附图，可以更充分地理解本发明。
附图说明
图1所示为生长成的薄膜。
图2所示为在氢注入后、进行任何退火之前的薄膜的截面图。
图3所示为在松弛退火之后薄膜的截面图。
图4所示为在高于Tc的最适宜晶片温度下，Si+或Ge+离子注入后的薄膜的截面图。
图5所示为在SPE重结晶和张力-应变的硅顶盖生长之后的薄膜的截面图。
图6所示为通过改变本发明的方法制造的生长成的薄膜。
图7所示为根据图6的方法，在SPE重结晶和第二张力-应变的硅顶盖生长之后的薄膜的截面图。
具体实施方式
如上所述，SiGe比Si更容易被离子注入法损坏，因此难以在SiGe中制造包埋的无定形层。但是，如果在注入过程中的晶片温度高于临界温度Tc，在表面区域的损坏以相对较低的值饱和，Holland等。因此，通过在Tc之上，但不太高的温度下注入Si+或Ge+离子，更容易保持表面SiGe的结晶性，并能够形成用于下面的无定形化SiGe层的固相外延(SPE)的模板。本发明的方法包括：在高于Tc的最适宜温度下注入Si+或Ge+离子，以在Si1-xGex膜中制造包埋的无定形层，同时保持表面区域的结晶性。该Si1-xGex膜可以有或可以没有薄的硅顶盖。而且，在Si+注入之前，该Si1-xGex膜对硅基片可以是假晶的或松弛的。
现在参照图1，用于升高温度降低缺陷的本发明的方法包括形成基片10，其包括制备硅基片12，在硅基片12上具有生长成的Si1-xGex假晶(应变的)膜14。在本发明方法的这个第一个实施方案中，在Si1-xGex假晶膜上没有形成硅顶盖。硅基片12是采用本领域现有技术制备的。分级的Si1-xGex外延层14生长至在生长温度(例如，约200℃-450℃)下，在Si1-xGex层中不产生松弛的厚度；这样的膜可以是热力学亚稳态的，但还要没有位错。在Si1-xGex层底部，即在Si1-xGex/Si界面处的x值可以低于0.05，而在Si1-xGex层顶面的x值为约0.2-0.5或更大。Ge浓度可以随Si1-xGex厚度的增加线性地、逐步地或以某些其它方式增加。这适用于厚度为约200nm-500nm的Si1-xGex膜。因为SiGe膜没有被松弛，所以顶面没有缺陷。备选地，可以生长具有恒定x值的Si1-xGex外延层，但是对于在顶面具有给定x值的薄膜而言，需要避免位错的成核现象和其导致的松弛现象。如果需要，可以在Si1-xGex外延层顶部生长薄的外延硅顶盖，后面将描述本发明方法的变种。
现在参照图2，在适当的离子能量下，例如30keV-80ke，其能提供在Si1-xGex/Si界面下约3nm-100nm的投射深度，将约1·1016cm-2-约4·1016cm-2的氢离子，例如H+注入Si1-xGex膜，形成具有高密度氢的层16。备选地，单独离子化的分子氢，例如H2 +，可以采用H+一半的剂量和其二倍的能量，如相关申请4中所述。另一个备选是注入硼和氢，和使用氦离子。另一个备选是不进行注入，在这种情况下，不需要下列步骤。
参照图3，可以将薄膜退火以松弛SiGe层，形成分级的松弛SiGe层14a。退火温度为约700℃-约1100℃。退火时间为约10秒钟到长于约60分钟，可以采用快速加温退火或炉内退火。在退火过程中，在Si1-xGex/Si界面下的氢离子形成氢片晶和空腔，其提高了不相称的位错的成核现象，所以改善了松弛的效率，形成高缺陷的SiGe/Si界面区域。备选地，可以延迟退火，直至注入无定形物种之后，如下文所述。
参照图4，高剂量例如5·1013crm-2-约10·1015cm-2的重离子，例如在约30keV-约500keV的能量下注入的Si+，或在约60keV-约1000keV的能量下注入的Ge+，被注入到Si1-xGex外延层中，以制造包埋的无定形膜20，其层20a可以延伸至硅基片12中，在接近SiGe/Si界面处形成无定形层。在注入过程中，将晶片保持在组成决定的临界温度Tc之上，使在表面区域处的注入诱导的损坏以相对较低的值饱和。但是，该温度应该不太高，或者其可以是难以无定形化任何SiGe膜的温度。例如，对于50％Ge膜，其Tc～133℃，已报道Si+剂量为4·1015cm-2的155℃的注入温度是有效的，Holland等。理想地，除了顶部10nm-50nm的仅略微被损坏的22外，整个Si1-xGex层将被转化为无定形结构。因此，对于较厚的Si1-xGex膜而言，优选多种能量的离子注入法。硅顶盖，如果存在，将更耐注入损坏，并应该保留作为随后的SPE的晶种。
其次，经历高温退火的SiGe层，导致固相重结晶。该退火温度为约650℃-1100℃。退火时间为约10秒钟到长于60分钟，可以采用快速加温退火或炉内退火。重结晶将发生于顶部高质量层和Si1-xGex/Si界面界面处。但是，由于应力，从较低界面处的重结晶将有可能产生严重缺陷。因此，一定要足够深地注入无定形物种，以使这些缺陷在晶体管操作过程中低于空间电荷区域。而且，可以降低从Si1-xGex/Si界面处的重结晶速率，导致大多数SiGe膜被从顶层开始结晶，而这是所需的。
参照图5，当SiGe膜重结晶(Si1-xGex层24)时，Si1-xGex层24被松弛并且没有缺陷。薄的例如10nm-20nm的张力应变的纯硅顶盖28，可以根据生产高迁移率MOS晶体管的需要，在Si1-xGex层24的顶部外延生长。
参照图6，根据本发明备选方法构造的结构40包括硅基片42，其上具有Si1-xGex假晶膜44。在外延沉积Si1-xGex假晶膜后，形成硅顶盖46。硅顶盖46的厚度比SiGe的厚度还低：例如为约10nm-20nm。该硅顶盖可以被松弛，具有与硅基片相同的立方结构和晶格常数。顶盖46起到SPE晶种层的作用。但是，在退火步骤中，相当大的量Ge可以扩散进入硅顶盖。如果必要的化，如图7所示，可以在硅顶盖46的顶部外延生长薄的，例如10nm-20nm的第二张力应变的纯硅顶盖，图7包括松弛的SiGe膜重结晶层48和高缺陷层50。
在本发明方法的备选实施方案中，该方法始于形成厚的、松弛的SiGe有效基片，例如几微米厚，如相关申请1中所述。因为这些基片含有高含量的到达表面的车螺纹位错，通常为～1·105cm-2，采用本发明的方法可以降低这些缺陷的含量。具体而言，可以采用薄的硅顶盖作为用于SPE的不太容易损坏的晶种层，注入Si+或Ge+离子，同时将晶片保持在高于Tc的适宜温度下，以生产包埋的无定形SiGe区域，并通过适当的退火重结晶SiGe。在层24的顶部可以外延生长薄的、张力应变的纯硅顶盖28。根据本发明方法构造的Si/Si1-xGex可以用于加速pMOS和nMOS晶体管的转换。
因此，此处公开了一种在升高的温度下，采用离子注入法在硅基片上制造Si1-xGex层的方法，该方法用于重结晶无定形化的SiGe膜。应该认识到，在如后附权利要求所限定的本发明范围内，可以对该方法进行进一步的改变和改进。
如上所述，本发明提供了一种生产作为集成电路一部分的、具有低缺陷密度的薄Si1-xGex层的方法。

Claims (22)

1.一种在硅基片上制造作为集成电路结构一部分的Si1-xGex膜的方法，其包括：
制备硅基片；
在该硅基片上外延沉积Si1-xGex层，在其间形成Si1-xGex/Si界面；
在高于Tc的温度下无定形化Si1-xGex层，以形成无定形化的、分级的SiGe层；和
在约650℃-约1100℃的温度下将无定形的、分级的SiGe层退火约10秒钟-约60分钟，以重结晶无定形的、分级的SiGe层。
2.权利要求1的方法，其包括：在所述的外延沉积后，注入氢离子通过Si1-xGex层至Si1-xGex/Si界面下约3nm-约100nm的深度。
3.权利要求2的方法，其包括：在所述的注入后，在约700℃-约1100℃的温度下，将Si1-xGex层退火约10秒钟-约60分钟。
4.权利要求2的方法，其中所述的注入氢离子包括在约30keV-约80keV的能级下，注入约1·1016cm-2-约4·1016cm-2剂量的H+离子。
5.权利要求2的方法，其中所述的注入氢离子包括注入硼离子和H+离子。
6.权利要求2的方法，其中所述的注入氢离子包括在约60keV-约160keV的能级下，注入约5·1016cm-2-约2·1016cm-2剂量的H2 +离子。
7.权利要求2的方法，其中所述的注入氢离子包括注入硼离子和H2 +离子。
8.权利要求1的方法，其中所述的在硅基片上外延沉积Si1-xGex层包括沉积分级的Si1-xGex，其中x在Si1-xGex/Si界面处小于约0.05，而在Si1-xGex层的顶部为约0.2-约0.5或更高，并且所述的在硅基片上外延沉积Si1-xGex层还包括沉积Si1-xGex层至厚度为约200nm-约500nm。
9.权利要求1的方法，其包括：在所述的外延沉积后，在Si1-xGex层上外延生长硅顶盖，并且所述的在Si1-xGex层上外延生长硅顶盖包括生长硅顶盖至厚度为约10nm-约20nm。
10.权利要求1的方法，其中所述的无定形化Si1-xGex层以形成无定形的、分级的SiGe层包括注入离子，所述离子选自在约30keV-约500keV的能量下，以约5·1013cm-2-约5·1015cm-2剂量注入的硅离子，和在约60keV-约1000keV的能量下，以约5·1013cm-2-约5·1015cm-2剂量注入的锗离子。
11.权利要求1的方法，其中所述的无定形化是在约200℃-约450℃的温度下进行的。
12.权利要求1的方法，其还包括在最后退火后，在Si1-xGex层上生长第二硅顶盖。
13.一种在硅基片上制造作为集成电路结构一部分的Si1-xGex膜的方法，其包括：
制备硅基片；
在该硅基片上外延沉积分级的Si1-xGex层，其中x在Si1-xGex/Si界面处小于约0.05，而在Si1-xGex层的顶部为约0.2-约0.5或更高，并且其还包括沉积Si1-xGex层至厚度为约200nm-约500nm，在其间形成Si1-xGex/Si界面；
注入氢离子通过Si1-xGex层，至Si1-xGex/Si界面下约3nm-约100nm的深度，包括注入选自下组的氢离子：在约30keV-约80keV的能级下，以约1·1016cm-2-约4·1016cm-2剂量注入的H+离子，和在约60keV-约160keV的能级下，以约5·1016cm-2-约2·1016cm-2剂量注入的H2 +离子；
在约700℃-约1100℃的温度下，将Si1-xGex层退火约10秒钟-约60分钟；
通过在高于Tc的温度下注入离子使Si1-xGex层无定形化，以形成无定形的、分级的SiGe层，其中所述离子选自在约30keV-约500keV的能量下，以约5·1013cm-2-约5·1015cm-2剂量注入的硅离子，和在约60keV-约1000keV的能量下，以约5·1013cm-2-约5·1015cm-2剂量注入的锗离子；和
在约650℃-约1100℃的温度下，将无定形的、分级的SiGe层退火约10秒钟-约60分钟，以重结晶无定形的、分级的SiGe层。
14.权利要求13的方法，其中所述的注入氢离子包括注入硼离子和氢离子。
15.权利要求13的方法，其包括：在所述的外延沉积后，在Si1-xGex层上外延生长硅顶盖至厚度为约10nm-约20nm。
16.权利要求15的方法，其还包括：在最后退火后，在Si1-xGex层上生长第二硅顶盖。
17.一种在硅基片上制造作为集成电路结构一部分的Si1-xGex膜的方法，其包括：
制备硅基片；
在该硅基片上外延沉积Si1-xGex层，在其间形成Si1-xGex/Si界面，其中Si1-xGex层沉积至在生长温度下不松弛的厚度；
在Si1-xGex层上外延生长硅顶盖至厚度为约10nm-约20nm；
注入氢离子通过Si1-xGex层至Si1-xGex/Si界面下约3nm-约100nm的深度；
通过在约200℃-约450℃的温度下注入离子使Si1-xGex层无定形化，以形成无定形的、分级的SiGe层，其中所述离子选自在约30keV-约500keV的能量下，以约5.1013cm-2-约5·1015cm-2剂量注入的硅离子，和在约60keV-约1000keV的能量下，以约5·1013cm-2-约5·1015cm-2剂量注入的锗离子；和
在约650℃-约1100℃的温度下将分级的SiGe层退火约10秒钟-约60分钟，以重结晶无定形的、分级的SiGe层。
18.权利要求17的方法，其包括，在所述的注入氢离子后，在约700℃-约1100℃的温度下，将Si1-xGex层退火约10秒钟-约60分钟。
19.权利要求17的方法，其中所述的在硅基片上外延沉积Si1-xGex层包括沉积分级的Si1-xGex，其中x在Si1-xGex/Si界面处小于约0.05，而在Si1-xGex层的顶部为约0.2-约0.5或更高，并且其还包括沉积Si1-xGex层至厚度为约200nm-约500nm。
20.权利要求17的方法，其中所述的注入氢离子包括注入选自下组的离子：在约30keV-约80keV的能级下，以约1·1016cm-2-约4·1016cm-2剂量注入的H+离子，和在约60keV-约160keV的能级下，以约5·1016cm-2-约2·1016cm-2剂量注入的H2 +离子。
21.权利要求20的方法，其中所述的注入氢离子包括注入硼离子和氢离子。
22.权利要求17的方法，其还包括在最后退火后，在Si1-xGex层上生第二硅顶盖。
CNB031490867A 2002-07-11 2003-06-26 在硅基片上制造Si1－xGex膜的方法 Expired - Fee Related CN1237575C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/194,383 US6703293B2 (en) 2002-07-11 2002-07-11 Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
US10/194,383 2002-07-11

Publications (2)

Publication Number Publication Date
CN1469433A true CN1469433A (zh) 2004-01-21
CN1237575C CN1237575C (zh) 2006-01-18

Family

ID=30000044

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031490867A Expired - Fee Related CN1237575C (zh) 2002-07-11 2003-06-26 在硅基片上制造Si1－xGex膜的方法

Country Status (5)

Country Link
US (1) US6703293B2 (zh)
JP (1) JP2004047978A (zh)
KR (1) KR100551517B1 (zh)
CN (1) CN1237575C (zh)
TW (1) TWI234206B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412185A (zh) * 2010-09-26 2012-04-11 上海华虹Nec电子有限公司 降低射频ldmos器件中源端接触柱电阻的方法
CN102543888A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 一种提高sonos存储器擦写速度的方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
JP2004103805A (ja) * 2002-09-09 2004-04-02 Sharp Corp 半導体基板の製造方法、半導体基板及び半導体装置
US6774015B1 (en) * 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same
US7198974B2 (en) * 2003-03-05 2007-04-03 Micron Technology, Inc. Micro-mechanically strained semiconductor film
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US7041575B2 (en) * 2003-04-29 2006-05-09 Micron Technology, Inc. Localized strained semiconductor on insulator
US7220656B2 (en) * 2003-04-29 2007-05-22 Micron Technology, Inc. Strained semiconductor by wafer bonding with misorientation
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7115480B2 (en) * 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7429749B2 (en) * 2003-06-04 2008-09-30 Lsi Corporation Strained-silicon for CMOS device using amorphous silicon deposition or silicon epitaxial growth
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US7129126B2 (en) * 2003-11-05 2006-10-31 International Business Machines Corporation Method and structure for forming strained Si for CMOS devices
US7223994B2 (en) * 2004-06-03 2007-05-29 International Business Machines Corporation Strained Si on multiple materials for bulk or SOI substrates
US20060011906A1 (en) * 2004-07-14 2006-01-19 International Business Machines Corporation Ion implantation for suppression of defects in annealed SiGe layers
US7288448B2 (en) * 2004-08-24 2007-10-30 Orlowski Marius K Method and apparatus for mobility enhancement in a semiconductor device
US7241670B2 (en) * 2004-09-07 2007-07-10 Sharp Laboratories Of America, Inc Method to form relaxed SiGe layer with high Ge content using co-implantation of silicon with boron or helium and hydrogen
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
KR100593747B1 (ko) * 2004-10-11 2006-06-28 삼성전자주식회사 실리콘게르마늄층을 구비하는 반도체 구조물 및 그 제조방법
GB0424290D0 (en) * 2004-11-02 2004-12-01 Koninkl Philips Electronics Nv Method of growing a strained layer
US20060163581A1 (en) * 2005-01-24 2006-07-27 Lsi Logic Corporation Fabrication of strained silicon film via implantation at elevated substrate temperatures
FR2884046B1 (fr) * 2005-03-31 2007-06-22 Soitec Silicon On Insulator Procede de fabrication de substrat, et substrat
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
US7279758B1 (en) * 2006-05-24 2007-10-09 International Business Machines Corporation N-channel MOSFETs comprising dual stressors, and methods for forming the same
FR2902233B1 (fr) * 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
KR100732318B1 (ko) * 2006-06-30 2007-06-25 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조 방법
JP4894390B2 (ja) * 2006-07-25 2012-03-14 信越半導体株式会社 半導体基板の製造方法
FR2907966B1 (fr) * 2006-10-27 2009-01-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat.
JP4943820B2 (ja) * 2006-11-10 2012-05-30 信越化学工業株式会社 ＧＯＩ（ＧｅｏｎＩｎｓｕｌａｔｏｒ）基板の製造方法
US20080173895A1 (en) * 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
FR2918792B1 (fr) * 2007-07-10 2010-04-23 Soitec Silicon On Insulator Procede de traitement de defauts d'interface dans un substrat.
US7868306B2 (en) * 2008-10-02 2011-01-11 Varian Semiconductor Equipment Associates, Inc. Thermal modulation of implant process
FR3050569B1 (fr) * 2016-04-26 2018-04-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Fabrication amelioree de silicium contraint en tension sur isolant par amorphisation puis recristallisation
KR102517217B1 (ko) * 2021-05-31 2023-04-03 한국과학기술연구원 매개 변수 변동이 감소되는 멤리스터 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4863877A (en) * 1987-11-13 1989-09-05 Kopin Corporation Ion implantation and annealing of compound semiconductor layers
DE4029060C2 (de) * 1990-09-13 1994-01-13 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente
US5828084A (en) * 1995-03-27 1998-10-27 Sony Corporation High performance poly-SiGe thin film transistor
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
DE19802977A1 (de) 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
US6369438B1 (en) * 1998-12-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6555451B1 (en) * 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412185A (zh) * 2010-09-26 2012-04-11 上海华虹Nec电子有限公司 降低射频ldmos器件中源端接触柱电阻的方法
CN102412185B (zh) * 2010-09-26 2013-07-24 上海华虹Nec电子有限公司 降低射频ldmos器件中源端接触柱电阻的方法
CN102543888A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 一种提高sonos存储器擦写速度的方法

Also Published As

Publication number Publication date
JP2004047978A (ja) 2004-02-12
KR100551517B1 (ko) 2006-02-13
US20040009626A1 (en) 2004-01-15
TW200401374A (en) 2004-01-16
TWI234206B (en) 2005-06-11
CN1237575C (zh) 2006-01-18
KR20040007256A (ko) 2004-01-24
US6703293B2 (en) 2004-03-09

Similar Documents

Publication Publication Date Title
CN1237575C (zh) 在硅基片上制造Si1－xGex膜的方法
JP4446424B2 (ja) 緩和ＳｉＧｅ基板の製造方法
US6699764B1 (en) Method for amorphization re-crystallization of Si1-xGex films on silicon substrates
CN1263089C (zh) 制造半导体基质的方法
CN100578735C (zh) 半导体层结构以及用于制备半导体层结构的方法
CN100405534C (zh) 半导体结构的制造方法
CN1311546C (zh) 绝缘体上SiGe衬底材料的制作方法及衬底材料
CN1265431C (zh) 弛豫、低缺陷绝缘体上SiGe及其制造方法
US6464780B1 (en) Method for the production of a monocrystalline layer on a substrate with a non-adapted lattice and component containing one or several such layers
US20020017642A1 (en) Semiconductor substrate, field effect transistor, method of forming SiGe layer and method of forming strained Si layer using same, and method of manufacturing field effect transistor
TWI313511B (en) Method of fabricating strained si soi wafers
CN1722365A (zh) 制造衬底材料的方法以及半导体衬底材料
CN1818155A (zh) 低缺陷密度的改变取向的Si及其产品
CN1326207C (zh) 在具有均匀错配位错密度的弛豫SiGe膜上的应变硅
JP4446425B2 (ja) 半導体基板の製造方法
CN101053064A (zh) 生长应变层的方法
JP2006080510A (ja) ホウ素またはヘリウムと、水素とともにシリコンを注入することによって、Ｇｅ含有量が高い緩和Ｓｉ１−ＸＧｅＸ（０＜ｘ＜１）層を形成する方法
CN1681087A (zh) 一种制造半导体器件的方法及用该方法制造的半导体器件
US7030002B2 (en) Low temperature anneal to reduce defects in hydrogen-implanted, relaxed SiGe layer
JP3933405B2 (ja) 半導体基板、半導体装置及びそれらの製造方法
JPH04354117A (ja) ＧａＡｓ結晶層の形成方法
Antonell et al. The Effects of Rapid Recrystallization and Ion Implanted Carbon on The Solid Phase Epitaxial Regrowth of Si1− xGex Alloy Layers On Silicon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060118

Termination date: 20140626

EXPY Termination of patent right or utility model