CN1477709A - 半导体存储器件和采用镶嵌位线工艺制造该器件的方法 - Google Patents

半导体存储器件和采用镶嵌位线工艺制造该器件的方法 Download PDF

Info

Publication number
CN1477709A
CN1477709A CNA031474772A CN03147477A CN1477709A CN 1477709 A CN1477709 A CN 1477709A CN A031474772 A CNA031474772 A CN A031474772A CN 03147477 A CN03147477 A CN 03147477A CN 1477709 A CN1477709 A CN 1477709A
Authority
CN
China
Prior art keywords
bit line
grid
contact pad
storage unit
semiconductor storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031474772A
Other languages
English (en)
Other versions
CN1293638C (zh
Inventor
ζ���ԣ
宋斗宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1477709A publication Critical patent/CN1477709A/zh
Application granted granted Critical
Publication of CN1293638C publication Critical patent/CN1293638C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

一种半导体存储器件，包括具有栅极和和在栅极两侧的接触焊盘的硅衬底；形成在衬底上的层间绝缘层，包括露出相应接触焊盘的存储结接触和位线接触，和包括凹槽形位线图形；形成在存储结接触中的存储结接触栓；和与位线图形一起形成的镶嵌位线，其通过位线接触与露出的相应接触焊盘连接。

Description

半导体存储器件和采用镶嵌位线工艺制造该器件的方法
相关申请的交叉参考
本申请要求在2002年7月12日申请的韩国专利申请No.2002-40806的优先权，这里引证其内容供参考。
技术领域
本公开涉及半导体存储器件，特别涉及半导体存储器件及制造方法，该方法包括在形成存储结接触之后利用镶嵌工艺形成位线。这防止了由空隙引起的桥接故障并减少了漏电流。
背景技术
一般情况下，随着半导体存储器件的尺寸减小，单元间距相应地减小。间距的减小导致以下问题：例如由于在层间绝缘层中的间隙填充故障产生的空隙、由于空隙而在存储结接触之间产生的桥接故障、和由于位线间隔层的尺寸缩小而在位线和存储结接触之间产生漏电流。
图1A、2A、3A和4A是剖视图，图1B、2B、3B和4B是表示常规半导体存储器件的制造方法的相应平面图。图1A和2A是沿着图4B的线IA-IA截取的剖视图，图3A和4A是表示具有图4B平面结构的现有技术半导体存储器件的位线和存储结接触之间的关系的剖视图。
参照图1A和1B，硅衬底100包括场区101和有源区105，并且进行常规的浅沟槽隔离STI工艺，以便在硅衬底100的场区101中形成场隔离区110。与有源区105交叉的栅极120形成在硅衬底100上。换言之，在硅衬底100上，依次淀积栅极绝缘层121、多晶硅层123、钨(W)层125、和盖帽氮化物层127，并采用栅极掩模(未示出)进行构图，形成栅极120。而且，在每个栅极120的侧壁上形成栅极间隔层130，如氮化物层。
参见图2A和2B，在硅衬底100上形成第一层间绝缘层140，并进行常规自对准接触工艺，形成自对准接触(SAC)150。淀积用于SAC接触焊盘的导电层，例如多晶硅层，并进行化学机械抛光(CMP)工艺或深刻蚀工艺，以便在SAC 150中分别形成SAC接触焊盘160。接着，在硅衬底100上淀积第二层间绝缘层170并进行构图，形成位线接触175以露出将在后来工艺中与位线连接的SAC接触焊盘160的相应接触焊盘。
参见图3A和3B，在硅衬底100上淀积用于位线的导电层和盖帽绝缘层，如氮化物层。对导电层和盖帽绝缘层进行构图以形成包括盖帽层185的位线180。位线180通过位线接触175与相应的SAC接触焊盘160连接。
参见图4A和4B，在衬底100上淀积第三层间绝缘层190，并对第三层间绝缘层190和第二层间绝缘层170进行构图，形成存储结接触195。存储结接触195露出SAC接触焊盘的相应接触焊盘。尽管图中未示出，进行常规电容器制造工艺以形成通过存储结接触195与相应SAC接触焊盘160连接的电容器，由此制造常规动态随机存取存储器(DRAM)器件。
然而，常规DRAM器件的制造方法存在的问题是位线间隔层的厚度由于单元间距的缩小而减小，并由于位线间隔层的厚度减小而在位线180和存储结接触195之间产生漏电流。更具体地说，常规DRAM器件制造方法还存在以下问题：由于第三层间绝缘层190中的间隙填充故障产生空隙，由于空隙而在存储结接触195之间产生桥接故障，和存储结接触195的覆盖余量(overlay margin)减小。
本发明的实施例旨在解决现有技术中的这些和其它问题。附图说明
为了更全面地理解本发明及其优点，下面参照附图详细进行说明，附图中相同的参考标记表示相同的部件。
图1A-4A是表示常规半导体存储器件的制造方法的剖视图；
图1B-4B是表示常规半导体存储器件的制造方法的平面图；
图5A-13A是表示根据本发明实施例的半导体存储器件的制造方法的剖视图；
图5B-13B是表示根据本发明实施例的半导体存储器件的制造方法的平面图；
图10C-13C是表示根据本发明实施例的半导体存储器件的制造方法剖视图；
图14A和14C是表示根据本发明另一实施例的半导体存储器件的制造方法的剖视图；和
图14B是表示根据本发明另一实施例的半导体存储器件的制造方法的平面图。具体实施方式
下面参照附图详细说明本发明的示意实施例，其中本发明的例子示于附图中。
图5A-13A和图10C-13C分别是沿着图13B的线IIA-IIA和IIC-IIC截取的剖视图，表示根据本发明实施例的半导体存储器件的制造方法。图5B-13B是表示本发明实施例的半导体存储器件的制造方法的平面图。
参见图5A和5B，硅衬底200包括场区201和有源区205。进行常规浅沟槽隔离STI工艺以形成STI场隔离区210。场隔离区210将有源区205与相邻有源区205隔开。
参见图6A和6B，通过牺牲氧化工艺在衬底200上形成氧化物层，并在氧化物层上淀积氮化物层。采用栅极掩模(未示出)，对氮化物层和氧化物层进行构图，以便形成包括牺牲栅极绝缘层(未示出)的牺牲栅极220。牺牲栅极220与有源区205交叠，并且它们具有与在后续工艺中形成的栅极相同的形状。通过牺牲栅极的形成，形成开口225，以便露出将要设置接触焊盘的部分有源区205。
参见图7A和7B，在有源区205的露出部分上通过各向异性选择外延工艺生长硅，以便在开口225内形成接触焊盘230。代替选择外延生长，在衬底200上淀积多晶硅层，然后通过CMP工艺或深刻蚀工艺进行刻蚀，形成接触焊盘230。然后，在硅衬底200上淀积第一层间绝缘层240，并进行CMP工艺以平面化硅衬底200。
第一层间绝缘层240是在形成接触焊盘之后形成的，以便防止由于第一层间绝缘层的空隙而在焊盘230之间产生桥接故障。此外，还防止了由于接触开口面积的减小产生的开口故障，并由于有源区和接触焊盘之间的接触面积减小和表面处理而减小了接触电阻。
参见图8A和8B，通过除去包括牺牲栅极绝缘层的牺牲栅极220，形成开口245。通过热氧化工艺在衬底200上生长氧化物层250，并在氧化物层250上淀积栅极材料。通过CMP工艺对栅极材料和氧化物层进行刻蚀，在通过除去牺牲栅极220而形成的开口245内形成镶嵌栅极260。形成在栅极260底部的一部分氧化物层250是栅极绝缘层251，并且形成在栅极260侧壁上的一部分氧化物层250是栅极间隔层253。栅极260可具有各种结构，如多晶硅层和钨金属层的叠层，钨的单金属层，或者多晶硅层和硅化物层的叠层。代替热氧化物层250，可以通过淀积工艺交替淀积氧化物层或高介质层，如氧化铝Al2O3、氧化铪HfO2、氧化锆ZrO2、或氧化钽Ta2O5。
在本实施例中，栅极绝缘层和包括氧化物层250的栅极间隔层是通过热氧化工艺或淀积工艺同时形成的。因此，由于栅极间隔层是热氧化物层或具有优异介电特性的高介质层，因此可以防止栅极和接触焊盘230之间产生漏电流。此时，氧化物层250的厚度为10-200埃。氧化物层250、栅极绝缘层251和栅极间隔层253具有几乎相同的厚度，换言之，它们的厚度差在7nm范围内。这种厚度差是由热氧化工艺中的氧化速度造成的，而氧化速度是由接触焊盘230和被开口245暴露的硅衬底200之间的掺杂浓度差造成的。换言之，厚度差是由淀积工艺中接触焊盘230和硅衬底200之间的阶梯覆盖造成的。
参见图9A和9B，对一部分栅极260进行深刻蚀，淀积绝缘层，如氧化物层或氮化物层。接着，进行CMP工艺以在开口245内的栅极260的顶部形成覆盖层265。在硅衬底200上淀积第二层间绝缘层270，并进行构图以形成存储结接触275，露出在后续工艺中将与电容器连接的接触焊盘的相应接触焊盘。接下来，通过各向异性外延生长在存储结接触275中选择生长硅层，形成存储结接触栓280，作为SAC接触焊盘230。另外，还可以通过在衬底上淀积层，然后通过CMP工艺或深刻蚀工艺对它进行刻蚀，由此形成存储结接触栓280。
在本发明的这个实施例中，只刻蚀了其中将要形成存储结接触275的部分第二层间绝缘层270，然后形成接触栓280。因此，形成的存储结接触的尺寸大于现有技术中存储结接触的尺寸，并且充分保证存储结接触的覆盖余量。
存储结接触栓280的底部中的横截面长度比接触焊盘230的长。即，存储结接触栓280在图13B的线IIA-IIA的位线方向的横截面长度和在图13B的线IIC-IIC的栅极方向的横截面长度比接触焊盘230的长。
参见图10A-10C，对其中将要在后续工艺中形成位线的一部分第二层间绝缘层270进行刻蚀，形成具有凹槽形状的位线图形290。换言之，通过SAC工艺对第二层间绝缘层270进行刻蚀，形成具有凹槽形状并与栅极260交叠的位线图形290。
参见图11A-11C，在衬底200上形成用于位线间隔层的绝缘层300。通过热氧化工艺或淀积工艺形成氧化物层，或者通过淀积工艺淀积高介质层，从而形成绝缘层300。接着，通过SAC工艺对第二层间绝缘层270进行刻蚀，形成位线接触310。位线接触310露出在后续工艺中连接到位线的接触焊盘230的相应接触焊盘。
参见图12A-12C，在硅衬底上淀积用于位线的导电材料，并通过CMP工艺进行刻蚀，在凹槽状位线图形290内形成位线320。位线320与栅极260交叠并通过位线接触310与相应接触焊盘230连接。
参见图13A-13C，对位线320进行预定厚度的深刻蚀。在硅衬底上淀积绝缘层，如氮化物层，并通过CMP工艺进行刻蚀，从而在具有位线图形290的位线320的被刻蚀部分上形成位线覆盖层330。位线覆盖层330在栅极线方向的横截面长度比位线320在栅极线方向的横截面长度长，如图13C所示。
虽然图中未示出，然后形成与存储结接触栓280连接的电容器，由此制造根据本发明的该实施例的DRAM器件。
图14A-14C表示根据本发明另一实施例的半导体存储器件的制造方法，其中图14A是沿着图14B的线IIIA-IIIA截取的剖视图，图14C是沿着图14B的线IIIC-IIIC截取的剖视图。
在本发明的本例中，直到接触焊盘形成工艺的制造工艺与常规DRAM制造工艺的SAC接触焊盘形成工艺相同，并且位线形成工艺和存储结接触焊盘形成工艺与本发明的前述实施例的工艺相同。
参见图14A-14C，在包括STI场隔离区401和有源区405的硅衬底400上，形成具有叠置结构的栅极420，该叠置结构包括栅极绝缘层421、栅极材料423、和栅极缝隙层427。在栅极420的侧壁上形成氮化物层的栅极间隔层430。
在衬底400上淀积第一层间绝缘层440，并进行CMP工艺以平面化硅衬底400。通过SAC工艺对第一层间绝缘层440进行刻蚀，从而形成SAC接触450，并在SAC接触450中形成SAC接触焊盘460。在衬底400上淀积第二层间绝缘层470并进行刻蚀，以便形成使在后来工艺中与存储结连接的SAC接触焊盘460的相应接触焊盘露出的存储结接触475。在存储结接触475中形成存储结接触栓480。
对其中将要形成位线的一部分第二层间绝缘层470进行刻蚀，以便形成凹槽形位线图形490。在衬底上形成用于位线间隔层的绝缘层500。绝缘层500是通过热氧化工艺或通过淀积工艺形成的氧化物层或高介质层。对第二层间绝缘层470进行刻蚀以形成位线接触510，以便露出将与位线连接的SAC接触焊盘460的相应接触焊盘。在位线图形490中通过镶嵌位线工艺形成镶嵌位线520，并通过位线接触510与用于位线的接触焊盘460连接。接着，刻蚀一部分位线520，在位线520的被刻蚀部分上形成位线覆盖层530。虽然图中未示出，进行后来的存储结制造工艺以制造电容器，由此形成根据本发明另一实施例的半导体存储器件。
如上所述，根据本发明的实施例，通过减小DRAM器件的尺寸，可以防止由于层间绝缘层中的间隙填充故障造成的空隙和桥接故障。此外，可以防止存储结接触和位线之间以及栅极和接触焊盘之间的漏电流。可以确保存储结接触和位线接触中的足够的覆盖余量，防止了开口故障并减小了接触电阻。
下面以非限制性的方式介绍本发明的实施例。本发明的实施例提供半导体存储器件及其制造方法，在该方法中，在形成位线接触之前形成存储结接触，以便增大存储结接触的尺寸，由此减小接触电阻和提高覆盖余量。
本发明的实施例提供半导体存储器件及其制造方法，其中形成镶嵌位线以防止由层间绝缘层中的空隙产生的桥接故障。
本发明的实施例提供半导体存储器件及其制造方法，该半导体存储器件包括具有高介电材料的位线间隔层，以便防止位线和存储结接触之间的漏电流。
本发明的实施例提供半导体存储器件及其制造方法，其中采用了镶嵌栅极工艺和硅外延工艺，以便防止由于层间绝缘层中的空隙而在焊盘之间产生桥接。
本发明的实施例提供半导体存储器件及其制造方法，其中形成具有高介电材料的栅极间隔层，以便防止栅极和SAC接触焊盘之间的漏电流。
本发明的实施例提供半导体存储器件及其制造方法，防止了由于开口面积的减小和表面处理产生的接触电阻的增加，并防止接触断开故障。
本发明的实施例提供半导体存储器件及其制造方法，确保了位线接触的足够的覆盖余量。
本发明的某些实施例提供一种半导体存储器件，其包括：包括栅极和在栅极两侧的接触焊盘的硅衬底；形成在衬底上的第二层间绝缘层，包括存储结接触和位线接触，第二层间绝缘层露出相应的接触焊盘，并包括凹槽形位线图形；形成在存储结接触中的存储结接触栓；和与位线图形一起形成的镶嵌位线，其通过位线接触与露出的相应接触焊盘连接。
优选地，接触焊盘和存储结接触栓都是外延硅层或多晶硅层。栅极在第一方向延伸，并且位线在与栅极交叉的第二方向延伸；存储结接触栓的底部在第一方向和第二方向的横截面长度比接触焊盘在第一方向和第二方向的横截面长度长。
位线包括形成在位线图形内的绝缘层、填充在包括绝缘层的位线图形中的位线材料、和形成在位线图形内的位线材料的顶部的覆盖层。该绝缘层用做位线间隔层，使位线和存储结接触栓绝缘。该绝缘层的材料与覆盖层的材料不同，并且覆盖层在第一方向的横截面长度比位线在第一方向的横截面长度长。该绝缘层是热氧化层或高介质层，覆盖层是氮化物层。
衬底包括栅极，该栅极具有包括栅极绝缘层、栅极材料和覆盖层的叠层结构以及在其侧壁中的间隔层。衬底还包括第一层间绝缘层，第一层间绝缘层包括在栅极两侧露出硅衬底的自对准接触和分别形成在自对准接触中的接触焊盘。
衬底包括：形成在硅衬底上的接触焊盘；其上具有覆盖层并形成在接触焊盘之间的镶嵌型栅极；形成在镶嵌栅极的底部和侧壁上的绝缘层；和形成在硅衬底上以便露出接触焊盘和覆盖层的第一层间绝缘层。在栅极底部和侧壁的部分绝缘层之间的厚度差在7nm内；形成在栅极底部的部分绝缘层用做栅极绝缘层；以及形成在栅极侧壁上的部分绝缘层用做栅极间隔层。
本发明的另一实施例提供一种半导体存储器件的制造方法，其包括以下处理：提供包括栅极和接触焊盘的硅衬底；在硅衬底上形成第二层间绝缘层；刻蚀第二层间绝缘层以形成露出接触焊盘的相应接触焊盘的存储结接触；在存储结接触中形成接触栓；刻蚀第二层间绝缘层以形成凹槽形位线图形；刻蚀第二层间绝缘层以形成露出接触焊盘的相应接触焊盘的位线接触；以及在位线图形内形成镶嵌位线，并通过位线接触与相应接触焊盘连接。
覆盖层形成方法包括以下处理：深刻蚀位线图形内的一部分绝缘层和位线材料；在硅衬底上淀积氮化物层；和通过化学机械抛光(CMP)工艺刻蚀氮化物层，以便形成覆盖层。
提供包括栅极和接触焊盘的衬底的工艺包括：在硅衬底上形成具有叠层结构的栅极以及在栅极侧壁上的间隔层，其中叠层结构包括栅极绝缘层、栅极绝缘材料和覆盖层。该工艺还包括在硅衬底上形成第一层间绝缘层，刻蚀第一层间绝缘层以形成在栅极两侧露出硅衬底的SAC接触，和在SAC接触中形成接触焊盘。
提供包括栅极和接触焊盘的衬底的工艺包括：在硅衬底上形成包括牺牲栅极绝缘层的牺牲栅极，在硅衬底上在栅极两侧形成接触焊盘，在衬底上形成第一层间绝缘层以露出接触焊盘和牺牲栅极，除去露出的牺牲栅极以形成露出硅衬底的开口，和形成包括在开口的底部和侧壁中的绝缘层的栅极和在其顶部的覆盖层。
前面已经参照本发明的优选实施例具体示出和介绍了本发明，但是本领域技术人员都能理解，在不脱离本发明的精神和范围的情况下可以在形式上和细节上做很多修改。

Claims (24)

1.一种半导体存储器件，包括：
包括栅极和在栅极两侧的接触焊盘的硅衬底；
形成在衬底上的第二层间绝缘层，包括存储结接触和位线接触，分别露出接触焊盘的相应接触焊盘，并包括凹槽形位线图形；
形成在存储结接触中的存储结接触栓；和
与位线图形一起形成的镶嵌位线，其通过位线接触与接触焊盘的露出的相应的接触焊盘连接。
2.根据权利要求1的半导体存储器件，其中接触焊盘和存储结接触栓包括外延硅层。
3.根据权利要求1的半导体存储器件，其中接触焊盘和存储结接触栓包括多晶硅层。
4.根据权利要求1的半导体存储器件，其中：
栅极在第一方向延伸，位线在与栅极交叉的第二方向延伸；并且
存储结接触栓的底部在第一方向和在第二方向的横截面长度比接触焊盘在第一方向和第二方向的横截面长度长。
5.根据权利要求4的半导体存储器件，其中位线包括：
形成在位线图形内的绝缘层；
填充在包括绝缘层的位线图形内的位线材料；和
形成在位线图形内的位线材料顶部上的覆盖层。
6.根据权利要求5的半导体存储器件，其中绝缘层用做位线间隔层，用于使位线和存储结接触栓绝缘。
7.根据权利要求5的半导体存储器件，其中绝缘层的材料与覆盖层的材料不同，并且覆盖层在第一方向的横截面长度比位线在第一方向的横截面长度长。
8.根据权利要求7的半导体存储器件，其中覆盖层包括氮化物层。
9.根据权利要求8的半导体存储器件，其中绝缘层选自热氧化物层和高介质层。
10.根据权利要求1的半导体存储器件，还包括：
包括在栅极两侧的露出硅衬底的自对准接触的第一层间绝缘层；并且其中
栅极具有包括栅极绝缘层、栅极材料、覆盖层以及在其侧壁中的间隔层的叠层结构；并且其中接触焊盘形成在自对准接触中。
11.根据权利要求1的半导体存储器件，还包括：
形成在栅极底部和侧壁上的绝缘层；和
形成在硅衬底上，并露出接触焊盘和栅极的第一层间绝缘层；
其中接触焊盘形成在硅衬底上，并且其中，栅极包括具有形成在接触焊盘之间的覆盖层的镶嵌型栅极。
12.根据权利要求11的半导体存储器件，其中：
在栅极底部的一部分绝缘层和在栅极侧壁上的一部分绝缘层之间的厚度差在7nm内；
在栅极底部的部分绝缘层包括栅极绝缘层；并且
在栅极侧壁上的部分绝缘层包括栅极间隔层。
13.一种半导体存储器件的制造方法，包括以下步骤：
提供包括栅极和接触焊盘的硅衬底；
在硅衬底上形成第二层间绝缘层；
刻蚀第二层间绝缘层，以形成露出相应接触焊盘的存储结接触；
在存储结接触中形成与相应接触焊盘连接的接触栓；
刻蚀第二层间绝缘层，以形成凹槽形位线图形；
刻蚀第二层间绝缘层，以形成露出接触焊盘的相应接触焊盘的位线接触；以及
在位线图形内形成镶嵌位线，并通过位线接触与相应的露出接触焊盘连接。
14.根据权利要求13的半导体存储器件的制造方法，其中接触焊盘和存储结接触栓包括外延生长硅层。
15.根据权利要求13的半导体存储器件的制造方法，其中接触焊盘和存储结接触栓包括多晶硅层。
16.根据权利要求13的半导体存储器件的制造方法，其中：
栅极在第一方向延伸，位线在与栅极交叉的第二方向延伸；并且
存储结接触栓的底部在第一方向和在第二方向的横截面长度分别比接触焊盘在第一方向和第二方向的横截面长度长。
17.根据权利要求16的半导体存储器件的制造方法，其中形成镶嵌位线还包括：
形成在位线图形内形成的绝缘层；
形成在包括绝缘层的位线图形内填充的位线材料；和
在位线顶部上形成覆盖层。
18.根据权利要求17的半导体存储器件的制造方法，其中形成绝缘层包括：
形成位线间隔层，用于使位线和存储结接触栓绝缘，位线间隔层选自氧化物层和高介质层组成的组。
19.根据权利要求18的半导体存储器件的制造方法，其中形成位线间隔层包括采用选自热氧化工艺和淀积工艺组成的组中的工艺形成位线间隔层。
20.根据权利要求17的半导体存储器件的制造方法，还包括：
用不同于绝缘层的材料的材料形成覆盖层，并且覆盖层在第一方向的横截面长度比位线在第一方向的横截面长度长。
21.根据权利要求20的半导体存储器件的制造方法，其中形成覆盖层包括：
深刻蚀位线图形内的一部分绝缘层和位线材料；
在硅衬底上淀积氮化物层；和
通过化学机械抛光(CMP)工艺刻蚀氮化物层，以便形成覆盖层。
22.根据权利要求13的半导体存储器件的制造方法，其中提供包括栅极和接触焊盘的硅衬底包括：
在硅衬底上形成具有栅极绝缘层、栅极绝缘材料和覆盖层的叠层结构的栅极；
在栅极侧壁上形成间隔层；
在硅衬底上形成第一层间绝缘层；
刻蚀第一绝缘层，以形成在栅极两侧露出硅衬底的自对准接触；和
在自对准接触中形成接触焊盘。
23.根据权利要求13的半导体存储器件的制造方法，其中提供包括栅极和接触焊盘的栅极包括：
在硅衬底上形成包括牺牲栅极绝缘层的牺牲栅极；
在牺牲栅极两侧的硅衬底上形成接触焊盘；
在硅衬底上形成第一层间绝缘层，以便露出接触焊盘和牺牲栅极；
除去露出的牺牲栅极，以形成露出硅衬底的开口；和
形成包括在开口的底部和侧壁上的绝缘层和在其顶部的覆盖层的栅极。
24.根据权利要求23的半导体存储器件的制造方法，其中绝缘层选自热氧化物层和高介质层组成的组；其中在栅极底部的一部分绝缘层和在栅极侧壁上的一部分绝缘层之间的厚度差在7nm内；其中在栅极底部的部分绝缘层包括栅极绝缘层；并且在栅极侧壁上的一部分绝缘层包括使栅极与接触焊盘隔离的栅极间隔层。
CNB031474772A 2002-07-12 2003-07-14 半导体存储器件和采用镶嵌位线工艺制造该器件的方法 Expired - Fee Related CN1293638C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0040806A KR100481173B1 (ko) 2002-07-12 2002-07-12 다마신 비트라인공정을 이용한 반도체 메모리장치 및 그의제조방법
KR40806/2002 2002-07-12

Publications (2)

Publication Number Publication Date
CN1477709A true CN1477709A (zh) 2004-02-25
CN1293638C CN1293638C (zh) 2007-01-03

Family

ID=30113159

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031474772A Expired - Fee Related CN1293638C (zh) 2002-07-12 2003-07-14 半导体存储器件和采用镶嵌位线工艺制造该器件的方法

Country Status (4)

Country Link
US (1) US6861313B2 (zh)
JP (1) JP2004040118A (zh)
KR (1) KR100481173B1 (zh)
CN (1) CN1293638C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165538A (zh) * 2011-12-09 2013-06-19 海力士半导体有限公司 通过镶嵌工艺制造半导体器件的方法
CN109003937A (zh) * 2017-06-07 2018-12-14 中芯国际集成电路制造(上海)有限公司 半导体存储器件的制作方法
CN110400838A (zh) * 2018-04-24 2019-11-01 三星电子株式会社 半导体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202677A1 (en) * 2006-02-27 2007-08-30 Micron Technology, Inc. Contact formation
KR100827509B1 (ko) 2006-05-17 2008-05-06 주식회사 하이닉스반도체 반도체 소자의 형성 방법
JP4470182B2 (ja) * 2006-08-25 2010-06-02 エルピーダメモリ株式会社 半導体装置の製造方法
JP4552926B2 (ja) 2006-11-20 2010-09-29 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
KR100876833B1 (ko) * 2007-06-29 2009-01-07 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
KR101076888B1 (ko) 2009-06-29 2011-10-25 주식회사 하이닉스반도체 반도체 소자의 연결 배선체 및 형성 방법
KR101102766B1 (ko) 2009-09-18 2012-01-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101062838B1 (ko) 2010-05-19 2011-09-07 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체장치 제조 방법
KR101161741B1 (ko) * 2010-12-09 2012-07-02 에스케이하이닉스 주식회사 다마신비트라인을 구비한 반도체장치 제조 방법
DE102011004323B4 (de) * 2011-02-17 2016-02-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit selbstjustierten Kontaktelementen und Verfahren zu seiner Herstellung
KR101851727B1 (ko) * 2011-12-16 2018-06-12 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101928310B1 (ko) 2012-10-18 2018-12-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20180071716A (ko) 2016-12-20 2018-06-28 삼성전자주식회사 비휘발성 메모리 장치
CN106847820B (zh) * 2017-03-07 2018-10-16 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN107507865B (zh) * 2017-08-04 2023-09-29 长鑫存储技术有限公司 晶体管及其制备方法、半导体存储器件及其制备方法
CN111785719B (zh) * 2020-06-02 2023-05-12 中国科学院微电子研究所 半导体存储器、其制作方法及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780331A (en) * 1997-01-15 1998-07-14 Taiwan Semiconductor Manufacturing Company Ltd. Method of making buried contact structure for a MOSFET device in an SRAM cell
KR100285698B1 (ko) * 1998-07-13 2001-04-02 윤종용 반도체장치의제조방법
KR20000045452A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 이중 다마신(dual damascene) 형성방법
KR100477811B1 (ko) * 1998-12-30 2005-06-08 주식회사 하이닉스반도체 반도체 소자 제조방법
US6344389B1 (en) * 1999-04-19 2002-02-05 International Business Machines Corporation Self-aligned damascene interconnect
KR100583100B1 (ko) * 1999-06-30 2006-05-24 주식회사 하이닉스반도체 반도체소자의 비트라인 형성방법
KR100307533B1 (ko) * 1999-09-03 2001-11-05 김영환 디램셀 제조 방법
KR100309799B1 (ko) * 1999-11-15 2001-11-02 윤종용 반도체 소자의 제조방법
JP4053702B2 (ja) * 1999-11-26 2008-02-27 株式会社東芝 半導体記憶装置及びその製造方法
KR20020034468A (ko) * 2000-11-02 2002-05-09 박종섭 반도체 소자의 제조 방법
US6753252B2 (en) * 2001-05-18 2004-06-22 Infineon Technologies Ag Contact plug formation for devices with stacked capacitors
JP2004022810A (ja) * 2002-06-17 2004-01-22 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165538A (zh) * 2011-12-09 2013-06-19 海力士半导体有限公司 通过镶嵌工艺制造半导体器件的方法
CN103165538B (zh) * 2011-12-09 2017-03-01 海力士半导体有限公司 通过镶嵌工艺制造半导体器件的方法
CN109003937A (zh) * 2017-06-07 2018-12-14 中芯国际集成电路制造(上海)有限公司 半导体存储器件的制作方法
CN109003937B (zh) * 2017-06-07 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体存储器件的制作方法
CN110400838A (zh) * 2018-04-24 2019-11-01 三星电子株式会社 半导体装置

Also Published As

Publication number Publication date
KR20040006513A (ko) 2004-01-24
KR100481173B1 (ko) 2005-04-07
US6861313B2 (en) 2005-03-01
US20040007727A1 (en) 2004-01-15
JP2004040118A (ja) 2004-02-05
CN1293638C (zh) 2007-01-03

Similar Documents

Publication Publication Date Title
CN1293638C (zh) 半导体存储器件和采用镶嵌位线工艺制造该器件的方法
CN109192728B (zh) 动态随机存取存储器及其制造方法
CN1035141C (zh) 半导体存储器的制造方法
US5250457A (en) Method of forming a buried bit line array of memory cells
CN1222753A (zh) 在半导体器件中形成自对准接触的方法
JP2008193078A (ja) 半導体素子の配線構造及びこれの形成方法
CN1317769C (zh) 半导体存储器件及其制造方法
KR100310824B1 (ko) 반도체장치의 캐패시터 및 그 제조방법
CN1240121C (zh) 半导体器件及使用金属镶嵌工艺制造半导体器件的方法
CN1244727A (zh) 形成自对准接触的方法
KR20210067352A (ko) 수직형 반도체 장치 및 그 제조 방법
CN1140927C (zh) 存储单元的制法
KR100408411B1 (ko) 반도체 메모리 소자 및 그 제조방법
CN1536649A (zh) 半导体装置的制造方法
CN1263137C (zh) 半导体存储器件及其使用镶嵌栅极和外延生长的制造方法
CN1534724A (zh) 自对准接触的侧壁间隔片结构及其形成方法
CN114068544A (zh) 半导体结构的制备方法
CN1614763A (zh) 制造半导体器件的方法
CN1236974A (zh) 用两个腐蚀图形制造半导体存储器件的方法
KR19990014264A (ko) 반도체 장치 및 그 제조 방법
CN1169206C (zh) 动态随机存储器电容器的制造方法
CN1767199A (zh) 动态随机存取存储单元和其阵列、及该阵列的制造方法
KR20040000016A (ko) 반도체 소자의 콘택 형성 방법
CN1314106C (zh) 埋入式沟槽电容器及其制造方法
KR100587043B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070103

Termination date: 20130714