CN1482670A - 评估内连线结构布局及其金属片电阻的方法 - Google Patents

评估内连线结构布局及其金属片电阻的方法 Download PDF

Info

Publication number
CN1482670A
CN1482670A CNA03138627XA CN03138627A CN1482670A CN 1482670 A CN1482670 A CN 1482670A CN A03138627X A CNA03138627X A CN A03138627XA CN 03138627 A CN03138627 A CN 03138627A CN 1482670 A CN1482670 A CN 1482670A
Authority
CN
China
Prior art keywords
layout
intraconnections
resistance
assessment
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA03138627XA
Other languages
English (en)
Other versions
CN1259711C (zh
Inventor
庄学理
张智援
陈永顺
侯上勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1482670A publication Critical patent/CN1482670A/zh
Application granted granted Critical
Publication of CN1259711C publication Critical patent/CN1259711C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Abstract

一种评估内连线结构中的金属片电阻的方法，包含下列步骤：首先，选择一既定制程技术等级；接着设计一测试内连线布局，其中包含至少一内连线层，且每内连线层布局中包含一系列线宽与一系列线距的交叉汇编；以该既定制程技术等级制作该测试内连线布局，完成后量测该各内连线布局层中，系列线宽与系列线距交叉汇编的阻值。最后，根据各层的系列线宽与系列线距的交叉汇编与其对应的阻值仿真一分布模型。

Description

评估内连线结构布局及其金属片电阻的方法
技术领域
本发明是有关于集成电路的布局设计，特别有关于一种评估内连线结构布局及其金属片电阻分布的方法。
背景技术
当半导体上下游产业分工体系建构完成后，IC设计产业发展的重要角色则为电子自动化设计工具(Electronic Design Automation，EDA)。而其中，一般半导体设计流程(Design Flow)，包含前段(Front-End)的设计架构、行为描述、RTL(Register Transfer Level)程序撰写、GatesLevel逻辑电路，每个阶段都经过反复合成、模拟、验证、除错等直到完成为止。之后则需经由后段(Back-End)进行实体电路布局(Layout)与布线工作。此阶段需考虑制程上的要求，例如高效能(High-performace)、低功率(Low Power)或高压等制程，另外也包含时序(Timing)或干扰(Noise)等问题的分析与解决。
而随着半导体制程走向深次微米，以蚀刻定义金属内连线结构的铝制程，逐渐被镶嵌型态(Damascene)的铜制程取代，也影响了后段实体电路布局上需要考量的关键因素。由于镶嵌型式的铜制程在集成电路的多层金属内连线结构(multi-layers interconnect)、接触洞(contact hole)、贯穿孔(Via)、沟槽(trench)，在介电层上定义开口后将铜填入的步骤，其尺寸控制的偏移较铝制程大。因此，在进行实体电路布局设计时，随着布局的集成化，必须要能预先评估实际铜制程的偏移对内连线布局的电性所可能造成的影响。
目前一般的金属内连线中，其布局需考虑阻容延迟(ResistanceCapacitance delay，RC delay)，亦即因内连线的电阻与联机间的电容而造成的延迟效应，会造成讯号传递速度降低、干扰(Noise)增大与功率消耗(power dissipation)增加等问题。目前一般的EDA抽取方法，通常利用金属片电阻(metal sheet resistance)定值以抽取计算内连线结构中的寄生电阻(parasitic resistance)。然而受铜制程的制程特性影响，因此单由金属片电阻无法准确评估金属线间的电性关系。
此外，在金属内连线结构中，由于线宽缩小且密度提高的趋势，当介电层上定义铜镶嵌的沟槽或接触洞时，其密集的金属线的实际微影制程可能产生光学邻近效应(optical proximity correction)。此种光学效应对于制程品质的干扰，也必须在进行内连线设计时一并考量。
发明内容
为了有效预先在布局设计时，评估影响多层金属内连线制程的因素，因此本发明的一个目的在于提供一种评估金属片电阻的方法，包含下列步骤：选择一既定制程技术等级。接着设计一测试内连线布局，其中包含至少一内连线层，且每内连线层布局中包含一系列线宽与一系列线距的交叉汇编。以该既定制程技术等级制作该测试内连线布局，完成后量测该各内连线布局层中，系列线宽与系列线距交叉汇编的阻值。最后，根据各层的系列线宽与系列线距的交叉汇编与其对应的阻值仿真一分布模型。
本发明更提供一种评估内连线结构中金属片电阻的方法，包含下列步骤：选择一既定制程技术等级；设计一测试内连线布局，其中包含至少一内连线层，且每内连线层布局中包含一系列线宽与一系列线距的交叉汇编；以该既定制程技术等级制作该测试内连线布局；量测各内连线布局层中，各系列线宽与各系列线距交叉汇编的阻值；根据各层的系列线宽与系列线距的交叉汇编与其对应的阻值仿真一分布模型；以及，将该分布模型汇入至一电子自动化设计工具。
本发明再提供一种评估内连线结构布局的方法，包含下列步骤：选择一既定制程技术等级；设计一测试内连线布局，其中包含至少一内连线层，且每内连线层布局中包含一系列线宽与一系列线距的交叉汇编；以该既定制程技术等级制作该测试内连线布局；量测各内连线布局层中，各系列线宽与各系列线距交叉汇编的阻值；根据各层的系列线宽与系列线距的交叉汇编与其对应的阻值仿真一分布模型；以及，根据该分布模型评估相同制程技术等级的一内连线布局设计缺陷。
借由上述分布模型与电子自动化设计工具，可在实际进行内连线布局模拟时，评估内连线布局的寄生电阻，及其时可能产生的制程缺陷及影响程度，以更为精准的金属层电阻分布提早修正内连线布局。
附图说明
图1所示为根据本发明的一实施例中的评估金属片电阻的方法流程；
图2A至图2C所示为根据本发明的一实施例中，一系列的三层式测试内连线布局的金属线宽(W)与线距(S)的对应关系；
图3A至图3C所示为根据图2A至图2C所示的测试内连线布局金属线宽(W)与线距(S)分布的实际量测阻值分布模型；
图4所示为根据本发明的一实施例中，铜制程的内连线结构的不同线宽(W)与线距(S)分布可能遭遇的制程缺陷。
具体实施方式
为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合附图，作详细说明如下：
以下以图1说明根据本发明的一实施例中，一种评估金属片电阻的方法流程。
根据产品的不同，半导体制造厂中通常同时提供数种不同制程技术等级，一般以微影设备的光学能力或能量感应能力而定，目前可量产的制程技术等级例如0.35微米(μm)、0.25微米、0.18微米或0.13微米等。由于不同的制程技术等级，其制程技术中的各种步骤与材料具有不同组合。因此，如图1所示，首先进行步骤S102：选择一既定制程技术等级。借此，可评估特定技术等级的制程对于后续内连线布局设计的主要影响因子与影响程度。
接着进行步骤S104：设计一测试内连线布局，其中包含至少一内连线层，且每内连线层布局中包含一系列由小到大的线宽宽度与一系列由小到大的线距宽度的交叉汇编。
如图2A至图2C所示，以0.13微米技术的三层金属内连线布局为例说明一测试内连线布局。如图2A所示，为在该测试内连线布局中，第一金属层(M1)中，设置一系列线宽，包含0.16μm-10μm之间的10种金属线宽(Width，W)，其中0.2μm～1.5μm属细线宽，而2μm～10μm之间属于粗线宽。并设计一系列的金属线宽间的间距(Space，S)宽度，亦即金属线与金属线之间的宽度，此系列包含0.18μm-20μm之间共14组间距，其中包含0.21μm～1μm的细线距，以及1μm～20μm之间的粗线距。如图2B所示，为在该测试内连线布局中，在层间金属层(inter metal，Mx)设置一系列线宽，包含0.2μm-10μm之间的10种金属线宽(W)，并设计一系列的金属线宽间的间距(S)，介于0.21μm-20μm之间，共14组间距，其中均涵盖细线宽与线距以及粗线宽与线距的范围。如图2C所示，为在该测试内连线布局中，顶层金属层(MT)中，设置一系列线宽，包含0.44μm-10μm之间的10种金属线宽(W)，并设计一系列的金属线宽间的间距(S)，介于0.46μm-20μm之间，共14组间距。其中均涵盖细线宽与线距以及粗线宽与线距的范围。
由图2A至图2C的比较可以看出，不同金属层，其布局的最小线宽与最小线距也不同，其设计主要根据一般金属内连线结构的设计与制程技术等级能力而定。一般的多层金属内连线结构，越上层的金属层的最小线宽(W)与最小线距(S)通常较第一金属层者略大。然而，上述线宽与线距的选择与设计方式仅供说明，本发明并非以此为限。
如上述方式完成一测试内连线布局设计后，则仍如图1所示，进行步骤S106：以该既定制程技术等级制作该测试内连线布局。以选定的制程技术，如0.13μm的制程技术的铜制程实际进行根据该测试内连线布局制造该测试内连线结构。
接着，进行步骤S108：完成后量测该各内连线布局层中，系列线宽与系列线距交叉汇编的阻值。如图2A至图2C所示，根据一系列线宽(W)与一系列线距(S)间的交叉汇编，分别由实际完成的三层式内连线结构中，量测各线宽与线距组合的实际阻值(Rs)。
最后，进行步骤S110：根据各层的系列线宽与系列线距的交叉汇编与其量测得的对应阻值仿真一分布模型。
以下如图3A至图3C所示，详细说明根据本发明的一实施例中的阻值分布模型。如图3A-1～3A-4、3B-1～3B-4、3C-1～3C-4所示分别为根据图2A、2B与2C的各层线距与线宽设计完成内连线结构后，所量测得的电阻值数据模拟的3D分布图。比较图3A、3B与3C可以看出，不同内连线金属层，其阻值的分布也产生不同的变化。另外，由于多层金属内连线结构为层层相迭，因此层数不同，金属层的阻值分布也由下层往上连带受到影响，因此上述分布仅为说明，本发明并非以此为限。
根据上述各层阻值分布模型，在较佳情况中更可包含一步骤S112：将该分布模型整合至一电子自动化设计(EDA)的工具。在一较佳实施例中，可借由将该分布模型整合至EDA抽取工具(Extraction tool)后，根据其阻值分布，更精确的评估一内连线布局中的寄生电阻(parasiticresistance)，借此避免习知以固定的金属片电阻值评估的所产生的偏差。
由于不同线宽(W)与线距(S)的宽度分布，在实际制程会对内连线结构造成不同程度的影响。以下如图4所示，为进行铜制程时，当线宽(W)与线距(S)宽度由小到大变化时，可能出现的制程缺陷成因。
由图4中可以看出，在第I区，线宽(W)与线距(S)皆小时，主要的制程缺陷为浸蚀(erosion)。浸蚀现象的发生乃由于线宽小的金属线密集之处，进行平坦化制程时，化学机械研磨(CMP)会使得该区密集的金属线与其间的氧化物高度承受到研磨液蚀刻，而低于同层中其它部分的高度，而使得该区的金属层厚度改变，导致电性变化。
仍如图4所示，在第II区，线宽(W)小而线距(S)大时，容易形成孤立线(isolated lines)，亦即，金属线的线宽小而且与其它金属线之间的距离大。此种状况主要的制程问题在于受光学邻近效应(OPC)影响。乃由于进行微影制程时，光线通过光罩上该处图案时，产生绕射现象，导致图案边缘光强度形成降级作用，使孤立线的线宽出现偏差，也导致其电性变化。
在图4的第III区中，当线宽(W)大而线距(S)小时，则宽度大的金属线容易在CMP平坦化制程时，因介电层氧化物与金属层间的研磨速率不一致，使金属线形成碟形凹陷(dishing)。另外，由于线距(S)小，使得宽大金属线间的介电层狭窄，也容易因为研磨速率的不一致，形成狭窄的介电层氧化物部分特别受到CMP研磨的浸蚀(erosion)影响，降低介电层高度，影响该区电性。
仍如图4所示，在第IV区中，线宽(W)大而线距(S)也大时，则宽大的金属线会产生碟形凹陷(dishing)，但由于线距(S)较宽，因此不易出现介电层浸蚀(erosion)问题。
因此，借由图4中的线宽(W)与线距(S)相对变化间的关系，可将图4中制程缺陷因子，对应于图3A至图3C中各层的阻值分布模型，借以判断每层中阻值偏高的成因，可能导致浸蚀(erosion)、碟形凹陷(dishing)、孤立线的光学邻近效应(isolated line OPC)等等。并根据其可能的缺陷原因，并在内连线布局设计的初进行适当修改与调整，以避免实际投产后的电性无法达到预期要求。
例如，由图3A-2中，可以看出在0.13微米的铜制程时，内连线结构的第一金属层中在金属线距(S)小(0.18μm-0.21μm)，而线宽(W)也小(0.3μm～1.0μm)时，则金属内连线的阻值会升高至80mOhm/sq。而根据图4，则可推得第一金属层(M1)在上述线距(S)与线宽(W)范围的阻值升高可能导致铜制程平坦化的浸蚀(erosion)因素。因此在布局设计时，可尽量将第一金属层的内连线线距(S)与线宽(W)避开上述区段。
或者，若根据该阻值模型分布，某一内连线的布局设计可能产生特定缺陷，但布局设计上难以避免，亦可在实际制程进行时，针对该部分的内连线结构，适当改良制程技术以加以避免。
本发明的优点之一，在于借由上述方法可以提供多层金属内连线结构在不同线宽(W)与线距(S)组合时的阻值分布模型，取代以往以固定金属片电阻值进行内连线布局设计，而可以更精确的评估不同线宽(W)与线距(S)设计组合对金属线阻值的影响。
本发明的优点之二，在于借由上述方法所得到的线宽(W)、线距(S)与对应阻值(Rs)间的分布模型，可配合制程上实际可能产生的缺陷因子，如浸蚀、光学邻近效应与碟形凹陷等问题，事先在内连线布局设计的初做适当修改，以提早避免问题的发生。

Claims (18)

1.一种评估金属片电阻的方法，包含下列步骤：
选择一既定制程技术等级；
设计一测试内连线布局，其中包含至少一内连线层，且每内连线层布局中包含一系列线宽与一系列线距的交叉汇编；
以该既定制程技术等级制作该测试内连线布局；
量测该各内连线布局层中，该系列线宽与该系列线距交叉汇编的阻值；以及
根据各层的该系列线宽与该系列线距的交叉汇编与其对应的阻值仿真一分布模型。
2.根据权利要求1所述的评估金属片电阻的方法，其中该测试内连线布局是以铜制程制作。
3.根据权利要求1所述的评估金属片电阻的方法，其中更包含一步骤：将该分布模型整合至一电子自动化设计(EDA)抽取工具。
4.根据权利要求3所述的评估金属片电阻的方法，其中更包含一步骤：以该电子自动化设计(EDA)抽取工具评估一内连线布局中的寄生电阻(parasitic resistance)。
5.根据权利要求1所述的评估金属片电阻的方法，其中更包含一步骤：以该分布模型评估一内连线布局的光学邻近效应。
6.根据权利要求1所述的评估金属片电阻的方法，其中更包含一步骤：将该分布模型评估一内连线布局的浸蚀(erosion)程度。
7.根据权利要求1所述的评估金属片电阻的方法，其中更包含一步骤：将该分布模型评估一内连线布局中的碟形凹陷(dishing)程度。
8.一种评估内连线结构中金属片电阻的方法，包含下列步骤：
选择一既定制程技术等级；
设计一测试内连线布局，其中包含至少一内连线层，且每内连线层布局中包含一系列线宽与一系列线距的交叉汇编；
以该既定制程技术等级制作该测试内连线布局；
量测该各内连线布局层中，该系列线宽与该系列线距交叉汇编的阻值；
根据各层的该系列线宽与该系列线距的交叉汇编与其对应的阻值仿真一分布模型；以及
将该分布模型汇入至一电子自动化设计工具。
9.根据权利要求8所述的评估内连线结构中金属片电阻的方法，其中该测试内连线布局是以铜制程制作。
10.根据权利要求8所述的评估内连线结构中金属片电阻的方法，其中更包含一步骤：以该电子自动化设计工具评估一内连线布局中的寄生电阻(parasitic resistance)。
11.根据权利要求8所述的评估内连线结构中金属片电阻的方法，其中更包含一步骤：以该电子自动化设计工具评估一内连线布局的光学邻近效应。
12.根据权利要求8所述的评估内连线结构中金属片电阻的方法，其中更包含一步骤：以该电子自动化设计工具评估一内连线布局的浸蚀(erosion)程度。
13.根据权利要求8所述的评估内连线结构中金属片电阻的方法，其中更包含一步骤：以该电子自动化设计工具评估一内连线布局中的碟形凹陷(dishing)程度。
14.一种评估内连线结构布局的方法，包含下列步骤：
选择一既定制程技术等级；
设计一测试内连线布局，其中包含至少一内连线层，且每内连线层布局中包含一系列线宽与一系列线距的交叉汇编；
以该既定制程技术等级制作该测试内连线布局；
量测该各内连线布局层中，该系列线宽与该系列线距交叉汇编的阻值；
根据各层的该系列线宽与该系列线距的交叉汇编与其对应的阻值仿真一分布模型；以及
根据该分布模型评估相同制程技术等级的一内连线布局设计缺陷。
15.根据权利要求14所述的评估内连线结构布局的方法，其中根据该分布模型评估一相同制程技术等级的内连线布局设计缺陷，是评估该内连线布局中的寄生电阻(parasitic resistance)。
16.根据权利要求14所述的评估内连线结构布局的方法，其中根据该分布模型评估一相同制程技术等级的内连线布局设计缺陷，是评估该内连线布局的光学邻近效应。
17.根据权利要求14所述的评估内连线结构布局的方法，其中根据该分布模型评估一相同制程技术等级的内连线布局设计缺陷，是评估该内连线布局的浸蚀(erosion)程度。
18.根据权利要求14所述的评估内连线结构布局的方法，其中根据该分布模型评估一相同制程技术等级的内连线布局设计缺陷，是评估该内连线布局中的碟形凹陷(dishing)程度。
CNB03138627XA 2002-08-27 2003-05-27 评估内连线结构布局及其金属片电阻的方法 Expired - Lifetime CN1259711C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/228,496 2002-08-27
US10/228,496 US6854100B1 (en) 2002-08-27 2002-08-27 Methodology to characterize metal sheet resistance of copper damascene process

Publications (2)

Publication Number Publication Date
CN1482670A true CN1482670A (zh) 2004-03-17
CN1259711C CN1259711C (zh) 2006-06-14

Family

ID=32092296

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03138627XA Expired - Lifetime CN1259711C (zh) 2002-08-27 2003-05-27 评估内连线结构布局及其金属片电阻的方法

Country Status (3)

Country Link
US (1) US6854100B1 (zh)
CN (1) CN1259711C (zh)
TW (1) TWI222147B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005533363A (ja) * 2001-09-28 2005-11-04 ピー・デイ・エフ　ソリユーシヨンズ　インコーポレイテツド 銅ダマシン技術におけるディッシングおよびエロージョン効果を評価するためのテスト構造
US7254792B1 (en) * 2003-06-27 2007-08-07 Cypress Semiconductor Corporation Accounting for the effects of dummy metal patterns in integrated circuits
US7343581B2 (en) * 2005-06-27 2008-03-11 Tela Innovations, Inc. Methods for creating primitive constructed standard cells
US20070083846A1 (en) * 2005-07-28 2007-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Optimized modules' proximity correction
US7590968B1 (en) 2006-03-01 2009-09-15 Tela Innovations, Inc. Methods for risk-informed chip layout generation
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8245180B2 (en) * 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US8214778B2 (en) 2007-08-02 2012-07-03 Tela Innovations, Inc. Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US7943967B2 (en) * 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US8448102B2 (en) * 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7932545B2 (en) 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US8225239B2 (en) * 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8225261B2 (en) * 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US7908578B2 (en) * 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US7763534B2 (en) * 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8247846B2 (en) * 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US7577049B1 (en) 2006-08-08 2009-08-18 Tela Innovations, Inc. Speculative sense enable tuning apparatus and associated methods
US7419609B2 (en) * 2006-11-13 2008-09-02 Texas Instruments Incorporated Method for quantifying over-etch of a conductive feature
US8286107B2 (en) * 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US7979829B2 (en) * 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US7818698B2 (en) * 2007-06-29 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate parasitic capacitance extraction for ultra large scale integrated circuits
US7851234B2 (en) 2007-11-29 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for enhanced control of copper trench sheet resistance uniformity
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
CN103650345A (zh) * 2011-07-22 2014-03-19 辉达公司 部件分析系统及方法
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
CN103983809A (zh) 2013-02-08 2014-08-13 辉达公司 Pcb板及其在线测试结构以及该在线测试结构的制造方法
US9245079B1 (en) * 2014-07-06 2016-01-26 United Microelectronics Corp. Computer implemented method for performing extraction
CN105823976B (zh) * 2015-01-09 2018-10-16 中芯国际集成电路制造(上海)有限公司 对芯片进行检测及对芯片测试结果进行验证的方法
TWI672815B (zh) * 2015-10-14 2019-09-21 聯華電子股份有限公司 金氧半導體電晶體與形成閘極佈局圖的方法
US9892218B2 (en) * 2016-04-01 2018-02-13 Synopsys, Inc. Parasitic-aware blockage

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057171A (en) 1997-09-25 2000-05-02 Frequency Technology, Inc. Methods for determining on-chip interconnect process parameters
US6243653B1 (en) 1998-08-17 2001-06-05 Vlsi Technology, Inc. Methods and apparatus for extracting parasitic capacitance values from a physical design of an integrated circuit
US6162728A (en) * 1998-12-18 2000-12-19 Texas Instruments Incorporated Method to optimize copper chemical-mechanical polishing in a copper damascene interconnect process for integrated circuit applications
JP3645129B2 (ja) * 1999-06-25 2005-05-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6381730B1 (en) 1999-07-09 2002-04-30 Sequence Design, Inc. Method and system for extraction of parasitic interconnect impedance including inductance
US6542834B1 (en) * 1999-11-24 2003-04-01 Lsi Logic Corporation Capacitance estimation
US6539526B1 (en) * 1999-12-22 2003-03-25 Texas Instruments Incorporated Method and apparatus for determining capacitances for a device within an integrated circuit
US6591407B1 (en) * 2000-03-01 2003-07-08 Sequence Design, Inc. Method and apparatus for interconnect-driven optimization of integrated circuit design
US6625006B1 (en) * 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US7117462B2 (en) * 2000-09-29 2006-10-03 Matsushita Electric Industrial Co., Ltd. Circuit operation verifying method and apparatus
US6606732B2 (en) * 2000-12-11 2003-08-12 International Business Machines Corporation Method for specifying, identifying, selecting or verifying differential signal pairs on IC packages
US6587991B1 (en) * 2001-08-28 2003-07-01 Lsi Logic Corporation Optimized metal stack strategy
US6588002B1 (en) * 2001-08-28 2003-07-01 Conexant Systems, Inc. Method and system for predictive layout generation for inductors with reduced design cycle

Also Published As

Publication number Publication date
TWI222147B (en) 2004-10-11
TW200403779A (en) 2004-03-01
US6854100B1 (en) 2005-02-08
CN1259711C (zh) 2006-06-14

Similar Documents

Publication Publication Date Title
CN1259711C (zh) 评估内连线结构布局及其金属片电阻的方法
US7363099B2 (en) Integrated circuit metrology
US8572537B2 (en) Accurate parasitic capacitance extraction for ultra large scale integrated circuits
US6189131B1 (en) Method of selecting and synthesizing metal interconnect wires in integrated circuits
US10169506B2 (en) Circuit design method and system
US7174527B2 (en) Layout verification method and method for designing semiconductor integrated circuit device using the same
US8826207B2 (en) Method of generating technology file for integrated circuit design tools
US6243653B1 (en) Methods and apparatus for extracting parasitic capacitance values from a physical design of an integrated circuit
Lee et al. Investigation of the capacitance deviation due to metal-fills and the effective interconnect geometry modeling
KR100396900B1 (ko) 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체
US7079998B2 (en) Method for analyzing power noise and method for reducing the same
US20050273739A1 (en) Pattern analysis method, pattern analysis apparatus, yield calculation method and yield calculation apparatus
CN110674612B (zh) 集成电路工艺后道互连寄生电容电阻的建模方法
US20100076580A1 (en) Semiconductor integrated circuit design method for determining thickness of wiring based on plural factors contributing to thickness of wiring
CN103218466B (zh) 集成电路设计与制造方法
CN106094422A (zh) 一种简化opc后掩模版图形的方法
US7197737B1 (en) Techniques for placing dummy features in an integrated circuit based on dielectric pattern density
JP2003282569A (ja) 半導体集積回路装置及びダミーメタルの挿入方法
Nakagawa et al. Circuit impact and skew-corner analysis of stochastic process variation in global interconnect
US7254792B1 (en) Accounting for the effects of dummy metal patterns in integrated circuits
Ma et al. Study of optimal dummy fill modes in chemical–mechanical polishing process
CN1294642C (zh) 电源杂讯的分析方法及降低方法
CN109711006A (zh) 一种冗余图形添加方法
Khursheed et al. Automation of optimal metal density filling for deep sub micron technology designs
Ren et al. Optimization of Graphical Parameter Extraction Algorithm for Chip-Level CMP Prediction Model Based on Effective Planarization Length

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060614