CN1492273A - 液晶显示器阵列基板及其制造方法 - Google Patents

液晶显示器阵列基板及其制造方法 Download PDF

Info

Publication number
CN1492273A
CN1492273A CNA031223125A CN03122312A CN1492273A CN 1492273 A CN1492273 A CN 1492273A CN A031223125 A CNA031223125 A CN A031223125A CN 03122312 A CN03122312 A CN 03122312A CN 1492273 A CN1492273 A CN 1492273A
Authority
CN
China
Prior art keywords
select lines
data line
semiconductor layer
drain electrode
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031223125A
Other languages
English (en)
Other versions
CN100442130C (zh
Inventor
李树雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1492273A publication Critical patent/CN1492273A/zh
Application granted granted Critical
Publication of CN100442130C publication Critical patent/CN100442130C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

一种LCD阵列基板,包括:在第一方向设置的多个选通线;在第二方向设置并与多个选通线交叉的多个数据线;形成在选通线和数据线的重叠区域中的半导体层,该半导体层从重叠区域以预定长度在选通线上延伸;与选通线和数据线的重叠区域隔开一定距离并部分地与半导体层接触的漏极,该漏极具有延伸出半导体层和选通线的端部;和设置在选通线的相对两侧并与漏极电连接的一对像素电极。

Description

液晶显示器阵列基板及其制造方法
技术领域
本发明涉及液晶显示器(LCD),特别是涉及LCD阵列基板及其制造方法,在该基板中,薄膜晶体管区域设置在单元像素的中心侧部分上,数据线和选通线(gate line)代替源极和栅极。
背景技术
通常,液晶显示器通过其中的液晶材料的光学各向异性和偏振来操作。由于液晶材料包括各具有薄和长结构的液晶分子,因此液晶材料根据液晶分子的排列具有方向性。因此,可以通过向液晶施加外部电场而控制液晶分子的排列方向。随着通过施加电场改变了液晶分子的排列方向,调制由液晶材料的光学各向异性造成的光偏振以显示图像信息。
液晶材料可以分成具有正介电各向异性的正(+)液晶和具有负介电各向异性的负(-)液晶,这取决于其电性质。具有正介电各向异性的液晶分子被排列成,使得它们的长轴与施加电场的方向平行,而具有负介电各向异性的液晶分子被排列成,使得它们的长轴与施加电场的方向垂直。
目前,由于其高分辨率和优异的移动图像再现能力,而广泛地使用其中薄膜晶体管和连接到薄膜晶体管的像素电极被设置成矩阵结构的有源矩阵LCD。下面将评述作为LCD的主要元件的液晶板的结构。
图1是普通LCD的部分分解透视图。参见图1,普通彩色LCD包括上基板5和下基板22。上基板5包括黑底6、包括红(R)、绿(G)和蓝(B)子滤色器的滤色器7、以及形成在滤色器7上的透明公共电极18。下基板22包括像素区(P)、形成在像素区(P)上的像素电极17和包括开关元件(T)的阵列互连线。在上基板5和下基板22之间插入液晶层15,如上所述。
下基板22被称为“阵列基板”。在下基板22上,以矩阵结构设置作为开关元件的多个薄膜晶体管,形成选通线13和数据线15以与多个薄膜晶体管交叉。像素区(P)由选通线13和与选通线13交叉的数据线15确定。形成在像素区(P)上的像素电极17由透明导电材料如具有优异透光性的氧化铟锡(ITO)构成。当像素电极17上的液晶层14的液晶分子根据从薄膜晶体管施加的信号电压排列以控制通过液晶层14的光量时,按照上述构成的LCD 11显示图像。
而且,上述构成的LCD阵列基板22是通过淀积工艺、光刻工艺(以下称为“光学处理”)、刻蚀工艺等形成的。光学工艺利用了以下原理,即当光刻胶(‘PR’)暴露于光时,发生化学反应以改变PR的性质。在光学工艺中,光通过所希望图形的掩模选择地照射到PR上,由此形成与掩模相同的图形。光学工艺包括在其上涂敷对应一般图像膜的光刻胶的PR涂敷步骤、采用掩模将光选择地照射到PR上的曝光步骤、以及除去PR的曝光部分以形成图形的显影步骤。
图2是常规LCD阵列基板的像素的部分放大平面图。参见图2,由一对选通线13和与选通线对13交叉的一对数据线15确定像素区(P)。在数据线15和选通线13交叉的位置,形成具有栅极31、源极33和漏极35的薄膜晶体管(T)。源极33和漏极35在栅极31上互相分开预定间隔,并且有源沟道(半导体层)37a暴露于源极33和漏极35之间。
在扫描脉冲施加于薄膜晶体管(T)的栅极31和栅极31的电压升高时,薄膜晶体管(T)被接通。此时,如果液晶驱动电压经过薄膜晶体管(T)的漏区和源区从数据线13施加于液晶材料,则包括液晶电容和存储电容的像素电容改变。通过重复上述操作,对应于每帧时间视频信号的电压被重复施加于LCD板的前表面的像素电容上。最后,如果任意像素被薄膜晶体管打开,则被打开的像素使来自下光源的光通过。
图3A-3D是示意地表示图2的制造LCD阵列基板的工艺流程的平面图和剖视图,在图3A-3D中,剖视图是沿着图2的线I-I’截取的。这里,虽然图3表示通过采用四个掩模的工艺形成阵列基板,该阵列基板可以通过采用五个掩模的工艺形成。如果通过采用五个掩模的工艺形成阵列基板,则可以不在数据线15下面形成半导体层37。
图3A对应第一掩模步骤,其中淀积金属如铜等并构图以形成选通线13和栅极31。接着,在其上形成选通线13等的基板上淀积栅极绝缘膜32和非晶半导体(硅)层37’、掺杂杂质的非晶半导体(硅)层36’和导电金属层33’。
图3B对应第二掩模步骤,其中导电金属层33’被构图以形成与选通线13交叉的数据线15、以预定面积从数据线15突出地形成的源极33、以及与源极33分开预定间隔的漏极35。接着,采用构图金属层做刻蚀停止层刻蚀暴露的掺杂杂质非晶硅36’,以便非晶硅层37’暴露于数据线和漏极之间。
图3C对应第三掩模步骤,其中电绝缘材料的钝化层41形成在其上形成数据线15等的基板上。钝化层41被构图形成用于漏极35的漏接触孔43。在除了栅极31、源极33和漏极35的上部、选通线13的上部、和数据线15的上部以外的像素区(P)上除去钝化层41的部分。在构图钝化层41时,钝化层41下面的半导体层37和栅极绝缘膜32被同时构图。因而,在被构图的钝化层41下面,半导体层37被刻蚀成与钝化层41相同的图形。
图3D对应第四掩模步骤,其中形成通过漏极接触孔43与漏极35接触的像素电极17。
这样,通过前述工艺形成了常规阵列基板,并且阵列基板的屏幕尺寸(screen size)大于在光学工艺中使用的曝光掩模的屏幕尺寸。于是,在曝光步骤期间,阵列基板的屏幕分为多个曝光区(shots)并重复曝光,并且随着近年来大尺寸LCD的批量生产,这个重复处理进一步被普及。然而,曝光设备的精度限制使LCD的图像质量由于在曝光区之间的失准产生的接缝缺陷(stitch failure)而降低。
而且,在通过采用图3B的掩模步骤构图导电金属层而形成确定与选通线、源极和与源极分开一定间隔的漏极交叉的像素区的数据线的情况下,曝光设备等的精度限制使掩模不精确地符合预定规格,因此某种程度地偏离准确位置。结果是,产生了栅极和源极/漏极不规则地重叠每个像素区的覆盖缺陷,因此LCD的图像质量下降。
参见图4,详细说明在LCD中图像质量下降的现象。图4A-4C表示根据源极/漏极与栅极的接触面积的接缝/重叠缺陷。
在图4A-4C中,接缝缺陷是在相同层上的曝光区之间的对准度不恒定时产生的问题,并且重叠缺陷是由于不同层之间的掩模的失准产生的问题。然而,由于接缝缺陷的结果与失准缺陷的结果相同,因此它们的说明参考相同的图4B和4C。
图4A是其中没有产生接缝/重叠(stitch/overlay)缺陷的薄膜晶体管区域的平面图和剖面图。
参见图4A,由于栅极31和源极33之间以及栅极31和漏极35之间存在重叠区域而产生寄生电容Cgs和Cgd。当薄膜晶体管导通时,寄生电容使液晶电压改变了ΔV,因此在初始施加电压和施加于液晶的电压之间产生电压差。ΔV由下列等式1近似表示。
ΔV = C gd C gd + C LC + C ST Δ V g - - - - ( 1 )
其中Cgd是寄生电容,CLC是液晶电容,CST是存储电容,并且ΔVg是导通和截止状态的栅极电压Vgh和Vgl之间的电压差。
这样,由于电压差ΔV,当显示图像时产生图像不利地变暗和变亮的现象,即闪烁。在操作LCD的同时,通过把公共电压从数据信号电压的中心移动ΔV,以便删除直流(dc)分量,由此可克服闪烁。换言之,如果在各个像素中产生的ΔV恒定,通过把公共电压移动一个恒定量可以克服闪烁。
如图4A所示,如果多个像素中相对于各个薄膜晶体管区域的寄生电容是恒定的,则可以解决这个问题。然而,如果由于接缝和/或重叠缺陷而使多个像素中相对于各个薄膜晶体管区域的寄生电容不恒定,则通过把公共电压(Vcom)移动一个恒定量不能克服闪烁。
图4B和4C是产生接缝/重叠缺陷的薄膜晶体管区域的平面图和剖面图。
如果产生接缝缺陷(即曝光区之间的失准)或重叠缺陷(即在不同层之间产生掩模失准),则在栅极31和源极33之间的重叠区域与栅极31和漏极35之间的重叠区域之间产生差异。因此产生寄生电容Cgs和Cgd之间的差。换言之,如图4B所示,在漏极35的侧面向着源极33的侧面失准的状态中,栅极和漏极之间的电容Cgd变大。同时,如图4C所示,在源极33的侧面向着漏极35失准的状态中,栅极和漏极之间的电容Cgd变小。
如上所述,如果在每个像素区域中产生寄生电容之间的差,这表示电容Cgd改变ΔV,ΔV的值变得不恒定,因此象常规技术那样只通过把公共电压(Vcom)移动一个恒定量不可能解决闪烁问题。因此,由LCD阵列基板的常规制造方法制造的阵列基板在克服由接缝和/或重叠缺陷产生的LCD的图像失衡问题上有困难。
发明内容
相应地,本发明涉及LCD阵列基板及其制造方法,其基本上解决了由于相关技术的限制和缺点造成的一个或多个问题。
本发明的一个目的是提供LCD阵列基板及其制造方法,其去除了由于重叠和接缝缺陷产生的寄生电容的改变。
本发明的附加特征和优点部分地体现在下面的文字说明中,另一部分对于阅读了下面说明的本领域普通技术人员来说是显而易见的,或者可以从本发明的实施中学习到。通过在文字说明和权利要求书以及附图中特别指出的结构可实现和达到本发明的目的和其它优点。
为实现这些和其它优点并根据本发明的目的,如这里所实施和广泛说明的,LCD阵列基板包括:在第一方向设置的多个选通线;在第二方向设置以与多个选通线交叉的多个数据线;形成在选通线和数据线的重叠区域的半导体层,该半导体层从该重叠区域以预定长度在选通线上延伸;与选通线和数据线的重叠区域隔开一定距离并部分地与半导体层接触的漏极,该漏极具有延伸出半导体层和选通线的端部;和设置在选通线的相对两侧并与漏极电连接的一对像素电极。
在另一个方面,LCD阵列基板包括:在第一方向设置的多个选通线;在第二方向设置以与多个选通线交叉的多个数据线;形成在选通线和数据线的重叠区域的半导体层,该半导体层从该重叠区域以预定长度在选通线上延伸;与选通线和数据线的重叠区域隔开一定距离并部分地与半导体层接触的漏极,该漏极具有延伸出选通线侧部的端部;和与漏极的端部电连接并与选通线的至少一部分重叠的像素电极。
在本发明的另一方面中,LCD阵列基板的制造方法包括以下步骤:在基板上形成多个选通线;在其上形成选通线的基板上依次形成栅极绝缘膜和半导体层;在半导体层上形成多个数据线和一个漏极;在具有数据线、漏极、选通线和半导体层的基板的整个表面上形成钝化层;在漏极的两端上形成的钝化层中形成接触孔;以及形成通过接触孔与漏极电连接的一对像素电极。
在本发明的另一方面,LCD阵列基板的制造方法包括以下步骤:在基板上形成多个选通线;在其上形成选通线的基板上依次形成栅极绝缘膜和半导体层;在半导体层上形成多个数据线和一个漏极;在具有数据线、漏极、选通线和半导体层的基板的整个表面上形成钝化层;在漏极的两端上形成的钝化层中形成接触孔;以及形成通过接触孔与漏极电连接并与对应的一个选通线重叠的像素电极。
应该理解,前面一般性的说明和下面本发明的详细说明都是示意性的和解释性的并用于提供所要求保护的本发明的进一步解释。
附图说明
被包含以提供本发明的进一步理解并结合构成本申请的一部分的附图示出了本发明的实施例,并与文字说明一起用于解释本发明的原理。
在附图中:
图1是普通液晶显示器的部分分解的透视图;
图2是常规LCD阵列基板的像素的部分放大平面图;
图3A-3D是表示用于制造图2的LCD阵列基板的工艺流程的平面和剖面图,其中剖面图是沿着图2的线I-I’截取的;
图4A-4C表示在图2的LCD阵列基板中根据与栅极接触的源极/漏极的接触区域的接缝/重叠缺陷的平面图和剖面图,其中剖面图是沿着线I-I’截取的;
图5是根据本发明一个示例实施例的LCD阵列基板的部分放大平面图;
图6A-6E是示意性地表示为获得图5的LCD阵列基板的工艺流程的平面图和剖面图,其中剖面图是沿着图5的线II-II’和III-III’截取的;
图7是根据本发明另一示例实施例的LCD阵列基板的部分放大平面图;
图8A-8E是示意性地表示为获得图7的LCD阵列基板的工艺流程的平面图和剖面图,其中剖面图是沿着图7的线V-V’和VI-VI’截取的;
图9A和9B是沿着图5的线V-V’和图7的线VII-VII’截取的剖面图;和
图10A-10E表示根据本发明克服接缝/重叠缺陷的薄膜晶体管结构的放大平面图。
具体实施方式
下面参照附图中的例子详细说明本发明的优选实施例。
图5是根据本发明一个示例实施例的LCD阵列基板的部分放大平面图。
参见图5,LCD阵列基板的单元像素形成在由在水平方向互相相邻的一对数据线15、15’以及与数据线对15、15’交叉的选通线13的上部区域和下部区域限定的像素区(P)中。在数据线15和选通线13交叉的部位形成薄膜晶体管(T)。这里,上部区域和下部区域表示按照以下方式设计的区域,即,由选通线13限定的像素区(P)不与由在向上和向下方向上与选通线13相邻的选通线13’限定的另一像素区P’重叠。
而且,薄膜晶体管(T)包括在交叉点的选通线13和数据线15、以及与数据线15分开预定距离的漏极35。在交叉点的选通线13和数据线15之间,形成半导体层37。半导体层37在选通线13上突出预定量。在交叉点的选通线13和数据线15直接用做薄膜晶体管的栅极和源极。而且,数据线15和漏极35在形成在选通线13上的半导体层37上互相分开预定间隔。在数据线15和漏极35之间露出的部分半导体层37用做从数据线15向漏极35传输信号的沟道37a。
漏极35形成为使得其两端位于半导体层37的外部并分别与一对像素电极17、17’连接。像素电极对17,17’形成在上述像素区(P)内,并与选通线13和在水平方向互相相邻的数据线15、15’隔开预定间隔,由此形成单个单元像素。
更详细地说,随着扫描脉冲施加于薄膜晶体管(T)的选通线13上并且薄膜晶体管(T)导通,液晶驱动电压经过薄膜晶体管(T)的沟道37a和漏极35从数据线13施加于像素电极对17、17’上。此时,相同的液晶驱动电压分别施加于像素电极对17、17’,这表示像素电极对17、17’用做一个单元像素。
图6A-6E是表示图5的LCD阵列基板的制造流程的示意平面图和剖面图。此处,剖面图是沿着图5的线II-II’和线III-III’截取的。图6表示该阵列基板通过采用五个掩模的工艺形成,但是该阵列基板可以通过采用四个掩模的工艺形成。而且,图6表示半导体层37形成在数据线15、15’的下面。然而,在不形成薄膜晶体管(T)的数据线15、15’的下面可以不形成半导体层37。
图6A对应第一掩模步骤,其中淀积金属如铜等并构图以形成选通线13。接着,在其上形成选通线13的基板上形成栅极绝缘膜32和非晶硅层37’。
图6B对应第二掩模步骤,其中构图非晶硅层37’以形成有源线,即半导体层37。此时,半导体层37被构图以便形成在选通线13和要在后面步骤中形成的数据线15的交叉点。此处,如图6B所示,半导体层37在垂直方向在选通线13上突出预定量。或者,半导体层37可以形成在数据线15下面的区域中以及构图区域中,这是为了克服在数据线15由钼(Mo)等构成时粘接力下降的缺陷。相应地,在数据线15由不会在粘接性上出现问题的铬(Cr)等构成的情况下,不需要相对于数据线15下面的区域对半导体层37构图。但是,图6B显示相对于数据线15下面的区域对半导体层37构图。
图6C对应第三掩模步骤,其中在半导体层37上形成导电金属层并构图以形成数据线15和漏极35。数据线15形成得与选通线13垂直交叉,并且漏极形成为与数据线15隔开一定距离。在选通线13和数据线15的交叉点和在漏极35下面形成半导体层37。而且,在数据线15和漏极之间露出的半导体层37形成用于从数据线向漏极35传输信号的沟道。此外,在形成漏极35时,漏极35的两端被构图以便不与半导体层37重叠而是位于半导体层37的外部。
如果进行采用四个掩模的工艺,则可以把图6B和6C中示出的使用第二掩模和第三掩模的步骤组合成单一步骤。这种方法是通过以下步骤进行的:淀积栅极绝缘膜、非晶硅层、掺杂杂质的非晶硅层和导电金属层,并构图导电金属层以形成与选通线交叉的数据线、以及与数据线隔开一定间隔的漏极,并用构图金属层做为刻蚀停止层,刻蚀露出的掺杂杂质的非晶硅层,以便非晶硅层在数据线和漏极之间露出。根据上述四个掩模的工艺,在数据线15、15’的下面形成半导体层37。
接下来,图6D对应第四掩模步骤,其中在其上形成了数据线15和漏极35的基板上形成绝缘材料的钝化层41。钝化层41被构图以在漏极35的两端形成漏极接触孔43,并且除了选通线13和漏极35的上部以及选通线13和数据线15的上部之外,除去像素区(P)上的钝化层41。
最后,图6E对应第五掩模步骤,其中形成通过漏极35的两端的接触孔43与漏极35接触的像素电极对17、17’。此时,像素电极对17、17’分别形成为与通过像素区(P)的选通线13在向上和向下方向上分别隔开预定间隔,以相对于像素区(P)形成单一像素。换言之,相同的液晶驱动电压施加于像素电极对17、17’。
图7是根据本发明另一示例实施例的LCD阵列基板的部分放大平面图。
比较图7的结构与图5的结构,可以看出其间的差别。例如,图5中所示的像素电极对17、17’形成得与通过像素区(P)的选通线13隔开一定间隔,图7中的像素电极19不与选通线13分开,而是与通过像素区(P)的选通线13的上部以预定部分重叠。借此,可以形成每单元像素的存储电容器。
参见图7,LCD阵列基板的单元像素形成在由在水平方向互相相邻的一对数据线15、15’以及与数据线对15、15’交叉的选通线13的上部区域和下部区域限定的像素区(P)中。在数据线15和选通线13的交叉点形成薄膜晶体管(T)。这里,上部区域和下部区域表示按以下方式设计的区域:由选通线13限定的像素区(P)不与由在向上和向下的方向上与选通线13相邻的选通线13’限定的另一像素区P’重叠。
薄膜晶体管(T)包括在交叉点的选通线13和数据线15、以及与数据线15分开预定距离的漏极35。在交叉点的选通线13和数据线15之间形成半导体层37。半导体层37在选通线37上突出预定量。而且,数据线15和漏极35在形成在选通线13上的半导体层37上互相分开预定间隔。在数据线15和漏极35之间具有露出部分的半导体层37用做从数据线15向漏极输送信号的沟道37a。此外,漏极35形成为使得其两端位于半导体层37的外部并分别与像素电极19的两边缘部分电连接。
像素电极19形成得以预定部分与选通线13重叠,但不与像素区(P)内的半导体层37重叠。在像素区(P)内以预定部分互相重叠的选通线13和像素电极19用做存储电容器的第一和第二电极。
考虑到以矩阵结构排列的单元像素区的尺寸,在各个单元像素中形成的存储电容器的电容是可控制的。在本发明的情况下,通过控制像素区(P)内的选通线13和像素电极19之间的重叠区域,可以适当控制存储电容器的电容。
图8A-8E是示意性的表示图7的LCD阵列基板的制造流程的平面图和剖面图,其中剖面图是沿着图7的线V-V’和VI-VI’截取的。这里,通过采用五个掩模的工艺形成阵列基板,但是可以通过采用四个掩模的工艺形成阵列基板。而且,图8示出了半导体层37形成在数据线15、15’的下面。但是,半导体层37可以不形成在不形成薄膜晶体管(T)的数据线15、15’的下面。此外,图8A-8E所示内容与图6A-6E在工艺步骤上相似,除了像素电极对(图6E)不分开形成而是像素电极19(图8E)与通过像素区的选通线的上部以预定部分重叠之外。相应地,省略了图8A-图8E的说明。
下面参照图9详细说明分别在图5和7中所示的示例实施例之间的差别。图9A和9B是沿着图5的线IV-IV’和图7的线VII-VII’截取的剖面图。通过图9A和9B,很容易区别出这两个实施例之间的差别。
例如,图9A示出了在图5中所示示例实施例中的通过像素区(P)的选通线13以及在向上和向下方向上与选通线13隔开的像素电极对17、17’的剖面图。由于与从数据线接收信号的漏极的两端连接的像素电极对17、17’相对于每个单元像素分开并接收相同信号,因此它们形成一个信号像素。为此,虽然漏极两端之一是断开的,但是由于另一端仍然连接,因此可以克服点缺陷。
接着,图9B示出了在图7的另选实施例中的形成为与通过像素区(P)的一部分选通线13重叠但不与像素区(P)内的半导体层重叠的像素电极19的剖面图。此处,以预定量在像素区(P)内互相重叠的选通线13和像素电极19用做存储电容器的第一和第二电极。相应地,通过改变在像素区(P)内的选通线13和像素电极19之间的重叠面积,可以控制存储电容器的电容。
在图9A和9B中,标记32和41分别表示栅极绝缘膜和钝化膜。上述实施例是通过图6和8的工艺形成的。然后,根据通过上述工艺制造的本发明的阵列基板,可以克服由光刻曝光设备中的精度限制造成的接缝和/或重叠缺陷。下面将介绍接缝和重叠缺陷。
通常,阵列基板的显示尺寸大于光刻处理中使用的曝光掩模的尺寸。因此,在曝光步骤期间,阵列基板的整个区域被分成多个曝光区并重复曝光。在这种情况下,由于曝光设备具有其精度限制,因此可能产生曝光区之间的失准。接缝现象表示这种失准。而且,在选通线上形成数据线和源极/漏极时,由于曝光设备的精度限制等使掩模不完全符合,而是变形。因此在每个像素区选通线和漏极可能不规则地重叠。这称为重叠缺陷。
如果在现有技术中发生接缝或重叠缺陷,则将使每个像素区的寄生电容不同,因此LCD的图像质量下降。然而,根据本发明的实施例的结构,即使发生接缝和/或重叠缺陷(例如,即使曝光区和/或掩模失准),由于在每个像素区的薄膜晶体管区内形成不允许寄生电容改变的足够的余量,因此可以克服这个缺陷。
在图5和7中所示的各个实施例中,由于放大的薄膜晶体管区域互相一致并且上述接缝和/或重叠缺陷在薄膜晶体管区域中是有问题的,因此将参照图10A-10E通过本发明的实施例中的放大薄膜晶体管区域介绍克服接缝和/或重叠缺陷的过程。图10A-10E表示通过根据本发明的薄膜晶体管结构克服接缝和/或重叠缺陷的技术。
这里,接缝缺陷是在同一层上的曝光区之间的对准度不恒定时产生的问题,重叠缺陷是由于不同层之间的掩模的失准产生的问题。然而,由于结果(例如薄膜晶体管区域内的寄生电容在每个像素区改变的现象)是相同的,因此不再分开说明。
图10A是薄膜晶体管区域的平面图和剖面图(沿着线VIII-VIII’截取的)。
参见图10A,由于在选通线13和数据线15之间存在重叠部分(S1)和在选通线15和漏极35之间存在重叠部分(S2),因此产生寄生电容(Cgd)。当薄膜晶体管导通时,寄生电容使液晶电压改变ΔV,因此在初始施加电压和液晶施加电压之间产生电压差。ΔV可近似由下列等式2表不:
ΔV = C gd C gd + C LC + C ST Δ V g - - - - ( 2 )
其中,Cgd是寄生电容,CLC是液晶电容,CST是存储电容,ΔVg是导通和截止状态下的栅极电压Vgh和Vgl之间的电压差。
这样,由于电压差ΔV,发生图像不利地变暗和变亮的现象(即闪烁)。可以通过将公共电压(Vcom)从数据信号电压的中心移动ΔV来克服闪烁,以便当LCD工作时消除直流(dc)分量。换言之,在各个像素中产生的ΔV恒定的情况下,可通过把公共电压调节一个恒定量来克服闪烁。
因而,如图10A所示,如果多个像素中的相对于各个薄膜晶体管区域的寄生电容是恒定的,则可以解决这个问题。然而,如果由于接缝和/或重叠缺陷而使多个像素中的相对于各个薄膜晶体管区域的寄生电容不恒定,则通过把公共电压(Vcom)调节一个恒定量不能克服闪烁问题。为克服这个问题,在每个像素区的薄膜晶体管区域内形成足够的余量,使得即使发生接缝和/或重叠缺陷,即曝光区和/或掩模失准,寄生电容也不会改变。
图10B和10C表示由于接缝和/或重叠缺陷,使得数据线15和漏极35被构图为向左边和右边偏置,图10D和图10E表示由于接缝和/或重叠缺陷,使得数据线15和漏极35被构图为向上和向下方向偏置。
参见图10B-10E,根据本发明的结构,虽然产生接缝和/或重叠缺陷和曝光区和/或掩模失准,在选通线13和数据线15之间以及选通线13和漏极35之间的重叠区域(S1、S2)中也不产生差别,因此相对于像素区(P)的寄生电容之间的差也不存在。
根据本发明的薄膜晶体管结构,由于因接缝和/或重叠缺陷而不产生每个像素区的寄生电容的差,因此只通过把公共电压(Vcom)调节一个恒定量就可以克服闪烁问题。因而,LCD阵列基板的制造工艺制造的阵列基板可以解决由于接缝和/或重叠缺陷产生的LCD图像失衡问题。
如上所述,在根据本发明的LCD阵列基板及其制造方法中,消除了可能由于接缝和/或重叠缺陷而在每个像素的薄膜晶体管区域中形成的寄生电容的差,因此可以使与LCD的点相关的图像质量缺陷最小化。此外,在制造大尺寸LCD时,在不需要任何附加工艺的情况下可以克服接缝和/或重叠缺陷。
对于本领域技术人员来说可以对本发明做各种修改和改变。这样,本发明应该覆盖落入所附权利要求书及其等同物范围内的本发明的各种修改和改变。

Claims (22)

1、一种LCD阵列基板,包括:
在第一方向设置的多个选通线;
在第二方向设置并与多个选通线交叉的多个数据线;
形成在选通线和数据线的重叠区域中的半导体层,该半导体层从重叠区域以预定长度在选通线上延伸;
与选通线和数据线的重叠区域隔开一定距离并部分地与半导体层接触的漏极,该漏极具有延伸出半导体层和选通线的端部;和
设置在选通线的相对两侧并与漏极电连接的一对像素电极。
2、根据权利要求1的LCD阵列基板,其中像素电极对连接到漏极的端部。
3、根据权利要求1的LCD阵列基板,其中每一个像素电极形成在由一对相邻的数据线以及与该数据线对交叉的一个选通线相邻的区域限定的像素区内。
4、根据权利要求1的LCD阵列基板,其中像素电极对分别形成为与通过像素区的选通线隔开预定间隔,并且像素电极对相对于像素区限定一个单元像素。
5、根据权利要求1的LCD阵列基板,其中数据线和漏极之间的半导体层部分限定一个沟道,该沟道根据来自选通线的信号允许从数据线向漏极传输信号。
6、一种LCD阵列基板,包括:
在第一方向设置的多个选通线;
在第二方向设置并与多个选通线交叉的多个数据线;
形成在选通线和数据线的重叠区域中的半导体层,该半导体层从重叠区域以预定长度在选通线上延伸;
与选通线和数据线的重叠区域隔开一定距离并部分地与半导体层接触的漏极,该漏极具有延伸出选通线侧部的端部;和
与漏极的端部电连接并与选通线的至少一部分重叠的像素电极。
7.根据权利要求6的LCD阵列基板,其中漏极的端部延伸出半导体层区域。
8、根据权利要求6的LCD阵列基板,其中像素区由一对相邻的数据线以及与该数据线对交叉的一个选通线相邻的区域限定。
9、根据权利要求6的LCD阵列基板,其中像素区被限定为与通过像素区的选通线重叠,使得像素电极在选通线上延伸但不在半导体层上延伸。
10、根据权利要求6的LCD阵列基板,其中选通线和像素电极用做一个存储电容器的第一和第二电极。
11、根据权利要求6的LCD阵列基板,其中数据线和漏极之间的半导体层部分限定一个沟道,该沟道根据来自选通线的信号允许从数据线向漏极传输信号。
12、一种LCD阵列基板的制造方法,包括以下步骤:
在基板上形成多个选通线;
在其上形成了选通线的基板上依次形成栅极绝缘膜和半导体层;
在半导体层上形成多个数据线和一个漏极;
在具有数据线、漏极、选通线和半导体层的基板的整个表面上形成钝化层;
在形成在漏极两端的钝化层中形成接触孔;和
形成通过接触孔与漏极电连接的一对像素电极。
13、根据权利要求12的制造方法,其中半导体层被构图以便形成在选通线和数据线的重叠区域中,并进一步从数据线在选通线上延伸。
14、根据权利要求12的制造方法,其中像素电极对形成在由一对相邻的数据线以及与该数据线对交叉的一个选通线相邻的区域限定的像素区内。
15、根据权利要求14的制造方法,其中像素电极对形成为与通过像素区的选通线在向上和向下方向上隔开预定间隔。
16、根据权利要求12的制造方法,其中漏极的两端延伸出半导体层。
17、一种LCD阵列基板的制造方法,包括以下步骤:
在基板上形成多个选通线;
在其上形成了选通线的基板上依次形成栅极绝缘膜和半导体层;
在半导体层上形成多个数据线和一个漏极;
在具有数据线、漏极、选通线和半导体层的基板的整个表面上形成钝化层;
在形成在漏极两端的钝化层中形成接触孔;和
形成通过接触孔与漏极电连接并与一个对应选通线重叠的像素电极。
18、根据权利要求17的制造方法,其中半导体层被构图以便形成在选通线和数据线的重叠区域中,并进一步从数据线延伸到选通线上。
19、根据权利要求17的制造方法,其中像素区由一对相邻的数据线以及与该数据线对交叉的一个选通线相邻的区域限定。
20、根据权利要求17的制造方法,其中像素区被限定为与通过像素区的选通线重叠,使得像素电极延伸到选通线上但不延伸到半导体层上。
21、根据权利要求17的制造方法,其中漏极的两端延伸出半导体层。
22.根据权利要求1的LCD阵列基板,其中多个数据线和多个选通线基本上以直角交叉。
CNB031223125A 2002-10-21 2003-04-25 液晶显示器阵列基板及其制造方法 Expired - Lifetime CN100442130C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0064275A KR100539833B1 (ko) 2002-10-21 2002-10-21 액정표시장치용 어레이 기판 및 그 제조방법
KR0064275/2002 2002-10-21

Publications (2)

Publication Number Publication Date
CN1492273A true CN1492273A (zh) 2004-04-28
CN100442130C CN100442130C (zh) 2008-12-10

Family

ID=32089745

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031223125A Expired - Lifetime CN100442130C (zh) 2002-10-21 2003-04-25 液晶显示器阵列基板及其制造方法

Country Status (5)

Country Link
US (2) US7196761B2 (zh)
JP (1) JP2004145270A (zh)
KR (1) KR100539833B1 (zh)
CN (1) CN100442130C (zh)
TW (1) TW591319B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426111C (zh) * 2005-09-15 2008-10-15 友达光电股份有限公司 有源元件阵列基板及其像素单元的修补方法
CN101131515B (zh) * 2006-08-21 2010-06-16 中华映管股份有限公司 薄膜晶体管阵列基板及液晶显示装置
CN101533805B (zh) * 2008-03-13 2010-12-15 中华映管股份有限公司 像素结构及其制造方法
WO2011079533A1 (zh) * 2009-12-28 2011-07-07 深超光电(深圳)有限公司 像素结构
CN102156367A (zh) * 2010-08-04 2011-08-17 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器
CN1794075B (zh) * 2005-12-26 2011-11-30 友达光电股份有限公司 液晶显示装置及其形成方法
CN101697051B (zh) * 2005-12-26 2012-04-18 友达光电股份有限公司 液晶显示装置及其形成方法
CN102176100B (zh) * 2005-12-26 2012-10-03 友达光电股份有限公司 液晶显示装置及其形成方法
CN108305589A (zh) * 2016-12-28 2018-07-20 矽创电子股份有限公司 显示设备的驱动模块及驱动方法
CN109828419A (zh) * 2019-04-08 2019-05-31 惠科股份有限公司 阵列基板及其制作方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539833B1 (ko) * 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100484948B1 (ko) * 2002-12-18 2005-04-22 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치
KR101189267B1 (ko) 2004-12-03 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
JP2005316404A (ja) * 2004-03-31 2005-11-10 Seiko Epson Corp 電気光学装置及び電子機器
JP4844027B2 (ja) * 2004-07-16 2011-12-21 カシオ計算機株式会社 垂直配向型の液晶表示素子
CN100476554C (zh) * 2004-08-31 2009-04-08 卡西欧计算机株式会社 垂直取向型有源矩阵液晶显示元件
CN100492141C (zh) * 2004-09-30 2009-05-27 卡西欧计算机株式会社 垂直取向型有源矩阵液晶显示元件
KR100752876B1 (ko) * 2004-11-30 2007-08-29 가시오게산키 가부시키가이샤 수직배향형의 액정표시소자
JP4639797B2 (ja) * 2004-12-24 2011-02-23 カシオ計算機株式会社 液晶表示素子
US8068200B2 (en) * 2004-12-24 2011-11-29 Casio Computer Co., Ltd. Vertical alignment liquid crystal display device in which a pixel electrode has slits which divide the pixel electrode into electrode portions
TWI283073B (en) * 2005-12-14 2007-06-21 Au Optronics Corp LCD device and fabricating method thereof
KR20070074130A (ko) * 2006-01-06 2007-07-12 삼성전자주식회사 표시패널
US20070229744A1 (en) * 2006-03-29 2007-10-04 Casio Computer Co., Ltd. Vertically aligned liquid crystal display device
US20070229722A1 (en) * 2006-04-03 2007-10-04 Wen-Hsiung Liu Pixel structure and liquid crystal display panel thereof
KR20080000496A (ko) * 2006-06-27 2008-01-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5008412B2 (ja) * 2007-02-01 2012-08-22 エルジー ディスプレイ カンパニー リミテッド 画像表示装置、および画像表示装置の駆動方法
CN101398587B (zh) * 2007-09-29 2011-02-16 北京京东方光电科技有限公司 水平电场型液晶显示装置的像素结构
EP2405874B1 (en) * 2009-03-13 2013-05-01 The Procter and Gamble Company Process for making an embossed web
JP5687487B2 (ja) * 2010-12-28 2015-03-18 株式会社ジャパンディスプレイ 駆動回路
KR101970783B1 (ko) 2012-05-07 2019-04-23 삼성디스플레이 주식회사 반도체 장치
TWI505000B (zh) * 2013-02-19 2015-10-21 Innolux Corp 液晶面板
KR102293604B1 (ko) 2014-09-04 2021-08-24 삼성전자주식회사 자발광 액정 표시 장치
CN107209429B (zh) * 2015-02-12 2022-10-14 株式会社半导体能源研究所 显示装置
KR20210016108A (ko) * 2019-07-31 2021-02-15 삼성디스플레이 주식회사 표시 장치

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112333A (en) 1977-03-23 1978-09-05 Westinghouse Electric Corp. Display panel with integral memory capability for each display element and addressing system
JPS62106666A (ja) 1985-11-05 1987-05-18 Canon Inc 絶縁ゲ−ト形トランジスタ
JPS62169125A (ja) 1986-01-22 1987-07-25 Seiko Epson Corp 液晶表示パネルの製造方法
JPH07111522B2 (ja) 1988-06-16 1995-11-29 カシオ計算機株式会社 Tftパネルの製造方法
JP3245614B2 (ja) * 1991-11-15 2002-01-15 カシオ計算機株式会社 薄膜素子の製造方法
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
US5247194A (en) 1991-05-24 1993-09-21 Samsung Electronics Co., Ltd. Thin film transistor with an increased switching rate
DE69332575T2 (de) 1992-09-18 2003-11-20 Hitachi Ltd Flüssigkristall-Anzeigevorrichtung
JPH08179341A (ja) 1994-12-22 1996-07-12 Matsushita Electric Ind Co Ltd 液晶表示装置およびその駆動方法
JPH095764A (ja) 1995-06-20 1997-01-10 Hitachi Ltd 液晶表示基板
JPH095746A (ja) * 1995-06-21 1997-01-10 Nec Corp 液晶表示素子の配向処理方法および装置
JPH0921996A (ja) * 1995-07-07 1997-01-21 Toshiba Corp アクティブマトリクス型表示装置
JP3474975B2 (ja) 1995-09-06 2003-12-08 株式会社 日立ディスプレイズ 液晶表示装置およびその製造方法
JP3396130B2 (ja) 1996-06-03 2003-04-14 シャープ株式会社 液晶表示装置
JP2776376B2 (ja) 1996-06-21 1998-07-16 日本電気株式会社 アクティブマトリクス液晶表示パネル
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JPH10142633A (ja) 1996-11-15 1998-05-29 Mitsubishi Electric Corp 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置
US6026653A (en) 1997-05-13 2000-02-22 Presnell; David M. Marine air conditioner
JP3228202B2 (ja) 1997-11-18 2001-11-12 日本電気株式会社 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法
KR100336885B1 (ko) * 1998-06-30 2003-06-12 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자
KR100336888B1 (ko) * 1998-09-07 2003-06-12 주식회사 현대 디스플레이 테크놀로지 액정표시소자
US6266166B1 (en) 1999-03-08 2001-07-24 Dai Nippon Printing Co., Ltd. Self-adhesive film for hologram formation, dry plate for photographing hologram, and method for image formation using the same
KR100707006B1 (ko) * 1999-06-23 2007-04-11 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시소자의 박막트랜지스터 어레이 기판
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100697364B1 (ko) * 1999-12-28 2007-03-20 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정 표시 소자
KR20010064411A (ko) * 1999-12-29 2001-07-09 박종섭 박막 트랜지스터-액정 표시 소자
JP3881160B2 (ja) * 2000-06-27 2007-02-14 株式会社アドバンスト・ディスプレイ Tftアレイ基板およびこれを用いた液晶表示装置
CN1151405C (zh) * 2000-07-25 2004-05-26 友达光电股份有限公司 薄膜晶体管液晶显示器及其制造方法
JP2002184991A (ja) 2000-12-11 2002-06-28 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2002250937A (ja) 2001-02-27 2002-09-06 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示素子
KR100539833B1 (ko) * 2002-10-21 2005-12-28 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100900541B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426111C (zh) * 2005-09-15 2008-10-15 友达光电股份有限公司 有源元件阵列基板及其像素单元的修补方法
CN101697051B (zh) * 2005-12-26 2012-04-18 友达光电股份有限公司 液晶显示装置及其形成方法
CN102176100B (zh) * 2005-12-26 2012-10-03 友达光电股份有限公司 液晶显示装置及其形成方法
CN1794075B (zh) * 2005-12-26 2011-11-30 友达光电股份有限公司 液晶显示装置及其形成方法
CN101131515B (zh) * 2006-08-21 2010-06-16 中华映管股份有限公司 薄膜晶体管阵列基板及液晶显示装置
CN101533805B (zh) * 2008-03-13 2010-12-15 中华映管股份有限公司 像素结构及其制造方法
WO2011079533A1 (zh) * 2009-12-28 2011-07-07 深超光电(深圳)有限公司 像素结构
CN102156367A (zh) * 2010-08-04 2011-08-17 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器
CN102156367B (zh) * 2010-08-04 2013-06-19 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器
US9507230B2 (en) 2010-08-04 2016-11-29 Boe Technology Group Co., Ltd. Array substrate, liquid crystal panel and liquid crystal display
CN108305589A (zh) * 2016-12-28 2018-07-20 矽创电子股份有限公司 显示设备的驱动模块及驱动方法
CN108305589B (zh) * 2016-12-28 2022-12-30 矽创电子股份有限公司 显示设备的驱动模块及驱动方法
CN109828419A (zh) * 2019-04-08 2019-05-31 惠科股份有限公司 阵列基板及其制作方法
CN109828419B (zh) * 2019-04-08 2022-02-22 惠科股份有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
US7196761B2 (en) 2007-03-27
TW200406634A (en) 2004-05-01
CN100442130C (zh) 2008-12-10
JP2004145270A (ja) 2004-05-20
US20040075780A1 (en) 2004-04-22
KR20040034189A (ko) 2004-04-28
KR100539833B1 (ko) 2005-12-28
TW591319B (en) 2004-06-11
US20070188670A1 (en) 2007-08-16
US7649584B2 (en) 2010-01-19

Similar Documents

Publication Publication Date Title
CN1492273A (zh) 液晶显示器阵列基板及其制造方法
CN1324387C (zh) Lcd的阵列基板及其制造方法
CN1229669C (zh) 液晶显示器
EP1398658B1 (en) Color active matrix type vertically aligned mode liquid cristal display and driving method thereof
CN1716066A (zh) 液晶显示器件及其制造方法
CN1667477A (zh) 板内切换模式液晶显示器件及其制造方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN1716067A (zh) 液晶显示器件及其制造方法
CN1577019A (zh) 薄膜晶体管显示板及包含该显示板的液晶显示器
CN1869772A (zh) 液晶显示器件
KR20030063131A (ko) 액정 표시 장치 및 화상 표시 장치
CN1940650A (zh) 液晶显示装置
CN1794078A (zh) 液晶显示器件及其制造方法
EP1956426A1 (en) Display substrate, display apparatus having the same and method of manufacturing the display substrate
CN1758125A (zh) 薄膜晶体管阵列基板和液晶显示器及其制造方法
CN1991556A (zh) 用于面内切换型液晶显示器件的阵列基板及其制造方法
CN1940683A (zh) 液晶显示器件的阵列基板及其制造方法
CN1237379C (zh) 滤色片基板和显示器件
JP2005196190A (ja) 液晶表示装置及びその製造方法
CN101872092B (zh) 液晶显示面板
CN1991480A (zh) 液晶显示器件及其制造方法
US8223283B2 (en) Display substrate, method of manufacturing the display substrate and display apparatus having the display substrate
US20090166633A1 (en) Array substrate and method for manufacturing the same
JPS63101831A (ja) アクテイブ・マトリクス液晶表示装置及びその製造方法
CN1637539A (zh) 液晶显示装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081210