CN1495899A - 共享的易失和非易失存储器 - Google Patents

共享的易失和非易失存储器 Download PDF

Info

Publication number
CN1495899A
CN1495899A CNA031360459A CN03136045A CN1495899A CN 1495899 A CN1495899 A CN 1495899A CN A031360459 A CNA031360459 A CN A031360459A CN 03136045 A CN03136045 A CN 03136045A CN 1495899 A CN1495899 A CN 1495899A
Authority
CN
China
Prior art keywords
memory cells
volatile memory
unit
backup system
volatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031360459A
Other languages
English (en)
Inventor
M・沙马
M·沙马
纳
F·佩尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN1495899A publication Critical patent/CN1495899A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0036—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down

Abstract

提供存储器备份系统的设备和方法。存储器备份系统包括第一存储器单元[310]，和与该单元接口的非易失存储器单元[320]。控制电路允许数据被写入第一存储器单元[310]或非易失存储器单元[320]，和提供数据从第一存储器单元[310]和非易失存储器单元[320]中的一个向第一存储器单元[310]和非易失存储器单元[320]中的另一个的传输。

Description

共享的易失和非易失存储器
技术领域
本发明总的涉及到电子存储器。具体说涉及共享的易失和非易失存储器。
技术背景
电子存储器器件包括易失存储器和非易失存储器。对于易失存储器来说，当关断与此存储器连接的电源时，存储器里的内容(数据)将会丢失。当前，大多数随机存取存储器(RAM)是易失存储器。对于非易失存储器来说，当关断与此存储器连接的电源时，存储器里的内容(数据)仍然保留。例如，只读存储器(ROM)一般是非易失存储器。
动态随机存取存储器(DRAM)是典型的易失存储器。DRAM是在个人计算机中和工作站中使用的最普通的RAM。DRAM是动态的，不同于静态RAM(SRAM)，DRAM需要用新的电荷每隔不到几毫秒刷新或是设置它的存储单元。DRAM通常在由一个电容器和一个晶体管组成的一个存储单元中保存一位。电容器趋向于相当快速的失去电荷，因此要求再充电。
图1示出了一个DRAM单元100。DRAM单元100包括充电电容器CD，和晶体管QD。一个DRAM单元100通过将电荷保存在充电电容器CD上来存储一个逻辑状态或一位。通过选择经由字线WL的DRAM单元100和检测经由位线BL的电容器CD两端的电压来检测电容器CD上的电荷。通常，检测电容器CD两端的电压会使电容器CD放电，要求电容器CD再充电。
磁性随机存取存储器(MRAM)是一种非易失存储器。MRAM包括通过设置一个MRAM单元的磁场方向来存储一个逻辑状态或一位。即使在供给MRAM单元的电源被关断时，磁场方向依然保持。
图2示出MRAM单元200。该MRAM存储器单元200包括一个软磁性区域220，一个介电质区域230，和一个硬磁性区域210。软磁性区域220内的磁化方向是非固定的，并且能够呈现两个稳定方向，如箭头M1所示。硬磁性区域210(也称为钉扎磁性区域)有固定的磁性方向，如箭头M2所示。介电质区域230通常在软磁性区域220和硬磁性区域210之间提供电绝缘。
正如前面提到的，软磁性区域220的磁化方向能够呈现两个稳定方向。这两个方向，其平行或反平行于硬磁性区域210的磁化方向，确定MRAM存储器单元200的逻辑状态。
MRAM存储器单元的磁化方向通过控制流经字线和位线的电流并由此对应于由电流引起的磁场来设置(写入)。因为字线和位线结合工作以便转换选定的存储器单元的磁化方向(也就是，以便写入存储器单元)，字线和位线共同被称为写线。此外，写线也能被用来读取保存在存储器单元里的逻辑值。
根据在MRAM存储器单元的写入操作期间加到位线(BL)和字线(WL)的电流确定软磁性区域220的磁化方向，这取决于流经位线和字线的电流方向和由此由流经位线和字线的电流引起的磁场所产生的方向。
通过检测MRAM存储器单元的电阻来读MRAM存储器单元。经过字线和位线来检测电阻。
读和写MRAM存储器单元所花费的时间要比读和写DRAM存储器单元所花费的时间长。但是，MRAM存储器单元却提供了非易失的优点。
由MRAM和DRAM提供的一些优点可以通过将包含MRAM单元阵列的MRAM集成电路物理放置在最接近于包含DRAM单元阵列的DRAM集成电路来实现。例如，MRAM可以被用来备份DRAM。这种配置在供给DRAM的电源被关断的条件下是有优势的。然而，这种配置是有问题的，因为物理的局限性要求DRAM和MRAM集成电路有相对小数量的输入/输出线。因此，备份整个DRAM单元阵列是费时和复杂的，因为通常访问DRAM存储器单元阵列的输入/输出线的数量要比DRAM存储器单元阵列里的存储器单元的数量少的多。
期望有一种包括易失和非易失存储器两方面优点的存储器系统。期望这种存储器系统应该允许在易失和非易失存储器之间有效传输大量数据。
发明内容
本发明包括一种用于提供包括易失和非易失存储器两方面优点的存储器系统的设备和方法。该存储器系统允许在易失和非易失存储器之间有效传输大量数据。
本发明的第一实施例包括一种存储器备份系统。存储器备份系统包括一个第一存储器单元，和与这个第一存储器单元接口的一个非易失存储器单元。控制电路允许数据写入第一存储器单元或是非易失存储器单元，并且提供了从第一存储器单元或非易失存储器单元到第一存储器单元或非易失存储器单元中的另一个的数据传输。
本发明的另一个实施例包括存储器备份系统。该存储器备份系统包括多个第一存储器，和与这些第一存储器单元接口的多个非易失存储器。控制电路允许数据写入第一存储器单元或非易失存储器单元，并且提供从第一存储器单元或非易失存储器单元到第一存储器单元或非易失存储器单元中的另一个的数据传输。
根据下面结合示出了本发明原理的实例的附图进行的详细描述能使本发明的各方面的优点更加清楚。
附图说明
图1示出了现有技术的DRAM存储器单元；
图2示出了现有技术的MRAM存储器单元；
图3示出了根据本发明的一个实施例的一个共享存储器单元；
图4示出了根据本发明的一个实施例的一个存储器单元阵列；
图5示出示出了根据本发明的另一个实施例的一个共享存储器单元；
图6A，6B，6C，6D，6E示出了形成图5实施例的工艺；
图7示出了根据本发明的一个实施例的一个共享存储器系统；
图8示出了根据本发明的一个实施例的包括一CPU和一个共享存储器系统的计算单元；
图9示出了根据本发明的一个实施例的图象系统。
具体实施方式
如图所示，出于说明目的，本发明具体表明了用于集成易失和非易失存储器的设备和方法。存储器系统允许在易失和非易失存储器之间有效传输大量数据。
图3示出了本发明的一个实施例。该实施例包括一个共享DRAM/MRAM存储器单元300，其包括一个第一存储器单元310，和与该第一存储器单元310接口的非易失存储器单元320。
第一存储器单元310包括一个DRAM存储器单元。图3所示的DRAM存储器单元包括一个DRAM控制晶体管QD和一个充电电容器CD。电荷被存储在充电电容器CD上，并且从经过字线WL和位线DBL的充电电容器CD被检测。
非易失存储器单元320包括MRAM存储器单元。图3所示的MRAM存储器单元包括一个MRAM控制晶体管QM和一个磁阻隧道结(MTJ)存储器单元。通过由流经位线MBL和写字线MWL的电流引起的磁场设置MRAM存储器单元320的磁性状态。通过检测经由检测线MSL和位线MBL的MTJ存储器单元的电阻来检测MRAM存储器单元320的磁性状态。如前面描述的，MTJ存储器单元的磁方向确定MTJ存储器单元的电阻。
MTJ存储器单元包括参考(钉扎)层326，参考层326包括预置磁方向。MTJ存储器单元还包括检测层322，和将参考层326和检测层322分隔开的绝缘隧道阻挡层324。
参考层326和检测层322可以由铁磁材料制成。
如果MTJ存储器单元的检测层322和参考层326的磁化是在相同方向，那么MTJ存储器单元的方向就可以被认为是“平行”。如果MTJ存储器单元的检测层322和参考层326的磁化是在相对方向，那么MTJ存储器单元的方向就可以被认为是“反平行”。这两个方向，平行和反平行，分别对应于低或高电阻的MTJ存储器单元状态。
绝缘隧道阻挡层324允许量子力学隧道效应发生在参考层326和检测层322之间。隧道效应是相关电子自旋，使MTJ存储器单元的电阻成为检测层322和参考层326的磁化方向的相应取向的函数。检测MTJ存储器单元的电阻状态以确定检测层322和参考层326的磁化方向。
MTJ存储器单元的电阻在MTJ存储器单元的磁化方向为平行的条件下是第一值(R)，在MTJ存储器单元的磁化方向为反平行的条件下是第二值(R+delta)。然而，本发明并不局限于这两层的磁化方向，或是仅这个两层。
绝缘隧道阻挡层324可以由氧化铝、二氧化硅、氧化钽、氮化硅、氮化铝或氧化镁组成。然而，其它介电质和某些半导体材料也可以被用作绝缘隧道阻挡层324。绝缘隧道阻挡层324的厚度的范围可以从大约0.5纳米至大约3纳米。然而，本发明并不局限于这个范围。
检测层322可以由铁磁材料组成。参考层326可以作为合成铁磁体(SF)被实施，也被认为是人工反铁磁体。
非易失存储器单元可包括其它类型的存储器，其它类型存储器包括铁电FeRAM和快闪存储器(Flash memory)。这些其它非易失类型存储器在数字电子领域是众所周知的。
图3所示的MRAM/DRAM存储器单元300结构允许第一存储器单元310和非易失存储器单元320在同一时间被写入和被读出。单一字线WL连接到第一存储器单元310和非易失存储器单元320。
共享MRAM/DRAM存储器单元300在公共衬底上提供了MRAM和DRAM存储器单元的集成。正如后面将要示出的，集成的存储器单元允许形成集成的存储器单元阵列，其中大量数据能够容易的从MRAM单元传输到DRAM单元，和/或从DRAM单元传输到MRAM单元。
图4示出了根据本发明的实施例的一个存储器阵列。即，存储器单元阵列400由图3所示的多个MRAM/DRAM存储器单元300形成。正如后面将要描述的，MRAM/DRAM存储器单元阵列可以被用来轻松的在MRAM单元和DRAM单元之间进行大量数据传输。
存在许多可以利用存储器单元阵列400的优势的应用。存储器单元阵列400能提供易失和非易失存储器两方面的优势。易失存储器能提供快速存取，而非易失存储器能提供易失存储器的存储备份。
图5示出了根据本发明的另一个实施例的共享存储器单元。图5是图3的MRAM/DRAM存储器单元300的物理实现的一个实施例。
该实施例是在硅衬底500上构成的。衬底500中的扩散区被用来形成MRAM控制晶体管QM和DRAM控制晶体管QD的漏(D)和源(S)。
在衬底500内形成的槽可用导电材料和介电质材料来填充以形成DRAM电容器CD。
第一金属化层被用来形成与MRAM控制晶体管的源(S)、MRAM控制晶体管的栅(G)、DRAM控制晶体管的漏(D)、DRAM控制晶体管的栅(G)和DRAM电容器的导电接触。MRAM控制晶体管的源接地(GND)。MRAM控制晶体管的栅(G)连接字线(WL)。DRAM控制晶体管的漏(D)连接DRAM位线DBL。DRAM控制晶体管的源(S)连接DRAM电容器CD的第一端子。可以通过让DRAM控制晶体管的源(S)非常接近DRAM电容器CD的第一端子使得源(S)与第一端子电连接来形成这种连接。DRAM电容器CD的第二端子可以接地(GND)。
第二金属化层被用来形成与MRAM存储器单元的磁隧道结(MTJ)存储器单元的导电接触。该导电接触可以连接MRAM位线MBL。
第三金属化层同样被用来形成与MRAM存储器单元的磁隧道结器件的导电接触。该导电接触可以连接MRAM检测线MSL。
第四金属化层被用来形成MRAM写字线MWL。
这些金属化层可以由钽、铜或铝形成。
图6A，6B，6C，6D，6E示出了用来形成图5实施例的工艺。要求多个工艺步骤以形成图6A，6B，6C，6D，6E所示的每一个结构。在这里的描述中仅包括要求形成该实施例的完整一套工艺步骤的子集。
图6A示出了第一组工艺步骤。该组工艺步骤包括在衬底500内形成扩散区。扩散区形成DRAM控制晶体管和MRAM控制晶体管的源(S)和漏(D)。
在衬底内形成槽。通过反应离子刻蚀工艺形成该槽。在该槽里淀积第一金属层。然后在该槽里淀积介电质。最后，第二金属层或多晶硅被淀积在介电质上以形成DRAM电容器CD。DRAM控制晶体管的源(S)和DRAM电容器CD的第一金属层被紧密构成以致使得它们彼此之间电接触。槽电容器的形成在半导体工艺领域是众所周知的。
图6B示出了第二组工艺步骤。这组工艺步骤包括形成MRAM控制晶体管和DRAM控制晶体管的的栅(G)。通过对氧化栅图形化，然后淀积并为完成栅(G)的形成而图形化多晶硅来形成栅(G)。
然后淀积介电质。然后根据图形刻蚀介电质，产生一组通路。通过将导电材料淀积进被图形化刻蚀的孔中来产生该通路。
然后在淀积前面所述的第一金属化层之前，典型地对介电质和通路化学机械抛光，使得介电质和通路平坦化。然后淀积第一金属化层，对其图形化以便形成和MRAM控制晶体管的源极(S)、MRAM控制晶体管的栅极(G)、DRAM控制晶体管的漏极(D)、DRAM控制晶体管的栅极(G)和DRAM电容器的导电接触。同时形成一条通路，使其连接MRAM控制晶体管QM的漏极(D)，并最终导致连接MRAM检测线MSL。
图6C示出了第三组工艺步骤。这组工艺步骤包括淀积另一介电质层。然后，根据图形刻蚀该介电质层，继续形成MRAM检测线(MSL)连接。在淀积前面所述的第二金属化层之前，典型地对该介电质化学机械抛光，使介电质平坦化。
然后淀积第二金属化层，对其图形化以形成与MARM存储器单元的磁隧道结(MTJ)存储器单元的导电接触。导电接触连接MRAM位线MBL。
图6D示出了第三组工艺步骤。这组工艺步骤包括在MRAM位线MBL上形成磁隧道结(MTJ)存储器单元。磁隧道结(MTJ)存储器单元的形成包括前面所述说的检测层、参考层和绝缘隧道阻挡层层的形成。
绝缘隧道阻挡层324由氧化铝、二氧化硅、氧化钽、氮化硅、氮化铝、或氧化镁形成。然而，其它的介电质和某些半导体材料也可以被用作绝缘隧道阻挡层324。绝缘隧道阻挡层324的厚度的范围可以从约0.5纳米至约3纳米。然而，本发明并不局限于这个范围。
检测层322可以由铁磁材料构成。参考层326可以作为合成铁磁体(SF)被实现，也可以被认为是人工反铁磁体。
然后，在MTJ存储器单元和第二金属化层上淀积另一介电质层。根据图形刻蚀该介电质层，继续形成MSL通路，和产生到MTJ存储器单元的通路。然后通过将导电材料淀积进由刻蚀产生的孔里来形成该通路。在淀积前面所述的第三金属化层之前，典型地对该通路和该介电质层化学机械抛光。
然后淀积第三金属化层以形成与MARM存储器单元的MTJ存储器单元、以及MARM控制晶体管QM的漏极(D)的导电接触。
图6E示出了第四组工艺步骤。这组工艺步骤包括淀积另一介电质层。在淀积前面所述的第四金属化层之前，该介电质层被化学机械抛光。
然后淀积第四金属化层，对其图形化以形成MRAM字线。MRAM字线MWL必须在MTJ存储器单元的邻近处形成，以便允许流经MRAM字线MWL的电流设定在MTJ存储器单元里的磁场方向。
图7示出了根据本发明的实施例的共享存储器系统。该系统允许在一次操作中可以使大量数据从DRAM传送到MRAM，和从MRAM传送到DRAM。在DRAM存储器单元和MRAM存储器单元之间的数据线的数量大于1024。
MRAM/DRAM地址控制器710接收存储器地址，以便被中央处理单元(CPU)或其它一些类型的控制器访问。作为标准的地址控制器，MRAM/DRAM地址控制器710产生一个行地址和一个列地址。该行地址和该列地址选择DRAM或MRAM里的N行中的一个，和DRAM或MRAM里的M列中的一个。
MRAM/DRAM行地址译码器720接收行地址。MRAM/DRAM行地址译码器720有效地产生字线(WL)选择。选定的字线WL选择MRAM和DRAM存储器的N行中的一个。
MRAM/DRAM列地址译码器730接收列地址。MRAM/DRAM列地址译码器730有效地产生位线(BL)选择。选定的位线BL选择MRAM和DRAM存储器的M列中的一个。
MRAM存储器单元740阵列包括N行和M列MRAM存储器单元。MRAM存储器单元740阵列还包括标准的MRAM读/写电路。
DRAM存储器单元750阵列包括N行和M列DRAM存储器单元。DRAM存储器单元740阵列还包括标准的DRAM读/写电路。
多端口数据寄存器760包括宽数据寄存器，其连接读出放大器、MRAM存储器单元阵列740和DRAM存储器单元阵列750的列。多端口数据寄存器760包括共享存储器I/O，其提供数据输入和输出给共享的MRAM和DRAM存储器阵列。多端口数据寄存器760接收来自MRAM/DRAM列地址译码器730的选定的位线BL。外部控制线(为示出)确定多端口数据寄存器760中的寄存器是向DRAM和/或MRAM存储器单元传输数据还是传输来自DRAM和/或MRAM存储器单元的数据。多端口数据寄存器760在数字电子领域中是公知的。
对外部控制线和由MRAM/DRAM地址控制器710接收的地址选择的操作能够确定哪个数据被写入DRAM或MRAM中或者从DRAM或MRAM中读出。包括宽数据线的多端口数据寄存器760与大量的DRAM存储器单元和MRAM存储器单元连接，允许在一次操作中可以使大量数据从DRAM存储器单元传输到MRAM存储器单元，或从MRAM存储器单元传输到DRAM存储器单元。
图7的共享存储器系统有许多不同的应用。例如，图8示出了包括CPU830和根据本发明实施例的共享存储器系统840的计算单元810。
计算单元810可以是例如膝上型计算机。DRAM存储器可以在膝上型计算机的正常运行中使用，提供快速的存储器存取。在DRAM的扇区没有被存取的时间期间，可以用MRAM备份DRAM的扇区。
如果关断膝上型计算机电源，或膝上型计算机处于等待方式，则不再对DRAM重新刷新，DRAM的数据将丢失。通过对共享存储器系统840的操作，MRAM备份存储器被用来在一次操作中恢复DRAM中的备份数据。
在一些情况下，MRAM存储器单元可以有比DRAM存储器单元还快的写操作。图9示出了成像系统910，其中图形缓冲或照相机存储设备使用MRAM存储器单元的快速写操作以保存图像。DRAM的快速读取能力可以用在快速读出数据方面。成像系统910通常包括用于控制共享存储器系统940运行的CPU930。
尽管说明了本发明的具体实施例，但本发明并不局限于这些具体形式或是所描述的部分布置。本发明仅仅由附属的权利要求限制。

Claims (21)

1.一种存储器备份系统，其包括：
第一存储器单元[310]；
非易失存储器单元[320]，其与第一存储器单元[310]接口；
控制电路，其允许数据被写入第一存储器单元[310]和非易失存
储器单元[320]中的一个，和提供数据从第一存储器单元[310]和
非易失存储器单元[320]中的一个向第一存储器单元[310]和非
易失存储器单元[320]中的另一个的传输。
2.根据权利要求1的存储器备份系统，其中所述控制电路还包括允许数据从第一存储器单元[310]和非易失存储器单元[320]中的一个中读出。
3.根据权利要求1的存储器备份系统，其中所述第一存储器单元[310]和所述非易失存储器单元[320]在一个公共衬底[500]上被集成。
4.根据权利要求1的存储器备份系统，其中所述非易失存储器单元[320]是MRAM存储器单元。
5.根据权利要求1的存储器备份系统，其中所述非易失存储器单元[320]包括MRAM存储器、铁电FeRAM和快闪存储器中的至少一个。
6.根据权利要求1的存储器备份系统，其中所述第一存储器单元[310]邻近衬底[500]被形成，和所述非易失存储器单元[320]邻近第一存储器单元[310]被形成。
7.根据权利要求1的存储器备份系统，还包括多个第一存储器单元[310]和多个非易失存储器单元[320]。
8.根据权利要求7的存储器备份系统，其中多个第一存储器单元[310]和多个非易失存储器单元[320]在一个公共的衬底[500]上被集成。
9.根据权利要求7的存储器备份系统，其中多个第一存储器单元[310]和多个非易失存储器单元[320]通过公共一组存取控制线来被存取。
10.根据权利要求9的存储器备份系统，其中所述公共的一组存取控制线包括行选择线和列选择线中的至少一个。
11.根据权利要求7的存储器备份系统，其中多个第一存储器单元[310]和多个非易失存储器单元[320]包括共享的一组宽数据线。
12.根据权利要求11的存储器备份系统，其中所述共享的一组宽数据线包括至少256数据线。
13.一种存储器备份系统，其包括：
易失存储器单元[310]；
非易失存储器单元[320]，其与易失存储器单元[310]接口；
与易失存储器单元[310]和非易失存储器单元[320]连接的公共控制线，所述公共控制线允许数据被同时写入易失存储器单元[310]和非易失存储器单元[320]。
14.根据权利要求13的存储器备份系统，其中所述易失存储器单元[310]是DRAM存储器单元，和所述非易失存储器单元[320]是MRAM存储器单元。
15.根据权利要求13的存储器备份系统，还包括第二控制线，其与所述公共控制线合并提供易失存储器单元[310]的选择。
16.根据权利要求13的存储器备份系统，还包括第三控制线，其与所述公共控制线合并提供非易失存储器单元[320]的选择。
17.根据权利要求13的存储器备份系统，还包括：
易失存储器单元阵列[310]；
非易失存储器单元阵列[320]，每一个非易失存储器单元[320]和相应的易失存储器单元[310]接口；
多个公共控制线，每一个公共控制线连接相应的多个易失存储器单元[310]和非易失存储器单元[320]，所述公共控制线允许数据被同时写入相应的多个所述易失存储器单元[310]和所述非易失存储器单元[320]。
18.一种存储器备份系统，其包括：
多个第一存储器单元[310]；
多个非易失存储器单元[320]，其与第一存储器单元[310]接口；
控制电路，其允许数据被写入所述第一存储器单元[310]和所述非易失存储器单元[320]中的一个，和提供数据从所述第一存储器单元[310]和所述非易失存储器单元[320]中的一个向所述第一存储器单元[310]和所述非易失存储器单元[320]中的另一个的传输。
19.根据权利要求18的存储器备份系统，其中控制电路还包括允许数据从所述第一存储器单元[310]和所述非易失存储器单元[320]中的一个中读出。
20.一种计算设备，其包括：
控制器；
与控制器接口的存储器，该存储器包括：
易失存储器单元阵列[310]；
非易失存储器单元阵列[320]，每一个非易失存储器单元[320]和相应的易失存储器单元[310]接口；和
多个公共控制线，每一个公共控制线连接相应的多个所述易失存储器单元[310]和所述非易失存储器单元[320]，所述公共控制线允许数据被同时写入相应的多个所述易失存储器单元[310]和所述非易失存储器单元[320]。
21.一种图像存储设备，其包括：
用于接收图像的装置；
用于保存图像的存储器，该存储器包括：
易失存储器单元阵列[310]；
非易失存储器单元阵列[320]，每一个非易失存储器单元[320]和相应的易失存储器单元[310]接口；和
多个公共控制线，每一个公共控制线连接相应的多个所述易失存储器单元[310]和所述非易失存储器单元[320]，所述公共控制线允许数据被同时写入相应的多个所述易失存储器单元[310]和所述非易失存储器单元[320]。
CNA031360459A 2002-07-15 2003-05-15 共享的易失和非易失存储器 Pending CN1495899A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/195818 2002-07-15
US10/195,818 US6788605B2 (en) 2002-07-15 2002-07-15 Shared volatile and non-volatile memory

Publications (1)

Publication Number Publication Date
CN1495899A true CN1495899A (zh) 2004-05-12

Family

ID=29780171

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031360459A Pending CN1495899A (zh) 2002-07-15 2003-05-15 共享的易失和非易失存储器

Country Status (5)

Country Link
US (2) US6788605B2 (zh)
EP (1) EP1383134A1 (zh)
JP (1) JP2004039229A (zh)
CN (1) CN1495899A (zh)
TW (1) TW200401296A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034524A (zh) * 2010-10-25 2011-04-27 上海宏力半导体制造有限公司 片上系统及其设计方法
CN102074268A (zh) * 2009-11-20 2011-05-25 Arm有限公司 当存取存储器中的储存单元时控制施加于存取装置的电压电平
CN102800359A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种半导体存储器件
CN102800358A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种半导体存储器件
CN108463851A (zh) * 2015-11-13 2018-08-28 赛普拉斯半导体公司 多位非易失性随机存取存储器单元

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4399211B2 (ja) * 2002-12-21 2010-01-13 株式会社ハイニックスセミコンダクター バイオセンサー
US20040141079A1 (en) * 2003-01-10 2004-07-22 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and camera using the same
US6982445B2 (en) * 2003-05-05 2006-01-03 Applied Spintronics Technology, Inc. MRAM architecture with a bit line located underneath the magnetic tunneling junction device
US7209383B2 (en) * 2004-06-16 2007-04-24 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
FR2871921A1 (fr) * 2004-06-16 2005-12-23 St Microelectronics Sa Architecture de memoire a lignes d'ecriture segmentees
US7372728B2 (en) * 2004-06-16 2008-05-13 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
US7301800B2 (en) * 2004-06-30 2007-11-27 Stmicroelectronics, Inc. Multi-bit magnetic random access memory element
US7106621B2 (en) * 2004-06-30 2006-09-12 Stmicroelectronics, Inc. Random access memory array with parity bit structure
US7136298B2 (en) * 2004-06-30 2006-11-14 Stmicroelectronics, Inc. Magnetic random access memory array with global write lines
US7079415B2 (en) * 2004-06-30 2006-07-18 Stmicroelectronics, Inc. Magnetic random access memory element
US7067330B2 (en) * 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
US7158410B2 (en) 2004-08-27 2007-01-02 Micron Technology, Inc. Integrated DRAM-NVRAM multi-level memory
US7304887B2 (en) * 2004-09-03 2007-12-04 Samsung Electronics Co., Ltd. Method and apparatus for multi-plane MRAM
CN100570743C (zh) * 2005-01-25 2009-12-16 北极光股份有限公司 单晶片磁电阻式存储器
JP2006302466A (ja) 2005-04-25 2006-11-02 Elpida Memory Inc 半導体記憶装置
JP2007258533A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd 半導体記憶装置及びその駆動方法
US20080080226A1 (en) * 2006-09-25 2008-04-03 Thomas Mikolajick Memory system and method of operating the memory system
TWI396972B (zh) * 2006-09-29 2013-05-21 Hon Hai Prec Ind Co Ltd 防止ｂｉｏｓ晶片資料丟失之方法
US8159868B2 (en) * 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
US20080308885A1 (en) * 2007-06-12 2008-12-18 United Microelectronics Corp. Magnetic random access memory and fabricating method thereof
JP5214208B2 (ja) * 2007-10-01 2013-06-19 スパンション エルエルシー 半導体装置及びその制御方法
JP5049733B2 (ja) * 2007-10-17 2012-10-17 株式会社東芝 情報処理システム
US7885110B2 (en) * 2008-03-25 2011-02-08 Rao G R Mohan Random access memory with CMOS-compatible nonvolatile storage element and parallel storage capacitor
JP5259279B2 (ja) * 2008-07-04 2013-08-07 スパンション エルエルシー 半導体装置及びその制御方法
US8719652B2 (en) * 2009-05-12 2014-05-06 Stec, Inc. Flash storage device with read disturb mitigation
JP5371648B2 (ja) * 2009-09-08 2013-12-18 キヤノン株式会社 カメラシステム及びカメラシステムの制御方法
US8315081B2 (en) 2010-03-22 2012-11-20 Qualcomm Incorporated Memory cell that includes multiple non-volatile memories
US10360143B2 (en) 2010-07-01 2019-07-23 Qualcomm Incorporated Parallel use of integrated non-volatile memory and main volatile memory within a mobile device
US8582359B2 (en) * 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
US8779824B2 (en) * 2012-12-17 2014-07-15 Qualcomm Incorporated Clock distribution using MTJ sensing
EP3087565A4 (en) * 2013-12-24 2017-11-08 INTEL Corporation Hybrid memory and mtj based mram bit-cell and array
TWI545564B (zh) 2015-03-24 2016-08-11 國立成功大學 一種非揮發性靜態隨機存取記憶體
US9640256B1 (en) * 2016-05-26 2017-05-02 Nxp Usa, Inc. Nonvolatile static random access memory (NVSRAM) system having a static random access memory (SRAM) array and a resistive memory array
KR20180062812A (ko) * 2016-12-01 2018-06-11 삼성전자주식회사 이종의 메모리 소자들을 포함하는 집적회로 소자 및 그 제조 방법
US10896730B1 (en) 2019-06-28 2021-01-19 Arm Limited D-MRAM devices and methods for replicating data and read and write operations
JP7445775B2 (ja) 2021-07-09 2024-03-07 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853893A (en) 1987-07-02 1989-08-01 Ramtron Corporation Data storage device and method of using a ferroelectric capacitance divider
DE4119248A1 (de) 1990-06-21 1992-01-02 Seiko Instr Inc Integrierter halbleiterschaltkreis
JPH0679293B2 (ja) * 1990-10-15 1994-10-05 富士通株式会社 計算機システム
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JPH09319665A (ja) * 1996-05-30 1997-12-12 Nec Corp 書込み／読出し可能な不揮発メモリによるデータバックアップ方式
US7506020B2 (en) * 1996-11-29 2009-03-17 Frampton E Ellis Global network computers
JP4083276B2 (ja) 1998-02-27 2008-04-30 富士通株式会社 半導体記憶装置及び記憶情報の読み出し書き込み方法
DE19811332A1 (de) * 1998-03-16 1999-09-23 Giesecke & Devrient Gmbh Verfahren und Vorrichtung zur Prüfung eines biometrischen Merkmals
JP4135220B2 (ja) * 1998-07-01 2008-08-20 株式会社デンソー 車両用電子制御装置
JP2000293989A (ja) 1999-04-07 2000-10-20 Nec Corp 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法
JP3522172B2 (ja) * 1999-10-18 2004-04-26 アイシン軽金属株式会社 竪射出鋳造法における給湯方法
US6622243B1 (en) * 1999-11-19 2003-09-16 Intel Corporation Method for securing CMOS configuration information in non-volatile memory
DE10015193A1 (de) * 2000-03-27 2001-10-25 Infineon Technologies Ag Hochintegrierte System-on-Chip-Systeme mit nichtflüchtigen Speichereinheiten
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
US6285586B1 (en) 2000-10-16 2001-09-04 Macronix International Co., Ltd. Nonvolatile static random access memory
JP3900863B2 (ja) * 2001-06-28 2007-04-04 シャープ株式会社 データ転送制御装置、半導体記憶装置および情報機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074268A (zh) * 2009-11-20 2011-05-25 Arm有限公司 当存取存储器中的储存单元时控制施加于存取装置的电压电平
CN102074268B (zh) * 2009-11-20 2016-01-13 Arm有限公司 当存取存储器中的储存单元时控制施加于存取装置的电压电平
CN102034524A (zh) * 2010-10-25 2011-04-27 上海宏力半导体制造有限公司 片上系统及其设计方法
CN102034524B (zh) * 2010-10-25 2015-09-16 上海华虹宏力半导体制造有限公司 片上系统及其设计方法
CN102800359A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种半导体存储器件
CN102800358A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种半导体存储器件
CN102800358B (zh) * 2011-05-25 2015-09-09 中国科学院微电子研究所 一种半导体存储器件
CN102800359B (zh) * 2011-05-25 2016-02-17 中国科学院微电子研究所 一种半导体存储器件
CN108463851A (zh) * 2015-11-13 2018-08-28 赛普拉斯半导体公司 多位非易失性随机存取存储器单元
CN108463851B (zh) * 2015-11-13 2019-09-13 赛普拉斯半导体公司 多位非易失性随机存取存储器单元

Also Published As

Publication number Publication date
TW200401296A (en) 2004-01-16
US6788605B2 (en) 2004-09-07
US20040202022A1 (en) 2004-10-14
JP2004039229A (ja) 2004-02-05
EP1383134A1 (en) 2004-01-21
US6894918B2 (en) 2005-05-17
US20040008542A1 (en) 2004-01-15

Similar Documents

Publication Publication Date Title
CN1495899A (zh) 共享的易失和非易失存储器
US8363442B2 (en) NAND based resistive sense memory cell architecture
US7881095B2 (en) Asymmetric write current compensation using gate overdrive for resistive sense memory cells
JP4566550B2 (ja) 基準セルを有する磁気ラム素子及びその構造体
US20130215675A1 (en) Invalid write prevention for stt-mram array
US20100001356A1 (en) Magnetic memory device and method for manufacturing the same
US8472243B2 (en) Storage apparatus
US20070020774A1 (en) Methods of utilizing magnetoresistive memory constructions
US20120287705A1 (en) Spin-Torque Transfer Magneto-Resistive Memory Architecture
US6870759B2 (en) MRAM array with segmented magnetic write lines
CN1757076A (zh) 具有电隔离的读写电路的mram结构
US7079148B2 (en) Non-volatile memory parallel processor
US9111855B2 (en) Shift register memory and driving method thereof
US10192616B2 (en) Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
US20020097602A1 (en) Current source and drain arrangement for magnetoresistive memories (MRAMS)
KR100506060B1 (ko) 낸드형 자기저항 램
KR100546177B1 (ko) 자기저항 램
TW202242870A (zh) 在交叉點陣列中具有電壓箝位的強制電流存取

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1064508

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1064508

Country of ref document: HK