CN1496038A - 移动通信系统中用于产生扰频码的方法 - Google Patents

Abstract

一种UMTS移动通信系统中下行链路发送器的扰频码生成设备，它使用一个主扰频码区分基站，多个次级扰频码区分信道。该设备包括生成第一m－序列的第一m－序列发生器和生成第二m－序列的第二m－序列发生器。第一加法器将第一和第二m－序列相加，生成主扰频码。多个第一掩蔽部分中的每个将第一m－序列移位，对应各个第一掩蔽部分的多个第二掩蔽部分中的每个将第二m－序列移位。多个第二加法器中的每个将被移位的第一m－序列之一与对应于第一m－序列的第二m－序列相加。这样，第二加法器的输出生成多个次级扰频码。

Description

移动通信系统中用于产生扰频码的方法

本案是申请日为2000年7月7日、申请号为00801819.7、发明名称为“移动通信系统中的扰频码发生器”的发明专利申请的分案申请。

                           技术领域

本发明一般涉及在移动通信系统中生成扰频码的设备和方法，特别涉及用掩码生成多个扰频码的设备和方法。

                           背景技术

码分多址移动通信系统(此后称为“CDMA系统”)使用扰频码区分基站。欧洲W-CDMA系统，UMTS(通用移动电信系统)生成被分成预定长度的多个扰频码组的多个扰频码。作为除了区分基站还增加容量的方法，这是在CDMA系统中使用扰频码的一个目的，用于多个扰频码组的正交码被用来区分信道。即，当对于一个扰频码组用于区分信道的所有正交码被用完时，移动通信系统可以利用第二扰频码组增加可用通信链路的数量。UMTS移动通信系统使用长度为的2¹⁸-1的gold(金)序列作为扰频码以获得由多个扰频码组组成的多个扰频码(在一个基站中的一个主扰频码和多个次级扰频码)。长度为2¹⁸-1的gold序列包含一组2¹⁸-1个不同的gold码。同组的gold序列彼此之间具有良好的相关特性。在这里，长度为2¹⁸-1的gold序列被分成38400个码片(chip)并且重复地用于加扰。

在UMTS移动通信系统中的每个基站具有唯一的扰频码，称为“主扰频码”，在系统当中，它用来使终端能够将一个基站与另一个基站区分开。同时，用于扩频(加扰)每个基站的下行链路信道信号的每个唯一的扰频码称为“主扰频码”，并且在使用主扰频码时，正交码不可用的情况下，用于扩频下行链路数据信道的扰频码组之一称为“次级扰频码”。基站用其唯一的主扰频码对发送到具有相应正交码的所有移动台的公用控制信道信号扩频(加扰)，对被发送到具有相应正交码的目前正在通信的移动台数据信道信号扩频(加扰)，其中正交码被指定给每个数据信道信号，用于区分下行链路信道。基站具有其唯一的主扰频码，以使移动台可以将该基站与邻近基站区分开。即，主扰频码使用的数量必须足够大，例如512，以避免移动台同时检测到共享同一主扰频码的基站信号。因此，在512个主扰频码中，各个邻近基站使用不同的主扰频码。当不再存在具有被指定用于区分信道的主扰频码的正交码时，各个基站从对应于所使用的主扰频码的其多个次级扰频码组中选用次级扰频码。

在UMTS系统中使用多个扰频码的示范单元是下行链路。为了说明的目的应该指出，术语“扰频码”与表示与扰频码相同的术语“gold码”或“gold序列”是可以互换的。

图1是示出了UMTS移动通信系统中下行链路发送器结构的示意图。

参照图1，当接收到被预先进行信道编码和交织的专用物理控制信道DPCCH和专用物理数据信道DPDCH₁，...，DPDCH_N时，多路分解器(DEMUX)101-104(对于DPCCH，其数量对应于物理数据信道的数量N加上一)将专用物理控制信道DPCCH和专用物理数据信道DPDCH₁，...，DPDCH_N分成I(同相)和Q(正交)信道。分别从多路分解器101输出的I和Q信道被分别输入乘法器110和111中。乘法器110和111分别将I和Q信道与用于区分信道的正交码1相乘，并将输出送到加扰器120。类似地，分别从多路分解器102至104输出的I和Q信道经过与上述同样的操作并被分别送到N个加扰器124至128。然后，扰频码组发生器100对应于加扰器120、124至128生成次级扰频码，并将它们输出到对应的加扰器。这里，加扰器120、124至128以复数模式将相应乘法器的输出信号与扰频码组发生器100的输出信号相乘，将加扰信号的实数部分输出到加法器130，将加扰信号的虚数部分输出到加法器135。加法器130将来自加扰器120、124至128的加扰信号的实数部分相加，而加法器135将虚数部分相加。

图2是在图1中示出的扰频码组发生器100的示意框图，它同时地生成多个扰频码组。虽然事实上只有主扰频码被用于公用控制信道和数据信道，但次级扰频码也可以用来替代主扰频码以增加可用通信链路的数量。例如，如果基站A使用具有可用正交码C-H的主扰频码B并且所有正交码C-H已经被指定给各个信道，若新的终端要与基站A通信，则不再有更多的可用正交码可以指定给新的信道。在这种情况下，除使用主扰频码A外，次级扰频码Z能够替代主扰频码A用于新的信道，并且由于新的信道使用次级扰频码Z替代主扰频码A，因此可以将正交码C-H指定给新的信道。这样，由于新的信道使用次级扰频码Z替代主扰频码A，因此可以将新信道与曾使用正交码C-H的原始信道区分开。这样，该基站必须能够生成多个扰频码组。

参照图2，一般的扰频码组发生器100包括多个gold序列发生器201和对应于gold序列发生器201的多个延时器203。当接收到来自上层的用于多个信道的有关扰频码的控制信息时，gold序列发生器201生成扰频码，即，基于控制信息的gold序列码，并且输出已生成的扰频码以具有I-信道成分。延时器203按照预定的码片(chips)数将具有I-信道成分的扰频码延时，并生成具备延时的有Q信道成分的扰频码。

图3是示出了UMTS移动通信系统中下行链路接收器结构的示意图。对于下行链路公用控制信道，接收器必须能够将已被主扰频码加扰的下行链路公用控制信号解扰。同时，对于下行链路数据信道，当下行链路数据信道使用次级扰频码时，接收器也必须能够对被次级扰频码加扰的信号解扰。因此，该接收器必须能够生成多个扰频码。

参照图3，当接收来自图1和2所示发送器的信号时，接收信号中的I-和Q-信道成分被分别送到解扰器310和315中。扰频码组发生器300同时生成对应于各信道的扰频码，并将它们输出到解扰器310和315。然后，解扰器310和315将接收信号I+jQ与从扰频码组发生器300接收到的扰频码的共轭值相乘，以将接收到的信号解扰，并将已解扰信号的I-和Q-信道成分输出到对应乘法器320、322、324和326中。这里，指定给各信道的正交码在乘法器320、322、324和326中被解扩(despread)，并输出到对应的多路分解器330和350。多路分解器330和350分别将被解扩的I-和Q-信道成分多路分解。

图4是图3所示的扰频码组发生器300的示意框图，它同时生成多个扰频码组。虽然实际上对于公用控制信道，扰频码组发生器300使用主扰频码，但是在缺少可用正交码的情况下，对于基于用户使用的信道，如数据信道，也可以使用次级扰频码。因此移动台必须能生成多个扰频码组。

参照图4，接收器的扰频码组发生器300包括多个gold序列发生器401和对应于gold序列发生器401的多个延时器403。当接收到来自上层的用于多信道的有关扰频码的控制信息时，gold序列发生器401对应于控制信息生成gold序列码，并输出已生成的gold序列码以具有I-信道成分。延时器403按照预定的码片数将具有I-信道成分的扰频码延时，从而生成具有Q-信道成分的gold序列码。

图5是用来说明图2和4中示出的gold序列发生器结构的示意图。

参照图5，通常gold序列是通过将两个不同的m-序列二进制相加而生成的。生成上方(upper)m-序列的移位寄存器用定义为f(x)＝x¹⁸+x⁷的发生器多项式实现，生成下方(lower)m-序列的移位寄存器用定义为的f(x)＝x¹⁸+x¹⁰+x⁷+x⁵+1的发生器多项式实现。m-序列发生器600以下述方式操作。寄存器存储器530向右移位一次，向加法器520输出第0移位寄存器存储器的值作为第一m-序列。同时，根据定义为f(x)＝x¹⁸+x⁷+1的发生器多项式，寄存器存储器530向加法器500输出第17、第7、第0移位寄存器存储器的值。加法器500将输入值相加，然后将相加值输出到移位寄存器存储器的第17值。

接下来，第二m-序列发生器610以下述方式操作。寄存器存储器540向右移位一次，输出第0移位寄存器存储器的值作为第二m-序列。同时，根据定义为f(x)＝x¹⁸+x¹⁰+x⁷+x⁵+1的发生器多项式，寄存器存储器540向加法器510输出第17、第10、第7、第5、第0移位寄存器存储器的值。加法器510将输入值相加，然后将相加值输出到移位寄存器存储器的第17值。此时，加法器520将来自第一m-序列600的第0移位寄存器存储器的输出值和来自第二m-序列610的第0移位寄存器存储器的输出值相加，并且输出相加值作为gold序列。

在目前的UMTS标准规范中，没有说明扰频码的编号和它的生成。因此，按照UMTS标准规范，接收器和发送器需要许多上述的扰频码发生器以生成多个扰频码，并且对于各个的扰频码使用不同的发生器，这将导致增加硬件的复杂程度。此外，当使用gold序列作为扰频码时，硬件的复杂性会取决于将扰频码分成主和次级扰频码的方法并取决于如何对扰频码进行编号。

                           发明内容

因此，本发明的一个目的是提供一种用于用掩蔽函数生成被以预定长度单位分组的扰频码的设备和方法，从而简化硬件的复杂程度。

本发明的另一个目的是提供一种用于生成扰频码的设备和方法，扰频码包括主扰频码和相应的用来替代主扰频码以增加可用通信链路的数量的次级扰频码。扰频码利用掩蔽函数生成。本发明的另一个目的是提供一种生成主扰频码和相应的次级扰频码的设备和方法。在本发明的一个实施例中，第一移位寄存器被用来生成第一m序列，第二移位寄存器被用来生成第二m序列。第一m序列与第二m序列相加生成主扰频码。为了生成相应的次级扰频码，第一移位寄存器的位被输入到N个掩蔽部分中，掩蔽部分用掩蔽函数将第一m序列循环移位。每个掩蔽部分的输出与第二m序列相加生成N个次级扰频码。本发明的另一个目的是提供一种扰频码编号方案，用于简单地通过一个扰频码发生器生成扰频码。

为了达到本发明的上述目的，提供了一种用两个m序列发生器生成一个分配给基站的主扰频码和多个次级扰频码的方法，每个m序列发生器具有多个级联的移位寄存器，该方法包括如下步骤：由具有给定的生成多项式的第一m序列发生器生成第一m-序列，以及由具有给定的与第一m-序列生成多项式不同的生成多项式的第二m-序列发生器生成第二m-序列；将第一m-序列发生器的输出与第二m-序列发生器的输出相加，生成用于生成主扰频码的第一主扰频码；接收所有第一m-序列寄存器的值；将第一m-序列寄存器的值与确定次级扰频码的掩蔽值相乘，并且随着每个时钟信号将乘得的值相加；通过将和值与第二m-序列发生器的输出相加，生成第i个次级扰频码。

另一方面，本发明提供了一种用于在CDMA移动通信系统中生成多个扰频码的设备，它生成一个指定给基站的主扰频码和多个次级扰频码，该设备包括：具有多个串联移位寄存器，用于生成第一m-序列的第一m-序列发生器；具有多个串联移位寄存器，用于生成第二m-序列的第二m-序列发生器；用于将第一和第二m-序列相加生成主扰频码的第一加法器；至少一个用于接收第一m-序列发生器的每个寄存器值(a_i)，将寄存器值与通过将第一m-序列移位确定的次级扰频码的掩蔽值(k_i)相乘，将相乘的值(a_i×k_i)求和的掩蔽部分；将第二m-序列与求和值相加生成次级扰频码。另一方面，本发明提供一种在UMTS移动通信系统中的下行链路发送器的扰频码生成设备，它使用一个主扰频码用于区分基站并且使用多个次级扰频码用于区分信道，该设备包括：用于生成第一m-序列的第一m-序列发生器；用于生成第二m-序列的第二m-序列发生器；将第一和第二m-序列相加生成主扰频码的第一加法器；多个掩蔽部分，每个第一掩蔽部分用于将第一m-序列移位；多个第二加法器，每个第二加法器用于将已移位的第一m-序列中的一个与第二m-序列相加，第二加法器的输出生成多个次级扰频码。

                           附图说明

通过结合附图对本发明的优选实施例进行详细描述，本发明的上述和其他目的、特性、优点将变得更加清楚，其中：

图1是示出了一般UMTS移动通信系统中已知的下行链路发送器结构的示意图；

图2是图1中示出的已知的扰频码组发生器的示意框图；

图3是示出了一般UMTS移动通信系统中已知的下行链路接收器结构的示意框图；

图4是图3中示出的已知的扰频码组发生器的示意框图；

图5是示出了一般UMTS移动通信系统中已知的扰频gold组发生器的详细图；

图6是示出了按照本发明第一实施例的扰频码的结构图；

图7是示出了按照本发明第一实施例在UMTS移动通信系统中下行链路发送器的扰频码组发生器的详细结构图；

图8是示出了按照本发明第一实施例在UMTS移动通信系统中下行链路接收器的扰频码组发生器的详细结构图；

图9是示出了按照本发明第二实施例的扰频码的结构图；

图10是示出了按照本发明第二实施例在UMTS移动通信系统中下行链路发送器的扰频码组发生器的详细结构图；并且

图11是示出了按照本发明第二实施例在UMTS移动通信系统中下行链路接收器的扰频码组发生器的详细结构图。

具体实施方式下面通过参照附图将对本发明的优选实施例进行描述。由于人们熟知的功能和结构会以无关紧要的细节掩蔽本发明，因此在下面的描述中将不对其进行详细说明。

此处使用的作为扰频码的gold码是通过将两个不同的m-序列二进制相加而生成的。假如将各具有长度L的两个m-序列分别定义为m₁(t)和m₂(t)，一组gold码可以包括具有良好互相关特性的L个不同的gold序列。gold码组可由公式1表示。

[公式1]

G＝<m₁(t+τ)+m₂(t)|0≤τ≤L-1>

其中，t为时间变量，τ为移位值。由公式1可见，该gold码组是循环移位τ次的m-序列m₁(t)加上m-序列m₂(t)的和所组成的一组所有序列。因此，对于本发明来说，循环移位τ次的m-序列m₁(t)加上m-序列m₂(t)的和被命名为gold码g_τ，即，g_τ＝m₁(t+τ)+m₂(t)。如果gold码的周期为2¹⁸-1，则各个组成gold码的m-序列的周期也是2¹⁸-1。因此，m-序列m₁(t)最多可以被循环移位2¹⁸-1次，并且在该组gold码中元素(element)的数量等于2¹⁸-1，这是循环移位的最大值。

在本发明的实施例中使用的gold码组有2¹⁸-1个gold码作为元素，其中每个元素都包括m-序列m₁(t)和m-序列m₂(t)，m₁(t)具有定义为f(x)＝x¹⁸+x⁷+1的发生器多项式，m₂(t)具有定义为f(x)＝f(x)＝x¹⁸+x¹⁰+x⁷+x⁵+1的发生器多项式。

循环移位τ次的第二m-序列m₁(t)可以通过将掩蔽函数作用于生成最初m-序列的移位寄存器的存储值上而获得。

本发明的实施例提供了用掩蔽函数同时生成多个gold序列的发生器，以及有效地将gold码组分成主扰频码组和次级扰频码组以减少储存在存储器中的掩蔽函数的数量的方法。

第一实施例

图6为示出了按照本发明的第一实施例的主和次级扰频码的结构图。

首先，当gold序列选自长度为2¹⁸-1的gold序列时，第一个38400码片用作主扰频码，第二个38400码片用作对应于主扰频码的第一个次级扰频码，第三个38400码片用作对应于主扰频码的第二个次级扰频码，第四个38400码片用作对应于主扰频码的第三个次级扰频码，第五个38400码片用作对应于主扰频码的第四个次级扰频码，第六个38400码片用作对应于主扰频码的第五个次级扰频码。这里，当使用512个主扰频码时，对应于512个主扰频码有五组次级扰频码。具体来说，2¹⁸-1(扰频码的长度)被38400除等于6(扰频码组)。6个扰频码组中，第一扰频码组用作主扰频码，其余5个扰频码组用作次级扰频码。在这样的结构中，如果一个单元(基站)使用其自己的主扰频码和选自其自己的次级扰频码组中的次级扰频码，则当主扰频码不可使用正交码时，所选的属于对应于主扰频码的次级扰频码组的次级扰频码将被用于下行链路信道扰频码。如图6所示，一旦选定了主扰频码，对应于主扰频码的次级扰频码也是包含主扰频码的gold码的一部分。这里，次级扰频码是通过对主扰频码应用掩蔽函数而生成的。这种方法适合于如图7所示的发送器的扰频码组发生器，它同时的生成一个主扰频码和多个次级扰频码。

参照图7，扰频码组发生器701包括：第一m序列发生器750，包括：上方移位寄存器存储器(此后，称为“第一移位寄存器存储器”)700(具有寄存器0至17)和加法器730；第二m序列发生器760，包括：下级移位寄存器存储器(此后，称为“第二移位寄存器存储器”)705(具有寄存器0至17)和加法器735；多个掩蔽部分710至712、714至716；多个加法器742至744和740；多个延时器722至724和720。第一移位寄存器存储器700储存预定的寄存器初始值“a_o”，第二移位寄存器存储器705储存预定的寄存器初始值“b_o”。在每个输入时钟(没有示出)周期中，储存在存储器700和存储器705中各个寄存器的值可以变化。寄存器存储器700和705分别储存18位(或符号)二进制值“a_i”和“b_i”(i＝0至c-1，其中，c＝寄存器存储器700和705的寄存器总数)。

第一m-序列发生器750用寄存器存储器700和加法器730生成第一m-序列，加法器730是一个二进制加法器，它将寄存器存储器700的寄存器0至7的二进制值相加并将和输出到寄存器17中。在每个输入时钟周期中，寄存器存储器700的寄存器0顺序输出形成第一m-序列的二进制值。掩蔽部分710至712储存掩码值(k_i ¹至k_i ^N)，用于生成第一m-序列的预定码片数的循环移位。通过将掩码值与第一移位寄存器存储器700的寄存器值“ai”相乘实现循环移位，如下面公式表示：∑(k_i ^N×a_i)(L＝1至N)。结果的值分别提供给加法器742至744。

第二m-序列发生器760用寄存器存储器705和加法器735生成第二m-序列，加法器735是一个二进制加法器，它将寄存器存储器705的寄存器0、5、7和10的二进制值相加并将和输出到寄存器17中。在每个输入时钟周期中，寄存器存储器705的寄存器0顺序输出形成第二m-序列的二进制值。掩蔽部分714至716储存每个掩码值(k_i ¹至k_i ^N)，用于生成第二m-序列的预定码片数的循环移位。通过将掩码值与第二移位寄存器存储器705的寄存器值“b_i”相乘实现循环移位。结果的值分别提供给加法器742至744。M-序列发生器750和760的每一个都根据相应的发生器多项式生成m-序列。

加法器740将第一和第二移位寄存器存储器700和705的第0个寄存器值(即，最后位)相加生成扰频码，它成为主扰频码。加法器742和744分别将连接第一移位寄存器存储器700的每个掩蔽部分710至712生成的一位和与掩蔽部分710至712相对应的掩蔽部分714至716生成的一位相加。换句话说，将第一组的第一掩蔽部分710的输出与第二组的第一掩蔽部分714的输出相加并以此类推，直到将第一组的第N掩蔽部分712的输出与第二组的第N掩蔽部分716的输出相加。因此，第一组的掩蔽部分710-712的每个掩蔽部分都有与第二组的掩蔽部分714-716对应的掩蔽部分。在加法器742-744中，分别将对应掩蔽部分的输出相加。即，对于第一和第二移位寄存器存储器700和705，各个掩蔽部分有一一对应的共轭值。例如，第一移位寄存器存储器700的第一掩蔽部分710与第二移位寄存器存储器705的第一掩蔽部分714相对应，第N掩蔽部分712与第N掩蔽部分716相对应并以此类推。在两个共轭掩蔽部分之间(即，第一掩蔽部分710和714，或第N掩蔽部分712和716)连接加法器742至744，加法器响应输入时钟，将从掩蔽部分输出的两位相加。这里加法器742至744的输出信号具有I-信道成分。

延时器722至724和720按照预定码片数将I-信道的信号延时以生成各自的Q-信道信号。

下面将描述上述本发明结构的运行过程。

一旦将用于主扰频码的初始值应用于各具有18个用于循环移位寄存器值“a_i”或“b_i”的寄存器的第一和第二移位寄存器存储器700和705时，第一和第二移位寄存器存储器700和705的第0个寄存器值被送到加法器740，并且第一移位寄存器存储器700的18个寄存器值被送到第1掩蔽部分710至第N掩蔽部分712，从而生成第一移位寄存器的循环移位序列。同时，第二移位寄存器存储器705的18个寄存器值“b_i”被送到第1掩蔽部分714至第N掩蔽部分716，从而生成第二移位寄存器的循环移位序列。然后，第一掩蔽部分710用掩蔽函数k_i ¹将来自第一(上方)移位寄存器存储器700的输入值(来自移位寄存器存储器700的18个寄存器的所有18位)掩蔽(即，∑(k_i ¹×a_i))，并且将被掩蔽的值输出到用于生成第一次级扰频码的加法器744中。在每个掩蔽部分710-712中的掩蔽是同时处理的。第N掩蔽部分712用掩蔽函数k_i ^N将来自第一(上方)移位寄存器的输入值掩蔽(即，∑(k_i ^N×a_i))，并且将被掩蔽的值输出到用于生成第N次级扰频码的加法器742。第N掩蔽部分71 6用掩蔽函数S_i ^N将来自第二(下方)移位寄存器存储器的输入值掩蔽(即，∑(S_i ^N×a_i))，并且将被掩蔽的值输出到用于生成第N次级扰频码的加法器744。第一掩蔽部分714用掩蔽函数S_i ¹将来自第二(下方)移位寄存器存储器705的输入值掩蔽(即，∑(S_i ¹×a_i))，并且将结果值输出到用于生成第一次级扰频码的加法器742。各个掩蔽部分710-712将来自第一移位寄存器存储器700的输入值掩蔽，并将被掩蔽的值输出到各个加法器742-744。然后，加法器740将来自第一和第二移位寄存器存储器700和705的第0个寄存器的输出位相加。这些已生成的输出信号立即被延时器720延时。加法器744将从第N掩蔽部分712和716输出的位相加生成I-信道信号，它立即被送到延时器724。延时器722将从加法器744输出的1-信道信号按照预定的码片数延时，生成Q-信道加扰信号。加法器742将从第N掩蔽部分710和714输出的位相加生成I-信道信号，这些I-信道信号立即在延时器722被延时预定码片数。然后，第一移位寄存器存储器700的第0和第7个寄存器值在加法器730中相加，并且将相加的值输入到第17个寄存器中，左侧寄存器的值向右侧移动一位，最左侧的寄存器被新填充加法器730的输出值。在加法器735中将第二移位寄存器存储器705的第0、第5、第7和第10个寄存器的值相加，将相加的值输入到第17个寄存器中，左侧寄存器的值向右侧移动一位，最左侧的寄存器(即，第17个寄存器)具有加法器735的输出值。这个过程重复进行从而生成多个扰频码。

图8示出了接收器的用于同时生成一个主扰频码和一个次级扰频码的扰频码发生器。该接收器必须仅对分配给它的公用控制信道和数据信道使用扰频码并且因此需要一个主扰频码和一个次级扰频码。

参照图8，一旦将用于主扰频码的初始值作用到具有18个上方移位寄存器的第一移位寄存器存储器840和具有18个下方移位寄存器的第二移位寄存器存储器845，第一和第二移位寄存器存储器840和845的第0个寄存器值被送到加法器810。加法器810的输出是主扰频码。第一移位寄存器存储器840的18个寄存器的值“a_i”被送到掩蔽部分820。同时，第二移位寄存器存储器845的18个寄存器的值“b_i”被送到掩蔽部分825。然后，掩蔽部分820用掩蔽函数k_i将来自第一移位寄存器的值掩蔽(即，∑(k_i×a_i))，并且将被掩蔽的值输出到用于生成第一个次级扰频码的加法器815。掩蔽部分825用掩蔽函数S_i将来自第二(下方)移位寄存器的值掩蔽(即，∑(s_i×a_i))，并且将被掩蔽的值输出到用于生成第一个次级扰频码的加法器815。然后，加法器810将来自第一和第二移位寄存器存储器800和805的第0个寄存器的输出位相加，生成I-信道主扰频码信号。这些I-信道主扰频码信号立即在延时器830被延时预定码片数，从而生成Q-信道主扰频码信号。加法器815将来自掩蔽部分820和825的输出位相加生成I-信道主扰频码信号，它立即在延时器835被延时。然后，在加法器800将第一移位寄存器的第0个和第7个寄存器值相加，并且，将相加的值输出到第17个寄存器，左侧寄存器的值向右侧移动一位。在加法器805，将第二移位寄存器的第0个、第5个、第7个和第10个寄存器值相加，并且，将相加的值输出到第17个寄存器，左侧寄存器的值向右侧移动一位。这个过程重复进行从而生成多个扰频码。

第一个实施例的扰频码发生器需要多个储存在掩蔽部分中的不同的掩蔽函数以生成每个次级扰频码，即，用2N个掩蔽函数生成N个扰频码。因此，图6中所示的主和次级扰频码的结构能够实现图7或图8所示的无线电收发器结构的扰频码发生器，此外，它仅包含用相当简单的硬件生成多个扰频码的2N个掩蔽函数。

第二实施例

图9为根据本发明第二实施例的主和次级扰频码的结构图。虽然第一实施例将m-序列m₁(t)和m₂(t)掩蔽以生成扰频码，但是第二实施例只将m-序列m₂(t)循环移位以生成加扰序列，而不涉及m₁(t)。即，本实施例由公式1很好地表示。

参照图9，当M个次级扰频码对应一个主扰频码时，第1、第(M+2)、第(2M+3)，...，第((K-1)*M+K)，...，和第(511M+512)个gold码被用作主扰频码。对应于用作第(K)个主扰频码的第((K-1)*M+K)个gold码的次级扰频码由M个gold码组成，即，((K-1)*M+(K+1))，((K-1)*M+(K+2))，...，和第(K*M+K)个gold码。这里，对于使用的512个主扰频码，对应于512个主扰频码的每个次级扰频码组由M个次级扰频码组成。在这种结构中，如果单元使用主扰频码中的一个，当需要使用次级扰频码时，则属于对应于该主扰频码的次级扰频码组的次级扰频码将被使用。如图9所示，一旦主扰频码被选定，通过将被循环移位的第一m-序列和第二m-序列相加生成对应于该主扰频码的次级扰频码。这里，通过对第一移位寄存器存储器中的序列施加掩蔽函数生成次级扰频码。如图10所示的无线电收发器的扰频码发生器使用了这种方法，它同时地生成一个主扰频码和多个次级扰频码。

参照图10，第一m-序列发生器1050包括第一移位寄存器存储器1040(具有寄存器0至17)和用于将寄存器0和7的输出相加的加法器1010。第二m-序列发生器1060包括第二移位寄存器存储器1045(具有寄存器0至17)和用于将寄存器0、5、7和10的输出相加的加法器1015。图10所示的扰频码发生器包括两个m-序列发生器1050和1060、多个掩蔽部分1000至1005、多个加法器1032至1034和1030以及多个延时器1022至1024和1020。第一移位寄存器存储器1040储存预定的寄存器初始值“a₀”，第二移位寄存器存储器1045储存预定的寄存器初始值“b₀”。移位寄存器存储器1040和1045可以储存18个二进制值(位或符号)“a_i”和“b_i”(0≤i≤17)。在每个输入时钟周期(没有示出)，两个m-序列发生器1050和1060根据每个生成多项式生成各自的串行输出序列位。本发明的第二实施例使用长度为38400个码元的gold码生成扰频码。因此，当每个寄存器存储器1040和1045输出长度为38400个码元的序列时，移位寄存器存储器1040和1045可以被复位成初始值。

第一m-序列发生器1050用寄存器存储器1040和加法器1010生成第一m-序列，并且二进制加法器1010将从寄存器存储器1040的寄存器0和7输出的二进制值相加，将和值输出到寄存器17。在每个输入时钟周期中，寄存器存储器1040的寄存器0顺序地输出形成第一m-序列的二进制值。掩蔽部分1000至1005储存用于按照预定码片数生成第一m-序列的循环移位的掩码值(k_i ¹至k_i ^N)。通过将掩码值与第一移位寄存器存储器1040的寄存器值“a_i”相乘实现循环移位，如公式：∑(k_i ^L×a_i)所表示。结果值分别提供给加法器1032至1034。在本发明的优选实施例中，每个掩码值(k_i ¹至k_i ^N)产生一个新序列，它是被循环移位1至N次的第一m-序列。因此，每个掩码值由所需的循环移位数确定。

加法器1030将第一和第二移位寄存器存储器1040和1045的第0个寄存器值相加生成扰频码，它成为主扰频码。加法器1032至1034的每一个分别将从掩蔽部分1000至1005生成的一位与第二移位寄存器存储器1045生成的一位相加生成I-信道扰频码信号。这里，加法器1030的输出用作主扰频码，从加法器1032至1034输出的扰频码可以用作对应于该主扰频码的次级扰频码。下面是一个可能的掩蔽值(k_i ¹至k_i ^N)的例子：k_i ¹＝(000000000000000010)，k_i ²＝(000000000000000100)，k_i ³＝(0000000000000001000)...。通过控制掩蔽值，可以生成其他主和次级扰频码。下面的例子示出了如何得到所需要的掩码以将m-序列循环移位‘n’次。一般来说，将xⁿ除以用于m-序列的生成多项式(即，xⁿ/f(x))并且用除法的余项形成掩码。例如，如果需要循环移位31次的掩码，取x³⁷并将它用生成多项式f(x)＝x1⁸+x⁷+1来除，并且找到不能再被除的余项。最后的余项为x¹³+x⁹+x²，如下式所示：

x³¹＝x¹³x¹⁸＝x¹³(x⁷+1)＝x²⁰+x¹³＝x²x¹⁸+x¹³＝x²(x⁷+1)+x¹³＝x¹³+x⁹+x²

对应于x¹³+x⁹+x²的二进制序列为000010001000000100，它就是所需要的将m-序列循环移位31次的掩码。

延时器1022至1024和1020按照预定码片数将I-信道信号延时，生成Q-信道扰频码信号。

如上所述，本发明第二实施例生成图9所示的扰频码组，并且仅用一个gold码发生器、掩蔽部分1000至1005以及加法器1022至1034。

下面将描述本发明上述结构的运行过程。

一旦将用于主扰频码的初始值施加到各具有18寄存器的第一和第二移位寄存器存储器1040和1045，第一和第二移位寄存器存储器1040和1045的第0个寄存器值送到加法器1030，并且第一移位寄存器存储器1040的18个寄存器值“a_i”被送到第一掩蔽部分1000至第N掩蔽部分1005，从而生成第一m-序列的1至N个循环移位的序列。然后，第一掩蔽部分1000用生成第一次级扰频码的掩蔽函数k_i ¹将来自第一(上方)移位寄存器存储器1040的输入值(a_i)掩蔽(即，∑(k_i ¹×a_i))，并且将被掩蔽的值(a_i)输出到加法器1032。第N掩蔽部分1005用生成第N次级扰频码的掩蔽函数k_i ^N将来自第一(上方)移位寄存器存储器1040的输入值(a_i)掩蔽(即，∑(k_i ¹×a_i))，并且将被掩蔽的值输出到加法器1034。同时，加法器1030将来自第一和第二移位寄存器存储器1040和1045的第0个寄存器的输出位相加。生成的输出位被立即在延时器1020延时。加法器1032将来自第一掩蔽部分1000的输出位和第二移位寄存器存储器1045第0个移位寄存器的输出位相加。输出信号立即被送到延时器1022。然后，在加法器1010将移位寄存器存储器1040的第0和第7个寄存器值相加，并且加法器1010将和值输出到第17寄存器，左侧寄存器的值向右侧移动一位，最左侧的寄存器被新填充加法器1010的输出值。在加法器1015将移位寄存器存储器1045的第0、第5、第7和第10寄存器值相加，并且，左侧的值向右侧移动一位，将加法器1015的输出值填充最左侧的寄存器(即，第17寄存器)，该加法器将和输入到寄存器存储器1045的第17个寄存器。这个过程重复进行从而生成多个扰频码。

图11示出了用于同时生成一个主扰频码和一个次级扰频码的接收器的扰频码发生器。图10和11所示的实施例既可以用在发送器也可以用在接收器中。

本发明的第二实施例的接收器仅使用一个次级扰频码，因此只需要一个掩蔽部分1100。

参照图11，一旦将用于主扰频码的初始值施加到具有18寄存器的第一移位寄存器存储器1140和具有18寄存器的第二移位寄存器存储器1145，第一和第二移位寄存器存储器1140和1145的第0个寄存器值送到加法器1120。第一移位寄存器存储器1140的18个寄存器值“a_i”被送到掩蔽部分1100，从而生成被循环移位的m-序列。然后，掩蔽部分1100用生成第一次级扰频码的掩蔽值k_i将来自移位寄存器存储器1140的输入值(a_i)掩蔽(即，∑(k_i×a_i))，并且将被掩蔽的值输出到加法器1125。加法器1120将来自第一和第二移位寄存器存储器1140和1145的第0个寄存器的输出位相加。在延时器1130，加法器1120的输出信号被立即延时。同时，加法器1125将来自掩蔽部分1100的输出位与第二移位寄存器存储器1145的第0个移位寄存器的输出位相加，并且立即将和输出到延时器1135。然后，在加法器1110将第一移位寄存器存储器1140的第0和第7个寄存器值相加，在这种情况下，左侧的值向右侧移动一位，最左侧的寄存器被新填充加法器1110的输出值。在加法器1115将移位寄存器存储器1145的第0个、第5个、第7个和第10个寄存器值相加，左侧的值向右侧移动一位，并且最左侧的寄存器被新填充加法器1115的输出值。当接收器需要生成其他扰频码时，可以由控制器控制掩蔽值。

第二个实施例的扰频码发生器需要储存在掩蔽部分中的掩蔽值以生成次级扰频码，即，用N个掩蔽值生成N个扰频码。因此，图9中所示的主和次级扰频码结构能够实现图10和图11所示的收发器结构的扰频码发生器，它仅包含用相当简单的硬件生成多个扰频码的N个掩蔽函数。

尽管本发明是参照特定优选实施例来描述的，但本领域的技术人员应该理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以对其进行形式和细节的各种修改。

Claims (8)

1.一种用于产生扰频码的方法，包括：

从具有多个移位寄存器的第一移位寄存器存储器产生第一m-序列，上述寄存器具有第一移位寄存器值ai，其中，i＝0至c-1，且c＝寄存器的总数；

从具有多个移位寄存器的第二移位寄存器存储器产生第二m-序列，上述寄存器具有值bi，其中，i＝0至c-1，且c＝寄存器的总数；

采用掩码值k_i ^F掩蔽第一移位寄存器值a_i，以产生第三m-序列，其中，i＝0至c-1；和

将第一m-序列与第二m-序列相加，以产生主扰频码，

其特征在于：

将第三m-序列与第二m-序列相加，产生次级扰频码，

其中，掩蔽步骤将第一m-序列移位L次，以产生第K主扰频码的第L次级扰频码。

2.如权利要求1所述的扰频码产生方法，其中，第K主扰频码是第((K-1)*M+K)扰频码，其中，M是每个主扰频码的次级扰频码的总数。

3.如权利要求1所述的扰频码产生方法，其中，第K次级扰频码的次级扰频码是第(((K-1)*M+K)+1)到(K*M+K)扰频码，其中，M是每个主扰频码的次级扰频码的总数。

4.如权利要求1所述的扰频码产生方法，其中，K＝1到512。

5.如权利要求1所述的扰频码产生方法，其中，L大于1且小于M，M是每个主扰频码的次级扰频码的总数。

6.如权利要求1所述的扰频码产生方法，其中，采用下述公式来表示掩蔽步骤：∑(k_i ^L×a_i)。

7.如权利要求1所述的扰频码产生方法，还包括：

采用掩码值k_i ^S再次掩蔽第一移位寄存器值a_i，以产生第四m-序列；和

将第四m-序列与第二m-序列再次相加，产生第K主扰频码的第N次级扰频码，

其中，掩蔽步骤将第一m-序列移位N次，以产生第N次级扰频码。

8.如权利要求7所述的扰频码发生方法，其中，N大于1且小于M，其中，M是每个主扰频码的次级扰频码的总数。

Images