CN1510755B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1510755B
CN1510755B CN2003101177903A CN200310117790A CN1510755B CN 1510755 B CN1510755 B CN 1510755B CN 2003101177903 A CN2003101177903 A CN 2003101177903A CN 200310117790 A CN200310117790 A CN 200310117790A CN 1510755 B CN1510755 B CN 1510755B
Authority
CN
China
Prior art keywords
silicon
plane orientation
crystalline plane
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2003101177903A
Other languages
English (en)
Other versions
CN1510755A (zh
Inventor
大见忠弘
须川成利
寺本章伸
赤堀浩史
二井启一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003283560A external-priority patent/JP4351497B2/ja
Priority claimed from JP2003322170A external-priority patent/JP4954437B2/ja
Application filed by Individual filed Critical Individual
Publication of CN1510755A publication Critical patent/CN1510755A/zh
Application granted granted Critical
Publication of CN1510755B publication Critical patent/CN1510755B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

在一种形成在具有主(110)结晶平面取向的硅表面上的半导体器件中，硅表面通过降低OH浓度的RCA标准清洗-1工序、并通过淀积自牺牲氧化物膜而具有不大于0.15nm的规定的表面算术平均差Ra，优选地，不大于0.09nm，实现制造高迁移率的n-MOS晶体管。通过重复在氧基气氛中自牺牲氧化物膜的淀积工艺和自牺牲氧化物膜的去除工艺、或通过在脱气的H2O或低OH浓度气氛中清洗硅表面，或用氢或重氢使硅表面完全终结(terminating)，可以取得这种平整的硅表面。用各向同性氧化可以实现自牺牲氧化物膜的淀积处理。本发明还提供一种制造半导体器件的方法。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，以及一种处理半导体表面的方法。
背景技术
在各种半导体器件中，存在一种在本说明书中将主要被认为是金属-绝缘体-半导体(MIS)晶体管或金属-氧化物-半导体(MOS)并且具有源区、漏区和沿半导体表面的沟道区的场效应晶体管。在这种关系中，下面将主要描述包括MIS晶体管的MOS晶体管。如本领域所公知地，把这种MOS晶体管分为n型场效应晶体管(将简称为n型晶体管)和p型场效应晶体管(将简称为p型晶体管)。
常常遇到将n型晶体管和p型晶体管都集成在单个芯片内作为大规模集成(LSI)电路的情况。在这种情况中，每个晶体管形成在硅材料上，例如硅衬底、硅膜和通常具有(100)结晶平面取向表面的硅材料。这种硅材料和具有(110)结晶平面取向的表面分别被称为(110)硅材料(或简称(110)硅)和(110)表面。
要说明的是，在整篇本说明书中，具有(100)结晶平面取向的(100)表面总地说来不仅指(100)表面还指它的等同的表面，例如(010)、(001)，等等。
在这里，当利用(100)硅材料制造n型晶体管和p型晶体管时，本领域所公知的是p型晶体管在性能上(或驱动能力)，例如迁移率与n型晶体管的大约30％一样低。考虑到这种情况，一般设计p型晶体管使得它同n型晶体管相比在尺寸上变得大些。然而，这样设计阻碍了半导体器件的微型化。
参考图1，为了更好的理解本发明，将描述用于制造半导体器件的常规方法。在示例地例子中，在半导体区中形成微掺杂漏(LDD)结构的n型晶体管。
在图1(a)中，制备具有带(100)结晶平面取向的(100)表面并且可以简称为p型(100)硅材料的p型硅材料101。如图1(a)所示，p型(100)硅材料经浅沟槽隔离(STI)方法处理使元件或器件区与其它区隔离。结果，在p型(100)硅材料的(100)表面中限定或分隔出器件区。例如硅材料可以是如前面所提到的半导体衬底、在半导体衬底上的半导体层或膜。
接着，如图1(b)所示，使用NH4OH-H2O2-H2O(SC1)和HCl-H2O2-H2O(SC2)对p型(100)硅材料的(100)表面，特别是器件区102进行RCA清洗处理。通过RCA清洗，从整个表面上除去有机物质、颗粒和杂质金属。随后，在表面上形成栅极绝缘膜(SiO2)103(图1(C))。
如图1(d)所示，硼(B)离子注入在硅材料101的整个表面上并且离子注入的硼用于控制阈值电压。如图1(e)所示，在离子注入之后，在硅材料101的整个表面上淀积多晶硅(poly-silicon)膜并且对其进行构图以留下器件区102的栅极绝缘膜103上的多晶硅电极105。
接着，如图1(f)所示，离子注入低浓度的磷，以形成n型的源和隔区106，二者都有效地减轻了高电场。此后，如图1(g)所示，用CVD等方法在硅材料101表面上和栅电极105上淀积氧化硅膜(SiO2)并且用各向异性刻蚀方法选择性地蚀刻，以留下在栅电极105的侧壁上的侧壁绝缘膜107。
在这种情况下，如图1(h)所示，注入具有高浓度的n型杂质的离子，例如砷离子，以形成n+型的源和漏区108。从而，通过利用p型(100)硅材料制造n型晶体管。
尽管图1中没有示出，用(100)硅材料以类似于n型晶体管的方式制造p型晶体管。然而，要说明的是，当用(100)硅材料制造n型和p型晶体管时，p型晶体管在迁移率方面不如n型晶体管。
为了提高p型晶体管的迁移率，提出了使用(110)硅材料的建议，该(110)硅材料具有(110)结晶平面取向的(110)表面。实际上，报导过使用(110)硅材料，与使用(100)硅材料的情况相比，使用(110)硅材料有可能把p型晶体管的迁移率提高到大约2.5倍。然而，它还指出与使用(100)硅材料的情况相比，使用(110)硅材料导致把n型晶体管的迁移率降低到大约0.6倍。
在这种情况下，如果有可能抑制n型晶体管中的迁移率的降低，那么就认为(110)硅材料会成为非常有效的材料。
目前根本不能作出避免用(110)硅材料形成的n型晶体管中迁移率降低的方法的建议或提议。
在国际专利公开号WO98/33362(将称为文献1)和日本待审专利号平11-57636(将称为文献2)中公开了可以运用到(110)硅材料的各种装置和方法。然而，文献1仅作出了关于(100)硅材料的试验而没有作出(110)硅材料的实验。同样地，文献2仅研究了(100)硅材料而没有考虑(110)硅材料。
另一方面，在日本专利未审公开号JP平9-51097(文献3)公开了关于一种制造场效应晶体管的方法。该方法有效地避免了边界或界面造移率的恶化，由于在硅表面和氧化膜之间的界面上的电子散射，会引起发生这种恶化。然而，尽管文献3提出了在平行于台阶方向的(100)硅材料中的电子运行，但文献3根本没有作出关于(110)硅材料的研究。
根据发明人的研究，发现当用图1所示例的方法制造场效应晶体管时，在RCA清洗的碱处理步骤、纯水的漂洗步骤等等的期间内，不可避免地使器件区的表面粗糙。
这里，场效应晶体管中的载流子迁移率是反映晶体管的驱动能力的一个因素。如本领域所周知地，空穴是p型场效应晶体管中的载流子而电子是n型晶体管的载流子。通常，有必要通过减轻元件区的表面粗糙度提高载流子的迁移率，以便提高场效应晶体管的驱动能力。
具体地说，发明人发现使用平常的RCA清洗会使硅材料的元件区粗糙到表面粗糙度Ra＝0.5至1.5nm，其中Ra表示表面的算术平均差(即中心线平均粗糙度)，以及在这种粗糙表面上淀积栅极绝缘膜。
此外，栅极绝缘膜常常是使用干O2淀积的二氧化硅膜。在该情况下，观察到进一步使硅表面和SiO2的栅极绝缘膜之间的边界粗糙了。这是由于下面的情况所产生的，当使用干O2氧化时，用于氧化的物质(species)或来源自(111)晶面侵入并且氧化优选地沿着晶面继续。
而且，当使用RCA清洗粗糙化地硅材料制造场效应晶体管时，降低了场效应晶体管的驱动能力。此外，当在栅电极上施加电压时，电场偏离中心地集中在微小的凸出部分上并且电场这种集中易于引起栅极绝缘膜的击穿。
尤其是，当用RCA清洗处理清洗具有(110)结晶平面取向的表面(110)的硅材料或其等同物时，会发现(110)表面是非常粗糙地，这是在制造场效应晶体管时造成迁移率下降的原因。尽管上面的描述仅限于n型晶体管，但它适用于任何其它的半导体器件，例如TFT、CCD、IGBT，等等。
发明内容
本发明的一个目的是提供一种具有改善特性或性能的半导体器件。
本发明的另一个目的是提供一种所述类型的半导体器件，该器件通过使硅材料的表面平整能提高特性。
本发明的又一个目的是提供一种半导体器件，由具有主(110)结晶平面取向的(110)表面和改善特性的硅材料构造而成。
本发明的又一个目的是提供一种制造具有高驱动能力的半导体器件(特别是n型晶体管)的方法，该方法利用具有主(110)结晶平面取向的(110)表面的硅材料。
本发明的另一个目的是提供一种方法，该方法能使半导体区的粗糙表面平整
本发明的另一个目的是提供一种方法，该方法能使或保持经受清洗的半导体表面的粗糙表面平整。
根据本发明的一个方案，一种半导体器件具有预定结晶平面取向的硅表面。硅表面具有不大于0.09nm的规定的表面算术平均差Ra。其中：所述预定结晶平面取向为主(110)结晶平面取向，而且所述主(110)结晶平面取向是从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择的。在这种情况下，预定结晶平面取向可包括主(100)结晶平面取向。
根据本发明的另一个方案，预定结晶平面取向包括主(100)结晶平面取向。
根据本发明的又一个方案，半导体器件具有主(110)结晶平面取向的硅表面。硅表面具有不大于0.15nm的规定的表面算术平均差Ra。
优选地，硅表面粗糙度的规定的表面算术平均差Ra不大于0.11nm，并且更优选地不大于0.09nm。
更优选地，规定的表面算术平均差Ra不大于0.07nm，或者不大于0.02nm。
无论如何，从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择主(110)结晶平面取向。
优选地，利用(110)或(551)结晶平面取向确定主(110)结晶平面取向的表面。
根据本发明的另一个方案，一种半导体器件，包括：具有源区、漏区、沟道区、在沟道区上的栅极绝缘膜和在栅极绝缘膜上的栅电极的场效应晶体管。在半导体硅表面处形成沟道区，该半导体硅表面具有预定的结晶平面取向。硅表面具有不大于0.09nm的规定的表面算术平均差Ra。其中：所述预定结晶平面取向为主(110)结晶平面取向，而且所述主(110)结晶平面取向是从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择的。
预定结晶平面取向可包括主(100)结晶平面取向。
根据本发明的又一个方案，一种半导体器件，包括：具有源区、漏区、沟道区、在沟道区上的栅极绝缘膜和在栅极绝缘膜上的栅电极的场效应晶体管。在半导体硅表面处形成沟道区，该半导体硅表面具有主(110)结晶平面取向。硅表面具有不大于0.15nm的规定的表面算术平均差Ra。而且所述主(110)结晶平面取向是从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择的。
硅表面粗糙度的规定的表面算术平均差Ra不大于0.11nm。优选地，规定的表面算术平均差Ra不大于0.07nm
特别地，从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择主(110)结晶平面取向。优选地，硅表面具有(110)或(551)结晶平面取向。
在这种情况下，栅极绝缘膜可包括从氧化硅膜、氮化硅膜和氮氧化硅膜构成的组中选择的至少一种。
栅极绝缘膜其内可含有稀有气体元素。
特别地，场效应晶体管的栅极绝缘膜包括高比介电常数的介质膜，和/或介质膜可包括从金属硅酸盐、金属氧化物和金属氮化物构成的组中选择的至少一种。金属硅酸盐由硅和从Hf、Zr、Ta、Ti、La、Co、Y和Al组成的组中选择的至少一种构成。另一方面，金属氧化物由从Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba组成的组中选择的至少一种构成。
上述金属氮化物由N和从Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba组成的组中选择的至少一种构成。
可选择地，栅极绝缘膜可包括从氧化硅膜、氮化硅膜、氮氧化硅膜选择的膜和高比介电常数的介质膜的组合。
根据本发明的具体方案，一种用于制造半导体器件的方法。该方法包括如下步骤：制备具有预定结晶平面取向的硅半导体表面，并使半导体表面平整以实现不大于0.09nm的规定的表面算术平均差Ra。其中：所述预定结晶平面取向为主(110)结晶平面取向，而且所述主(110)结晶平面取向是从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择的。
预定结晶平面取向可包括主(100)结晶平面取向。
根据本发明的另一个具体方案，一种用于制造半导体器件的方法。该方法包括如下步骤：制备具有(110)结晶平面取向的硅半导体表面，并使硅表面平整以实现不大于0.15nm的规定的表面算术平均差Ra。其中所述主(110)结晶平面取向是从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择的。
特别是，平整步骤包括如下步骤：用降低OH浓度的RCA SC-1清洗液清洗硅表面，并通过在含氧基的气氛中氧化清洗的硅表面而在清洗的表面上形成氧化膜。
可选择地，平整步骤可包括如下步骤：各向同性地氧化硅表面，在硅表面上形成第一氧化物膜，以使硅表面平整为表面算术平均差Ra，以及除去第一氧化物膜。在这种情况下，重复多次各向同性地氧化步骤和除去步骤，直到取得规定的表面算术平均差Ra。
根据本发明的另一个方案，氧化物膜用作栅极绝缘层或用作一部分栅极绝缘层。该方法还包括在所述栅极绝缘层上形成栅电极的步骤。
上述方法还包括在平整的硅表面上形成栅极绝缘层和在所述栅极绝缘层上形成栅电极的步骤。
上述的各向同性氧化步骤可包括，在不高于550℃温度下执行硅表面自由基氧化(radical oxidation)的步骤。
可选择地，通过用臭氧水接触硅表面执行各向同性氧化步骤。在这种情况下，臭氧水是其内溶解0.001ppm-100ppm臭氧的超高纯水。在超高纯水中含有1ppm和30ppm之间范围内的臭氧。
此外，通过用双氧水溶液接触硅表面执行各向同性氧化步骤。双氧水溶液包括按重量计算为30-100％的过氧化氢。
此外，在10和30℃之间的温度下用超过10秒钟执行各向同性氧化步骤。
用含有氢氟酸(HF)的溶液完成上述除去步骤，优选溶液是HF和HCl的混合溶液。
溶液可含有少于100ppb的溶解的氧的HF和H2O。
无论如何，上述主(110)结晶平面取向包括(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向。
优选地不用把硅表面暴露到空气中执行上述平整步骤。
根据本发明的另一个方案，用通过微波激励在稀有气体和氧气的混合气体中产生的气体等离子执行形成氧化膜的步骤，所述稀有气体是从氩、氪和氙中选择的至少一种。
根据本发明的又一个方案，用通过微波激励在稀有气体和氧气的混合气体中产生的气体等离子执行自由基氧化的步骤，所述稀有气体是从氩、氪和氙中选择的至少一种。
根据本发明的另一个方案，平整步骤包括通过用微波激励在稀有气体和氧气的混合气体中产生的气体等离子氧化硅表面，所述稀有气体是从氩、氪和氙中选择的至少一种。
规定的表面算术平均差优选地不大于0.09nm。
根据本发明的又一个方案，该方法还包括在硅表面上形成栅极绝缘膜的步骤。栅极绝缘膜形成步骤包括如下步骤的选择步骤：
在含有氧基的气氛中执行硅表面的氧化处理；
在含有氮基或NH4基的气氛中处理硅表面；以及
在含有氧基、和氮基或NH4基中的至少一种气氛中处理硅表面。
栅极绝缘膜形成步骤可包括如下步骤：
制备从氩、氪和氙中选择的至少一种稀有气体和从氨气、氧气、氮气、NO和N2O中选择的至少一种气体的混合气体；以及
用微波激励在混合气体中产生等离子，以形成栅极绝缘膜。
根据本发明的又一个方案，平整步骤包括如下步骤：用H2O蒸汽通过执行氧化处理在硅表面上形成氧化物膜的第一步骤；除去氧化物膜的全部厚度的一部分的第二步骤，以在硅表面上留下10埃和1000埃之间的厚度；分别地至少执行一次第一和第二步骤；以及用含有HF的水溶液彻底地除去氧化物膜的第三步骤。
根据本发明的又一个方案，平整步骤包括清洗硅表面的清洗步骤。在这种情况下，清洗步骤包括根据其中降低了OH浓度的RCA清洗工序清洗硅表面的步骤。
可选择地，清洗步骤包括用PH值不大于7的清洗液清洗硅表面的步骤。
此外，清洗步骤可包括：用含有臭氧的纯水漂洗硅表面的第一步骤；用含有HF、具有溶解降低了氧的H2O和表面活性剂的清洗液清洗硅表面，并且设置不低于500KHz频率的振动的第二步骤；用含有臭氧的H2O漂洗硅表面的第三步骤；用含有HF和溶解降低了氧的H2O的清洗液清洗硅表面，以除去氧化物膜的第四步骤；以及用添加氢的H2O漂洗硅表面的第五步骤。
在这种情况中，氢可以添加到第二步骤和第四步骤中的至少其中之一的清洗溶液中。
根据本发明的另一个方案，清洗步骤可包括用含有HF和具有溶解少于100ppb氧的H2O的清洗液处理硅表面。
清洗步骤还可以包括如下步骤：制备含有HF、溶解少于100ppb氧和0.1ppm-1.6ppm氢的H2O的清洗液，并且设置清洗液具有不低于500KHz频率的振动。
可执行清洗步骤而不用把硅表面暴露到空气中。
还可以在抑制清洗液中产生OH的同时，通过使硅表面接触清洗液，并向清洗液施加超声振动而执行清洗步骤。
根据本发明的一种方案，一种制造半导体器件的方法，并且该方法包括如下步骤：制备具有预定结晶平面取向的硅半导体表面；以及通过利用添加氢或氘的H2O再通过对所述H2O施加高频振动而漂洗硅表面，以分别地用氢或氘使硅表面处的硅终结(terminate)。高频不低于500KHz，并且在所述H2O中的所述氢或氘的浓度是0.1ppm-1.6ppm。
平整步骤包括如下步骤：通过利用添加氢或氘的H2O、再通过对所述H2O施加高频振动而漂洗硅表面，以分别地用氢或氘使硅表面处的硅终结。漂洗步骤可包括下面的其中一种步骤：把硅表面蘸入或沉浸在添加氢或氘的H2O中，或把添加氢或氘的H2O喷洒到硅表面上。在这种情况中，所述高频不低于500KHz，并且在所述H2O中的所述氢或氘的浓度是0.1ppm-1.6ppm。
上述的平整步骤可以包括：用含有臭氧的H2O清洗硅表面的第一步骤；用含有HF、H2O和表面活性剂的清洗液进行清洗，并且设置频率不低于500KHz的振动的第二步骤；用含有臭氧的H2O进行清洗的第三步骤；用含有HF和H2O的清洗液执行清洗以除去氧化物膜的第四步骤；以及用添加氢或氘的H2O执行清洗，并且设置频率不低于500KHz振动的第五步骤，以便分别地用氢或氘使硅表面处的硅终结。
在上述第二和第四步骤中，从H2O中除去氧并且把氢添加到其中。
可用保持与空气隔离的硅表面执行漂洗步骤。
此外，用保持不暴露到空气中的硅表面执行第一至第五步骤。
另一方面，在氮、氢、氘或氢和氘的混合物的气氛中执行漂洗步骤。
硅表面优选地具有主(110)结晶平面取向。
附图说明
图1示出了以工艺顺序制造半导体器件的常规方法；
图2所示的图解表示方法用于说明在半导体表面和绝缘膜之间的边界上的粗糙度和粗糙度谱；
图3示出了以工艺顺序制造根据本发明第一实施例所述半导体器件的方法；
图4示出了用于说明图3示例的方法中使用的装置的截面图；
图5所示的图解表示方法用于说明图3示例的方法的效果；
图6所示的图解表示方法用于说明粗糙度和迁移率之间关系；
图7示出了制造根据本发明第二实施例所述的半导体器件的方法；
图8示出了在图7所示例的方法中使用的(551)表面的状态；
图9所示的图解表示方法用于说明粗糙度和用回刻蚀工艺留下的剩余膜之间的关系；
图10所示的图解表示方法用于说明第一和第二步骤的重复次数和粗糙度之间的关系；
图11所示的图解表示方法用于说明各种清洗工艺和粗糙度之间的关系；
图12所示的图解表示方法用于说明氧化膜厚度的变化和氧化气氛；
图13A和13B所示的简易示意图用于分别说明各向同性氧化和各向异性氧化工艺；
图14所示的图解表示方法用于说明各向同性氧化工艺的处理时间和氧化物膜的厚度之间的关系；
图15示出了制造根据本发明第三实施例所述的半导体器件的方法；
图16所示的图解表示方法用于说明第一和第二工序的重复次数与平整度之间的关系；
图17所示的图解表示方法用于说明处理时间和厚度之间关系；
图18所示的图解表示方法用于说明第一和第二工序的重复次数与粗糙度之间的关系；
图19所示的图解表示方法用于说明氧化程度和水滴的接触角度之间的关系；
图20所示的图解表示方法用于说明振动效果；
图21A和21B所示的图解表示方法用于分别说明根据本发明所述的p-MOS和n-MOS的空穴迁移率和电子迁移率；以及
图22所示的图解表示方法用于说明根据本发明所述的p-MOS和n-MOS的噪声特性。
具体实施方式
第一实施例
参考图3，将说明根据本发明第一实施例所述的方法以及将使用该方法制造半导体器件。首先，如图3(a)所示，制备具有(110)结晶平面取向的(110)表面的p型(110)硅材料(简称硅材料)301，p型(110)硅材料301经过隔离以限定元件区或器件区302。器件区用于形成源、漏和沟道区。
接下来，如图3(b)所示，使硅材料经受RCA清洗工序以从器件区302除去有机物质、颗粒和金属。如本领域所公知地，RCA清洗工序可包括RCA标准-清洗-1(缩写成SC1)工序和RCA标准-清洗-2(缩写成SC2)工序。具体地说，SC1工序使用由过氧化氢、氢氧化铵和加热到大约70℃温度的水组成的混合物，而SC2工序使用由过氧化氢、盐酸和加热到大约70℃温度的水组成的混合物。SC1工序有效地溶解膜并且除去I族颗粒和II族有机物质，而SC2工序有效地除去用SC1工序不能除去的金属。
在图3(b)中，SC1用于清洗硅材料301。在这种情况下，发现在SC1工序期间在显微镜下硅材料301是粗糙的。换句话说，即使通过用于清洗硅材料301的表面的SC1工序也极微地增加了硅材料301的表面粗糙度。实际上，已确定在SC1工序期间根据OH浓度刻蚀硅材料301的表面，结果示出了增加的粗糙度。
在这种情况下，用减低的OH浓度执行SC1工序。尽管通常在常规SC1工序中使用混合溶液，使NH4OH∶H2O2∶H2O的混合比例等于1∶1∶5，但图3(b)中示例的SC1工序中也使用混合溶液，使得NH4OH∶H2O2∶H2O的混合比例变成等于0.05∶1∶5。这表明图3(b)中的混合溶液与常规SC1工序使用的混合溶液相比减低了OH的浓度。
此外，当硅材料具有高密度缺陷时，例如晶体原生粒子(COP)，观察到在SC1工序期间迅速增加了表面粗糙度。此外，也已确定在SC1工序之后降低了栅极绝缘膜即氧化物膜中的介质击穿电压。这种介质击穿电压的降低是由于缺陷而在表面出现的微小凹陷引起的。具体地说，本领域公知，在CZ(直拉单晶)晶片中COP的密度变得高。
无论如何，如前面所述，在SC1工序期间，应抑制表面粗糙度的增加。为了达到这种结果，优选使用经过氢退火、氩退火等的硅材料，把剩余氧到减少到5E16/cm3的范围，或使用在其上用外延生长淀积硅膜的硅晶片，并且简称为具有外延膜的硅晶片。具体地说，在所示例的例子中使用具有外延膜的硅晶片。
如前面所描述的，确定用SC1工序处理减少了OH浓度的硅表面具有0.15nm的表面粗糙度Ra，其中Ra表示表面算术平均差。结果，发现与常规n型晶体管相比提高了n型晶体管的迁移率。
实际上，具有(110)结晶平面取向的硅表面经历过上述SC1工序并且具有0.15nm的表面算术平均差Ra。在这种情况下，以类似于硅表面(100)的方式在(110)的硅表面上制造n型晶体管。
在该情况下，发现随着表面算术平均Ra的增加，由(110)硅表面形成的n型晶体管的迁移率降低了，并且其值限制到小于0.15nm，优选小于0.11nm。否则，很难得到用(110)硅形成的并且具有类似于(100)硅迁移率的n型晶体管。
从这个事实来看，很容易理解应该使(110)硅表面越来越平整，以便实现与(100)硅表面类似的特性或迁移率。
在图3(c)中，首先在含有氧基的气氛中通过氧化器件区的表面形成自牺牲膜303。当在氧基气氛中形成自牺牲氧化物膜303时，可以确定自牺牲氧化物膜303与在自牺牲氧化物膜303形成之前的预表面相比具有平整的表面。
这里，参考图4说明用于图3(c)中的自由基氧化。
在图4中，实例性地示出了一种装置，该装置用于根据本发明的自由基氧化工艺中并且使用径线槽缝天线。所示例的装置在结构上与日本专利公开号JP平10-33362(即33362/1998)所述的等离子装置类似。在本发明中，所示例的装置用于形成氧化硅膜。
具体地说，图4中所示例的装置具有其内包围空腔的真空反应室401、设置在真空反应室401上并且面对空腔的喷射平板402、以及支持或托架构件404。在喷射平板402上，设置共轴波导405、径线槽缝天线406以及介质平板407。用这种结构，硅材料403放置在支持构件404上并面朝向喷射平板402。
可假定所示例的支持构件404具有加热机构(未示出)以及硅材料403具有(110)结晶平面取向的(110)表面并且作为试样被放置在支持构件404上。
在这种情况下，当真空反应室401抽成真空状态时，用加热机构把硅材料403加热到大约400℃。根据这些实验，当把硅材料403保持在200和550℃之间的温度时，取得相似的结果。
接下来，通过喷射平板402把Kr气体和O2气引入空腔内以达到大约1托(Torr)的压力。通过同轴波导405、径线槽缝天线406和介质平板407向真空反应室401施加2.45GHz的微波，用来在真空反应室401内产生高密度等离子。尽管在所示例的例子中使用2.45GHz频率的微波，但当微波的频率可以在900MHz和10GHz之间的范围内时，也能取得相似的结果。
在示例的例子中喷射平板402和硅材料403之间的空隙等于6cm。当喷射平板402和硅材料403之间的空隙变得狭窄时，能实现高速氧化。可以用把微波引进真空反应室401的任何其它方法取代径线槽缝天线。
在含有氧基的气氛中氧化硅表面的情况下，用于氧化的来源和物质易于被黏附到由于在硅表面上的粗糙而产生的凸起上。此外，当自由基撞击到凸起上时，凸起带负电并且容易吸引氧离子，例如O+和O2+。这样最终造成凸起的优先氧化。因此，假定在硅表面上形成平整的氧化硅膜。
参考图5，通过比较氧化之前和之后的表面粗糙度(Ra)说明平整状态。在图5中示出了用圆点标出初始状态的氧化之前的表面粗糙度(Ra)，同时在图5中用两组三个圆点示出了在干O2氧化之后和自由基氧化之后测量的氧化之后的表面粗糙度Ra。这时，要说明的是，初始状态是在低OH浓度的SC1工序之后的状态，如前面所描述的，在图5中用表面算术平均差(Ra)表示表面粗糙度。
从5中容易理解，在氧化之前(即初始状态)的表面粗糙度(Ra)在0.14nm和0.16nm之间的范围内，而在O2干氧化之后表面粗糙度(Ra)超出0.16nm并且在0.17nm和0.19nm之间的范围内。另一方面，在自由基氧化之后表面粗糙度(Ra)极易减少到小于0.08nm并且在0.06nm和0.07nm之间的范围内。这显示出自由基氧化有助于改善平面取向(110)的硅表面的平整性，与在干氧化之后使表面粗糙度(Ra)粗糙的事实相反。
因而，用自由基氧化在硅表面上形成氧化物膜，该硅表面用低OH浓度的RCA SC-1清洗液清洗过，并且由于该氧化物膜的形成，硅表面被平整到大约0.06nm的表面粗糙度(Ra)。因此，该氧化物膜可以不用除去并且能作为覆盖平整的硅表面的绝缘膜，例如在MOS晶体管中的栅极绝缘膜。氧化物本身可以用做这种绝缘膜或可以结合附加绝缘膜。
在把氧化硅膜浸入HF和HCl(HF∶HCl的体积比＝1∶19)的混合液中一分钟而除去氧化硅膜之后，测量氧化之后的表面且糙度(Ra)。使用这种HF和Cl的混合液用于尽可能低地降低OH离子，以防止在除去氧化硅膜时蚀刻硅表面。这样有可能精确地研究硅和栅极绝缘膜之间的界面或边界。
为了观察HF和HCl混合液的影响，在把(110)硅材料蘸入或浸入HF和HCl混合液之前测量(110)硅材料的表面的表面粗糙度(Ra)，并且还在把(110)硅材料蘸入或浸入HF和HCl混合液十分钟之后测量。由此，发现在浸入之前和之后观察到在(110)硅材料上的表面粗糙度(Ra)没有变化。这显示出由于HF和HCl混合液，在(110)硅上没有引起蚀刻。
无论如何，如上面所述，在用浸入HF和HCl混合液一分钟除去绝缘膜之后，用测量的值限定设置在绝缘膜下方的硅表面的表面粗糙度(Ra)。
从而，用自由基氧化工序提高了表面平整度。这种使用自由基氧化工序的平整技术不受(110)结晶平面取向和使用(110)硅材料的半导体器件的限制，而能用于任何其它的半导体器件。
现在，回过来参考图3(d)，从硅材料301上除去在图3(c)中形成的自牺牲氧化物膜303。在示例的例子中，用HF和HCl混合液除去自牺牲氧化物膜303，HF和HCl混合液的体积比为1∶19。混合液的PH值不大于1。
如图3(e)所示，在氧基气氛中氧化器件区的硅表面以形成具有5nm厚度的栅极绝缘膜(SiO2)304。
在这种情况下，除去具有栅极绝缘膜304的硅材料301，以计算出硅表面和栅极绝缘膜之间的界面或边界粗糙度。为了该结果，使用以1∶19的体积比混合HF和HCl并且其PH不大于1的混合液。把栅极绝缘膜304浸入混合液中一分钟以除去栅极绝缘膜304。结果，确定硅表面具有0.06nm的表面算术平均差。
这里，要说明的是，至少在接触硅表面的一部分处可以形成氧化硅膜(SiO2)并且可以在氧化硅膜上淀积附加绝缘膜。用与氧化硅不同的材料可以形成这种附加绝缘膜并且附加绝缘膜可以是例如氧化物膜、氮化物膜、氮氧化物膜、或碱土金属、稀土金属和过渡金属的硅酸盐膜。可以用单膜或多层膜构造附加绝缘膜。可选择地，附加绝缘膜可包括至少一种氧化硅膜或多膜、氮化硅膜或多膜以及氮氧化硅膜或多膜。
优选地，可以用高介电常数膜形成栅极绝缘膜。举例用作高介电常数膜的材料可以是例如，由从Hf、Zr、Ta、Ti、La、Co、Y和Al中选择的一种或多种元素形成的金属硅酸盐；用从Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中选择的一种或多种元素形成的金属氧化物；用从Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中选择的一种或多种元素形成的金属氮化物；或用从Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中选择的一种或多种元素形成的金属氮氧化物。
返回到图3(f)，在全部硅材料301上离子注入硼(B)以便控制阈值电压。在硼的离子注入之后，多晶硅膜淀积在全部硅材料301上并且此后被构图以在设置在器件或元件区302上的栅极绝缘膜304上留下多晶硅电极(即栅电极)305。
接下来，离子注入低浓度的磷以形成n-源区和n-漏区(在图3(h)中都用306指示)。这种n-源区和n-漏区306用于减轻高电场。
图3(i)所示的工序随在图3(h)所示的工序之后。在该工序中，用CVD方法之类的方法淀积氧化硅膜(SiO2)，以便用氧化硅膜覆盖栅电极305。此后，氧化硅膜经过各向异性刻蚀以在栅电极305的侧壁上留下侧壁绝缘膜307。
接下来，如图3(j)所示，以高浓度离子注入如砷之类的n型杂质以形成n+源区和n+漏区(308)。从而，通过上述工序能制造出n型晶体管。
现在，研究关于在RCA清洗(图3(b)中所示)之后的表面粗糙度和迁移率之间关系。具体地说，通过改变氨水(NH4OH)的浓度使表面算术平均差Ra在0.05nm和0.18nm之间变化并且测量迁移率，以便研究迁移率和表面粗糙度Ra之间的关系。这种研究用于了解由表面粗糙度产生的并且影响迁移率的载流子的分散量。
参考图6，示例出表示上述研究的结果的迁移率和表面粗糙度(Ra)之间的关系。在图6中，表面粗糙度(Ra)和迁移率分别地取为横坐标和纵坐标，并且线L1和L2分别表示与(100)和(110)硅材料有关的上述关系。从线L1上容易理解地，即使当表面粗糙度变得很大时迁移率也基本上保持不变。
另一方面，如线L2所示，当表面粗糙度Ra变得很小时迁移率变得很大。更具体地说，当表面粗糙度Ra与通过上述RCA清洗工序取得的值0.16nm一样大时，(110)硅材料显示出3.0×102(cm2/Vsec)的迁移率。如线L2所示，当表面粗糙度Ra小于0.09nm时，(110)硅材料的迁移率迅速增加。此外，当表面粗糙度等于0.07nm时，(110)硅材料的迁移率基本上等于(100)硅材料的迁移率。
从该现象来看，很容易理解当表面算术平均差减小到0.05nm时，很大地提高了(110)硅材料的迁移率。通过用自由基氧化形成自牺牲氧化物膜和通过除去自牺牲氧化物膜能实现这种表面粗糙度Ra。在这种情况下，自牺牲氧化物膜不用总是被除去，而是能用作栅极绝缘膜或栅极绝缘膜的一部分。
如前面所述，在第一实施例中取得了0.05nm的表面粗糙度Ra。这表明与常规方法相比n型晶体管的迁移率提高了1.6倍。此外，当硅表面和栅极绝缘膜之间的界面是平整的时，还可能提高栅极绝缘膜的可靠性。不仅在场效应晶体管中而且在易于获得的任何其它的半导体器件，例如TFT(薄膜晶体管)、CCD(电荷耦合器件)、IGBT(绝缘栅极双极晶体管)等等中，能利用在(100)硅材料上的载流子迁移率的改性性能。
第二实施例
参考图7，将说明根据本发明第二实施例所述制造半导体器件的方法。取代在第一实施例中使用并且通过外延生长形成的(110)硅表面，在第二实施例中使用朝<100>方向使(110)硅表面倾斜8°而取得的硅表面并且可以将其称作(551)硅表面。此外，要说明的是，在第二实施例中使用氮氧化硅膜作为栅极绝缘膜。
如图7(a)所示，制备具有(551)结晶平面取向的(551)表面、并在此简称为(551)硅材料的p型硅材料701。在这种关系中，平面取向(551)的表面可以被称作(551)硅表面。在(551)硅表面上，例如用浅沟槽隔离(STI)技术形成沟槽隔离区，并且结果产生在(551)硅表面上留下用沟槽隔离区隔离的器件区7，并且器件区7的作用是与场效应晶体管的沟道区一起形成源和漏区。
接着，以结合第一实施例提到的方式使器件区702经受RCA清洗(如图7(b)中所示)，以便除去由有机物质、颗粒和金属引起的污染。像在第一实施例中那样，混合液具有降低的OH浓度并且HN4OH∶H2O2∶H2O的比例是0.05∶1∶5。从而，这种混合液有效地抑制在SC1工序期间表面粗糙度的增加。
接下来，如图7(c)所示，以300℃和500℃之间的温度、氧基气氛中在(551)硅表面的器件区702上形成自牺牲氧化物膜703。在图7(d)示出的工序中除去自牺牲氧化物膜703。在图7(c)和(d)中示例的工序都一起被称为使器件区的硅表面平整的平整工序。
用混合液除去自牺牲氧化物膜703，其中混合液中以1∶19的体积比和不大于1的PH值混合HF和HCl。
现在参考图8，在除去自牺牲氧化物膜703之后观察到硅表面的表面状态。如图8所示，(110)平面以台阶的形式出现，且台阶壮结构以自对准方式沿着<-110>方向出现。优选地，当用表面算术平均差Ra表示表面粗糙度时，每个台阶的高度在0.17和0.35nm之间的范围内并且表面粗糙度大约是0.04nm。
回来参考图7(e)，如前所述，在氧基气氛中氧化器件区上的(551)硅表面，以形成在该例子中由氮氧化物构成的栅极绝缘膜704。
在这种状态下，像第一实施例那样，计算(551)硅表面和栅极绝缘膜之间的界面粗糙度。为实现这种结果，通过浸入混合液中除去栅极绝缘膜704，混合液以1∶19的体积比和不大于1的PH值混合HF和HCl。结果，已确定界面粗糙度以表面算术平均差(Ra)表示低至0.05nm。为了比较，研究没有任何自牺牲氧化物膜形成的(551)硅表面并且(551)硅表面具有0.15nm的表面算术平均差Ra。
用图4所示例的微波激励等离子装置形成氮氧化硅的栅极绝缘膜。具体地说，以下面所述的方式可以形成这种氮氧化硅膜。首先，抽空图4所示例的真空反应室401并且通过喷射平板402把Kr气、O2气和NH3气充入真空反应室401中得到1托的压力。在具有加热组件的支持构件404上，放置(551)硅材料并且加热到400℃的温度。温度可以在200℃和550℃之间的范围内。
在这种情况下，通过径线槽缝天线406和介质平板407从同轴波导器405上施加2.45GHz的微波到真空反应室401中。由此，在真空反应室401中产生高密度等离子。在所示例的例子中，喷射平板402和硅材料403之间的间隙设为6cm。可采用与示例的方法不同的任何其它的方法把这种微波引入真空反应室401中。
这时，要说明的是，氢气的存在是形成根据本发明所述氮氧化硅的一个非常重要的因素。更具体地说，当在等离子中存在氢时，通过形成Si-H键和N-H键终结在氮氧化硅膜中和界面中的悬空键，并且致使在氮氧化硅膜和界面中电子陷阱的消失。通过测量F11R和XPS可以确定Si-H键和N-H键的这种存在或出现。此外，氢的存在用于消灭CV特性的滞后现象以及用于把硅材料和氮氧化硅膜之间的界面密度降低到3×1010com-2。
此外，发现当用稀有气体(Ar或Kr)、O2、N2和H2的混合气体形成氮氧化硅膜时，通过设置氢的分压为0.5％或更大，能显著地降低膜中的电子和空穴的陷阱。
用图4所示例的装置，通过将进入真空反应室的气体改为例如Kr气体和HN3气体，也有可能形成氮化硅膜。
可以仅在与硅表面接触的部分上形成氮氧化硅膜或氮化硅膜。如结合第一实施例中所提到的，在氮氧化硅膜或氮化硅膜上的上部膜可以是由氧化物、氮化物、氮氧化物或者由碱土金属、稀土金属和过渡金属构成的硅酸盐形成的单层或多层绝缘膜。
转回到图7，像第一实施例一样，如图7(f)所示，在形成栅极绝缘膜704之后在全部(551)硅表面701上离子注入硼(B)。
接下来，如图7(g)所示，在全部(551)硅表面701上淀积多晶硅膜以构图成多晶硅电极705，多晶硅电极705留在器件区702的栅极绝缘膜上并且可作为栅电极工作。
如图7(h)所示例地，离子注入低浓度的磷以形成减轻高电场的n-源区和n-漏区706。
如图7(i)所示，氧化硅(SiO2)膜淀积在全部(551)硅表面701上并且被各向异性地蚀刻以在栅电极705的侧壁上留下侧壁绝缘膜707。此后，离子注入高浓度的n型杂质，例如砷，以形成n+源区和n+漏区。从而，获得了n型晶体管(图7(j))。
当计算载流子迁移率时，可以确定与常规晶体管相比场效应晶体管具有1.6倍的迁移率，并且第二实施例具有类似于第一实施例的优势。
第三实施例
改善平整性的方法将在第三实施例中描述，并且使用湿氧化具体说明。首先，制备具有相当大粗糙度的硅表面的(110)硅材料。在第一步骤中使硅材料经受湿氧化，该湿氧化在1000℃温度与H2＝1slm和O2＝1slm流速的条件下，结果在硅表面上淀积3000埃(angstrom)厚度的氧化硅膜。在第二步骤中用包含HF的H2O溶液回刻蚀氧化硅膜为0-2500埃的厚度。此后，重复第一和第二步骤两次并且最后用HF和HCl的混合液彻底地除去氧化硅膜，用1∶19的混合比例以及不大于1的PH值混合HF和HCl。
参考图9，显示出了上述方法的结果，其中横坐标表示在第二步骤之后氧化硅膜的剩余厚度(埃)以及纵坐标表示表面算术平均差(Ra)。为了参考，还示例了一个例子，其中氧化硅膜一次淀积到9000埃的厚度，同时用1∶19的混合比例以及不大于1的PH值混合的HF和HCl的混合液除去该氧化硅膜。
由此，当在第二步骤中回刻蚀的剩余厚度变薄时，表面算术平均差(Ra)降低，并且当剩余厚度达到1000埃时，表面算术平均差(Ra)基本上饱和(saturated)。然而，彻底地除去氧化硅膜并且剩余膜回到0，平整性变差。
由于下列事实，预期可能会发生下列情况，即当通过溶液处理暴露硅表面时，因为溶液接触硅表面并且引起金属或污染物等附着，因此通过溶液本身使硅表面粗糙。此外，与氧化硅膜一次被淀积到9000埃并同时被除去的情况相比，当在第二步骤中的剩余厚度适合例如100埃的厚度时，通过重复第一和第二步骤可提高平整效果。
目前还没有证明由于氧化和回刻蚀工序而影响平整性改善的机理。可以预期，当由于回刻蚀工序剩余膜变薄时，用于氧化的物质或来源将易于均匀地达到邻近硅材料和氧化硅膜之间的界面的区域。
参考图10，研究并且示例了第一和第二步骤的重复次数和平整性之间的关系。在图10中，横坐标和纵坐标分别地表示重复次数和表面算术平均差(Ra)。如图10所示，当重复次数超过三次时，表面算术平均差Ra趋于饱和。从该事实来看，证明该重复次数应该是最优化。
从而，同用湿气体(第一步骤)执行氧化的初始硅表面相比，通过在第二步骤中不用除去氧化物膜而回刻蚀氧化物膜、以达到10埃至1000埃之间的厚度、再通过重复预期次数的第一和第二步骤，和通过最终用含有HF的水溶液部分地或彻底地除去氧化物膜，能使硅表面平整。
第四实施例
接下来，在本发明的第四实施例中将描述使用医学溶液或流体保持和提高平整性的方法。如前所述，RCA清洗常常用于清洗硅表面。此外，还发现，在RCA清洗的SC1工序期间使硅表面粗糙。这是因为用过氧化氢、氢氧化铵和加热到80℃温度的水的混合物执行SC1工序，结果导致Si-Si键在SC1工序期间被OH离子侵蚀，并且在薄弱部分处被打破。具体地说，在SC1工序期间，由过氧化氢引起的硅表面的氧化、与由OH离子引起的Si-O蚀刻和由Si-Si蚀刻引起的回刻蚀同时进行。这意味着，SC1有效地除去颗粒和有机污染，但是使硅表面粗糙作为副影响。为了降低由SC1工序引起的硅表面的粗糙，优选地配置碱性洗液。
考虑到上述情况，日本待审专利公开号JP平11-057636(即057636/1999)中公开了一种清洗方法并且不含有碱清洗。值得注意是，所公开清洗方法具有五个阶段并且在除去颗粒、有机污染物和金属污染物的能力上不低于RCA清洗。
具体地说，上述公开文本中所公开的清洗方法具有：用含有臭氧的纯水执行清洗的第一步骤；用含有HF、H2O和表面活性剂的清洗溶液并且设置500KHz或更大频率的振动执行清洗的第二步骤；用含有臭氧的纯水执行清洗的第三步骤；用含有用于有效地除去氧化硅膜的HF和H2O的清洗溶液执行清洗的第四步骤；以及用纯水执行清洗的第五步骤。
如上所述，在日本待审专利公开号JP057636/1999中描述的清洗方法不含有碱处理。然而，上述公开文本没有教导由清洗引起的使硅表面粗糙。实际上，示出了一个例子，其中在清洗方法之前和之后表面算术平均差Ra保持不变。这意味着，在上述引用的公开文本中根本没有作出关于清洗之前和之后硅表面变化的考虑。此外，在公开文本中提到的实验已经被本发明人作出，并且被限制成表面算术平均差为0.11nm的(100)硅材料。换句话说，根本没有作出结合(110)硅材料的实验。因此，没有公开其表面算术平均值(Ra)不大于0.15nm的(110)硅材料。
发现上述方法不能取得表面算术平均值不大于0.15nm的(110)硅材料。
在这种情况下，发明人发现通过在第二和第四步骤中执行H2O的脱气来降低溶解氧的量，来保持(110)硅材料的硅表面平整。
在根据本发明的第四实施例所述的方法中，执行第二步骤以除去在第一步骤中形成的氧化硅膜，以消除颗粒，同时执行第四步骤以除去在第三步骤中形成的氧化硅膜，以消除金属污染。更具体地说，当在第二和第四步骤中使用的医用溶液中出现溶解的氧时，在Si-Si键的薄弱部分有处选择地再氧化用HF除去的硅表面。在这种情况下，当由于HF同时继续除去硅时，表面粗糙度变得很大。考虑到这些，在第二和第四步骤中将溶解的氧从ppm数量级减小到小于100ppb(优选地，小于10ppb)。用脱气的医用溶液处理(110)硅材料，结果发现能保持表面的粗糙度。
更具体地说，根据本发明的第四实施例所述的方法具有：在含有5ppm臭氧的纯水中用5分钟清洗(110)硅材料的第一步骤；和用含有脱气的0.5％的HF溶液、脱气的H2O和50ppm表面活性剂的清洗溶液，执行5分钟清洗的第二步骤。在第二步骤中，设置950KHz频率的振动执行清洗。在第二步骤之后，在第三步骤中用含有5ppm臭氧的纯水执行5分钟清洗。此后，用含有0.5％HF和脱气的H2O的清洗溶液用执行1分钟清洗的第四步骤，以除去氧化物膜；以及在添加0.1-50ppm的H的脱气的H2O的超高纯水中执行10分钟清洗的第五步骤。
此外，通过把硅材料蘸入或浸入清洗溶液中执行清洗。在清洗结束后，测量(110)硅表面的表面粗糙度。在图11中示出了与常规RCA清洗的结果相比的测量结果。如图11所示，当在清洗之前具有0.08nm的表面算术平均差(Ra)的硅表面经受常规的RCA清洗时，使表面算术平均差Ra粗糙到0.13nm。另一方面，经受上述清洗的硅表面能减低粗糙度(Ra)到大约0.10nm，如用点所指示。
用HF和H2O的清洗溶液减轻(110)硅表面的表面粗糙度的上述方法或技术不仅可应用于(110)硅材料而且还应用于具有各种平面取向的表面，其中H2O脱气到小于100ppb的溶解的氧。此外，发明能用于除去氮化硅膜和/或氮氧化硅膜中的其中之一。
上面主要说明了在第二和第四步骤中执行H2O的脱气的过程。此外，还试图关于添加0.5-50ppm的氢以减少溶解的氧并且减低OH离子的浓度。
在图11中，还用点示例了与RCA清洗相比较的添加氢的结果。使用这样添加氢的H2O轻微地使0.08nm的初始表面粗糙大约0.01nm，但同RCA清洗相比有效地减轻了粗糙度。具体地说，当在第二步骤中给出大于500KHz的振动时，发现H2O分解成H和OH，结果导致OH的浓度增加。如前所述，通过用含有HF、表面活性剂和H2O的清洗液清洗而保持表面算术平均差(Ra)基本不变，其中在溶解的氧减少到小于100ppb之后把50ppm的氢添加到H2O。这表明在第二步骤中执行超声清洗，同时抑制OH的出现。在这种情况下，溶解的氧优选小于10ppb。
可选择地，在装置中完成第一至第五步骤，而不把硅表面和清洗溶液暴露到空气中。在这种情况下，含有脱气的H2O的医用溶液和添加的0.1-50ppm的氢一起用于第二和第四步骤。该方法用于防止溶解来自大气的氧。在图11中用最右边的点示例出了上述清洗方法的结果。如图11所示，在上述清洗之后初始表面的表面粗糙度(Ra＝0.08nm)基本上保持不变。
可以仅仅用PH值小于7的非碱性溶液完成半导体的上述处理和清洗。在这种情况下，可以进行超声清洗，同时通过添加H2抑制OH的出现。
根据本发明，有可能把硅表面的表面算术平均差(Ra)降低到小于0.05nm，并且最终实现0.02nm。因此，当具有(110)结晶平面取向的硅材料用于制造场效应晶体管时，场效应晶体管具有的1.6倍于常规晶体管的载流子迁移率，并且等于(100)的载流子迁移率。此外，因为硅表面和栅极绝缘膜之间的界面极微小地(atomically)平整，所以有可能提高栅极绝缘膜的可靠性。
在上述实施例中，已指出当用自由基氧化形成自牺牲氧化物膜时，自牺牲氧化物膜有效地使硅表面平整，例如(100)、(110)、(111)。然而，当用干氧化形成自牺牲氧化物膜时，没有实现改善。然而，在上述说明中没有阐明原因。发明人研究发现平整度的改善来源于是否进行各向同性氧化。所以，将参考图12作出说明。在图12中，沿横坐标和纵坐标分别地示出氧化次数和膜厚度，并且如A组曲线所表示的，结合(100)、(110)和(111)硅表面执行干氧化，而如B组曲线所表示的，还结合(100)、(110)和(111)硅表面执行自由基氧化。A组曲线根据平面取向(110)、(111)和(100)变化很大，而B组曲线基本上在氧化速率上保持为常数，并与平面取向(100)、(110)和(111)无关。
从该事实上来看，推断出自由基氧化以各向同性的方式优先，并且可以被称为各向同性氧化，而干氧化以各向异性的方式优先，并且可以称为各向异性氧化。
参考图13A和13B，分别地示例出关于各向同性氧化和各向异性氧化的平面取向和平整性的关系。在图13A中，假定各向同性氧化在具有用实线描绘的不规则表面上执行。在这种情况下，各向同性氧化即使在有不规则存在的情况下也各向同性地进行，并且有效地通过图13A中的虚线除去了这些微小的不规则以使其平整。另一方面，在(110)平面取向的表面上执行各向异性氧化，该表面具有体微缺陷(BMD)和微小的台阶。在这种情况下，仅仅在由BMD和微小台阶引发的具体平面上有选择地延伸各向异性氧化。结果，如图13B的下面部分所示，使硅表面粗糙。
从这种情况来看，应当理解的是，各向同性氧化非常重要，以便通过氧化而使例如硅之类的结晶表面平整，并忽略平面取向。
根据发明人的实验性研究，发现使用臭氧溶液(臭氧水)和过氧化氢能实现各向同性氧化。在这种情况下，通过把硅表面浸入到臭氧溶液中、或引起臭氧溶液流动、或通过把臭氧溶液喷射到硅表面上，使硅表面与臭氧水接触。
参考图14，分别地沿着横坐标和纵坐标选取氧化物膜的处理时间(分钟)和厚度(埃)，在硅表面接触臭氧溶液的情况下，以便显示出处理时间和厚度之间的关系。
在实验中，如同图12那样，溶解5ppm臭氧的超纯水用作臭氧水并且结合(100)、(110)和(111)硅材料在室温(23℃)中执行处理。分别用灰点、黑点和白点描绘处理(100)、(110)和(111)硅材料的结果。从图4可明显看出，氧化不取决于平面取向(100)、(110)和(111)进行，这表明各向同性氧化利用上述臭氧进行。此外，从图14中容易理解到，在仅仅用三十秒执行完臭氧处理后，每层氧化物膜的厚度基本上终结或达到大约18埃。此后，每层氧化物膜的厚度保持不变。
这意味着自牺牲膜的处理时间可以是大约三十秒那样短并且在很短的时间内能完成平整处理。此外，上述方法还可能一个接一个的处理每块硅材料。
下面将详细描述通过使用过氧化氢溶液可能进行的类似处理。
这里，将举例作出关于(110)硅材料的描述。首先，让(110)硅材料经受各向异性氧化。在这种情况下，如本领域所公知地，优先氧化(111)平面，并且结果导致沿<-110>的方向易于产生凹槽。
另一方面，如前所述，通过各向同性氧化能避免这种凹槽出现。具体地说，通过各向同性氧化形成自牺牲氧化物膜并通过除去自牺牲氧化物膜来执行平整方法，各向同性氧化使用自由基氧化、臭氧水、过氧化氢溶液。平整方法非常有效地使具有(110)主平面取向的硅表面平整。这种(110)主平面取向可以包括结晶地指向与平面取向(110)等取向的平面和可以包括(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)等的结晶平面取向。
根据Kazuo Sato等人的文章(在“传感器和加载器73(1999)[“Sensors andActuators73(1999)”]”中所述，(第122-130页))，在图2中指出当具有结晶平面取向的表面(110)经受碱性蚀刻时，沿<-110>方向的细沟出现在表面形态上。类似于(110)的平面取向的表面形态还出现在从(110)以<110>方向倾斜0和12°之间的范围内，并且可以是例如倾斜8°的(551)的平面取向的表面上。这种表面形态出现在以<-110>方向离(110)1°的平面取向上。此外，可以选择表面粗糙特性类似于图2中所示例的(110)的结晶平面取向。
根据发表在Phys.Rev.，B4，1950(1971)的T.Sato等人的文章，能够了解具有类似于(110)平面的载流子电子迁移率的平面。因此，当引起电子以<-110>方向流动时，即使用例如(331)、(221)、(332)、(111)的平面也能取得类似的电子迁移率特性，这些平面在<-110>方向上偏移0和35°之间的角度。此外，即使用例如在<-110>方向偏移0和12°之间的角度的(320)平面也能取得类似于(110)平面的特性。从而，当选择上述平面和它们相邻的平面代替(110)平面时，能取得类似的载流子迁移率。
无论如何，本发明可适用于上述列举的平面并且能通过用各向同性氧化形成自牺牲氧化物膜和通过除去自牺牲氧化物膜使各个平面的每个表面平整，各向同性氧化是由臭氧水、过氧化氢溶液或自由基氧化引起的。已确定，所产生的硅表面具有低至Ra＝0.05nm的平整度。上述技术处理时间短，并且生产率高。硅表面和栅极绝缘膜之间的界面微小地平整，因此，有可能提高载流子迁移率和栅极绝缘膜的可靠性。
考虑到上面所述，将参考图15描述作为第五实施例的根据本发明所述的方法。
第五实施例
首先，如图15(a)所示，制备具有平面取向(110)表面的p型硅材料501，并且使其经受浅沟槽隔离(STI)以限定用沟槽隔离区隔离的器件隔离区502。
在图15(b)中，用RCA清洗技术清洗器件隔离区502以便除去有机物质、颗粒和金属的污染。在所示例的例子中，SC1工序用作RCA清洗。为了降低OH的浓度，用医用溶液完成所示例的SC1工序，医用溶液中用0.05∶1∶5的比例混合NH4OH∶H2O2∶H2O。如前所述，当缺陷密度、COP密度等很高时，SC1工序剧烈地使表面粗糙。因此，优选硅材料501具有通过氢退火或氩退火降低到5E16/cm3的剩余氧，或使用在表面上具有硅外延生长膜的硅晶片。在所示例的例子中，尽管实际情况是在低OH浓度下执行SC1工序，仍然还使用经受硅外延生长的硅晶片并且硅晶片具有0.15nm的表面算术平均差Ra。
接下来，如图15(c)所示，通过把硅表面浸入到臭氧水中执行使器件区的硅表面平整的处理，以在第一步骤中形成自牺牲氧化物膜503。此后，如图15(d)所示例的，在第二步骤中使用添加氢的水稀释的0.5％HF溶液除去自牺牲氧化物膜503。第一和第二步骤重复五次。通过把硅表面浸入到臭氧水中仅30秒来执行第一步骤，而用30秒执行第二步骤。重复五次第一和第二步骤仅仅需要五分钟。结果使硅表面的表面算术平均差Ra减少到0.05nm。从这种情况来看，要说明的是，能在很短的时间内完成上述平整处理。
参考图16，研究第一和第二步骤的重复次数与平整度之间的关系。在图16中，横坐标和纵坐标分别表示重复次数和表面算术平均差Ra。当重复次数超过三次时，Ra基本上保持不变。因此，重复次数优选设置到最佳值。
根据发明人的实验，发现使用硫酸和过氧化氢的混合溶液也能取得各向同性氧化，硫酸和过氧化氢的混合溶液缩写为SPM。
参考图17，使用以1∶4的比例混合的硫酸和过氧化氢来执行各向同性氧化。在图17中，分别沿横坐标和纵坐标表示各向同性氧化的处理时间和厚度。像图12中那样，自牺牲氧化物膜形成在(100)、(110)和(111)硅表面上。
如图17中所示，通过在SPM中用大约30秒处理硅表面来形成或淀积大约13埃厚度的自牺牲氧化物膜。此后，自牺牲氧化物膜的厚度基本上保持不变。这显示出形成自牺牲氧化物膜的处理时间是30秒，并且能在非常短的时间内使表面平整。此外，各向同性氧化能够实现用于逐个地处理硅表面的装置。
参考图18，示例出重复次数和平整度之间的关系，其中用SPM溶液执行第一步骤，而用稀释的0.5％HF溶液执行第二步骤。在图18中，横坐标和纵坐标分别表示重复次数和表面算术平均差(Ra)。像图16中那样，重复次数优选设置到最佳值。
在除去自牺牲氧化物膜的第二步骤中，因为抑制了由OH引起的表面蚀刻，所以通过使用低OH浓度溶液，例如HF和HCl的混合溶液将提高平整效果。
基于各向同性氧化技术的上述平整处理不仅限于平面取向和具体的半导体器件，而且还能应用于任何其它的工艺和器件。
现在，回过来参考图15，氧化器件区的硅表面，以形成5nm厚度的栅极绝缘膜(SiO2)504(图15(e))。上述SiO2膜可以使其接触硅表面，并且可以用任何其它的绝缘膜覆盖，例如氧化物、氮化物、氮氧化物、硅酸盐。
接着，如图15(f)所示，在硅材料501的全部表面上离子注入硼。如图15(g)所示，在硅材料501的全部表面上淀积多晶硅膜，并且对其构图成在器件区502的栅极绝缘膜504上留下的多晶硅电极505。
此外，如图15(h)所示，离子注入低浓度的磷，以形成用于减轻高电场的n-源区和n-漏区506。此后，淀积氧化硅膜，以覆盖栅电极505，并且用各向异性蚀刻除去氧化硅膜，以在栅电极505的侧壁上留下侧壁绝缘膜507(图15(i))。最后，如图15(j)所示，离子注入高浓度的n型杂质，例如砷，以形成n+源区和n+漏区508。
在上述描述中，当通过第一至第五步骤执行清洗时，指出通过降低在H2O中溶解的氧，即脱气的水，来提高平整度。这是因为通过减少溶解的氧能避免薄弱Si-Si键的再氧化。
另一方面，至今根本没有考虑到关于硅表面的平整度和表面终结(termination)之间关系。
通常，如本领域公知的，通过用重氢，例如氘、氚使硅表面终结，能抑制自然氧化物膜的生长。根据日本待审专利公开号JP平10-335289(即335289/1998)，指出当用例如氘、氚之类的重氢使硅表面终结时，硅原子和重氢之间的键强度比硅原子和氢原子之间的的键强度大，因此，用由重氢终结的这种硅表面能实现良好的终结效果，并且持续很长时间。
然而，上述引用的公开文本仅仅教导了由重氢引起的终结效果，而没有指出表面平整度或者粗糙度和用重氢终结的硅表面之间的关系。
发明人发现表面终结与表面粗糙度紧密相关。具体地说，当使硅表面粗糙时，即使当用氢或重氢使硅表面终结时，天然氧化物膜也很快地生长在硅表面上。从这种情况来看，应当理解，为了使表面终结稳定，应当使硅表面平整，否则天然氧化物膜会不希望地生长在硅表面上。
换句话说，当理想地使硅表面平整时，能稳定表面终结。此外，通过监控表面粗糙度随时间的变化，有可能计算天然氧化物膜的生长。
此外，要说明的是，如下面将要说明的，用氢、氘、氚理想地使硅表面终结还有效地降低了表面粗糙度。
现在，考虑到上述说明，根据本发明的另一个实施例，将说明处理硅表面的一种方法。这里应当指出，像在前面提到的其它实施例中那样，根据本实施例所述的处理方法还用于降低硅表面的表面粗糙度，尤其是，(110)硅表面。
像在第五实施例中那样，根据本实施例所述的处理方法与鉴于通过第一至第五步骤清洗(110)硅表面情况的清洗方法类似。具体地说，根据本实施例所述的处理方法具有用含有臭氧的H2O清洗(110)硅表面的第一步骤。第一步骤用于有选择地除去有机物质的污染，并且用于在(110)硅表面上形成化学氧化物膜。
通过设置500KHz或更大频率的振动，在含有HF、脱气的添加氢的H2O和表面活性剂的清洗溶液中，执行本实施例所述的第二步骤。在第二步骤期间，化学氧化物膜、与例如在化学氧化物膜上或其中的颗粒、金属等污染物一起被除去。表面活性剂用于避免这些污染物的再黏附。对于在清洗溶液中使用的上述H2O，可以添加除氢以外的氘。可选择地，氢和氘都可以不添加到脱气的H2O中。无论如何，重要的是把在H2O中溶解的氧的量抑制到100ppb或更少。否则，如前面所提到的，表面粗糙度会不期望地很大。
随着上述第二步骤之后为第三步骤，用含有臭氧的H2O、设置500KHz或更大频率的振动来执行第三步骤。第三步骤用于除去由第二步骤中使用的表面活性剂引起的有机污染，并且用于形成清洁的化学氧化物膜。设置不低于500KHz的振动以便增加除去污染物的效率，但可以不用经常提供这种振动。
接下来，执行第四步骤，以便通过含有脱气及添加氢的H2O的清洗液来除去化学氧化物膜。如果能降低H2O中溶解的氧，例如降低到100ppb或更低，H2O还可以含有氘或者可以不含有氢和氘。在任何情况下，第四步骤用于保持(110)硅表面的表面平整度。
最后，第五步骤用作漂洗处理，并且通过设置500KHz或更大频率的振动在添加氢的H2O中执行第五步骤。在该实施例中，把(110)硅表面浸入在上述H2O中，并且进行清洗。从而，要说明的是，根据本实施例所述的第五步骤在脱气及添加氢的H2O中漂洗(110)硅表面，并对H2O进行高频振动。
根据发明人的实验，发现脱气及添加氢的H2O的这种高频振动能有效地提高氢终结特性，并且还能减小表面算术平均差Ra。
为此，在空气中把水滴滴在硅表面上，并且把其留在硅表面上。在这种情况下，当用氢或氘使硅表面终结时，已确定在硅表面上随时间散开的水滴取决于硅表面的表面粗糙度。具体地说，当使硅表面粗糙时，由于粗糙的硅表面具有良好的亲水性，所以水滴很快地散开在硅表面上。这表示，利用包含在留在空气中的水滴中的氧交换在硅表面上终结的氢，结果利用硅表面上的水滴生长自然氧化物膜。另一方面，当使硅表面平整并且优选用氢和/或氘终结时，水滴的轮廓在硅表面上保持长时间不变。尤其是，优选在H2O中的氢或氘的浓度在0.1和1.6ppm之间的范围内，并且更优选地在1.2和1.4ppm之间的范围内。
在这种情况下，断定出通过测量滴落在硅表面上的水滴随时间的变化角，可以估算表面粗糙度。水滴的角度可以是水滴和硅表面之间的接触角度。此外，通过观察接触角度的变化还能计算出终结特性。
根据本实施例，为了估算上述第五步骤，在漂洗(110)硅表面的第五步骤之前或之后测量水滴的接触角度，其中通过设置500KHz或更大频率的振动来漂洗(110)硅表面。
第六实施例
参考图19，示例了表面粗糙度和表面氢终结特性的关系。在图19中，横坐标和纵坐标分别表示暴露时间(分钟)和在第五步骤之前及之后在清洁室中(CR)测量的接触角度(度)。在执行第五步骤之前，硅表面的表面算术平均差是0.15nm。在这种情况下，如图19中的曲线CV1所描绘地，接触角度随着时间逐步地降低。
另一方面，在执行第五步骤之后，硅表面的表面粗糙度的表面算术平均差降低到0.12nm。结果，如图19中的曲线CV2所示，水滴的接触角度随着时间基本上保持不变。从这种情况来看，容易理解上述第五步骤提高了平整度(或粗糙度)和氢终结。
参考图20，用FTIR-ATR(傅立叶变换红外衰减全反射)研究高频率振动的存在或不存在与Si-H键的状况之间的关系，并且示出了研究结果。在图20中，用虚线的尖峰表示添加氢的H2O的结果，而用实线的尖峰表示使用添加氢的H2O和高频振动的结果。从这种事实来看，应当容易理解，通过设置高频振动，Si-H键的尖峰变得锐利。这是因为这种高频率振动引起H自由基出现在添加氢的H2O中，并且H自由基用于有效地利用氢使硅表面终结。
此外，已确定，同仅仅使用添加氢的H2O相比，在第五步骤中使用添加氢的H2O和高频率振动导致表面粗糙度降低。更具体地说，当不设置高频率振动时表面算术平均差Ra是0.15nm，而施加高频率振动时表面算术平均差Ra降低到0.12nm或0.13nm。从而，设置高频率振动的第五步骤还有助于降低表面粗糙度。这意味着由于高频率振动而引起在H2O中出现H自由基，并且该H自由基提供坚固的氢终结。坚固的氢终结用于有效地防止在H2O中的OH离子蚀刻硅表面。
在上述实施例中，说明限定为使用高频率振动的第五步骤。然而，使用高频率振动和添加氢的H2O的上述技术可应用到在除去氧化物膜之后的RCA清洗和处理硅表面。
通过给脱气及添加氢的H2O提供高频率振动并且通过把硅表面蘸入振动的水中来执行上述第五步骤。然而，这种水也可以喷射到硅表面上。
可选择地，用重氢取代氢，将1.2-1.4ppm的例如氘之类的重氢添加到脱气的H2O中，并且可以把高频率振动提供到添加氘及脱气的H2O中。在这种情况下，通过提供高频率振动引起重氢基团出现在添加氘的H2O中，并且用于利用氘有效地使硅表面终结。优选地，氘的浓度在0.1和1.6ppm之间的范围内。该方法的有益效果在于，氘能容易地添加到脱气的H2O中，并且不需要具体的溶液，该方法区别于日本待审专利公开号JP平10-335289(即335289/1998)。这里，要说明的是，引用的公开文本需要特殊的溶液，该溶液含有溶解在氘水或氚水中的氟化氘或氟化氚。
在这种情况下，容易理解，因为不需要特殊的溶液，所以根据本发明的方法适合于批量生产。
无论如何，上述的第五步骤有助于漂洗和除去在第四步骤结束时黏附到硅表面上的例如F之类的杂志。
当在第五步骤中不设置高频率振动的情况下完成第一至第五步骤时，通过把水滴滴落在硅表面上而测量接触角度，并且该角度等于76.4°。然而，当在第五步骤中设置高频率振动的情况下完成第一至第五步骤时，接触角度等于85.0°。结果显示出高频率振动有效地除去了来自硅表面的杂质，并且通过氢或氘使硅表面终结。
此外，在氮气氛中连续地执行从第一到第五步骤的上述清洗工艺。此外，也在氮气氛中执行从一个步骤到另一个步骤的传送处理。换句话说，用处理医用溶液执行清洗处理，并且半导体表面未暴露到空气中。这种清洗处理用于抑制在H2O中溶解氧。通过防止医用溶液和半导体表面接触空气或通过在重氢气氛中执行处理，可以实现类似的结果。
在结束第一至第五步骤之后，干燥硅表面，并且此后在含有干氧的气氛中通过氧化器件区上的硅表面形成栅极绝缘膜。
上述说明仅单独地结合了(110)硅表面，本发明还可以应用于(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)硅表面。此外，本发明还可应用于(100)硅表面、多晶硅表面和非晶硅表面，以及还可以应用于除硅表面以外的任何其它的半导体表面，例如SiGe、SiC。
事实上，以p-MOS和n-MOS的形式在使用本发明使其平整的(110)硅表面上制造MOS FET并且计算MOS FET的迁移率。如本领域所公知的，用空穴迁移率确定p-MOS的迁移率，而用电子迁移率确定n-MOS的迁移率。在图21A中，用曲线(110)表示根据本发明所述的p-MOS的空穴迁移率，而用曲线(100)表示在(100)硅表面上制造的常规p-MOS的空穴迁移率。与常规的p-MOS相比，根据本发明所述的p-MOS具有显著提高的空穴迁移率。同样地，在图21B中，用曲线(110)表示根据本发明所述的n-MOS的电子迁移率，而用曲线(100)表示在(100)硅表面上制造的常规n-MOS的电子迁移率。与在没有使表面平整的(110)硅表面上制造的常规的n-MOS相比，根据本发明的n-MOS表现出提高的电子迁移率。
无论如何，发现分别地与制造在没有平整的(110)硅表面上的常规p-MOS和n-MOS相比，根据本发明所述的p-MOS和n-MOS都具有提高了大约20％的空穴和电子迁移率。
在图22中，连同常规的制造在(100)硅表面上的n-MOS和根据本发明所述的p-MOS和n-MOS一起测量(1/f)噪声。在根据本发明所述的已平整的(110)硅表面上制造p-MOS和n-MOS。从图22中容易理解，与常规的制造在(100)硅表面上的n-MOS相比，根据本发明所述的p-MOS和n-MOS可将(1/f)噪声能降低到大约计算出的一位数(figure down one place)。

Claims (22)

1.一种具有预定结晶平面取向的硅表面的半导体器件，其中：
硅表面通过降低OH浓度的RCA标准清洗-1工序、并通过淀积自牺牲氧化物膜而具有不大于0.09nm的规定的表面算术平均差Ra，
其中：所述预定结晶平面取向为主(110)结晶平面取向，而且
所述主(110)结晶平面取向是从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择的。
2.一种具有主(110)结晶平面取向的硅表面的半导体器件，其中：
硅表面通过降低OH浓度的RCA标准清洗-1工序、并通过淀积自牺牲氧化物膜而具有不大于0.15nm的规定的表面算术平均差Ra，而且
所述主(110)结晶平面取向是从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择的。
3.如权利要求2中所要求的半导体器件，其中：
硅表面粗糙度的规定的表面算术平均差Ra不大于0.11nm。
4.如权利要求2中所要求的半导体器件，其中：
规定的表面算术平均差Ra不大于0.09nm。
5.如权利要求2中所要求的半导体器件，其中：
规定的表面算术平均差Ra不大于0.07nm。
6.如权利要求2中所要求的半导体器件，其中：
规定的表面算术平均差Ra为0.02nm或更大。
7.如权利要求2中所要求的半导体器件，其中：
硅表面具有(110)或(551)结晶平面取向。
8.一种半导体器件，包括具有源区、漏区、沟道区、沟道区上的栅绝缘膜和栅绝缘膜上的栅电极的场效应晶体管，其中：
在半导体硅表面处形成沟道区，该半导体硅表面具有预定的结晶平面取向；
硅表面通过降低OH浓度的RCA标准清洗-1工序、并通过淀积自牺牲氧化物膜而具有不大于0.09nm的规定的表面算术平均差Ra，
其中：所述预定结晶平面取向为主(110)结晶平面取向，而且
所述主(110)结晶平面取向是从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择的。
9.一种半导体器件，包括具有源区、漏区、沟道区、沟道区上的栅绝缘膜和栅绝缘膜上的栅电极的场效应晶体管，其中：
在半导体硅表面处形成沟道区，该半导体硅表面具有主(110)结晶平面取向；
硅表面通过降低OH浓度的RCA标准清洗-1工序、并通过淀积自牺牲氧化物膜而具有不大于0.15nm的规定的表面算术平均差Ra，而且
所述主(110)结晶平面取向是从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择的。
10.如权利要求9中所要求的半导体器件，其中：
硅表面粗糙度的规定的表面算术平均差Ra不大于0.11nm。
11.如权利要求9中所要求的半导体器件，其中：
规定的表面算术平均差Ra不大于0.07nm。
12.如权利要求9中所要求的半导体器件，其中：
硅表面具有(110)或(551)结晶平面取向。
13.如权利要求9中所要求的半导体器件，其中：
栅极绝缘膜包括从氧化硅膜、氮化硅膜和氮氧化硅膜组成的组中选择的至少一种。
14.如权利要求9中所要求的半导体器件，其中：
栅极绝缘膜含有稀有气体元素。
15.如权利要求9中所要求的半导体器件，其中：
场效应晶体管的栅极绝缘膜包括高相对介电常数的介质膜。
16.如权利要求15中所要求的半导体器件，其中：
介质膜包括从金属硅酸盐、金属氧化物和金属氮化物组成的组中选择的至少一种材料。
17.如权利要求16中所要求的半导体器件，其中：
金属硅酸盐由Si和从Hf、Zr、Ta、Ti、La、Co、Y和A1组成的组中选择的至少一种构成。
18.如权利要求16中所要求的半导体器件，其中：
金属氧化物由从Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba的氧化物组成的组中选择的至少一种构成。
19.如权利要求16中所要求的半导体器件，其中：
金属氮化物由N和从Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba组成的组中选择的至少一种构成。
20.如权利要求9中所要求的半导体器件，其中：
栅极绝缘膜包括从氧化硅膜、氮化硅膜、氮氧化硅膜、金属硅酸盐膜、金属氧化物膜和金属氮化物膜中选择的膜的组合。
21.一种制造半导体器件的方法，包括如下步骤：
制备具有预定结晶平面取向的硅半导体表面；以及
通过降低OH浓度的RCA标准清洗-1工序、并通过淀积自牺牲氧化物膜而使半导体表面平整，以实现不大于0.09nm的规定的表面算术平均差Ra，
其中：所述预定结晶平面取向为主(110)结晶平面取向，所述主(110)结晶平面取向是从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择的。
22.一种制造半导体器件的方法，包括如下步骤：
制备具有主(110)结晶平面取向的硅半导体表面；以及
通过降低OH浓度的RCA标准清洗-1工序、并通过淀积自牺牲氧化物膜而使半导体表面平整，以实现不大于0.15nm的规定的表面算术平均差Ra，
其中所述主(110)结晶平面取向是从由(110)、(551)、(311)、(221)、(553)、(335)、(112)、(113)、(115)、(117)、(331)、(221)、(332)、(111)和(320)结晶平面取向构成的组中选择的。
CN2003101177903A 2002-12-02 2003-12-02 半导体器件及其制造方法 Expired - Fee Related CN1510755B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2002-350177 2002-12-02
JP2002350177 2002-12-02
JP2002350177 2002-12-02
JP2003283560A JP4351497B2 (ja) 2003-07-31 2003-07-31 半導体装置の製造方法、及び半導体製造装置
JP2003-283560 2003-07-31
JP2003283560 2003-07-31
JP2003-322170 2003-09-12
JP2003322170A JP4954437B2 (ja) 2003-09-12 2003-09-12 半導体装置の製造方法
JP2003322170 2003-09-12

Publications (2)

Publication Number Publication Date
CN1510755A CN1510755A (zh) 2004-07-07
CN1510755B true CN1510755B (zh) 2010-08-25

Family

ID=32314792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2003101177903A Expired - Fee Related CN1510755B (zh) 2002-12-02 2003-12-02 半导体器件及其制造方法

Country Status (8)

Country Link
US (3) US7179746B2 (zh)
EP (1) EP1427003A3 (zh)
KR (2) KR101163429B1 (zh)
CN (1) CN1510755B (zh)
AU (1) AU2003264642B2 (zh)
CA (1) CA2451887A1 (zh)
SG (1) SG124265A1 (zh)
TW (1) TWI333236B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101163429B1 (ko) * 2002-12-02 2012-07-13 고에키자이단호진 고쿠사이카가쿠 신고우자이단 반도체 장치 및 그 제조 방법
US7192891B2 (en) * 2003-08-01 2007-03-20 Samsung Electronics, Co., Ltd. Method for forming a silicon oxide layer using spin-on glass
US7161169B2 (en) * 2004-01-07 2007-01-09 International Business Machines Corporation Enhancement of electron and hole mobilities in <110> Si under biaxial compressive strain
DE102004015307A1 (de) * 2004-03-29 2005-10-20 Infineon Technologies Ag Verfahren zur Präparation der Oberfläche eines Halbleiterkörpers
KR100583609B1 (ko) * 2004-07-05 2006-05-26 삼성전자주식회사 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법
US7132372B2 (en) * 2004-07-29 2006-11-07 Freescale Semiconductor, Inc. Method for preparing a semiconductor substrate surface for semiconductor device fabrication
US7129184B2 (en) * 2004-12-01 2006-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch
US7446380B2 (en) * 2005-04-29 2008-11-04 International Business Machines Corporation Stabilization of flatband voltages and threshold voltages in hafnium oxide based silicon transistors for CMOS
US7479460B2 (en) * 2005-08-23 2009-01-20 Asm America, Inc. Silicon surface preparation
KR101113628B1 (ko) * 2005-09-20 2012-02-17 고에키자이단호진 고쿠사이카가쿠 신고우자이단 반도체 장치의 제조 방법 및 반도체 제조 장치
US8198195B2 (en) * 2005-09-26 2012-06-12 Tadahiro Ohmi Plasma processing method and plasma processing apparatus
JP5072025B2 (ja) * 2006-02-01 2012-11-14 国立大学法人東北大学 半導体装置の製造方法
JP2007329239A (ja) * 2006-06-07 2007-12-20 Sharp Corp パワーｉｃデバイス及びその製造方法
US7939396B2 (en) * 2006-06-09 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Base oxide engineering for high-K gate stacks
JP5433927B2 (ja) * 2007-03-14 2014-03-05 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP2009032808A (ja) * 2007-07-25 2009-02-12 Toshiba Corp 半導体装置
US8420460B2 (en) * 2008-03-26 2013-04-16 International Business Machines Corporation Method, structure and design structure for customizing history effects of SOI circuits
JP5152851B2 (ja) * 2008-04-17 2013-02-27 国立大学法人東北大学 半導体装置の製造方法
JP5272496B2 (ja) * 2008-04-25 2013-08-28 信越半導体株式会社 シリコンウェーハの酸化膜形成方法
JP4647682B2 (ja) * 2008-11-12 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
CN101826451A (zh) * 2010-03-15 2010-09-08 无锡中微晶园电子有限公司 一种超薄氧化层生长前清洗工艺
WO2012039800A2 (en) * 2010-06-15 2012-03-29 California Institute Of Technology Surface passivation by quantum exclusion using multiple layers
JP5540919B2 (ja) * 2010-06-16 2014-07-02 住友電気工業株式会社 炭化珪素半導体の洗浄方法
WO2012002440A1 (ja) * 2010-06-29 2012-01-05 京セラ株式会社 半導体基板の表面処理方法、半導体基板、および太陽電池の製造方法
JP5835790B2 (ja) * 2011-01-26 2015-12-24 国立大学法人東北大学 半導体装置
US8597995B2 (en) * 2011-09-24 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate device with low temperature oxygen scavenging
US9153658B2 (en) * 2011-11-17 2015-10-06 Tohoku University Semiconductor device and method of manufacturing the same
WO2013086217A1 (en) 2011-12-06 2013-06-13 Masco Corporation Of Indiana Ozone distribution in a faucet
US9269626B2 (en) 2014-02-06 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method for manufacturing thereof
US9209304B2 (en) * 2014-02-13 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. N/P MOS FinFET performance enhancement by specific orientation surface
US11458214B2 (en) 2015-12-21 2022-10-04 Delta Faucet Company Fluid delivery system including a disinfectant device
US9679967B1 (en) * 2016-09-30 2017-06-13 International Business Machines Corporation Contact resistance reduction by III-V Ga deficient surface
CN108257855B (zh) * 2016-12-28 2021-09-10 全球能源互联网研究院 高k栅介质层的制备方法及碳化硅MOS功率器件
WO2020146030A1 (en) * 2019-01-09 2020-07-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348157B1 (en) * 1997-06-13 2002-02-19 Tadahiro Ohmi Cleaning method
US6350322B1 (en) * 1997-03-21 2002-02-26 Micron Technology, Inc. Method of reducing water spotting and oxide growth on a semiconductor structure

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
JP3187109B2 (ja) 1992-01-31 2001-07-11 キヤノン株式会社 半導体部材およびその製造方法
US5439569A (en) * 1993-02-12 1995-08-08 Sematech, Inc. Concentration measurement and control of hydrogen peroxide and acid/base component in a semiconductor bath
US5459083A (en) * 1993-03-01 1995-10-17 Motorola, Inc. Method for making BIMOS device having a bipolar transistor and a MOS triggering transistor
JPH06244174A (ja) 1993-08-04 1994-09-02 Tadahiro Omi 絶縁酸化膜の形成方法
JPH07142438A (ja) 1993-11-22 1995-06-02 Tadahiro Omi 洗浄装置、半導体製造装置及び半導体製造ライン
US5804034A (en) * 1994-03-21 1998-09-08 Texas Instruments Incorporated Method for manufacturing semiconductor device
JP2743823B2 (ja) 1994-03-25 1998-04-22 日本電気株式会社 半導体基板のウエット処理方法
JP3350215B2 (ja) 1994-05-10 2002-11-25 株式会社東芝 半導体装置の製造方法
US5571373A (en) 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
JP2659088B2 (ja) * 1995-03-15 1997-09-30 工業技術院長 シリコン表面の処理方法
DE69617100T2 (de) 1995-05-31 2002-07-18 Matsushita Electric Ind Co Ltd MOSFET-Kanalzone und Herstellungsverfahren
JP2749030B2 (ja) 1995-05-31 1998-05-13 松下電器産業株式会社 電界効果トランジスタおよびその製造方法
JP3850054B2 (ja) * 1995-07-19 2006-11-29 三菱電機株式会社 半導体装置
WO1998001896A1 (fr) 1996-07-03 1998-01-15 Ultraclean Technology Research Institute Appareil de lavage et procede de lavage
US6020247A (en) * 1996-08-05 2000-02-01 Texas Instruments Incorporated Method for thin film deposition on single-crystal semiconductor substrates
US6066571A (en) * 1997-01-10 2000-05-23 Kabushiki Kaisha Toshiba Method of preparing semiconductor surface
JP3296229B2 (ja) 1997-01-21 2002-06-24 株式会社デンソー 半導体装置の製造方法
WO1998033362A1 (fr) 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
JPH10229064A (ja) 1997-02-14 1998-08-25 Fujitsu Ltd 半導体基板の洗浄方法
JPH10335289A (ja) 1997-06-05 1998-12-18 Sony Corp シリコン半導体基板の処理方法
JP4208056B2 (ja) 1997-06-13 2009-01-14 忠弘 大見 洗浄方法
JP4001662B2 (ja) * 1997-06-27 2007-10-31 株式会社半導体エネルギー研究所 シリコンの洗浄方法および多結晶シリコンの作製方法
JPH1160377A (ja) 1997-08-12 1999-03-02 Fujitsu Ltd シリコンの表面処理方法と半導体装置の製造方法
JPH11102906A (ja) 1997-09-29 1999-04-13 Sony Corp シリコン酸化膜の成膜方法及び酸化膜成膜装置
JPH11162876A (ja) 1997-11-28 1999-06-18 Nec Corp 半導体装置の製造装置及び製造方法
JPH11204492A (ja) 1998-01-08 1999-07-30 Sony Corp 半導体装置の製造方法
JPH11251599A (ja) 1998-03-06 1999-09-17 Toshiba Corp 薄膜半導体装置の製造方法
JP3228230B2 (ja) * 1998-07-21 2001-11-12 日本電気株式会社 半導体装置の製造方法
US6277674B1 (en) * 1998-10-02 2001-08-21 Micron Technology, Inc. Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same
JP4367587B2 (ja) * 1998-12-01 2009-11-18 財団法人国際科学振興財団 洗浄方法
US6436801B1 (en) * 1999-02-26 2002-08-20 Texas Instruments Incorporated Hafnium nitride gate dielectric
JP4119029B2 (ja) 1999-03-10 2008-07-16 東京エレクトロン株式会社 半導体装置の製造方法
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP2001185485A (ja) 1999-12-24 2001-07-06 Sharp Corp 半導体装置およびその製造方法
US6189546B1 (en) * 1999-12-29 2001-02-20 Memc Electronic Materials, Inc. Polishing process for manufacturing dopant-striation-free polished silicon wafers
JP2001308341A (ja) 2000-02-18 2001-11-02 Matsushita Electric Ind Co Ltd 多結晶薄膜およびそれを用いた半導体素子
EP1265279B1 (en) * 2000-03-13 2009-10-14 OHMI, Tadahiro Method of fabricating a flash memory device
JP2002043435A (ja) 2000-07-27 2002-02-08 Nec Corp システムオンチップの製造方法、半導体装置の製造方法
JP2002050605A (ja) 2000-07-31 2002-02-15 Fujitsu Ltd シリコン表面の安定化方法，および半導体装置の製造方法
JP3437540B2 (ja) 2000-09-19 2003-08-18 キヤノン株式会社 半導体部材及び半導体装置の製造方法
US6300203B1 (en) * 2000-10-05 2001-10-09 Advanced Micro Devices, Inc. Electrolytic deposition of dielectric precursor materials for use in in-laid gate MOS transistors
JP2002184973A (ja) 2000-12-11 2002-06-28 Hitachi Ltd 半導体装置及びその製造方法
JP4330815B2 (ja) 2001-03-26 2009-09-16 株式会社東芝 半導体装置の製造方法及び製造装置
JP2002359293A (ja) * 2001-05-31 2002-12-13 Toshiba Corp 半導体装置
JP2003115587A (ja) * 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
US20030082923A1 (en) 2001-10-30 2003-05-01 Yoshi Ono Method and apparatus for radical oxidation of silicon
US6953730B2 (en) * 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
JP4162211B2 (ja) * 2002-09-05 2008-10-08 コバレントマテリアル株式会社 シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
JP2004146583A (ja) 2002-10-24 2004-05-20 Nec Corp 半導体装置の製造方法
KR101163429B1 (ko) * 2002-12-02 2012-07-13 고에키자이단호진 고쿠사이카가쿠 신고우자이단 반도체 장치 및 그 제조 방법
JP4694782B2 (ja) 2002-12-02 2011-06-08 財団法人国際科学振興財団 半導体装置、その製造方法、及び、半導体表面の処理方法
JP2004356114A (ja) * 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
JP4066916B2 (ja) * 2003-09-08 2008-03-26 株式会社村田製作所 力学量センサ
JP5072025B2 (ja) * 2006-02-01 2012-11-14 国立大学法人東北大学 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350322B1 (en) * 1997-03-21 2002-02-26 Micron Technology, Inc. Method of reducing water spotting and oxide growth on a semiconductor structure
US6348157B1 (en) * 1997-06-13 2002-02-19 Tadahiro Ohmi Cleaning method

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Meuris et al..The Relationship of the Silicon Surface Roughness and GateOxide Integrity in NH4OH/H202 Mixtures.Japanese Journal of Applied Physics31 11A.1992,31(11A),L1514-L1517.
Meuris et al..The Relationship of the Silicon Surface Roughness and GateOxide Integrity in NH4OH/H202 Mixtures.Japanese Journal of Applied Physics31 11A.1992,31(11A),L1514-L1517. *
Tadahiro Ohmi.et al.Dependence of Thin-Oxide Films Quality on SurfaceMicroroughness.IEEE TRANSACTIONS ON ELECTRON DEVICES39 3.1992,39(3),537-544.
Tadahiro Ohmi.et al.Dependence of Thin-Oxide Films Quality on SurfaceMicroroughness.IEEE TRANSACTIONS ON ELECTRON DEVICES39 3.1992,39(3),537-544. *

Also Published As

Publication number Publication date
CA2451887A1 (en) 2004-06-02
US8183670B2 (en) 2012-05-22
US20120208375A1 (en) 2012-08-16
CN1510755A (zh) 2004-07-07
US20040108575A1 (en) 2004-06-10
TW200416862A (en) 2004-09-01
TWI333236B (en) 2010-11-11
KR20040048361A (ko) 2004-06-09
AU2003264642B2 (en) 2009-08-06
US20070145535A1 (en) 2007-06-28
KR101232470B1 (ko) 2013-02-12
EP1427003A3 (en) 2005-03-02
US7179746B2 (en) 2007-02-20
AU2003264642A1 (en) 2004-06-17
KR101163429B1 (ko) 2012-07-13
EP1427003A2 (en) 2004-06-09
SG124265A1 (en) 2006-08-30
KR20120024923A (ko) 2012-03-14

Similar Documents

Publication Publication Date Title
CN1510755B (zh) 半导体器件及其制造方法
US6645831B1 (en) Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US6730566B2 (en) Method for non-thermally nitrided gate formation for high voltage devices
CN101160664B (zh) 压缩SiGe&lt;110&gt;生长的MOSFET器件及其制造方法
US7723781B2 (en) Vertical thin-film transistor with enhanced gate oxide
US11749756B2 (en) Method for manufacturing semiconductor device
US7235495B2 (en) Controlled growth of highly uniform, oxide layers, especially ultrathin layers
CN100380580C (zh) 硅半导体基板及其制造方法
US20060094192A1 (en) Method for treating base oxide to improve high-K material deposition
US20100072519A1 (en) P-channel power mis field effect transistor and switching circuit
US20040188385A1 (en) Etching agent composition for thin films having high permittivity and process for etching
KR101861713B1 (ko) 트랜지스터의 제조 방법
CN101194345B (zh) 等离子体氮化处理方法和处理装置、半导体装置制造方法
US6835667B2 (en) Method for etching high-k films in solutions comprising dilute fluoride species
US6358867B1 (en) Orientation independent oxidation of silicon
JP2004335756A (ja) 半導体装置及びその製造方法
JP5050351B2 (ja) 半導体装置の製造方法
US7699998B2 (en) Method of substantially uniformly etching non-homogeneous substrates
US20070259530A1 (en) Method for producing a layer structure
US6211045B1 (en) Incorporation of nitrogen-based gas in polysilicon gate re-oxidation to improve hot carrier performance
Shimada et al. Highly selective etching of tantalum electrode to thin gate dielectrics using SiCl4-NF3 gas mixture plasma
US6800538B2 (en) Semiconductor device fabrication method and semiconductor fabrication control method
CN114823337A (zh) 半导体结构的形成方法
Watanabe et al. Fabrication of fluoride resonant tunneling diodes on V-grooved Si (100) substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100825

Termination date: 20141202

EXPY Termination of patent right or utility model