CN1522464A - 电镀过程的控制方法及装置 - Google Patents

电镀过程的控制方法及装置 Download PDF

Info

Publication number
CN1522464A
CN1522464A CNA028133544A CN02813354A CN1522464A CN 1522464 A CN1522464 A CN 1522464A CN A028133544 A CNA028133544 A CN A028133544A CN 02813354 A CN02813354 A CN 02813354A CN 1522464 A CN1522464 A CN 1522464A
Authority
CN
China
Prior art keywords
prescription
electroplating
thickness
processing layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028133544A
Other languages
English (en)
Other versions
CN1261980C (zh
Inventor
A��J���Ϳ�
A·J·帕萨丹
��ɣ��˹��������
T·J·桑德曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1522464A publication Critical patent/CN1522464A/zh
Application granted granted Critical
Publication of CN1261980C publication Critical patent/CN1261980C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种用来控制依照配方形成于晶片上的处理层的方法;测量处理层的厚度;依据所测量的厚度,决定随后要形成的处理层的配方的电镀参数。处理生产线包括一个电镀工具、一个测量工具以及处理控制器;电镀工具用于在晶片上依照配方形成处理层;测量工具用于测量处理层的厚度;处理控制器用于依据所测量的厚度,决定随后要形成的处理层的配方的至少一个电镀参数。

Description

电镀过程的控制方法及装置
技术领域
本发明涉及半导体制造的领域,更详细来说,涉及电镀过程的控制方法及装置。
背景技术
传统集成电路设备,例如微处理器,大多是由几千个半导体,例如晶体管形成于半导电基体的表面而成,为使得集成电路设备能够功能正常,这些晶体管必须经过电传导相互连结结构来互相导电连接,大多数的现代集成电路设备都是使用超高密度封装,即这些在基体上的晶体管之间的距离非常小;因此导体互连结构必须建立于多重层次,以便在半导体基体上节省划分的空间。
典型的导体互连结构是经由多重的导电线路以及导电塞(Conductive plugs)所组成,通常称之为″接触(contacts)″或者″通孔(vias)″,并且成形于设备的绝缘材料中的个别不同的层里。依据习知技艺,导电塞就是不同层次的导电线路以及(或者)半导电设备,可能互相导电连接之处;对于某连接结构的类型而言,例如利用铜缆形成者,这些联络着各样互相连接结构的导电线路,都是成形在绝缘层所定义的凹沟槽里。
所谓″接触″通常是来定义一个互相连接结构(例如多晶硅或金属建构之)到一个更底层的多晶硅层(例如晶体管的源极/漏极,或者闸区),至于″通孔″代表一个金属到金属的互相连接结构;对于接触或者通孔而言,一个接触开启是形成于导电体上的绝缘层,然后第二导电层形成于该接触开口处,并且建立与导电体的导电连通。
在图1A与1B中,有一个示范式的半导体装置100,此半导体装置100包括凹沟槽110,120以便形成导电线路互相连接结构,还有一个接触开口处130来形成导电塞互相连接结构在一个基体绝缘层135上;接触开口处130可以与一个下一层导电物137(例如金属线路)沟通,该导电物137是形成于半导体装置100的前一层之上;凹沟槽110,120与接触开口处130则与一个或更多个阻障层140,以及/或者种晶(seed)层150连接,并且由一个导电层160(例如电镀形成的铜金属层)来填满;种晶层150是使用虚线来表示,它与导电层160是在电镀过程同时生成。有一阻止层(Stop)170用来供来保护基体绝缘层135,以避免于随后欲将层140,150以及超越过凹沟槽110,120与接触开口处130的导电层160(参照第1B图所表示)的多余部分移除时,执行的研磨过程中被波及。
阻障层140的功能则是来抑制凹沟槽110,120与接触开口处130的铜金属充满区域层发生电子迁移现象,电子迁移现像是因为线路上电子的流动造成铜金属层的金属离子移位的现象;这种电子迁移的力量常称之″电子流″,经过一段长时间后,因为离子位移而遗留的坑洞累积越来越多,最后可能发生短路现象,并造成半导体设备无法修复的损坏;一般用在阻障层的材质包括钽金属或者氮化钽,一个示范式的阻障层140结构包括一个氮化钽层与凹沟槽110与接触开口处120连接线,并且有一钽金属层置于氮化钽层之上。
种晶层150通常包含一个铜或铜合金制成的沉淀层,并且运用物理汽化沉淀过程(例如溅镀法)所形成;种晶层150在稍后的电镀处理导电层160以填满凹沟槽110、120与接触开口处130的过程中,将与一电压源连接,如此完成互相连接结构。
导电层电镀的参数(例如电镀时间、电解质温度与电位)会影响导电层160的晶粒尺寸以及其完整性(例如有裂缝或坑洞出现),这些都会依次影响成品设备的电器参数;电镀参数也会影响导电层160的厚度,如果导电层160的厚度不足够厚,凹沟槽110、120与接触开启处130也可能未充分填满;如果导电层160的厚度过厚,处理线路的效率与成本节省性将会降低,因为使用多余的导电原料以及处理时间,还有研磨这些超越过凹沟槽110,120与接触开口处130的多余部分的导电材质所需要的原料,会造成浪费。
本发明就是要克服这些缺点,或者至少减少前面所描述的问题所造成的影响。
发明内容
本发明的一个方面是控制电镀过程的方法,此方法包括,在晶片上依据一个配方电镀一层加工处理层,测量该加工处理层的厚度,然后基于此厚度来决定随后的下一个成形加工处理层时所需要至少一个配方的电镀参数。
本发明的另一个方面是处理生产线,此处理生产线是包括电镀工具、测量工具以及处理控制器;电镀工具被用来依据配方,在晶片上电镀一层加工处理层;测量工具用来测量加工处理层的厚度,处理控制器则是用来基于测量厚度确定随后下一步成形加工处理层时所需要的至少一个配方的电镀参数。
由于本发明容许各样的修正与更改的方法,因此特定的实施例将以图示方法来举例之,并且描述细节。然而请务必了解,以下本特定的实施例的用意并不是限制本发明所可能出现的某一特定方式,相反的,在不违背本发明权利要求所界定的广义精神和观点情况下,各种的变更方式或修饰,皆应属于本发明的范围。
附图说明
本发明可以依据所附的图表中的参照符号代表的元素及所作的描述来更清楚地阐明,附图包括:
图1A图与第1B是一个示例性半导体设备,其中包含充满导电材料的相互连接特点,所呈现的横断面图。
图2则是依据本发明所描述的实施例,处理晶片时使用的处理生产线的简图。
图3则是依据本发明所描述的另一个实施例,控制电镀处理的方法的流程简图。
具体实施方式
本发明的说明性实施例披露如下;在此特别澄清,并不是将所有实际施行完成的功能特色都包括于本说明之中,当然也要了解发展此类型的实施例时,为了达到发展实行者的目标,必须做许多实施上的决定,例如必须顺从考虑与系统相关或者是业务相关的限制,然而这些是随着不同的实际施行而有所不同;此外务必了解这种发展施行可能是很复杂、费时,但是在此平常的技艺所作的例行程序将会因本发明的方法而受益良多。
首先参考图2,是依据本发明所提供方式,处理晶片210时使用的处理生产线200的简图。处理生产线200包括电镀工具220、处理控制器230以及测量工具240;在这个说明实施例中,电镀工具220是用来电镀一层铜金属层在半导体晶片210之上,以便形成互连结构。虽然本发明被描述成可实施为控制电镀铜金属层的厚度以便填入互连结构,但是其运用方式并不以此为限,亦可应用于制造各样结构中的其它种类的处理层的电镀之用。
处理控制器230与电镀工具220接口联结,根据与电镀铜金属层的厚度相关的配方参数(例如电镀时间、电解质温度与电位)所建立的模式,来更改电镀工具220的操作参数;测量工具则提供厚度测量给处理控制器230,以便更新模式与预测随后的配方的参数。
典型的电镀一层材料至晶片的电镀处理方法包括,将晶片浸没于电解质液体之中,并且施加电压到先前已形成的种晶层(参照图1)电解质溶液的特定温度范围与施加于种晶层的电位,是依据特定的用途、形成层的厚度以及拓扑基础原理来设定之。处理控制器230可用来确定配方的温度与电位参数的动态范围可能受限于实际细粒度尺寸的限度。特定的粒度尺寸的限度也是取决于用途而可能随着电镀材质、电镀材质预期的厚度而改变。
处理控制器230所使用的控制模式可依据从测量工具240输入的数值及用来形成测量晶片210的配方参数来生成和/或更新。一个适合用来测量铜金属层厚度的示例性测量工具240是一个由RudolphTechnologies of Flanders,NJ公司所提供间脉冲(Metapulse)工具,,另外一个测量铜金属层厚度的技术是由美国专利号dcg 09/891,898(Attorney Docket No.20000.075900,Client Docket No.TT4637),名称为″METHOD AND APPARATUS FOR DETERMINING OUTPUTCHARACTERISTICS USING TOOL STATE DATA″(利用工具状态数据决定输出特性的方法与装置),由Alexander J.Pasadyn与Thomas J.Sonderman所申请专利的说明书中有记载;上文说提及的专利的工具状态监测功能,将于本实施例的中的测量工具240所运用。
在本实施例说明中,处理控制器230是一套具有程序设计软件的计算机,以施行上述的功能,然而,如本领域技术人员所知,一种为该特定功能所设计的硬件控制器也可以运用本发明的部分细节与相对应的细节描述,运用计算机内存中数据位操作方式,以软件、或算法以及记号代表的方式来表现。这些描述与表示方法是本领域技术人员用以有效的将他们的工作传达给其它本领域技术人员的表现方式。本发明所使用的″算法″(algorithm)一词,是一般相信为有条理的连续步骤至期望的结果。这些步骤就是实质上操作实质(物理)量所需要的步骤,虽然并不一定是,但通常这些量是指可以以光学、电子或者磁场信号来储存、传输、结合、比较以及其它类似处理的物理量。现今原则上为了能够共同使用,这些信号可以是以位、数值、元素、符号、字符、名词用语、数字与类似的型态呈现,这种方式经证实更具方便性与效率。
请注意,所有这些及类似的名词用语是和实际量相结合,并且只是附加于这些量的方便辨认的标志;除非有特别标示,或可由讨论中显然明白,例如″处理(processing)″、或″计算(computing)″、或″估算(calculating)″、或″确定(determining)″、或″显示″或类似者的名词用语,是指计算机系统或相似电子计算设备的活动及处理,这些计算机系统或相似电子计算设备可以处理、转换由计算机系统的寄存器与内存的实际电子量所代表的数据,成为其它由计算机系统的寄存器与内存,或类似信息储存、传输、显示设备的实际电子量所代表的类似数据。
一个可以适用于执行处理控制器230的功能的示例式系统软件,是扩展处理控制(APC Advanced Process Control)结构,例如由KLA-Tenor,Inc.公司提供的Catalyst System系统所制作完成,CatalystSystem系统使用依据SEMI(Semiconductor Equipment and MaterialInternational国际组织提供的计算机整合制造结构作为系统技术,并利用APC结构为其结构。CIM(SEMI E81-0699-CIM结构领域结构的暂订规范)以及APC(CIM结构先进式处理控制组件的暂订规范)是由SEMI公开的临时规范。
基于由测量工具240测量出的铜金属层厚度,处理控制器230预测出,会影响下一晶片或者下一批晶片的铜金属层厚度的作业中的配方方法参数,以便达到最接近的目标数值。最主要会影响铜金属层厚度的因素有电镀时间、温度与电位。递增的温度与电位通常会造成在一定的电镀时间之内的铜金属层厚度线性递增。
至于改变配方,处理控制器230可以基于一个现有基本配方改变一个或多个参数,但是也有可能提供一个全新的配方,例如处理控制器230可能会逐渐地递增或递减前次配方的电镀时间、电解质温度与电位;或者也可能基于所测量的铜金属层厚度,决定一个全新的电镀时间、温度与电位。
电镀厚度模式可以是由处理控制器230来生成,或者另外也可以由不同的处理资源来生成(未图示)并经过改进后储存在处理控制器230;电镀厚度模式亦可以由电镀工具220改进,或者也可以由不同的但具备类似操作特性的工具(未图示)改进。举例说明之,此处假设电镀厚度模式可以是由处理控制器230或者是由其它的处理资源,依据电镀工具220利用测量工具240所测量的结果所作的实际操作来生成与更新,电镀厚度模式是由电镀工具220经过多次运行的历史数据所收集验证而得到。
本领域技术人员所熟知的各种模式化技术,大多适用于构建铜金属电镀模式,其控制模式可以凭经验使用众所知晓的线性或非线性技术。该控制模式可能只是相对简易方程式模式(例如线性、指数性、加权平均值等),或者是更复杂的模式,例如神经网络模式、主要组件分析(PCA)模式、或是预测潜在结构(projection to latent structures,PLS)模式;这些特定模式的构建是依照所选择的模式化技术而定。
一旦控制模式被充分测试和/或考验,将可以运用于生产环境来预估电镀工具220的操作;处理控制工具230预估电镀的控制参数,而电镀工具220使用的配方,也会随之更改。在生产环境中,度量衡工具240作周期的测量以提供给处理控制工具230作为反馈信号来更新电镀处理模式。
因为测量铜金属层厚度需要时间,因此在电镀工具220运用的配方方法被更新之前,可能有一批或一批以上的延迟时间,所以只要处理控制器230一接到从度量衡工具240传来的数据,并且依照电镀处理模式来处理之后,马上会更新其配方。
现在请参照图3,是依据本发明所描述的另一个实施例,控制电镀处理的方法的流程图。方框300是依照配方在晶片上电镀一个处理层(例如铜金属);方框310则是测量处理层的厚度;在方框320,依据测量的厚度,为随后要形成的处理层,来决定配方的至少一个电镀参数(例如电镀时间、电解质温度与电位)。
上文所描述了利用厚度测量反馈讯息来改变配方参数并用于连续生产的方式的多项优点。因为控制住了铜金属层厚度,设备生产的一致性增加,并且材料的浪费(例如多余之铜)和处理的低效率(例如过厚处理层的研磨时间)将会减少;通常,较严格处理控制会产生较高水平、较高比例的快速并具较高利润的半导体装置。处理控制可就每批次执行。就每批次的控制方式准许电镀工具220执行时作递增式改变,如此可以使得厚度保持其一致性。
本特定的实施例只是为范例说明,而本发明可以由本领域普通技术人员在本文所指导受益之后,运用不同但是相等的方法来作更改或实施,再且,除了后文所提的权利要求之外,本文所提的结构或设计细节将不受到限制。虽然以上的说明是以本发明的实施例加以说明,但理应了解在不违背本发明所附权利要求范围内所界定的广义精神和观点情况下,各种的变更方式或修饰,皆应属于本发明的范围。

Claims (10)

1.一种控制电镀过程的方法,包括下列步骤:
在晶片上依照配方电镀一个处理层(160);
测量处理层(160)的厚度;并且
依据所测量的厚度,确定随后要形成的处理层(160)的配方的至少一个电镀参数。
2.根据权利要求1所述的方法,其中,确定该配方中至少一个电镀参数的步骤更进一步包括决定配方中的电镀时间、电解质温度与电位的至少其中一项。
3.根据权利要求2所述的方法,其中,确定该配方中至少一个电镀参数的步骤更进一步包括响应所测得的处理层厚度小于目标值而增加配方的电镀时间、电解质温度与电位的至少其中一项。
4.根据权利要求2所述的方法,其中,确定该配方中至少一个电镀参数的步骤更进一步包括响应所测得的处理层厚度为大于目标值而减少配方的电镀时间、电解质温度与电位的至少其中一项。
5.根据权利要求1所述的方法,电镀一个处理层(160)的步骤进一步包括电镀一个铜金属层。
6.一种处理生产线(200),包括:
电镀工具(220),适用于在晶片上依照配方形成处理层(160);
测量工具(240),适用于测量处理层(160)的厚度;
处理控制器(230),适用于依据所测量的厚度,决定随后要形成的处理层(160)的配方的电镀参数。
7.根据权利要求6所述的处理生产线(200),其中,该处理控制器(230)更进一步适用于决定该配方中的电镀时间、电解质温度与电位的至少其中一项。
8.根据权利要求7所述的处理生产线(200),其中,该处理控制器(230)更进一步适用于响应所测得的处理层(160)厚度小于目标值而决定增加配方的电镀时间、电解质温度与电位的至少其中一项。
9.根据权利要求7所述的处理生产线(200),其中,该处理控制器(230)更进一步适用于响应所测得的处理层(160)厚度大于目标值而决定减少配方的电镀时间、电解质温度与电位的至少其中一项。
10.根据权利要求6所述的处理生产线(200),其中,该处理层(160)进一步包括铜金属层。
CNB028133544A 2001-07-02 2002-06-12 电镀过程的控制方法及装置 Expired - Fee Related CN1261980C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/897,626 2001-07-02
US09/897,626 US6444481B1 (en) 2001-07-02 2001-07-02 Method and apparatus for controlling a plating process

Publications (2)

Publication Number Publication Date
CN1522464A true CN1522464A (zh) 2004-08-18
CN1261980C CN1261980C (zh) 2006-06-28

Family

ID=25408146

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028133544A Expired - Fee Related CN1261980C (zh) 2001-07-02 2002-06-12 电镀过程的控制方法及装置

Country Status (8)

Country Link
US (1) US6444481B1 (zh)
EP (1) EP1402568A2 (zh)
JP (1) JP4307251B2 (zh)
KR (1) KR100847370B1 (zh)
CN (1) CN1261980C (zh)
AU (1) AU2002345688A1 (zh)
TW (1) TW580723B (zh)
WO (1) WO2003005430A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808250A (zh) * 2017-10-30 2018-03-16 珠海杰赛科技有限公司 一种垂直电镀投料控制方法及系统
CN111339581A (zh) * 2018-12-18 2020-06-26 通用电气公司 形成电铸构件的方法及相关系统
CN111936311A (zh) * 2018-04-17 2020-11-13 3M创新有限公司 导电膜

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897922B2 (ja) * 1998-12-15 2007-03-28 株式会社東芝 半導体装置の製造方法、及びコンピュ−タ読取り可能な記録媒体
US6428673B1 (en) * 2000-07-08 2002-08-06 Semitool, Inc. Apparatus and method for electrochemical processing of a microelectronic workpiece, capable of modifying processing based on metrology
US6747734B1 (en) * 2000-07-08 2004-06-08 Semitool, Inc. Apparatus and method for processing a microelectronic workpiece using metrology
US6842659B2 (en) * 2001-08-24 2005-01-11 Applied Materials Inc. Method and apparatus for providing intra-tool monitoring and control
EP1446828A2 (en) * 2001-11-13 2004-08-18 Fsi International, Inc. Reduced footprint tool for automated processing of substrates
US7068303B2 (en) * 2002-06-03 2006-06-27 Microsoft Corporation System and method for calibrating a camera with one-dimensional objects
US6773931B2 (en) * 2002-07-29 2004-08-10 Advanced Micro Devices, Inc. Dynamic targeting for a process control system
US20050021272A1 (en) * 2003-07-07 2005-01-27 Jenkins Naomi M. Method and apparatus for performing metrology dispatching based upon fault detection
US7086927B2 (en) * 2004-03-09 2006-08-08 Micron Technology, Inc. Methods and systems for planarizing workpieces, e.g., microelectronic workpieces
US6980873B2 (en) 2004-04-23 2005-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for real-time fault detection, classification, and correction in a semiconductor manufacturing environment
US7437404B2 (en) * 2004-05-20 2008-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for improving equipment communication in semiconductor manufacturing equipment
US7296103B1 (en) * 2004-10-05 2007-11-13 Advanced Micro Devices, Inc. Method and system for dynamically selecting wafer lots for metrology processing
US7736913B2 (en) * 2006-04-04 2010-06-15 Solopower, Inc. Composition control for photovoltaic thin film manufacturing
US20070227633A1 (en) * 2006-04-04 2007-10-04 Basol Bulent M Composition control for roll-to-roll processed photovoltaic films
JP5032360B2 (ja) * 2008-02-12 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8406911B2 (en) 2010-07-16 2013-03-26 HGST Netherlands B.V. Implementing sequential segmented interleaving algorithm for enhanced process control
KR101681194B1 (ko) * 2015-11-16 2016-12-12 대영엔지니어링 주식회사 전착도장 품질관리방법
JP6959190B2 (ja) 2018-07-24 2021-11-02 旭化成エレクトロニクス株式会社 学習処理装置、学習処理方法、化合物半導体の製造方法およびプログラム
KR102317993B1 (ko) * 2019-11-27 2021-10-27 한국생산기술연구원 도금 막 두께 예측 장치 및 방법
US20230257900A1 (en) * 2022-02-11 2023-08-17 Applied Materials, Inc. Parameter adjustment model for semiconductor processing chambers
CN117813422A (zh) 2022-08-26 2024-04-02 株式会社荏原制作所 基板状态测定装置、镀覆装置以及基板状态测定方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2895888A (en) * 1957-10-07 1959-07-21 Industrial Nucleonics Corp Electrolytic plating apparatus and process
US3984679A (en) * 1975-02-18 1976-10-05 Gte Laboratories Incorporated Coating thickness monitor for multiple layers
US5391285A (en) * 1994-02-25 1995-02-21 Motorola, Inc. Adjustable plating cell for uniform bump plating of semiconductor wafers
KR0165470B1 (ko) * 1995-11-08 1999-02-01 김광호 반도체 소자의 박막형성 프로그램의 자동보정 시스템
US6020264A (en) * 1997-01-31 2000-02-01 International Business Machines Corporation Method and apparatus for in-line oxide thickness determination in chemical-mechanical polishing
US6238539B1 (en) * 1999-06-25 2001-05-29 Hughes Electronics Corporation Method of in-situ displacement/stress control in electroplating
US6405096B1 (en) * 1999-08-10 2002-06-11 Advanced Micro Devices, Inc. Method and apparatus for run-to-run controlling of overlay registration
US20020192944A1 (en) * 2001-06-13 2002-12-19 Sonderman Thomas J. Method and apparatus for controlling a thickness of a copper film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808250A (zh) * 2017-10-30 2018-03-16 珠海杰赛科技有限公司 一种垂直电镀投料控制方法及系统
CN107808250B (zh) * 2017-10-30 2021-10-08 珠海杰赛科技有限公司 一种垂直电镀投料控制方法及系统
CN111936311A (zh) * 2018-04-17 2020-11-13 3M创新有限公司 导电膜
CN111339581A (zh) * 2018-12-18 2020-06-26 通用电气公司 形成电铸构件的方法及相关系统
CN111339581B (zh) * 2018-12-18 2024-02-02 通用电气公司 形成电铸构件的方法及相关系统

Also Published As

Publication number Publication date
WO2003005430A3 (en) 2003-05-08
KR100847370B1 (ko) 2008-07-21
JP2004534908A (ja) 2004-11-18
WO2003005430A2 (en) 2003-01-16
EP1402568A2 (en) 2004-03-31
AU2002345688A1 (en) 2003-01-21
CN1261980C (zh) 2006-06-28
US6444481B1 (en) 2002-09-03
TW580723B (en) 2004-03-21
KR20040013014A (ko) 2004-02-11
JP4307251B2 (ja) 2009-08-05

Similar Documents

Publication Publication Date Title
CN1261980C (zh) 电镀过程的控制方法及装置
US7393755B2 (en) Dummy fill for integrated circuits
US7757195B2 (en) Methods and systems for implementing dummy fill for integrated circuits
US7124386B2 (en) Dummy fill for integrated circuits
CN100345270C (zh) 依据所检测的电特性控制制造过程的方法与装置
US7360179B2 (en) Use of models in integrated circuit fabrication
US7363099B2 (en) Integrated circuit metrology
Spanos Statistical process control in semiconductor manufacturing
US20070256039A1 (en) Dummy fill for integrated circuits
US6926816B2 (en) Analysis method of film thickness distribution and design system of printed circuit board and manufacturing processes
CN1679155A (zh) 在制造过程中预测装置的电气参数的方法及系统
KR19980079492A (ko) 집적회로장치의 수율 추정방법
KR20070061868A (ko) 이용가능한 계측 용량에 기반하여 계측 샘플링을 동적으로조정하는 방법 및 시스템
CN1596390A (zh) 依据批量与工具可用状态计划生产批次的方法与装置
JP2002110801A (ja) 配線抵抗補正方法
CN115422882A (zh) 集成电路产品布线区域等效导热系数的批量化计算方法
Heineken et al. Manufacturability analysis of standard cell libraries
CN1549332A (zh) 集成电路制造中捕捉与使用设计企图的方法与装置
US20230238291A1 (en) Process control system including process condition determination using attribute-relative process condition
CN1685494A (zh) 互连阶段的工艺控制
CN1477697A (zh) 电源杂讯的分析方法及降低方法
CN1708737A (zh) 电气制造控制的概率约束优化

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ADVANCED MICRO DEVICES INC

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20100708

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA, USA TO: GRAND CAYMAN ISLAND RITISH CAYMAN ISLANDS

TR01 Transfer of patent right

Effective date of registration: 20100708

Address after: Grand Cayman, Cayman Islands

Patentee after: Globalfoundries Semiconductor Inc.

Address before: California, USA

Patentee before: Advanced Micro Devices Inc.

TR01 Transfer of patent right

Effective date of registration: 20210310

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060628

Termination date: 20210612

CF01 Termination of patent right due to non-payment of annual fee