CN1523668A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1523668A
CN1523668A CNA2004100039807A CN200410003980A CN1523668A CN 1523668 A CN1523668 A CN 1523668A CN A2004100039807 A CNA2004100039807 A CN A2004100039807A CN 200410003980 A CN200410003980 A CN 200410003980A CN 1523668 A CN1523668 A CN 1523668A
Authority
CN
China
Prior art keywords
light
thin film
signal
semiconductor element
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100039807A
Other languages
English (en)
Other versions
CN1523668B (zh
Inventor
加藤清
ʸ������
高山彻
丸山纯矢
后藤裕吾
大野由美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1523668A publication Critical patent/CN1523668A/zh
Application granted granted Critical
Publication of CN1523668B publication Critical patent/CN1523668B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths

Abstract

本发明的目的是提供一种半导体器件，该半导体器件具有的集成电路有以下特点：使用价格低廉的玻璃衬底；能够应付信息量的增加；高性能；且能高速工作。一种具有通过将在不同衬底上形成的半导体元件转移以层叠的半导体元件的半导体器件，其中，在所述层叠的半导体元件之间形成有由树脂形成的膜以及形成在一部分区域中的金属氧化物，并且，在和所述层叠的半导体元件中的一个半导体元件电连接的发光元件中，第一电信号被转换为光信号，且在和所述层叠的半导体元件中的另一个半导体元件电连接的光接收元件中，所述光信号被转换为第二电信号。

Description

半导体器件
技术领域
本发明涉及一种薄膜集成电路，该薄膜集成电路和使用在玻璃衬底上形成的结晶结构的半导体膜的集成电路相关，并且该薄膜集成电路内的信号传递是通过光互接(optical interconnection)而执行，本发明并且涉及使用该薄膜集成电路的半导体器件。
背景技术
随着微型化(Miniaturization)的最小尺寸越来越接近超微粒(submicron)领域，LSI(Large Scale Integration)的高集成化也逐渐被刹车。高集成化如果不完善，由于不能抑制布线电阻，引起信号的迟延或波形的混乱，导致信号的传递量的减少，限制了集成电路的信息处理能力。另外，伴随布线的长距离化趋向，布线之间的寄生电容也增大，这样，由于对布线的充放电能源的增加，就有了不能抑制功率消耗的问题。
针对于此，为了推进更深一步的高集成化，有关三维集成电路的技术受到关注。三维集成电路是将层间绝缘膜夹在半导体元件中间，并有层次地累积半导体元件的技术，该技术通过集成电路的大幅度的高集成化，以及布线长度的短缩以实现高速化和多功能化。
要形成三维集成电路，就要将在各个层中形成的半导体元件互相电连接起来。各个层间的半导体元件的电连接可以采用布线结合方式(wire bonding method)或倒装芯片方式(flip-chip method)。另外，也可以在隔开各个层的层间绝缘膜中形成通路孔(via-hole)，以实现电连接。另外，还可以用发光元件将电信号转换为光信号，通过光传输实现连接，这也就是所谓的光互连。
下面的专利文件1公开了使用光信号在CPU(中央处理器)，存储控制器，和存储器之间进行数据传输的技术。
专利文件1
专利公开2000-58882号公报
如专利文件1中所述，通过使用光信号进行数据传输，可以谋求减少因布线电阻引起的偏斜，或不要的电波辐射。
虽然如上所述那样，集成电路的三维化在实现进一步的高集成化上是重要的技术，但当需要增加层叠的数量以对应半导体器件的处理信息量的更进一步增加时，有一个问题是很难将各个层之间连接起来。
例如，在采用布线结合方式的情形中，虽然将近邻的层用金属细线连接起来很容易，但要连接分开的两个层时，为了不阻碍形成用于连接的金属细线，就需要对存在于两个层之间的层的形状加以限制。所以，一旦多层化更深入一步，要连接的两个层之间的层的数量越来越多时，用金属细线进行连接的工艺就会越来越难。而且，金属细线通常是在各个层的边缘附近结合，所以连接金属细线的区域受到限制，各个层的端子数量也会受到制约。
在采用倒装芯片方式的情形中，由于用于电连接的区域没有限制，所以跟布线结合方式比较，倒装芯片方式在各个层中能提供的端子数量相对多一些。但是，倒装芯片方式和布线结合方式一样，虽然适用于连接近邻层，但如果要连接的两个层是分开的，为了不阻碍焊料球的连接，需要限制存在于两个层之间的层的形状，所以倒装芯片方式也不适合多层化。
另外，在层间绝缘膜中形成通路孔以进行连接的情形中，同样地，如果连接的两个层是分开的，就需要形成贯通存在于两个层之间所有的层的通路孔。而通路孔随着贯通层的增厚，其孔径也必须增大，这样，反而会妨碍布线的高集成化，所以形成通路孔的方法也不理想。
在使用光传输的情形中，其和上述其他情况不同，伴随多层化即使要连接的两个层是分开的，通过使用光纤等光学系统可以实现层间连接而不必限制其他层的形状。然而，通常光纤的价格昂贵，从使用集成电路的半导体器件的成本这一角度看，很难能说光纤是理想的材料。
另外，如在一个衬底上连续形成由多个层构成的薄膜集成电路，则可以容易执行光传输而不需使用光纤等光学系统。但是，当晶化用于上层的半导体元件的半导体膜时，有一个限制是必须在下层的半导体元件的耐热温度范围以内实施晶化工艺，这样，工艺上的制约多，很难形成特性好的薄膜集成电路。
发明内容
针对上述问题，本发明的目的是提供一种半导体器件，该半导体器件具有的集成电路有以下特点，这些特点是：使用价格低廉的玻璃衬底；能够应付信息量的增加；高性能；且能高速工作。
本发明为了解决上述问题，使用在有耐热性衬底上形成的薄膜的半导体膜制成薄膜集成电路，并将该薄膜集成电路转移到另外准备的衬底上。反复重复实施该转移工艺，以谋求层叠多个薄膜集成电路，实现三维化。形成转移前的薄膜集成电路的衬底只要有能够承受半导体元件的制作过程中的加热处理左右的耐热性就可以。
各个层的薄膜集成电路(下文中称为薄膜芯片)之间的连接通过使用光信号的所谓的光互连来完成。也就是说，在层叠起来的薄膜芯片的前一个电路的输出侧提供发光元件(light emitting element)，并在下一个电路的输入侧形成和该发光元件相对的光接收元件(lightreceiving element)。从前一个电路输出的电信号在发光元件处被转换为光信号，收到该光信号的光接收元件将其转换为电信号，且输入到下一个电路。
薄膜集成电路的转移，可以利用各种各样的转移的方法，其中包括：在衬底和薄膜集成电路之间提供金属氧化膜，对该金属氧化膜实施晶化工艺以使其脆弱化，然后剥离薄膜集成电路的转移方法；在衬底和薄膜集成电路之间提供含氢的非晶质硅膜，照射激光或实施蚀刻以清除该非晶质硅膜，最终剥离衬底和薄膜集成集成电路的转移方法；以及机械性地，或者利用溶液、气体实施蚀刻以去除形成薄膜集成电路的衬底，最终达到将薄膜集成电路从衬底上分开目的的转移方法等。
例如，使用金属氧化膜的转移可以按照以下步骤来执行。
首先，准备一个有耐热性的第一衬底，该衬底的耐热性需足够承受半导体元件的制作工艺过程中的加热处理。随后，在第一衬底上形成金属膜，并通过将该金属膜的表面氧化以形成极薄的厚几nm的金属氧化膜。然后，在该金属氧化膜上依次形成并层叠绝缘膜，半导体膜。绝缘膜可以是单层，也可以是层叠多个薄膜而形成的叠层，例如，可以采用氮化硅，氮氧化硅或氧化硅等。然后用该半导体膜制作用于薄膜集成电路的半导体元件。
形成半导体元件后，粘贴覆盖该半导体元件的第二衬底，这样就使半导体元件处于夹在第一衬底和第二衬底中间的状态。注意，当形成薄膜集成电路的工艺和形成显示器件的工艺同时进行时，在完成显示元件之前，粘贴第二衬底。例如在使用液晶单元作为显示元件的情形中，粘贴第二衬底的时机是指在制作完和半导体元件之一的TFT电连接的液晶单元中的像素电极，以及覆盖该像素电极的定向膜(orientation film)之后，在粘合其上形成有相对电极的对面衬底(counter substrate)之前的阶段。
然后，在第一衬底的形成有半导体元件面的反面粘合用来加固第一衬底刚性的第三衬底。第一衬底如比第二衬底的刚性大，则当剥离第一衬底时，不容易损伤半导体元件，且能够顺利进行撕剥。注意，如果在后来的将第一衬底从半导体元件剥离时，该第一衬底有足够的刚性，就不用在第一衬底上粘接第三衬底。
随后，执行加热处理以晶化金属氧化膜，加强金属氧化膜的脆性使第一衬底容易从半导体元件剥离下来。第一衬底和第三衬底一起从半导体元件上被剥离下来。另外，为晶化金属氧化膜的加热处理可以在粘贴第三衬底之前实施，也可以在粘贴第二衬底之前实施。或者，将在形成半导体元件的工艺中实施的加热处理兼用于该金属氧化膜的晶化工艺。
由于该剥离工艺，产生了金属膜和金属氧化膜之间分离的部分；绝缘膜和金属氧化膜之间分离的部分；以及金属氧化膜自身双方分离的部分。不管怎样，半导体元件粘附在第二衬底上，但要从第一衬底上剥离下来。
接着，用粘合剂将借助剥离第一衬底，处于粘附在第二衬底状态的半导体元件粘贴到用来形成半导体器件的衬底(下文中称为元件衬底)上。然后剥离第二衬底，使半导体元件处于转移到元件衬底的状态。用固定在该元件衬底上的半导体元件形成一个薄膜芯片。将该薄膜芯片和其它芯片连接起来的光接收元件以及发光元件，可以预先在元件衬底上形成，也可以在粘贴薄膜芯片后形成。另外，也可以将成品的发光元件或光接收元件粘贴到元件衬底上并电连接到薄膜芯片上。
接下来，同样地，在另外准备的衬底上形成构成下一个层薄膜芯片的薄膜集成电路，然后将该薄膜集成电路转移叠加到已经转移过来的薄膜芯片上。反复重复这样的转移，就可以在元件衬底上形成薄膜芯片的叠层。这种情况下，可以在各个薄膜芯片之间用树脂形成层间绝缘膜。或者利用在转移时使用的粘合剂来代替层间绝缘膜。
当显示器件和薄膜芯片同时被转移时，在转移后制作显示元件。例如在液晶显示器件的情形中，具体地说，另行制作其上形成有相对电极和偏振片等的塑料衬底(下文中简称为对面衬底)以备用，粘合该对面衬底和元件衬底并且注入液晶，这样就完成了液晶单元的制作。注意，除了相对电极和偏振片以外，还可以在对面衬底上预先形成颜色滤光片，定向膜或黑底(black matrix)等。
本发明可以将单层的薄膜芯片的厚度控制在总厚度为5μm，最好在不多于2μm的范围内。
象这样，本发明可以单独制作各个层的薄膜芯片，所以不用因考虑下层的半导体元件的耐热性而对上层的半导体元件进行制约，其结果是可以形成特性更优越的半导体元件。
另外，和重叠由在玻璃衬底上形成的薄膜的半导体膜构成的薄膜集成电路以实现三维化的情况不同，由于各个层的薄膜芯片中间不夹玻璃衬底，可以紧密层叠，所以没有必要考虑因玻璃衬底引起的光漫射。另外，因为还可以缩短发光元件和光接收元件之间的距离，所以即使发光元件的光的方向性减弱，也可以在一定程度上予以弥补。
注意，元件衬底可以使用有柔性的塑料衬底。塑料衬底可以采用由具有极性基的冰片烯(norbornene)树脂组成的ARTON：日本JSR公司制造。此外，还可以采用聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚萘酸乙酯(polyethylene naphthalate)(PEN)、聚碳酸脂(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚芳酯(PAR)、聚对苯二甲酸丁二酯(PBT)和聚酰亚胺等塑料衬底。
另外，如上文中所述，由于使用了有柔性的元件衬底，所以比玻璃衬底在对振荡，冲击的机械强度上有优势，并且，可以制作重量被减轻的薄膜集成电路，或容易抑制薄膜集成电路的厚度。另外，因为元件衬底有柔性，可以得到提高薄膜集成电路的形状自由度。所以比如，可以在有曲面形状的圆柱状的瓶子等形成并粘附液晶显示器件。
通过将本发明的薄膜集成电路应用到半导体器件上，可以确保更大的用于集成电路的空间，并可以在不妨碍搭载该半导体器件的电子器具的轻巧化，小体积化的情况下，实现高功能化。特别是便携用电子器具，实现轻巧化，小体积化，就可以飞跃性地改善其使用方便性，因此利用本发明的薄膜集成电路是非常有效的。
然后，通过使用光互连，薄膜芯片之间互相接收发送数据成为可能，并且因布线电阻引起的偏斜或不要的电波辐射也得到减少。另外，在将电信号转换为光信号，并将光信号再转换为电信号的过程中，可以自由控制最终得到的电信号的振幅。
另外，因为来自一个发光元件的信号可被多个光接收元件接收，所以来自一个薄膜芯片的信号可同时传输给多个其它的薄膜芯片，并且可形成速度极高的光总线。
然后，由于与单晶硅晶片不同，各个薄膜芯片可以透射光，所以即使不使用光纤等特殊光学系统，3片或3片以上的薄膜芯片间的信号传输也可以相当容易地被完成。应该注意，如上面提到的，在玻璃衬底上形成的TFT的工作速度与单晶晶体管的工作速度相比较低。但是，由于在薄膜芯片间信号的传输通过光，所以在薄膜芯片间传输的信号的总线宽度可被扩大，并且布置在多个薄膜芯片上的电路可进行效率非常高的并行操作，因此与单晶晶体管相比可以使在玻璃衬底上形成的TFT的低工作速度得到弥补。
此外，即使在玻璃衬底上形成的电路的集成度与单晶硅晶片的集成度相比处于劣势，由于通过利用在衬底间传输信号的光信号，所以多个薄膜衬底可被叠加，这样可防止薄膜集成电路在水平方向上体积增大。此外，可防止布线的长度过长，帮助抑制由于布线电容引起耗电量增加。
此外，可以容易改变以各个薄膜芯片为单位的工艺。所以，跟同时在一个衬底上形成所有的电路不同，可以根据各个层的薄膜芯片所需特性来选择相符的工艺。此外，本发明通过使用便宜的玻璃衬底可以抑制成本增加。
然后，由于一个集成电路是通过将分别制成的芯片相结合而构成的，与集成电路同时在一个衬底上形成的情形相比成品率可被增加。此外，通过使用光信号在薄膜芯片间传输信号，可抑制用于电路间电连接的端子如FPC等的数量，并且可增加机械强度的可靠性。此外，即使被处理的信号信息量增加，也可抑制由于端子部分发生接触断裂所导致的成品率降低。
并且，至于用于发送和接收光信号的发光元件和光接收元件，它们不同于FPC端子，由于这些元件不必布置在衬底的边缘部分，因此对布局的限制变得较小，使被处理信息量进一步增加的对应更容易。
这样，本发明能够提供具有高性能且能高速工作的集成电路的半导体器件。
附图说明
附图中：
图1A-1E是表示本发明的薄膜集成电路的制作方法的视图；
图2A-2D是表示本发明的薄膜集成电路的制作方法的视图；
图3A-3B是表示本发明的薄膜集成电路的制作方法的视图；
图4A-4C是表示本发明的薄膜集成电路结构的视图；
图5A-5B是表示本发明的薄膜集成电路结构的视图；
图6是表示使用于本发明的薄膜集成电路的发光元件结构的视图；
图7是表示本发明的薄膜集成电路之一例的微处理器结构的视图；
图8A和8B是表示本发明的薄膜集成电路之一例的DRAM结构的视图；
图9是表示本发明的薄膜集成电路之一例的DRAM结构的视图；
图10是表示本发明的薄膜集成电路之一例的单片微型计算机结构的视图；
图11A-11D是表示本发明的薄膜集成电路被连接在内插板上的状态的斜
透视图以及横截面图；
图12是表示在制作本发明的薄膜集成电路的过程中使用的生产设备的一个例子的视图；
图13A-13E是表示应用本发明的薄膜集成电路而制成的半导体器件结构的视图；
图14A和14B是本发明的半导体器件之一的显示器件的像素的横截面图。
本发明的选择图为图4
具体实施方式
实施方案模式
下文中将说明用于本发明的薄膜集成电路的半导体元件的具体制作方法，以及将该半导体元件粘合到元件衬底的粘贴(转移)方法。本实施方案模式中虽然对以两个TFT作为半导体元件进行了举例说明，但包含于薄膜集成电路中的半导体元件并不局限于此，它可以使用所有的电路元件。例如，除了TFT以外，典型的还包括存储元件，二极管，光电转换元件，电阻元件，线圈(coil)，电容元件，电感器等。
首先，如图1A所示，在第一衬底500上用溅射法形成金属膜501。在此，用钨作为金属膜501的材料，其膜的厚度设定为10nm-200nm，优选50nm-75nm。注意尽管在本实施方案模式中是在第一衬底500上直接形成金属膜501，但是也可以用氧化硅，氮化硅，氮氧化硅等的绝缘膜覆盖第一衬底500后，然后在其上形成金属膜501。
形成金属膜501后，在不暴露于大气的情况下，在金属膜501上层叠氧化物膜502。在此，形成厚150nm-300nm的氧化硅膜作为氧化物膜502。注意如果使用溅射法形成该膜，在第一衬底500的边缘也会形成膜。这样在实施后面的剥离工艺时，金属膜501或氧化物膜502会残留在第一衬底500上，为了防止该残留物残留下来，最好用氧灰化(O2 ashing)等方法将形成在衬底边缘的金属膜501以及氧化物膜502选择性地清除掉，或者用切割(dicing)等方法将第一衬底500的边缘部分切掉。
另外，在形成氧化物膜502时，在靶和衬底之间用闸门当作屏蔽，产生等离子体从而实施作为溅射的前阶段的预溅射(pre-sputtering)。预溅射在以下条件下实施，即设定流量Ar为10sccm，O2为30sccm，第一衬底500的温度为270℃，成膜功率为3kW，并且在该条件被维持的状态下实施预溅射。通过该预溅射，在金属膜501和氧化物膜502之间形成了厚几nm左右(在此为3nm)的极薄的金属氧化膜503。金属氧化膜503是通过使金属膜501表面氧化而形成的。所以，本实施方案模式中的金属氧化膜503是由氧化钨而形成。
另外，虽然本实施方案模式通过预溅射形成了金属氧化膜503，但本发明的金属氧化膜的形成方法并不局限于此，例如也可以利用氧，或给氧添加Ar等惰性气体，通过等离子体意向性地将金属膜501的表面氧化后以形成金属氧化膜503。
形成氧化物膜502后，用等离子体化学气相沉积的PCVD(PlasmaChemical Vapor Deposition)法形成底膜504。在此，形成厚100nm左右的氧氮化硅膜作为底膜504。然后，在形成底膜504后，在不暴露于大气的情况下，形成厚25-100nm(优选30-60nm)的半导体膜505。顺便提一下，半导体膜505可以是非晶半导体，也可以是多晶半导体。另外，半导体不仅可以采用硅作为其材料，还可以采用锗硅。当采用锗硅时，锗的密度最好在0.01-4.5原子％左右。
随后，用众所周知的技术晶化半导体膜505。这个众所周知的晶化方法包括使用电热炉的热晶化法，使用激光束的激光晶化法，以及使用红外线的灯退火(lamp anneal)晶化法。或者，可以根据日本专利公开No.Hei 7-130652号公报中公开的技术，利用使用催化剂的晶化方法。
另外，也可以用溅射法，等离子体CVD(等离子体化学气相沉积)法，以及热CVD法预先形成多晶半导体膜505。
本实施方案模式使用激光晶化方法来晶化半导体膜505。通过使用能够连续振荡的固态激光，照射基波的二次谐波至四次谐波的激光束，可以得到大晶粒尺寸的晶体。比如，最好采用典型的Nd：YVO4激光(1064nm的基波)的二次谐波(532nm)或三次谐波(355nm)。具体地，使用非线性光学元件将由连续振荡型YVO4激光器发射的激光束转变为谐波，从而获得输出能源为10W的激光束。此外，也可以利用使用非线性光学元件发射谐波的方法。然后，更优选，通过光学系统将激光束的照射面形成为矩形或椭圆形，然后，用该矩形或椭圆形的激光照射半导体膜505。此时，需要约0.01到100MW/cm2(优选0.1到10MW/cm2)的能量密度。相对激光束以约10到2000cm/s的速率按箭头方向移动半导体膜，以达到照射半导体膜的目的。
另外，激光晶化可以照射连续振荡的基波的激光束和连续振荡的谐波的激光束，也可以照射连续振荡的基波的激光束和脉冲振荡的谐波的激光束。
另外，也可以在稀有气体或氮等惰性气体的气氛中照射激光束。通过该程序，可以减少由于照射激光束而引起的半导体表面的粗糙，而且可以抑制因界面能级密度(interface level density)的不均匀而导致的门栏值的不均匀。
通过以上的对半导体膜505辐照激光束的工艺，提高了半导体膜505的结晶性。随后，如图1B所示，对其结晶性被提高了的半导体膜505实施形成图案的工艺，从而形成岛形状的半导体膜507，508，用该岛形状的半导体膜507，508形成以TFT为典型的各种半导体元件。另外，在本实施方案模式中，虽然底膜504和岛形状的半导体膜507，508连接在一起，但是可以根据半导体元件的情况，在底膜504和岛形状的半导体膜507，508之间形成电极以及绝缘膜等。例如，在半导体元件之一的底栅型TFT的情形中，在底膜504和岛形状的半导体膜507，508之间形成栅电极以及栅绝缘膜。
在本实施方案模式中，用岛形状的半导体膜507，508形成顶栅型的TFT 509，510(图1C)。具体地说，形成栅绝缘膜511使其覆盖岛形状的半导体膜507，508。然后，在栅绝缘膜511上形成导电膜，通过形成图案来形成栅电极512，513。接着用栅电极512，513，或形成抗蚀剂膜并形成图案用作掩膜，给岛形状的半导体膜507，508掺杂赋予n型导电性的杂质从而形成源区，漏区，以及LDD(轻掺杂漏，LightDoped Drain)区。顺便提一下，虽然在此TFT 509，510被制作为n型，如要制作为p型TFT，则掺杂赋予p型导电性的杂质。
通过上述工序，可以形成TFT 509，510。注意，制作TFT的方法不限于上述工序。
然后，形成覆盖TFT 509，510的第一层间绝缘膜514。随后，在栅绝缘膜511以及第一层间绝缘膜514中形成接触孔(contacthole)，然后形成和第一层间绝缘膜514连接的端子515-518，该端子515-518通过接触孔和TFT 509，510连接在一起。
端子515的一部分作为光接收元件(即光电转换元件)的阴极电极被使用。端子515-518虽然使用由铝通过溅射法形成的膜，但是其材料并不局限于此。其他的金属，比如钛，钽，钨，铜等可以被利用。此外，还可以利用由钛，铝，钛构成的叠层。
接着，通过在整个衬底上形成含氢的非晶质硅膜，并形成图案，就形成了光电转换层519。然后在整个衬底上形成透明导电膜。在本实施方案模式中透明导电膜是用厚200nm的ITO(氧化铟锡合金)通过溅射法而形成的。接着将透明导电膜形成图案，以形成阳极电极520(图1C)。作为阴极电极使用的端子515和光电转换层519，以及阳极电极520重叠的部分作为光接收元件521发挥作用。
另外，光接收元件的结构并不局限于图1C所示的结构。设计者可以根据光接收元件接收光的入射方向，适当地决定光接收元件的结构。
然后，在第一层间绝缘膜514上形成覆盖光接收元件521，端子515-518的第二层间绝缘膜523。注意，提供第二层间绝缘膜523是为了保护后面粘贴工艺中的光接收元件521，这个第二层间绝缘膜523不是一定必须要提供的。后面工艺中形成的保护层524也可以承担保护光接收元件的功能。
接下来，在第二层间绝缘膜523上形成保护层524。保护层524在后面工艺的粘接以及剥离第二衬底时，有保护半导体元件的功能，并且，该保护层采用在剥离第二衬底后能够被清除的材料。比如，在整个表面涂敷可溶于水或醇的环氧基，丙乙烯基，硅基的树脂，然后烘烤，就可以形成保护层524。
在本实施方案模式中，用旋涂方式涂敷由水溶性树脂(东亚合成制：VL-WSHL10)制成的膜并使该膜的厚度为30μm，随后进行2分钟的曝光以实现初步硬化，然后用UV光从背面辐照2.5分钟，表面10分钟，共计12.5分钟以执行正式硬化，这样就形成了保护层524(图1D)。
注意，在层叠多个有机树脂膜的情形中，当涂敷或焙烧时，有一个担忧是这些有机树脂间使用的溶剂中一部分会溶解，或者其粘合性变得过高。因此，当第二层间绝缘膜523和保护层524都用可溶于相同介质的有机树脂时，为使在后面的工艺中顺利地清除掉保护层524，最好在第二层间绝缘膜523和后面形成的保护层524之间形成无机绝缘膜(SiNX膜，SiNXOY膜，AlNX膜，或AlNXOY膜)以备用。
随后，晶化金属氧化膜503，从而使后面的剥离程序容易被执行。通过该晶化处理，可以使金属氧化膜503在晶界变得易碎，加强了其脆性。本实施方案模式具体执行420℃-550℃，0.5-5小时左右的加热处理来执行晶化工艺。
然后，形成引发剥离机制的部分，这个程序可以使一部分金属氧化膜503和氧化物膜502之间的粘接性降低，或可以使一部分金属氧化膜503和金属膜501之间的粘接性降低。具体地说，沿着要剥离区域的周边部分从外部施加局部压力，以损伤金属氧化膜503的层内的一部分或界面附近的一部分。在本实施方案模式中，在金属氧化膜503的边缘附近垂直压下金刚石笔等硬针，并且在施加负荷的状态下，沿着金属氧化膜503移动。最好使用划线器装置并且将下压量设在0.1mm到2mm，边移动边施加压力。以这种方式在剥离之前形成引发剥离机制的粘接性被降低的部分，可以减少后面剥离工艺的次品率，从而提高了成品率。
接下来，用双面胶带525将第二衬底526粘贴到保护层524。并且，用双面胶带527将第三衬底528粘贴到第一衬底500(图1E)。另外，可以使用粘合剂来代替双面胶带。例如，通过使用通过紫外线剥离的粘合剂，在剥离第二衬底时，可以减轻落在半导体元件的负担。
第三衬底528保护第一衬底500在后面的剥离工艺中不受损伤。第二衬底526和第三衬底528最好采用刚性和第一衬底500相同或比第一衬底500刚性更高的衬底，比如，石英衬底，半导体衬底。
然后，用物理手段撕剥金属膜501和氧化物膜502。开始撕剥的位置就是在先前的步骤中，一部分金属氧化膜503，金属膜501或氧化物膜502之间的粘接性被降低了的区域。
通过上述剥离工艺，产生了金属膜501和金属氧化膜503之间分离的部分；氧化物膜502和金属氧化膜503之间分离的部分；以及金属氧化膜503自身双方分离的部分。并且，在第二衬底526一侧粘附有半导体元件(在此为TFT 509，510)，在第三衬底528一侧粘附有第一衬底500以及金属膜501的状态下，执行分离。利用较小的力就可执行剥离(例如，利用人的手，利用喷嘴吹出气体的吹压，利用超声，等等)。图2A表示剥离后的状态。
接着，用粘合剂529将薄膜集成电路最终层叠的衬底(元件衬底)530和附着有部分金属氧化膜503的氧化物膜502粘接起来(图2B)。在粘接时，粘合剂529的材料选择是重要的，被选材料需要使通过粘合剂529粘接在一起的氧化物膜502和元件衬底530之间的粘接力高于用双面胶带525粘接在一起的第二衬底526和保护层524之间的粘接力。
另外，金属氧化膜503如残留在氧化物膜502的表面，氧化物膜502和元件衬底530之间的粘接力有可能因此而变小，所以，用蚀刻等方法完全清除该残留物，然后粘接到元件衬底530，从而提高粘接力。
作为粘合剂529的材料，可以采用诸如反应固化粘合剂，热固化粘合剂，UV固化粘合剂等的光固化粘合剂，厌氧粘合剂等各种固化粘合剂。理想的是在粘合剂529中添加银，镍，铝，氮化铝等制成的粉末，或填充物使其具有高导热性。
另外，本实施方案模式中，元件衬底530使用具备焊料球531的内插板(interposer)。焊料球531在元件衬底530的层叠有薄膜集成电路面的反面暴露出，并通过提供在元件衬底530中的接触孔，和提供在元件衬底的层叠有薄膜集成电路面上的布线532电连接在一起。本实施方案模式中布线532通过比如在铜上渡焊锡，金或锡而形成。
然后，如图2C所示，从保护层524按照顺序剥离双面胶带524和第二衬底526，或者将二者同时一起剥离。注意，通过采用UV固化粘合剂作为粘合剂529，并使用用紫外线剥离的胶带或粘合剂作为双面胶带525，仅通过执行紫外线的照射，可以同时实现双面胶带525的剥离和粘合剂529的固化。
然后，如图2D所示，清除保护层524。在此，因保护层524使用水溶性树脂，所以用水溶化后清除。当残留下的保护层524会成为次品的原因时，最好在清除完毕后，对表面实施清洗处理或氧等离子体处理，除去残留下来的保护层524的那一部分。
在本实施方案模式中，金属膜501采用钨作为其材料，但本发明的金属膜的材料并不限于钨。只要是能够在其表面形成金属氧化膜503，并且通过晶化该金属氧化膜503可以将衬底剥离的含有金属的材料，任何材料都可以被利用。例如，除了W，还可以使用TiN，WN，Mo等。另外，利用这些金属的合金作为金属膜时，在晶化时的最佳加热温度根据其成分比例而不同。所以，调节该合金的成分比例，可以使加热处理在不妨碍半导体元件的制作程序的温度范围内被执行，所以形成半导体元件工艺的选择范围不容易被限制。
如图2D所示，将作为第一层的薄膜集成电路533转移到元件衬底530后，如图3A所示，将作为第二层的薄膜集成电路534转移到第一层的薄膜集成电路533上。粘贴第二层的薄膜集成电路534的方式可以采用和粘贴第一层的薄膜集成电路533相同的方式。也就是说，在另外准备的第一衬底上形成作为第二层的薄膜集成电路534，并粘贴覆盖第二层的薄膜集成电路534的第二衬底。然后在用第三衬底辅助第一衬底的刚性后，晶化提供在第一衬底和第二层的薄膜集成电路534之间的金属氧化膜以式其脆弱化，将第一衬底连同第三衬底一起剥离下来。将处于粘附在第二衬底状态的第二层薄膜集成电路534用粘合剂535粘贴到第一层薄膜集成电路上533，然后去除第二衬底，这样就完成了转移工艺。
第一层薄膜集成电路533和第二层薄膜集成电路534之间的距离可以通过调节粘合剂535的厚度来控制。粘合剂的厚度虽然取决于粘合时的压力，本实施方案模式设定其厚度为20μm。
本实施方案模式将说明在转移完第二层的薄膜集成电路534后形成发光元件的情况。当转移到第一层薄膜集成电路533时，第二层薄膜集成电路534上已形成有发光元件的像素电极536。像素电极536由透明导电膜形成，本实施方案模式具体采用ITO。
本实施方案模式虽然采用透明导电膜构成像素电极，但本发明并不局限于此。最好通过使从发光元件发射出来的光朝向元件衬底侧的方向，或者朝向相反于元件衬底侧的方向，来适当优化发光元件的结构。
接着，如图3B所示，形成具有开口部分的第三层间绝缘膜539，并使电连接像素电极536和薄膜集成电路的端子545的一部分暴露出来。本实施方案模式虽然说明了在像素电极已经形成的情况下转移第二层薄膜集成电路的情形，然而除了像素电极，也可以在第三层间绝缘膜也已被形成的情况下执行转移工艺。
其次，在第三层间绝缘膜539的开口部分中，在像素电极539上重叠形成场致发光层537、阴极538。像素电极536、场致发光层537、阴极538重叠的部分相当于发光元件540。
注意，像素电极536使用的透明导电膜除了ITO以外，还可以使用在氧化铟中混合了2-20％的氧化锌的透明导电膜。可以通过化学机械研磨的CMP(chemical mechanical polishing)法，用聚乙烯醇基的多孔体擦拭以研磨像素电极536的表面从而使其平整。另外，用CMP法进行研磨后，还可以对像素电极536的表面照射紫外线，实施氧等离子体处理。
场致发光层537的结构或是发光单层，或是叠加包含发光层的多个层而形成的层。至于阴极538，只要是功函数小的导电膜，任何众所周知的其他材料都可以被使用。理想的材料是，例如Ca、Al、CaF、MgAg、AlLi等。
注意，在场致发光层537形成膜之前，最好在真空气氛下对第三层间绝缘膜539实施加热处理以清除其吸收的湿气或氧等。具体地说，是在真空气氛下执行100-200℃，0.5-1小时左右的加热处理。理想的是在不高于3×10-7Torr，如可能则在不高于3×10-8Torr的范围内执行该工艺。当在真空气氛下对第三层间绝缘膜539实施加热处理，然后形成场致发光层537的情形中，将真空气氛一直保存到就要形成膜之前，还可以提高可靠性。
另外，暴露出像素电极536的第三层间绝缘膜539的开口部分的边缘部分最好呈圆形。通过使开口部分的边缘部分呈圆形，可以防止场致发光层537的边缘部分变得薄到开洞，因此可以尽可能地抑制由像素电极和阴极短路引起的发光元件的缺陷。另外，通过缓和上述边缘部分中的场致发光层537的应力，可以抑制发光区域减少的被称为‘收缩’(shrink)的缺陷，提高可靠性。具体地说，开口部分的有机树脂膜的横截面所呈曲线的曲率半径最好是0.2-2μm左右。
为了防止湿气和氧气等这样成为促使发光元件540退化原因的杂质，形成覆盖发光元件540的保护膜541。保护膜541典型的最好采用例如，类金刚石的DLC膜，氮化碳膜，用RF溅射法形成的氮化硅膜等。另外，保护膜也可以采用一种层叠的膜，该膜是由不容易透过湿气和氧气等物质的膜和比这个膜容易透过湿气和氧气等物质的膜层叠而形成。
在形成保护膜541后，为了进一步密封发光元件，可以在发光元件540上覆盖添加了干燥剂的树脂。注意，也可以将该添加了干燥剂的树脂用于粘贴在后面工艺中转移过来的薄膜集成电路。
虽然在本实施方案模式中说明了利用场致发光(electroluminescence)的有机发光元件OLED(Organic LightEmitting Device)作为发光元件的例子，但本发明的发光元件并不局限于此。本发明中除了OLED以外，发光二极管的LED(Light EmittingDiode)，半导体激光等也可以作为发光元件。发光元件最好具有方向性。
在本实施方案模式中，来自提供于第二层薄膜集成电路534中的发光元件540的光，入射到提供于第一层薄膜集成电路533中的光接收元件521。所以，从第二层薄膜集成电路534中输出的电信号在发光元件540中转换为光信号，并且在光接收元件521中再次转换为电信号，然后输入到第一层薄膜集成电路533中。
在本实施方案模式中，电连接于第二层薄膜集成电路534的端子545和提供在元件衬底530上的布线532用布线结合方式连接在一起。具体地说，如图3B所示，用电线(wire)546连接在一起。电源电压和各种信号可以通过布线532供应给薄膜集成电路。注意，和薄膜集成电路的电连接也可以不是布线结合方式，而是倒装芯片方式。另外，来自外界的信号供应都可以通过光传递来完成。
在本实施方案模式中，虽然电线546连接到第二层薄膜集成电路534上，然而本发明并不局限于这种连接形式。例如，在第一层薄膜集成电路533的元件衬底530一侧提供和半导体元件电连接的焊料球，用倒装芯片法将该焊料球连接到元件衬底530上的布线532也无妨。
如上所述，通过使用发光元件和光接收元件的薄膜集成电路间的光传递，可以实现各个层间的信号收发或电源电压供应的连接，并且多个叠加的薄膜芯片(薄膜集成电路)构成一个薄膜集成电路。注意，虽然在本实施方案模式中说明了层叠2层薄膜集成电路以构成一个薄膜集成电路的例子，然而本发明的薄膜集成电路的层叠数量并不限于2层。也可以层叠3层或3层以上的多个薄膜集成电路。
注意，元件衬底不限定于使用环氧玻璃等的内插板，使用其他材料的衬底也可以被利用。
另外，本发明的薄膜集成电路的转移方法不受上述使用金属氧化膜的方法的限制。例如也可以在第一衬底和薄膜集成电路之间提供非晶质硅膜，通过照射激光或蚀刻，在该非晶质硅膜的部分剥离第一衬底和薄膜集成电路。
其次，将用图4A说明在层叠多个薄膜集成电路时，各个层之间的发光元件和光接收元件的位置关系。图4A将层叠于元件衬底100上的薄膜集成电路的状态用模式方式表示出来。
各个层的薄膜芯片(薄膜集成电路)101中包括单个或多个电路103。而且，各个层的薄膜集成电路101中提供有单个或多个安置执行收发光信号的发光元件和光接收元件的区域。图4A中，安置执行光传输的发光元件或光接收元件的区域下文表示为光传输部分102。另外，薄膜芯片还包括对该电信号执行调制或解调处理的接口104，以便处理光传输部分102和其他电路之间的电信号。
光传输部分102由接收光信号的光接收元件和发送光信号的发光元件而构成。图4B是各个层的光传输部分102的扩大图。参考数字105表示发光元件，106表示光接收元件。提供在各层的薄膜集成电路101中的发光元件105和光接收元件106分别对应于提供在其他层的薄膜集成电路101中的光接收元件106和发光元件105。注意，虽然在图4A和4B中，由发光元件105和光接收元件106构成的光传输部分102的区域集中在一个地方，然而本发明不局限于该结构。发光元件105和光接收元件106也可以混合存在于电路103的内部。并且作为接口104发挥作用的电路元件也可以配合发光元件105和光接收元件106的安置位置，混合存在于电路103的内部。
此外，在图4A中，表示出了各个层的连接全部只通过光传输进行的情形，但本发明的各个层的连接并不局限于此形式。各种信号和电源电压的一部分也可以按电信号的形式被发送和接收，这种情况下，它可能具有一个端子，该端子用于按电信号形式的原状发送和接收电信号。
图4C表示光传输部分102和接口104的一个更具体的结构。其中至少一个光接收元件106和一个发光元件105相对应。虽然在图4B中只有发光元件105和光接收元件106被示出，但是实际上，如图4C所示，还提供了利用电信号控制发光元件105发射光的驱动电路110；用于将从光接收元件获得的电信号放大的放大电路111；以及用于修正所获得的电信号的波形的波形修正电路112。注意接口104、114可以配备这些功能。
从电路输出的电信号(输出信号)通过接口104，被调制为相符于发光元件的驱动电路110的规格的信号后，被输入到发光元件的驱动电路110。然后发光元件的驱动电路110根据被输入的输出信号，控制发光元件105的发光。
光接收元件106收到发光元件105发射的光信号后，将该光信号转换为电信号。在放大电路111放大在光接收元件106获得的电信号，并在波形修正电路112修正电信号波形，在接口114调制电信号使其符合各个电路规格，该电信号作为输入信号被输入到下一个电路。应该注意放大器电路111和波形修正电路112都不是必须要求提供的电路，并且除这些电路外，光传输部分102可以具备处理和电信号波形相关问题的电路。
应该注意，虽然在图4C中示出了发光元件以一对一的方式对应光接收元件的一个实例，但是本发明不受这种结构的限制。两个或两个以上发光元件可以对应一个光接收元件，或一个发光元件可对应两个或两个以上光接收元件。
图5A示出了在彼此各不相同层的薄膜集成电路中形成的两个发光元件130、131与在此之外的另一个层上的薄膜集成电路中形成的一个光接收元件132相对应的情形。发光元件130的位置布置要使所发射的光穿过形成有发光元件131的层133，并且所发射的光入射到光接收元件132中。利用上述结构，在光信号从发光元件130被送到光接收元件132的过程中，可在形成有发光元件131的层133的薄膜集成电路上进行另一个操作；反过来，在光信号从发光元件131被送到光接收元件132的过程中，可在形成有发光元件130的层134的薄膜集成电路上进行另一个操作。
反之，在彼此各不相同层的薄膜集成电路中形成的两个光接收元件与在此之外的另一个层的薄膜集成电路中形成的一个发光元件相对应的情形下，光信号可同时被送到多个层的薄膜集成电路。
此外，在图5B中，表示出了在多个光接收元件获得的电信号中的任何一个被选择，并且提供将信号送到下一个电路的选择器电路的情形。在图5B中，从在彼此不同的各个层的薄膜集成电路中形成的两个发光元件135、136发射的光信号，在此之外其它层的薄膜集成电路中形成的两个光接收元件137、138中被转换成电信号。然后，在选择器电路139中选择获得的两个电信号中的任一个，并发送到下一个电路。利用上述结构，类似于图5A的情形，每个发光元件的振荡频率可被降低，并且用于控制发光元件驱动的发光元件驱动部分的负荷可减少。
应该注意为了使用薄膜集成电路间的光信号进行数据并行传输，使光信号的路径分别独立是必要的。但是，根据光漫射程度，可能有一些被称作串扰的情况，即光信号入射到与之不对应的光接收元件中。光漫射的程度取决于从发光元件发射的光的方向性和光信号路径中介质的折射率。因此，理想的是考虑光漫射从而尽可能抑制串扰，根据要使用的发光元件的光的方向性来布置光接收元件和发光元件，并且适当设定薄膜集成电路的厚度、薄膜集成电路之间的距离、薄膜集成电路之间的介质(粘合剂等)。此外，为了防止串扰，在光信号路径上提供具有圆柱状或类似的横截面的光纤，并可提供用于沿平面状的介质薄膜传输光的光波导如薄膜波导等。
应该注意本发明所使用的衬底不限于玻璃衬底。如果衬底透明且能够承受形成半导体元件时的处理温度或其它处理，使用除玻璃衬底之外的其它衬底如塑料衬底等当然也是可以的。
另外，假设有这样一种情形：光发射的方向朝向元件衬底的发光元件和朝向相反于元件衬底的发光元件同时被提供在同一个层内的薄膜集成电路。图6示出了一个例子，其为在同一个层内形成有光的射出方向不同的两种发光元件的薄膜集成电路的横截面。
图6表示的两个发光元件201、202，其元件结构自身是相同的，包括由透明导电膜构成的像素电极203、204；场致发光层205、206；以及阴极207、208。像素电极203、场致发光层205、阴极207重叠的部分相当于发光元件201；像素电极204、场致发光层206、阴极208重叠的部分相当于发光元件202。
具体地说，图6所示发光元件201、202包括的场致发光层205、206是一种层叠结构，其中包括作为空穴注入层的厚20nm的铜酞菁(CuPc)；作为空穴输运层的厚40nm的衍生物的4，4’-双〔N-(1-萘基)-N-苯氨基〕联苯(以下称作α-NPD)；作为发光层的厚37.5nm的其中添加了喹吖啶酮(quinacridone)(又称DMQd)的三(8-羟基喹啉)铝(以下称作Alq3)；作为电子输运层的厚37.5nm的Alq3；作为电子注入层的厚1nm的CaF2。
阴极207、208是由Al构成的膜而形成，具有能够透射光左右的厚度。图6中，用电阻加热Al使其蒸发并沉淀以形成厚20nm的膜。
应该注意，空穴注入层可以用聚噻吩(PEDOT)来代替铜酞菁(CuPc)。发光元件的叠层结构以及其膜的厚度不受在本实施方案模式中表示的值限定。另外，为了从阴极获取光，除了将阴极的膜减薄的方法以外，还有采用通过掺杂Li的使功函数变小的ITO的方法。图6示出了从阴极侧、阳极侧两侧发光的发光元件的结构。
图6表示的发光元件201中提供有和阴极207连接的反射膜(或屏蔽膜)210。有了该反射膜，发自发光元件201的光就如图中箭头所指那样，朝向元件衬底侧。注意，反射膜210可以通过蒸发沉淀金属膜而形成。另外，当使用屏蔽膜而不是反射膜时，可以使用添加了黑色颜料的树脂等。不管使用反射膜还是屏蔽膜，都需要提供类似反射膜或屏蔽膜那样的控制光发射方向的手段，以使从发光元件201发射出来的光只朝向元件衬底。
另外，图6所示的发光元件202在相对于发光元件202的元件衬底一侧提供反射发自发光元件202的光的金属膜211。有了该金属膜211，发自发光元件202的光就如图中箭头所指那样，朝向相反于元件衬底的那一侧。注意，金属膜211可以用和薄膜集成电路中形成的TFT的栅电极或布线相同的金属膜来形成。另外，也可以提供不反射光，只起屏蔽作用的屏蔽膜来代替金属膜211。屏蔽膜可以使用添加了黑色颜料的层间绝缘膜使用的绝缘膜。不管使用金属膜还是屏蔽膜，都需要提供类似金属膜或屏蔽膜那样的控制光发射方向的手段，以使从发光元件202发射出来的光只朝向相反于元件衬底的方向。
根据上述步骤，可以在同一层中形成光的发射方向不同的发光元件。注意，在相同层中提供光的发射方向不同的发光元件的制作方法以及结构不局限于图6所示的例子。但是，提供的屏蔽膜或反射膜离发光元件越近，可以获得的光的方向性就越能被提高。
在本实施方案模式中虽然说明了关于层叠薄膜集成电路的例子，但是也可以在薄膜集成电路上叠加使用半导体元件的平面显示器。在将平面显示器转移到薄膜集成电路时，转移平面显示器的工艺最好在完成显示元件之前进行，并且在转移后完成显示元件。例如在使用OLED的发光器件的情形中，在形成像素电极后进行转移，在转移后形成场致发光层，阴极等并执行密封。另外，在液晶显示器的情形中，在像素电极上形成定向膜，并对其实施磨搓(rubbing)处理后，实施转移，在完成转移后，用具备相对电极的对面衬底进行密封并注入液晶。
如此，本发明可以单独制作各个层的薄膜芯片，所以不用因考虑下层的半导体元件的耐热性而对上层的半导体元件进行制约，其结果是可以形成特性更优越的半导体元件。另外，由于各个层的薄膜芯片中间不夹玻璃衬底，可以紧密层叠，所以没有必要考虑因玻璃衬底引起的光漫射。另外，因为还可以缩短发光元件和光接收元件之间的距离，所以即使发光元件的光的方向性减弱，也可以在一定程度上予以弥补。
通过将本发明的薄膜集成电路应用到半导体器件上，可以确保更大的用于集成电路的空间，并可以在不妨碍半导体器件的轻巧化，小体积化的情况下，实现高功能化。特别是便携用半导体器件，实现轻巧化，小体积化，就可以飞跃性地改善其使用方便性，因此利用本发明的薄膜集成电路是非常有效的。
然后，通过使用光互连，薄膜芯片之间的互相接收发送数据成为可能，并且因布线电阻引起的偏斜或不要的电波辐射也得到减少。另外，在将电信号转换为光信号，并将光信号再转换为电信号的过程中，可以自由控制最终得到的电信号的振幅。
实施例
下文中，将就本发明的实施例进行说明。
实施例1
在本实施例中，将描述使用由多个薄膜芯片构成的CPU形成微处理器的实例。
在玻璃衬底上形成的TFT与单晶晶体管相比工作速度慢。因此，在CPU形成于玻璃衬底上的情况下，当处理内容变复杂时，单个CPU很难以足够的速度执行处理。于是，CPU的一系列处理步骤根据每一个目的被分成几个处理步骤，而每一个处理步骤又分配给在薄膜芯片上形成的CPU。于是，通过用光互连来连接各个薄膜芯片，可进行类似使用单个CPU的情形的一系列处理步骤。而且，在各个薄膜芯片上形成的CPU只需完成分配给它的处理步骤，与所有处理步骤由单个CPU完成的情况相比其处理速度增加。
在图7中，表示出了本实例的微处理器的透视图。图7所示的微处理器由衬底400上的分别包括CPU 401的多个薄膜芯片402、主存储器403、时钟控制器404、高速缓冲存储器(下文中简称为缓存)控制器405、串行接口406、I/O端口407等。不必说，图7所示的微处理器是简单实例，实际的微处理器根据其用途具有多种结构。
各个薄膜芯片402分别包括光传输部分408、接口409、CPU 401和缓存410。光传输部分408可能同时具有两个元件：一个元件是发光元件，具有将电信号作为光信号输出的功能；而另一个元件是光接收元件，具有将光信号转换成电信号的功能，并且光传输部分408根据其衬底的情况也可能只具有两个元件中的一个。另外，全部的发光元件或光接收元件可以不被布置成集中在光传输部分408的形式，也可以将其布置为混在于其他的电路元件之间的形式。薄膜芯片402之间的，或薄膜芯片402和形成在衬底400上的各种电路之间的信号或电源电压的收发由光传输来完成。应该注意，全部的信号，电源电压的收发不一定都通过光传输，一部分可以直接用电信号来收发。这种情况下，它可能具有一个端子，该端子用于按原状发送和接收电信号。
缓存410是插入CPU 401和主存储器403之间的存储器，其规模较小，工作速度很高。能够高速工作的CPU要求能够高速工作的存储器。但是，在使用具有很大容量和相符于CPU的工作速度的访问时间(access time)并以高速工作的存储器的情况下，一般而言，成本会增加。通过访问缓存，CPU能够不依靠主存储器的速度而高速工作。
此后，将描述各个CPU 401的工作的实例。例如，首先在初始运行时期，程序被从主存储器403或其它外置存储器下载到用于各薄膜芯片402的缓存410(SRAM)。该工作也可通过CPU 401中的主CPU来进行。
其次，CPU 401中的各从属CPU依次执行储存于用于相同薄膜芯片402的缓存410的程序。用于相同薄膜芯片402的缓存410不仅存储程序，也用作工作区，CPU 401的计算结果等被暂时储存。
当各CPU 401需要和其它CPU 401的输出结果或主存储器403等缓存410以外的信号进行通信时，经由光传输部分408来执行信号通信。根据CPU 401之间的数量整体工作速度被增加。特别是在CPU 401间的信号通信量以及和衬底400外部的信号通信量小的情况下，并行效果增加。
作为程序的实例，例如，在比如试图在具有极大量最小值的相空间(phase apace)找出最低值的最优化问题(比如自动布线问题，推销员四处走动的路径问题)以及对变化的评估(电路模拟等)中，列举了应用诸如蒙特卡罗法(Monte Carlo法)、模拟退火法等方法的情形。
这些程序基本上是独立并且多次执行同一子程序的结构，通过使不同的CPU 401计算各自承担的子程序，完整的程序实质上可由各个薄膜芯片402内的CPU 401和缓存410执行，并且能够进行理想的并行计算。
应该注意，当CPU 401间的处理速度不同时将处理作为整体看待时有出现麻烦的情况，因此各从属CPU间的处理速度的均衡可通过主CPU来调节。
实施例2
本发明的集成电路可以应用于各种存储器。通过层叠存储器可以抑制安装面积，以实现存储器的大容量化。并且，各个薄膜芯片间的数据收发使用光传输，这样即使层叠存储器，也可以抑制安装时使用的引脚(pin)数量。
层叠的存储器可以使用以SRAM(静态随机存储器，Static RandomAccess Memory)、DRAM(动态随机存储器，Dynamic Random AccessMemory)为典型的RAM(易失性存储器，volatile memory)；掩模只读存储器(Mask ROM)，EPROM(可编程只读存储器，ErasableProgrammable Read Only Memory)；EEPROM(电擦写可编程只读存储器，Electrically Erasable Programmable ROM)；闪存(flashmemory)；以铁电存储器(ferroelectric memory)等为典型的ROM(不挥发性存储器)。另外，还可以使用组合上述存储器而形成的存储器。
然后，在层叠存储器的情形中，配合存储器的种类或规格，可以在和存储器相同的薄膜芯片内提供类似选择读取或写入的R/W(读/写)电路、预充电(precharge)电路、以及用于刷新的控制电路(更新电路)等。另外，可以配合每个薄膜芯片，适当地设定供应的电源电压的最合适的值。
本实施例将以DRAM为例说明层叠形成的存储器的结构。
图8A示出了第一层薄膜芯片的结构。图8A所示薄膜芯片中形成有DRAM的存储器单元阵列601、选择器电路602、竖列解码器(decoder)603、横排解码器604、R/W电路605、光传输部分606。
存储器单元阵列601具备多个存储器单元。通过选择器电路602以及横排解码器604，存储器单元被选择，且数据的读写被执行。其中选择器电路602的工作受来自竖列解码器603的信号控制。
连接端子和第一层薄膜芯片之间的信号收发可以直接用电信号，或通过光传输部分606来完成。图8B表示光传输部分606的扩大图。光传输部分606具备发光元件610和光接收元件611，从连接端子输入的各种信号或从第一层薄膜芯片输出的电信号在发光元件处被转换为光信号，并被传输到其他的第k层(k是2或2以上的自然数)的薄膜芯片。另一方面，从其他的第k层的薄膜芯片传送来的光信号在光接收元件611处被转换为电信号，并被传送到第一层的薄膜芯片或连接端子。
输入到光传输部分606的信号中，CE(片选通，Chip Enable)(1)至CE(n)相当于选择的第1至第n层的薄膜芯片中的一个或多个。其他的，通过连接端子输入的电信号、RE(允许读出，Read Enable)、WE(允许写入，Write Enable)、以及数据输入Din(Data Input)在发光元件610处被转换为光信号，并被传送到由信号CE选择的薄膜芯片中。反过来，从由信号CE选择的薄膜芯片传送来的光信号，在第一层的光接收元件611处被转换为电信号，并通过连接端子作为数据输出Dout(Data 0utput)被输出。
注意，在本实施例中，RE、WE是由R/W电路605为选择读取或写入的信号，Din包含以写入到存储器的数据作为信息的信号，Dout则包含以从存储器读出的数据作为信息的信号。
图9表示第k层的薄膜芯片的结构。本实施例中将描述在第k层的薄膜芯片中形成有和第一层相同的DRAM的例子。表示在图9中的第k层的薄膜芯片中形成有第k层的存储器单元阵列621、对应于该存储器单元阵列621的选择器电路622、竖列解码器623、横排解码器624、R/W电路625、光传输部分626。
虽然没有在图中表示出来，光传输部分626中可能同时具有两个元件：一个元件是发光元件；而另一个元件是光接收元件，根据情况也可能只具有两个元件中的一个。在光传输部分626中执行和其他层的薄膜芯片之间的信号收发。
应该注意，虽然本实施例说明了在第一层和第k层的薄膜芯片中都形成DRAM的例子，但是本发明并不局限于该结构。也可以在薄膜芯片内形成其他所有的半导体存储器，并可以层叠该薄膜芯片。另外，和存储器的驱动相关的其他电路不受本实施例所示的电路的限制。
另外，本实施例中，通过连接端子被输入的电信号虽然被输入到第一层的薄膜芯片，然而本发明并不局限于该结构，通过连接端子被输入的电信号也可以被输入到第二层或第二层以后的薄膜芯片中。
实施例3
本实施例将说明由多个薄膜芯片构成的单片微型计算机(简称为单片机，one-chip microcomputer)的结构。
图10表示本实施例的微处理器(microprocessor)的方框图。本实施例的微处理器由两层薄膜芯片构成。第一层薄膜芯片630中提供有SIO(串行输入输出，Serial Input/Output)631、MMU(存储管理器，Memory Management Unit)632、计数器(counter)633、DAC(模拟数据转换器，Digital to Analog converter)634、总线控制器(总线接口)635、光传输部分636以及输入输出接口637。第二层薄膜芯片640中提供有CPU 641、RAM 642、ROM 643、光传输部分644。
在光传输部分636、644中各自形成有发光元件和光接收元件，各种信号或电源电压通过光传输进行收发。
如本实施例所示，通过用层叠的薄膜芯片构成微处理器，微处理器的安装面积可以被飞跃性地减少。
实施例4
本实施例将就内插板(interposer)和薄膜芯片的电连接方式进行说明。
图11A是一个斜透视图，表示用布线接合法将层叠的薄膜芯片和内插板连接在一起的横截面结构。其中参考数字301表示内插板，302表示层叠的薄膜芯片。薄膜芯片302用粘合剂304被安装在内插板301上。
表示在图11A的内插板301是提供有焊料球305的球状矩阵排列型。焊料球305提供在内插板301的安装有薄膜芯片302面的反面。并且，提供在内插板301的布线306通过提供在内插板301上的接触孔，和焊料球305电连接在一起。
应该注意，虽然在本实施例中示出的例子是电连接薄膜芯片302和焊料球305的布线306提供在内插板301的安装有薄膜芯片302的那一面，但是，本发明使用的内插板并不限于此结构。例如，可以在内插板的内部提供实现了多层化的布线。
并且，图11A中，薄膜芯片302和布线306通过电线(wire)307电连接在一起。图11B是图11A所示封装的横截面图。半导体元件提供在薄膜芯片302中。焊垫308提供在薄膜芯片302的提供有内插板301侧的相反侧。在本实施例中，焊垫308和该层叠的薄膜芯片302的最上层电连接在一起。并且，焊垫308通过电线307和提供在内插板301上的布线306电连接在一起。
参考数字310相当于印刷线路板的一部分，311相当于提供在印刷线路板310上的布线或电极。布线306通过焊料球305和提供在印刷线路板310上的布线或电极311电连接在一起。应该注意，焊料球305和布线或电极311的连接，可以采用各种各样的方式，比如热压，或由超声波引起振动的热压等。另外，也可以利用封胶(underfill)法，即填充施压后的焊料球之间的空隙从而加强连接部分的机械强度，并且提高对封装中产生的热的散热效率。封胶法不一定必须使用，但使用封胶法可以防止由于内插板和芯片的热膨胀系数的不匹配(mismatch)产生的应力而导致的连接短路。当用超声波施压时，比仅用热压时更能抑制连接短路的产生。特别是，当连接的焊料球多于300左右时，用超声波施压的方法更是有效。
图11C是用倒装芯片法连接薄膜芯片322和内插板321的横截面图。图11C表示在薄膜芯片322最下面一层的薄膜芯片处提供焊料球327的情况。焊料球327提供在最下层薄膜芯片322的内插板321侧，并与最下层的薄膜芯片电连接在一起。
焊料球327和提供在内插板321上的布线326连接在一起。图11C中，提供也作为粘合剂发挥作用的封胶324来填充焊料球327之间的空隙。另外，内插板321的焊料球325提供在内插板321的安装有薄膜芯片322的反面。提供在内插板321的布线326通过提供在内插板321的接触孔和焊料球325电连接在一起。
在使用倒装芯片法的情形中，即使增加应该连接的焊垫的数量，跟布线接合法相比，可以确保的焊垫之间的间距比较大，所以适合用于端子数量多的薄膜芯片的连接。
另外，虽然图11A-11C表示的薄膜芯片被转移到球状矩阵排列型的内插板，然而本发明并不局限于这样的内插板。本发明也可以使用端子布置在周边的导线架型的内插板。图11D是一个斜透射图，表示使用导线架型内插板时的横截面结构。
在图11D中，薄膜芯片351根据布线接合法和内插板350上的连接端子352连接在一起。连接端子352被安排在内插板350的安装有薄膜芯片351的那一面。
应该注意，虽然在本实施例中表示出薄膜芯片被暴露出的状态，但是也可以用成形树脂来密封薄膜芯片。
另外，在本发明中，虽然示出了薄膜芯片在内插板上层叠的例子，然而本发明并不受该结构的限制，层叠的衬底可以是用于半导体集成电路的众所周知的衬底，比如玻璃衬底、石英衬底、硅衬底、塑料衬底等。这种情况下，可以在衬底上提供用于收发外界来的信号或供应电源电压的连接端子，或者通过光传输来实现信号收发以及电源电压的供应。
实施例5
本发明使用的薄膜芯片的转移工艺，可以用各种各样的制作设备来实现，通过在设备之间使用实现了衬底搬运自动化的串列(inline)型(各设备被流程线串连在一起的生产类型)生产设备，可以提高生产效率。
图12示出了串列型生产设备的结构，该设备是在实施方案模式的图1至图3表示的制作方法中，从在形成有半导体元件的第一衬底上粘贴第二衬底的工艺，一直到粘贴第三衬底的工艺的，在制造设备间实现了衬底搬运自动化的设备。
在图12中，参考数字701、714相当于搬运衬底的装置(衬底搬运装置)，分别按照图中箭头所示的方向，在各个设备之间来回移动。707是为在衬底搬运装置701和衬底搬运装置714之间传送衬底的，并将衬底暂时保存的衬底传送站。
应该注意，在本实施例中，尽管各个设备间的衬底搬运装置是由两个衬底搬运装置701、714来完成，然而本发明的衬底搬运方式并不局限于上述方式。增加衬底搬运方式的数量可以提高搬运衬底的效率。另外，不一定必须提供如衬底传送站707那样的，为传送衬底而暂时保存衬底的设备。例如，也可以使将衬底搬进设备的搬运装置和将衬底搬出设备的搬运装置分开为不同的装置，以实现衬底的传送。
参考数字702表示旋涂器(spinner)，是用旋涂法涂敷水溶性的粘合剂以覆盖第一衬底的半导体元件的设备。703表示曝光设备，通过将用旋涂器702涂敷的粘合剂曝光于紫外线以固化粘合剂。704表示划线器，是当实施后面工艺的剥离工艺时，为以金属氧化膜为界，剥离半导体元件的，切割衬底边缘部分的装置。
705是粘贴双面胶带的设备，该设备可以将由胶带供应盒706供应的双面胶带粘贴到第一衬底的涂敷有粘合剂的面上。708是衬底粘贴设备，将由衬底供应盒709供应的第二衬底，用先前工艺粘贴好的双面胶带，粘贴到第一衬底上。
710是粘贴双面胶带的设备，该设备可以将由胶带供应盒711供应的双面胶带粘贴到第一衬底的涂敷有粘合剂的面的反面上。712是衬底粘贴设备，将由衬底供应盒713供应的第三衬底，用通过先前工艺粘贴好的双面胶带，粘贴到第一衬底上。
应该注意，尽管在本实施中说明了关于仅将上述工艺串列的生产设备，然而本发明并局限于此，也可以将其他工艺中使用的设备串列化。
实施例6
本发明的薄膜集成电路可以应用到各种各样的电子器具上。另外，也可以在本发明的薄膜集成电路上粘合显示器件，然后用于电子器具。尤其是便携用电子器具，由于实现轻巧化，小体积化可以飞跃性地改善其使用方便性，所以应用本发明的薄膜集成电路极有效。
图13A表示薄板型移动电话，它包括主体2101，显示部分2103，声频输入部分2104，声频输出部分2105，开关2106，外部连接部分2107等。通过外部连接部分2107，可以将另外准备的耳机2108连接到移动电话上。显示部分2103使用附带感应器的接触式屏板的显示器件，通过接触显示在显示部分2103的接触式屏板操作键2109，可以进行一系列的操作。另外，本发明的薄膜集成电路可以应用到提供在主体2101内部的各种信号处理电路，另外，在薄膜集成电路上粘贴显示器件的情形中，可以将该显示器件用于显示部分2103。
图13B表示电子书，它包括主体2201，显示部分2202，操作键2203等。解调器可以埋藏在主体2201内部。另外，本发明的薄膜集成电路可以应用于各种信号处理电路。
图13C表示手表，它包括主体2301，显示部分2302，表带扣2303等。本发明的薄膜集成电路可以应用到提供在主体2301内部的各种信号处理电路。另外，在薄膜集成电路上粘贴显示器件的情形中，可以将该显示器件用于显示部分2302。
图13D表示薄板型个人电脑，它包括主体2401，显示部分2402，接触式屏板键盘2403，鼠标2404，外部连接部分2405，电源插头2406等。附带感应器的接触屏板式显示器件应用于接触屏板式键盘2403和鼠标2404。通过接触接触式屏板键盘2403和鼠标2404，可以进行一系列的操作。本发明的薄膜集成电路可以应用于各种信号处理电路。另外，在薄膜集成电路上粘贴显示器件的情形中，可以将该显示器件用于显示部分2402以及接触式屏板键盘2403。
图13E表示电子卡，它包括主体2601，显示部分2602，连接端子2603等。本发明的薄膜集成电路可以应用到提供在主体2601内部的各种信号处理电路。在薄膜集成电路上粘贴显示器件的情形中，可以将该显示器件用于显示部分2602。
如上所述，本发明的适用范围极其广泛，可以被应用到所有领域的电子器具。另外，本实施例的电子器具可以应用实施例1-5中所示的任何结构的集成电路。
实施例7
在本实施例中将说明使用以OLED作为显示元件的显示器件，且该显示器件通过粘贴实现全色的一个例子。
图14A示出了本实施例的显示器件具有的像素的横截面图。参考数字801相当于第一层的薄膜芯片具有的OLED，本实施例中其发光色为红色(R)。802相当于第二层的薄膜芯片具有的OLED，本实施例中其发光色为兰色(B)。803相当于第三层的薄膜芯片具有的OLED，本实施例中其发光色为绿色(G)。
各个像素中提供有OLED 801-803，提供在一个像素中的OLED801-803的发光区域被布置为互相重叠的形式以使其发光从观察者来看是重复的。注意，各个层的薄膜芯片具有的OLED的发光色不受本实施例所示形式的限制。
其次，最上层薄膜芯片具有的OLED 803的阴极用反射光的材料制成，OLED 801、802分别具有的两个电极都是可以透射光的结构，采用这样的元件结构以使所有的OLED 801-803的发光方向朝向下层的薄膜芯片一侧。
采用上述结构，可以使以OLED作为显示元件的显示器件实现全色化。
然后，图14B示出了本实施例的显示器件具有的像素的横截面图，该像素的形式不同于图14A所示的像素形式。
在图14B中，参考数字811相当于第一层的薄膜芯片具有的OLED，本实施例中其发光色为红色(R)。812相当于第二层的薄膜芯片具有的OLED，本实施例中其发光色为兰色(B)。813相当于第三层的薄膜芯片具有的OLED，本实施例中其发光色为绿色(G)。
各个像素中提供有OLED 811-813，提供在一个像素中的OLED811-813的发光区域被布置为互相不重叠或者即使重叠也仅限于一部分的形式。注意，各个层的薄膜芯片具有的OLED的发光层不受本实施例所示形式的限制。
其次，各个层的薄膜芯片具有的OLED 811-813的阴极用反射光的材料制成，以使所有的OLED 811-813的发光方向朝向下层的薄膜芯片一侧。
采用上述结构，可以使以OLED作为显示元件的显示器件实现全色化。
具有本实施例所示结构的显示器件由于各个薄膜芯片是单独独立制成的，所以很容易对每个薄膜芯片实施最优化。因此，可以配合场致发光材料的特性，对各色OLED的元件结构实施最优化，并根据最优化过的元件结构适当地更换制作方法。
象这样，本发明可以单独制作各个层的薄膜芯片，所以不用因考虑下层的半导体元件的耐热性而对上层的半导体元件进行制约，其结果是可以形成特性更优越的半导体元件。另外，由于各个层的薄膜芯片中间不夹玻璃衬底，可以紧密层叠，所以没有必要考虑因玻璃衬底引起的光漫射。另外，因为还可以缩短发光元件和光接收元件之间的距离，所以即使发光元件的光的方向性减弱，也可以在一定程度上予以弥补。
通过将本发明的薄膜集成电路应用到半导体器件上，可以确保更大的用于集成电路的空间，并可以在不妨碍半导体器件的轻巧化，小体积化的情况下，实现高功能化。特别是便携用半导体器件，实现轻巧化，小体积化，就可以飞跃性地改善其使用方便性，所以利用本发明的薄膜集成电路是非常有效的。
其次，通过使用光互连，薄膜芯片之间的互相接收发送数据成为可能，并且因布线电阻引起的偏斜或不要的电波辐射也得到减少。另外，在将电信号转换为光信号，并将光信号再转换为电信号的过程中，可以自由控制最终得到的电信号的振幅。

Claims (15)

1.一种半导体器件，包括：
层叠的半导体元件；
形成在所述层叠的半导体元件之间的树脂膜；以及
至少其中之一和所述层叠的半导体元件电连接的所述发光元件和所述光接收元件，
其中，所述层叠的半导体元件之间的信号收发通过发光元件和光接收元件而完成。
2.一种半导体器件，包括：
层叠的半导体元件；
形成在所述层叠的半导体元件之间的树脂膜；
在所述层叠的半导体元件之间部分形成的金属氧化物；以及
至少其中之一和所述层叠的半导体元件电连接的发光元件和光接收元件，
其中，所述层叠的半导体元件之间的信号收发通过所述发光元件和所述光接收元件而完成。
3.一种半导体器件，包括：
层叠的半导体元件；
形成在所述层叠的半导体元件之间的树脂膜；
和所述层叠的半导体元件中的一个半导体元件电连接的发光元件；以及
和所述层叠的半导体元件中的另一个半导体元件电连接的光接收元件，
其中，在所述发光元件中，第一电信号被转换为光信号，
并且其中，在所述光接收元件中，所述光信号被转换为第二电信号。
4.一种半导体器件，包括：
层叠的半导体元件；
形成在所述层叠的半导体元件之间的树脂膜；
在所述层叠的半导体元件之间部分形成的金属氧化物；
和所述层叠的半导体元件中的一个半导体元件电连接的发光元件；以及
和所述层叠的半导体元件中的另一个半导体元件电连接的光接收元件，
其中，在所述发光元件中，第一电信号被转换为光信号，
并且其中，在所述光接收元件中，所述光信号被转换为第二电信号。
5.一种半导体器件，包括：
通过将在不同衬底上形成的半导体元件转移而层叠的半导体元件；
形成在所述层叠的半导体元件之间的树脂膜；
和所述层叠的半导体元件中的一个半导体元件电连接的发光元件；以及
和所述层叠的半导体元件中的另一个半导体元件电连接的光接收元件，
其中，在所述发光元件中，第一电信号被转换为光信号，
并且其中，在所述光接收元件中，所述光信号被转换为第二电信号。
6.一种半导体器件，包括：
通过将在不同衬底上形成的半导体元件转移而层叠的半导体元件；
形成在所述层叠的半导体元件之间的树脂膜；
在所述层叠的半导体元件之间部分形成的金属氧化物；
和所述层叠的半导体元件中的一个半导体元件电连接的发光元件；以及
和所述层叠的半导体元件中的另一个半导体元件电连接的光接收元件，
其中，在所述发光元件中，第一电信号被转换为光信号，
并且其中，在所述光接收元件中，所述光信号被转换为第二电信号。
7.一种半导体器件，该半导体器件是将在多个衬底上分别形成的多个半导体元件剥离，并将剥离的半导体元件层叠在元件衬底上而形成的，该半导体器件包括：
形成在所述层叠的多个半导体元件之间的树脂膜；
和所述多个半导体元件中的一个半导体元件电连接的发光元件；以及
和所述多个半导体元件中的另一个半导体元件电连接的光接收元件，
其中，在所述发光元件中，第一电信号被转换为光信号，
并且其中，在所述光接收元件中，所述光信号被转换为第二电信号。
8.一种半导体器件，该半导体器件是将在多个衬底上分别形成的多个半导体元件剥离，并将剥离的半导体元件层叠在元件衬底上而形成的，该半导体器件包括：
形成在所述层叠的多个半导体元件之间的树脂膜；
在所述层叠的半导体元件之间部分形成的金属氧化物；
和所述多个半导体元件中的一个半导体元件电连接的发光元件；以及
和所述多个半导体元件中的另一个半导体元件电连接的光接收元件，
其中，在所述发光元件中，第一电信号被转换为光信号，
并且其中，在所述光接收元件中，所述光信号被转换为第二电信号。
9.一种半导体器件，包括：
被树脂互相粘接在一起的多个层叠的薄膜集成电路；
和所述层叠的薄膜集成电路中的一个薄膜集成电路电连接的发光元件；以及
和所述层叠的薄膜集成电路的另一个薄膜集成电路电连接的光接收元件，
其中，在所述发光元件中，第一电信号被转换为光信号，
并且其中，在所述光接收元件中，所述光信号被转换为第二电信号。
10.一种半导体器件，包括：
被树脂互相粘接在一起的多个层叠的薄膜集成电路；
在所述层叠的各个薄膜集成电路的任何一方的面上部分形成的金属氧化物；
和所述层叠的薄膜集成电路中的一个薄膜集成电路电连接的发光元件；以及
和所述层叠的薄膜集成电路的另一个薄膜集成电路电连接的光接收元件，
其中，在所述发光元件中，第一电信号被转换为光信号，
并且其中，在所述光接收元件中，所述光信号被转换为第二电信号。
11.一种移动电话，该移动电话具有根据权利要求1至10中任一的半导体器件。
12.一种电子书，该电子书具有根据权利要求1至10中任一的半导体器件。
13.一种手表，该手表具有根据权利要求1至10中任一的半导体器件。
14.一种个人计算机，该个人计算机具有根据权利要求1至10中任一的半导体器件。
15.一种电子卡，该电子卡具有根据权利要求1至10中任一的半导体器件。
CN2004100039807A 2003-02-12 2004-02-12 半导体器件 Expired - Fee Related CN1523668B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33833/2003 2003-02-12
JP2003033833A JP4574118B2 (ja) 2003-02-12 2003-02-12 半導体装置及びその作製方法
JP33833/03 2003-02-12

Publications (2)

Publication Number Publication Date
CN1523668A true CN1523668A (zh) 2004-08-25
CN1523668B CN1523668B (zh) 2011-06-15

Family

ID=33019700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100039807A Expired - Fee Related CN1523668B (zh) 2003-02-12 2004-02-12 半导体器件

Country Status (4)

Country Link
US (1) US7459726B2 (zh)
JP (1) JP4574118B2 (zh)
CN (1) CN1523668B (zh)
TW (1) TWI327377B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569325A (zh) * 2012-02-27 2012-07-11 上海中科高等研究院 多功能图像传感器及其制作方法
CN104615561A (zh) * 2014-12-30 2015-05-13 浙江大学 一种基于多输入多输出技术的片上板间光互连传输系统
CN110265292A (zh) * 2019-04-26 2019-09-20 芯盟科技有限公司 三维存储器以及制作方法
CN111883629A (zh) * 2019-07-24 2020-11-03 友达光电股份有限公司 柔性元件阵列基板以及柔性元件阵列基板的制作方法

Families Citing this family (229)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332560A (ja) * 2002-05-13 2003-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及びマイクロプロセッサ
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
JP4094386B2 (ja) * 2002-09-02 2008-06-04 株式会社半導体エネルギー研究所 電子回路装置
JP4574118B2 (ja) 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8283679B2 (en) * 2003-06-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having light-emitting element and light-receiving element for transmitting among circuits formed over the plurality of substrates
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
KR100615222B1 (ko) * 2004-06-17 2006-08-25 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
US7586097B2 (en) 2006-01-05 2009-09-08 Virgin Islands Microsystems, Inc. Switching micro-resonant structures using at least one director
US20060065962A1 (en) * 2004-09-29 2006-03-30 Intel Corporation Control circuitry in stacked silicon
US20060108915A1 (en) * 2004-11-23 2006-05-25 Eastman Kodak Company Tiled OLED display
US7442581B2 (en) * 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
TWI268122B (en) * 2005-01-25 2006-12-01 Au Optronics Corp Semiconductor structure having multilayer of polysilicon and display panel applied with the same
EP1696368B1 (en) * 2005-02-28 2011-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7864115B2 (en) 2005-04-27 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US7725759B2 (en) * 2005-06-29 2010-05-25 Sigmatel, Inc. System and method of managing clock speed in an electronic device
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US8791006B2 (en) 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US8409970B2 (en) * 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8158510B2 (en) 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
US8008851B2 (en) * 2006-01-19 2011-08-30 Lg Display Co., Ltd. Organic light emitting display
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
US8188431B2 (en) * 2006-05-05 2012-05-29 Jonathan Gorrell Integration of vacuum microelectronic device with integrated circuit
US8082289B2 (en) * 2006-06-13 2011-12-20 Advanced Cluster Systems, Inc. Cluster computing support for application programs
US7615731B2 (en) * 2006-09-14 2009-11-10 Carestream Health, Inc. High fill-factor sensor with reduced coupling
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
TWI334503B (en) * 2007-10-12 2010-12-11 Au Optronics Corp Touch-sensing flat panel display and method for manufacturing the same
KR100949219B1 (ko) * 2007-12-27 2010-03-24 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US8141786B2 (en) * 2008-01-18 2012-03-27 Texas Instruments Incorporated Thin smart card module having strap on carrier
JP2009218395A (ja) * 2008-03-11 2009-09-24 Panasonic Corp 集積回路パッケージ
JP5202046B2 (ja) * 2008-03-13 2013-06-05 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
US9069418B2 (en) * 2008-06-06 2015-06-30 Apple Inc. High resistivity metal fan out
US8609994B2 (en) * 2008-09-24 2013-12-17 Alliance For Sustainable Energy, Llc Thin film electronic devices with conductive and transparent gas and moisture permeation barriers
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
KR102236140B1 (ko) 2009-09-16 2021-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
JP5902406B2 (ja) 2010-06-25 2016-04-13 株式会社半導体エネルギー研究所 分離方法および半導体装置の作製方法
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
KR101874889B1 (ko) * 2010-10-11 2018-07-06 코닌클리케 필립스 엔.브이. 멀티 디바이스 ｏｌｅｄ
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US9490239B2 (en) * 2011-08-31 2016-11-08 Micron Technology, Inc. Solid state transducers with state detection, and associated systems and methods
US8809897B2 (en) 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
FR2985371A1 (fr) * 2011-12-29 2013-07-05 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
KR102412138B1 (ko) * 2012-01-25 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8686428B1 (en) * 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
JP5581411B2 (ja) * 2013-02-12 2014-08-27 株式会社半導体エネルギー研究所 半導体装置
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
KR20150086763A (ko) * 2014-01-20 2015-07-29 삼성디스플레이 주식회사 발광형 표시장치 및 그 제조방법
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US9425125B2 (en) * 2014-02-20 2016-08-23 Altera Corporation Silicon-glass hybrid interposer circuitry
TWI562275B (en) * 2014-11-27 2016-12-11 Advance Process Integrate Technology Ltd Process of forming waferless interposer
US10204535B2 (en) * 2015-04-06 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
JP6750680B2 (ja) * 2016-08-23 2020-09-02 株式会社ニコン 撮像素子および撮像システム
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
DE102018122166A1 (de) * 2018-09-11 2020-03-12 Osram Opto Semiconductors Gmbh Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung
KR102642305B1 (ko) 2018-09-12 2024-02-28 삼성전자주식회사 Oled 패널 및 이를 포함하는 표시 장치
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
WO2020264408A1 (en) 2019-06-27 2020-12-30 Avicenatech Corp. Chip-scale optical interconnect using microleds
KR102213343B1 (ko) 2019-07-01 2021-02-08 한국과학기술원 다색 픽셀 어레이를 갖는 마이크로 led 디스플레이 및 그의 구동 회로와 결합에 따른 제조 방법
WO2021051100A1 (en) 2019-09-13 2021-03-18 Avicenatech Corp. Optical interconnects using microleds
CN114930550A (zh) 2020-01-08 2022-08-19 艾维森纳科技有限公司 用于芯片到芯片通信的微型发光二极管的封装
US11483182B2 (en) 2020-01-08 2022-10-25 Avicenatech Corp. Optical transceiver design for short distance communication systems based on microLEDs
US11914200B2 (en) 2020-01-08 2024-02-27 Avicenatech Corp. Systems using fan-in and fan-out microLED-based interconnects
EP4122011A1 (en) 2020-03-18 2023-01-25 Avicenatech Corp. Led array for in-plane optical interconnects
US11916598B2 (en) 2020-04-13 2024-02-27 Avicenatech Corp. Parallel optical communication channels using microLEDs
EP4115223A4 (en) 2020-04-13 2023-08-30 Avicenatech Corp. VISUALLY IMPROVED MULTICHIP PACKAGING
EP4006994A1 (en) * 2020-11-26 2022-06-01 Stmicroelectronics (Grenoble 2) Sas Optoelectronic device

Family Cites Families (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1025320A (en) * 1963-05-22 1966-04-06 Matsushita Electric Ind Co Ltd Radiant energy responsive display device
FR2262407B1 (zh) * 1974-02-22 1977-09-16 Radiotechnique Compelec
JPS584470B2 (ja) * 1975-04-02 1983-01-26 株式会社日立製作所 ヒカリケツゴウハンドウタイソウチ オヨビ ソノセイホウ
JPS5837977A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置
JPS5890764A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 半導体装置
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS6182466A (ja) * 1984-09-29 1986-04-26 Toshiba Corp 光センサ
US4811210A (en) * 1985-11-27 1989-03-07 Texas Instruments Incorporated A plurality of optical crossbar switches and exchange switches for parallel processor computer
US4766471A (en) * 1986-01-23 1988-08-23 Energy Conversion Devices, Inc. Thin film electro-optical devices
JPS6351681A (ja) * 1986-08-20 1988-03-04 Agency Of Ind Science & Technol 半導体装置
DE3713067A1 (de) * 1986-09-30 1988-03-31 Siemens Ag Optoelektronisches koppelelement und verfahren zu dessen herstellung
DE3633251A1 (de) * 1986-09-30 1988-03-31 Siemens Ag Optoelektronisches koppelelement
US4843587A (en) * 1987-12-10 1989-06-27 General Dynamics Pomona Division Processing system for performing matrix multiplication
US4830444A (en) * 1987-12-31 1989-05-16 American Telephone And Telegraph Company, At&T Bell Laboratories Optical switch
JPH0215679A (ja) * 1988-07-04 1990-01-19 Ricoh Co Ltd 実装方法
US4988891A (en) * 1989-05-09 1991-01-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor neural network including photosensitive coupling elements
US5339090A (en) * 1989-06-23 1994-08-16 Northern Telecom Limited Spatial light modulators
US5095380A (en) * 1990-02-16 1992-03-10 Nec Corporation Photoelectronic interconnection network for high-speed information processing
GB2245732A (en) * 1990-06-29 1992-01-08 Philips Electronic Associated Optical data processing device
DE69115815T2 (de) * 1990-09-21 1996-05-23 Nippon Sheet Glass Co Ltd Optisches Nachrichtenübertragungsgerät
US6627953B1 (en) * 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
GB9108382D0 (en) * 1991-04-19 1991-06-05 Philips Electronic Associated Opto-electronic memory system
JPH05152608A (ja) * 1991-06-29 1993-06-18 Toshiba Corp 光素子および光バス、およびこれらを用いた光学式プロセツサ間結合網
JP3179523B2 (ja) 1991-08-01 2001-06-25 浜松ホトニクス株式会社 集積化光電論理演算システム及び並列型集積化光電論理演算システム
US5200631A (en) * 1991-08-06 1993-04-06 International Business Machines Corporation High speed optical interconnect
US5357122A (en) * 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
US5297232A (en) * 1991-10-30 1994-03-22 Westinghouse Electric Corp. Wireless neural network and a wireless neural processing element
US5266794A (en) * 1992-01-21 1993-11-30 Bandgap Technology Corporation Vertical-cavity surface emitting laser optical interconnect technology
KR950004420B1 (ko) 1992-03-30 1995-04-28 주식회사금성사 제어코드 학습 원격제어 수신기와 학습 및 제어방법
GB2267165A (en) * 1992-05-11 1993-11-24 Sharp Kk Optical information processor
US5353247A (en) * 1992-05-27 1994-10-04 Faris Sadeg M Optical mass storage system and memory cell incorporated therein
JPH05343183A (ja) 1992-06-10 1993-12-24 Hitachi Ltd 有機薄膜ｅｌ素子
US5502837A (en) * 1992-08-11 1996-03-26 Sun Microsystems, Inc. Method and apparatus for clocking variable pixel frequencies and pixel depths in a memory display interface
US5249245A (en) * 1992-08-31 1993-09-28 Motorola, Inc. Optoelectroinc mount including flexible substrate and method for making same
JP3019632B2 (ja) * 1992-10-16 2000-03-13 カシオ計算機株式会社 フォトセンサシステム及びその駆動方法
US5291324A (en) * 1992-11-24 1994-03-01 At&T Bell Laboratories Comparison apparatus with freespace optical interconnections between optoelectronic integrated circuits
US5491571A (en) * 1993-01-19 1996-02-13 Hughes Aircraft Company Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer
US6413805B1 (en) * 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
GB9313841D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd An electro-optic device
GB9315126D0 (en) * 1993-07-21 1993-09-01 Philips Electronics Uk Ltd Opto-electronic memory systems
EP0645827B1 (de) * 1993-09-23 1998-02-11 Siemens Aktiengesellschaft Optokoppler und Verfahren zu dessen Herstellung
US5523704A (en) * 1993-10-04 1996-06-04 Ford Motor Company Method and circuit for actively controlling the transition impedance of multiplex communications nodes
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5546209A (en) * 1994-03-11 1996-08-13 University Of Southern California One-to-many simultaneous and reconfigurable optical two-dimensional plane interconnections using multiple wavelength, vertical cavity, surface-emitting lasers and wavelength-dependent detector planes
US5478658A (en) * 1994-05-20 1995-12-26 At&T Corp. Article comprising a microcavity light source
JP3397565B2 (ja) 1996-03-05 2003-04-14 三洋電機株式会社 光伝達電子回路基板および光伝達電子回路基板装置
JPH1063807A (ja) 1996-08-23 1998-03-06 Hitachi Ltd カード型情報制御装置
JP3809712B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 薄膜デバイスの転写方法
US5832147A (en) * 1996-11-27 1998-11-03 Motorola, Inc. Holographic optical interconnect system and method for board-to-board and chip-to-chip communication interconnections
EP0980595B1 (en) 1997-05-09 2004-10-27 The Trustees of Princeton University Organic lasers
US6111902A (en) * 1997-05-09 2000-08-29 The Trustees Of Princeton University Organic semiconductor laser
US6160828A (en) * 1997-07-18 2000-12-12 The Trustees Of Princeton University Organic vertical-cavity surface-emitting laser
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US5848214A (en) * 1997-07-16 1998-12-08 The United States Of America As Represented By The Secretary Of The Air Force Optically-guiding multichip module
JPH11243209A (ja) 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP3692844B2 (ja) * 1998-07-24 2005-09-07 セイコーエプソン株式会社 電界発光素子、及び電子機器
JP2000058882A (ja) 1998-07-31 2000-02-25 Yoshifumi Ando 半導体メモリの光伝送
JP2000058259A (ja) 1998-08-07 2000-02-25 Mitsubishi Electric Corp 共振器型エレクトロルミネッセンス素子
US6429461B1 (en) * 1998-10-19 2002-08-06 Rohm Co., Ltd. Surface light emitting devices
JP3959662B2 (ja) * 1999-03-23 2007-08-15 セイコーエプソン株式会社 光信号伝送装置およびその製造方法
US20020101816A1 (en) * 1999-05-20 2002-08-01 Michael F. Braitberg Removable optical storage device and system
JP2001068742A (ja) * 1999-08-25 2001-03-16 Sanyo Electric Co Ltd 混成集積回路装置
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
DE19963165C1 (de) 1999-11-04 2001-03-08 Giesecke & Devrient Gmbh Kartenförmiger Datenträger mit Anzeigeeinrichtung
WO2001039554A1 (en) 1999-11-22 2001-05-31 Sony Corporation Display device
US6509574B2 (en) * 1999-12-02 2003-01-21 Texas Instruments Incorporated Optocouplers having integrated organic light-emitting diodes
JP4478268B2 (ja) 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
TW574161B (en) 2000-03-02 2004-02-01 Sekisui Chemical Co Ltd Interlayer film for laminated glass and laminated glass
US6665479B2 (en) * 2000-03-06 2003-12-16 Shayda Technologies, Inc. Polymeric devices including optical waveguide laser and optical amplifier
US6661940B2 (en) * 2000-07-21 2003-12-09 Finisar Corporation Apparatus and method for rebroadcasting signals in an optical backplane bus system
US6893743B2 (en) * 2000-10-04 2005-05-17 Mitsubishi Chemical Corporation Organic electroluminescent device
GB0024804D0 (en) * 2000-10-10 2000-11-22 Microemissive Displays Ltd An optoelectronic device
US20020159487A1 (en) * 2001-01-19 2002-10-31 Siros Technologies, Inc. Chirp-free directly modulated light source with integrated wavelocker
JP4061846B2 (ja) * 2001-01-23 2008-03-19 セイコーエプソン株式会社 積層体の製造方法及び半導体装置の製造方法
US20060082627A9 (en) * 2001-02-27 2006-04-20 Bright Christopher J Formulation and method for depositing a material on a substrate
US6527460B2 (en) * 2001-06-27 2003-03-04 International Business Machines Corporation Light emitter control system
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2003168567A (ja) 2001-11-30 2003-06-13 Semiconductor Energy Lab Co Ltd 発光装置
JP3881888B2 (ja) * 2001-12-27 2007-02-14 セイコーエプソン株式会社 光デバイスの製造方法
JP2003332560A (ja) * 2002-05-13 2003-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及びマイクロプロセッサ
US6657235B1 (en) * 2002-05-22 2003-12-02 Agilent Technologies, Inc. Optical excitation/detection device using discrete photoemitter devices
JP4373063B2 (ja) * 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
JP4094386B2 (ja) * 2002-09-02 2008-06-04 株式会社半導体エネルギー研究所 電子回路装置
JP4283656B2 (ja) * 2002-12-18 2009-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法、半導体装置及び電子機器
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4574118B2 (ja) 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8283679B2 (en) * 2003-06-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having light-emitting element and light-receiving element for transmitting among circuits formed over the plurality of substrates

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569325A (zh) * 2012-02-27 2012-07-11 上海中科高等研究院 多功能图像传感器及其制作方法
CN104615561A (zh) * 2014-12-30 2015-05-13 浙江大学 一种基于多输入多输出技术的片上板间光互连传输系统
CN104615561B (zh) * 2014-12-30 2017-10-31 浙江大学 一种基于多输入多输出技术的片上板间光互连传输系统
CN110265292A (zh) * 2019-04-26 2019-09-20 芯盟科技有限公司 三维存储器以及制作方法
CN111883629A (zh) * 2019-07-24 2020-11-03 友达光电股份有限公司 柔性元件阵列基板以及柔性元件阵列基板的制作方法
CN111883629B (zh) * 2019-07-24 2022-02-11 友达光电股份有限公司 柔性元件阵列基板以及柔性元件阵列基板的制作方法

Also Published As

Publication number Publication date
TWI327377B (en) 2010-07-11
US7459726B2 (en) 2008-12-02
JP4574118B2 (ja) 2010-11-04
TW200527693A (en) 2005-08-16
CN1523668B (zh) 2011-06-15
US20040195572A1 (en) 2004-10-07
JP2004247405A (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
CN1523668A (zh) 半导体器件
CN1288710C (zh) 半导体器件及其制造方法
CN1516253A (zh) 半导体器件以及其制作方法
CN1211832C (zh) 半导体器件及其制造方法
CN1517753A (zh) 液晶显示器件以及其制作方法
CN1311549C (zh) 布线和制造布线的方法以及布线板和制造布线板的方法
CN100341158C (zh) 半导体器件及微处理器
CN1311562C (zh) 发光器件
CN1251327C (zh) 半导体集成电路、信号传输装置、光电装置和电子仪器
CN1638030A (zh) 半导体器件的制造方法
CN1708853A (zh) 半导体装置以及半导体装置的制作方法
CN1305135C (zh) 半导体装置及其制造方法、光电装置和电子仪器
CN1472772A (zh) 剥离方法
CN1519929A (zh) 半导体芯片及其制作方法
CN1790741A (zh) 半导体器件及制造该器件的方法
CN1873998A (zh) 半导体器件及其制造方法
CN1875298A (zh) 制作光学膜的方法
CN1708852A (zh) 半导体装置及半导体装置的制作方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1505161A (zh) 半导体器件，显示器件，发光器件以及其制作方法
CN1508844A (zh) 半导体器件的制作方法，半导体器件以及电子产品
CN1417859A (zh) 半导体器件
CN1667840A (zh) 薄膜晶体管、半导体器件及其制造方法
CN1926561A (zh) Id芯片和ic卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

Termination date: 20180212