CN1528015A - 氮氧化合物浅沟槽隔离及其形成方法 - Google Patents

氮氧化合物浅沟槽隔离及其形成方法 Download PDF

Info

Publication number
CN1528015A
CN1528015A CNA028104366A CN02810436A CN1528015A CN 1528015 A CN1528015 A CN 1528015A CN A028104366 A CNA028104366 A CN A028104366A CN 02810436 A CN02810436 A CN 02810436A CN 1528015 A CN1528015 A CN 1528015A
Authority
CN
China
Prior art keywords
trench
oxynitrides
liner
oxynitride
nitrogenize
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028104366A
Other languages
English (en)
Other versions
CN1332434C (zh
Inventor
克劳斯・D・拜尔
克劳斯·D·拜尔
そ苊
芬·F·杰明
克・R・瓦雷坎普
帕特里克·R·瓦雷坎普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1528015A publication Critical patent/CN1528015A/zh
Application granted granted Critical
Publication of CN1332434C publication Critical patent/CN1332434C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本发明公开氮氧化合物浅沟槽隔离及其形成方法，其中所述氮氧化合物被用于在集成电路结构中形成浅沟槽隔离区域。该氮氧化合物可被用于沟槽衬垫(27)及沟槽填充材料(29)。该氮氧化合物衬垫(27)通过氮化初始形成的氧化物沟槽衬垫所形成。该氮氧化合物沟槽填充材料(29)通过直接沉积一高密度的SiH4和O2的等离子体(HDP)氧化物混合物并引入受控数量的NH3到该等离子体混合物中而形成。所得到的氮氧化合物结构可以更好地抵抗湿式蚀刻造成的沟槽填充侵蚀，例如，其还会使得作用到周围的硅的应力被最小化。为了进一步降低应力，氮浓度可通过改变该等离子体混合物中O2对NH3的比例来加以改变，所以氮浓度在该填充材料的顶部最大。

Description

氮氧化合物浅沟槽隔离及其形成方法
技术领域
本发明主要涉及半导体装置，更具体地，涉及半导体装置浅沟槽隔离(STI)结构以及形成这种结构的方法，该结构使用氮氧化合物作为沟槽填充材料以防止制造中STI的蚀刻侵蚀。
背景技术
因为场效应晶体管(FET)的多晶硅栅极的临界尺寸(CD)做得较小以便提高FET的性能，所以需要对栅极临界尺寸(CD)有较高的控制。在整个芯片中栅极CD的变化，其称为整个芯片线宽变化(ACLV)，是整个电路速度中的决定因素。
在甚大规模集成(ULSI)电路中图案化多晶硅栅极的典型方法是使用采用小波长光线(248nm或更小)的光刻。为了控制该光刻工艺，通常在旋涂光致抗蚀剂之前，将一抗反射涂层旋涂在该空白(blanket)多晶硅膜上。该抗反射涂层的厚度被最佳化，使得光线自衬底晶片所反射的量最小。如果该抗反射涂层厚度在整个芯片上变化，则所反射的光线量将会变化，这会造成无法控制该光刻工艺。这种对控制的缺失导致较大的ACLV和降低了的电路性能。
对于整个芯片的抗反射涂层厚度变化的关键影响因素之一是该浅沟槽隔离(STI)材料相对于所述装置所位于的硅有源区的高度。在栅级掩模及光刻工具被最佳化并且多晶硅蚀刻工艺被最佳化之后，STI高度变化将成为增加ACLV的其余影响因素之一。
在典型的半导体装置制造工艺中，STI区域由纯氧化材料所组成，例如高密度等离子体(HDP)氧化物，或等离子体四乙基原硅酸盐(TEOS)。因为STI沟槽的形成及STI填充工艺是在芯片制造工艺开始时执行的，所以该STI氧化物会经历许多后续的湿式蚀刻工艺步骤(如利用稀释的HF或缓冲的HF)以及干式蚀刻步骤(如反应离子蚀刻(RIE))。因此，作为形成最终装置的制造工艺的一常规部分，该STI氧化物将会被蚀刻掉。这造成该STI氧化物相较于该硅有源区的高度改变，随着硅晶片进行芯片制造工艺该STI氧化物和硅有源区都会表现出高度改变。
因为在STI形成与多晶硅沉积之间有许多蚀刻步骤，而每个蚀刻步骤具有其相关的变化性，所以通常无法控制该STI实际进行的蚀刻量。在一湿式化学浴中，举例而言，该HF浓度已知在该化学浴的过程中变化。另外，依赖于用来管理该HF的应用技术，在晶片内也可能存在蚀刻速率的变化。类似地，RIE工具，其通常一次处理一个晶片，并具有公知的整个晶片范围内的变化及晶片与晶片之间的变化。
一种降低该STI区域的侵蚀的方式是简单地尽可能多地减少在STI形成与沉积之间的湿式及干式蚀刻步骤。举例而言，消除用来调整该有源区表面的牺牲氧化及氧化物剥除步骤可提供一些简化。但是，由于其中一些步骤必须用来产生该最终电路并实现必须的成品率，所以该方法只能被利用到这种程度。另一种降低STI侵蚀的方式为在每个所需要的蚀刻步骤中降低暴露于化学蚀刻剂的量。同样地，此方式存在问题，因为该蚀刻剂步骤通常特意地延长时间以移除微粒，补偿不一致的氧化物厚度，或为后续的工艺产生氢终结(hydrogen-terminated)的表面。
已进行其它的努力来在该STI材料上形成覆盖，以便在后续用来形成该有源区的蚀刻步骤中避免STI侵蚀。举例而言，授予Witek等人的美国专利第6,146,970号中描述了使用氮化硅或富含氮的氮氧化硅层来覆盖例如TEOS的氧化物STI材料。但是，Witek等人的双层方法会明显增加STI形成的成本及工艺复杂性。举例而言，Witek等人使用两个独立的衬垫工艺、两个独立的沉积工艺以及两个独立的化学机械抛光(CMP)工艺。
在此方面，对于STI侵蚀的可接受的溶液必须是简单而价廉的。除了呈现简单性及低成本，可接受的溶液必须具有充分的坚固性，使得不必限制其它的工艺变量，而仅要控制STI高度。同时，优选地这种溶液必须符合于现有工艺以便避免影响产品的成品率及成本。
发明内容
因此，本发明的一个目的在于提供改进的半导体装置结构及其制造方法。
本发明另一个目的在于提供改进的用于半导体装置的STI，例如FET。
本发明再一个目的在于提供用于USLI半导体装置的改进的STI结构及这种结构的制造方法。
本发明又另一个目的在于提供一种改进的STI结构及制造该结构的简单工艺，该结构及工艺提供了改进的制造控制，因此可改善装置性能。
本发明另一目的在于提供改进的STI结构及其制造方法，以便控制STI侵蚀及该STI材料相对于半导体有源区的高度。
根据本发明，位于该半导体装置的有源区之间的STI由各种结构配置的氮氧化合物来形成。该氮氧化合物可同时用于沟槽衬垫及沟槽填充材料。将氮引入到该氧化物衬垫及等离子体氧化物填充材料可允许方便地利用现有工艺。该氮氧化合物STI以使周围的硅的应力最小化的方式形成，且又用来提供一STI结构，其可在该STI沉积之后所需要的制造步骤中用来抵抗蚀刻侵害及侵蚀。
因为使用用于STI的氮氧化合物使得沟槽填充侵蚀最小化，所以这种用法允许在整个晶片范围内及晶片与晶片之间密切地控制STI相对于的硅有源区的高度。初始时，沟槽氧化物衬垫可例如在氮气环境中退火来氮化，以形成氮氧化合物衬垫。然后，该氮氧化合物STI填充材料可通过将氮气添加到该STI SiO2等离子体沟槽填充工艺中而在形成沟槽插塞的过程中被直接沉积到该沟槽中。可在沟槽填充工艺中氮浓度可以动态地变化，以便在整个工艺中加以调整。改变该氮浓度，使得最高浓度存在于趋近该插塞的表面，这使得最小化插塞侵蚀及作用在有源区范围内的周围的硅上的应力。
本发明提供一种形成用于半导体装置的隔离结构的方法，包括以下步骤：在半导体衬底中形成沟槽区域；在所述沟槽区域中形成氧化物衬垫；氮化所述氧化物衬垫以在所述沟槽区域中形成氮氧化合物衬垫；以及利用通过沉积包括氧和氮的填充材料形成的氮氧化合物材料直接填充所述沟槽区域。
本发明提供一种半导体装置沟槽隔离结构，包括具有沟槽区域的衬垫，所述沟槽区域填充有氮氧化合物材料以形成氮氧化合物沟槽插塞，所述氮氧化合物材料的氮浓度在所述沟槽插塞的顶部部分处比在所述沟槽插塞的底部部分处大。
本发明前述的及其它的目的、特征及优点通过以下对本发明优选实施例的更具体的描述将会更加清楚，如附图所示，其中相似的附图标记表示本发明中相似的部件。
附图说明
图1-4所示为在现有技术中已知的STI制造步骤及所造成的沟槽填充侵蚀的问题的剖视图；以及
图5-8所示为根据本发明的制造步骤及所得到的克服沟槽填充侵蚀的结构的剖视图。
具体实施方式
图1示出了在现有技术中已知的传统半导体沟槽结构1。在图1中，提供了半导体衬底或半导体晶片3。垫氧化物或热氧化物层5形成在衬底3之上。较厚的氮化硅层7典型地沉积在薄氧化物层5之上来做为一硬(hard)掩模。然后，该氮化物层被光致抗蚀剂9覆盖。随后采用传统的光刻工艺蚀刻贯穿氮化硅层7和氧化层5的开口11以暴露出衬底3的上表面部分。在介电层5和7中的该开口随后通过一个或多个RIE硅蚀刻步骤延伸到该衬底中，以形成STI区域11，如图1所示。在形成STI区域11之后，光致抗蚀剂9被移除，并利用一热氧化工艺来形成薄氧化物衬垫层13在STI区域11的侧壁及底表面上。
图2所示为传统的STI填充及抛光工艺。接着二氧化硅STI填充材料15共形地沉积在该衬底之上，填充沟槽11。然后该衬底典型地使用例如化学机械抛光(CMP)的技术来抛光，以移除位于氮化物层7之上的过剩的STI填充材料。该衬底的表面现在为平坦的，因此该STI填充材料与氮化物层7的表面齐平，如虚线17所示。
图3所示为一传统STI凹陷工艺的结果。为了实施这一工艺，该STISiO2填充材料要以一湿式HF工艺或一干式RIE工艺来蚀刻，以便从与该氮化物齐平的线17的高度将该氧化物凹陷到低于该氮化物的高度19。这所要达到的目的是设定该STI材料的初始高度，使得在后续的制造工艺步骤之后，平均而言，该STI材料在该多晶硅沉积时将与衬底3齐平。在凹陷该STI高度之后，移除氮化物层7，典型地利用一热含磷湿式蚀刻。这会造成衬底3被氧化物层5覆盖，而该STI氧化物填充材料形成STI氧化物插塞15a，其高于氧化物层5的表面到达对应于线19的高度。然后STI材料15可利用炉内或快速热工艺在惰性气体或氧化环境中退火，从而导致密实的插塞15a。然而，该工艺可在沉积该STI材料或移除氮化物之后的任何蚀刻来完成。
图4所示为在沉积多晶硅层21时的该STI区域。许多工艺步骤发生在移除氮化物层7及沉积用于该FET栅极的多晶硅层21之间。因为这些工艺步骤中的一些涉及到干式和/或湿式蚀刻，所以该STI氧化物插塞材料的高度现在为线23所示出的高度。因为某些工艺步骤涉及热氧化和/或SiO2沉积，所以位于衬底3上方的氧化物层5现在为不同的氧化物层25。在理想的情况下，STI插塞高度23在沉积多晶硅层21时与氧化物层25的表面齐平。然而实际上这很难实现。
应该理解的是，在图中所示的元件不必依比例绘制，而仅被提供来便于理解所作的描述。举例而言，一些元件的尺寸可能相对于其它元件被夸大。
现在本发明的特征及优点的详细说明将参考图5-8来描述。该描述及剖面图将说明根据本发明与用于现有技术中的STI结构及制造这种结构的方法之间的类似性及不同点。在克服STI材料中沟槽填充侵蚀问题方面，从成本及可靠性的观点来看，尽可能地使用较多的现有工艺步骤是有利的。
请参考图5，其所示为一传统半导体沟槽结构的剖视图，其类似于图1所示，但省略了光致抗蚀剂层9。在图5-8中对于那些与图1-4中所示的结构特征相同的结构特征使用了相同的附图标记。应该理解的是，半导体衬底3可为任何一种衬底，例如硅、绝缘体上硅(silicon-on-insulator)、硅锗(silicon germanium)等。
因此，图5所示为覆盖有垫氧化物层5及氮化硅层7的衬底3，所有材料皆在其中形成沟槽11。根据本发明的形成所述氮氧化合物STI结构的工艺，其可从氮化该沟槽氧化物衬垫开始，该沟槽氧化物衬垫在图1-4中为氧化物衬垫13，现在在图5-8中为氮氧化合物衬垫27。这在任何STI填充材料沉积在该沟槽中之前完成。在该工艺中此时氮化该衬垫的优点在于，如果沟槽11的顶部角部在STI形成之后，但在多晶硅沉积之前被暴露出来，那么这可以提供对该角部增加的保护作用以防止化学蚀刻附着。这将导致化学蚀刻在半导体-STI界面处形成较小的″凹陷(divot)″。
因为该氧化物衬垫的典型厚度为30～500，所以一种形成氮氧化合物衬垫27的有效方法是在含氮的环境中退火该氧化物衬垫。因此，具有初始氧化物衬垫的沟槽11，如图5所示，可被暴露于N2O、NO、NH3或N2H4中任何一种，举例而言，典型的温度在500℃与1100℃之间，而压力在1mtorr与10atm之间。气体的选择控制了引入到该衬垫中的氮量，以及氮的位置。举例而言，N2O、NO及NH3将扩散通过该氧化物层，并将氮引入到硅-SiO2界面处，而NH3及N2H4也可以将氮引入到SiO2-大气界面处。在此方面，N2O仅引入＜1％的氮浓度([N])到该氧化物中，而NO，NH3及NH4可根据退火温度、压力及持续时间引入1％和20％之间的[N]。气体暴露的持续时间相对退火工具设计以及所需要的原始工艺时间来最佳化。
另一种将该氧化物衬垫转换成氮氧化合物衬垫27的方法是利用等离子体氮化(PN)工艺。通常这种工艺的特征在于间接或直接。在间接等离子体氮化中，该等离子体产生在一附着的但独立的反应室中，然后所激发的物质(species)使用一惰性载体气体被传递到容纳有该晶片的反应室中。在直接等离子体氮化中，等离子体在一惰性气体的背景中形成在与该晶片相同的处理室中。间接等离子体氮化的优点在于对于该晶片具有较少的破坏，因为高能的等离子体物质被限制在独立的反应室中。但是，直接等离子体氮化提供了在整个晶片上[N]的较佳控制，因为该等离子体可设计成在该晶片的整个表面上为均匀的。这两种工艺可引入1％至20％之间的[N]，且在这两种状况下，[N]倾向于位于氧化物-大气表面处，因为所激发的氮物质倾向于在完全扩散通过该氧化物层之前即反应。在这两种情况中，晶片温度在等离子体工艺中典型地保持在20℃到800℃之间的数值，反应室压力典型地保持在10mtorr及700torr之间，且氮的来源典型地为分子(N2)或氨(NH3)。
前述的每个氮化方案中一个共同方面是，该氧化物衬垫将在该沟槽的侧壁中获得与该沟槽的底部中相同的氮深度轮廓。在某些例子中，需要在沟槽11的侧壁的顶部区域处的氮氧化合物衬垫27中[N]最大化，使得由于蚀刻移除所形成的凹陷可进一步最小化，而同时避免该沟槽底部的额外应力，否则如果该沟槽底部遭受引入到顶部区域的逐步[N]增加，额外应力将会产生。完成此特征的最佳方式是在氮氧化合物衬垫27的顶部区域处引入额外的氮，其通过利用分子或原子氮以偏离垂直于该晶片表面方向一明显角度来进行直接离子注入。典型的注入角度可在偏离该垂直方向10度到45度之间变化。该倾角(angled)离子注入可在每次注入之间通过旋转该晶片90度来在四个独立的步骤中执行。这可造成更为均匀的氮气物质的覆盖，并将氮引入到不同方向的沟槽设计的所有侧边中。典型地，原子氮的剂量在1×1013atoms/cm2及5×1015atoms/cm2之间变化，并造成1％到20％的[N]。该离子注入的能量必须加以调整，使得大部分的注入轮廓位于该薄氧化物(现在为氮氧化合物)衬垫之内。对于30至500之间的氧化物层，典型的注入能量为500eV到50keV。
显然，离子注入的氮从该衬底表面延伸到该沟槽中以注入衬垫27侧壁的程度是由离子注入角度、原子氮的剂量以及注入能量来决定的。在此方面，其优选的是，该注入，由此导致增加的[N]，延伸至衬底3表面下方的侧壁可达500。如本领域技术人员所了解的，离子注入的角度、原子氮的剂量以及注入能量可很容易地加以选择，以直接在衬底表面下方的衬垫27侧壁中注入氮可达500，除了提供所需的增加的[N]。
必须指出的是，无论怎样将氮引入到图5中的氧化物衬垫，在此阶段引入氮的进一步的优点在于该装置的有源区被氮化物层7保护。因此，存在很少的影响FET的成品率或装置特性的危险性，所述FET例如形成在这些表面上，甚至同时改善STI工艺。
在将该氧化物衬垫转换成氮氧化合物27之后，上述关于图2-4中的整个工艺可通过适当调整来使用。虽然，纯氧化物STI填充插塞可在此时形成在氮氧化合物衬垫27的内侧，如上所述，这将无法完全解决该STI侵蚀问题，因为纯氧化物插塞将很容易被后续的湿式或干式蚀刻工艺侵蚀，而留下剩余的氮氧化合物衬垫27。
因此，本发明的特征是通过形成由氮氧化合物填充材料构成的STI结构来克服该侵蚀问题，另外，直接沉积该氮氧化合物STI填充材料到该沟槽中。图6所示为在传统的STI沟槽填充材料沉积时，通过适当的添加，可很容易地沉积一氮氧化合物STI材料，而非通常的氧化物STI材料。这最有效地是通过改变该氧化物STI材料沉积工艺来实现。此时所沉积的典型的STI材料为通过SiH4和O2的等离子体混合物所产生的高密度等离子体(HDP)氧化物。举例而言，通过引入受控数量的NH3到该等离子体混合物，具有均匀[N]的HDP氮氧化合物沟槽填充层29可很容易地沉积，如图6所示。
应该注意的是，在该等离子体混合物中的O2对NH3的比例可在该沉积工艺中动态地改变，以便产生具有变化的或渐变的[N]的STI填充材料29。不论该比例在工艺中保持固定或动态地改变，典型的NH3对O2的气体流动比例的范围在0.1及10之间。此流动比例范围导致具有[N]在3％及25％之间的氮氧化合物。变化或渐变该STI氮氧化合物填充材料的[N]的一个优点是最佳化该STI填充材料中的[N]的效益(benefit)，同时最小化由于该填充材料与衬底3d的相互作用所产生的应力。在此方面，已知化学计量成分的氮化硅并非良好的STI填充材料，因为其在有源区范围上产生大量的应力。因此，这里为了尽可能地降低任何这种效应，可以利用较低的NH3对O2比例来开始该HDP沉积工艺，然后随着沉积的进行增加该比例。请注意，因为沟槽深度通常相当大(1000到6000)，这里所述的其它氮化工艺将不能很容易地将高[N]引入到该STI填充材料中，并达到与该氮氧化合物HDP沉积工艺相同程度的控制。
在图6中沉积氮氧化合物STI填充材料29之后，该填充材料进行例如CMP工艺以便产生一平坦表面，如图6所示，由此将STI高度与氮化物层7的表面齐平，如图7所示。这形成氮氧化合物插塞29a。因为化学计量成分的氮化硅仍然可以比具有25％[N]的氮氧化合物给CMP垫提供更多的摩擦，所以在现有技术中所使用的典型CMP摩擦终点技术甚至可以与氮氧化合物填充材料良好地工作。
该氮氧化合物STI形成中的下一个步骤是从最终CMP高度31凹陷该STI高度到所需要的高度33，如图7所示。含有HF-EG(乙烯乙二醇)的湿式蚀刻可用于此目的。在这方面，乙烯乙二醇已知可以在相似的速率下来蚀刻氧化物及氮化物，而该氧化物相对氮化物的蚀刻速率可通过浴(bath)温度来调整。因此，虽然此凹陷工艺的形式侵蚀氮化物层7和该氮氧化合物，由于该氮化物层做为CMP中止的目的已经完成，所以其厚度不再重要。
无论如何，氮氧化合物STI高度33将位于该衬底的平面高度之上，因为最终的目的是要在沉积多晶硅时使得该STI材料与该衬底齐平。因此，在该乙烯乙二醇工艺之后将总是遗留一些氮化物层7材料。
必须注意的是，图7中的高度31和33之间所需要的凹陷量将依赖于该STI材料的[N]。如果[N]低，则该STI一定程度上将仍被后续的湿式及干式蚀刻工艺侵蚀，因此所需要的凹陷量将相当地小。然而在更为典型和优选的一些步骤中，该STI氮氧化合物材料的[N]，特别是在该插塞的顶部，将是高的(接近于25％[N])，使得后续的湿式及干式蚀刻将不会明显地影响到该氮氧化合物STI的高度。在后面的这些步骤中，很清楚的是高度33将接近于齐平衬底3的表面。因此，在[N]高的情况下，在晶片内、晶片与晶片之间、以及批量与批量之间只需控制一个蚀刻工艺(乙烯乙二醇凹陷工艺)，而非数个湿式和干式蚀刻工艺。
为了在氮氧化合物STI插塞29a的顶部表面处保证高的[N]浓度，在完成该凹陷工艺之后可使用一额外的等离子体氮化工艺。该氮化工艺基本上将具有类似于图5描述的上述那些工艺参数。
因此，通过使用上述间接等离子体氮化或直接等离子体氮化工艺的参数，所激发的氮物质将被引入到氮氧化合物STI插塞29a的最顶部表面(在该顶部的50范围内)，如图7所示。此外，该等离子体氮化工艺可通过一浅(shallow)氮离子注入加以补充，以便放置一些额外的氮物质量在此前通过间接或直接等离子体氮化引入到氮氧化合物STI插塞29a的表面处的氮层之下。如果STI插塞29a在该衬底表面之上被暴露一些增加的量，此额外的氮物质量进一步防止氮氧化合物STI插塞29a被来自侧边的化学附着侵蚀。举例而言，利用蚀刻掉氮化物层7，插塞29a的侧壁部分39将被暴露并被侵蚀。
可清楚地看到，该浅离子注入的深度必然至少与该衬底表面之上的所暴露的插塞的增加量共同扩张，以便确保最为完整的保护。以上的氮化工艺优选地是必须在有源区上残留有氮化物层7的一些残留氮化物之情况下进行。这种残留氮化物将用来防止有源区被损坏或材料发生改变，其可影响最终装置的临界电压Vt。
还可清楚地看到，在沉积于该沟槽中的该氮氧化合物的总的[N]量在某种程度上依赖于有源区中所使用的电路类型及装置设计。在此方面，一些电路及装置设计对该STI附近的半导体材料的应力影响非常敏感。因此，这种设计必须使用[N]为10％或更低的氮氧化合物。然而，即使在这种[N]水平上，氮氧化合物呈现出比SiO2更低的侵蚀速率。此外，[N]可以变化或渐变，如上所述，使得该氮氧化合物插塞的顶部呈现出最高的[N]，其可最小化在周围的硅上的应力大小，同时最大化该插塞顶部的抵抗侵蚀的能力。
由于设计考量，只要有必要来使用具有低于10％[N]的氮氧化合物STI插塞，可以在氮氧化合物STI插塞29a的顶部表面处形成较高[N]的覆盖。这可使用一轻(light)等离子体氮化工艺来完成。因为该工艺仅在其目标物的顶部表面处引入氮，氧化物层5是足够厚的而仍可防止有源区接触到氮。但是，因为STI氮氧化合物插塞29a延伸于该衬底表面之上，所以在该衬底表面上方的该插塞侧壁部分39随后暴露于例如化学湿式蚀刻附着。
为了保护插塞侧壁部份39免受侵蚀，可利用额外的步骤来离子注入氮到该STI插塞的侧壁中。这可以通过在氧化物层5之上施加阻挡层35来进行，如图8所示。然后，如上述图5所示，氮可以通过利用分子或原子氮的直接离子注入沿与该衬底表面的垂直方向呈一显著角度被引入到STI插塞29a的侧壁中。这种注入的典型角度可在偏离该垂直方向的10°和45°之间变化。此外，该角度化的氮典型地通过在每次注入间旋转该晶片90°而在四个独立的步骤中执行。典型的原子氮可以在1×1013atoms/cm2和5×1015atoms/cm2之间变化，并造成1％到20％的[N]。典型的注入能量将在500eV与50keV之间。
在注入增加的氮到STI插塞29a的侧壁39中之后，阻挡层35被移除。引入[N]到该侧壁中的程度并非关键，只要其足以抵抗由于湿式化学蚀刻附着而造成的侵蚀。进入侧壁的厚度为50到100的[N]范围将足以达到此目的。
从前述的描述将可了解到，在不脱离本发明优选实施例的真实精神下可在本发明优选实施例中进行各种改动和变化。以上描述仅做为说明的目的，而不应视为有限制的意义。本发明的范围应该仅以所附权利要求书中的文字所限定的为准。

Claims (18)

1.一种形成用于半导体装置的隔离结构的方法，包括以下步骤：
在半导体衬底(3)中形成沟槽区域(11)；
在所述沟槽区域(11)中形成氧化物衬垫；
氮化所述氧化物衬垫以在所述沟槽区域(11)中形成氮氧化合物衬垫(27)；以及
利用通过沉积包括氧和氮的填充材料形成的氮氧化合物材料(29)直接填充所述沟槽区域(11)。
2.如权利要求1所述的方法，其中所述利用氮氧化合物材料(29)填充所述沟槽区域(11)的步骤包括使用包括氮的高密度等离子体氧化物混合物填充所述沟槽区域。
3.如权利要求2所述的方法，其中在所述等离子体氧化物混合物中的所述氮的量在填充所述沟槽(11)过程中增加，使得在所述氮氧化合物材料中氮的浓度在所述沟槽区域(11)的顶部较高。
4.如权利要求3所述的方法，其中所述包括氮的等离子体氧化物混合物由添加有受控数量的NH3的SiH4和O2的混合物形成。
5.如权利要求4所述的方法，其中在所述等离子体中NH3与O2的比例在0.1到10的范围内。
6.如权利要求5所述的方法，其中所述氮化所述氧化物衬垫以形成氮氧化合物衬垫(27)的步骤包括通过在含氮的环境中退火来氮化。
7.如权利要求5所述的方法，其中所述氮化所述氧化物衬垫以形成氮氧化合物衬垫(27)的步骤包括通过等离子体氮化来氮化。
8.如权利要求5所述的方法，其中所述氮化所述氧化物衬垫以形成氮氧化合物衬垫(27)的步骤包括氮化所述氧化物衬垫，并在所述沟槽的侧壁的顶部部分处具有更大的氮浓度。
9.如权利要求8所述的方法，其中所述氮化所述氧化物衬垫并在所述沟槽的所述侧壁的顶部部分处具有更大的氮浓度的步骤包括通过离子注入来氮化。
10.如权利要求9所述的方法，还包括蚀刻所述氮氧化合物材料(29)以形成氮氧化合物沟槽插塞(29a)的步骤，所述氮氧化合物沟槽插塞的顶部表面在所述衬底(3)的上方延伸，并氮化所述氮氧化合物沟槽插塞(29a)的顶部表面。
11.如权利要求10所述的方法，其中至少在所述衬底(3)的上方延伸的所述氮氧化合物沟槽插塞(29a)的侧壁部分被氮化。
12.如权利要求11所述的方法，其中所述侧壁部分通过离子注入来氮化。
13.一种半导体装置沟槽隔离结构，包括具有沟槽区域的衬垫(3)，所述沟槽区域填充有氮氧化合物材料以形成氮氧化合物沟槽插塞(29a)，所述氮氧化合物材料的氮浓度在所述沟槽插塞(29a)的顶部部分处比在所述沟槽插塞(29a)的底部部分处大。
14.如权利要求13所述的沟槽隔离结构，其中所述氮氧化合物材料的氮浓度被渐变，使得所述氮浓度从所述沟槽插塞(29a)的底部部分到所述沟槽插塞(29a)的顶部部分增加。
15.如权利要求13所述的沟槽隔离结构，其中所述沟槽区域包括氮氧化合物衬垫(27)，在所述沟槽区域的顶部部分以所述氮氧化合物衬垫(27)的侧壁覆盖所述沟槽区域的壁部，在所述沟槽区域的顶部部分具有比在所述沟槽区域的底部部分的所述氮氧化合物衬垫中的氮浓度更大的氮浓度。
16.如权利要求15所述的沟槽隔离结构，其中在所述氮氧化合物沟槽插塞(29a)的侧壁的顶部的50内氮浓度高于在所述氮氧化合物沟槽插塞(29a)的侧壁的顶部的50以下的氮浓度。
17.如权利要求16所述的沟槽隔离结构，其中所述氮氧化合物沟槽插塞(29a)在所述衬垫(3)表面上方延伸，并且其中至少在所述衬垫(3)表面上方延伸的所述沟槽插塞(29a)部分具有比在所述衬垫(3)表面下方延伸的所述沟槽插塞(29a)部分更大的氮浓度。
18.如权利要求16所述的沟槽隔离结构，其中所述氮氧化合物沟槽插塞(29a)在所述衬垫(3)表面上方延伸，并且其中在所述衬垫(3)表面上方延伸的所述沟槽插塞(29a)的侧壁部分具有比所述沟槽插塞(29a)的内部部分更大的氮浓度。
CNB028104366A 2001-05-23 2002-05-17 氮氧化合物浅沟槽隔离及其形成方法 Expired - Fee Related CN1332434C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/863,980 2001-05-23
US09/863,980 US6498383B2 (en) 2001-05-23 2001-05-23 Oxynitride shallow trench isolation and method of formation

Publications (2)

Publication Number Publication Date
CN1528015A true CN1528015A (zh) 2004-09-08
CN1332434C CN1332434C (zh) 2007-08-15

Family

ID=25342250

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028104366A Expired - Fee Related CN1332434C (zh) 2001-05-23 2002-05-17 氮氧化合物浅沟槽隔离及其形成方法

Country Status (6)

Country Link
US (3) US6498383B2 (zh)
JP (1) JP2004530304A (zh)
KR (1) KR100564989B1 (zh)
CN (1) CN1332434C (zh)
TW (1) TWI222698B (zh)
WO (1) WO2002095818A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956450A (zh) * 2011-08-16 2013-03-06 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
CN110323134A (zh) * 2019-07-11 2019-10-11 上海遂泰科技有限公司 一种功率器件的生产工艺方法
US11469229B2 (en) 2021-01-15 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9915589D0 (en) * 1999-07-02 1999-09-01 Smithkline Beecham Plc Novel compounds
KR100421911B1 (ko) * 2001-09-20 2004-03-11 주식회사 하이닉스반도체 반도체 소자의 격리 영역 형성 방법
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
US6696365B2 (en) * 2002-01-07 2004-02-24 Applied Materials, Inc. Process for in-situ etching a hardmask stack
TWI252565B (en) * 2002-06-24 2006-04-01 Hitachi Ltd Semiconductor device and manufacturing method thereof
US6784075B2 (en) * 2002-09-10 2004-08-31 Silicon Integrated Systems Corp. Method of forming shallow trench isolation with silicon oxynitride barrier film
JP2004111429A (ja) * 2002-09-13 2004-04-08 Renesas Technology Corp 半導体装置
DE10255936B4 (de) * 2002-11-29 2005-12-29 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
JP4217474B2 (ja) * 2002-12-20 2009-02-04 キヤノン株式会社 磁性体シール部材、これを用いた現像装置、プロセスカートリッジ及び電子写真画像形成装置
US6673696B1 (en) * 2003-01-14 2004-01-06 Advanced Micro Devices, Inc. Post trench fill oxidation process for strained silicon processes
US7238588B2 (en) * 2003-01-14 2007-07-03 Advanced Micro Devices, Inc. Silicon buffered shallow trench isolation
US6962857B1 (en) 2003-02-05 2005-11-08 Advanced Micro Devices, Inc. Shallow trench isolation process using oxide deposition and anneal
US7422961B2 (en) * 2003-03-14 2008-09-09 Advanced Micro Devices, Inc. Method of forming isolation regions for integrated circuits
US7648886B2 (en) * 2003-01-14 2010-01-19 Globalfoundries Inc. Shallow trench isolation process
WO2004070816A1 (ja) * 2003-02-06 2004-08-19 Tokyo Electron Limited プラズマ処理方法，半導体基板及びプラズマ処理装置
JP3871271B2 (ja) * 2003-05-30 2007-01-24 沖電気工業株式会社 半導体素子の製造方法
US6887798B2 (en) * 2003-05-30 2005-05-03 International Business Machines Corporation STI stress modification by nitrogen plasma treatment for improving performance in small width devices
KR100554836B1 (ko) * 2003-06-30 2006-03-03 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
US6921709B1 (en) 2003-07-15 2005-07-26 Advanced Micro Devices, Inc. Front side seal to prevent germanium outgassing
KR100672753B1 (ko) * 2003-07-24 2007-01-22 주식회사 하이닉스반도체 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법
US6989318B2 (en) * 2003-10-22 2006-01-24 International Business Machines Corporation Method for reducing shallow trench isolation consumption in semiconductor devices
US7247534B2 (en) 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
KR100511924B1 (ko) * 2003-12-19 2005-09-05 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100571405B1 (ko) * 2003-12-24 2006-04-14 동부아남반도체 주식회사 반도체 소자의 소자 분리막 형성 방법
US7462549B2 (en) * 2004-01-12 2008-12-09 Advanced Micro Devices, Inc. Shallow trench isolation process and structure with minimized strained silicon consumption
JP2005277196A (ja) * 2004-03-25 2005-10-06 Elpida Memory Inc 半導体装置の製造方法
US7297995B2 (en) * 2004-08-24 2007-11-20 Micron Technology, Inc. Transparent metal shielded isolation for image sensors
US20060054964A1 (en) * 2004-09-15 2006-03-16 Mark Isler Semiconductor device and method for fabricating a region thereon
US7087531B1 (en) * 2005-01-17 2006-08-08 International Business Machines Corporation Shallow trench isolation formation
US7491964B2 (en) * 2005-01-17 2009-02-17 International Business Machines Corporation Nitridation of STI fill oxide to prevent the loss of STI fill oxide during manufacturing process
US7361572B2 (en) * 2005-02-17 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. STI liner modification method
JP2007134492A (ja) 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100716664B1 (ko) * 2005-12-23 2007-05-09 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US7696578B2 (en) * 2006-02-08 2010-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Selective CESL structure for CMOS application
KR100845102B1 (ko) * 2006-12-20 2008-07-09 동부일렉트로닉스 주식회사 반도체 소자의 소자분리막 형성방법
US7727856B2 (en) * 2006-12-24 2010-06-01 Chartered Semiconductor Manufacturing, Ltd. Selective STI stress relaxation through ion implantation
JP4999505B2 (ja) * 2007-03-17 2012-08-15 株式会社リコー 画像形成装置、着弾位置ずれ補正方法
JP2009111091A (ja) * 2007-10-29 2009-05-21 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US7846812B2 (en) * 2007-12-18 2010-12-07 Micron Technology, Inc. Methods of forming trench isolation and methods of forming floating gate transistors
US9190494B2 (en) * 2008-02-19 2015-11-17 Micron Technology, Inc. Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin
US20090230438A1 (en) * 2008-03-13 2009-09-17 International Business Machines Corporation Selective nitridation of trench isolation sidewall
US8003482B2 (en) 2009-11-19 2011-08-23 Micron Technology, Inc. Methods of processing semiconductor substrates in forming scribe line alignment marks
US8030157B1 (en) 2010-05-18 2011-10-04 International Business Machines Corporation Liner protection in deep trench etching
US8569143B2 (en) * 2011-06-23 2013-10-29 GlobalFoundries, Inc. Methods of fabricating a semiconductor IC having a hardened shallow trench isolation (STI)
US8916950B2 (en) * 2011-10-18 2014-12-23 International Business Machines Corporation Shallow trench isolation structure having a nitride plug
US8889523B2 (en) 2012-01-02 2014-11-18 United Microelectronics Corp. Semiconductor process
US20130189821A1 (en) * 2012-01-23 2013-07-25 Globalfoundries Inc. Methods for fabricating semiconductor devices with reduced damage to shallow trench isolation (sti) regions
US8697536B1 (en) 2012-11-27 2014-04-15 International Business Machines Corporation Locally isolated protected bulk finfet semiconductor device
KR102320820B1 (ko) 2015-02-24 2021-11-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9871100B2 (en) 2015-07-29 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Trench structure of semiconductor device having uneven nitrogen distribution liner
US10163649B2 (en) 2015-12-17 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US9698043B1 (en) 2016-05-20 2017-07-04 International Business Machines Corporation Shallow trench isolation for semiconductor devices
US10483102B2 (en) * 2017-04-07 2019-11-19 Applied Materials, Inc. Surface modification to improve amorphous silicon gapfill
US10665514B2 (en) 2018-06-19 2020-05-26 International Business Machines Corporation Controlling active fin height of FinFET device using etch protection layer to prevent recess of isolation layer during gate oxide removal

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7506594A (nl) 1975-06-04 1976-12-07 Philips Nv Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze.
US5316965A (en) * 1993-07-29 1994-05-31 Digital Equipment Corporation Method of decreasing the field oxide etch rate in isolation technology
US5596218A (en) 1993-10-18 1997-01-21 Digital Equipment Corporation Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation
JPH07176606A (ja) * 1993-12-21 1995-07-14 Toshiba Corp 半導体装置およびその製造方法
US6127242A (en) 1994-02-10 2000-10-03 Micron Technology, Inc. Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment
JPH07307382A (ja) * 1994-05-13 1995-11-21 Sony Corp トレンチ素子分離構造およびその形成方法
US5780364A (en) 1994-12-12 1998-07-14 Micron Technology, Inc. Method to cure mobile ion contamination in semiconductor processing
JPH1079506A (ja) 1996-02-07 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6096662A (en) * 1997-03-26 2000-08-01 Advanced Micro Devices, Inc. NH3 /N2 plasma treatment to enhance the adhesion of silicon nitride to thermal oxide
SE520115C2 (sv) * 1997-03-26 2003-05-27 Ericsson Telefon Ab L M Diken med plan ovansida
US5866465A (en) 1997-04-03 1999-02-02 Micron Technology, Inc. Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass
US5837612A (en) * 1997-08-01 1998-11-17 Motorola, Inc. Silicon chemical mechanical polish etch (CMP) stop for reduced trench fill erosion and method for formation
US6150072A (en) 1997-08-22 2000-11-21 Siemens Microelectronics, Inc. Method of manufacturing a shallow trench isolation structure for a semiconductor device
US5968842A (en) 1997-09-12 1999-10-19 United Semiconductor Corp. Techniques for reduced dishing in chemical mechanical polishing
US6960818B1 (en) * 1997-12-30 2005-11-01 Siemens Aktiengesellschaft Recessed shallow trench isolation structure nitride liner and method for making same
US6100160A (en) * 1998-02-17 2000-08-08 Texas Instruments Incorporated Oxide etch barrier formed by nitridation
TW366559B (en) 1998-04-27 1999-08-11 United Microelectronics Corp Manufacturing method of shallow trench isolation structure
KR100305326B1 (ko) * 1998-04-27 2001-11-22 김순이 측면압착고정구조를갖는표시장치용보안경
US6146970A (en) 1998-05-26 2000-11-14 Motorola Inc. Capped shallow trench isolation and method of formation
US6060132A (en) * 1998-06-15 2000-05-09 Siemens Aktiengesellschaft High density plasma CVD process for making dielectric anti-reflective coatings
US6037018A (en) 1998-07-01 2000-03-14 Taiwan Semiconductor Maufacturing Company Shallow trench isolation filled by high density plasma chemical vapor deposition
US6486525B1 (en) * 1998-07-14 2002-11-26 Texas Instruments Incorporated Deep trench isolation for reducing soft errors in integrated circuits
US6355540B2 (en) * 1998-07-27 2002-03-12 Acer Semicondutor Manufacturing Inc. Stress-free shallow trench isolation
US6218720B1 (en) * 1998-10-21 2001-04-17 Advanced Micro Devices, Inc. Semiconductor topography employing a nitrogenated shallow trench isolation structure
US6287939B1 (en) * 1998-12-21 2001-09-11 Taiwan Semiconductor Manufacturing Company Method for fabricating a shallow trench isolation which is not susceptible to buried contact trench formation
US6255233B1 (en) * 1998-12-30 2001-07-03 Intel Corporation In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
US6323106B1 (en) * 1999-09-02 2001-11-27 Lsi Logic Corporation Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices
JP2001085511A (ja) * 1999-09-14 2001-03-30 Toshiba Corp 素子分離方法
US6740566B2 (en) * 1999-09-17 2004-05-25 Advanced Micro Devices, Inc. Ultra-thin resist shallow trench process using high selectivity nitride etch
US6258676B1 (en) * 1999-11-01 2001-07-10 Chartered Semiconductor Manufacturing Ltd. Method for forming a shallow trench isolation using HDP silicon oxynitride
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20010053583A1 (en) * 1999-12-22 2001-12-20 Simon Fang Shallow trench isolation formation process using a sacrificial layer
KR100313091B1 (ko) * 1999-12-29 2001-11-07 박종섭 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
US6221735B1 (en) * 2000-02-15 2001-04-24 Philips Semiconductors, Inc. Method for eliminating stress induced dislocations in CMOS devices
US6670695B1 (en) * 2000-02-29 2003-12-30 United Microelectronics Corp. Method of manufacturing anti-reflection layer
US6287962B1 (en) * 2000-11-30 2001-09-11 Taiwan Semiconductor Manufacturing Company Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956450A (zh) * 2011-08-16 2013-03-06 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
CN102956450B (zh) * 2011-08-16 2015-03-11 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
CN110323134A (zh) * 2019-07-11 2019-10-11 上海遂泰科技有限公司 一种功率器件的生产工艺方法
US11469229B2 (en) 2021-01-15 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
TWI807431B (zh) * 2021-01-15 2023-07-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
US20030015736A1 (en) 2003-01-23
WO2002095818A1 (en) 2002-11-28
US6709951B2 (en) 2004-03-23
US6498383B2 (en) 2002-12-24
US20040106267A1 (en) 2004-06-03
US6764922B2 (en) 2004-07-20
KR100564989B1 (ko) 2006-03-28
CN1332434C (zh) 2007-08-15
TWI222698B (en) 2004-10-21
JP2004530304A (ja) 2004-09-30
KR20030097835A (ko) 2003-12-31
US20020177270A1 (en) 2002-11-28

Similar Documents

Publication Publication Date Title
CN1332434C (zh) 氮氧化合物浅沟槽隔离及其形成方法
US6566727B1 (en) N2O nitrided-oxide trench sidewalls to prevent boron outdiffusion and decrease stress
US7479440B2 (en) Method of forming an isolation structure that includes forming a silicon layer at a base of the recess
US5985735A (en) Trench isolation process using nitrogen preconditioning to reduce crystal defects
US7919829B2 (en) Liner for shallow trench isolation
KR100621888B1 (ko) 소자 분리막 형성 방법 및 이를 이용 핀형 전계 효과트랜지스터의 제조방법
US5403780A (en) Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device
KR100536604B1 (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
US20070059870A1 (en) Method of forming carbon-containing silicon nitride layer
US5968842A (en) Techniques for reduced dishing in chemical mechanical polishing
CN1722410A (zh) 快闪存储器件的制造方法
KR100406179B1 (ko) 플래쉬 메모리 셀의 자기 정렬 플로팅 게이트 형성 방법
CN1758428A (zh) 在快闪存储器件内形成壁氧化物层与隔离层的方法
CN1750235A (zh) 非易失性存储装置中形成栅电极的方法
TW200612466A (en) Method for forming STI structures with controlled step height
US20070190742A1 (en) Semiconductor device including shallow trench isolator and method of forming same
KR20070082921A (ko) 핀형 전계 효과 트랜지스터의 소자 분리막 제조 방법 및핀형 전계 효과 트랜지스터의 제조방법
CN1457090A (zh) 生产半导体器件的方法
US6013558A (en) Silicon-enriched shallow trench oxide for reduced recess during LDD spacer etch
KR100520459B1 (ko) 반도체 모듈에서 ｎ-채널 및 ｐ-채널 ＦＥＴ를 위한쉘로우 트렌치 분리 방법
US20050112841A1 (en) Method for isolating semiconductor devices
US20210398985A1 (en) Semiconductor structure and method for forming the same
KR100509846B1 (ko) 반도체 소자를 위한 아이솔레이션 방법
KR20020002805A (ko) 반도체 장치의 소자 분리막 형성방법
KR20030075667A (ko) 반도체소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171127

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171127

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070815

Termination date: 20200517