CN1528020A - 具有较低栅极电荷结构的沟槽mosfet - Google Patents

具有较低栅极电荷结构的沟槽mosfet Download PDF

Info

Publication number
CN1528020A
CN1528020A CNA018150160A CN01815016A CN1528020A CN 1528020 A CN1528020 A CN 1528020A CN A018150160 A CNA018150160 A CN A018150160A CN 01815016 A CN01815016 A CN 01815016A CN 1528020 A CN1528020 A CN 1528020A
Authority
CN
China
Prior art keywords
groove
conductivity type
region
mosfet device
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018150160A
Other languages
English (en)
Other versions
CN100477255C (zh
Inventor
石甫渊
苏根政
崔炎曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Semiconductor Inc
Original Assignee
General Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Semiconductor Inc filed Critical General Semiconductor Inc
Publication of CN1528020A publication Critical patent/CN1528020A/zh
Application granted granted Critical
Publication of CN100477255C publication Critical patent/CN100477255C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/907—Folded bit line dram configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines

Abstract

一种沟槽MOSFET器件及其制造方法。这种沟槽MOSFET器件包括：a)第一导电型的半导体衬底；b)在衬底上的半导体外延层下部第一导电型的外延区，其中第一导电型的外延区具有低于衬底的多数载流子浓度；c)半导体外延层上部第二个导电型的区域；d)半导体外延层上部表面的多个沟槽段，其中i)多个沟槽段在第二个导电型的区域延伸，并进入第一导电型的外延区域，ii)每个沟槽段通过半导体外延层的终止区至少部分地与相邻的沟槽段相互隔离，和iii)沟槽段在第二个导电型的区域内限定出多个多边形体区；e)至少部分地镶衬每个沟槽段的第一个绝缘层；f)与第一个绝缘层相邻的沟槽段内的多个第一导电区，其中第一导电区中的每一个都通过连接至少一个终止区的连接导电区与相邻的第一导电区连接；和g)多边形体区上部与沟槽段相邻的多个第一导电型的源区。体区最好是四个沟槽段划分出来的一个矩形体区，或者是六个沟槽段划分出来的一个六边形体区。

Description

具有较低栅极电荷结构的沟槽MOSFET
发明领域
本发明涉及微电子电路，特别涉及沟槽MOSFET器件。
发明背景
采用沟槽栅的金属氧化物半导体场效应管(MOSFET)器件具有很小的导通电阻。在这种沟槽MOSFET器件中，沟道是垂直排列的，而不是多数平面结构中的水平形状。图1画出了传统沟槽栅极MOSFET器件2的部分剖面。这个MOSFET器件包括填充了导电材料6的一个沟槽4，由一薄层绝缘材料10与硅区8分隔开。在外延层18扩散体区12，还在体区12依次扩散源区14。由于采用了这两个扩散步骤，常常将这种类型的晶体管叫做具有沟槽栅的双扩散金属氧化物半导体场效应晶体管，简称为“沟槽DMOS”。
沟槽4中的导电和绝缘材料6和10分别形成沟槽DMOS的栅15和栅极氧化层16。另外，从源14到外延层18之间的深度L构成沟槽DMOS器件的沟道长度L。外延层18是沟槽DMOS器件漏极20的一部分。
将电位差施加到体12和栅15之间的时候，在邻近栅氧化层16的体区12内感应出电荷，形成沟槽DMOS器件的沟道21。将另一个电位差施加到源极14和漏极20之间的时候，电流从源极14通过沟道21到达漏极20，此时我们就说沟槽DMOS器件处于导通状态。
在第5,907,776、5,072,266、5,541,425和5,866,931号美国专利上公开了沟槽DMOS晶体管的实例，在这里将它们全部引入作为参考。
典型的分立沟槽MOSFET电路有并列制造的两个或者多个沟槽MOSFET晶体管单元。这些沟槽MOSFET晶体管共享一个公共漏极触点，它们的源极都用金属短接，它们的栅极都用多晶硅短接。这样，即使这个分立沟槽MOSFET电路是从较小晶体管构成的一个阵列构造出来的，它也表现得就像单独一个大晶体管。
沟槽MOSFET电路的器件单元结构可以采取各种形式。图2A和2B画出了现有技术中常常采用的两个沟槽结构。与作为MOSFET电路中单个沟槽部分的部分剖面图(或者顶视图)的图1相反，图2A和2B代表两个沟槽网络的部分顶视(或者平面)图。具体而言，图2A画出了一个沟槽网络4的一部分，其中的沟槽一起形成一个六角形单元单元系列(从放大了的图就能够看到这些单元具有蜂巢一样的结构)。图2B画出了沟槽网络4的一部分，其中的沟槽形成一系列的方形单元单元(从放大了的图就能够看到这些单元按照栅格中的正方形这种方式布局)。可以将图2B看成是用两组平行沟槽线相互交叉形成的。在沟槽网络中图2A和2B中的所有沟槽区域(也就是全黑区域)都具有基本上相同的深度。
人们一直期望获得具有更低导通电阻的沟槽DMOS器件。降低导通电组最简单的方式是提高单元密度。可惜，与沟槽DMOS器件相关联的栅极电荷随着单元密度的增加而增加。
因此，通过提高单元密度在沟槽DMOS器件中获得很小导通电阻的努力总是受阻于例如与这些器件有关的栅极电荷同时发生的有害变化。
发明简述
本发明的沟槽MOSFET器件和方法要克服的就是现有技术中的以上困难和其它困难。
根据本发明的实施例提供一种沟槽MOSFET器件。这种沟槽MOSFET器件包括：
a)第一导电型的半导体衬底；
b)在衬底上的半导体外延层下部内的第一导电型的外延区，其中第一导电型的外延区具有低于衬底的多数载流子浓度；
c)在半导体外延层上部提供的第二个导电型的区域；
d)在半导体外延层上部表面的多个沟槽段，其中i)多个沟槽段在第二个导电率类型的区域延伸，并进入第一导电型的外延区域，ii)每个沟槽段通过半导体外延层的终止区至少部分地与相邻的沟槽段相互隔离，和iii)沟槽段在第二个导电率类型的区域内划分出多个多边形体区；
e)至少部分地镶衬每个沟槽段的第一个绝缘层；
f)与第一个绝缘层相邻的沟槽段内的多个第一导电区，其中第一导电区中的每一个都通过桥接至少一个终止区的连接导电区与相邻的第一导电区连接；和
g)放置在多边形体区和相邻沟槽段上部的多个第一导电型的源区。
该体区最好是四个沟槽段限定的一个矩形体区，或者是六个沟槽段限定的一个六边形体区。
在一些实施方案中：i)沟槽MOSFET器件是一个硅器件，ii)第一导电型是n型导电性，第二个导电率类型是p型导电性，最好该衬底是一个N+衬底，第一导电型的外延区是一个N区，体区包括P区，源区是N+区，iii)第一个绝缘层是氧化层，iv)第一个导电区和连接导电区是多晶硅区和/或v)漏极电极在衬底表面上，以及源极电极至少在源区的一部分上。
本发明的另一个实施方案提供形成沟槽MOSFET器件的一种方法。该方法包括：
a)提供第一导电型的半导体衬底；
b)在这个半导体衬底上形成一个半导体外延层，这个半导体外延层属于第一导电型，并具有低于衬底的多数载流子浓度；
c)在半导体外延层上部中(例如采用包括在外延层中注入和扩散掺杂剂这样的方法)形成第二个导电型的一个区域，从而使第一导电型的外延区维持在半导体外延层的下部；
d)在外延层上部表面形成多个沟槽段(例如通过在外延层上形成已构图型的掩膜层并且蚀刻这些沟槽通过该掩膜层，其中(i)这些沟槽段在第二个导电型的区域延伸，并进入第一导电型的外延区域，(ii)每个沟槽段通过半导体外延层的终止区至少部分地与相邻的沟槽段相互隔离，和iii)沟槽段在第二个导电型的区域内限定出多个多边形体区；
e)在每个沟槽段内形成第一个绝缘层；
f)在与第一个绝缘层相邻的沟槽段内形成多个第一导电区；
g)形成多个连接导电区，其中每个连接导电区都至少连接一个终止区，同时将第一导电区与相邻第一导电区相连；和
h)在多边形体区上部与沟槽段相邻的地方形成多个第一导电型的源区。
第一个绝缘层最好是一个氧化层，并通过干氧化形成。
形成源区的步骤最好包括形成已构图型的掩膜层，将掺杂剂注入和扩散到多边形体区上部。
第一个导电区和连接导电区最好是多晶硅区，最好同时形成。第一个导电区和连接导电区最好是采用这样一种方法来形成，这种方法包括沉积一层多晶硅，将一个已构图型的掩膜层放在多晶硅上面，通过该所构图案的掩膜蚀刻多晶硅层。
本发明的一个优点是能够提供具有更高单元密度，因而更低导通电阻的沟槽MOSFET器件，同时减少栅极电荷的增加。
本发明的另一个优点是这样一个器件制作起来相对简单。
通过阅读下面的发明详述和权利要求，本领域中的技术人员就会立即明白本发明的这些实施方案和优点以及其它实施方案和优点。
附图简述
图1是传统沟槽DMOS器件的一个部分剖面图。
图2A和2B是与DMOS器件有关分别具有六边形和方形单元单元的沟槽结构的部分顶视图(或者平面图)。
图3是与图2中的相似的MOSFET沟槽网络的一个部分顶视图(或者平面图)，其中画出了实质电流和非实质电流区域。
图4A是具有图3那种沟槽结构的沟槽MOSFET器件的一个部分剖面图。这个图是沿着图3中的线A-A’画出来的。
图4B是具有图3那种沟槽结构的沟槽MOSFET器件的一个部分剖面图。这个图是沿着图3中的线B-B’画出来的。
图5说明具有图3那种沟槽结构的沟槽MOSFET器件百分比无源面积相对于单元密度的关系。
图6是根据本发明的一个实施例中MOSFET沟槽结构的一个部分顶视图(或者平面图)。
图7A是具有图6那种沟槽结构的MOSFET器件的一个部分剖面图。这个图是沿着图6中直线A-A’画出来的。
图7B是具有图6那种沟槽结构的MOSFET器件的一个部分剖面图。这个图是沿着图6中直线B-B’画出来的。
图8A～8D是各种沟槽设计的部分平面图，可以利用其中的沟槽段和沟槽线形成方形单元MOSFET器件。
图9A～9E和10A～10E说明本发明一个实施方案中制造沟槽MOSFET的一种方法。
图11是现有技术中沟槽MOSFET的一个部分剖面图。
发明详述
下面参考附图详细介绍本发明，附图中给出了本发明的优选实施例。但是，本发明还可以用不同于这里给出的实施例来实现，因而不限于这里给出的实施例。
图3画出了与图2B那种形状相似的沟槽图型。在这个图中，两组平行沟槽线互相交叉形成一个方形部件单元70。沟槽线的黑色区域(54b)对应于导通状态有实质源漏电流的那部分沟槽(在这里叫做“有源沟槽部分”)，而明亮的区域(54c)则对应于导通状态下没有任何实质源漏电流的沟槽线部分(在这里将它叫做“无源沟槽部分”)。这些无源沟槽部分54c的位置对应于沟槽线交叉的地方。
在图4A中能够更加清楚地看到电流，这个图是具有图3那种沟槽结构的沟槽MOSFET器件的一个剖面图。这个图是沿着图3中直线A-A’的剖面图。这个图说明有N外延层52和栅极沟槽(包括有源54b和无源区域54c)的一个N+衬底50，镶衬了绝缘材料，通常是氧化物(没有画出)，并填充了多晶硅58这样的导电材料。从漏极到有源沟槽区域54b表面的电流用图4A中的箭头表示。无源沟槽区域54c基本上没有这种电流，因此在这些区域中没有画任何箭头。
图4B是沿着图3中直线B-B’画出的一个剖面图。图中有P体区56(没有画出器件的源极)，还有N+衬底50，N外延层52和这些层中的多晶硅区58(没有给出绝缘材料)。如图4A所示，漏极到有源沟槽区54a表面的电流用箭头表示。由于B-B’部分没有包括沟槽重叠的地方，因此B-B’没有包括任何无源沟槽区54c。
本领域中的普通技术人员会立即明白，当图3中的单元密度增大的时候(也就是图3中沟槽段的尺寸下降的时候)，与给定闭合单元相关的无源面积百分比也会增大。具体地说，如图5所示，当单元密度从每平方英寸49百万增加到每平方英寸290百万，无源沟槽的相对面积从沟槽总面积的10％增加到沟槽总面积的45％。虽然无源区域对电流没有贡献，但是它对栅极电荷有贡献，特别是栅极和漏极之间的电荷(Qgd)。结果，无源区域的相对Qgd贡献也随着单元密度的增大而增大。
为了解决这个问题，本发明人提出一种新的沟槽结构，它由分立的沟槽段构成，而不是采用连续的沟槽网络。
现在来看图6，其中画出了根据本发明一个实施例中MOSFET电路的一个沟槽结构的部分顶视图(或者平面图)。这个图中有12个沟槽段64。和前面的图3中沟槽线54互相交叉形成连续沟槽网络不同，这些沟槽段64基本上不互相交叉，因而是一系列离散的沟槽。
从图7A和7B可以更好地看清楚。图7A是具有图6那种沟槽结构的一个器件剖面图。这个图是沿着图6中的直线A-A’画出来的。这个图中画出了有N外延层62、P体区66的一个N+衬底60和镶衬了氧化物(没有画出)和填充了多晶硅68的沟槽段。除了填充沟槽段以外，多晶硅68还覆盖了P体区66的一部分。漏极到栅极沟槽段表面的电流用图7A中的箭头表示。如图所示，所有沟槽段都是有源沟槽段64b。虽然无源区域中没有电流，但是这些区域与P体区66而不是沟槽段相连。相反，上面图4A中的无源区域54c与沟槽相连。这种改进的优点在于与图4A的无源沟槽部分54c有关的栅极电荷不再存在。
图7B是沿着图6中的直线B-B’画出来的。与图7A一样，其中画出了N+衬底60、N外延层62、沟槽段64、P体区66和多晶硅区域68。箭头说明从漏极到有源沟槽段64b表面的电流。图7B与图4B没有多少不同。
本发明的以上实施例针对的是有单元包围沟槽段四边(方形单元结构)的MOSFET结构。在这里，“沟槽段”是形成多边形单元一边的一段短沟槽。不是延伸到超过单元边的长度，沟槽段至少在它两端的一部分用半导体区域终止，它们最接近多边形单元的角落。图8A～8D画出了各种沟槽设计的部分平面图，其中的沟槽段64s(图8A～8C)和沟槽线64t(图8D)可以被用来形成MOSFET器件的方形单元70。图8A说明沟槽段64s完全用半导体区域66+终止的情形(如图7A所示，它通常都对应于p体区66和一部分N外延区62)。在图8B中，相邻沟槽段64s互相接触，仍然由半导体区域66+形成基本上完整的终止。在图8C中，沟槽段64s由半导体区域66+部分终止。
最后，图8D说明现有技术中的结构。半导体单元70在四边被延伸到每个单元70形成其它单元的四边的沟槽线64t包围。在方形单元70的角落上，每个沟槽64t都基本上没有半导体区域阻挡。
下面参考类似于图7A的图9A～9E和类似于图7B的图10A～10E介绍本发明中沟槽MOSFET的制造方法。如上所述，图7B(类似于图10E)基本上和现有技术中的一样。这个结构还可以有现有技术中大家都知道的终止结构。
下面参考这些图，在这个具体实例中，首先在N+掺杂衬底200上生长出一个N搀杂外延层202。例如，外延层202可以是6.0微米厚，且n型掺杂浓度是3.4×1016每立方厘米，而N+掺杂衬底200可以是250微米厚，n型掺杂密度为5×1019每立方厘米。通过注入和扩散在外延层202上形成一个P型层204。例如，外延层202可以在40keV下用6×1013每平方厘米的剂量用硼注入，然后在1150摄氏度下扩散到1.8微米的深度。得到的结构在图9A和10A中说明。
然后通过例如化学气相沉积来沉积一层掩膜氧化层，用沟槽掩膜(没有画出)来构图。在已构图型的掩膜氧化层203中用反应离子蚀刻方法来蚀刻沟槽段201。这个实例中的沟槽深度是大约2.0微米。离散P区204、204’是这个沟槽形成步骤的结果。这些P区204的一部分对应于器件单元中的体区。这些P区204’的其它部分用于终止沟槽段，而不构成器件单元的一部分(如下所示，P区204’没有源区)。得到的结构显示在图9B和10B中。
然后去掉已构图型的掩膜氧化层203，在它的位置上生长出一个氧化层210，通常是在950～1050摄氏度下通过干氧化。氧化层210最终形成器件的栅极氧化物。氧化层210的厚度一般是500～700埃。然后采用CVD用多晶硅层覆盖这个结构的表面，填充沟槽。多晶硅通常都掺杂了N型杂质，以降低其电阻率，它通常在20欧姆/sq.的数量级上。N型掺杂可以在例如CVD过程中用氯化磷或者用砷或者磷进行。
然后用例如活性离子蚀刻来蚀刻多晶硅层。沟槽段中的多晶硅层因为蚀刻的不均匀性被略微过渡蚀刻，这样形成的多晶硅栅极区域211g的表面通常都比相邻外延层204的表面低0.1～0.2微米(例如参考图10C)。在蚀刻过程中用掩膜来保证在区域204’上建立起多晶硅区211b，使多晶硅栅极区域211g互相电接触。典型情况下，用一个掩膜来保持栅极区域中的多晶硅，因此不需要另外的掩膜步骤。
然后将氧化层210进行湿蚀刻，达到厚度100埃，形成注入氧化物。注入氧化物能够避免随后的源区形成过程中的注入沟道效应、注入损坏和重金属污染。然后在一部分P区域204上提供已构图型的掩膜层213。得到的这种结构的剖面在图9C和10C中说明。
通常地，在P体区204上部通过注入和扩散处理形成源区212。例如，源区212可以在950摄氏度的温度下以1×1016每平方厘米的剂量注入砷，扩散到0.4微米的深度。
然后在整个结构上通过例如PECVD形成一个BPSG(硼磷硅玻璃)，它上面具有已构图型的光致抗蚀层(没有示出)。通过活性离子蚀刻对这个结构进行蚀刻，在每个源区212的至少一部分上去掉BPSG和氧化层210。得到的这种结构的剖面在图9D和10D中画出。(在这个实施例中，在打开触点以后，在源区通过P+注入形成硼P+区域215。)
然后去掉光致抗蚀层，给这个结构一个金属接触层218(在这个实例中是铝)，它接触源区214，作为源极电极。(在这个实施例中，在沉积金属以前注入硼以形成P+区域215。)得到的这种结构的剖面图在图9E和10E中画出。在这个步骤中，用单独的金属触点(没有画出)与这个栅极片槽连接，它位于单元的外面。通常与衬底200一起提供另一个金属触点(也没有画出)，用作漏极电极。
如上所述，沿着直线B-B’检查的时候，本发明的结构(见图10E)看起来基本上与现有技术中的结构相同。但是沿着直线A-A’看过去的时候，本发明的结构(图9E)与现有技术相差甚远。图11画出了这样一个现有技术结构。图11中的现有技术结构包括沿着直线A-A’的单独一条沟槽线，它上面镶衬着氧化物210，填充了多晶硅211g。相反，图9E的装置包括各种沟槽段，它们镶衬了氧化物210，并填充了多晶硅211g。这些沟槽段在处理过程中没有蚀刻的半导体区域204’终止。在区域204’上建立多晶硅区域211b，用来让多晶硅栅极区域211g互相接触。由于在这些区域204’中没有建立任何栅极结构，因此消除了栅极电容。
虽然在这里具体说明和描述了各种实施例，但是很显然上述方案包括了本发明的修改和变化，它们没有偏离本发明的范围和实质。例如，本发明的方法可以被用于形成这样的结构，其中各种半导体区域的导电率与这里描述的相反。

Claims (22)

1.一种沟槽MOSFET器件，包括：
第一导电型的半导体衬底；
在所述衬底上放置的半导体外延层下部提供第一导电型的外延区，第一导电型的所述外延区具有低于所述衬底的多数载流子浓度；
在所述半导体外延层上部提供第二个导电型的一个区域；
在所述半导体外延层的上部表面的多个沟槽段，所述多个沟槽段通过第二个导电型的区域延伸进入第一个导电型的所述外延区域，每个所述沟槽段通过所述半导体外延层的终止区至少部分地与相邻沟槽段分离，所述沟槽段在第二个导电型的所述区域内给出多个多边形体区；
至少部分地镶衬每个沟槽段的第一绝缘层；
与第一个绝缘层相邻的所述沟槽段内的多个第一导电区，每个所述第一导电区通过连接其桥接至少一个终止区的导电区与一个相邻的第一导电区连接；和
定位在多边形体区和相邻的所述沟槽段内的所述第一导电型的多个源区。
2.权利要求1的沟槽MOSFET器件，其中所述的多个体区是四个沟槽段给出的矩形体区。
3.权利要求1的沟槽MOSFET器件，其中所述的多个体区是六个沟槽段给出的六边形体区。
4.权利要求1的沟槽MOSFET器件，其中所述的沟槽MOSFET器件是硅器件。
5.权利要求1的沟槽MOSFET器件，其中所述的第一导电型是n型导电性，第二个导电型是p型导电性。
6.权利要求1的沟槽MOSFET器件，进一步包括放置在衬底表面上的漏极电极，以及放置在至少部分源区上的源极电极。
7.权利要求1的沟槽MOSFET器件，其中所述的第一个绝缘层是氧化层。
8.权利要求1的沟槽MOSFET器件，其中所述的第一个导电区和连接导电区是多晶硅区域。
9.权利要求5的沟槽MOSFET器件，其中所述的衬底是一个N+衬底，第一导电型的所述外延区是一个N区，所述体区包括P区，所述源区是N+区。
10.一种沟槽MOSFET器件的形成方法，包括：
提供第一导电型的半导体衬底；
在所述半导体衬底上形成半导体外延层，所述外延层属于第一种导电型，并具有低于所述衬底的多数载流子浓度；
在所述半导体外延层上部形成第二个导电型的一个区，这样使第一导电型的外延区保持在所述半导体外延层的下部内；
在所述外延层的上表面形成多个沟槽段，(i)所述沟槽段延伸通过第二个导电型的区域，并进入第一导电型的所述外延区域，(ii)每个所述沟槽段通过所述半导体外延层的终止区至少部分地与相邻沟槽段分离，(iii)所述沟槽段在第二导电型的所述区域内给出多个多边形体区；
形成镶衬每个所述沟槽段的第一绝缘层；
在与第一个绝缘层相邻的所述沟槽段形成多个第一导电区；
形成多个连接导电区，每个所述连接导电区桥接至少一个所述终止区，将所述第一导电区中的一个与相邻的第一导电区连接；和
在多边形体区和相邻的所述沟槽段上部形成第一导电型的多个源区。
11.权利要求10的方法，其中所述的多边形体区是每个都由四个沟槽段给出的矩形体区。
12.权利要求10的方法，其中所述的多边形体区是每个都由六个沟槽段给出的六边形体区。
13.权利要求10的方法，其中所述的MOSFET器件是硅器件。
14.权利要求10的方法，其中形成第二个导电型的区域的所述步骤包括将掺杂剂注入和扩散进入外延层。
15.权利要求10的方法，其中形成所述沟槽段的步骤包括在外延层上形成已构图的掩膜层，通过所述掩膜层蚀刻所述沟槽。
16.权利要求10的方法，其中所述的第一个绝缘层是氧化物层。
17.权利要求16的方法，其中所述的氧化层是通过干氧化形成的。
18.权利要求10的方法，其中所述的第一导电区和连接导电区是多晶硅区。
19.权利要求18的方法，其中所述的多个第一导电区和多个连接导电区是同时形成的。
20.权利要求19的方法，其中所述的多个第一导电区和多个连接导电区是采用下列方法形成的，该方法包括沉积一层多晶硅，在所述多晶硅上放上一个已构图的掩膜层，并通过所述构图掩膜蚀刻多晶硅层。
21.权利要求14的方法，其中形成源区的步骤包括形成已构图的掩膜层，并将掺杂剂注入和扩散进入多边形体区上部。
22.权利要求16的方法，其中所述的第一导电型是N型导电性，其中所述的第二个导电率类型是P型导电性。
CNB018150160A 2000-08-31 2001-08-29 具有较低栅极电荷结构的沟槽mosfet Expired - Fee Related CN100477255C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/653,619 US6472708B1 (en) 2000-08-31 2000-08-31 Trench MOSFET with structure having low gate charge
US09/653,619 2000-08-31

Publications (2)

Publication Number Publication Date
CN1528020A true CN1528020A (zh) 2004-09-08
CN100477255C CN100477255C (zh) 2009-04-08

Family

ID=24621628

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018150160A Expired - Fee Related CN100477255C (zh) 2000-08-31 2001-08-29 具有较低栅极电荷结构的沟槽mosfet

Country Status (9)

Country Link
US (2) US6472708B1 (zh)
EP (1) EP1314203B1 (zh)
JP (1) JP4060706B2 (zh)
KR (1) KR100759939B1 (zh)
CN (1) CN100477255C (zh)
AU (1) AU2001285335A1 (zh)
DE (1) DE60125784T2 (zh)
TW (1) TW502446B (zh)
WO (1) WO2002019432A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104520998A (zh) * 2012-08-01 2015-04-15 三菱电机株式会社 碳化硅半导体装置及其制造方法
WO2020135735A1 (zh) * 2018-12-27 2020-07-02 无锡华润华晶微电子有限公司 沟槽mosfet和沟槽mosfet的制造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
GB0122122D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6576516B1 (en) * 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7235842B2 (en) 2003-07-12 2007-06-26 Nxp B.V. Insulated gate power semiconductor devices
JP2005101334A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
JP2008536316A (ja) 2005-04-06 2008-09-04 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタおよびその形成方法
KR101296922B1 (ko) 2005-06-10 2013-08-14 페어차일드 세미컨덕터 코포레이션 전하 균형 전계 효과 트랜지스터
KR101142104B1 (ko) 2006-02-23 2012-05-03 비쉐이-실리코닉스 단채널 트렌치 ｍｏｓｆｅｔ 및 디바이스를 형성하는 공정
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
EP2208229A4 (en) 2007-09-21 2011-03-16 Fairchild Semiconductor SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5006378B2 (ja) 2009-08-11 2012-08-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8969958B1 (en) 2009-11-13 2015-03-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with body extension region for poly field plate depletion assist
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US8987818B1 (en) 2009-11-13 2015-03-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US20110115019A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Cmos compatible low gate charge lateral mosfet
US8946851B1 (en) 2009-11-13 2015-02-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US10672748B1 (en) 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
US8349653B2 (en) 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP2014056890A (ja) * 2012-09-11 2014-03-27 Toshiba Corp 半導体装置及びその製造方法
WO2014134823A1 (zh) * 2013-03-08 2014-09-12 华为技术有限公司 业务数据无线传输方法及其装置和设备
JP6271155B2 (ja) 2013-05-21 2018-01-31 株式会社東芝 半導体装置
TWI488309B (zh) * 2013-05-31 2015-06-11 碩頡科技股份有限公司 溝渠式閘極金氧半場效電晶體及其製造方法
CN103346167A (zh) * 2013-06-24 2013-10-09 成都瑞芯电子有限公司 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5410170A (en) 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5616945A (en) * 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
KR100218260B1 (ko) * 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
US5907776A (en) * 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104520998A (zh) * 2012-08-01 2015-04-15 三菱电机株式会社 碳化硅半导体装置及其制造方法
WO2020135735A1 (zh) * 2018-12-27 2020-07-02 无锡华润华晶微电子有限公司 沟槽mosfet和沟槽mosfet的制造方法
CN111384168A (zh) * 2018-12-27 2020-07-07 无锡华润华晶微电子有限公司 沟槽mosfet和沟槽mosfet的制造方法
US11437510B2 (en) 2018-12-27 2022-09-06 Wuxi China Resources Huajing Microelectronics Co., Ltd. Trench MOSFET and method of manufacturing trench MOSFET

Also Published As

Publication number Publication date
EP1314203A2 (en) 2003-05-28
KR20030029151A (ko) 2003-04-11
AU2001285335A1 (en) 2002-03-13
CN100477255C (zh) 2009-04-08
TW502446B (en) 2002-09-11
US6472708B1 (en) 2002-10-29
EP1314203B1 (en) 2007-01-03
DE60125784D1 (de) 2007-02-15
JP4060706B2 (ja) 2008-03-12
KR100759939B1 (ko) 2007-09-21
JP2004521479A (ja) 2004-07-15
US20030011028A1 (en) 2003-01-16
DE60125784T2 (de) 2007-10-18
US6713352B2 (en) 2004-03-30
WO2002019432A3 (en) 2003-03-06
WO2002019432A2 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
CN1528020A (zh) 具有较低栅极电荷结构的沟槽mosfet
CN1220273C (zh) 具有双扩散体分布的沟槽mosfet器件及制造方法
CN1171318C (zh) 具有低导通电阻的高压功率金属氧化物半导体场效应晶体管
CN103650148B (zh) 绝缘栅双极晶体管
CN100338778C (zh) 场效应晶体管及其制造方法
CN1695252A (zh) 具有增加的导通电阻的沟槽mosfet器件
CN1183583C (zh) 具有减轻的击穿现象的沟道型双扩散金属氧化物半导体晶体管
CN1314091C (zh) 具有内嵌的沟槽肖特基整流器的沟槽dmos晶体管
CN100342505C (zh) 高压半导体器件及其制造方法
CN1244160C (zh) 半导体器件
CN1040814C (zh) 一种用于半导体器件的表面耐压区
CN1104043C (zh) 带有自对准单元的mos栅极器件及其制造方法
CN1468449A (zh) 内含沟道型肖特基整流器的沟道型dmos晶体管
US20010025984A1 (en) Semiconductor device and method of manufacturing the same
CN1815739A (zh) 半导体器件及其制作方法
KR20070061588A (ko) 감소된 밀러 용량을 갖는 모스 게이트 트랜지스터
CN1790714A (zh) 半导体器件及制造其的方法
CN1879222A (zh) 沟槽栅极场效应器件
CN1909200A (zh) 具有改善的开态电阻和击穿电压性能的半导体结构
CN1589499A (zh) 具有多晶硅源极接触结构的沟槽mosfet器件
CN1777997A (zh) 几何形状允许频繁体接触的mosfet器件
CN1539169A (zh) 对称沟槽mosfet器件及其制造方法
CN1274028C (zh) 具有减小导通电阻的双扩散场效应晶体管
CN1589493A (zh) 用于形成具有低寄生电阻的沟槽mosfet器件的方法
CN1809931A (zh) 沟槽mos结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20100829