CN1532927A - 具有多层互连结构的半导体器件以及制造该器件的方法 - Google Patents

Abstract

一种具有多层互连结构的半导体器件，包括芯片半导体衬底，位于芯片半导体衬底上的多个层间绝缘层，位于芯片半导体衬底上的电路部件，以及多个壁，这些壁延伸到层间绝缘层中，并沿着芯片半导体衬底的周边部分排列，以便这些壁包围电路部件。这些壁包括上子壁和下子壁。上子壁延伸到一个层间绝缘层中，并进一步延伸到位于上子壁所延伸到的那个层之下的另一个层间绝缘层中。下子壁延伸到一个位于上子壁所延伸到的那个层之下的层间绝缘层中。每个上子壁的下部能延伸到下子壁的相应上部中。

Description

具有多层互连结构的半导体器件以及制造该器件的方法

发明领域

本发明涉及一种半导体器件以及制造该器件的方法。本发明尤其是涉及了一种具有多层互连结构和密封环结构的半导体器件，以及制造该器件的方法，该器件中布线和通路接触包围着电路部件。

背景技术

湿气对半导体组件的渗透会导致半导体器件的可靠性严重降低。一般来说，半导体器件是在晶片上形成的，结果得到的晶片被切成多个芯片，这些芯片再形成半导体组件。在这一过程中，湿气在进行切片操作期间或之后能够通过端面渗入芯片。

特别地，当半导体器件所具有的多层互连结构包括具有低介电常数的层间绝缘层时，上述问题就会变得很严重，因为这些层通常具有低密度，并且因此容易受到湿气的渗透。

为了解决这一问题，因此提出了密封环结构。密封环结构被定义为包括有布线和通路接触的环形线路结构，其中布线和通路接触完全包围着电路部件。延伸到绝缘层中的密封环是与用于形成电路部件的内部布线和通路接触在一起形成的，因此为形成密封环额外所用的光阻步骤是不必需的。结果得到的密封环互相之间是垂直连接的。在密封环结构中，由于具有很强抗湿功能的绝缘层和金属布线起到屏障的作用，阻挡了湿气通过端面渗入芯片，因此能够阻挡湿气渗入电路部件，防止电路部件受到腐蚀。

图1是一个剖视图，示出了具有单个大马士革结构的第一现有技术半导体器件。这里使用该器件来讲述湿气对布线结构的渗透。在单大马士革结构中，以下各层置于硅衬底1之上，顺序为：包括多个元件的绝缘层2，第一阻挡层4，第一层间绝缘层3，第二阻挡层6，第二层间绝缘层5，另一个第一阻挡层4，另一个第一层间绝缘层3，另一个第二阻挡层6，另一个第二层间绝缘层5，另一个第一阻挡层4，另一个第一层间绝缘层3。

布线8，内部密封布线18和外部密封布线28延伸到第一层间绝缘层3和第一阻挡层4中。通路接触9，内部密封通路接触19和外部密封通路接触29延伸到第二层间绝缘层5和第二阻挡层6中。布线8和通路接触9形成了电路部件13，并且内部密封布线18，外部密封布线28，内部密封通路接触19和外部密封通路接触29形成了密封环部件12。电路部件13被密封环部件12所包围。

参照图1，每个布线8位于相应的通路接触9之上，每个内部密封布线18位于相应的内部密封通路接触19之上，每个外部密封布线28位于相应的外部密封通路接触29之上。也就是说，在密封环部件12中，成对的内部密封通路接触19和外部密封通路接触29交替堆叠起来，成对的内部密封布线18和外部密封布线28交替堆叠起来。

由于布线8和通路接触9是独立形成的，因此单个大马士革结构必需具有位于第一阻挡层4和第二层间绝缘层5之间的界面A-A’和位于第二阻挡层6和第一层间绝缘层3之间的界面B-B’。这些界面是水平的，并且每个界面和位于布线8和通孔9之间的相应界面是连续的。因此，当湿气11从外部渗入电路部件13时，湿气11通过作为绝缘层的第一层间绝缘层3，第一阻挡层4，第二层间绝缘层5和第二阻挡层6，同时也沿着界面A-A’和界面B-B’前进。由于内部和外部密封布线18和28完全延伸到成对的第一层间绝缘层3和第一阻挡层4中，并且内部和外部密封通孔19和29完全延伸到成对的第二层间绝缘层5和第二阻挡层6中，因此内部和外部密封布线18和28以及内部和外部密封通孔19和29完全阻挡了湿气11通过绝缘层。

图2D示出了类似于上述结构的密封环结构。密封环结构根据图2A～2D所示步骤而制备，这些图为剖视图。

参照图2D，以下各层置于硅衬底1之上，顺序为：包括多个元件的绝缘层2，包含低介电物质的第一层间绝缘层21，包含二氧化硅的第二层间绝缘层22，以及包含低介电物质的第三层间绝缘层23。第一金属布线24延伸到第一层间绝缘层21中，第二金属布线25延伸到第二层间绝缘层22和第三层间绝缘层23中，并且通孔20延伸到第二层间绝缘层22中。密封环26包括第一密封层126，第二密封层226，以及第三密封层326，这三个密封层分别延伸到第一层间绝缘层21、第二层间绝缘层22和第三层间绝缘层23中。

图2A至2D为剖视图，示出了形成上述部件的步骤。如图2A所示，包括诸如晶体管等元件(图中未示出)的绝缘层2是在硅衬底1上形成的。第一层间绝缘层21是在绝缘层2上形成的。第一层间绝缘层21通常包含了低介电物质，以便减少布线间电容。

如图2B所示，形成第一密封层126的凹槽以及形成线路的布线凹槽是在第一层间绝缘层21中形成的。金属淀积于第一层间绝缘层21之上，以便凹槽中充满金属。通过CMP方法将淀积于第一层间绝缘层21之上的不必要的金属层去除，由此形成了第一金属布线24和第一密封层126。

第一密封层126的宽度约1μm，其放置的位置靠近于随后步骤中所形成的切割线，并且沿切割线方向距离电路部件13约10μm。在凹槽中充满金属的方法例子包括一个回流处理、CVD处理和镀处理。在回流处理中，通过溅射处理形成金属层，再用热处理将金属层熔化。通常，金属的例子包括铝合金和铜。

如图2C所示，第二层间绝缘层22是通过等离子CVD处理在已经形成的第一层间绝缘层21上形成的，第三层间绝缘层23是在第二层间绝缘层22上形成的。第二层间绝缘层22包含二氧化硅，第三层间绝缘层23中所包含的物质类似于第一层间绝缘层21中所含有的低介电物质。第二层间绝缘层22中所包含的二氧化硅具有的相对介电常数是4.4，这比低电介物质的介电常数要高。

如图2D所示，通孔20在第二层间绝缘层22上形成，凹槽在第三层间绝缘层23上形成，用于形成第二密封层226和第三密封层326的布线凹槽分别在第二层间绝缘层22和第三层间绝缘层23上形成，第二密封层226和第三密封层326位于第一密封层126之上，并且与第一密封层126有相同的宽度。通孔20、凹槽和布线凹槽依据与用于形成第一金属布线24同样的程序充满了金属，由此形成了第二金属布线25、第二密封层226和第三密封层326。第一密封层126、第二密封层226和第三密封层326彼此连接，形成密封环26。密封环26将电路部件13密封起来，以阻挡来自第一金属布线24和第二金属布线25方向上的湿气。

多次重复图2C和图2D中所示的步骤，由此将第一金属布线24和第二金属布线25堆叠在一起。在最后一个步骤中，在上表面形成了一个钝化层(图中未示出)，由此晶片处理完成。将所得到的晶片沿着切割线进行切割，其中每条切割线延伸到密封环26之外，也就是说，晶片被切成芯片，每个芯片都被作为半导体器件使用。

在具有上述构造的晶片中，由于包含有金属的密封环26延伸到绝缘层中并位于每个切割线和电路部件13之间，因此能够阻挡空气中的湿气通过沿着切割线切割晶片而形成的切面渗入电路部件13。由于电路部件13中的第一金属布线24和第二金属布线25被置于多个绝缘层中，并且密封层被置于所有的绝缘层中，因此完全能够阻挡湿气穿透半导体器件的端面。这种结构已被公开，例如，在日本未经检查的专利申请No.2000-150429中。

图3为一剖视图，示出了具有双大马士革结构的第二现有技术半导体器件。这里的器件用于描述湿气对该结构的渗透。

参照图3，以下各层置于硅衬底之上，顺序为：包含多个元件的绝缘层2，第一阻挡层4，以及第一层间绝缘层3。成对的第二阻挡层6和第二层间绝缘层7被置于第一层间绝缘层3之上。布线14，通路接触和密封布线10延伸到第二阻挡层6和第二层间绝缘层7中。

在双大马士革结构中，由于置于下面的布线14和通路接触是在一个步骤中形成，因此这里没有图1中所示的界面A-A’，但是具有位于第二阻挡层6和第二层间绝缘层7之间的界面B-B’，以及位于第二阻挡层6和第一层间绝缘层3之间的界面B-B’。界面B-B’和位于通路接触和通路接触之下的密封布线10或密封布线14之间的界面是连续的，或者和位于通路接触和通路接触之下的第一金属布线8、第二金属布线18和第三金属布线28之间的界面是相连接的。湿气11能通过第二阻挡层6和第二层间绝缘层7，同时能沿着位于第二阻挡层6和第二层间绝缘层7之间的界面B-B’以及位于第二阻挡层6和第一层间绝缘层3之间的界面B-B’前进。由于密封布线10在垂直方向上完全延伸到成对的第二阻挡层6和第二层间绝缘层7中，因此密封布线10能完全阻挡湿气11穿越绝缘层。

然而，在上述已知的例子中，只有密封环延伸到绝缘层中，因而不能完全阻挡湿气的渗入。在图1所示的结构中，由于布线附着到通路接触的粘附力微弱，因此湿气的渗透沿着位于第一阻挡层4和第二层间绝缘层5之间的界面A-A’或者位于第二阻挡层6和第一层间绝缘层3之间的界面B-B’前进，因而不能完全阻挡湿气的渗透。

而且，在图3所示的结构中，由于布线对置于其上的通路接触的粘附力很弱，因此湿气的渗透沿着位于第二阻挡层6和第二层间绝缘层7之间的界面B-B’前进，因而不能完全阻挡湿气的渗透。

发明内容

因此，本发明的目标是提供一种具有高可靠性的半导体器件以及制造该器件的方法。在该器件中，因为包围着电路部件的密封环结构是经过优化的，从而能完全阻挡湿气通过芯片端面渗入电路部件，所以能够阻挡电路部件遭到腐蚀。

根据本发明的半导体器件具有多层互连结构，并且包括芯片半导体衬底，位于芯片半导体衬底之上的多个层间绝缘层，位于半导体衬底之上的电路部件，以及延伸到层间绝缘层中的多个壁，这些壁置于芯片半导体衬底的周边部分，以便能够包围住电路部件。这些壁包括上子壁和下子壁。上子壁延伸到一个层间绝缘层中，并进一步延伸到位于上子壁所延伸到的那个绝缘层之下的另一个层间绝缘层中。下子壁延伸到位于上子壁所延伸到的那个绝缘层之下的一个层间绝缘层中，并且与上部子层相连，以便每个上子壁的下部能延伸至下子壁的相应上部之中。

在半导体器件中，每个上子壁与相应的下子壁相连，以便从上面看每个上子壁的中心和下子壁的中心不对齐，这些壁包含从包括Al、Cu以及包含有Al或Cu的合金的组中选择的至少一个，作为主要元素。

在半导体器件中，每个层间绝缘层包括一个或多个子层，这些子层包含从包括SiO₂、L-O_x(梯形加氢硅氧烷)、HSQ、SiOC、SiLK(聚亚苯基)、SiOF、SiCN、SiC、SiN或SiON的组中选择的至少一个。

在半导体器件中，这些壁包括与接触孔相连的，被置于其每个延伸到相应层间绝缘层中的接触孔中的导体、或者被置于其每个延伸到相应层间层中的接触孔中并被置于凹槽中的导体，并且其孔径面积大于接触孔的孔径面积。所述凹槽的深度可小于通孔的深度。

根据本发明的制造半导体器件的方法包括的步骤有：在衬底上形成多个层间绝缘层和形成延伸到层间绝缘层中的多个壁，并且这些壁以彼此连接的方式包围电路部件。这些壁包括上子壁和下子壁。上子壁延伸到一个层间绝缘层中，并延伸到相应的上子壁中。下子壁延伸到位于上子壁所延伸到的那个层之下的一个层间绝缘层中。

在本发明的方法中，每个上子壁与相应的下子壁相连，以便从上面看每个上子壁的中心和下子壁的中心不对齐。

如上所述，本发明的半导体器件具有密封环结构，其中电路部件被布线和通路接触所包围。在密封环结构中，密封布线的底部延伸到位于其下的一个层间绝缘层中，每个密封通路接触与相应的位于其下的密封布线相连接，以便每个密封通路接触都与相应的密封布线不对齐。

因此，密封布线穿越位于两个层间绝缘层之间的界面；因此，能够完全阻挡沿着界面前进的湿气。

而且，密封通路接触与相应的位于其下的密封布线相连接且不对齐，并且密封布线的底部延伸到位于其下的一个层间绝缘层中。因此，密封布线穿越位于两个层间绝缘层之间的界面；因此，能够完全阻挡沿着界面前进的湿气。

附图说明

图1是一个剖视图，示出了具有密封环结构和单个大马士革结构的第一现有技术半导体器件；

图2A至2D是一个剖视图，示出了制造图1所示的半导体器件的步骤；

图3是一个剖视图，示出了具有密封环结构和双大马士革结构的第二现有技术半导体器件；

图4是一个剖视图，示出了根据本发明的第一实施例的半导体器件；

图5A至5C是剖视图，示出了制造图4中所示的半导体器件的多个步骤；

图6是一个剖视图，示出了制造如图4所示的半导体器件的一个步骤，该步骤为图5C所示步骤的下一个步骤；

图7是一个剖视图，示出了根据本发明的第二实施例的半导体器件；

图8A至8C是剖视图，示出了制造如图7所示的半导体器件的多个步骤。

具体实施方式

下面参考附图来讲述本发明的实施例。

(第一实施例)

图4是一个剖视图，示出了根据本发明的第一实施例具有单个大马士革结构的半导体器件。参考图4，以下各层置于一个芯片硅衬底1之上，顺序为：包括多个元件的绝缘层2，第一阻挡层4，第一层间绝缘层3，第二阻挡层6，第二层间绝缘层5，另一个第一阻挡层4，另一个第一层间绝缘层3，另一个第二阻挡层6，另一个第二层间绝缘层5，另一个第一阻挡层4，另一个第一层间绝缘层3。

在这个实施例中，电路部件13完全被密封环部件12所包围。第一密封布线118和第二密封布线128在垂直方向上完全延伸到成对的第一层间绝缘层3和第一阻挡层4中。第一密封通路接触119和第二密封通路接触129在垂直方向上完全延伸到成对的第二层间绝缘层5和第二阻挡层6中。第一密封布线118和第一密封通路接触119形成第一环，第二密封布线128和第二密封通路接触129形成第二环。第二环位于第一环之外，并紧靠切割线。电路部件13位于由第一环和第二环所组成的双环结构之中。

根据上述构造，第一和第二密封布线118和128，和第一和第二密封通路接触119和129能完全阻挡通过绝缘层的湿气。

由于第一和第二密封布线118和128的底部延伸到第二层间绝缘层5或者绝缘层2中，因此第一和第二密封布线118和128穿位于第一阻挡层4和第二层间绝缘层5或者绝缘层2之间的界面A-A’。因此，沿着位于第一阻挡层4与第二层间绝缘层5或绝缘层2之间的界面A-A’前进的湿气能完全被阻挡。

每个第一密封通路接触119与相应的第一密封布线118相连接，每个第二密封通路接触129与相应的第二密封布线128相连接，并且存在一定偏移。而且，第一、第二密封通路接触119和129的底部延伸到第一层间绝缘层3。因此，第一、第二密封通路接触119和129在垂直方向上穿越位于第二阻挡层6和第一层间绝缘层3之间的界面B-B’。因此，第一、第二密封通路接触119和129能够阻挡沿着位于第二阻挡层6和第一层间绝缘层3之间的界面B-B’前进的湿气的渗入。

第一、第二密封布线118和128，以及第一、第二密封通路接触119和129可包含Al或Cu。第一层间绝缘层3和第二层间绝缘层5可包含SiO₂、L-O_x(梯形加氢硅氧烷)、HSQ、SiOC、SiLK(聚亚苯基)、SiOF、SiCN、SiC、SiN或SiON。

图5A至5C是剖视图，示出了制造图4中所示的半导体器件的多个步骤。

如图5A，包含多个元件的绝缘层2在硅衬底1上形成。第一阻挡层4之一和第一层间绝缘层3之一依次在绝缘层2上形成。

如图5B，形成了延伸到第一层间绝缘层3和第一阻挡层4中的布线凹槽。每个第一层间绝缘层3可能包括两个或多个不同的绝缘子层。在图5B中，通过蚀刻处理形成布线凹槽，并且在随后的步骤中，在布线凹槽中形成第一、第二密封布线118和128，以便布线凹槽延伸到绝缘层2中。在图5C中，通过蚀刻处理形成位于第二或多个层级上的布线凹槽，以便布线凹槽延伸到第二层间绝缘层5中。在布线凹槽形成之后，诸如Cu或Al等金属淀积在第一层间绝缘层3之上，以便布线凹槽被金属完全充满。通过金属CMP(化学、机械抛光)处理，将淀积于第一层间绝缘层3之上且包含金属的不必要层清除。根据上述程序，形成了具有环形形状的第一、第二密封布线118和128以及第一内部布线108，如图5B所示。

如图5C所示，在第一内部布线108和第一、第二密封布线118和128之上依次形成第二阻挡层6之一和第二层间绝缘层5之一。每个第二层间绝缘层5可包括两个或多个不同的子层。通孔经蚀刻处理形成，以便通孔通过结果得到的第二阻挡层6和第二层间绝缘层5延伸到位于绝缘层2之上的第一层间绝缘层3。在通孔形成之后，诸如Cu或Al等金属淀积于第二层间绝缘层5之上，以便通孔充满金属。然后通过CMP处理将位于第二层间绝缘层5之上的不必要层去除。第一、第二密封通路接触119和129的底部延伸到第一层间绝缘层3中。从上面看，每个第一密封通路接触119的中心和每个第一密封布线118的中心略微偏离，每个第二密封通路接触129的中心和每个第二密封布线128的中心略微偏离。

如图6所示，在所得到的第二层间绝缘层5之上形成第一层间绝缘层3之一，随后，在第一层间绝缘层3之上形成第二内部线208、内部密封布线218和外部密封布线228。形成的步骤与图5B中所示的相同。

随后，重复图5C和图6中所示的步骤，因此就准备好了单个大马士革结构，如图4所示。

如上所述，在该实施例中，电路部件13被多个的密封环所包围，这些密封环包括第一、第二密封布线118和128以及第一、第二密封通路接触119和129。这些密封布线的底部延伸到位于其下的层间绝缘层中，并且每个密封布线与相应的密封通路接触相连接，以便每个密封布线的中心与每个密封通路接触的中心略微偏离。这些密封通路接触的底部延伸到位于其下的层间绝缘层中。因此，密封布线的底部穿越两个位于层间绝缘层之间的界面；因此，沿着位于层间绝缘层之间的界面前进的湿气能够完全被阻挡。

(第二实施例)

图7是一个剖视图，示出了根据本发明的第二实施例的、具有双大马士革结构的半导体器件。在该实施例中，电路部件13被封闭环部件12完全包围。具有通路接触作用的第一密封布线419和第二密封布线429在垂直方向上延伸到层间绝缘层7和位于其下的第二阻挡层6中。因此，通过层间绝缘层7和第二阻挡层6的湿气能够完全被阻挡。

每个第一密封布线419和相应的位于其下的第三密封布线319相连接，以便每个第一密封布线419的中心和每个第三密封布线319的中心不对齐，每个第二密封布线429和相应的位于其下的第四密封布线329相连接，以便每个第二密封布线429的中心和每个第四密封布线329的中心不对齐。第一、第二密封布线419和429的底部延伸到在其下形成的层间绝缘层7中。因此，密封布线在垂直方向上穿越位于层间绝缘层7和其下的第二阻挡层6之间的界面B-B’；因此，沿着界面B-B’前进的湿气能被完全阻挡。而且，每个第三密封布线319相应的位于其下的第五密封布线118相连接，以便每个第三密封布线319的中心和每个第五密封布线118的中心不对齐，每个第四密封布线329和相应的位于其下的第六密封布线128相连接，以便每个第四密封布线329的中心和每个第六密封布线128的中心不对齐。第三、第四密封布线319和329的底部延伸到第一层间绝缘层3中。第五、第六密封布线118和128延伸到第一层间绝缘层3中，并且第五、第六密封布线118和128的底部延伸到一个包含多个元件的绝缘层2之中，如图4到图6，这个绝缘层的结构与第一实施例中的结构相同。

图8A至8C为剖视图，示出了根据具体实施例制造这种半导体器件的多个步骤。如图8A，在硅衬底1上形成包含多个元件的绝缘层2。

如图8B所示，先后在绝缘层2上形成第一阻挡层4和第一层间绝缘层3。形成布线凹槽，以便凹槽延伸到第一层间绝缘层3和第一阻挡层4中，并进一步延伸到绝缘层2中。第一层间绝缘层3可包括两个或多个不同的子层。

下面的布线接着形成内部布线308，用于形成电路部件13、第一密封布线118和第二密封布线128，它们呈环状，并包围着内部布线308。

用于形成第一、第二密封布线118和128的布线凹槽通过蚀刻处理而形成，以便布线凹槽延伸到第一层间绝缘层3和第一阻挡层4中，并进一步延伸到绝缘层2中，如图8B所示。在布线凹槽形成之后，诸如Cu或Al等金属淀积在第一层间绝缘层3之上，以便布线凹槽被金属充满。通过金属CMP处理将位于第一层间绝缘层3之上且包含金属的不必要层去除。

如图8C所示，在第一层间绝缘层3之上先后形成第二阻挡层6之一和层间绝缘层7之一，每个层间绝缘层7可包括两个或多个不同的子层。形成通孔，以便通孔延伸到结果得到的层间绝缘层7和第二阻挡层6中，并进一步延伸到第一层间绝缘层3中。在通孔形成之后，诸如Cu或Al等金属淀积在层间绝缘层7之上，以便通孔被金属充满。通过金属CMP处理将位于层间绝缘层7之上的不必要层去除。

通过上述处理，形成双大马士革结构的部件，如图8C，这些部件如下：形成电路部件13的内部布线309，以及形成密封环部件12的第三、第四密封布线319和329。

随后，重复图8C中所示的步骤，从而获得具有如图7所示的许多层或更多层的双大马士革结构。

在该实施例中，密封布线穿越位于阻挡层和其下的层间绝缘层之间的界面；因此，能够完全阻挡沿着界面前进的湿气。

Claims (9)

1.一种具有多层互连结构的半导体器件，包括：

芯片半导体衬底；

位于芯片半导体衬底上的多个层间绝缘层；

位于芯片半导体衬底上的电路部件；

具有密封环结构的密封环部件；以及

密封环结构的多个壁，这些壁延伸到层间绝缘层中，并沿着芯片半导体衬底的周边部分排列，以便这些壁包围电路部件，

其中，这些壁包括上子壁和下子壁，上子壁延伸到作为层间绝缘层之一的上布线层的层间绝缘层中，并且进一步延伸到与上布线层相邻的下布线层的另一个层间绝缘层中，下子壁延伸到上子壁所延伸到的下布线层的层间绝缘层中，并且与上布线层相连接，以便每个上布线层的下部延伸到下子壁的相应上部中。

2.如权利要求1所述的半导体器件，其中每个上子壁与相应的下子壁相连接，以便从上面看每个上子壁的中心和下子壁的中心不对齐。

3.如权利要求1或2所述的半导体器件，其中这些壁包含从包括Al、Cu以及包含有Al或Cu的合金的组中选择的至少一个，作为主要元素。

4.如权利要求1或2所述的半导体器件，其中每个层间绝缘层包括一个或多个子层，这些子层包含从包括SiO₂、L-O_x(梯形加氢硅氧烷)、HSQ、SiOC、SiLK(聚亚苯基)、SiOF、SiCN、SiC、SiN或SiON的组中选择的至少一个。

5.如权利要求1或2所述的半导体器件，其中这些壁包括与接触孔相连的，被置于其每个延伸到相应层间绝缘层中的接触孔中的导体、或者被置于其每个延伸到相应层间层中的接触孔中并被置于凹槽中的导体，并且其孔径面积大于接触孔的孔径面积。

6.一种具有多层互连结构的半导体器件，包括：

芯片半导体衬底；

位于芯片半导体衬底上的多个层间绝缘层；

位于芯片半导体衬底上的电路部件；以及

具有密封环结构的密封环部件；

其中，密封环结构中的多个壁延伸到层间绝缘层中，并沿着芯片半导体衬底的周边部分排列，以便这些壁包围电路部件，并且位于上布线层和与该上布线层相邻的下布线层之间的界面具有一部分与位于密封环部件中的上布线层的层间绝缘层和下布线层的另一个层间绝缘层之间的界面不在同一个平面上。

7.一种用于制造半导体器件的方法，包括如下步骤：

在衬底上形成多个层间绝缘层；

形成密封环结构的多个壁，这些壁延伸到层间绝缘层中，并且以这些壁彼此相互连接的方式包围电路部件，

其中这些壁包括上子壁和下子壁，上子壁延伸到作为层间绝缘层之一的上层的层间绝缘层中，并进一步延伸到与上层相邻的下层的另一个层间绝缘层中，下子壁延伸到上子壁所延伸到的下层的层间绝缘层中并且与上层相连接，以便每个上层的下部延伸到下子壁的相应上部中。

8.如权利要求7所述的用于制造半导体器件的方法，其中每个上子壁与相应的下子壁相连接，以便从上面看每个上子壁的中心和下子壁的中心不对齐。

9.一种用于制造半导体器件的方法，包括如下步骤：

在衬底上形成多个层间绝缘层；

形成密封环结构的多个壁，这些壁延伸到层间绝缘层中，并且以这些壁彼此相互连接的方式包围电路部件，

其中这些壁包括上子壁和下子壁，上子壁延伸到作为层间绝缘层之一的上层的层间绝缘层中，并进一步延伸到与上层相邻的下层的另一个层间绝缘层中，下子壁延伸到上子壁所延伸到的下层的层间绝缘层中并且与上层相连接，以便每个上层的下部延伸到下子壁的相应上部中。

Images