CN1545144A - 用于电子光学器件的半导体电路及其制造方法 - Google Patents

用于电子光学器件的半导体电路及其制造方法 Download PDF

Info

Publication number
CN1545144A
CN1545144A CNA2004100435300A CN200410043530A CN1545144A CN 1545144 A CN1545144 A CN 1545144A CN A2004100435300 A CNA2004100435300 A CN A2004100435300A CN 200410043530 A CN200410043530 A CN 200410043530A CN 1545144 A CN1545144 A CN 1545144A
Authority
CN
China
Prior art keywords
tft
film
region
concentration
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100435300A
Other languages
English (en)
Other versions
CN100379023C (zh
Inventor
山崎舜平
寺本聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP22735894A external-priority patent/JP3326020B2/ja
Priority claimed from JP23064794A external-priority patent/JP3238581B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1545144A publication Critical patent/CN1545144A/zh
Application granted granted Critical
Publication of CN100379023C publication Critical patent/CN100379023C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices

Abstract

在一块衬底上所形成的单片有源矩阵电路中，至少用于驱动矩阵区的构成外围电路的一部分薄膜晶体管(TFT)的有源区添加了浓度为1×1016－5×1019cm－3的促进硅结晶化的金属元素，没有金属元素添加到矩阵区的TFT有源区。至少构成外围电路的一部分TFT的沟道形成区和用于短阵区的TFT的沟道形成区是由具有单畴结构的硅半导体薄膜形成。

Description

用于电子光学器件的 半导体电路及其制造方法
本申请是申请日为1995年8月29日、申请号为01103443.2的专利申请的分案申请，该01103443.2的专利申请又是申请日为1995年8月29日、申请号为95117182.8的专利申请的分案申请。
技术领域
本发明涉及一种半导体器件，特别涉及用于电子光学器件的薄膜晶体管及其制造方法。更具体地讲，本发明涉及用于电子光学器件的具有多个薄膜晶体管(TFT)的半导体电路。一种根据本发明的TFT被形成在由玻璃等制成的绝缘衬底上，或形成在由单晶硅等制成的半导体衬底上。本发明特别涉及具有低速工作的矩阵电路，如驱动单片有源矩阵电路(用于液晶显示器件等)及驱动它的高速工作的外围电路。
背景技术
近年来，已研究使用在一玻璃或石英制成的衬底上的半导体薄膜(薄膜晶体管(TFT))来形成晶体管的技术。特别是已将采用非晶硅做为半导体薄膜的技术投入实用，并用于有源矩阵型液晶显示器件等。
然而，采用非晶硅的TFT有一个问题，就是其特性差。例如，采用非晶硅膜的TFT的特性太低以致不能为有源矩阵型液晶显示器件提供高显示性能。
采用使非晶硅膜结晶化所得到的结晶硅膜来形成TFT的技术是公知的，它是在形成非晶硅膜之后，通过加热处理或激光辐照，使非晶硅膜转变成结晶硅膜。一般来说，结晶硅膜具有多晶结构或微晶结构。由结晶硅膜所形成的TFT能提供比由非晶硅膜所形成的TFT高的特性。就迁移率而言，是评价TFT特性的一个参数，采用非晶硅膜的TFT的迁移率为1-2cm2/V·S以下，而采用结晶硅膜的TFT的迁移率可在100cm2/V·S以上。
然而，结晶硅膜具有多晶结构，所以它有由晶粒边界所引起的问题。例如，由于有通过晶界运动的载流子存在，这种严重的缺点反映到TFT的耐压上。而且，当TFT高速工作时，其特性会变化或退化。此外，当TFT关断时，因有通过晶界运动的载流子的存在，会增加其漏电流。
为了形成高集成化的有源矩阵型液晶显示器件，人们期望在单一玻璃衬底上不仅形成像素区而且形成外围电路。在此情况下，因要驱动以矩阵形式所设置的数十万个像素晶体管，在外围电路中所设置的TFT必须有控制大电流的能力。
为了提供有控制大电流能力的TFT，必须采用具有大沟道宽度的结构。然而，采用多晶硅膜或微晶硅膜的TFT，因为耐压问题，即使具有宽的沟道宽度，也是不实用的。而且，从其它观点上讲，如从阈值的巨大起伏上看也是不实际的。
另外，已对在绝缘衬底上薄膜形式的具有有源层(亦称有源区)的绝缘型半导体器件进行了研究。具体来讲，对薄膜形式的绝缘型晶体管，即所谓的薄膜晶体管(TFT)的研究是有效的。它们是在透明绝缘衬底上形成的，并用于显示器件如具有矩阵结构的液晶显示器件中的像素和驱动电路。
形成TFT的半导体薄膜包括非晶硅半导体及借助加热和激光辐照使非晶硅半导体结晶化所获得的结晶硅。采用这类非晶硅薄膜和结晶硅薄膜的TFT被分别称为非晶硅TFT和结晶硅TFT。由于非晶半导体的电场迁移率一般是低的，这样半导体不能用于必须高速工作的TFT。为了制造高性能的电路，对结晶硅TFT的研究是有效的。
由于结晶半导体的电场迁移率比非晶半导体的高，结晶半导体可以在高速工作。因为由结晶硅不仅可获得NMOS，TFT而且还可获得PMOS TFT，由结晶硅则能形成CMOS电路。在有源矩阵型液晶显示器件领域内，具有所谓的单片结构的器件是公知的，在单片上采用CMOS结晶TFT不仅形成有源矩阵电路部分而且还形成外围电路(驱动器等)。
图10表示液晶显示器件中所用的一个单片式有源矩阵电路。在一块衬底7上形成一个列译码器1和一个行译码器2，它们作为外围驱动电路，在设有矩阵形式的大量像素的矩阵区5内形成包括晶体管和电容器的大量的像素电路，并通过布线5和6使矩阵区与外围电路相互连接。用于外围电路的TFT必须能以高速工作，而用于像素电路的TFT必须具有低的漏电流。具有这些相互矛盾的特性的器件必须同时形成在同一个衬底上。
然而，经相同的工艺所制造的TFT都具有相似的特性。虽然通过激光(激光退火)结晶化能获得结晶硅，若将经激光结晶化所获得的结晶硅用于矩阵区和外围驱动电路区的TFT，则TFT会有相似的特性。其结果，将难以达到像素电路所需的低漏电流特性和外围驱动电路所需的高迁移率特性。
发明内容
本发明提供一种TFT，它不受晶界的不利影响、具有高的耐压、有控制大电流的能力、并具有与采用单晶半导体的TFT相似的退化小、起伏小的特性。
根据本说明书所公开的本发明的一个方面，提供一种采用在具有绝缘表面的衬底上所形成的半导体薄膜的半导体器件，其中的半导体薄膜为结晶的并包括氢或卤族元素，在形成半导体器件有源层的半导体薄膜内无晶界存在。
根据本发明的另一方面，提供一种采用在具有绝缘表面的衬底上所形成的半导体薄膜的半导体器件，其中的半导体薄膜是结晶的，形成半导体有源层的半导体薄膜没有晶粒边界，并包括中和点缺陷的浓度为1×1015-1×1020cm-3的氢和卤族元素。
一般，在由熔融硅所制成的单晶硅片中所存在的点缺陷等于或小于测量限度(1×1016cm-3)。在此意义上讲，像本说明书所公开的设有晶界(单畴区)这样的薄膜不同于常规的单晶半导体片。本说明书所公开的薄膜硅半导体包括浓度为1×1016-5×1018cm-3的碳及氮原子和浓度为1×1017-5×1019cm-3的氧原子。
本说明书所公开的半导体薄膜厚度为200-2000。这是因为该半导体是由通过等离子CVD或低压热CVD所形成的作为原始膜的薄非晶硅膜而得到的。待中和的点缺陷(悬空键)的存在也是这样的结果，即原始膜是通过CVD所形成的薄膜硅半导体。
将促进硅结晶化的金属元素用于制造本说明书所公开的薄膜硅半导体工艺是有益的。从Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Zn、Ag和Au中选出的一种和多种元素可用作这类金属元素。这类元素侵入硅，并借助于加热处理或激光辐照在硅膜内扩散。在上述元素中，Ni(镍)是最有效的元素。
使这类金属元素本身或包括该金属元素的层形成与非晶硅膜的上表面或下表面接触，然后在加热它们时用激光辐照它们，而引入这类金属元素。另一方法是在加热处理后实施激光辐照。
上述促进结晶化的金属元素最终留在膜内的浓度必须是1×1016-5×1019cm-3。其原因在于，若金属元素的浓度高于此浓度范围，所得到的器件功能受使半导体特性退化的不利影响，若金属元素的浓度低于此浓度范围，则达不到促进结晶化的作用。
根据本发明的另一方面，提供一种半导体器件，其有源层是由一在具有绝缘表面的衬底上所形成的半导体薄膜形成的，其中的半导体薄膜是结晶的，其有源层具有源区、漏区及沟道形成区，在沟道形成区无晶粒边界存在。
上述结构，使沟道形成区形成为单畴区，至少在该沟道形成区无晶界存在，以提供具有良好特性的TFT。这是因为这种结构消除了由于晶界存在所引起载流子散射和特性起伏退化。最好使包括源区和漏区的整个有源层形成为一个单畴区。
根据本发明的另一方面，提供一种半导体器件，其有源层是由在具有绝缘表面的衬底上所形成的半导体薄膜形成，其中的半导体薄膜是结晶的，其有源层具有源区、漏区及沟道形成区，在沟道形成区无晶界存在，沟道形成区的点缺陷为1×10-6cm-3以上。
根据本发明的另一方面，提供一种半导体器件的形成方法，包括以下各步骤：在有绝缘表面的衬底上形成非晶硅膜，在450-750℃用激光或强光辐照该膜，形成结晶薄膜硅半导体，其螺旋密度1×1015-1×1019cm-3。通过在加热时实施激光辐照，可有效地形成本说明书所公开的单畴区。在此情况下，在450-750°，优选为500-600℃用激光辐照样片(形成单畴区的表面)是很重要的。可以使用其它类型的强光，如红外光，替代激光。
当按上述方法引入促进硅结晶化的金属元素时，在用激光辐照前，为引发结晶化或产生结晶核而实施加热处理是很有效的。而且，在激光辐照后的加热处理对减少膜中的缺陷是很有效的。在结晶化工艺之后，实施氢化处理，对中和缺陷也是有益的。通过在氢或含氢的气氛中的加热处理或等离子处理可完成此种氢化处理。
一个没有晶界的区域可以被视为一个畴区(单畴)。利用可被视为单晶区的区域所形成的TFT被称为单畴TFT。例如，采用如下的方法可以形成单晶区。首先在玻璃衬底或石英衬底上形成非晶硅膜，然后在非晶硅膜的表面上形成含镍的膜。含镍的膜可通过溅射或类似方法形成很薄的镍膜来设置。此外可采用另一种方法，将含镍的溶液添加到非晶硅膜的表面，以提供镍元素与非晶硅膜表面相接触。
在将镍元素引入非晶硅膜之后，实施加热处理，以使非晶硅膜结晶化。镍元素的作用允许在750℃以下实施加热处理。当使用玻璃衬底时，对加热处理的优选温度为600℃以下。若考虑到结晶工艺的效率，温度优选在500℃以上，最好在550°以上。当使用石英衬底时，可以450℃以上实施这种加热处理，以在短时间周期内提结晶硅膜。在该处理中所得到的结晶硅膜是多晶或微晶态，并含有晶粒边界。
然后，对已加热至450℃以上的样片实行激光辐照，以局部促进被激光辐照区域的结晶化。经此工艺所形成的区域可被视为单晶区。把待被激光辐照的样片或表面加热至450℃以上是很重要的。温度优选为450-750℃，若使用玻璃衬底，优选为450-600℃。
另一种方法是在形成非晶硅膜之后，接着引入促进结晶化的金属元素，再实行激光辐照，形成可视为单晶区的区域。在此情况下，使样片加热至450-750℃，若使用玻璃衬底加热至450-600℃(若衬底足够坚固加热至750℃)仍为重要。
在450-600°(若衬底足够坚固为750℃)的激光辐照后的加热处理对减少膜内缺陷是很有效的。若连续重复进行加热处理、激光辐照、第二次加热处理等是最有效的。
在激光辐照后在氢气氛中实施加热处理以中和膜内的缺陷(悬空键)是很有效的。
可看作单晶区的区域是由通过等离子CVD或低压热CVD所形成的作为原始膜的硅膜得到的，并含有其浓度为1×1016-5×1018cm-3的碳和氢及浓度为1×1017-5×1019cm-3的氧。另外由于有自然的晶体缺陷，它们含有浓度为1×1017-5×1020cm-3的氮，以中和硅的悬空键。具体地讲，可看作单晶区的区域之特征在于，它具有点缺陷，但没有线缺陷，也没有面缺陷。所含元素的浓度被规定为用SIMS(二次离子质谱仪)所测到的最小值。
图5和图6表示比较常规单晶MOS晶体管、多晶硅(P-Si)TFT非晶硅(a-Si)TFT及单畴TFT各种特性的表格。使用可看作单晶区的薄膜硅半导体区作为有源层，可获得具有耐压高、特性起伏和退化小的TFT。
此外，经本发明人的研究揭示，如上所述，给实际上为非晶的硅膜添加很少量的金属材料，会促进结晶化，降低出现结晶化的温度，缩短结晶化所需的时间。可以使用从Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Ag和Au或这些元素的化合物中选出一种或多种元素作催化剂。
确切地讲，使含有这类金属元素的膜、颗粒、原子团等紧紧地与非晶硅接触。另一办法，是用某种方法，如离子注入法将这些催化剂引入到非晶硅膜内。然后，经在适正温度，如550℃以下的温度加热处理约4小时，可完成结晶化。
一般，退火温度越高，结晶化所需时间越短。而且，金属元素的温度愈高，则结晶化温度愈低，结晶化所需时间愈短。经本明人的研究揭示，至少一种元素的浓度必须是1×1016cm-3，以使结晶化在热平衡下继续进行。研究结果还揭示，若浓度在1×1019cm-3以上，半导体材料的性能退化。具体地讲，研究结果已揭示，促进硅结晶化的金属元素的浓度优选在1×1016-5×1019cm-3。研究结果还揭示，在上述各元素中选用镍是最有效的。杂质浓度定义为用SIMS(二次离子质谱仪)所测到的最小值。
研究结果已揭示，按用激光辐照使非晶硅膜结晶化提供结晶硅膜的方法，在激光辐照过程中将样片加热至450℃以上，可获得更大的晶粒尺度(单畴区)的晶畴。单畴区具有可视为单晶的晶体结构。
在单畴区内无晶界。但与单晶硅片不同，在其内有待中和的点缺陷。它含有用于中和点缺陷的浓度为1×1015-1×1020cm-3的氢或卤族元素。
若将金属元素如镍引入到欲形成单畴区的原始膜，可获得缺陷密度低的单畴区。和引入金属元素所形成的单畴区所制造的TFT更高级的迁移率，可通过更高的导通电流。
本说明书所公开的发明之特征在于，借助于如上所述的促进硅结晶化的金属元素的作用，可在同一衬底上有选择地制造具有不同特征的TFT。具体地讲，在形成非晶硅膜后，使含催化剂元素的材料有选择地接触或引入到一部分膜。此后，当样片被加热至450-750℃，优选450-600℃时用激光或与其等效的强光辐照膜的整个表面。另一办法，使激光或与其等效的强光扫描通过整个表面，以便在同一衬底上形成具有不同电特性的单畴区。用选择形成的单畴区，在所要求的区域内形成具有所要求特性的TFT。
此外，可以通过选择引入不同浓度的金属元素形成具有不同电特性的单畴区，以此在同一衬底上形成具有不同特性的TFT。
如果在激光或强光辐照过程中考虑到玻璃衬底的耐热性能，使样片加热到450-750℃或450-600℃是很重要的。
在用激光或强光辐照之前或之后实施加热处理对形成单畴区均是有效的。在激光辐照前的加热处理允许在激光辐照过程中晶体生长的核的形成。在激光辐照后的加热处理允许膜内的缺陷被降低。若在激光辐照之前和之后均实行加热处理，可兼得上述两种效果。即，可达到晶核的形成及膜内缺陷的减少。
根据本说明书所公开的发明的一个方面，提供在一块衬底上形成的单片有源矩阵电路，其中的至少构成外围电路的一部分TFT的有源区添加了促进硅结晶化的浓度为1×1016-5×1019cm-3的金属元素，矩阵区的TFT的有源区没有添加金属元素，而至少构成外围电路的一部分TFT的沟道形成区和矩阵区的TFT的沟道形成区是由具有单畴结构的硅半导体薄膜形成的。
在上述结构中，“在一块衬底上形成的单片有源矩阵电路”相应于图10中所示的结构；“至少构成外围电路的部分TFT”相应于图10中的构成外围电路1和2的TFT；而“TFT的有源区”相应于图8C中所示的具有源区、漏区及沟道形成区的TFT的区域142和143。有源区可以包含偏移栅区和轻掺杂区。
“矩阵区”相应于图10中的区域3。将多个像素(通常有数百万个像素)以矩阵形式设置在此矩阵区内。“沟道形成区具有单畴结构的硅半导体薄膜”相应于图8A-8E中所示的实施例。图8A-8E中，各TFT的有源区141-143均形成在单畴区121-123内。
在外围驱动电路中所设置的全体TFT不一定总是必须具有高迁移率、高速工作及通过大导通电流的能力。当使用如图13A或图13B所示的倒相电路作为外围电路时，因为N沟道型TFT601和603起负载电阻作用，无需提供高迁移率、高速工作及通过大导通电流的结构。
图13A表示一种倒相器的基本结构，其中使用一个耗尽型TFT，如N型TFT601作为负载及使用一个增强型TFT如N型TFT602。图13B表示一种倒相器的基本结构，其使用一个增强是型TFT如N型TFT603作为负载及使用一个增强型TFT如N型TFT602。在此情况下，TFT601和603的有源区不必由促进结晶化的金属元素形成。而且TFT601和603的有源区不必具有单畴结构。所以，“至少构成外围电路的一部分TFT”相应于图13A和图13B中的TFT602和604。
根据本发明的另一种结构，提供一种在一块衬底上所形成的单片有源矩阵电路，其中至少构成外围电路的一部分TFT的有源区添加了促进硅结晶化的浓度为1×1016-5×1019cm-3金属元素；矩阵区的TFT的有源区没有添加金属元素；而至少构成外围电路的一部分TFT的有源区和矩阵区TFT的有源区是由具有单畴结构的硅半导体薄膜构成的。
根据本发明的另一结构，提供在一块衬底上形成的单片有源矩阵电路，其中的至少构成外围电路的一部分TFT的有源区添加了促进硅结晶化的浓度为1×1016-5×1019cm-3的金属元素；至少构成外围电路的一部分TFT的有源区中的金属元素浓度不同于矩阵区中的TFT的有源区中的金属元素浓度；而有源区具有单畴结构。本结构的特征在于，所得到的单畴区的电学特性是受控制结晶化的金属元素的添加(引入)量的变化控制的。
如上所述，外围驱动电路区的TFT所需的特性不同矩阵区的TFT所需的特性。具体地讲，在外围驱动电路区中，即使牺牲其它特性，TFT也必须提供高的迁移率，必须能通过大的导通电流及在高速下工作。另一方面，在矩阵区中，即使牺牲其它特性，TFT也必须具有低的截止电流。一般，一种允许大的导通电流通过的结构，其截止电流也是大的。
根据上述结构，通过将大量的促进结晶化的金属元素引入到构成在外围驱动电路区所设置的TFT的半导体薄膜中，以改善结晶性，提供能通过大导通电流的TFT。
另一方面，将更少量的促进结晶化的金属元素引入到矩阵区内，以便提供有源区结晶度低(缺陷密度相对高)的，但可使截止电流更小的TFT。
根据本发明的另一种结构，提供在一块衬底上形成的单片有源矩阵电路，其中至少构成外围电路的一部分TFT的有源区添加了促进硅结晶化的浓度为1×1016-5×1019cm-3的金属元素；至少构成外围驱动电路的一部分TFT的有源区中的金属元素浓度高于矩阵区中的TFT有源区中的金属元素浓度；而有源区具有单畴结构。
根据本发明的另一种结构，提供在一块衬底上形成的单片有源矩阵电路，其中至少构成外围电路的一部分TFT的有源区添加了促进硅结晶化的浓度为1×1016-5×1019cm-3的金属元素；至少构成外围驱动电路的一部分TFT的有源区中的金属元素浓度不同于矩阵区中的TFT有源区中的金属元素浓度；而有源区具有单畴结构。该结构之特征在于，通过促进结晶化的金属元素的添加(引入)量的变化，可控制最终所得单畴区的电学特性。
根据本发明的另一种结构，提供在一块衬底所形成的单片有源矩阵电路，其中至少构成外围电路的一部分TFT的有源区添加了促进硅结晶化的浓度1×1016-5×1019cm-3的金属元素；矩阵区的TFT的有源区没有添加金属元素；至少构成外围电路的一部分TFT的有源区具有单畴结构；而矩阵区的TFT是结晶的。
上述结构之特征在于，矩阵区的TFT是用激光辐照和加热处理所得的结晶硅半导体薄膜形成的。因为矩阵区的TFT不要求具有高迁移率和高速工作，因而可由采用常规的结晶硅半导体膜的TFT构成。
在同一衬底上可以同时形成具有相反特性，即低的截止电流和高的工作速度的晶体管的电路。对用于有源矩阵电路的像素电路等的低截止电流的TFT采用具有较少的促进硅结晶化的金属元素的区域，对用外围驱动电路等的高速TFT采用具有较多的金属元素的区域。
附图说明
图1A-1D表示制造根据一实施例的薄膜晶体管(TFT)的步骤；
图2A和图2B表示单畴的形状和有源层；
图3A-3D表示根据一实施例的TFT结构；
图4A和图4B表示单畴的形状和有源层；
图5是对单晶TFT和单畴TFT的比较表；
图6是对多晶TFT和非晶TFT的比较表；
图7表示硅半导体薄膜的晶体结构的照片；
图8A-8E表示根据一实施例的制造步骤；
图9A-8E表示根据一实施例的制造步骤；
图10表示一个单片有源矩阵电路的结构实例；
图11A-11E表示根据一实施例的制造步骤；
图12A和图12B表示有源层与TFT的单畴区之间的关系；以及
图13A和图13B表示构成外围驱动电路的例相电路的实例。
具体实施方式
实施例1
在本实施例中，玻璃衬底的应变点温度为350-700℃。使用Corning 7059玻璃衬底，在等于或低于此玻璃衬底的应变点温度的温度下制造薄膜晶体管(TFT)。Corning 7059玻璃衬底的应变点为593℃，加热处理不能选在高于此温度的温度，因为那会引起玻璃衬底的收缩和变形。特别是，当使用大表面面积的玻璃衬底来形成大尺度的液晶显示器件时，这种玻璃衬底的收缩和变形的影响是很明显的。在本实施例中，在加热处理过程中的最高温被限制在600℃以下，最好在550℃以下，以减弱加热对衬底的影响。
图1A-1D表示根据本实施例的制造TFT的工艺步骤。通过溅射在Corning 7059玻璃衬底101上形成厚300氧化硅膜102作为基膜，然后通过等离子CVD或压热CVD形成厚至500的非晶硅膜。
在非晶硅膜形成后，在样片被加热至450-750℃(在此情况下为550℃)时用激光(KrF准分子激光)辐照样片，以形成单畴区103、104及105，可被看作单晶区，如图1A所示。图2A表示从上方所看到的图1A所示的状态。单畴区103-105在晶粒边界100相互邻接。图2A虽然只表示了三个单畴区，实际上形成很多个单畴。一个单畴不限于圆形而可以是任一形状。当用像实施例的激光辐照样片时，将样片加热至550℃之高的温度，可以形成晶粒尺度为50μm以上的单畴(可视为单晶)区。
在上述工艺过程中，将促进结晶化的金属元素引入到非晶硅膜内是有益的。其结果，可大面积地形成可被看作单晶区的区域。当获得了可被视为单晶区的区域103-105时，使用这些区经刻图形成TFT的有源层。最好在可视为单晶的区域整个地形成一有源层。在此情况下，在区域104形成一有源层106。于是，形成图1B的区域106作为有源层。
在单畴区104内基本上无晶界。所以，提供一TFT。其特性等效于由单晶获得的特性。图7表示当加热至550℃时用KrF准分子激光辐照所获得的硅半导体薄膜的晶体结构的照片。使用图7的单畴形成TFT的有源层可提供单畴TFT。
在形成有源层106之后，采用等CVD形成厚1000的氧化硅膜作为栅绝缘膜，再形成主要由含0.2％钪的铝组成的厚至6000的膜。然后，将主要由铝组成的膜刻图，形成栅电极113。
用栅电极113作阳极，在含10％酒石酸的乙二醇溶液中，通过阳极氧化，形成氧化层114。氧化层的厚度为2000量级。氧化层114的存在允许在随后进行的杂质离子注入过程中形成偏移栅区。
使杂质离子注入到有源区内。若形成N沟型TFT，注入磷(P)离子，若形成P沟型TFT，则注入硼(B)离子。在此工艺中，以栅极113和及周围的氧化层114作掩模，使杂质离子注入到区域107和111。形成注入杂质离子的区域107和111分别作为源区和漏区。与此同时，以环绕栅电极113的氧化层114作掩膜，形成偏移栅区108和110。按自对准方法形成沟道形成区109(图1C)。
在杂质离子注入后，进行激光退火，使被杂质离子注入所损伤的有源层退火，并激活已注入的杂质。使用强光如红外光可以实施此工艺。
采用等离子CVD形成厚7000的氧化硅膜115作为层间绝缘膜，然后，实施孔形成工艺，以形成源电极116和漏电极117。另外，在350℃的氢气氛中实行加热处理，以完成TFT(图1D)。
由于本实施例TFT的有源层是由具有可被看作单晶的结构区(单畴区)构成的，可避免由晶界引起的耐压低和漏电流大的问题。虽然，在本实施例中形成一个TFT，采用多个单畴区形成多个TFT是可行的。
实施例2
在本实施例中，使促进结晶化的金属元素引入到非晶硅膜中，以形成可被看作单晶的结晶区，再用此结晶区构成TFT。本实施例的制作工艺步骤与实施例1的相同，只是促进结晶化的金属元素的引入工艺不同。在本实施例中，在形成非晶硅膜后，使非晶硅膜经受紫外氧化，以形成极薄的氧化膜(未图示)。提供此氧化膜，以改善在随后实施溶液添加工艺过程中的湿润性。紫外氧化是一步在氧化气氛中以紫外光辐照表面，在表面形成极薄的氧化膜工艺。
在已形成极薄氧化膜的非晶硅膜表面，通过旋涂法涂以乙酸镍溶液，形成含镍的涂膜。此涂膜的存在实现一种使镍元素通过极薄氧化膜与非晶硅膜邻接的状态。
在此状态下，在550℃实行加热处理，以使非晶硅膜转变为结晶硅膜。由于引入了促进结晶化的金属元素的镍，通过在550℃4小时的加热处理可获得结晶的硅膜。
在经加热处理使非晶硅膜转变为结晶硅膜后，用激光辐照该膜，以形成单畴区103和104，如图1所示。由于引入了促进结晶化的金属元素镍，可获得更大的单畴区。在获得单畴区之后，按与实施例1相同的方法形成TFT。
实施例3
本实施例是使用单畴区形成TFT的沟道形成区的实例。图3A-3D表示根据本实施例制造TFT的工艺步骤。
采用溅射法的玻璃衬底101上形成厚3000的氧化膜102作基膜，然后等离子CVD或低压热CVD形成厚至500的非晶硅膜。当将样片加热至550℃时用激光(KrF准分子激光)辐照样片，以形成多个单畴区103-105(图3A)。
图4表示从上方观看图3A所示的状态。单畴区103-105在晶界100相互邻接。结晶内侧是可视为单晶的区域即单畴区。然后，形成有源区106，使得沟道形成区(图3C中的区域109)含在单畴区104内(图3B)。
在形成有源层106之后，采用等离子CVD法形成厚1000的氧化硅膜112作为栅绝缘膜，再形成厚至6000的主要由含0.2％钪的铝组成的膜。对该主要由铝组成的膜进行刻图，形成栅电极113。利用栅电极113作阳极，在含10％的酒石酸的乙二醇溶液中进行阳极氧化形成厚约2000的氧化层114。该氧化层114的存在允许在随后实施的杂质离子注入过程中形成偏移栅区。
使杂质离子注入到有源层内。若形成N沟型TFT，注入磷离子，若形成P沟型TFT，则注入硼离子。在此工艺过程中，以栅电极113和其周围氧化层114作掩膜，使杂质离子注入到区107和111内。形成已注入杂质离子的区域107和111分别作为源区和漏区。同时，以环绕该栅电极113的氧化层114作掩膜，形成偏移栅区108和110。也根据自对准方式，形成沟道形成区109(图3C)。
在杂质离子注入后，进行激光辐照，使经杂质离子注入被损伤的有源层退火，并激活已注入的杂质。此工艺可采用强光如红外光进行。采用等离子CVD法形成厚7000的氧化硅膜作层间绝缘膜，然而实施孔的形成工艺，以形成源电极116和漏电极117。并且在350℃的氢气氛中实施加热处理，以完成TFT(图3D)。
本实施例的TFT沟道形成区是由有可被看作单晶的结构的区域(单畴区)构成的。所以不防碍截流子的运动，并使之获得优良的特性。
根据本发明的结构，作为对单畴区的最低要求是使沟道形成区的尺度足够大。这提供了在制造TFT中的改进灵活性。
虽然本实施例表示了形成一个TFT的实例，但用各个单畴区形成多个TFT也是可行的。本说明书中所公开的本发明使得提供摆脱晶界影响的TFT是可能的。还可以提一种其特性具有耐压高、起伏小并能控制大电流的TFT。而且还可以提供一种TFT，在工作时不受晶界的有害影响，并具有低截止电流的特性。
实施例4
在本实施例中，通过将促进硅结晶化的金属元素选择引入到非晶硅膜中来制造具有不同特性的TFT。根据本实施例，不引入这种金属元素形成有源矩阵液晶显示器件的像素区中所设置的TFT，而通过引入这种金属元素来形成构成外围电路的TFT。
图8A-8E表示根据本实施例的制造工艺步骤。在图中左边的两个TFT是设于外围驱动电路和TFT(相应于图10的区域1和2)，而右边的一个TFT是设于矩阵区的TFT(相应于图10的区域3)。
在衬底(Corning 7059)10上形成厚2000的氧化硅的基层11之后，采用等离子CVD或低压热CVD淀积厚至500-1500的本征(I型)非晶硅膜12。随后，采用溅射，选择形成含镍浓度为1×1018cm-3的极薄的硅膜(厚5-200A)。采用溅射及自对准工艺，可完成硅膜13的选择形成。于是，将镍元素有选择地引入到非晶硅膜中(图8A)。
虽然，描述的是采用含镍的硅膜来引入镍的实例，但可采用其它方法，例如将含镍的溶液(可使用乙酸镍溶液等)添加到非晶硅膜的表面，将镍引入到非晶硅膜中。
以激光辐照非晶硅膜12的整个表面，如图8B所示，使非晶硅膜12结晶化。采用KrF准分子激光(波长248nm、脉冲宽度20ns)辐照激光。在进行激光辐照时，使样片加热至550℃。加热样片的方法包括一种将加热元件设置在固定衬底的衬底支架中，通过加热该衬底支架来加热样片的方法，及通过红外光辐照来加热样片的方法。
激光可包括XeF准分子激光(波长353nm)、XeCl准分子激光(波长308nm)或ArF准分子激光(波长193nm)。激光的能量密度是200-500mJ/cm2，如350mJ/cm2，对一点所的照射次数是2-10，如2次。激光辐照允许非晶硅膜的整个表面能结晶化。在此结晶化过程中，形成了多个单畴区121-123。
单畴区121和122与单畴区123稍有不同。区域121和122更像单晶硅，因为镍的作用所致，它们的缺陷较少，而区域123的缺陷数量较多。这些单畴区通过晶界100相互邻接。
图12A表示从上方观看到的图8B所示的状态。图12A表单畴区121-123。对如此所获得的硅膜采用光刻法刻图，形成岛状硅区142、142(外围驱动电路区)及143(矩阵区)，作为有源层。至少沟道形成区必须形成在单畴区。最好由一个单畴区构成形成每个TFT的有源层。
图12B表示单畴区和有源层(岛状硅区)之间的位置关系。在图2B中，构成有源层的岛状硅区141-143一般在各自单畴区121-123的内侧形成。另外，采用氧化硅作靶，在衬底温度为200-400℃如350℃，在含氧和氩的气氛，氩-氧比在0-0.5如0.1以下，进行溅射，淀积厚1000的氧化硅膜，作为栅绝缘膜。接着，进行低压热CVD，淀积厚3000-8000，如6000的硅膜(含0.1-2％磷)。形成氧化硅15和硅膜的工艺最好连续完成。然后，对硅膜刻图，以形成栅电极16a、16b和16c(图8C)。
采用栅电极作掩膜实行等离子掺杂，以把杂质(磷或硼)注入到硅区中。使用磷烷(PH3)和乙硼烷(B2H6)作掺杂气体。对磷加速电压是60-90KV如80KV，对硼是40-80KV如65KV。对磷的剂量是1××1015-8×1015cm-2如2×1015cm-2，对硼是5×1015cm-2。其结果，形成型杂质区17a和P型杂质区17b。
此后，实行激光辐照，激活杂质。采用KrF准分子激光(波长248nm，脉宽20Ds)进行激光辐照。另一方式是采用XeF准分子激光(波长353nm)、XeCl准分子激光(波长308nm)或ArF准分子激光(波长193nm)。激光的能量密度是200-400mJ/cm2如250mJ/cm2，对一点所需照射次数为2-10如2次。再有，当进行激光辐照时，使衬底加热至100-450℃如250℃。于是激活了杂质区17a-17c(图8D)。
当用激光辐照使杂质区17a-17c激活时，将样片加热至450-750℃优选500-600℃是有益的。这允许杂质区17a-17c的激活进行得更有效。
接着，采用等离子CVD，形成厚6000的氧化硅膜18作为层间绝缘体。再进行溅射，形成厚500-1000如800的氧化钼锡(ITO)，然后刻图形成像素电极10。在层间绝缘体形成接触孔，以便用由金属如氮化钛和铝制成的多层膜形成外围驱动电路的TFT的电极布线20a、20b及20c和矩阵像素电路的TFT的电极布线20d及20e。最后在350°的1大气压的氢气氛中实施退火30分钟，完成半导体电路(图8E)。
采用二次离子质谱仪(SIMS)，做为对根据本实施例所获得的TFT有源层中所含镍浓度分析之结果，从外围驱动电路区的TFT(由P沟和N沟型构成左边的2个TFT)检测到镍的浓度在1×1017-5×1017cm-2，从像素电路的TFT检测到镍的浓度为测量限度(1×1016cm-2)以下。
位于本实施例左边的外围驱动电路区的2个TFT其有源层内缺陷少、迁移率高、并能通过大的导通电流。由于右边所示的像素区的TFT的有源区包含测量限度以下的低浓度的镍，则可以降低由镍原子所引起截止电流。一般认为镍原子对载流子起陷阱中心作用，而引起截止电流的增加。
实施例5
图9A-9E表示根据本实施例的制造工艺步骤。在采用溅射在衬底上形成厚2000的氧化膜22后，实施低压热CVD，淀积厚200-1500如500的非晶硅膜23。用光致抗蚀胶掩蔽非晶硅膜23采用离子注入，有选择地注入镍离子。形成区域25，含有浓度为1×1015-1×1018cm-3如5×1016cm-3的镍。区域25的浓度为200-500，并随着选择最佳的加速电压。当如本实施例采用离子注入时，镍的浓度比实施例1更容易控制(图9A)。
将衬底在450-600℃如550℃的氮气氛中加热2小时。首先在掺镍区出现预结晶化。即在有助于单畴区生长的加热处理过程中形成晶核。
在使样片加热至550℃时，用激光辐照非晶硅膜23的整个表面，使该区结晶化。用KrF准分子激光(波长248nm，脉宽20ns)进行激光辐照。激光的能量密度为200-500mJ/cm2，如350mJ/cm2，对一点照射的次数为2-10次，如2次(图9B)。
其结果，硅膜被结晶化，并形成多个单畴区。邻接的单畴区被晶粒边界100分开。在如此获得的单畴区当中，单畴区23a可获得比单畴23b高的结晶度。更具体地讲，单畴区23a可具有比单畴区23b缺陷少的晶体结构。然而，镍元素在单畴区23a中的浓度比镍元素在单畴区23b的浓度高出很多。
对此硅膜进行刻图，形成岛状区26a(外围驱动电路区)和26b(矩阵像素元件区)。再进行等离子CVD，用四乙氧硅烷(Si(OC2H5)4，TEOS)和氧形成1000厚的氧化硅膜27，作TFT的栅绝缘膜。
接着，进行溅射，形成厚6000-8000如6000的铝膜(含0.2％的硅或钪)。可用钽、钨、钛或钼代替铝。形成氧化硅膜27和铝膜的工艺最连续进行。
对铝膜进行刻图，形成TFT的栅电极28a、28b和28c。使铝布线的表面阳极氧化形成厚2000A的氧化层29a、29b和29c。该阳极氧化是在含1-5％的酒石酸的乙二醇溶液中进行的(图9c)。
实行等离子掺杂，使杂质(磷)注入到硅区中。掺杂气体是磷烷(PH3)。加速电压为60-90KV，如80KV。剂量是1×1015-8×1018cm-2如2×1015cm-2。其结果，形成N型杂质区30a。另外用光致抗蚀胶掩蔽左边的TFT(N沟型TFT)，然后再实施等离子掺杂，使杂质(硼)注入到右边的外围电路区中的TFT(P沟型TFT)和矩阵区的TFT的硅区中。在此情况下，掺杂气体是乙硼烷(B2H6)。剂量是1×1015-8×1015cm-2，如5×1015cm-2，大于先前所注入的磷的剂量。于是形成P型杂质区30b和30c。
实施激光退火，激活杂质。用KrF准分子激光(波长248nm，脉宽20ns)进行激光辐照。激光的能量密度是200-400mJ/cm2如250mJ/cm2，对一点照射的次数是2-10次如2次(图9D)。
用TEOS作原材料实施等离子CVD，形成厚2000的氧化硅膜作层间绝缘膜，然后进行溅射，淀积厚500-1000如800的氧化锡铟(ITO)，经刻蚀形成像素电极32。在层间绝缘体31中形成接触孔，以便采用由金属加氮化钛和铝制成的多层膜形成外围驱动电路的TFT的源、漏电极布线33a、33b及33c和像素电路的TFT的电极布线33d及33e。上述工艺完成一个半导体电路(图9E)。
在如此制得的半导体电路中，外围驱动电路区的TFT(图中左边的两个TFT)具有较高的迁移率，能通过大的导通电流，设于矩阵区的TFT(图中右边的一个)是一个不能承受像外围驱动电路中的TFT所承受的导通电流那么大的导通电流的TFT，使其特征在于截止电流是相当小的。
实施例6
在本实施例中，通过以不同的浓度将促进结晶化的金属元素引入到非晶硅膜，有选择地设置具有预期特性的TFT。具体地讲，在有源矩阵型液晶显示器中，以高浓使金属元素(在本实施例中采用镍)引入到外围驱动电路区内，并以低浓度使金属元素引入到矩阵区内。
图11A-11E表示本实施例。左侧的2个TFT是构成外围电路区具有互补型的电路，图中右侧的TFT是设置于由多个像素构成的矩阵区的开关TFT。
在采用溅射在玻璃衬底10上形成2000厚的氧化硅膜11作基膜后，进行等离子CVD或代压热CVD形成厚500的非晶硅膜。然后，在非晶硅膜12的表面上有选择地形成含高浓度镍的薄膜13，并形成含低浓度镍的膜101(图11A)。
在此情况下，使用含浓度为1×1018cm-3镍的硅化镍膜作为含高浓度镍的膜13，并用含浓度为8×1016cm-3镍的硅化镍膜作为含低浓度镍的膜101。硅化镍膜的厚度为几十埃的量级。
这样的安排使得以不同浓度将镍选择引入到非晶硅膜是可行的。在将样片加热至550℃的状态下，用激光辐照样片，以便非晶硅膜12结晶。于是获得单畴区12a和12b。
单畴区12a含有比单畴区12b浓度高的镍。而且区域12a的点缺陷更少。所以，区域12a是个适合于形成具有高迁移率并能通过大导通电流的TFT的区域。另一方面，由于区域12b含低浓度的镍，作为有限迁移率之结果，此区域是个适合于形成具有低截止电流特性的TFT区域。
在形成如图11B所示的多个单畴区之后，实施类似于图8C所示的工艺，完成电路。
本发明使得在同一衬底上形成能高速工作的结晶硅TFT和以低截止电流为特征的非晶硅TFT成为可行。将本发明应用于液晶显示器将改善生产率及其特性。因而，从工业观点看，本发明是先进的。

Claims (9)

1.一种半导体器件，包括：
一个形成在绝缘表面上的结晶半导体岛；
在所述半导体岛上的源和漏区；
在所述源和漏区之间的沟道形成区；
与至少所述规定形成区相邻的栅绝缘膜；
与所述规定形成区相邻的栅电极，所述栅绝缘膜位于它们之间；
其中所述结晶半导体岛形成在不含有晶粒边界的单畴区；
其中包含的氢和卤族元素中的至少一个的浓度不高于1×1020cm-3；
其中所述半导体器件一个p-沟道薄膜晶体管，其迁移率在200-400cm2/Vs。
2.根据权利要求1的半导体器件，其中所述结晶半导体岛包含选自Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Ag、Au组成的组中的一种材料。
3.根据权利要求2的半导体器件，其中所述材料在所述结晶半导体岛中的浓度不高于5×1019cm-3。
4.根据权利要求1的半导体器件，其中所述结晶半导体岛是硅岛。
5.根据权利要求1的半导体器件，其中所述结晶半导体岛中含有的碳和氮的浓度不高于5×1018cm-3，氧的浓度不高于5×1019cm-3。
6.根据权利要求5的半导体器件，其中所述结晶半导体岛中含有的碳和氮的浓度不低于1×1016cm-3，氧的浓度不低于1×1017cm-3。
7.根据权利要求1的半导体器件，其中所述单畴区具有50μm或更大的晶粒尺寸。
8.根据权利要求1的半导体器件，其中所述半导体岛包括不高于1×1017cm-3的旋转密度。
9.根据权利要求1的半导体器件，其中所述半导体岛包括1×1016cm-3或更高的点缺陷。
CNB2004100435300A 1994-08-29 1995-08-29 使用单畴区的半导体器件 Expired - Fee Related CN100379023C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP22735894A JP3326020B2 (ja) 1994-08-29 1994-08-29 薄膜トランジスタの作製方法
JP227358/1994 1994-08-29
JP227358/94 1994-08-29
JP230647/1994 1994-08-31
JP23064794A JP3238581B2 (ja) 1994-08-31 1994-08-31 半導体回路
JP230647/94 1994-08-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB011034432A Division CN1156913C (zh) 1994-08-29 1995-08-29 用于电子光学器件的半导体电路及其制造方法

Publications (2)

Publication Number Publication Date
CN1545144A true CN1545144A (zh) 2004-11-10
CN100379023C CN100379023C (zh) 2008-04-02

Family

ID=26527630

Family Applications (3)

Application Number Title Priority Date Filing Date
CN95117182A Expired - Fee Related CN1078386C (zh) 1994-08-29 1995-08-29 制造半导体器件的方法
CNB2004100435300A Expired - Fee Related CN100379023C (zh) 1994-08-29 1995-08-29 使用单畴区的半导体器件
CNB011034432A Expired - Fee Related CN1156913C (zh) 1994-08-29 1995-08-29 用于电子光学器件的半导体电路及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN95117182A Expired - Fee Related CN1078386C (zh) 1994-08-29 1995-08-29 制造半导体器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB011034432A Expired - Fee Related CN1156913C (zh) 1994-08-29 1995-08-29 用于电子光学器件的半导体电路及其制造方法

Country Status (4)

Country Link
US (2) US5858823A (zh)
KR (1) KR100270367B1 (zh)
CN (3) CN1078386C (zh)
TW (2) TW403993B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543757A (zh) * 2012-02-16 2012-07-04 张家港意发功率半导体有限公司 提高沟渠型场效应管性能的低温工艺

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP3442500B2 (ja) * 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US6670640B1 (en) 1994-09-15 2003-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6331475B1 (en) 1995-01-12 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Method and manufacturing semiconductor device
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW383502B (en) 1995-06-01 2000-03-01 Seniconductor Energy Lab Kk Method of manufacturing semiconductor device
JP3261699B2 (ja) * 1995-10-03 2002-03-04 セイコーエプソン株式会社 アクティブマトリクス基板
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3472024B2 (ja) * 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3240258B2 (ja) * 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
JPH10228248A (ja) * 1996-12-09 1998-08-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその作製方法
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6674136B1 (en) 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
US6858898B1 (en) 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
US7679131B1 (en) 1999-08-31 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP2001345451A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd 薄膜半導体集積回路装置、それを用いた画像表示装置、及びその製造方法
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US6423605B1 (en) * 2000-11-09 2002-07-23 Gyrotron Technology, Inc. Method and apparatus for forming ultra-shallow junction for semiconductor device
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP4900756B2 (ja) * 2002-04-16 2012-03-21 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
KR100501700B1 (ko) * 2002-12-16 2005-07-18 삼성에스디아이 주식회사 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
JP4059095B2 (ja) * 2003-02-07 2008-03-12 セイコーエプソン株式会社 相補型薄膜トランジスタ回路、電気光学装置、電子機器
JP4059104B2 (ja) * 2003-02-28 2008-03-12 セイコーエプソン株式会社 相補型薄膜トランジスタ回路、ｃｍｏｓインバータ回路、電気光学装置、電子機器
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device
US7417252B2 (en) * 2003-07-18 2008-08-26 Samsung Sdi Co., Ltd. Flat panel display
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
JP5172079B2 (ja) * 2005-05-26 2013-03-27 株式会社ジャパンディスプレイイースト 画像表示装置の製造方法
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
KR101138869B1 (ko) * 2006-12-22 2012-05-14 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자의 제조방법
KR100976456B1 (ko) * 2007-12-29 2010-08-17 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 이용한유기전계발광표시장치의 제조방법
JP2011515834A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 均一な結晶シリコン薄膜を製造するリソグラフィ方法
KR102045730B1 (ko) * 2012-12-28 2019-12-03 엘지디스플레이 주식회사 인버터와 이를 이용한 구동회로 및 표시장치
CN103715269B (zh) * 2013-12-31 2015-06-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
NL8501676A (nl) * 1984-06-16 1986-01-16 Navire Cargo Gear Int Ab Luikafsluiting.
JPH01194351A (ja) * 1988-01-29 1989-08-04 Hitachi Ltd 薄膜半導体装置
US5051570A (en) * 1989-01-20 1991-09-24 Nec Corporation Liquid crystal light valve showing an improved display contrast
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
EP1119053B1 (en) * 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
CN1542929B (zh) * 1993-03-12 2012-05-30 株式会社半导体能源研究所 半导体器件的制造方法
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW447144B (en) * 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543757A (zh) * 2012-02-16 2012-07-04 张家港意发功率半导体有限公司 提高沟渠型场效应管性能的低温工艺
CN102543757B (zh) * 2012-02-16 2015-07-22 张家港意发功率半导体有限公司 提高沟渠型场效应管性能的低温工艺

Also Published As

Publication number Publication date
CN1078386C (zh) 2002-01-23
CN1156913C (zh) 2004-07-07
CN1312587A (zh) 2001-09-12
US5858823A (en) 1999-01-12
CN100379023C (zh) 2008-04-02
TW395008B (en) 2000-06-21
CN1119789A (zh) 1996-04-03
KR960009232A (ko) 1996-03-22
TW403993B (en) 2000-09-01
KR100270367B1 (ko) 2000-11-01
US20120268681A1 (en) 2012-10-25

Similar Documents

Publication Publication Date Title
CN1078386C (zh) 制造半导体器件的方法
CN1194378C (zh) 有源矩阵型显示设备
CN1043703C (zh) 半导体器件、其生产方法及其在液晶显示器的应用
CN1051877C (zh) 半导体器件及其制造方法
CN1197164C (zh) 具有薄膜晶体管的器件
CN1078014C (zh) 半导体器件及其制造方法
CN1126179C (zh) 晶体管和半导体电路
US6169292B1 (en) Thin film type monolithic semiconductor device
CN1057401C (zh) 半导体器件及其制造方法
CN1050221C (zh) 多结晶薄膜的形成方法和制造薄膜晶体管的方法
CN1052115C (zh) 半导体器件
CN1043103C (zh) 半导体器件及其制造方法
CN1045688C (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1169026A (zh) 半导体薄膜，半导体器件及其制造方法
CN1051640C (zh) 半导体器件及其制造方法
JP2003318194A (ja) 半導体装置およびその製造方法
JP3059337B2 (ja) 半導体装置およびその製造方法
JPH0832074A (ja) 半導体装置およびその製造方法
JPH0878690A (ja) 半導体回路
JP2002280560A (ja) 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置
JP2005526396A (ja) アクティブマトリクスディスプレイ装置およびその製造
JPH0786304A (ja) 半導体装置の作製方法
CN1877800A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402

Termination date: 20130829