CN1551048A - 图像再现装置和图像再现方法 - Google Patents
图像再现装置和图像再现方法 Download PDFInfo
- Publication number
- CN1551048A CN1551048A CNA2004100430858A CN200410043085A CN1551048A CN 1551048 A CN1551048 A CN 1551048A CN A2004100430858 A CNA2004100430858 A CN A2004100430858A CN 200410043085 A CN200410043085 A CN 200410043085A CN 1551048 A CN1551048 A CN 1551048A
- Authority
- CN
- China
- Prior art keywords
- pixel
- data
- piece
- image
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
- E04G23/00—Working measures on existing buildings
- E04G23/02—Repairing, e.g. filling cracks; Restoring; Altering; Enlarging
- E04G23/0266—Enlarging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Abstract
这里公开的图像再现装置包括一个段发生器,它被配置为基于输入的像素数据,生成一组包括不同位置的像素的段;以及一个像素处理器,它是被配置为顺次地处理由段发生器生成的段中包括的像素数据。
Description
相关申请的交叉引用
本申请按照35U.S.C§119的规定,要求2003年4月28日提交的日本专利申请No.2003-123986的优先权,在这里结合这个申请的全文来作为参考。
发明的背景
发明的领域
本发明涉及一种图像再现装置和一种图像再现方法。
相关技术的说明
通常,即使是在浓度测试和α混合中,在从由帧缓冲器读出当前值直到写入处理结果值的这段时间中,写入过程在相同的像素位置执行,也不能反映写入过程的结果,因此不能获得正确的处理结果。因此,在相关的技术中,有一种机构,将正在处理的像素的位置保存在像素处理器中,并与新近处理的像素的位置进行比较,以及当新近处理的像素的位置与正在处理的像素匹配的时候,等待处理的结束。
图1是示出了一个相关的图像再现装置的结构图。图1中所示的光栅化器10逐象素地执行扩展图像存储器中的多边形的处理。
例如,逐个像素的颜色是由内插的颜色确定的,内插的颜色是通过用一种叫做平滑阴影的方法给每个顶点的。在这种情况下,通过叫做零缓冲器算法的隐藏面消除算法,像素处理器20将隐藏在另一个物体后面不可见的物体隐藏(不再现)。这也叫做浓度测试。像素处理器20包括寄存器22和运算装置24,将存储器30中的帧缓冲器的值和来自光栅化器10的值顺次存储在寄存器22中,在运算装置24通过纹理映射和零缓冲器算法进行处理,然后再将其存储在寄存器22中。寄存器22的内容输出到可为帧缓冲器的存储器30。因此,当存储器30从寄存器22获得操作结果时,需要通过比较来确定正在被运算装置24处理的处理位置,和将要从存储器30中获取的处理位置是否互相匹配,并在这些处理位置相匹配的时候,等待相应的像素的处理的开始。
然而,随着LSI的时钟频率的增长,处理中的等待时间(从数据输入到图2中的寄存器22直到数据输出的时间)变得更长,因此需要保存的像素的数量增加了,这就导致比较器增大以及由于处理位置之间的匹配引起的阻塞率增长的问题。
另一方面,由于LSI的规模的增大,能够安装在LSI上的像素处理器的并行度增大了,但是在相关技术中,安装的许多像素处理器中只有一部分能够进行在小的多边形的处理中的操作,因此处理效率没有象电路规模一样地增长。
发明概要
为了达到上述及其它的目的,根据本发明的一方面,一种图像再现装置,包括:
段发生器,配置为基于输入的像素数据,生成一组包括不同位置中的像素的段;以及
像素处理器,配置为顺次地处理由段发生器生成的段中包括的像素数据。
根据本发明的另一方面,一种图像再现装置,包括:
数据缓冲器,被配置来保存多边形的光栅化的结果,其中,数据缓冲器将互相不冲突的光栅化的结果合并,并将它们作为一个光栅化的结果来保存;以及
像素处理器,被配置来从数据缓冲器获取光栅化的结果,并顺次地处理包括在光栅化的结果中的像素数据。
根据本发明的进一步的方面,一种图像再现的方法,包括:
基于输入的像素数据,生成一组包括在不同位置中的像素的段;以及
顺次地处理包括在生成的段中的像素数据。
根据本发明的更进一步的方面,一种图像再现的方法,包括:
保存多边形的光栅化的结果,将互相不冲突的光栅化的结果合并,并将它们作为一个光栅化的结果来保存;以及
从数据缓冲器获取光栅化的结果,并顺次地处理包括在光栅化的结果中的像素数据。
根据本发明的另一个方面,一种图形系统包括:
存储要再现的物体的顶点数据的存储器;
CPU,配置为从存储器中读出顶点数据来执行处理,并将处理的结果作为像素数据输出;以及
图像再现装置包括:
段发生器,配置为基于输入的像素数据,生成一组包括不同位置中的像素的段;以及
像素处理器,配置为顺次地处理由段发生器生成的段中包括的像素数据。
附图的简要说明
图1是示出了一个相关的图像再现装置的结构框图;
图2是说明在相关图像再现装置中存在的一个问题的框图;
图3是说明一个实施例中的块合并的原理图;
图4是说明根据这个实施例的图像再现装置的结构框图;
图5是说明该图像再现装置的结构的一个变型的框图;
图6是说明该图像再现装置的结构的另一个变型的框图;
图7是说明该图像再现装置的结构的又一个变型的框图;
图8是说明根据这个实施例的块合并装置的结构框图;
图9是说明块数据缓冲器和像素处理器之间的连接关系的框图;
图10是说明根据这个实施例的块合并装置的另一种结构框图;
图11是示出了在逐象素执行冲突确定并且逐象素合并块的情况下合并两个多边形的例子的图;
图12是示出了在逐象素执行冲突确定并且逐象素合并块的情况下合并两个多边形的另一个例子的图;
图13是一个流程图,它说明了在逐像素执行冲突确定并逐像素合并块的情况下的合并处理;
图14是示出了在逐象素执行冲突确定并且逐标记合并块的情况下合并两个多边形的一个例子的图;
图15是示出了在逐象素执行冲突确定并且逐标记合并块的情况下合并两个多边形的另一个例子的图;
图16是一个流程图,它说明了在逐像素执行冲突确定并以逐标记合并块的情况下的合并处理;
图17是示出了在逐标记执行冲突确定并且逐标记合并块的情况下合并两个多边形的一个例子的图图18是示出了在逐标记执行冲突确定并且逐标记合并块的情况下合并两个多边形的另一个例子的图;
图19是一个流程图,它说明了在逐标记执行冲突确定并逐标记合并块的情况下的合并处理;
图20是说明根据这个实施例的一种块数据存储/读取机制的框图;
图21是说明图20中的存储/读取机制中的处理的流程图;
图22是说明根据这个实施例的另一种块数据存储/读取机制的框图;
图23是一个流程图,它说明了在图22中的存储/读取机制中用于确定一个记录的步骤,像素处理器就是从这个记录开始处理的;
图24是说明当存在若干个相同的位置标记的时,标记的冲突确定的图;
图25是说明确定一个标记的处理原理图,其中像素数据就是通过使用一个表而被存储;
图26是说明图25中表的内容的图;
图27是示出了一个例子的图,这个例子说明了在通过使用该逻辑电路确定标记的情况下的逻辑电路;
图28是说明了块是由矩形形状内邻接定位的像素组成的一个例子的图;
图29是说明了块是由相互远离而被定位的像素组成的一个例子的图;
图30是示出了装备有根据该实施例图像再现装置的实时三维图形系统的硬件结构的实例图;
图31是示出了根据该实施例图像再现装置的结构的实例图;以及
图32示出了根据该实施例图像再现装置的结构的另一实例图。
实施例的详细说明
在该实施例中,在光栅化处理中,在启动/DDA(数字微分分析)处理之后,安排了一个缓冲器,若干个多边形的光栅化结果被缓冲和合并,然后被像素处理器处理。下面将给出进一步的细节。
图3是说明在这个实施例中的合并光栅化结果的原理图。如图3中所示,在该实施例中,介绍了“块”的概念,其中相邻的若干像素被集合在一起。在图3的例子中,一个块是由8×8=64个像素组成。在该实施例中,这个块是一个段。通过使用块的概念,这就保证了连续插入的像素是不在相同位置,然后像素处理器将该块进行处理。在小的基本图形(矩形、多边形)里,在一个块中有效像素的比例很低,因此执行如图3中所示的合并。在图3的实施例中,将两个基本图形合并并表示成为一个块中的像素。
图4是示出了根据该实施例图像再现装置的基本结构框图。如图4中所示,在根据该实施例的图像再现装置中,在光栅化器10和像素处理器10中附加地插入了块合并装置100和块数据缓冲器110。
光栅化器10在图像存储器上逐象素执行扩展多边形的处理。逐个像素的颜色是由内插的颜色确定的,内插的颜色是通过用一种叫做平滑阴影的方法给每个顶点的。光栅化器10将作为光栅化结果的逐像素的数据输出到块合并装置100。
块合并装置100将逐个像素的数据转换为逐块的数据,并执行数据的合并。将由合并产生的数据输出到块数据缓冲器110。在块合并装置100中,在合并块的时候,基于每个像素的浓度,会抛弃具有比较深的浓度的像素数据。也就是说,块合并装置100具有浓度测试的功能。块数据缓冲器110是一个数据缓冲器,并且像素处理器20就是从这块数据缓冲器110中获取块数据。
像素处理器20处理合并了的块数据。也就是,像素处理器20对块数据执行称为零缓冲器算法的隐藏面消除算法(浓度测试功能)。甚至就是在块合并装置100具有浓度测试功能的时候,像素处理器20也需要执行用来校正隐藏面消除的浓度测试。
如图4中所示的图像再现装置具有最基本的结构,将一个块数据缓冲器110和一个像素处理器10提供给一个块合并装置100。在块数据缓冲器110中同时地存储一块或更多的块数据是可能的。
图5是说明该图像再现装置的结构的一个变型的框图。在图5的例子中,提供若干像素处理器20给一个块合并装置100,并且在每一个像素处理器20上固定了一个存储器30。在图5的例子中,提供两个像素处理器20给一个块合并装置100。每个像素处理器20要处理的块数据由块的位置(X坐标、Y坐标)固定地确定。在块数据缓冲器110和像素处理器20之间建立了一一对应,并且块合并装置100确定由哪一个像素处理器20来处理块数据。
图6是说明该图像再现装置的结构的另一个变型的图。在图6的例子中,通过总线来连接像素处理器20和存储器30。该总线可以是单总线或多总线。当存储器30在不同于像素处理器20的芯片上形成的时,图6中的例子有效的。在这种情况下,每一个像素处理器20可以访问存储器30的全部区域。
图7是说明该图像再现装置的结构的又一个变型的图。在图7的例子里,提供了多个像素处理器20,但是,没有限制块数据缓冲器110和像素处理器20之间的连接关系。也就是,每个像素处理器20要处理的块数据是任选的,并且当像素处理器20可用时处理下一个块数据。换句话说,每一个像素处理器20可以处理任何位置中的块数据。因此,像素处理器20之间的负荷分配变得简单。然而,需要一个不能同时处理相同位置上的块的机制。
图8是详细说明根据该实施例的块合并装置100的结构框图。如图8所示,根据该实施例的块合并装置100包括像素合并器120、屏蔽缓冲器122、数据缓冲器124以及信号发生器126。
像素合并器120检查由不同图元所产生的像素是否合并。在图8的例子中,将块数据缓冲器110中所存储的块所包含的像素的深度也输入到像素合并器120。因此,像素合并器120将存储在块数据缓冲器110中的像素数据的浓度和从光栅化器10输入的像素数据进行比较,并抛弃具有比较深的浓度的像素数据。即可以说,图8中的块合并装置100也具有浓度测试功能。
屏蔽缓冲器122将每一个像素是否被执行写入作为一个状态保存在块数据缓冲器110中。这个状态由每像素1位数据组成。
数据缓冲器124临时地保存每个像素的参数。基于RP状态和溢出标志,信号发生器126确定是否刷新块数据缓冲器110,并启动像素处理器20的控制器。
覆盖(coverage)和像素参数是从光栅化器10输入的数据。覆盖是指示像素参数是有效还是无效的信息,也就是说,覆盖是指示其处于三角形之内或之外的信息。RP状态是指示像素处理器20是否在进行处理中的状态信息,它是从像素处理器20输入的。
从数据缓冲器124输出到块数据缓冲器110的块数据是32位×每像素(6至8个参数),它在每个周期被写入到块数据缓冲器110。块数据缓冲器110确定输入的块数据是涉及哪一个块的,然后将块数据写入到确定的块中。像素合并器120确定块数据是否实际写入。也就是,在执行了写处理的时候,像素合并器120将写信号输出到块数据缓冲器110。
图9是示出了块数据缓冲器110和像素处理器20之间的连接关系。在图9所示的例子中,提供了16个块数据缓冲器110和32个像素处理器20。因此,理论上讲,块数据缓冲器110和像素处理器20具有比率为16∶32的全X条结构,但是在该实施例中,采用了将四个块数据缓冲器110和八个像素处理器20连接到四根256位总线中的每一根的结构。用1024位的总线将块合并装置100和块数据缓冲器110相连。
图10详细地示出了根据该实施例的块合并装置100的另一种配置的结构框图。在这个例子里,将如图10中所示的信息组提供给每一个像素。因此,在这个实施例中,图10中所示的信息组的数目必须和标记中的像素的数目相同。由于在这个实施例中,2×2=4个像素组成一个标记,所以对于一个标记需要四个如图10所示的信息组。
如图10所示,相应于一个像素的块合并装置100包括块数据地址计算器130、块刷新控制器132、缓冲器134、值比较电路136以及AND电路138。
块数据地址计算器130计算出块数据缓冲器110中的一个地址,这个块数据缓冲器110中保存了包括要处理的像素的X和Y坐标的块数据。
块刷新控制器132确定从光栅化器10输入的像素或标记数据与块刷新控制器132中的像素或标记数据是否互相冲突。换句话说,块刷新控制器132根据数据的像素浓度来确定留下哪个数据。
当数据互相冲突的时候,块刷新控制器132恰好在这时将块数据缓冲器110中的块数据发送到像素处理器20,定义一个新的块,并将从光栅化器10输入的像素数据写入新的块。此外,如果基于像素浓度等等能够确定要留下的数据,块合并装置100确定是从光栅化器10输入的像素数据被抛弃,还是从光栅化器10输入的像素数据被重写入块数据缓冲器110。
缓冲器134是简单的FIFO,并且保存有上述处理期间从光栅化器10输入的像素数据。值比较电路136将从光栅化器10输入的像素浓度浓度1与块数据缓冲器110中的像素浓度浓度2进行比较。然后,它根据浓度1浓>度2、浓度1≥浓度2、浓度1≤浓度2、浓度1<浓度2、浓度1≠浓度2、浓度1浓=度2以及常规重写来确定一个值比较结果。也就是说,基于值比较电路136的比较结果,块合并装置100执行浓度测试并放弃从光栅化器10输入的像素数据和块数据缓冲器110中相同位置的像素数据中的一个。
在从光栅化器10输入的像素是无效的并且块数据缓冲器110中的像素是也无效的时候,AND电路138执行AND操作。
图11和图12是说明了逐像素地合并块的处理原理图,图11是说明了当多边形并列地安排在不同的块中时的合并的图,而图12说明了当多边形在不同的块中相互重叠的时的合并的图。
在如图11和12所示的合并处理中,逐像素地确定各块中的像素是否相互冲突,并以逐像素地来合并块。在图11中的例子中,假定存储在块数据缓冲器110中的块1和从光栅化器10输入的块2在相同的位置。在图11中的例子中,存储在块数据缓冲器110中的块1中的像素数据与从光栅化器10输入的块2中的像素数据不互相重叠。因此将来自两个多边形的像素数据合并到一个块1中,并且作为一个块数据存储在块数据缓冲器110中。因此,这两个多边形的像素由一个像素处理器20来进行处理。
另一方面,在图12中的例子中,存储在块数据缓冲器110中的块1中的像素数据和从光栅化器10输入的块2中的像素数据彼此重叠。也就是,这些像素数据在相同的X坐标和Y坐标上。因此,仅仅将块2中的新的像素加到块1中没有数据存在的像素上,而将剩余的块2中的像素生成作为新的块2的像素。因此,这两个多边形的像素被分别地作为两块块数据存储在块数据缓冲器110中,并分别地由像素处理器20来进行处理。
在如图11和图12中所示的合并方法中,占空系数增加了,但是,下一像素的第一推导计算根据合并的结果而不同。
图13是一个用于说明象图11和图12中所示那样,逐个像素的合并处理的流程图。如图13所示,确定包括从光栅化器10输入的光栅化的位置的块,是否存在于块数据缓冲器110中,如果这个块存在,那么获取这个块(步骤S110)。步骤S110中的这个处理是由块合并装置100的块数据地址计算器130来执行。
然后,块合并装置100获取一个标记中的像素(步骤S120)。接下来,块合并装置100确定要合并的两个块是否在相同的位置,以及在各标记中是否有任何像素发生了冲突(步骤S130)。当没有任何像素发生冲突的时候(步骤S130:否),附加地将像素数据写入到现有的块中(步骤S170)。
另一方面,如果有任何像素发生了冲突(步骤S130:是),那么,仅仅将不冲突的像素附加地写入到现有的块,并从写的数据中删除已经写入的像素数据(步骤S140)。接下来,在刷新了块(步骤S150)之后,块合并装置100将块清零(步骤S160)。然后,块合并装置100将剩余的像素数据写入到这个新的块中。
从步骤130到步骤170的处理是由块合并装置100的块刷新控制器132来执行的。关于冲突是否发生了的状态确定是由值比较电路136和AND电路138来执行的。
然后,光栅化器10来确定光栅化是否结束了(步骤S180)。当光栅化没有结束的时候(步骤S180:否),光栅化器10移到下一个标记(步骤S190),如果在移动之后存在一个包括光栅化位置的块,获取这个块(步骤S200),然后,重复上述从步骤S120开始的处理。步骤S200的处理是由块合并装置100的块数据地址计算器130来执行的。
另一方面,在步骤S180中,确定光栅化已经结束之后(步骤S:是),结束这个处理。
图14和图15是说明以逐个标记为基础的合并块的处理原理图。如上所述,在该实施例中,一个标记是由2×2=4个像素组成的。图14是当多边形并列地安排在不同的块中时,说明合并的图,而图15说明了当多边形在不同的块中相互重叠的时候的合并的图。
在如图14和15所示的合并处理中,以逐个像素为基础确定各块中的像素是否相互冲突,并以逐个标记为基础来合并块。在图14中的例子中,存储在块数据缓冲器110中的块1中的像素数据,和从光栅化器10输入的块2中的像素数据并没有逐个像素地重叠。因此将由两个多边形生成的像素数据合并到一个块1中,并且作为一个块数据存储在块数据缓冲器110中。因此,这两个多边形的像素由一个像素处理器20来进行处理。
另一方面,在图15中的例子中,存储在块数据缓冲器110中的块1中的像素数据和从光栅化器10输入的块2中的像素数据,以逐个像素为基础地彼此重叠。也就是,这些像素数据在相同的X坐标和Y坐标上。因此仅仅将块2中的没有像素冲突的标记作为新的像素(标记)加到块中,也就是,当一个标记中的四个像素中的任何一个和现有的标记中的像素冲突的时候,不将这四个像素加到现有的块中。将剩余的块2中的像素(标记)写入到新的块2的像素(标记)中。从而,这两个多边形的像素作为两块块数据分别地存储在块数据缓冲器110中,并分别地由像素处理器20来进行处理。
与如图11和图12中所示的合并方法相比,图14和图15中所示的合并方法一样的方面是,占空系数轻微增加了,下一像素的第一推导计算根据合并的结果而不同。
图16是一个用于说明象图14和图15中所示的逐个标记的合并处理流程图。图16中所示的合并处理,与图13中所示的合并处理在步骤S220不同。
也就是,在图16中,在步骤120之后,需要确定是否在相同的位置存在一个块,以及在组成块的标记中的任何一个像素是否发生了冲突(步骤SS220)。当没有任何冲突发生的时候(步骤S220:否),将标记作为像素数据写入到现有的块中(步骤S170)。
另一方面,如果标记中的任一像素发生了冲突(步骤S220:是),那么,刷新块(步骤S150)并将块清零(步骤S160)。也就是,将标记中的同时处理的四个像素全部写入到现有的块数据缓冲器110或是写入到新生成的块中。
图17和图18是说明以逐个标记为基础地执行冲突确定,并以逐个标记为基础合并块的处理原理的图。图17是说明了当多边形并列地安排在不同的块中的时候的合并的图,而图18说明了当多边形在不同的块中相互重叠的时候的合并的图。
在如图17和18所示的合并处理中,以逐个标记为基础确定各块中的像素是否相互冲突,并以逐个标记为基础来合并块。在图17中的例子中,基于逐个象素,存储在块数据缓冲器110中的块1中的像素数据,和从光栅化器10输入的块2中的像素数据彼此并不重叠,但是基于逐个标记,它们就互相重叠。
因此,将由两个多边形生成的像素数据合并到块1和块2中。从而,这两个多边形地像素由一个像素处理器20来进行处理。
相似地,图18中的例子也一样,基于逐个标记,存储在块数据缓冲器110中的块1中的像素数据和从光栅化器10输入的块2中的像素数据彼此重叠。也就是,当已经将像素数据写入到相同位置上的标记中的时候,不论相同位置上的像素数据是否实际上存在,标记互相冲突是确定的。
因此仅仅将块2中没有发生冲突的标记附加地写入到块1,换句话说就是,如果已经将像素数据已经写入了位于相同位置的现有标记,那么不需要将相同位置上的标记加到现有的块中。将块2中剩余的像素(标记)写入到新的块2。从而,这两个多边形的像素作为两块块数据分别地存储在块数据缓冲器110中,并分别地由像素处理器20来进行处理。
图17和图18中所示的合并方法中,占空系数增加了,但在标记中对下一像素的第一推导计算是不变的。由此,合并机制可以简化。也就是,通过仅仅确定存储在块数据缓冲器110中的块数据以逐个标记为基础是有效还是无效,就能确定是否能将包括从光栅化器10输入的有效像素的标记,附加地的写入块数据缓冲器110中。
图19是一个用于说明象图17和图18中所示的逐个标记的合并处理的流程图。图19中所示的合并处理,与图16中所示的合并处理在步骤S240不同。
也就是,在图19中的合并处理中,在步骤120之后,需要确定是否在相同的位置存在一个块,以及是否已经将像素数据写入到了相同位置上的标记中(步骤SS240)。当没有将像素数据写入到相同位置上的标记的时候(步骤S240:否),将标记作为像素数据写入到现有的块中(步骤S170)。
另一方面,如果已经将像素数据写入到了相同位置上的标记中(步骤SS240:是),那么,刷新块(步骤S150)并将块清零(步骤S160)。然后,将这个标记中的像素数据写入到新的块中。
顺便说一句,到目前为止,通过图11至图19说明的块的合并中,还没有考虑每一个像素的浓度,这点是阐明了的。也就是执行从图11至图19中的合并的块合并装置100,被认为是不包括浓度测试功能的,或是被认为是在再现例如半透明的多边形这样的不能浓度测试的多边形的时候使用的。
图20是示出了一种存储/读取机构的实施例图,这种存储/读取机构允许块合并装置100从块数据缓冲器110读取块数据,并且允许像素处理器20从块数据缓冲器110获取块数据。在图20中的例子中,存储/读取机构是由多个合并数据缓冲器200组成的。合并数据缓冲器200的有效标记v、比较标志c以及块位置x和y是通过块合并装置100的块数据地址计算器130形成的。块数据d指示块数据缓冲器110中块数据的存储区域。
块数据缓冲器110中的记录可以分类为,正在由像素处理器20处理的块,正在等待像素处理器20处理的有效块,以及已经被像素处理器20处理了的无效块。
有效标志v指示有效块数据是否存储在合并数据缓冲器200的每一个记录中。图20中的例子示出,当有效标志v为1的时候,该记录有效,而当有效标志v为0的时候,该记录无效。
比较标志c指示该记录是否是要用块合并装置100来比较的块。在图20的例子中,当比较标志c为1的时候,块合并装置100将块的记录与从光栅化器10输入的块进行比较,而当比较标志c为0的时候,它不进行比较。当块合并装置100新写入一个记录的时候,比较标志c开启,设置为1。在写入时发生了冲突的时候,记录的比较标志c关闭,设置为0。也就是,关于已经合并了的块,它的比较标记c为0。同样关于由像素处理器20开始其的处理的记录,它的比较标记c也设为0。因此,在处理中,通过块合并装置100可以避免在块中的错误的重写入。
块位置x和y保存块的X和Y坐标(位置信息)。在图20的例子中,块位置x和y各为14位的信息。块合并装置100能够根据这些块位置x和y,确定在相同位置上的块是否存在于块数据缓冲器110中。
块数据d是8×8=64像素的信息。也就是,块数据d是记录中的具体像素数据。
块合并装置100指定这些有效标记v、比较标记c以及块位置x和y来访问块数据缓冲器110。在命中的情况下,块合并装置100能够获取块数据d,但是在没有命中的情况下,没有块数据存在,因此新生成一个块。
开始指针(begin pointer begin)是指示下一个要处理的块数据记录的指针。因此,像素处理器20从由开始指针指示的记录中取出块数据并处理它。当由像素处理器20进行的处理开始时,开始指针移动到下一个记录。
关于处理已经开始的记录,像素处理器20将比较标记c设置为0。此外,关于其处理已经结束的记录,像素处理器20将有效标记v设置为0。
图21是说明图20中的存储/读取机构的处理内容的流程图。如图21所示,第一次获取了标记位置(步骤S300)。然后获取一个块位置(步骤S310)。
接下来,获取像素处理器数(M)。该像素处理器数(M)是用于指定多个像素处理器20中的哪一个来执行处理的信息。通过指定来执行处理的像素处理器20,来指定执行块合并的块合并装置100。步骤S300、步骤S310和步骤S320的处理是由光栅化器10来实现的。
其后,指定的块合并装置100搜索合并数据缓冲器200,并确定作为一个将被处理的目标的那个块现在是否存在于块数据缓冲器110中(步骤S330)。
当作为要处理的目标的那个块存在于合并数据缓冲器200中时(步骤S330:是),需要确定像素之间是否发生了冲突(步骤S350)。
当在像素之间没有发生冲突的时候(步骤S350:否),将从光栅化器10输入的标记写入到合并数据缓冲器200中的块数据d中(步骤S370)。
当在步骤S350中,确定像素之间发生了冲突的时候(步骤S350:是),或是在上述的步骤S330中,确定作为要处理的目标的块没有存在于合并数据缓冲器200中时(步骤S330:否),块合并装置100一直等待直到检测到一个无效块。换句话说就是,它一直等待直到检测到允许新的写入。然后,将标记写入到新的块(步骤S370)。
步骤S330、步骤S350、步骤S360、以及步骤S370中的处理是由块合并装置100来实现的。
在步骤S370之后,需要确定光栅化是否结束(步骤S380)。当光栅化没有结束的时候(步骤S380:否),执行到下一个标记的移动(步骤S390),然后重复上述从步骤S300开始的处理。
另一方面,当光栅化结束了的时候(步骤380:是),这个处理结束了。步骤S380和步骤S390中的处理是由光栅化器10来实现的。
图22是示出了存储/读取机构的结构一种变型的图。如图22中所示的存储/读取机构是通过将一个合并状态缓冲器210加到合并数据缓冲器200上来配置的。
合并状态缓冲器210包括相同位置的块的顺序o,以及块中无效的像素数f。相同位置的块的顺序o是一种如下情况的信息,即当多个相同位置的上的块存在于块数据缓冲器110的时候,用来指定它们的生成顺序的信息。也就是,当在某个位置只有一个块存在的时候,相同位置的块的顺序o为0,而当有两个块存在的时候,第一个生成块的相同位置的块顺序o为0,第二个生成块的相同位置的块顺序o为1。以下,与上述相似,每一次生成相同位置上的块,相同位置的块的顺序o的值逐一增加。另一方面,将正在被像素处理器20处理的记录的相同位置的块顺序o存储为15,这是最大值。
块中无效的像素数f是指示有多少无效的块数据存在于记录中的信息。在这个实施例中,无效的像素数的可能值是0至64。然而,将正在被像素处理器20处理的记录的块中无效的像素数f存储为127,这是最大值。
此外,如图22中所示的块数据缓冲器110,指示下一个要被像素处理器20处理的记录的开始指针不存在。当像素处理器20试图从块数据缓冲器110获取块数据的时候,它选择块中具有最小无效的像素数f的记录,并从这个记录开始处理。在图22的例子中,块中最小无效的像素数f是3,因此像素处理器20从这个记录获取块数据并处理它。
当存在多个相同位置的块时,选择具有最小的相同位置的块顺序o的记录。接下来,按照块数据生成的顺序来执行像素处理器20中的处理。
关于通过像素处理器20启动其处理的记录,将比较标记c设为0,以及将相同位置的块顺序o和块中无效的像素数f各自设为最大值。此外,将所有的相同位置的块的顺序o的值减去一。当像素处理器20中的处理结束的时候,将有效标记v设为0。
还应注意到,如图22中所示的块数据缓冲器110的合并处理和图21中是一样。但是,确定从哪个记录开始由像素处理器20进行处理的过程,与图21中的不同。
图23是说明确定从那个记录开始由像素处理器20进行处理的过程流程图。
如图23中所示,像素处理器20重复地访问合并状态缓冲器210中的各个记录,选择块中具有最小无效像素数f和最小相同位置的块的顺序o的记录,并获取这个记录中的块数据d(步骤S410),然后,它开始处理获取到的块数据d(步骤S420)。
接下来,需要确定是否有任何其它相同位置的块存在于块数据缓冲器110中(步骤S430)。如果没有其它相同位置的块存在(步骤S430:否),结束处理。
另一方面,如果存在其它相同位置的块,将所有相同位置的块的顺序o的值减去一,(步骤S440)。然后,结束处理。
图24是说明与上述内容不同的合并处理的原理图。一个2×2的方框代表一个标记。这里假定标记SP1至SP6是按照时间的顺序输入的。
在输入标记SP1的这一时刻,生成新的标记SP10(父标记),并将像素数据存储在其中。接着,输入标记SP2,但是,标记SP2中的像素数据与现有的标记SP10中的像素数据相冲突,因此生成一个新的标记SP11(子标记),并将该像素数据存储在其中。
其后,输入标记SP3,由于标记SP3中的像素数据不和第一标记SP10中的像素数据相冲突,所以将它存储在标记SP10中。
然后,输入标记SP4,但是,这个标记SP4中的像素数据和现有的标记SP10和SP11中的像素数据相冲突,由此,生成一个新的标记SP12(孙标记),并将像素数据存储在其中。
其后,输入标记SP5,但是,这个标记SP5中的像素数据和现有的标记SP10、SP11和标记SP12中的像素数据相冲突,由此,生成一个新的标记SP13(曾孙标记),并将像素数据存储在其中。
接下来,输入SP6,由于标记SP6中的像素数据不和现有的标记SP11中的像素数据相冲突,所以将它存储在标记SP11中。
如上所述,在图24中的例子中,当在相同的位置上存在多个标记的时候,从现有的标记中找到一个其中没有冲突发生的标记。
图25是说明一种用于确定通过使用表300而将输入的标记中的像素数据进行存储的方法的图。在图25中,将现有的标记(在这个例子中是,父标记、子标记和孙标记)和新输入的标记输入到表300。基于输入的标记和存储在表300中的信息,表300输出新输入的标记将要写入其处的标记。在这个例子里,新输入的标记可以写入子标记中,并输出这个信息。
如图26中所示,在表300中存储相应于分别存储在父标记、子标记、孙标记和曾孙标记中所有模式的像素数据、以及存储在新输入的标记中的所有模式的像素数据的输出的目标。
图27是示出了通过逻辑电路配置表300的一实施例图。如图27中所示,这个逻辑电路是通过组合如图所示的AND电路AN1、NOR电路NR1以及OR电路OR1来构成的。
在每一个标记中,1指示像素数据存在的情况,0指示没有像素数据存在的情况。通过输入有关新输入的标记中的像素数据、父标记、子标记、孙标记和曾孙标记的位置信息,可输入2位的操作结果a[1]、a[0]。
当操作结果a[1]、a[0]是1、1的时候,这意味着写入的目标是父标记;当操作结果a[1]、a[0]是1、0的时候,这意味着写入的目标是子标记;当操作结果a[1]、a[0]是0、1的时候,这意味着写入的目标是孙标记;当操作结果a[1]、a[0]是0、0的时候,这意味着写入的目标是曾孙标记。
图28示出以与上述描述相似的信息组形式组成的块的例子。在图28中,一个块是由4×4=16个像素组成的。因此,图28示出八个块。如果每个块是由被定位在矩形中相互邻接的像素组成的,那么,邻接的像素之间的的操作是很便利的。
图29示出了一个块是以交错的形式组成的例子。在图29中,一个单元是由8×8=64个像素组成。在一个单元中,位于“1”中的像素被定义为一个块;位于“2”中的像素被定义为一个块;位于“3”中的像素被定义为一个块;位于“4”中的像素被定义为一个块。也就是,块定义为彼此之间远离的一组像素。
假定这里存在四个像素处理器20,这四个像素处理器可以分立地处理四个块。也就是,根据图29中的一个方面,像素处理器20中的负荷分配变得很容易。
这个实施例用于实时三维图形系统诸如图30中所示游戏机。一个控制器1、一个DVD驱动器2、一个硬盘驱动器3以及一个通信装置4连接到低速总线,而图像再现装置8也经由总线桥5连接到这里。一个外部存储器21和一个CPU6连接到图像再现装置8。
用于游戏等等的应用软件存储在设置在DVD驱动器2中的媒介(DVD)中,通过CPU6并借助于CPU存储器7来执行所述应用软件,并且通过执行不同种类的处理来更新三维空间数据,以便响应来自控制器1的用户的操作。因此,多边形数据从CUP6传输到图像再现装置8,并且执行诸如上述的图像再现操作。
特别地,CPU6从CPU存储器7中获取顶点数据来再现物体,而CPU6完成几何处理。将几何处理的结果传送到图像再现装置8。图像再现装置8在这完成光栅化处理,在光栅化处理结束的时候发送完成通知到CPU6,并等待来自CPU6的下一个数据。通过重复这样的处理,执行再现处理。
顶点数据包括多样的信息,例如顶点的坐标、颜色、纹理数据和法向矢量等,然后CPU6执行必要的操作。
作为从图像再现装置8输出的再现结果的图像数据,通过D/A转换器9变成视频信号输出,然后它被传送到没有示出的显示器来显示。该显示器可以是专用显示器,也可以是TV、计算机等的显示器。显示器上的显示区叫做屏幕。
图31借助于模块而示出了根据该实施例的图像再现装置8的实例图。图像再现装置8的结构可以是图4、图5、图6和图7中的任意一种。从几何处理装310,将多边形上的数据输入到图像再现装置8的光栅化器10。几何处理装置310可以是CPU6。在图31的例子中,存储器30存在于图像再现装置8的内部。
图32示出了图像再现装置8的一个变型,存储器30存在于图像再现装置8的外部。也就是,存储器30可存在图像再现装置8的内部或外部。
如上所述,根据该实施例,通过保证每一个像素数据在不同的像素位置上,可以将像素处理器20确定像素位置现在是否正在被处理的这个步骤省略。
此外,通过将矩形形状中相互邻接的像素数据整合块,可以提高局域性,并且能够提高读取纹理数据等等的效率。
进一步地,相互远离的像素数据作为一个块而被共同处理,像素处理器20之间的负载分布可以很容易。
此外,像素处理器20可以顺次从块数据缓冲器110中获取块数据,并顺序处理它。特别地,由于提供了多个像素处理器20,像素处理器20可以分别地处理块数据,因此可以提高像素处理器20的有效率。
另外,块合并装置100把像素数据不互相冲突的多个块合并成一个块,因此可以减少由像素处理器20处理的块数。
此外,介绍了由两个或多个像素方块组成的“标记”的概念,而合并块的处理是在逐个标记的基础上来执行的,因此邻域的计算成为可能。例如,能够从邻近的像素数据的差值中获得第一推导值。
再者,由于提供了多个块数据缓冲器110,即使在一些多边形的处理逸出了一个块数据缓冲器110的范围的时候,可以保存块数据直到另一个多边形的处理再次进入这个块数据缓冲器110的范围。
进一步地,如果存储在块数据缓冲器110中的块的坐标位置是固定的,可以减少从块数据缓冲器110到像素处理器20的接线。
此外,如果由块数据缓冲器110来执行浓度测试,那么像素处理器20就不能处理最后成为隐藏面的像素。
Claims (19)
1.一种图像再现装置,包括:
段发生器,配置为基于输入的像素数据,生成一组包括不同位置的像素的段;以及
像素处理器,配置为顺次地处理由段发生器生成的段中包括的像素数据。
2.根据权利要求1所述的图像再现装置,其中,所述段是一组定位在矩形形状内相互邻接的像素。
3.根据权利要求1所述的图像再现装置,其中,所述段是一组定位为相互远离的像素。
4.一种图像再现装置,包括:
数据缓冲器,配置为保存多边形的光栅化的结果,其中,数据缓冲器将互相不冲突的光栅化的结果合并,并将它们作为一个光栅化的结果来保存;以及
像素处理器,配置为从数据缓冲器获取光栅化的结果,并顺次地处理包括在光栅化结果中的像素数据。
5.根据权利要求4所述的图像再现装置,进一步地包括一个段发生器,它被配置为基于输入的像素数据,生成一组包括不同位置的像素的段,并将它们作为光栅化的结果存储在数据缓冲器中,其中,段生成器读取已经存储在数据缓冲器中相同坐标位置上的光栅化结果,然后当读取光栅化结果中所包含的像素数据和输入的像素数据相互不冲突的时候,将读取的光栅化结果中所包含的像素数据和输入的数据合并,并将它们作为一个光栅化的结果存储到数据缓冲器中。
6.根据权利要求5所述的图像再现装置,其中当合并多个光栅化结果的时候,段发生器在两个或多个像素方块的合并单元中执行合并处理。
7.根据权利要求4所述的图像再现装置,其中,数据缓冲器有多个。
8.根据权利要求7所述的图像再现装置,其中,在每一个数据缓冲器中所存储的段的坐标位置是固定的。
9.根据权利要求4所述的图像再现装置,其中,段发生器包括浓度测试的功能。
10.一种图像再现的方法,包括:
基于输入的像素数据,生成一组包括在不同位置中的像素的段;以及
顺次地处理包括在生成的段中的像素数据。
11.根据权利要求10所述的图像再现的方法,
其中,段是一组定位在矩形形状内相互邻接的像素。
12.根据权利要求10所述的图像再现的方法,
其中,段是一组定位为相互远离的像素。
13.一种图像再现的方法,包括:
保存多边形的光栅化结果,将相互不冲突的光栅化结果合并,并将它们作为一个光栅化的结果来保存;以及
从数据缓冲器获取光栅化结果,并顺次地处理包括在光栅化的结果中的像素数据。
14.根据权利要求13所述的图像再现的方法,进一步包括生成:
基于输入的像素数据,生成一组包括在不同位置中的像素的段,并将它们作为光栅化的结果存储在数据缓冲器中;
读取已经存储在数据缓冲器中相同坐标位置上的光栅化结果;以及
当读取的光栅化结果中所包含的像素数据和输入的像素数据相互不冲突的时候,将读取的光栅化结果中所包含的像素数据和输入的数据合并,并将它们作为一个光栅化的结果存储到数据缓冲器中。
15.根据权利要求14所述的图像再现的方法,其中,当合并多个光栅化结果的时候,合并处理是在两个或多个像素方块的合并单元中执行的。
16.根据权利要求13所述的图像再现的方法,其中,数据缓冲器有多个。
17.根据权利要求16所述的图像再现的方法,其中,在每一个数据缓冲器中所存储的段的坐标位置是固定的。
18.根据权利要求13所述的图像再现的方法,其中,当将光栅化结果存储到数据缓冲器的时候,执行浓度测试,并将具有比较深的浓度的像素数据抛弃。
19.一种图形系统包括:
存储要再现的物体的顶点数据的存储器;
CPU,配置为从存储器中读出顶点数据来执行处理,并将处理的结果作为像素数据输出;以及
图像再现装置包括:
段发生器,配置为基于输入的像素数据,生成一组包括不同位置的像素的段;以及
像素处理器,配置为顺次地处理由段发生器生成的段中包括的像素数据。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003123986A JP3966832B2 (ja) | 2003-04-28 | 2003-04-28 | 描画処理装置、及び、描画処理方法 |
JP2003123986 | 2003-04-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1551048A true CN1551048A (zh) | 2004-12-01 |
Family
ID=33296687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004100430858A Pending CN1551048A (zh) | 2003-04-28 | 2004-04-28 | 图像再现装置和图像再现方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7161603B2 (zh) |
JP (1) | JP3966832B2 (zh) |
KR (1) | KR20040093432A (zh) |
CN (1) | CN1551048A (zh) |
TW (1) | TWI250785B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8730249B2 (en) | 2005-12-19 | 2014-05-20 | Nvidia Corporation | Parallel array architecture for a graphics processor |
CN103974062A (zh) * | 2013-06-24 | 2014-08-06 | 福州瑞芯微电子有限公司 | 图像显示装置、图像显示系统和图像显示方法 |
CN104424652A (zh) * | 2013-09-06 | 2015-03-18 | 英特尔公司 | 用于缩减对于检索纹理图像的存取的技术 |
CN105051788A (zh) * | 2013-03-14 | 2015-11-11 | 微软技术许可有限责任公司 | 使用多个图元进行图形处理 |
CN106155924A (zh) * | 2015-04-08 | 2016-11-23 | Tcl集团股份有限公司 | 图片合并方法、装置及智能设备 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7053893B1 (en) * | 2003-12-15 | 2006-05-30 | Nvidia Corporation | Position conflict detection and avoidance in a programmable graphics processor using tile coverage data |
JP4521399B2 (ja) * | 2004-03-10 | 2010-08-11 | 株式会社東芝 | 描画装置、描画方法、及び描画プログラム |
US7684076B2 (en) * | 2004-07-23 | 2010-03-23 | Kabushiki Kaisha Toshiba | Method and apparatus for raster image processing |
US7385604B1 (en) * | 2004-11-04 | 2008-06-10 | Nvidia Corporation | Fragment scattering |
JP3892016B2 (ja) * | 2005-02-23 | 2007-03-14 | 株式会社ソニー・コンピュータエンタテインメント | 画像処理装置および画像処理方法 |
JP4718993B2 (ja) * | 2005-12-26 | 2011-07-06 | 株式会社東芝 | 描画装置及び描画方法 |
JP4718992B2 (ja) * | 2005-12-26 | 2011-07-06 | 株式会社東芝 | 描画装置及び描画方法 |
EP2507824A4 (en) | 2009-11-30 | 2013-09-25 | Basf Se | METHOD FOR REMOVING A MATERIAL MASS STATE OF A SUBSTRATE AND CHEMICAL-MECHANICAL CLEANING AGENT FOR THIS PROCESS |
US8773448B2 (en) * | 2010-04-09 | 2014-07-08 | Intel Corporation | List texture |
JP5664052B2 (ja) * | 2010-09-15 | 2015-02-04 | 富士通セミコンダクター株式会社 | グラフィック処理装置、及び、グラフィック処理プログラム |
CN107403461B (zh) * | 2012-01-16 | 2020-12-22 | 英特尔公司 | 使用随机光栅化生成随机采样分布的采样设备和方法 |
US9384711B2 (en) | 2012-02-15 | 2016-07-05 | Microsoft Technology Licensing, Llc | Speculative render ahead and caching in multiple passes |
US9286122B2 (en) | 2012-05-31 | 2016-03-15 | Microsoft Technology Licensing, Llc | Display techniques using virtual surface allocation |
US9177533B2 (en) * | 2012-05-31 | 2015-11-03 | Microsoft Technology Licensing, Llc | Virtual surface compaction |
US9230517B2 (en) | 2012-05-31 | 2016-01-05 | Microsoft Technology Licensing, Llc | Virtual surface gutters |
US9235925B2 (en) | 2012-05-31 | 2016-01-12 | Microsoft Technology Licensing, Llc | Virtual surface rendering |
US9307007B2 (en) | 2013-06-14 | 2016-04-05 | Microsoft Technology Licensing, Llc | Content pre-render and pre-fetch techniques |
US9710881B2 (en) | 2014-04-05 | 2017-07-18 | Sony Interactive Entertainment America Llc | Varying effective resolution by screen location by altering rasterization parameters |
US9710957B2 (en) | 2014-04-05 | 2017-07-18 | Sony Interactive Entertainment America Llc | Graphics processing enhancement by tracking object and/or primitive identifiers |
US9865074B2 (en) | 2014-04-05 | 2018-01-09 | Sony Interactive Entertainment America Llc | Method for efficient construction of high resolution display buffers |
US9836816B2 (en) | 2014-04-05 | 2017-12-05 | Sony Interactive Entertainment America Llc | Varying effective resolution by screen location in graphics processing by approximating projection of vertices onto curved viewport |
US10068311B2 (en) | 2014-04-05 | 2018-09-04 | Sony Interacive Entertainment LLC | Varying effective resolution by screen location by changing active color sample count within multiple render targets |
WO2015154004A1 (en) | 2014-04-05 | 2015-10-08 | Sony Computer Entertainment America Llc | Method for efficient re-rendering objects to vary viewports and under varying rendering and rasterization parameters |
US9495790B2 (en) | 2014-04-05 | 2016-11-15 | Sony Interactive Entertainment America Llc | Gradient adjustment for texture mapping to non-orthonormal grid |
US9652882B2 (en) | 2014-04-05 | 2017-05-16 | Sony Interactive Entertainment America Llc | Gradient adjustment for texture mapping for multiple render targets with resolution that varies by screen location |
US11302054B2 (en) | 2014-04-05 | 2022-04-12 | Sony Interactive Entertainment Europe Limited | Varying effective resolution by screen location by changing active color sample count within multiple render targets |
US10783696B2 (en) | 2014-04-05 | 2020-09-22 | Sony Interactive Entertainment LLC | Gradient adjustment for texture mapping to non-orthonormal grid |
GB2524121B (en) | 2014-06-17 | 2016-03-02 | Imagination Tech Ltd | Assigning primitives to tiles in a graphics processing system |
GB2524120B (en) * | 2014-06-17 | 2016-03-02 | Imagination Tech Ltd | Assigning primitives to tiles in a graphics processing system |
US20160364845A1 (en) * | 2015-06-11 | 2016-12-15 | Rahul P. Sathe | Pixel merge unit efficiency by identifying silhouette pixels |
CN106886549A (zh) * | 2016-08-30 | 2017-06-23 | 阿里巴巴集团控股有限公司 | 一种网络图片的加载方法、装置和系统 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69325739T2 (de) | 1992-04-29 | 1999-12-23 | Canon Kk | Grafisches System mit Anwendung von quadratischen Polynomelementen |
EP0582875B1 (en) | 1992-07-27 | 2001-10-31 | Matsushita Electric Industrial Co., Ltd. | Apparatus for parallel image generation |
JP3349787B2 (ja) | 1993-10-15 | 2002-11-25 | 株式会社ソニー・コンピュータエンタテインメント | 描画データ作成装置及び描画データ作成方法 |
JP2637931B2 (ja) | 1994-12-01 | 1997-08-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | テクスチャ・マッピングを行うコンピュータ・システム |
US5764243A (en) * | 1995-03-24 | 1998-06-09 | 3Dlabs Inc. Ltd. | Rendering architecture with selectable processing of multi-pixel spans |
US5990904A (en) * | 1995-08-04 | 1999-11-23 | Microsoft Corporation | Method and system for merging pixel fragments in a graphics rendering system |
JPH10320573A (ja) | 1997-05-22 | 1998-12-04 | Sega Enterp Ltd | 画像処理装置及び画像処理方法 |
JP4106719B2 (ja) | 1997-11-07 | 2008-06-25 | 株式会社セガ | 画像処理装置 |
US6771264B1 (en) | 1998-08-20 | 2004-08-03 | Apple Computer, Inc. | Method and apparatus for performing tangent space lighting and bump mapping in a deferred shading graphics processor |
US6433788B1 (en) * | 1999-07-30 | 2002-08-13 | Ati International Srl | Dual fragment-cache pixel processing circuit and method therefore |
US6198488B1 (en) * | 1999-12-06 | 2001-03-06 | Nvidia | Transform, lighting and rasterization system embodied on a single semiconductor platform |
US20050052459A1 (en) * | 2000-06-07 | 2005-03-10 | Lewis Michael C. | Method and system for rendering macropixels in a graphical image |
JP4071422B2 (ja) * | 2000-06-28 | 2008-04-02 | 株式会社東芝 | モーションブラー画像描画方法及び描画装置 |
JP3504240B2 (ja) | 2000-07-24 | 2004-03-08 | 株式会社ソニー・コンピュータエンタテインメント | 画像処理システム、デバイス、方法及びコンピュータプログラム |
US20030002729A1 (en) * | 2001-06-14 | 2003-01-02 | Wittenbrink Craig M. | System for processing overlapping data |
JP2003006669A (ja) * | 2001-06-22 | 2003-01-10 | Toshiba Corp | 画像描画装置 |
US7336283B2 (en) * | 2002-10-24 | 2008-02-26 | Hewlett-Packard Development Company, L.P. | Efficient hardware A-buffer using three-dimensional allocation of fragment memory |
US6967663B1 (en) * | 2003-09-08 | 2005-11-22 | Nvidia Corporation | Antialiasing using hybrid supersampling-multisampling |
-
2003
- 2003-04-28 JP JP2003123986A patent/JP3966832B2/ja not_active Expired - Fee Related
- 2003-09-02 US US10/651,977 patent/US7161603B2/en not_active Expired - Fee Related
-
2004
- 2004-04-27 TW TW093111704A patent/TWI250785B/zh not_active IP Right Cessation
- 2004-04-27 KR KR1020040029053A patent/KR20040093432A/ko not_active Application Discontinuation
- 2004-04-28 CN CNA2004100430858A patent/CN1551048A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8730249B2 (en) | 2005-12-19 | 2014-05-20 | Nvidia Corporation | Parallel array architecture for a graphics processor |
CN101371247B (zh) * | 2005-12-19 | 2014-06-04 | 辉达公司 | 用于图形处理器的并行阵列结构 |
CN105051788A (zh) * | 2013-03-14 | 2015-11-11 | 微软技术许可有限责任公司 | 使用多个图元进行图形处理 |
CN105051788B (zh) * | 2013-03-14 | 2018-03-30 | 微软技术许可有限责任公司 | 使用多个图元进行图形处理 |
US11069020B2 (en) | 2013-03-14 | 2021-07-20 | Microsoft Technology Licensing, Llc | Graphics processing using multiple primitives |
CN103974062A (zh) * | 2013-06-24 | 2014-08-06 | 福州瑞芯微电子有限公司 | 图像显示装置、图像显示系统和图像显示方法 |
CN103974062B (zh) * | 2013-06-24 | 2018-10-26 | 福州瑞芯微电子股份有限公司 | 图像显示装置、图像显示系统和图像显示方法 |
CN104424652A (zh) * | 2013-09-06 | 2015-03-18 | 英特尔公司 | 用于缩减对于检索纹理图像的存取的技术 |
CN104424652B (zh) * | 2013-09-06 | 2018-07-24 | 英特尔公司 | 用于缩减对于检索纹理图像的存取的技术 |
CN106155924A (zh) * | 2015-04-08 | 2016-11-23 | Tcl集团股份有限公司 | 图片合并方法、装置及智能设备 |
Also Published As
Publication number | Publication date |
---|---|
TW200425718A (en) | 2004-11-16 |
US20040212619A1 (en) | 2004-10-28 |
US7161603B2 (en) | 2007-01-09 |
JP2004326678A (ja) | 2004-11-18 |
KR20040093432A (ko) | 2004-11-05 |
JP3966832B2 (ja) | 2007-08-29 |
TWI250785B (en) | 2006-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1551048A (zh) | 图像再现装置和图像再现方法 | |
CN1288603C (zh) | 图像处理器及其组件、和渲染方法 | |
CN1099655C (zh) | 图像绘制装置及图像绘制方法 | |
CN1207690C (zh) | 用于绘制在图像装置上显示的图像的装置及方法 | |
CN100351896C (zh) | 用于驱动显示面板的驱动控制器 | |
CN100340975C (zh) | 计算机系统、编译器装置以及编译方法 | |
CN1008021B (zh) | 图象数据处理方法及其系统 | |
US8098251B2 (en) | System and method for instruction latency reduction in graphics processing | |
CN101057261A (zh) | 三维图形处理 | |
CN1704911A (zh) | 高速缓冲存储器、系统和数据存储方法 | |
CN1873685A (zh) | 图像处理设备、方法和存储有程序的存储介质 | |
CN1942896A (zh) | 用图形处理单元处理图形操作的系统和方法 | |
CN1338703A (zh) | 用于从多值图象提取划线的设备 | |
CN1627359A (zh) | 帧频变换装置、追越预测方法、显示控制和视频接收显示装置 | |
CN1873692A (zh) | 图像处理装置、方法以及存储程序的存储介质 | |
CN1276373C (zh) | 信息处理设备和方法 | |
CN1130275A (zh) | 产生图象数据的方法及其有关的记录介质 | |
CN100351867C (zh) | 高效地进行图像处理的信息处理装置 | |
CN1873688A (zh) | 图像处理设备、方法和存储有程序的存储介质 | |
CN1270232C (zh) | 信息处理装置以及电子设备 | |
CN1121018C (zh) | 纹理数据的方法和设备 | |
CN1506971A (zh) | 半导体器件、图像数据处理装置和方法 | |
CN101040317A (zh) | 矩形图像描绘装置、矩形图像描绘方法以及集成电路 | |
CN1094612C (zh) | 存储器访问方法及数据处理装置 | |
CN1942901A (zh) | 图像处理装置及图像处理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |