CN1574360B - 具有纳米晶体层的sonos存储器件 - Google Patents

具有纳米晶体层的sonos存储器件 Download PDF

Info

Publication number
CN1574360B
CN1574360B CN2004100640574A CN200410064057A CN1574360B CN 1574360 B CN1574360 B CN 1574360B CN 2004100640574 A CN2004100640574 A CN 2004100640574A CN 200410064057 A CN200410064057 A CN 200410064057A CN 1574360 B CN1574360 B CN 1574360B
Authority
CN
China
Prior art keywords
layer
memory device
storage node
sonos memory
node layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2004100640574A
Other languages
English (en)
Other versions
CN1574360A (zh
Inventor
金柱亨
金桢雨
蔡洙杜
郑渊硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1574360A publication Critical patent/CN1574360A/zh
Application granted granted Critical
Publication of CN1574360B publication Critical patent/CN1574360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation

Abstract

本发明公开了一种具有纳米晶体层的SONOS存储器件。该SONOS存储器件包括存储型晶体管，该存储型晶体管包括在半导体衬底上具有SONOS结构的栅极。该栅极由隧道氧化物层、具有在其中俘获穿过隧道氧化物层的电荷的俘获位置的存储节点层、以及栅极电极形成。存储节点层包括由彼此分开的纳米晶体构成的晶体层以俘获电荷。

Description

具有纳米晶体层的SONOS存储器件
技术领域
本发明涉及一种半导体存储器件，特别涉及一种具有纳米晶体层的SONOS存储器件，由此在不增大SONOS存储器件尺寸的情况下提高集成度。
背景技术
半导体存储器件的数据存储能力与每单位面积的存储单元个数(即，存储器件的集成度)成比例。半导体存储器件包括连接在电路中的多个存储单元。
通常，半导体存储器件(例如DRAM)的一个存储单元包括一个晶体管和一个电容器。因此，为了提高半导体器件的集成度，应当减小晶体管和/或电容器的尺寸。
集成度低的半导体存储器件在光刻和蚀刻工艺中具有足够的工艺余量。因此，可以通过减小晶体管和/或电容器的尺寸提高半导体存储器件的集成度。
随着半导体技术和相关电子技术的改善，需要集成度更高的半导体存储器件。但是，减小晶体管和/或电容器的尺寸无法满足该需要。
另一方面，半导体存储器件的集成度与应用于半导体存储器件的制造工艺的设计规则紧密相关。因此，为了提高半导体存储器件的集成度，必须将严谨的设计规则应用于其制造工艺，由此导致工艺余量低的光刻和蚀刻工艺。换言之，应将更为精确的光刻和蚀刻工艺应用于半导体存储器件的制造。
在降低半导体存储器件制造工艺中的光刻和蚀刻工艺的余量时，产量也降低。因此，需要一种提高半导体存储器件的集成度同时防止产量降低的方法。
因此，通过排列数据存储介质(如GMR或TMR)提供了一种具有不同于常规半导体存储器件的结构的半导体存储器件，其中数据以不同于常规电容器的方法存储在晶体管上。
SONOS存储器件就是这样一种半导体存储器件。图1是常规SONOS存储器件的截面图。
参照图1，常规SONOS存储器件包括p型半导体衬底10，其称为半导体衬底。在半导体衬底10中形成掺杂有n型导电杂质的源极区12和漏极区14，而沟道区16存在于源极区12与漏极区14之间。在半导体衬底10的沟道区16上形成隧道氧化物层18，其接触源极区12和漏极区14。在隧道氧化物层18上，顺序淀积氮化物层(Si3N4)20和阻挡氧化物层22。栅极电极24形成在阻挡氧化物层22上。氮化物层20包括俘获穿过隧道氧化物层18的电子的俘获位置。阻挡氧化物层22防止俘获的电子流至栅极电极24。
电子在氮化物层20的俘获位置中被俘获时，常规SONOS存储器件的阈值电压不同于没有俘获电子时的阈值电压。常规SONOS存储器件可存储和复制信息。但是，常规SONOS存储器件的每个单元只能存储一比特(bit)的信息。因此，必须减小单元的尺寸以提高集成度。
为此，应当减小图1的SONOS存储器件的体积，其需要光刻工艺中的严谨的设计规则。但是，由于光刻工艺的分辨率限制，很难严格地应用设计规则。
结果，虽然常规SONOS存储器件可具有比由一个晶体管和一个电容器形成的半导体存储器件更高的集成度，但由于光刻工艺的局限，常规SONOS存储器件的集成度仍然有限。
发明内容
本发明提供一种以与常规SONOS存储器件相同的设计规则制造的SONOS存储器件，其中在单位存储单元中存储的数据量比在常规SONOS存储器件的单位存储单元中存储的更大，由此提高了集成度。
根据本发明的一个方面，提供一种包括存储型晶体管的SONOS存储器件，其中在半导体衬底上形成具有SONOS结构的栅极，其中该栅极包括：隧道氧化物层；存储节点层，在隧道氧化物层上形成，并且具有在其中俘获穿过隧道氧化物层的电荷的俘获位置；以及栅极电极，在存储节点层上形成，其中存储节点层包括由彼此分开的纳米晶体构成的晶体层以俘获电荷。
存储节点层可包括第一至第三存储节点层，并且第一至第三存储节点层的至少一层包括不与相邻的存储节点层接触的晶体层。
第一存储节点层和第三存储节点层可包括该晶体层，且第二存储节点层可包括该晶体层。
对于前一种情况，第二存储节点层可以是具有预定密度的俘获位置的介电层。对于后一种情况，第一和第三存储节点层的每一层可以是具有预定密度的俘获位置的介电层。
可以在该晶体层与相邻的存储节点层之间插入绝缘层。
可以在第三存储节点层与栅极电极之间插入阻挡氧化物层。
根据本发明的另一方面，提供一种包括存储型晶体管的SONOS存储器件，其中在半导体衬底上形成具有SONOS结构的栅极，其中该栅极包括：隧道氧化物层；存储节点层，在隧道氧化物层上形成，并且具有在其中俘获穿过隧道氧化物层的电荷的俘获位置；以及栅极电极，在存储节点层上形成，其中存储节点层包括在其中俘获电荷的纳米尺寸俘获元件。
存储节点层可包括顺序堆叠的第一至第三存储节点层，第一至第三存储节点层的至少一层包括俘获元件，并且该俘获元件不接触相邻的存储节点层。此处，第一存储节点层和第三存储节点层可包括俘获元件，且第二存储节点层可包括俘获元件。
对于前一种情况，第二存储节点层可以是具有预定密度的俘获位置的介电层。对于后一种情况，第一和第三存储节点层的每一层可以是具有预定密度的俘获位置的介电层。
俘获元件可以是由彼此分开的纳米晶体构成的晶体层。
根据本发明，可以在一个存储单元中记录多比特的信息。因此，虽然根据本发明的存储器件具有与常规SONOS存储器件相同的单元尺寸，但根据本发明的存储器件的集成度在其中一个存储单元内记录一个比特的常规存储器件之上大大提高。
附图说明
通过参照附图详细介绍典型实施例将使本发明的上述及其它特征和优点变得更为明显，附图中：
图1是常规SONOS存储器件的截面图；
图2是根据本发明第一实施例，具有纳米晶体层的SONOS存储器件的截面图；
图3是根据本发明第二实施例，具有纳米晶体层的SONOS存储器件的截面图；
图4是示出在图2的SONOS存储器件的第一存储节点层中俘获载流子的情况的截面图；
图5是示出在图2的SONOS存储器件的第一和第二存储节点层中俘获载流子的情况的截面图；
图6是示出在图2的SONOS存储器件的第一至第三存储节点层中俘获载流子的情况的截面图；以及
图7是示出由于在图2的SONOS存储器件的存储节点层中俘获载流子导致的阈值电压偏移的曲线图。
具体实施方式
现在将参照附图更加全面的描述根据本发明的SONOS存储器件，附图中示出了本发明的示例性实施例。附图中为清楚起见，放大了层和区的厚度。
现在，将参照图2描述根据本发明第一实施例的SONOS存储器件。
参照图2，根据本发明第一实施例的SONOS存储器件包括p型半导体衬底40，其称为半导体衬底。通过在半导体衬底40中注入n型导电杂质至预定深度，在半导体衬底40中形成源极区42与漏极区44，并且在源极区42与漏极区44之间形成沟道区46。在半导体衬底40的沟道区46上形成第一栅极堆叠材料48。第一栅极堆叠材料48的底部两侧边缘接触源极区42和漏极区44。第一栅极堆叠材料48包括：第一隧道氧化物层48a，例如氧化硅层(SiO2)，其接触沟道区46的整个表面、以及部分源极区42和漏极区44；以及在第一隧道氧化物层48a上顺序地堆叠的第一存储节点层48b和48c、第二存储节点层48d、第三存储节点层48e和48f、以及第一栅极电极48g。第一存储节点层48b和48c包括第一晶体层48b和第一绝缘层48c。第一晶体层48b由纳米尺寸俘获材料，即在第一隧道氧化物层48a上形成的多个纳米晶体形成。第一绝缘层48c阻止第一晶体层48b接触第二存储节点层48d。第二存储节点层48d是介电层，例如氮化物层(Si3N4)，其具有预定密度的俘获位置。第三存储节点层48e和48f包括第二晶体层48e和第二绝缘层48f。第二晶体层48e由纳米尺寸俘获材料构成。第二绝缘层48f阻止第二晶体层48e接触第二存储节点层48d和栅极电极48g，并阻止第二晶体层48e中俘获的电子向栅极电极48g流动。因此，第二晶体层48e可嵌入第二绝缘层48f中。
第一栅极叠层48的第一晶体层48b和第二晶体层48e可由相同的材料构成，但是，第一和第二晶体层48b和48e也可由不同晶体构成。第一绝缘层48c可以是氧化硅层或可由其它绝缘材料构成。作为阻挡电子向第一栅极电极48g流动的阻挡绝缘层的第二绝缘层48f可为氧化硅层或其它绝缘层。
现在，将参照图3描述根据本发明第二实施例的SONOS存储器件。图2中使用的相同的附图标记将用于图3中相同的部件。
参照图3，在半导体衬底40中的沟道区46两侧形成源极区42与漏极区44。在半导体衬底40的沟道区46上形成栅极堆叠材料50。栅极堆叠材料50包括顺序堆叠的隧道氧化物层50a、第四存储节点层50b、存储节点层50c与50d、存储节点层50e、阻挡氧化物层50f、以及栅极电极50g。隧道氧化物层50a与第一实施例的第一隧道氧化物层48a相同。存储节点层50b是介电层，例如氮化物层(Si3N4)，其具有预定密度的俘获位置。穿过隧道氧化物层50a的电子在存储节点层50b中俘获。存储节点层50c与50d与第一实施例中的第一存储节点层48b与48c或第三存储节点层48e与48f相同。换言之，存储节点层50c与50d包括晶体层50c与绝缘层50d。晶体层50c由彼此分开的纳米晶体构成。绝缘层50d包括晶体层50c并且阻止晶体层50c接触存储节点层50b与50e。存储节点层50e是介电层，例如氮化物层，其具有预定密度的俘获位置。
根据本发明第一和第二实施例的SONOS存储器件的阈值电压通过在存储节点层中俘获电子而改变。
参照根据本发明第一实施例的SONOS存储器件描述SONOS存储器件阈值电压的变化。
图4是示出在第一存储节点层48b与48c中俘获电子e的第一状态的截面图。图5是示出在第一存储节点层48b与48c和第二存储节点层48d中俘获电子e的第二状态的截面图。图6是示出在第一至第三存储节点层48b、48c、48d、48e及48f中俘获电子e的第三状态的截面图。
图7是示出根据第一至第三状态的SONOS存储器件的阈值电压偏移的曲线图。图7的附图标记G1表示在第一至第三存储节点层48b、48c、48d、48e及48f中未俘获电子e的状态下的阈值电压。图7的附图标记G2至G4分别表示第一至第三状态中的阈值电压。
参照图7，通过将存储节点层中未俘获电子的状态下的阈值电压VTH1偏移ΔV1得到第一状态下的SONOS存储器件的阈值电压VTH2。此外，通过将第一状态中的阈值电压VTH2偏移ΔV2得到第二状态下的SONOS存储器件的阈值电压VTH3。另外，通过将第二状态中的阈值电压VTH3偏移ΔV3得到第三状态下的SONOS存储器件的阈值电压VTH4。
由于根据本发明第一实施例的SONOS存储器件包括依据电子的俘获状态的四种不同状态，因此一个SONOS存储器件可存储两比特数据，例如，“00”、“01”、“10”或“11”。因此，根据本发明第一实施例的SONOS存储器件的集成度就比常规SONOS存储器件的集成度多两倍。
由上所述，根据本发明的SONOS存储器件包括第一至第三存储节点层，其中至少一层存储节点层包括由纳米晶体形成的晶体层。因此，根据本发明的SONOS存储器件可以具有四种不同状态，在一个存储单元中具有两比特数据，并且存储器件的集成度几乎是在一个存储单元中记录一比特的常规SONOS存储器件的集成度的两倍。
虽然已参考本发明的典型实施例具体展示并描述了本发明，但本领域技术人员应该理解，可以在不脱离由所附权利要求限定的本发明的实质和范围的基础上，对其形式和细节做各种改变。

Claims (6)

1.一种包括存储型晶体管的SONOS存储器件，其中在半导体衬底上形成具有SONOS结构的栅极，其中该栅极包括：
隧道氧化物层；
存储节点层，在该隧道氧化物层上形成，并且具有在其中俘获穿过该隧道氧化物层的电荷的俘获位置；以及
栅极电极，在该存储节点层上形成，
其中该存储节点层包括具有预定密度的俘获位置的第一介电层、以及由彼此分开的纳米晶体构成的第一晶体层以俘获该电荷，该第一介电层不包括纳米晶体，且该第一晶体层通过绝缘层与该第一介电层分隔开。
2.如权利要求1的SONOS存储器件，其中该存储节点层还包括由彼此分开的纳米晶体构成的第二晶体层，所述第二晶体层位于该第一介电层的与该第一晶体层相反的一侧，且所述第二晶体层通过另一绝缘层与该第一介电层分隔开。
3.如权利要求1的SONOS存储器件，其中该存储节点层还包括具有预定密度的俘获位置的第二介电层，该第二介电层不包括纳米晶体，该第二介电层位于该第一晶体层的与该第一介电层相反的一侧，且该第二介电层通过所述绝缘层与该第一晶体层分隔开。
4.如权利要求1的SONOS存储器件，其中该第一介电层是氮化物层。
5.如权利要求3的SONOS存储器件，其中该第二介电层是氮化物层。
6.如权利要求3的SONOS存储器件，其中在该存储节点层与该栅极电极之间插入阻挡氧化物层。
CN2004100640574A 2003-05-20 2004-05-20 具有纳米晶体层的sonos存储器件 Active CN1574360B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR31909/2003 2003-05-20
KR31909/03 2003-05-20
KR1020030031909A KR100973282B1 (ko) 2003-05-20 2003-05-20 나노 결정층을 구비하는 소노스 메모리 장치

Publications (2)

Publication Number Publication Date
CN1574360A CN1574360A (zh) 2005-02-02
CN1574360B true CN1574360B (zh) 2011-04-20

Family

ID=33095664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100640574A Active CN1574360B (zh) 2003-05-20 2004-05-20 具有纳米晶体层的sonos存储器件

Country Status (5)

Country Link
US (3) US7250653B2 (zh)
EP (1) EP1480275A3 (zh)
JP (1) JP4713848B2 (zh)
KR (1) KR100973282B1 (zh)
CN (1) CN1574360B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7160775B2 (en) * 2004-08-06 2007-01-09 Freescale Semiconductor, Inc. Method of discharging a semiconductor device
KR20060095819A (ko) * 2005-02-28 2006-09-04 삼성전자주식회사 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법
KR100771808B1 (ko) 2006-07-05 2007-10-30 주식회사 하이닉스반도체 Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법
US7262991B2 (en) * 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
US20070045719A1 (en) * 2005-09-01 2007-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-purpose semiconductor device
KR20070050657A (ko) * 2005-11-11 2007-05-16 삼성전자주식회사 나노 닷을 트랩 사이트로 이용한 메모리 소자 및 그 제조방법
US20070108502A1 (en) 2005-11-17 2007-05-17 Sharp Laboratories Of America, Inc. Nanocrystal silicon quantum dot memory device
KR100718150B1 (ko) 2006-02-11 2007-05-14 삼성전자주식회사 이중 트랩층을 구비한 비휘발성 메모리 소자
KR100806788B1 (ko) * 2006-08-23 2008-02-27 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그 제조 방법
KR100806087B1 (ko) * 2006-08-31 2008-02-21 한국과학기술원 비 휘발성 메모리 및 그 제조방법
KR100846502B1 (ko) * 2006-11-21 2008-07-17 삼성전자주식회사 비휘발성 메모리소자 및 그 제조방법
KR100843229B1 (ko) 2007-01-11 2008-07-02 삼성전자주식회사 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법
JP4594971B2 (ja) * 2007-01-19 2010-12-08 国立大学法人広島大学 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
US7790560B2 (en) * 2007-03-12 2010-09-07 Board Of Regents Of The Nevada System Of Higher Education Construction of flash memory chips and circuits from ordered nanoparticles
JP2008288346A (ja) * 2007-05-16 2008-11-27 Hiroshima Univ 半導体素子
KR100827450B1 (ko) 2007-05-18 2008-05-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
ITMI20071140A1 (it) * 2007-06-04 2008-12-05 St Microelectronics Srl Processo per la realizzazione di un dispositivo di memoria integrato su un substrato semiconduttore e comprendente celle di memoria a nanocristalli e transistori cmos.
FI122011B (fi) * 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Menetelmä elektroniikkamoduulin tuottamiseksi, välituote elektroniikkamoduulin valmistamiseksi, muistielementti, painettu elektroniikkatuote, anturilaite sekä RFID-tunniste
CN101369607B (zh) * 2007-08-17 2010-04-21 中芯国际集成电路制造(上海)有限公司 闪存单元结构及其制作方法
US7898850B2 (en) * 2007-10-12 2011-03-01 Micron Technology, Inc. Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
US7759715B2 (en) * 2007-10-15 2010-07-20 Micron Technology, Inc. Memory cell comprising dynamic random access memory (DRAM) nanoparticles and nonvolatile memory (NVM) nanoparticle
KR20090053140A (ko) * 2007-11-22 2009-05-27 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7973357B2 (en) * 2007-12-20 2011-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices
JP4368934B1 (ja) 2009-02-09 2009-11-18 アイランド ジャイアント デベロップメント エルエルピー 液体収容システム、液体収容容器、および液体導出制御方法
US8471328B2 (en) 2010-07-26 2013-06-25 United Microelectronics Corp. Non-volatile memory and manufacturing method thereof
JP5878797B2 (ja) * 2012-03-13 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN102709289A (zh) * 2012-05-21 2012-10-03 上海华力微电子有限公司 物理隔离的硅纳米晶双位存储结构及其制备方法
CN102709314A (zh) * 2012-05-22 2012-10-03 上海华力微电子有限公司 物理隔离的硅纳米晶双位存储结构及其制备方法
CN102683292A (zh) * 2012-05-28 2012-09-19 上海华力微电子有限公司 嵌入式硅纳米晶sonos器件制造方法
CN103545260B (zh) * 2012-07-10 2015-11-25 中芯国际集成电路制造(上海)有限公司 非易失性存储器及其形成方法
US9715933B2 (en) * 2015-04-24 2017-07-25 NEO Semiconductor, Inc. Dual function hybrid memory cell

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
EP0843361A1 (en) * 1996-11-15 1998-05-20 Hitachi Europe Limited Memory device
US6208000B1 (en) * 1998-05-08 2001-03-27 Kabushiki Kaisha Toshiba Semiconductor element having charge accumulating layer under gate electrode and using single electron phenomenon
US6288943B1 (en) * 2000-07-12 2001-09-11 Taiwan Semiconductor Manufacturing Corporation Method for programming and reading 2-bit p-channel ETOX-cells with non-connecting HSG islands as floating gate
WO2002003430A2 (en) * 2000-06-29 2002-01-10 California Institute Of Technology Aerosol process for fabricating discontinuous floating gate microelectronic devices
US6444545B1 (en) * 2000-12-19 2002-09-03 Motorola, Inc. Device structure for storing charge and method therefore

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3912937B2 (ja) * 1999-08-10 2007-05-09 スパンション インク 非導電性のチャージトラップゲートを利用した多ビット不揮発性メモリ
KR20010057938A (ko) * 1999-12-23 2001-07-05 박종섭 불휘발성 메모리소자 및 그 제조방법
JP2002184873A (ja) * 2000-10-03 2002-06-28 Sony Corp 不揮発性半導体記憶装置及びその製造方法
US6690059B1 (en) * 2002-08-22 2004-02-10 Atmel Corporation Nanocrystal electron device
US7672159B2 (en) * 2007-01-05 2010-03-02 Macronix International Co., Ltd. Method of operating multi-level cell
US8680601B2 (en) * 2007-05-25 2014-03-25 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
EP0843361A1 (en) * 1996-11-15 1998-05-20 Hitachi Europe Limited Memory device
US6208000B1 (en) * 1998-05-08 2001-03-27 Kabushiki Kaisha Toshiba Semiconductor element having charge accumulating layer under gate electrode and using single electron phenomenon
WO2002003430A2 (en) * 2000-06-29 2002-01-10 California Institute Of Technology Aerosol process for fabricating discontinuous floating gate microelectronic devices
US6288943B1 (en) * 2000-07-12 2001-09-11 Taiwan Semiconductor Manufacturing Corporation Method for programming and reading 2-bit p-channel ETOX-cells with non-connecting HSG islands as floating gate
US6444545B1 (en) * 2000-12-19 2002-09-03 Motorola, Inc. Device structure for storing charge and method therefore

Also Published As

Publication number Publication date
KR20040099802A (ko) 2004-12-02
JP2004349705A (ja) 2004-12-09
JP4713848B2 (ja) 2011-06-29
US7250653B2 (en) 2007-07-31
US20090238004A1 (en) 2009-09-24
CN1574360A (zh) 2005-02-02
EP1480275A3 (en) 2006-07-12
US7825459B2 (en) 2010-11-02
KR100973282B1 (ko) 2010-07-30
US20070267688A1 (en) 2007-11-22
US20040232478A1 (en) 2004-11-25
EP1480275A2 (en) 2004-11-24
US7531870B2 (en) 2009-05-12

Similar Documents

Publication Publication Date Title
CN1574360B (zh) 具有纳米晶体层的sonos存储器件
US7629640B2 (en) Two bit/four bit SONOS flash memory cell
US7164167B2 (en) Semiconductor storage device, its manufacturing method and operating method, and portable electronic apparatus
US7227219B2 (en) Charge trapping memory cell and fabrication method
CN101136439A (zh) 半导体装置
CN103035650A (zh) 半导体装置以及半导体装置的制造方法
CN103545317A (zh) 半导体器件及其制造方法
US20040238879A1 (en) Semiconductor memory device and manufacturing method for the same
US7528425B2 (en) Semiconductor memory with charge-trapping stack arrangement
WO2004034474A1 (ja) 半導体記憶装置
KR100695702B1 (ko) Ｉｃ 카드
US7042039B2 (en) Integrated memory circuit for storing a binary datum in a memory cell
JP2009026832A (ja) エージングデバイス
CN1607668A (zh) Sonos存储器及其制造和操作方法
US20080197404A1 (en) Method of fabricating semiconductor memory device and semiconductor memory device
KR100579347B1 (ko) 트랜지스터 장치, 트랜지스터 장치를 데이터 메모리로서작동시키는 방법 및 트랜지스터 장치의 제조 방법
CN111403410B (zh) 存储器及其制备方法
JP2005260197A (ja) 半導体素子及びその製造方法
US20070114580A1 (en) Nonvolatile semicondutor storage device and manufacturing method thereof
JP2005150765A (ja) 半導体記憶装置、その製造方法及び動作方法、並びに携帯電子機器
CN1215565C (zh) 形成浮动栅存储单元的存储器阵列自对准法和存储器阵列
JP2004349304A (ja) 半導体記憶装置、半導体装置及びそれらの製造方法、並びに携帯電子機器、並びにｉｃカード
JPH07111292A (ja) 不揮発性メモリセル
JP2006190810A (ja) 半導体メモリ素子およびその製造方法
JP2004296684A (ja) 不揮発性記憶装置およびその製造方法、ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant