CN1574626A - 表面声波器件及其封装和制造方法 - Google Patents

表面声波器件及其封装和制造方法 Download PDF

Info

Publication number
CN1574626A
CN1574626A CNA2004100487470A CN200410048747A CN1574626A CN 1574626 A CN1574626 A CN 1574626A CN A2004100487470 A CNA2004100487470 A CN A2004100487470A CN 200410048747 A CN200410048747 A CN 200410048747A CN 1574626 A CN1574626 A CN 1574626A
Authority
CN
China
Prior art keywords
encapsulation
acoustic wave
surface acoustic
limit
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100487470A
Other languages
English (en)
Other versions
CN100499367C (zh
Inventor
增子真吾
三岛直之
入仓正男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Publication of CN1574626A publication Critical patent/CN1574626A/zh
Application granted granted Critical
Publication of CN100499367C publication Critical patent/CN100499367C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

一种表面声波器件包括：具有压电基板的表面声波芯片，该压电基板上形成有多个梳状电极和多个电极焊盘；和容纳所述表面声波芯片的封装；其中所述封装的包括一空腔开口在内的第一表面比所述封装的与所述第一表面相对的第二表面宽。

Description

表面声波器件及其封装和制造方法
技术领域
本发明总体上涉及一种表面声波器件，该器件的封装，以及该器件的制造方法。
背景技术
随着高性能电子设备在尺寸上的不断小型化，希望安装在这些设备上的电子器件也更小并且具有更高的性能。特别地，要求用作为发射或接收电波的电子设备的各种电子部件(如滤波器、延迟线和振荡器)的表面声波(SAW)器件具有更小尺寸的封装并具有高的性能。
常规SAW设备具有一个SAW芯片，该芯片被气密地密封在一个空腔中。SAW芯片具有一个压电器件基板(此后称为压电基板)，其上形成了具有多个梳状电极的叉指式换能器(interdigital transducer，此后称为IDT)。例如，日本专利申请公开2001-53577(特别是图3)中描述了这种类型的SAW器件。输入侧的IDT把加在其上的电信号转换为SAW，该SAW在压电基板上传播。输出侧的IDT将接收到的SAW转换为经过了特定调制的电信号。
现在将参考图1和图2对常规SAW器件100进行描述。图1是SAW器件100的透视图，而图2是沿着图1中所示线A-A’的剖面图。
参照这些图，SAW器件100具有封装102，该封装102具有容纳SAW芯片120的空腔104。在压电基板121的电路形成表面(主表面)上形成有包括IDT 122、互连线124和电极焊盘123的金属图形。空腔104的底面(芯片连接表面)上设置有金属图形，该金属图形包括与SAW芯片120的电极焊盘123对齐的电极焊盘109。利用金属凸块112将SAW芯片120面朝下地倒装在芯片连接表面上。这样，封装102和SAW芯片120相互电连接和机械连接。芯片连接表面上的电极焊盘通过互连线和通路互连(via interconnection)电连接到封装102的底面(与限定空腔104的面相对)上的底部图形114上。
空腔104由金属盖103高度可靠地气密密封。盖103可以通过由焊料或者金和锡之类的金属制成的接合部件106(下面称为垫片)固定在封装102上。在封装102的连接盖103的一部分上形成有金属镀层105。金属镀层105通过形成于封装102内的互连线110和通路(via)111电连接到封装102的底面上的接地底部图形113上。
常规的制造方法采用具有按行列排列的多个SAW器件的晶片或多封装基板。通过切割或者划片将该多封装基板分割为各具有上述结构的各个单独的封装。
在传统的制造工艺中，把多封装基板分割成多个单独的芯片，使得该多个封装的侧壁垂直竖立。因此，在用盖部件等密封封装102的顶面时仅有少量的余量。
在运输SAW器件100时存在另一个问题。如图3所示，多个SAW器件100被放入用封口盖带210密封的压纹带(embossed tape)200内。经常会发生这样的问题：具有垂直侧壁的SAW器件100没有容纳在凹部201的适当位置。实际上，有些SAW器件100嵌入压纹带200或者使盖板210变形。很难取下嵌入压纹带200中的SAW器件100。
发明内容
本发明的目的是提供一种表面声波器件，该表面声波器件的封装以及制造该表面声波器件的方法，其中可以获得更多的密封余量并可以实现可靠的运输。
本发明的目的通过一种表面声波器件而得以实现，该表面声波器件包括：具有压电基板的表面声波芯片，该压电基板上形成有多个梳状电极和多个电极焊盘；和容纳该表面声波芯片的封装；该封装的包括空腔开口的第一表面宽于该封装的与该第一表面相对的第二表面。
本发明的以上目的还通过一种封装而得以实现，该封装包括：容纳表面声波芯片的空腔，该表面声波芯片具有一压电基板，在压电基板上形成有多个梳状电极和多个电极焊盘；和形成在该封装的第二表面上的多个电极图案，其中该封装的包括该空腔开口的第一表面比与该第一表面相对的第二表面宽。
本发明的以上目的还通过一种制造表面声波器件的方法而得以实现，该方法包括以下步骤：将多个表面声波芯片安装在具有第二表面的基础基板上，该第二表面上设置有多个电极图案；以及利用从基础基板的与第一表面相对的第二表面切入的切片刀将基础基板分割成多个单独的表面声波器件，该切片刀具有向着其圆周端变锋利的刃部。
附图说明
通过以下的详细说明，结合附图，可以更清楚地理解本发明的其他目的、特点和优点，其中：
图1是传统SAW器件的透视图；
图2是沿图1所示的线A-A’的剖面图；
图3是一剖面图，显示了在运输SAW器件的过程中发生的问题；
图4是根据本发明第一实施例的SAW器件的透视图；
图5A是沿图4所示的线B-B’的剖面图；
图5B是图5A所示一边的放大图；
图6是显示本发明第一实施例的优点的剖面图；
图7A至7E显示了制造根据本发明第一实施例的SAW器件的过程，其中图7A至7E是沿图4所示的线C-C’的剖面图；
图8是根据本发明第二实施例的SAW器件的透视图；
图9是沿图7所示的线D-D’的剖面图。
具体实施方式
将参照附图对本发明的优选实施例进行说明。
(第一实施例)
图4是根据本发明第一实施例的SAW器件1的透视图。图5A是沿图4所示的线B-B’的剖面图，图5B是图5A中所示的封装2的边缘2A的放大图。
参照图4，5A和5B，该SAW器件具有封装2，该封装可以是由陶瓷或BT(双马来酰亚胺三嗪)树脂制成的板。封装2内的空腔4容纳有SAW芯片20。优选地，空腔4的深度能够完全容纳SAW芯片20。换句话说，空腔4的深度大于SAW芯片20的高度。然而，如果帽3具有能够容纳SAW芯片20的空腔，则空腔4的深度可以等于或小于SAW芯片20的高度。
在压电基板21的电路形成表面(主表面)上形成有包括IDT 22、互连线24和电极焊盘23的金属图形。压电基板21可以是LT基板，它是钛酸锂的压电单晶体，或者LN基板，它是铌酸锂的压电单晶体。其它压电材料，比如石英晶体，也可以用于该基板。当使用LT基板时SAW的插入损耗相对较小。包括IDT 22、互连线24和电极焊盘23的金属图形可以是单层结构或者多层结构，其包含金属铝(Al)、铜(Cu)、金(Au)、钼(Mo)、钨(W)、钽(Ta)、铬(Cr)、钛(Ti)、铂(Pt)、钌(Ru)或者铑(Rh)中的一种作为主要成分。可以通过光刻技术形成该金属图形。
在空腔4的底面(芯片连接表面)上形成有金属图形，其包含与SAW芯片20的电极焊盘23对齐的电极焊盘9。这些金属图形可以是单层结构或者多层结构，包含金属Al、Cu、Au、Mo、W、Ta、Cr、Ti、Pt、Ru或者Rh中的一种作为主要成分，并可以通过印刷和电镀技术形成，或者通过光刻技术形成。
可以利用由金或焊料制成的多个金属凸块12面朝下地将该SAW芯片20倒装在芯片连接表面上，并且与封装2电连接和机械连接。芯片连接表面上的多个电极焊盘9通过形成在封装2之内的多条互连线和多个通路互连与形成在封装的底面(与空腔4的底部相对)上的底部图形14电连接。
空腔4由(例如)KOVARTM制成的金属盖3高度可靠地密封。优选地，盖3的尺寸大于空腔4的开口，并且达到封装2的顶面尺寸的80％到97％。优选地，盖3的厚度小于或等于0.1mm。盖3可以通过(例如)由金和锡之类的金属制成的接合部件(垫片)6固定在封装2上。封装2的连接盖3的固定部分，即封装2的侧壁的上表面镀有金属5。金属镀层5的宽度等于或大于封装2的侧壁宽度的60％。
封装2的侧壁为0.1mm到0.3mm宽。在封装2的侧壁上形成有凹进部(castellation)7。凹进部7位于封装2的角部。凹进部7开始于封装2的顶面并且不到达它的底面。凹进部7具有空腔，该空腔具有镀金属的表面。在限定空腔4的封装2的内壁上形成有凹进部16。凹进部16的长度小于空腔4的高度。凹进部16具有空腔，该空腔具有镀金属的表面。凹进部7上的金属镀层和凹进部16上的金属镀层通过封装2的侧壁中的互连线15而电连接。互连线15是夹在封装2的各个层之间的内层。“凹进部”一词也具有包含镀层金属的意思。凹进部7电连接到金属镀层5上。在与凹进部16连接到互连线15的那些边相对的边上，凹进部16连接到形成于空腔底部的互连线10上。互连线10通过穿透封装2底部的通路互连11与封装2的底面上的接地底部图形13电连接。这样，盖3通过金属镀层5、凹进部7、互连线15、凹进部16、互连线10、通路互连11和接地底部图形13而接地。优选地，封装的底部厚度小于或等于0.2mm。
如图5B所示，封装2的侧壁具有上部(图5A中所示的边缘2A)，这些上部向外延伸或向外张开。通过切片或划片将多封装基板分割成多个单独的封装来限定封装2的各个侧面。切割该多封装基板以使上边缘2A向外张开。换句话说，封装2的包括空腔4开口在内的顶面比封装2的底面宽。从而，可以确保帽3通过垫片6进行连接的接触区域更宽，并可以增大密封余量。
优选地，比值W/H的范围为0.02到0.10(0.02≤W/H≤0.10)，其中W是封装2的顶面在纵向或者横向上至少一边(第一表面)的长度与封装2的底面上与上述顶面上的一边平行的一边(第二表面)的长度之差的一半，H是封装2的高度。比值W/H的上限等于0.10是为了防止封装2(和SAW器件1)的尺寸过大。比值W/H的下限等于0.02使得可以确保有足够宽的区域用于帽3的连接。例如，当封装的底面在纵向和横向的尺寸分别为2.0mm和1.6mm、顶面在纵向和横向的尺寸分别为2.02mm和1.62mm、并且封装2的高度H为0.5mm时，W/H等于0.02。比值W/H为0.02可以防止封装2变大，同时确保足够宽的密封接触余量。封装2的高度H可以包括帽3的厚度以及垫片6的厚度。即，封装2可以定义为包括帽3和垫片6。
其中的封装2的顶面比封装2的底面宽的SAW器件1可以通过用于运输的压纹带200来运送。如图6所示，压纹带200的凹部201的斜度与SAW器件1的斜度相匹配，从而SAW器件1能够高可靠性地与凹部201自动对准。因此，可以防止该SAW器件1嵌入压纹带200并使盖板210变形。这使得能够毫无困难地取出该SAW器件1。
现在将参考图7A至7E对制造SAW器件1的方法进行描述，该多个图是沿图4所示的线C-C’的剖面图。
如图7A所示，制造基础基板2B，其上可以一体地按行列排列多个封装2。接下来，如图7B所示，通过金属凸块12将SAW芯片20倒装在基础基板2B中的空腔4内。
然后，如图7C所示，通过切片刀90将基础基板2B分割成多个单独的封装2。切片刀90具有朝着端部逐渐变窄的圆周端部。换句话说，切片刀90的一端具有渐尖的截面或者具有厚度渐变区域，其中切片刀90的厚度朝着尖部逐渐地或者连续地变小。切片刀90的刃部向着其圆周端部逐渐变锋利或变窄。封装的侧面稍微具有弧度。切片刀90的圆周端部用于从基础基板2B的底部或下侧开始将基础基板2B分割为多个单独的封装2。该厚度渐变的刃部用于将基础基板2B分割为多个单独的封装。从而，可以制造出具有多个向外张开的上端2A的封装2。在此过程中使用的切片刀90具有在切割封装2的顶面时用到的第一部分和在切割封装2的底面时用到的第二部分。第一部分和第二部分具有变化范围为0.02到0.10的比值W/H(0.02≤W/H≤0.10)，其中W为顶部和底部厚度差的一半，H为封装2的高度。
随后，如图7D所示，将垫片6设置在封装2的顶面上，更具体地，在封装2的侧壁的上表面上设置垫片6。把盖3叠在垫片6上。然后，通过加压机91和加热机构92对已经隔着垫片6盖上了盖3的封装2进行加压和加热。熔化垫片6，从而盖3能够连接在封装2上。优选地，垫片6具有厚度为0.1mm的焊料之类的金属，其覆有金/锡。这样，可以制造出SAW器件1，如图7E所示。因熔化而流出的垫片6被限制在凹进部7中，从而不会到达封装2的底面。可以防止接地底部图形13和底部图形14互相短路。
根据本发明的一个方面，封装2的包括空腔4开口在内的顶面比封装2的底面宽。这是一个增加密封余量的极其简便的手段。由此，SAW器件1可以高可靠性地与压纹带200的凹部201自动对准。从而可以防止SAW器件1嵌入压纹带200并使盖板210变形。这使得能够毫无困难地取出SAW器件1。
(第二实施例)
现在将参照图8和9对本发明的第二实施例进行说明。图8是根据本发明第二实施例的SAW器件1B的透视图，图9是沿图8所示的线D-D’的剖面图。在图8和9中，与前述图中所示相同的部件被赋予相同的标号。
在上述第一实施例中，位于封装2侧壁的上表面上的电镀金属层5通过形成于封装2的侧壁上的凹进部7与嵌入侧壁的互连线15电连接。与之相反，根据本发明的第二实施例，如图9所示，电镀金属层5通过从封装2的侧壁的上表面延伸至侧壁中间位置的多个孔7B与多条互连线15电连接。该通孔7B形成于封装2的侧壁内。与凹进部7的情况相同，通孔7B的内表面镀有金属。电镀金属层5和互连线15可以通过位于通孔7B的内壁上的电镀金属层电连接。
例如，通孔7B位于四个角部并且具有直径为0.35mm的圆柱结构。通孔7B的深度，即通孔7B的中间位置，没有到达芯片连接表面(即，空腔4的底面)。例如，通孔7B的深度大约等于空腔深度的一半。当空腔4深为0.3mm时，则通孔7B深度为0.15mm。在这种情况下，封装2可以由相同厚度的多个层层叠而成。
根据本发明的第二实施例，封装2的顶面比其底面宽，以确保增加与帽3的密封余量。这使得可以高可靠性地通过自动对准而将SAW器件1放入压纹带200的凹部201的适当位置。因此可以防止SAW器件1嵌入压纹带200并使盖板210变形。这使得可以毫无困难地取出SAW器件1。另外，孔7B可以限制在连接帽3时熔化的垫片6，以防止接地底部图形13和底部图形14短路。第二实施例的其他部件与第一实施例的相同。
本发明不限于具体公开的实施例，并且可以在不脱离本发明的范围的情况下获得其他实施例、变化和修改。
本发明基于2003年6月16日提交的日本专利申请No.2003-170339，在此引入其全部内容作为参考。

Claims (12)

1.一种表面声波器件，其包括：
具有压电基板的表面声波芯片，所述压电基板上形成有多个梳状电极和多个电极焊盘；以及
容纳所述表面声波芯片的封装；
其中所述封装的包括一空腔开口在内的第一表面比所述封装的与所述第一表面相对的第二表面宽。
2.根据权利要求1所述的表面声波器件，其中比值W/H的范围为0.02到0.10，其中W是所述第一表面的第一边的长度与所述第二表面的平行于所述第一边的第二边的长度之差的一半，H是所述封装的高度。
3.根据权利要求1所述的表面声波器件，其中所述封装具有经过切片处理的侧面。
4.根据权利要求1所述的表面声波器件，还包括形成在所述封装的多个侧壁上的多个凹进部，其中所述多个凹进部起始于所述封装的所述第一表面且并未到达所述封装的底面。
5.根据权利要求1所述的表面声波器件，还包括形成在所述封装的多个内壁内的多个凹进部。
6.根据权利要求1所述的表面声波器件，其中所述封装具有多个侧壁，所述多个侧壁具有从所述封装的所述第一表面延伸至中间位置的多个通孔。
7.一种封装，其包括
容纳有表面声波芯片的空腔，所述表面声波芯片具有压电基板，所述压电基板上形成有多个梳状电极和多个电极焊盘；以及
形成在所述封装的第二表面上的多个电极图案；
其中所述封装的包括所述空腔的开口在内的第一表面比与所述第一表面相对的所述第二表面宽。
8.根据权利要求7所述的封装，其中比值W/H的范围为0.02至0.10，其中W是所述第一表面的第一边的长度与所述第二表面的平行于所述第一边的第二边的长度之差的一半，H是所述封装的高度。
9.根据权利要求7所述的封装，其中所述封装具有经过切片处理的侧面。
10.一种制造表面声波器件的方法，其包括下列步骤：
将多个表面声波芯片安装在一具有第二表面的基础基板上，所述基础基板上设置有多个电极图案；以及
通过从所述基础基板的与第一表面相对的所述第二表面切入的切片刀将所述基础基板分割成多个单独的表面声波器件，所述切片刀具有向着其圆周端变得锋利的刃部。
11.根据权利要求10所述的方法，其中所述分割步骤将所述基础基板分割成多个单独的表面声波器件，以使各个所述器件具有范围为0.02到0.10的比值W/H，其中W是所述第一表面的第一边的长度与所述第二表面的平行于所述第一边的第二边的长度之差的一半，H是所述封装的高度。
12.根据权利要求10所述的方法，其中：
所述切片刀具有在切割所述封装的所述第一表面时用到的第一部分和在切割所述第二表面时用到的第二部分；并且
所述第一部分和第二部分具有范围为0.02到0.10的比值W/H，其中W是所述第一部分的厚度与所述第二部分的厚度之差的一半，H是所述封装的高度。
CNB2004100487470A 2003-06-16 2004-06-15 表面声波器件及其封装和制造方法 Expired - Fee Related CN100499367C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP170339/2003 2003-06-16
JP2003170339A JP4180982B2 (ja) 2003-06-16 2003-06-16 弾性表面波デバイス、そのパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
CN1574626A true CN1574626A (zh) 2005-02-02
CN100499367C CN100499367C (zh) 2009-06-10

Family

ID=33509119

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100487470A Expired - Fee Related CN100499367C (zh) 2003-06-16 2004-06-15 表面声波器件及其封装和制造方法

Country Status (4)

Country Link
US (1) US7180228B2 (zh)
JP (1) JP4180982B2 (zh)
KR (1) KR100614544B1 (zh)
CN (1) CN100499367C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102144290B (zh) * 2008-07-02 2014-07-02 阿尔特拉公司 倒装芯片过模封装件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015951A1 (ja) * 2003-08-06 2005-02-17 Murata Manufacturing Co., Ltd. インサート端子付きケースおよびこのケースを用いた圧電型電気音響変換器、インサート端子付きケースの製造方法
JP2005286888A (ja) * 2004-03-30 2005-10-13 Fuji Photo Film Co Ltd 固体撮像装置
US7248133B2 (en) * 2004-06-28 2007-07-24 Kyocera Corporation Method for manufacturing surface acoustic wave device
FR2879183B1 (fr) * 2004-12-15 2007-04-27 Atmel Grenoble Soc Par Actions Procede de fabrication collective de microstructures a elements superposes
US8786165B2 (en) * 2005-09-16 2014-07-22 Tsmc Solid State Lighting Ltd. QFN/SON compatible package with SMT land pads
JP5269301B2 (ja) * 2006-07-21 2013-08-21 太陽誘電株式会社 弾性表面波装置
GB2462032B (en) * 2007-04-19 2012-07-11 Mi Llc Use of radio frequency identification tags to identify and monitor shaker screen life and performance
US8456957B2 (en) * 2008-01-29 2013-06-04 Schneider Electric USA, Inc. Ultrasonic transducer for a proximity sensor
US7804742B2 (en) * 2008-01-29 2010-09-28 Hyde Park Electronics Llc Ultrasonic transducer for a proximity sensor
KR102632356B1 (ko) * 2016-04-04 2024-02-02 삼성전기주식회사 음향 공진기 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JPH10150341A (ja) * 1996-09-19 1998-06-02 Murata Mfg Co Ltd １ポート型弾性表面波装置
JP3123477B2 (ja) * 1997-08-08 2001-01-09 日本電気株式会社 表面弾性波素子の実装構造および実装方法
JP3678148B2 (ja) * 1998-12-02 2005-08-03 セイコーエプソン株式会社 圧電デバイス
JP3860364B2 (ja) 1999-08-11 2006-12-20 富士通メディアデバイス株式会社 弾性表面波装置
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6456168B1 (en) * 2000-12-29 2002-09-24 Cts Corporation Temperature compensated crystal oscillator assembled on crystal base
JP3882890B2 (ja) * 2001-10-19 2007-02-21 株式会社村田製作所 圧電型電気音響変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102144290B (zh) * 2008-07-02 2014-07-02 阿尔特拉公司 倒装芯片过模封装件

Also Published As

Publication number Publication date
JP2005006246A (ja) 2005-01-06
US7180228B2 (en) 2007-02-20
US20040251790A1 (en) 2004-12-16
KR100614544B1 (ko) 2006-08-25
JP4180982B2 (ja) 2008-11-12
KR20040111047A (ko) 2004-12-31
CN100499367C (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
CN1284230C (zh) 高频模块
CN1574626A (zh) 表面声波器件及其封装和制造方法
US20060125076A1 (en) Circuit boards, electronic devices, and methods of manufacturing thereof
CN1463075A (zh) 带散热盖的陶瓷封装
CN1579015A (zh) 模块部件
CN1794574A (zh) 电子器件及其制造方法
CN100444520C (zh) 表面声波器件及其封装和制造方法
CN1531199A (zh) 电子器件封装、底基板、电子器件及其制造方法
JP3404375B2 (ja) 多数個取り配線基板
JP4522182B2 (ja) 圧電素子収納用パッケージ、圧電装置および圧電装置の製造方法
JP3500287B2 (ja) 配線基板
JP4605945B2 (ja) 多数個取り配線基板、電子装置の製造方法
CN1441494A (zh) 半导体器件及其制造方法
JP6725333B2 (ja) 多数個取り配線基板および配線基板
JP4566046B2 (ja) 多数個取り配線基板
US20200058568A1 (en) Wiring substrate, electronic device, and electronic module
JP2006066648A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
US20240145318A1 (en) Package for accommodating electronic component, electronic apparatus, and electronic module
WO2019044706A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP4272506B2 (ja) 多数個取り配線基板
JP2004221514A (ja) 多数個取り配線基板
EP4287249A1 (en) Package for housing electronic component, electronic device, and electronic module
JP2004119586A (ja) 多数個取り配線基板
JP4562473B2 (ja) 電子部品収納用パッケージの製造方法
JP2004349564A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU MEDIA DEVICES LTD

Effective date: 20101201

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN TO: TOKYO, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20101201

Address after: Tokyo, Japan, Japan

Patentee after: Taiyo Yuden Co., Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Media Devices Ltd

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20120615