CN1574654A - 使用适应性低通过滤以调整频道评估先导符元的硬件装置 - Google Patents
使用适应性低通过滤以调整频道评估先导符元的硬件装置 Download PDFInfo
- Publication number
- CN1574654A CN1574654A CNA2004100456650A CN200410045665A CN1574654A CN 1574654 A CN1574654 A CN 1574654A CN A2004100456650 A CNA2004100456650 A CN A2004100456650A CN 200410045665 A CN200410045665 A CN 200410045665A CN 1574654 A CN1574654 A CN 1574654A
- Authority
- CN
- China
- Prior art keywords
- unit
- pass filter
- guide
- low
- yuan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
- H04L25/0224—Channel estimation using sounding signals
- H04L25/0226—Channel estimation using sounding signals sounding signals per se
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70701—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation featuring pilot assisted reception
Abstract
本发明是相关于一种用于调整在一行动无线中之频道评估之先导符元的硬件装置(10),该硬件装置(10)是包括一时分多任务(time-division multiplexed)低通过滤单元,以用于过滤已接收之先导符元,其中该时分多任务低通过滤单元是于其本身的输入端以及输出端之间具有一可切换且可用于在一时分多任务配置中执行复数个过滤级的回授路径。
Description
技术领域
本发明是相关于一种用于藉由适应性低通过滤而调整频道评估之先导符元的硬件装置,其中该等先导符元是由一基地台所传输并由一行动无线所接收,且其是对行动无线而言为已知。
背景技术
在移动无线系统中,信号传播是以多路径的形式发生,而该多路径传播对该信号的影响则可以以会随着时间而变化的线性转换形式而加以叙述。由于如此之信号失真是会使得要正确侦测基地台与行动无线之间的传输资料变得不可能,因此,为了这个理由,举例而言,在以UMTS(Universal Mobile Telecommunications System,通用移动通信系统)标准为基础的数据传输器的例子中,该频道失真乃是利用一先导信号(共同先导频道,common pilot channel,CPICH)而加以评估,而该该先导信号其是为一由该基地台所传输的信号,并且是被用于连续地传输相同的先导信号或一个包括两个不同先导信号的连续循环图案(recurring pattern)。
在一个简单的频道模式中,由该行动无线所接收之符元rk是可以以如下之数学方式而加以叙述:
rk=sk·ck+nk 方程式(1)
在方程式(1)中,sk是代表自基地台所传输之符元,ck代表频道参数,而nk则代表一噪声构件。该频道参数ck是为叙述在传输频道中该符元sk之旋转伸展(rotation-stretching)者,而该整数下标k则用于表示该符元之时间前后排列顺序,所有在方程式(1)的变量是代表复数。
方程式(1)亦适用于所传输之先导符元。若该噪声构件nk被忽略的话,则是有可能藉由将所接收之先导信号rk乘上复数共轭的已知先导符号sk,而可确认该频道参数ck,而以此方式所获得之频道参数ck则可以于所传输之符元在行动无线中被以与方程式(1)一致的方式而接收时,被用于消除该传输频道对该被传输之符元的影响,然而,实质影响(physical effects)(在无线频道接收器中)表示,所接收的信号是会受到噪声的限制,这也表示,该频道参数ck仅能以有限的正确性而加以评估。
而具有由德国专利商标局分配为102 50 361.3-35之参考档案的德国专利申请案,其是提出一种可用于过滤行动无线所接收之先导符元之低通过滤单元的串接及适应性结构,此系使得在频道评估的正确性上有相当大地改进。因此,上述之专利申请是特此并入本专利申请已揭示的内容之中。
本发明之目的是在于提供一硬件装置,其系以理想的方式而调整频道评估之先导符元,但是其却可以尽可能的以最小的复杂度而加以产生,而在此例子中,将被最小化的目标变量是为硬件单元的芯片区域,另外,本发明的意图亦在于详细载明用于操作该硬件单元的方法,同时,该意图亦提供包括该硬件装置、并以一适合的方式被整合于行动无线硬件中的一频道评估器。
本发明作为基础的目的是藉由权利要求第1、13及14项之特征而加以达成,而本发明较具优势的发展以及改进则是详细载明于附属权利要求之中。
产生在该行动无线接收器中的噪声是以光谱一致性(spectraluniformity)而被散布于该等先导信号的频宽,并且,是可藉由低通过滤之作用而在功率上有相当大地降低。然而,当将该等先导符元被呈送至低通过滤时,必须注意的是,该低通过滤是会造成传播时间的延迟,而在没有更进一步的估量之下,单纯的低通过滤有时会导致该频道评估变得更糟,这是因为在低通过滤之后,所使用之该等先导符元的传输是可于时间上倒退如此之多,因而使得频道状态已明显地被改变,所以,有必要发展出在低通过滤以及传播时间延迟之间的妥协方案。
发明内容
本发明之硬件装置是使用适应性的低通过滤来考虑频道的动力学。而为了过滤该基地台所传输以及该行动无线所接收之先导信号,本发明之硬件装置是具有一低通过滤单元,其系以N-倍的时分多任务而加以操作,并且因此可递送与具有N个过滤级的低通过滤单元一样的结果。而该时分多任务模式系藉由可以切换之一回授路径而加以执行。
而该可切换的回授路径是使得所接收的先导符元能够通过该低通过滤单元N次(在相对应的方式中为N个过滤级),并且,使得所接收的先导符元会被呈送至相对应的过滤,而该先导符元通过该低通过滤单元的次数是可以与该频道动力学相匹配,这则使得所接收之该频道评估的先导符元可藉由使用该本发明的硬件,而以理想的方式受到调整。
另外,本发明之硬件装置所具有的优点是,其仅需要一个时分多任务低通过滤单元来取代在硬件中所提供的N个过滤级,这表示,相较于具有N个过滤级的一低通过滤单元,本发明之芯片区域是可以被降低。
较具优势的是,该可切换的回授回路是使得在时分多任务模式中,以不同的过滤系数以及比例因子(scaling factor)而产生至少二过滤级成为可能。
与本发明的一较佳实施例一致,该可切换之回授路径是利用连接至该低通过滤单元之上游的一多任务器而加以产生。而在该多任务器上的一第一输入端是连接至该低通过滤单元的该输出端,且该等已过滤的先导符元是于此处输出,至于已接收却仍然未过滤的先导符元则被输入到在该多任务器(MUX1)上的一第二输入端。该多任务器的设定是会决定,最后的先导符元是否会再次通过该低通过滤单元、或者一仍然未过滤的先导符元是否需要执行第一次过滤。
较佳地是,该低通过滤单元包含一IIR(Infinite ImpulseResponse,无限脉冲响应)低通滤波器,而该IIR低通滤波器是可被用于在时分多任务模式中,以产生至少二过滤级。
在本发明的一特别较佳实施例中,该硬件装置是具有一第一以及一第二缓冲储存。而为了过滤一先导符元,该第一缓冲储存是会提供第一数值,而该等第一数值则是被下载到在该IIR低通滤波器中之至少二过滤级其中之一的主要缓存器中,而当一先导符元已经被过滤时,来自在该IIR低通滤波器中之一过滤级并包含于该主要记体体(延迟组件)中的至少一些结果,是会被储存于该第二缓冲储存中,作为第二数值。
较具优势地是,该等已过滤的先导符元是亦被缓冲储存于该第二缓冲储存中。
将来自该过滤级之该等第二数值(过滤的结果)以及该等已经过滤的先导符元进行储存,是使得该硬件装置能有高程度的弹性,这是因为,其系有可能可以在一稍后的时间再来存取所储存之该等第二数值以及该等已过滤的先导符元,并且,它们可以,举例而言,再次被馈送进入在该IIR低通滤波器中的该过滤级。
为了上述的目的,其较具优势的是,该第一缓冲储存之功能可以与该第二缓冲储存的功能相互交换,因此使得已经预先储存于该第二缓冲储存中的该等第二数值以及该等已过滤的先导符元可以再次被输入该IIR低通滤波器之中,并且,来自该IIR低通滤波器的该等第一数值则可被写入该第一缓冲储存之中。
本发明之一更进一步较佳实施例的特征在于,第一及第二缓存器。该第一缓存器是储存有该等过滤系数,而在该低通过滤单元的操作期间,该等过滤系数是被馈送至该低通过滤单元中的过滤级,同时,在该低通过滤单元的操作期间,该第二缓存器是可以储存打算于稍后的时间被用作为该低通过滤单元之过滤系数的该等过滤系数。只要储存在该第二缓存器中之该等过滤系数一需要被使用时,该第二缓存器即马上会取代该第一缓存器,因此,储存在该第二缓存器中之该等过滤系数则可以提供在该低通过滤单元中之该过滤级,而打算被用作为稍后时间之过滤系数的过滤系数则接着可以被写入该第一缓存器之中。本发明之此一改进是保证高程度的弹性,因而可以使得该低通过滤单元与在传输频道中改变的状态相互匹配。
较佳地是,该等过滤系数是由一数字信号处理器(DSP)而加以产生。
在本发明的一特别较佳实施例中,该硬件装置是会调整由在一时分多任务模式中的各式雷克指(雷克fingers)所接收之该等先导符元。这表示,该硬件装置是有可能可以处理不仅是一CPICH信号,其亦可以处理在行动无线中所侦测到之此信号的所有路径以及其它基地台所侦测到的所有路径。
与本发明之另一特别的较佳实施例一样,一控制单元是会产生控制信号,以控制该硬件装置,特别的是,这些是会活化以及去活化该低通过滤单元的控制信号,及/或决定在该低通过滤单元中一先导符元之回授回路(过滤通过)之数量的控制信号。另外,该控制单元亦加以设计,而可将该等已过滤的先导符元或一预设数值,特别是数值“0”,供给至一下游单元,特别是一MRC单元。
使用一特殊控制单元的优点是,提供相同目的但却直接并入信号流(signal flows)中之一单元的使用。另外,由该控制单元所产生的该等控制信号是可被定位以朝向在该行动无线中举行的程序,例如压缩模式或该等雷克指的起始,并且,因此亦可被用于该行动无线的其它区域。
随着时间改变的频道特质其是特别是由于自该行动无线而相关于该基地台的相对移动所引起。在频率定义域(frequency domain)中,该已接收的先导符元是为一具有一频宽之都卜勒频谱(Dopplerspectrum)形式,而其中该频宽则是取决于相关于该基地台之该行动无线之相对速度。
藉由考虑相关于该基地台之该行动无线的相对速度,其系有可能最佳化对频道评估之先导符元的调整,因此,该硬件装置是较佳地包括一用于决定有关于该基地台之该行动无线之相对速度的单元,及/或一用于决定出现在该接收器之信号噪声比的单元。其中,在该低通过滤单元中,该相对速度及/或该信号噪声比是可用于规定该回授回路(过滤通过)的数量。
举例而言,是可以提供一较高的相对速度,以使一先导符元通过仅一个或两个过滤级,进而造成一短的传播时间延迟,相反的,当该行动无线之该相对速度相对而言较低时,该传播时间延迟则会由于在此例子中非常低的频道改变而为较不重要,而同时,该先导符元的有效过滤则变得更具决定性,这表示,其系有可能在此事件中通过复数个,举例而言,多达四个,过滤级。
本发明之方法是设计以操作硬件装置。在一第一步骤中,该等第一数值是从该第一缓冲储存被下载至在该IIR低通滤波器中之该等主要缓存器,在一第二步骤中,一先导符元是于该IIR低通滤波器中进行过滤,在一第三步骤中,来自该等主要缓存器之至少一些该等第二数值是被储存于该第二缓冲储存之中,接着,前述三个步骤是重复至少一次,而其中该可切换之回授路径是会将来自该第二步骤的分别过滤结果供给至该IIR低通滤波器的输入端,以取代该先导符元。
根据本发明的一频道评估器是包括一计算单元以及与本发明一致的一硬件装置,并且该计算单元是被用于将所接收之先导符元乘上复数共轭之已知先导符元。而根据方程式(1),此乘法运算是可以用于计算该频道参数。
本发明之硬件装置是被连接至该计算单元的上游或下游,但这两种配置并不会造成不同的结果。
附图说明
本发明是藉由所举之例子并所附之图式做为参考而于之后做出更详尽的解释,其中:
图1:其是显示在一行动无线中,用于调整频道评估之先导符元之装置,以及该装置之执行的示意图;
图2A:其是显示本发明硬设备之一示范性实施例的示意图;
图2B:其是显示计算单元IIR_ARITH_1的示意图;
图2C:其是显示计算单元IIR_ARITH_2的示意图;
图3:其是显示由装置(10)处理雷克指(雷克fingers)所提供之先导符元的时序图;以及
图4:其是显示在一行动无线中该装置(10)执行之举例示意图。
具体实施方式
图1是显示一种用于调整频道评估之先导符元的装置、以及将其并入一行动无线中的示意图。在所显示的例子中,在基地台以及行动无线之间的无线传输是以UMTS为基础。
在该行动无线中,一雷克接收器2是会接收芯片100,而在该雷克接收器2中的该等芯片100是会不断向前地被供给至一译码单元(descrambling unit)(译码器descrambler)、一解展频单元(dispreadingunit)、及一“积体&倾印(integrate & dump)”单元,结果,该等芯片100是会被转换成为资料符元101以及先导符元102,该等先导符元102则被向前递送至该装置1,而该装置1则会将该等先导符元102呈交至低通过滤,接着,该等已过滤之先导符元103馈送至一频道评估器3,而该频道评估器3则用于计算来自该已过滤之先导符元103的频道参数104。一加权单元4是被用以计算由来自该数据符元101之传输频道所造成的失真,并且会因而获得符元105,以用于接续的处理步骤。
该装置1是包括在一串接结构中,举例而言,串联,的过滤级5、6、7以及8,而该等级的每一个是皆为低通滤波器的形式,另外,该过滤级5、6、7以及8是被分别连接至在一4:1多任务器9上的输入端,而该4:1多任务器9是藉由可由,举例而言,一数字信号处理器所提供的一控制信号106而加以控制,并且,该4:1多任务器9的输出端亦同时为该装置1的输出端。
而在该装置1中构件间的连接是使得有数个过滤级可利用,其中,在该等先导符元102受到该频道评估器3的进一步处理之前,该等先导符元102是会先通过该等过滤级。
横跨的过滤级越多,则藉由低通过滤所获得之噪声抑制效果会越好,然而,此亦会使得信号传播的时间加长,而这就表示,该等已过滤的先导符元103只有在一相对应的时间延迟之后才能获得。
举例而言,用于该等先导符元103打算要通过之数个过滤级的决定标准可以是在该行动无线以及该基地台间的相对速度,当该相对速度为高的同时,则该4:1多任务器9则被设定为,该已过滤之先导符元103会被分接于一已配置于串联电路前一相对而言较长距离之过滤级的输出端,这则让该低通过滤所造成之该已过滤之先导符元103的传播时间延迟被降低,而在一相对而言较低的速度时,则对该先导符元102的良好过滤是有可能的,这就表示,该等先导符元102在进入该频道评估器3之前,其会通过一相对而言较大数量的过滤级,因此,其必须要在有效噪声抑制与容忍信号传播时间延迟之间取得平衡,以决定该等先导符元102需要通过之过滤级的数量。
第2图是显示作为本发明硬件装置之一示范性实施例的示意图。在此本发明之示范性实施例的例子中,在该基地台以及该行动无线之间的无线传输是以该UMTS标准为基础。
在该装置10上的一输入端的下游是配置有一输入缓存器sample_reg,其系连接至一输入2:1多任务器MUX1,而在该2:1多任务器MUX1上的控制输入端是具有一控制信号110至加于其上,该2:1多任务器MUX1的输出端则是被连接至一倍加器(multiplier)MULT1,而在该倍加器MULT1上的一另一输入端则是具有一比例因子(scaling factor)s施加于其上,连接至该倍加器MULT1下游的是在一加法器ADD1上的输入端,从该加法器ADD1的输出端,线是发送至一输入缓存器inreg0、一输出缓存器outreg1、以及在该装置10上的一输出端output,该输入缓存器inreg0则馈送至该2:1多任务器MUX1上的一另一输入端。
另外,该装置10是具有一缓冲储存CCWE_TEMP_RAM1,而该输入缓存器inreg1、inreg2、以及inreg3即是由该缓冲储存CCWE_TEMP_RAM1所馈送,连接于该等输入缓存器inreg1、inreg2、以及inreg3之下游的,分别是主要缓存器(延迟组件)reg1、reg2、以及reg3。
从该主要缓存器reg1的输出端,连接是沿着路线发送至在一计算单元IIR_ARITH_1上的一输入端11,以及一输出缓存器outreg2两者,而从该主要缓存器reg2的输出端,连接是沿着路线发送至在一计算单元IIR_ARITH_2上的一输入端15,以及一输出缓存器outreg3两者,至于该主要缓存器reg3的输出则是被连接至在一倍加器MULT2上的一输入端。
该等输出缓存器outreg1、outreg2、以及outreg3是馈送至一缓冲储存CCWE_TEMP_RAM2。
该等计算单元IIR_ARITH_1以及IIR_ARITH_2是具有相同设计,它们的示意图是显示于图2B以及图2C之中。
该等计算单元IIR_ARITH_1以及IIR_ARITH_2是分别具有输入端11、12、以及13,与15、16、以及17,并且亦分别具有一输出端14或18,另外,该计算单元IIR_ARITH_1或IIR_ARITH_2是包含一倍加器MULT3或MULT4,以及一加法器ADD2或ADD3,该倍加器MULT3或MULT4的输入侧是被分别连接至该等输入端11以及13、或15以及17,而该加法器ADD2或ADD3的输入侧则是分别被连接至该输入端12或16,以及被连接至该倍加器MULT3或MULT4的输出端,从该加法器ADD2或ADD3的输出端,一连接线是沿着路线而分别发送至该输出端14或18。
该计算单元IIR_ARITH_1的输入端12是被连接至该计算单元IIR_ARITH_2的该输出端18,该输入端13则是被提供以一过滤系数a1,而该输出端14则是被沿着路线发送至在该加法器ADD1之上的输入端。
该计算单元IIR_ARITH_2的该输入端16是被连接至该倍加器MULT2的输出端,该输入端17是具有一过滤系数a2施加于其上。
该倍加器MULT2的一输入端是具有一过滤系数a3施加于其上。
该比例因子s是使用一单元scale1而被传输至该倍加器MULT1,该单元scale1是会将比例因子储存于缓存器s_1、s_2、s_3、以及s_4之中,而该等比例因子乃已经藉由一数字信号处理器DSP于事先加以计算,并已经储存于该等缓存器s_1、s_2、s_3、以及s_4之中。一4:1多任务器MUX2则将必需的比例因子连接至该倍加器MULT1。
一另一单元scale2则包含“影子缓存器(shadow registers)”。该单元scale2具有与该单元scale1一样的设计,在该比例单元scale1被用于提供该比例因子s的时间期间,该数字处理器DSP是能够储存于稍后的时间、在该单元scale2中所需的比例因子,而当该单元scale1以及scale2的功能互换时,一控制信号111是会指明。
过滤系数a1、a2、a3、以及a4是相同的藉由该数字信号处理器DSP而加以计算,并且,是接着被储存于一单元part1之中,对该过滤系数a1而言,该缓存器a1_1、a1_2、a1_3、以及a1_4是被提供于该单元par1之中,相对应地,该等过滤器数a2以及a3则分别储存于缓存器a2_1、a2_2、a2_3、以及a2_4与a3_1、a3_2、a3_3、以及a3_4之中,缓存器数值是使用4:1多任务器MUX3、MUX4、以及MUX5而被分别连接至该等倍加器MULT3、MULT4、以及MULT2。
一另一单元par2是包括该等比例因子a1、a2、以及a3的影子缓存器,该单元par2是具有与该单元par1一样的设计,该控制信号11是会指示该等单元par1与par2的哪一个已经被活化。
接下来的文章是会叙述装置10运作的方法。
该装置10的基础想法是以在图1中所显示的装置1运作的方法为基础,亦即,该先导符元所通过之滤波器的数量是可变的。然而,在该装置10之中,此系不藉由如该装置1之一低通滤波器的串接结构而加以产生,而是仅藉由一个低通滤波器,只是该滤波器是使用时分多任务方法而加以操作。
该装置10的一特别的特征是,该2:1多任务器MUX1,其系会选择在输入端所接收并储存于该输入缓存器sample_reg中的先导符元,或是会选择已在该输入缓存器inreg0中并且已经为了更进一步程序而事先过滤的先导符号。该2:1多任务器MUX1的设定是藉由控制信号110而加以规定,该控制信号110是可以,举例而言,藉由规定在时分多任务滤波器串接中之事件顺序的一有限状态机器(finite state machine)而加以产生。
该2:1多任务器MUX1所连接的先导符元是首先会先被乘以在一倍加器MULT1中的该比例因子s,并且接着被呈送至低通过滤。
包含在该装置10中的该低通滤波器是为一三级IIR滤波器(third-order IIR filter)。该三个主要缓存器reg1、reg2、以及reg3所具有的特征在于,会因一、二或三个时间单元而受到延迟并再次被注入输入端的一过滤级的输出。另外,该低通过滤的传送功能是藉由该过滤器数a1、a2、以及a3而加以决定。
该等主要缓存器reg1、reg2、以及reg3所需要用于每一个过滤通过的数值是皆被储存于该缓冲储存CCWE_TEMP_RAM1之中,并且,该等数值是经由输入缓存器inreg1、inreg2、以及inreg3而可为该等主要缓存器reg1、reg2、以及reg3所利用。
直接在一过滤通过(一处理时脉循环)之后,由该2:1多任务器MUX1先前所选择并且现在已过滤的先导符元是可于输出端output获得,并可于该处被分接。此已过滤的先导符元是亦被写入该输入缓存器inreg0以及该输出缓存器outreg1之中。再者,在过滤程序期间通过该主要缓存器reg1的数值是被写入该输出缓存器outreg2之中,而已经通过该主要缓存器reg2的数值则是被写入该输出缓存器outreg3之中。该等输出缓存器outreg1、outreg2、以及outreg3的内容则是被缓冲储存于该缓冲储存CCWE_TEMP_RAM2之中,而在稍后的时间,它们是可以经由输入内存inreg1、inreg2、以及inreg3而再次从该缓冲储存CCWE_TEMP_RAM2而被加载至该等主要缓存器reg1、reg2、以及reg3之中。
接着,在该输入端input所接收并且被储存在该输入缓存器sample_reg之中的一个新的先导符元、或是在该输入缓存器inreg1中并且已经于先前过滤过的先导符元可以被过滤。
当该2:1多任务器MUX1已经被设定为,在该输入缓存器inreg0中之该先导符元会通过在该装置10中的该低通滤波器的同时,此可被视为与使用分别的下游过滤级而自一过滤级5、6、或7过滤出一输出数值的结果有一样的效果,如图1所示。
在该装置10的一特别的实施例中,在输入端input所接收的每一个先导符元是于该装置10之中被过滤四次,此是对应于如图1所示由该等过滤级5、6、7、以及8所执行的过滤程序。另外,此实施例也牵涉到该装置10的操作时脉率是比该行动无线所接收之CPICH信号的芯片率高上许多的情形,举例而言,在该装置10操作时的操作时脉率是为124.8MHz,而在UMTS的例子中该芯片率则一般而言为3.84MHz。
由于在该装置10之中,一个先导符元会于一个操作时脉循环期间通过该低通过滤一次,因此,在该装置10中是需要四个操作时脉循环,以过滤一先导符元四次,而此是对应于在图1所示之对该等过滤级5、6、7、以及8的通过。
在使用具有四倍时分多任务之该装置10(或使用在图1所示,该装置1中的该等过滤级5、6、7、以及8)而过滤一新到达之先导符号的过程中,事件的顺序是可以以下列的方式而加以概述。
在该装置10中第一次时分多任务(第一次操作时脉循环)之过
滤(或是在该过滤级5中之过滤):
从该缓冲储存CCWE_TEMP_RAM1,以最后执行之过滤为基础的缓存器内容是被加载至该输入缓存器inreg1、inreg2、以及inreg3之中,当该先导符元到达(输入缓存器sample_reg)时,该等内容是被传送至该等主要缓存器reg1、reg2、以及reg3之中、算术计算加以执行、并且,在下一个步骤中,该等事件是经由该等输出缓存器outreg1、outreg2、以及outreg3而被传送至该缓冲储存CCWE_TEMP_RAM2。所有的操作步骤是使用导管方法(pipeline method)而加以执行,也就是说,可以有效率地仅需要一个操作时脉循环。该等输出数值是可于该缓冲储存CCWE_TEMP_RAM2获得,以用于过滤下一个到达的先导符元。而过滤下一个到达的先导符元之前,该缓冲储存CCWE_TEMP_RAM1以及CCWE_TEMP_RAM2的角色则必须反转。
在该装置10中第二次时分多任务(第二次操作时脉循环)之过
滤(或是在该过滤级6中之过滤):
在第二次操作时脉循环中,该第一次时分工多之过滤级所执行的过滤是需要通过该第二次时分多任务之过滤级。储存在该输入缓存器inreg0中的该第一次时分工多之过滤级的结果,是经由该2:1多任务器MUX1而被提供至该第二过滤级(相对于该第一次时分工多之过滤中该新到达的先导符元是加以处理)。另外,在前之先导符元的该第二次时分多任务过滤的缓存器内容则自该缓冲储存CCWE_TEMP_RAM1而被下载至该等输入内存inreg1、inreg2、以及inreg3之中,而该等内容是又自此而被传送至该等主要缓存器reg1、reg2、以及reg3。接下来,该输入缓存器reg0以及该等主要缓存器reg1、reg2、以及reg3的内容是被用以执行算术程序,该等输出缓存器outreg1、outreg2、以及outreg3中的内容被下载至该缓冲储存CCWE_TEMP_RAM2之中,并且,可被分接于输出端0utput的过滤结果则是被传送至该输入缓存器reg0,在此,其系作为第三次时分多任务之过滤的一输入信号。
第三次以及第四次时分多任务之过滤(或是在该过滤级7以及8中之过滤)是以与上述相同的方式而加以执行。
在下一个输入的先导符元之前,该缓冲储存CCWE_TEMP_RAM1以及CCWE_TEMP_RAM2的角色是加以反转。
另外,该装置10的该时分多任务模式是不仅允许一CPICH信号,其亦允许使用装置10而掌握在行动无线中所侦测之此信号的所有传输路径。为了侦测各式各样的传输路径,该行动无线的雷克接收器是会将分别的雷克指加以定位以朝向一传输路径,举例而言,总共有32个雷克指被定位朝向传输路径。对每一个雷克指而言,在该装置10中的四个连续操作时脉循环是加以反转,而在这四个操作时脉循环期间,该雷克指所提供之一个先导符元会被过滤四次,接着,下一个雷克指所提供之一个先导符元亦会被过滤四次。
上述之程序是显示于图3之中。图3之上半部是显示在一UMTS系统中的芯片率120,而下半部则显示在该装置10中之操作时脉121。
图3是显示在包括256芯片之一间隔中,前四个芯片期间该等雷克指所产生之先导符元。由于该装置10的高操作时脉率,因此,在此间隔中由32个雷克指所产生的所有先导符元是可于前四个芯片期间藉由该装置10而加以掌握,在此子中,在每第四个操作时脉循环中,一雷克指是会产生一个先导符元,而此先导符元则接着可在该装置10上的输入端input获得,并且,其系可为了在四个操作时脉循环(四个时分多任务之过滤级或四个过滤级)期间的频道评估而加以调整。
当该32个先导符元进行调整的同时,在该等输出缓存器outreg1、outreg2、以及outreg3中的数值是于每一个个别的时分多任务之过滤级(四个过滤级)之后,被写入该缓冲储存CCWE_TEMP_RAM2之中。只要该等雷克指在252个芯片的暂停之后再次产生先导符元,则该两个缓冲储存CCWE_TEMP_RAM1以及CCWE_TEMP_RAM2的功能即马上会被反转,这表示,该缓冲储存CCWE_TEMP_RAM2现在是会递送该等输入内存inreg1、inreg2、以及inreg3的数值,而在该等输出内存outreg1、outreg2、以及outreg3中之数值则是被储存于该缓冲储存CCWE_TEMP_RAM1之中。
储存于该等缓冲储存CCWE_TEMP_RAM1以及CCWETEMP_RAM2之中的数值是为复数,而该复数之实数及虚数部分的每一个是包括16个位。这样的结果是,该等缓冲储存CCWE_TEMP_RAM1以及CCWE_TEMP_RAM2的每一个是需要具有一最小为32×4×3×2×16位的储存容量。在上述的乘积中,第一个因子(32)是相关于该等雷克指的数量,该第二个因子(4)是相关于通过每一个先导符元的过滤的数量,第三个因子(3)是相关于该等主要缓存器reg1、reg2、以及reg3的数量,以及最后的两个因子(2×16位)是相关于该等主要缓存器reg1、reg2、以及reg3所需之数值的字符长度。
另外,是需要该比例因子s以及该等过滤系数a1、a2、以及a3,以操作该装置10。该比例因子s是获得自该单元scale1或scale2,该等过滤系数a1、a2、以及a3则是由该单元par1或par2所提供,四个不同的数值(四个过滤单元)是对该比例因子s以及对该等过滤系数a1、a2、以及a3而言,皆分别为可利用。这些数值是使用该等4:1多任务器MUX2、MUX3、MUX4、以及MUX5而不断地向前朝向在一先导符元之四个过滤通过范围内之分别的倍加器MULT1、MULT2、MULT4、以及MULT4。
当储存在该等单元scale1及scale2中的数值被用于操作该装置10的同时,举例而言,该数字信号处理器DSP是可以计算该比例因子s以及该等过滤系数a1、a2、以及a3的新数值,并且,可以将这些数值储存在该等单元par1及par2的该等缓存器中。当一时间标记(marker)抵达时,举例而言,一讯框的开始、或是一TTI的开始,该等单元scale2及par2则可以由该等单元scale1及par1而加以取代。
图4是概略地显示在行动无线中该装置10之执行的示意图。该装置10是藉由一控制单元20而加以控制,该控制单元20是会接收来自在该行动无线中其它单元的控制信号130,并且,这些控制信号是藉由该控制单元20而加以使用,以产生控制信号131、132、133、以及134。
该控制信号131可被用于活化或去活化(deactivate)在该装置10中的过滤功能,举例而言,若该行动无线是在另一个无关于该胞元的频率(在监测胞元上的测量)进行操作时,则该过滤功能是以压缩的方式而被去活化。
该控制信号132是被用于控制被连接至该装置10之输出端output的下游的一闸极21,该闸极21是会选择提供于该装置10之输出端output的先导符元,其中该先导符元则是打算要更进一步处理的。在现在的这个例子中,该闸极21是承担了有利于在图1中之该4:1多任务器9的功能,举例而言,在过滤结果可被进一步使用之前,该等四个过滤级5、6、7、以及8是在一雷克指起始之后需要达到一稳定状态。而在这个可以与包括四个先导符元的周期一样多的时间周期期间,该等过滤级5或6其中之一的输出是可藉由预设数值而被沿着路线发送出去,以作为更进一步使用,因为这些过滤级事实上在包括一个或两个先导符元的周期之后会递送了一个有用的数值。
该闸极21的输出端是被连接至在一2:1多任务器22上的一输入端,该2:1多任务器22的其它输入端是具有数值0施加于其上,该2:1多任务器22是藉由该控制信号133而加以控制,该2:1多任务器22使得输入的先导符元可以被以因子0而进行加权,而此是可以,举例而言,以一压缩的方式、或在一新的雷克指已经被起始之后,而加以执行。举例而言,在一雷克指已经被起始后之前面的先导符元期间,此雷克指对最大结合率(maximum ratio cobining)的贡献是以“零”而进行加权,直到相关连之过滤级达到一稳定状态为止。
该控制信号134是被用于控制一下游的MRC单元,此则使得该MRC单元在整个压缩模式中为断开(disconnect)。
Claims (14)
1.一种用于调整频道评估之先导符元的硬件装置(10),其中该等先导符元是藉由一基地台而加以传输,并藉由一行动无线而加以接收,并且该等先导符元是对该行动无线而言为已知,而该硬件装置(10)是包括一时分多任务(time-division multiplexed)低通过滤单元,以用于过滤该等已接收之先导符元,其中该时分多任务低通过滤单元是于其本身之输入端以及输出端之间具有一可切换之回授路径。
2.根据权利要求1所述之硬件装置(10),其特征在于,
--该可切换之回授回路是可以被用于在具有各式过滤系数(a1、a2、a3)以及比例因子(s)之时分多任务模式中,产生至少二低通过滤级。
3.根据权利要求1或2所述之硬件装置(10),其特征在于,
--一多任务器(MUX1),其是被连接至该低通过滤单元的上游,而在该多任务器(MUX1)上的一第一输入端是被耦接至该低通过滤单元的该输出端,以及在该多任务器(MUX1)上的一第二输入端则可被馈以该等已接收之先导符元。
4.根据前述权利要求其中之一或多所述之硬件装置(10),其特征在于,
--该低通过滤单元是具有一IIR(infinite impulse response,无限脉冲响应)低通滤波器,而该IIR低通滤波器是可被用于在时分多任务模式中,产生至少二过滤级。
5.根据权利要求4所述之硬件装置(10),其特征在于,
--一第一缓冲储存(CCWE_TEMP_RAM1),其是用以将第一数值提供予在该IIR低通滤波器中之主要缓存器(reg1、reg2、reg3);以及
--一第二缓冲储存(CCWE_TEMP_RAM2),其是用以缓冲储存输出自该IIR低通滤波器中之该等主要缓存器(reg1、reg2、reg3)的第二数值。
6.根据权利要求5所述之硬件装置(10),其特征在于,
--一使用该IIR低通滤波器而加以过滤的一先导符元是可以被储存于该第二缓冲储存(CCWE_TEMP_RAM2)之中。
7.根据权利要求5或6所述之硬件装置(10),其特征在于,
--该第一缓冲储存(CCWE_TEMP_RAM1)之功能是可以与该第二缓冲储存(CCWE_TEMP_RAM2)的功能相互交换。
8.根据前述权利要求其中之一或多所述之硬件装置(10),其特征在于,
--第一缓存器(a1_1、a1_2、....、a3_4、),其是用以储存该等过滤系数(a1、a2、a3),而在该低通过滤单元的操作期间,该低通过滤单元是被馈以储存在该等第一缓存器(a1_1、a1_2、....、a3_4、)中之该等过滤系数(a1、a2、a3);以及
--第二缓存器,其中,在该低通过滤单元的操作期间,是有可能储存该等过滤系数,并且,该等第一缓存器(a1_1、a1_2、....、a3_4、)的功能以及该等第二缓存器的功能是可以相互交换。
9.根据权利要求8所述之硬件装置(10),其特征在于,
--一数字信号处理器(DSP),其是用于产生该等过滤系数(a1、a2、a3)。
10.根据前述权利要求其中之一或多所述之硬件装置(10),其特征在于,
--该硬件装置(10)是会调整由在一时分多任务模式中的各式雷克指(雷克fingers)所接收之该等先导符元。
11.根据前述权利要求其中之一或多所述之硬件装置(10),其特征在于,
--一控制单元(20),其是用以控制该硬件装置(10),而该控制单元(20)是会活化以及去活化该低通过滤单元,特别是,及/或决定一先导符元需要通过之回授回路以及过滤级的数量,及/或将该等已过滤的先导符元或一预设数值,特别是数值“0”,供给至一下游单元,特别是一MRC单元。
12.根据前述权利要求其中之一或多所述之硬件装置(10),其特征在于,
--一用于决定有关于该基地台之该行动无线的相对速度的单元;及/或
--一用于决定出现在该接收器端之信号噪声比的单元;
--其中,在该低通过滤单元中,一先导符元需要通过之回授回路或过滤级的数量是取决于该相对速度及/或该信号噪声比。
13.一种用于操作根据权利要求5至12其中之一或多所述之硬件装置(10)的方法,其是具有下列步骤:
(1)将该等第一数值自该第一缓冲储存(CCWE_TEMP_RAM1)下载至在该IIR低通滤波器中之该等主要缓存器(reg1、reg2、reg3);
(2)于该IIR低通滤波器中过滤一先导符元;
(3)将输出自该等主要缓存器(reg1、reg2、reg3)之至少一些该等第二数值储存于该第二缓冲储存(CCWE_TEMP_RAM2)之中;以及
(4)重复该步骤(1)至该步骤(3)至少一次,其中该可切换之回授路径是将来自该步骤(2)的过滤结果供给至该IIR低通滤波器,以取代该先导符元。
14.一种频道评估器,其包括一计算单元,以用于将所接收之先导符元乘上复数共轭之已知先导符元,以及根据权利要求1-12其中之一或多所述之一硬件装置(10),其中该计算单元以及该硬件装置(10)是串联连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10322943A DE10322943B4 (de) | 2003-05-21 | 2003-05-21 | Hardware-Vorrichtung zur Aufbereitung von Pilotsymbolen für eine Kanalschätzung mittels adaptiver Tiefpassfilterung |
DE10322943.4 | 2003-05-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1574654A true CN1574654A (zh) | 2005-02-02 |
Family
ID=33441089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004100456650A Pending CN1574654A (zh) | 2003-05-21 | 2004-05-21 | 使用适应性低通过滤以调整频道评估先导符元的硬件装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7636374B2 (zh) |
CN (1) | CN1574654A (zh) |
DE (1) | DE10322943B4 (zh) |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5592340A (en) * | 1994-09-21 | 1997-01-07 | Seagate Technology, Inc. | Communication channel with adaptive analog transversal equalizer |
US5619524A (en) * | 1994-10-04 | 1997-04-08 | Motorola, Inc. | Method and apparatus for coherent communication reception in a spread-spectrum communication system |
ZA965340B (en) * | 1995-06-30 | 1997-01-27 | Interdigital Tech Corp | Code division multiple access (cdma) communication system |
US5737327A (en) * | 1996-03-29 | 1998-04-07 | Motorola, Inc. | Method and apparatus for demodulation and power control bit detection in a spread spectrum communication system |
US5799011A (en) * | 1996-03-29 | 1998-08-25 | Motorola, Inc. | CDMA power control channel estimation using dynamic coefficient scaling |
JP3108364B2 (ja) * | 1996-04-22 | 2000-11-13 | 三洋電機株式会社 | データ復調装置 |
US6067292A (en) * | 1996-08-20 | 2000-05-23 | Lucent Technologies Inc | Pilot interference cancellation for a coherent wireless code division multiple access receiver |
JP3006679B2 (ja) * | 1997-01-16 | 2000-02-07 | 日本電気株式会社 | セルラー移動電話システム |
JP3441638B2 (ja) * | 1997-12-18 | 2003-09-02 | 株式会社エヌ・ティ・ティ・ドコモ | チャネル推定値を求める装置および方法 |
US6483821B1 (en) * | 1998-04-22 | 2002-11-19 | Texas Instruments Incorporated | CDMA mobile communications system and method with improved channel estimation and pilot symbol transmission |
JP3728116B2 (ja) * | 1998-06-02 | 2005-12-21 | キヤノン株式会社 | 通信方法及び装置 |
GB9818378D0 (en) * | 1998-08-21 | 1998-10-21 | Nokia Mobile Phones Ltd | Receiver |
US6192040B1 (en) * | 1999-04-16 | 2001-02-20 | Motorola, Inc. | Method and apparatus for producing channel estimate of a communication channel in a CDMA communication system |
FI112831B (fi) * | 1999-04-28 | 2004-01-15 | Nokia Corp | Menetelmä kanavaestimaatin muodostamiseksi ja vastaanotin |
AU4144799A (en) * | 1999-05-19 | 2000-12-12 | Nokia Networks Oy | Transmit diversity method and system |
US6816541B1 (en) * | 1999-05-24 | 2004-11-09 | Texas Instruments Incorporated | Spread spectrum interference cancellation |
US6633552B1 (en) * | 1999-08-06 | 2003-10-14 | Qualcomm Incorporated | Method and apparatus for determining the closed loop power control set point in a wireless packet data communication system |
US6700919B1 (en) * | 1999-11-30 | 2004-03-02 | Texas Instruments Incorporated | Channel estimation for communication system using weighted estimates based on pilot data and information data |
GB2358999A (en) * | 2000-02-02 | 2001-08-08 | Central Research Lab Ltd | A system and method for labelling a signal |
US6801564B2 (en) * | 2000-02-23 | 2004-10-05 | Ipr Licensing, Inc. | Reverse link correlation filter in wireless communication systems |
US7082174B1 (en) * | 2000-07-24 | 2006-07-25 | Qualcomm, Incorporated | Method and apparatus for processing a modulated signal using an equalizer and a rake receiver |
US7697594B2 (en) * | 2001-03-30 | 2010-04-13 | Texas Instruments Incorporated | Method and apparatus for regenerative based interference cancellation within a communication system |
EP1259002B1 (en) * | 2001-05-14 | 2004-01-14 | Sony International (Europe) GmbH | Stereo demultiplexer |
US7190749B2 (en) * | 2001-06-06 | 2007-03-13 | Qualcomm Incorporated | Method and apparatus for canceling pilot interference in a wireless communication system |
US7230975B2 (en) * | 2001-08-07 | 2007-06-12 | Qualcomm Incorporated | Adaptive pilot filter for a wireless communication system |
US6959035B2 (en) * | 2001-12-26 | 2005-10-25 | Freescale, Inc. | Post-correlation interpolation for delay locked loops |
KR100454483B1 (ko) * | 2002-03-04 | 2004-10-28 | 삼성전자주식회사 | 아이/큐 복조장치 및 그의 아이/큐 신호생성방법 |
US7173991B2 (en) * | 2002-06-17 | 2007-02-06 | Hitachi, Ltd. | Methods and apparatus for spectral filtering channel estimates |
US7349379B2 (en) * | 2002-08-13 | 2008-03-25 | Texas Instruments Incorporated | Channel normalization |
DE10250361B4 (de) | 2002-10-29 | 2009-12-24 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Aufbereitung von Pilotsymbolen für eine Kanalschätzung mittels adaptiver Tiefpassfilterung |
JP4470377B2 (ja) * | 2003-02-28 | 2010-06-02 | 株式会社日立製作所 | 移動通信システムにおける伝搬路推定方法 |
US7548598B2 (en) * | 2003-04-07 | 2009-06-16 | Harris Corporation | Method and apparatus for iteratively improving the performance of coded and interleaved communication systems |
-
2003
- 2003-05-21 DE DE10322943A patent/DE10322943B4/de not_active Expired - Fee Related
-
2004
- 2004-05-20 US US10/850,484 patent/US7636374B2/en not_active Expired - Fee Related
- 2004-05-21 CN CNA2004100456650A patent/CN1574654A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE10322943A1 (de) | 2004-12-16 |
DE10322943B4 (de) | 2005-10-06 |
US20040240589A1 (en) | 2004-12-02 |
US7636374B2 (en) | 2009-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101919166B (zh) | 处理无线通信环境中的信号 | |
CN1411634A (zh) | Cdma信号多用户检测接收器 | |
CN1047704C (zh) | 接收机 | |
CN101711049B (zh) | 一种基于干扰消除的选径方法和装置 | |
CN101043482A (zh) | 信号发送方法和设备、均衡方法和设备以及通信系统 | |
Rajagopal et al. | A programmable baseband processor design for software defined radios | |
CN102082749B (zh) | 一种均衡器的权系数更新装置及方法 | |
CN1574654A (zh) | 使用适应性低通过滤以调整频道评估先导符元的硬件装置 | |
CN1159858C (zh) | Cdma接收器 | |
CN100563223C (zh) | 一种消除数字滤波器输出的直流分量的方法及装置 | |
US9270328B2 (en) | Multimode receiver architecture | |
CN1708918A (zh) | 藉适应性低通滤波预处理频道估算向导符号的装置及方法 | |
EP2647248A1 (en) | Method and arrangement for interference congestion control | |
CN1199412C (zh) | 信道校正的方法 | |
CN212572497U (zh) | 一种基于fpga的自适应滤波器 | |
CN1503466A (zh) | 用于稀疏通道的回波消除器 | |
Reddy et al. | Design and analysis of efficient adaptive equalizers for wireless communication application | |
CN100435535C (zh) | 具有判决反馈均衡器的接收机及其判决序列产生方法 | |
CN102176666B (zh) | 一种匹配滤波方法 | |
CN101304495B (zh) | 一种重影消除均衡器 | |
US7242711B2 (en) | Decision feedback equalizer having reduced gate count | |
CN1491053A (zh) | 无线传输中基于离散付氏变换的空时联合检测装置和方法 | |
CN2884711Y (zh) | 抗多径系统中控制系数更新的装置 | |
US7978757B1 (en) | Configurable receiver and a method for configuring a receiver | |
CN1425242A (zh) | 在扩频通信系统中降低峰值功率的系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |