CN1595442A - 存储卡 - Google Patents

存储卡 Download PDF

Info

Publication number
CN1595442A
CN1595442A CNA2004100546943A CN200410054694A CN1595442A CN 1595442 A CN1595442 A CN 1595442A CN A2004100546943 A CNA2004100546943 A CN A2004100546943A CN 200410054694 A CN200410054694 A CN 200410054694A CN 1595442 A CN1595442 A CN 1595442A
Authority
CN
China
Prior art keywords
terminal
storage card
outside
interface
interface controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100546943A
Other languages
English (en)
Other versions
CN1595442B (zh
Inventor
西泽裕孝
樋口显
大泽贤治
和田环
杉山道昭
大迫润一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1595442A publication Critical patent/CN1595442A/zh
Application granted granted Critical
Publication of CN1595442B publication Critical patent/CN1595442B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Storage Device Security (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种存储卡装备有连接到外部连接端子的接口控制器、连接到接口控制器的存储器以及连接到接口控制器的安全控制器。除了提供工作电源到接口控制器和存储器的第一外部连接端子以外提供能提供工作电源到安全控制器的第二外部连接端子。连接到安全控制器的接口控制器的接口单元接收来自第二外部连接端子的工作电源且由此能停止从第一外部连接端子提供工作电源。即使切断提供到接口控制器的工作电源，接口单元的输出也不会变为不确定状态。

Description

存储卡
本申请要求2003年9月8日申请的日本专利申请号JP2003-316002和2004年3月19日申请的日本专利申请号JP2004-80593的优先权，在此将其内容通过参考引入本申请。
技术领域
本发明涉及装备有安全控制器和接口控制器以及存储器的存储卡。
背景技术
专利文献1(国际专利公开号WO01/84490，小册子(USP6,669,487))描述了一种技术，其中为了在保持与MMC(多媒体卡：注册商标)标准兼容的同时实现多组(multibank)或多种功能，基于MMC标准的存储卡装备有SIM(用户识别模块)，以由此增强安全性。
专利文献2(国际专利公开号WO02/099742，小册子(美国申请10/476223))描述了一种已封装了快闪存储器芯片、IC卡芯片和控制器芯片的存储器件，IC卡芯片执行安全处理，控制器芯片根据外部发出的指令控制它们。
而且，非专利文献1(多媒体卡系统标准版本3.3)描述了用于多媒体卡的标准。
发明内容
本发明人讨论了一种存储卡，该存储卡装备有安全控制器如IC卡微型计算机和接口控制器以及存储器，以实现多种功能。
首先，揭露了在当接口控制器和安全控制器连接时停止从外部提供用于接口控制器和存储器的工作电源电压到接口控制器和存储器，以及工作电源电压仅可以提供到安全控制器和工作电源仅施加到安全控制器以允许它专门地执行安全处理的这种操作形式中发生的不利情况。亦即，当没有工作电源施加到接口控制器时，在接口控制器的接口单元连接到安全控制器时，输出缓冲器的输出控制状态变得不确定，以致发生接口单元变为低阻抗状态的这种情况。已发现当在这种状态中从外部提供用于安全控制器的通电复位或启动的时钟或信号时，时钟或信号流入保持低阻抗状态的接口单元，因此产生不可忽略的噪声或引起故障发生的担心。担心当安全控制器等以非接触形式与外部连接时特别显著地降低通信灵敏度。
其次，本发明人发现当安全控制器具有非接触接口功能时，在卡的布线板提供有用于增加通信灵敏度的外部天线连接端子之处应该考虑到与用于信号或时钟等的其他连接端子的布局关系的重要性。亦即，当延伸到用于信号和时钟等的连接端子的布线的路径以及延伸到外部天线连接端子的布线的路径被复杂化且由此常常互相邻接并跨过布线板时，由于串扰和感应等的噪声被加载或叠加在信号线或布线和时钟布线上。另外，由于来自信号线和时钟布线的串扰和感应等产生的噪声加载在由外部高频天线接收的高频信号上，以致在非接触操作时在输入/输出数据中发生误差。外部天线连接端子需要采用可以切实可行的抑制这种噪声发生的这种布局。而且，当停止提供用于接口控制器和存储器的工作电源电压时，工作电源电压可以提供到安全控制器，提供高电平工作电源的每个外部连接端子的布局也需要考虑类似于安全控制器的工作电源电压的电平高于接口控制器的工作电源电压的电平的上述情况。
本发明的一个目的是抑制存储卡中的噪声发生，该存储卡装备有安全控制器和接口控制器以及存储器，以实现多种功能。
本发明的另一目的是在装备有安全控制器和接口控制器以及存储器以实现多种功能的存储卡中，在工作电源单独施加到安全控制器以执行安全处理的这种工作方式中抑制噪声的发生。
而且，用于接口控制器和安全控制器的工作电源互相分开，以减小整个存储卡的功耗。
本发明的再一目的是在用于在装备有安全控制器和接口控制器以及存储器以实现多种功能的存储卡中，防止将外部天线连接到具有非接触接口功能的安全控制器的连接端子的布局促进与其他连接端子相关的噪声发生。
从本说明书和附图的描述将使本发明的上述及其他目的和新颖性特点变得明显。
下面简要地说明本申请中公开的本发明的代表性发明的概要：
[1]根据本发明的存储卡包括连接到多个外部连接端子的接口控制器(7)；连接到接口控制器的存储器(8)；连接到接口控制器的安全控制器(9)，接口控制器、存储器，安全控制器安装在形成有多个外部连接端子的布线板上方；将工作电源提供到接口控制器和存储器的第一外部连接端子(C4)；以及除第一外部连接端子之外提供能提供工作电源到安全控制器的第二外部连接端子(C15)，其中接口控制器的接口单元连接到接收来自第二外部连接端子的工作电源的安全控制器且由此允许停止从第一外部连接端子提供工作电源。
即使当提供到接口控制器的工作电源被切断时，仍提供供应到安全控制器的工作电源到接口单元(11)。因此，接口单元的输出不会变为不确定状态。因此可以抑制由其中流动的不确定电流产生的噪声。为了完全防止不需要的电流流入接口单元，在其中停止从第一外部连接端子提供工作电源的状态中接口单元可以被控制为高阻态。
在本发明的特定形式中，具有电平移位功能的接口单元在基于提供到第一外部连接端子的第一电源电压的信号电平和基于提供到第二外部连接端子的第二电源电压的信号电平之间执行电平移位。
本发明的另一特定形式中，提供输入时钟信号的第三外部连接端子(C11)、用于数据的输入/输出的第四外部连接端子(C13)以及用于输入复位信号的第五外部连接端子(C10)作为安全控制器的接口端子。此时，根据由接口控制器识别的卡模式第三至第五外部连接端子可以用于接口控制器，作为用于输入/输出信号的外部连接端子。例如它们可以处理并行数据输入/输出位的数目不同的几种卡模式。当接口控制器利用第三至第五外部连接端子作为用于数据输入/输出的外部连接端子时，安全控制器能通过接口控制器与外部接口。此时，当通过分离开关电路(12)从接口控制器断开第三至第五外部连接端子时，根据安全控制器的接口功能它可以抑制连接到第三至第五外部连接端子的外部电路和接口控制器之间传送的信号的不希望的输出到外部。
作为本发明的再一特定的形式，安全控制器可以是能与外部进行非接触接口的IC卡微型计算机和能与外部进行接触接口的IC卡微型计算机的两种或任意一种。安全控制器可以是能与外部进行非接触接口和接触接口的IC卡微型计算机。
作为本发明的又一特定形式，当安全控制器是能与外部进行非接触接口的IC卡微型计算机时，当安全控制器具有天线连接端子(C14，C16)时，天线连接端子(C14，C16)优选可以布置在邻近第二外部连接端子的第一外部连接端子的附近，天线连接端子(C14，C16)允许用于非接触接口的高频率天线被连接作为外部连接端子。这种天线连接端子用来连接外部高频天线，用于增加非接触接口的灵敏度。在天线连接端子之间施加的电压较高且频率也较高。因此，当延伸到用于信号和时钟等的连接端子的布线的路径以及延伸到外部天线连接端子的布线的路径被复杂化且由此常常互相邻近和跨过布线板时，由于串扰和感应等噪声被加载或叠加在信号线或布线以及时钟布线上。另外，由于来自信号线和时钟布线的串扰和感应等产生的噪声被加载在由外部高频天线接收的高频信号上，以致在非接触操作时在输入/输出数据中发生误差。由于天线连接端子布置在邻近于第二外部连接端子的第一外部连接端子的附近，因此它们的配置产生适合于最大限度地抑制噪声的发生的布局。
多个外部连接端子具有其中在邻近插入存储卡的方向彼此邻近的列中改变列方向布置的Z字形布局。由于该Z字形布局，其中可拆卸安装存储卡的卡槽通过相对简单的结构能克服多端接的问题，其大量的槽端子被平行交替地布置，同时改变它们的突起数目。例如，在插入存储卡的方向附近彼此邻近的后侧上的布置中提供第二至第五外部连接端子和天线连接端子。具体地说，第二外部连接端子和天线连接端子可以放置在列方向布置的中心部。第二外部连接端子相对于天线连接端子可以设为Z字形布局。
作为本发明的再一特定形式，当接口控制器、存储器和安全控制器分别是单个半导体芯片时，在构成存储器的半导体芯片上方优选层叠构成接口控制器的半导体芯片，以及在沿它们的半导体芯片的同一方向侧分别布置电极焊盘上的布线板的布线-键合电极。因此，可以缩短键合布线以及还可以减小每个布线的干扰。
[2]根据本发明的存储卡包括连接到多个外部连接端子的接口控制器；连接到接口控制器的存储器；安全控制器、接口控制器、存储器和安全控制器被安装在形成有多个外部连接端子的布线板上方；提供工作电源到接口控制器和存储器的第一外部连接端子；以及除第一外部连接端子之外提供能提供工作电源到安全控制器的第二外部连接端子，其中安全控制器是能与外部进行非接触接口的IC卡微型计算机且包括天线连接端子，天线连接端子允许用于非接触接口的天线被连接作为外部连接端子，天线连接端子布置在邻近于第二外部连接端子的第一外部连接端子的附近。
多个外部连接端子具有其中在插入存储卡的方向附近彼此邻近的列中改变列方向布置的Z字形布局。由于该Z字形布局，其中卡槽通过相对简单的结构能克服多端接的问题，其大量的槽端子被平行交替地布置，同时改变它们的突起数目。例如，在插入存储卡的方向附近彼此邻近的后侧上的布置中提供第二至第五外部连接端子和天线连接端子。具体地说，第二外部连接端子和天线连接端子可以放置在列方向布置的中心部。第二外部连接端子相对于天线连接端子可以设为Z字形布局。
下面简要地说明由本申请中公开的本发明的代表性发明获得的有益效果：
一种装备有安全控制器和接口控制器以及存储器以实现多种功能的存储卡在仅工作电源施加到安全控制器以执行安全处理的这种操作形式中能抑制噪声发生。
一种装备有安全控制器和接口控制器以及存储器以实现多种功能的存储卡能防止用于将外部天线连接到安全控制器的连接端子的布局促进与其他连接端子相关的噪声发生，安全控制器具有非接触接口功能。
本发明可以抑制在装备有安全控制器和接口控制器以及存储器以实现多种功能的存储卡中产生噪声。
附图说明
图1图示了根据本发明的存储卡的一个实例的框图；
图2示意地描绘了应用根据本发明的存储卡的通信便携式终端如蜂窝电话的说明性示图；
图3图示了对应于存储卡的卡模式的外部连接端子的功能分配的说明性示图；
图4图示了响应于电源切断可控制为高输出阻抗状态的的输出缓冲器电路图；
图5图示了其中采用总线开关以解决断电时接口单元的输出不确定状态的实例的说明性示图；
图6描绘了其中差分放大器用于电平移位的电路的电路图；
图7图示了根据本发明的存储卡的第二结构实例的框图；
图8图示了根据本发明的存储卡的第三结构实例的框图；
图9图示了根据本发明的存储卡的第四结构实例的框图；
图10图示了根据本发明的存储卡的第五结构实例的框图；
图11图示了接口控制器的细节的框图；
图12图示了双-方式IC卡微型计算机的具体实例的框图；
图13图示了在基于MMC标准的标准尺寸封装中密封存储卡时根据本发明的存储卡的外观的说明性示图；
图14图示了在基于MMC标准的半尺寸封装中密封存储卡时根据本发明的存储卡的外观的说明性示图；
图15图示了其中部分地改变图13和14所示的外部连接端子的形状实例的说明性示图；
图16图示了其中减小图13和14所示的外部连接端子数目的实例的说明性示图；
图17图示了包括分别制作成单个半导体集成电路芯片的接口控制器、快闪存储器和IC卡微型计算机的层叠封装结构的平面图；
图18是图17所示的封装结构的垂直剖面图；
图19图示了其中在图17和18所示的层叠封装结构中两芯片层叠IC卡微型计算机的结构的垂直剖面图；
图20图示了包括分别制作成单个半导体集成电路芯片的接口控制器、快闪存储器和IC卡微型计算机的进一步层叠封装结构的平面图；
图21是图20所示的封装结构的垂直剖面图；
图22图示了其中在图20和21所示的层叠结构中两芯片层叠IC卡微型计算机的结构的垂直剖面图；
图23图示了存储卡和插入存储卡的卡槽的说明性示图；
图24描绘其中图23所示的存储卡被插入卡槽中的第一过程的说明性示图；
图25描绘其中图23所示的存储卡被插入卡槽中的第二过程的说明性示图；
图26描绘其中图23所示的存储卡被插入卡槽中的第三过程的说明性示图。
具体实施方式
《通信便携式终端》
图2示意地图示了应用根据本发明的一个实施例的存储卡的通信便携式终端如蜂窝电话。该通信便携式终端1包括微处理器(MPU)2、基带处理器(BB)3、高频单元(RFc1)4以及存储卡(MRYC)5，微处理器(MPU)2例如控制整个系统，基带处理器(BB)3执行基带处理如用于移动通信的调制和解调，高频单元(RFc1)4通过规定的高频执行发射/接收。MRYC5可拆卸地安装在通信便携式终端1的未图示的卡槽中。MPU2放置到作为卡主体的MRYC5。
MRYC5提供多种功能如存储器存储功能、用于电子商务等的高级安全处理功能、用于在传输系统用于计算等的低级安全处理功能、内容数据编码/解码处理功能等。
《内置有IC卡微型计算机的MRYC》
图1图示了MRYC5的结构。MRYC5包括接口控制器7、连接到接口控制器7的快闪存储器8以及用作连接到接口控制器7的安全控制器的IC(集成电路)卡微型计算机(也称作“IC卡微机”)9，所有的这些都安装在形成有多个外部连接端子C1至C16的布线板中。接口控制器7、快闪存储器8和IC卡微型计算机9分别由单个半导体集成电路芯片构成。
具有外部接口功能的接口控制器7用作存储卡，存储接口功能对应于快闪存储器的规格，IC卡微型计算机接口功能通过存储卡命令与IC卡微型计算机接口。现在，MRYC5根据多媒体卡标准满足作为存储卡的外部接口规格。
快闪存储器8是电可擦写和可编程的非易失性存储器。尽管在附图中没有具体图示，但是快闪存储器8至少具有一个电可擦写和可编程非易失性存储器单元晶体管(也写为“快闪存储器单元”)。尽管在附图中未具体图示，但是快闪存储器单元具有所谓的叠栅结构或具有所谓的分裂栅结构，叠栅结构具有浮栅，分裂栅结构包括设有ONO(氧化物-氮化物-氧化物)栅绝缘膜的存储晶体管部分和选择晶体管部分。快闪存储器单元具有当电子注入到浮栅等时上升的阈值电压以及当电子从浮栅等抽出时下降的阈值电压。快闪存储器单元在其中存储对应于与读取数据的字线电压相关的阈值电压的垂直电平信息。尽管没有具体限制，但是其中每个存储单元晶体管的阈值电压低的状态和其阈值电压高的状态分别称作“擦除状态”和“写入状态”。
尽管在附图中没有具体图示，但是IC卡微机9包括保持在验证中使用的操作程序和控制信息等的CPU和非易失性存储器并根据操作程序执行验证处理。这里，IC卡微型计算机9用作能与外部接触接口和非接触接口的接触/非接触双-方式IC卡。通过使用1位数据输入/输出端子I/O、时钟端子CLK和复位端子RES的串行通信进行接触接口。通过使用连接到端子TML1和TML2的天线的高频通信进行非接触接口。在附图中典型地图示了外部天线10和调谐电容器13。尽管在附图中没有具体图示，但是非接触接口可以包括一种结构，其中在MRYC5的封装内或其电路板上提供连接到端子TML1和TML2的内部天线，且当外部天线10连接到端子C14和C16时通过开关可分开地配置内部天线。
外部连接端子C1至C16的外部连接端子C1至C7的功能和布局基于MMC标准，而外部连接端子C8至C13对应于多位数据总线。外部连接端子C14至C16重新提供。
图3中图示了对应于MRYC5的卡模式的外部连接端子C1至C16的功能分配。1-位模式、4位模式和8位模式意味着与MRYC5的外部相关的数据输入/输出位的数目。术语“仅非接触卡功能”意味着其中安装了仅具有作为外部接口功能的非接触接口功能的IC卡微型计算机。之后详细说明该实例。在附图中，RSV(用于MMC)表示MMC模式中的保留(reserve)端子，CS(用于SPI)表示SPI模式中的芯片选择端子，CMD表示命令端子，Vss1和Vss2表示电路的接地端子，Vdd表示电源端子，CLK表示存储卡的时钟端子，DAT表示串行数据输入/输出端子，RES-ic表示IC卡微型计算机的复位端子，CLK-ic表示IC卡微型计算机的时钟端子，Vcc-ic表示IC卡微型计算机的电源端子，LA和LB表示天线连接端子，Vcc-IC表示用于IC卡微型计算机的专用电源端子以及DAT0至DAT7分别表示并行数据输入/输出端子。
如图3可以明显看出，基本上外部连接端子C1至C9分派存储卡接口功能，外部连接端子C10至C16分派IC卡接口功能。但是，在1位和4位模式中，外部连接端子C10至C13分派IC卡接口功能，而在8位模式中，它们分派存储卡接口功能作为DAT4至DAT7的并行数据输入/输出端子。在图1所示的电路中端子C10至C13的功能分配差异表现为用于连接接口控制器7和IC卡微型计算机9的布线L1至L4。简而言之，分派接口控制器7的接口单元11中的外部连接端子C10至C13的连接部分的布线L1至L4连接到IC卡微型计算机9的相应端子Vcc、I/O-ic、CLK-ic和RES-ic。在8位模式中，当接口控制器7与IC卡微型计算机9通信时受接口控制器7的控制切断分离开关电路12，以由此分开到外部连接端子C10、C11和C13的连接部分。而且，当接口控制器7与具有外部连接端子C12的外部如DAT6通信时，分离开关电路12将连接部分分为IC卡微型计算机9的相应端子Vcc并根据在8位模式中分派外部连接端子C10至C13的数据端子DAT4至DAT7的每个功能和分别连接到布线L1至L4的端子Vcc、I/O、CLK和RES的每个功能之间的差异在MRYC5侧上执行功能选择。
现在参考图1描述提供到IC卡微型计算机9的工作电源的供应。除了用于提供工作电源Vdd到接口控制器7和快闪存储器8的外部连接端子(第一外部连接端子)C4以外具有外部连接端子(第二外部连接端子)C15的存储卡能提供工作电源Vcc-IC到IC卡微型计算机9。尽管在图1所示的结构下通过外部连接端子C12和C15执行提供工作电源到IC卡微型计算机9的供应，但是没有必要通过外部连接端子C12提供工作电源。这些可以用外部连接端子C15代替。顺便提及，分离开关电路12的开关SW1是由于增加外部连接端子C15需要的开关。亦即，因为工作电源Vcc-IC总是从布线L4提供到外部连接端子C15，与端子C12的任何使用形式无关，因此做这些操作。
端子C15提供工作电源到接口单元11并解决连接到布线L1至L4的接口单元11的输入/输出电路的输入阻抗减少和在停止从端子C4提供工作电源Vdd的状态中的输出不确定状态。亦即，当接口单元11中的输出缓冲器的输出状态变得不确定时，当停止从端子C4提供电源Vdd以抑制不必要的功耗时，仅仅MRYC5的IC卡微型计算机9工作，通过在该条件使用端子C10至C13的接触接口IC卡微型计算机9被通电复位，以激活IC卡微型计算机。此时，例如从端子C11发送的时钟信号流入接口单元11的输出缓冲器以使得过电流流动。另外，经由端子C13输入/输出的信号同样流入接口单元11的输出缓冲器，以使过电流流动。这种过电流产生噪声和增加不必要的功耗。而且，在经由天线10的非接触接口时，这种噪声降低灵敏度和通信性能。在停止提供工作电源到接口控制器7时，从端子C15提供用于IC卡微型计算机9的工作电源Vcc-IC到接口单元11，以由此解决连接到布线L1至L4的接口单元11的输出缓冲器的输出不确定状态。
为了解决不确定状态，响应于停止电源Vdd的提供，将连接到布线L1至L4的输出缓冲器控制为高阻态。
图4中图示了响应于停止电源Vdd的提供可控制为高阻态的输出缓冲器。输出缓冲器15具有串联电路，例如包括用Vdd作为工作电源的CMOS反相器16和用Vcc-CI作为工作电源的CMOS时钟反相器17。CMOS时钟反相器17配置有p沟道型MOS晶体管Qp1和Qp2以及n沟道型MOS晶体管Qn3和Qn4作为本基本部分的串联电路以及包括开关控制MOS晶体管Qp1和Qn4的反相器18和电源电压探测器19。当电源电压Vdd导通且超过工作保证电压时，电源电压探测器19输出变为Vcc-IC电平的高电平的探测信号20，以及当电源电压Vdd的提供被切断时，电源电压探测器19输出变为对应于电路的地电压Vss的低电平的探测信号20。反相器18使用Vcc-IC作为工作电源。因此，当Vcc-IC处于通电状态以及提供Vdd时，时钟反相器17被设置，以便能输出操作。当Vdd的供应被切断时，时钟反相器17被控制为高阻态。顺便提及，当Vcc-IC被切断时电源Vdd通过高电阻器R1连接到时钟反相器17的电源，以执行工作稳定化。
在图4中，考虑Vdd和Vcc-IC的电平不同和Vdd≤Vcc-IC的事实。亦即，当反相器16的逻辑阈值(VTL)取为Vdd/2，时钟反相器17的逻辑阈值也与之相配的变为Vdd/2。简而言之，输出缓冲器15具有在基于电源电压Vdd的信号电平和基于电源电压Vcc-IC的信号电平之间执行或使电平移位的电平移位功能。
顺便提及，在切断电源Vdd时接口单元的输出不确定状态的解决办法不局限于控制具有电平移位功能的输出缓冲器15为高阻抗。如图5所示，采用在切断电源Vdd时变为关断状态的总线开关21，用于从IC卡微型计算机断开接口单元11。为了电平移位可以在接口单元11中提供使用如图6所示的这种差分放大器的电路。电源Vdd的连接部分通过高电阻器R1连接到图6中所示的差分放大器的电源，目的是切断Vcc-IC时实现工作稳定化。
在图7中图示了MRYC5的第二结构实例。与图1相比较分离开关电路12仅由开关SW1构成。在1位模式或4位模式中，当接口控制器7与IC卡微型计算机9通信时不必提供受接口控制器7的控制切断的开关，以由此分开到外部连接端子C10，C11和C13的连接部分。可以在MRYC5外部执行基于在8位模式中分派外部连接端子C10至C13的数据端子DAT4至DAT7的每个功能和在1位模式或4位模式中分别连接到布线L1至L4的端子Vcc，I/O，CLK和RES的每个功能的功能选择。MRYC5的其他结构与图1相同。
图8中图示了MRYC5的第三结构实例。仅通过与图1所示的结构相关的端子C15提供工作电源到IC卡微型计算机。开关SW1变得没有必要。尽管在附图中没有具体图示，但是也可以采用组合利用图7和8的结构，以由此消除或拿走整个分离开关电路12。
在图9中图示了MRYC5的第四结构实例。尽管在附图中没有图示分离开关电路12，但是在同一附图中所示的MRYC5具有IC卡微型计算机9，该IC卡微型计算机9具有与图7或8相关的连接部分，以及还仅包括接触接口。MRYC5配置有装备仅连接到接口控制器7的接口单元11的另一IC卡微型计算机24。MRYC5的其他结构与图1相似。在本实施例中，IC卡微型计算机24用作接口控制器7的协处理器。因此，MRYC5不由IC卡微型计算机24单独操作。
在图10中图示了MRYC5的第五结构实例。在同一附图中所示的MRYC5配置有还装备另一IC卡微型计算机25，该IC卡微型计算机25仅具有与图7或8所示结构相关的非接触接口。通过C12(Vcc-ic)提供工作电源到IC卡微型计算机24。通过C15(Vcc-ic)提供工作电源到IC卡微型计算机24。由于具有非接触接口的IC卡微型计算机25能使用当电磁波遇到天线10时产生的感应电动势作为它的工作电源，因此不必要从端子C15提供工作电源到IC卡微型计算机25。当通过IC卡微型计算机25的电源稳定化进行操作稳定化尝试时，从端子C15提供工作电源是重要的。
图11图示了接口控制器7的细节。接口控制器7包括主接口电路30、微型计算机31、快闪控制器32、缓冲控制器33、缓冲存储器34以及接口单元11。缓冲存储器34包括DRAM(动态随机存取存储器)或SRAM(静态随机存取存储器)等。IC卡微型计算机9连接到接口单元11。微型计算机31包括CPU(中央处理单元)37、其中保持CPU37的操作程序的程序存储器(PGM)38、在CPU37的工作存储区中使用的工作存储器(WRAM)39等。在PGM38中保持与MMC规格相应的接口控制形式相关的控制程序。
当主接口电路30发出存储卡初始化命令时，它通过中断允许微型计算机31执行MMC接口控制形式的控制程序。微型计算机31通过快闪控制器32和数据管理执行它的控制程序，以由此控制主接口电路30的外部接口操作和控制访问(写入、擦除和读操作)快闪存储器8，由此通过缓冲控制器33控制存储卡固有的数据格式和存储器共有的数据格式之间的格式转换。
缓冲存储器34临时地保持从快闪存储器8读取的数据或写入快闪存储器8的数据。快闪控制器32操作快闪存储器8作为扇区单元中的硬磁盘可兼容文件存储器并管理数据。
顺便提及，快闪控制器32设有未图示的ECC电路。在存储器中存储数据时快闪控制器32增加ECC代码并影响基于读出数据的ECC代码误差检测/纠正处理。
图12图示了IC卡微型计算机9的细节。IC卡控制微型计算机9包括CPU41、用作工作RAM的RAM(随机存取存储器)42、计时器43、EEPROM(电可擦写和可编程只读存储器)44、协处理器45、掩模ROM(只读存储器)46、系统控制逻辑47、输入/输出端口(I/O端口)48、数据总线49、地址总线50以及RF单元51。
掩模ROM46用来在其中存储操作程序(编码程序、解码程序、接口控制程序等)和数据。RAM42用作CPU41的工作存储区或数据的临时存储区且包括例如SRAM(静态随机存取存储器)或DRAM(动态随机存取存储器)。当IC卡命令提供到I/O端口48时，系统控制逻辑47解码它并促使CPU41执行必须执行该命令的处理程序。亦即，CPU41根据由系统控制逻辑47指示的地址获得访问掩模ROM46，以取出指令并解码该取出的指令和根据解码的结果执行操作码取出和数据计算。协处理器45在RAS执行剩余的计算处理等且在CPU41的控制下执行椭圆曲线加密计算。I/O端口48具有1-位输入/输出端子I/O并共享数据的输入/输出和外部中断信号的输入。I/O端口48连接到数据总线49，CPU41、RAM42、计时器43、EEPROM44和协处理器单元45等连接到数据总线49。系统控制逻辑47在IC卡微型计算机9的工作模式执行控制和它的中断控制以及还具有用来产生密码索引(cipherkey)等的随机数字产生逻辑。当IC卡微型计算机9根据复位信号RES指示执行复位操作时，它的内部被初始化以致CPU41从掩模ROM46中的程序的标题地址开始执行指令。IC卡微型计算机9与时钟信号CLK同步工作。
EEPROM44能执行电可擦写和可编程处理且用作存储用于指定每个个人的ID信息和认证(authentic)证书等的数据。至于EEPROM44的另一种替换，可以采用快闪存储器或铁电存储器等。IC卡微型计算机9支持在连接到外部时利用外部连接端子接触接口和使用天线的非接触接口的一种或两种连接。RF单元51用于执行具有芯片的天线端子TML1和TML2的非接触接口。当通过系统控制逻辑47经由内部总线选择经由天线或非接触接口从RF单元51提供的电源时，RF单元51产生由使天线穿过预定的电磁波(例如，可变磁通量的高频或微波)引起的感应电动势作为工作电源，基于对应于预定电磁波的频率引起的感生电流产生内部时钟信号CLK，分别通过RF单元51和复位信号RES在预定的电磁波上叠加传送的分离数据获得内部数据，以及通过天线在非接触形式中执行信息的输入/输出。经由IC卡微型计算机9内的非接触接口操作的RF单元51优选可以由与通过接触接口操作的IC卡操作CPU41等无关的小规模电路构成。RF单元51在其内部提供有非接触卡工作所必需的电路，如非接触卡片处理器，用于控制处理器的控制程序存储区和工作存储区的存储器和RF发射/接收以及电源电路单元。因此，由于RF单元51与处理器功能和它的控制程序一样由独立的小规模电路配置，它通过从外部产生的感应电动势易于操作电路，甚至在例如通过接触端子提供电源的这种环境的情况下。RF单元51经由内部数据总线49和地址总线50也能执行非接触接口部分和接触接口部分之间的数据的输入/输出。
下面说明MRYC5的安全处理操作。例如，在快闪存储器8的安全存储区存储用户识别信息。当内容数据被下载时，加密有用户识别信息的许可信息作为密匙被一同下载。在许可信息中包含了用于解码内容数据的解密密钥，且通过使用解密密钥中的用户识别信息解码许可信息。因此，进行防止内容数据的版权保护。这种安全处理在微型计算机31的程序控制之下执行。
下面描述通过IC卡微型计算机9进行的安全处理。例如，IC卡微型计算机9根据可用于电子银行服务等的ISO/IEC15408鉴定/验证体系实现验证功能。EEPROM44保持其中预定的验证证书。当由主机进行验证请求时，EEPROM44发送它的验证证书且只要它满足验证的安全就能执行后续通信处理。在掩模ROM46中保持用于这种安全处理的操作程序。从安全的观点在IC卡微型计算机9中的封闭环境之下进行IC卡微型计算机9的验证程序是合乎需要。依据这点，存在仅IC卡微型计算机9的电源被导通以通过外部连接端子C10至C13或天线执行外部连接。当按照使用或技术没有安全问题发生时，可以通过接口控制器7进行安全处理。该处理直到MRYC的制造之后的产品装运，通过外部连接端子C10至C13将各种应用软件写入IC卡微型计算机9中且可以容易地执行卡发行处理。
例如，当通过可用于如上所述电子银行服务等的ISO/IEC15408的鉴定/验证体系验证IC卡微型计算机9时，可以插入MRYC5到用于现金卡、信用卡或月票等的卡片夹中并通过非接触接口实现它们的卡功能。
当考虑到IC卡微型计算机9用于高级安全处理如电子银行等的事实时，存在与接口控制器7等相比较频繁的进行相对于IC卡微型计算机9的异常状态用于初始化所有内部状态的通电复位的高可能性。考虑此，由于IC卡微型计算机9设有专用的电源端子C12(Vcc-ic)和C15(Vcc-IC)，因此通过IC卡微型计算机9本身自由地允许通电复位而不复位整个MRYC5。因此，可以提高MRYC5的自由度同时确保安全。
《MRYC的外部连接端子的布置》
图13图示了基于MMC标准在半尺寸封装中密封MRYC5时MRYC5的外形。图14图示了根据MMC标准在标准尺寸封装中密封MRYC5时MRYC5的外形。在两个附图中都清楚地图示了外部连接端子的布置。它们的布置彼此相同。如图3所述图示了端子C1至C16的功能分配。端子C1至C7对应于基本的MMC标准。端子C8和C9是用于4位模式的延伸端子，端子C10至C13是用于IC卡微型计算机接触接口和8位模式的延伸端子，端子C14和C16是连接延伸端子的外部天线，端子C15是专用于IC卡微型计算机的电源延伸端子。端子C1-C16具有Z字形布局，其中在邻近的方向(由箭头X表示的方向)中彼此相邻的列中改变列方向布置，以插入存储卡。第一列对应于端子C1至C7。端子C8至C13构成远离第一列的外部连接端子列布置的第二列。在预定范围内C10至C13的外部连接端子的尺寸与C1至C7的外部连接端子相同。C8的外部连接端子放置在第一列中且延伸至在列方向观察在连接端子列的列方向端部完全邻近端子C7的位置。C9的外部连接端子放置在第一列且延伸至与在列方向观察与端子列的端子C1部分重叠和邻近端子C1的位置。在第一列的外部连接端子列和第二列的外部连接端子列，在列方向观察外部连接端子的列方向布置相互改变并以Z字形布局。
由于Z字形布局，其中安装MRYC5的未图示的卡槽通过相对简单结构能处理多端接(terminating)，其大量槽端子(管脚)并行的交替布置而它们的突起的数目改变。依据这种多端接，在位于后续列的端子C11和C12之间的区域中重新提供的端子C14至C16也以Z字形布局。
当提供可连接到用于非接触接口的高频天线10的天线连接端子C14和C16作为外部连接端子时，天线连接端子C14和C16布置在邻近于外部连接端子C15的电源Vdd外部连接端子C4的附近，外部连接端子C15用作IC卡微型计算机专用电源端子。这种天线连接端子C14和C16用来连接外部高频天线以便增加IC卡微型计算机的非接触接口的灵敏度。施加到天线连接端子C14和C16的电压较高且频率也较高。因此，当延伸到用于信号和时钟等的连接端子的布线的路径以及延伸到外部天线连接端子C14和C16的布线的路径被复杂化且由此常常互相邻接和跨过MRYC5的布线板时，通过串扰和感应等的噪声加载在信号线或布线和时钟布线上。另外，由于来自信号线和时钟布线的串扰和感应等产生的噪声加载在由外部高频天线接收的高频信号上，以致在由RF单元51分开的数据中发生误差。由于天线连接端子C14和C16邻近用作IC卡微型计算机专用电源端子的外部连接端子C15并布置在电源Vdd外部连接端子C4的附近，因此它们的布局产生适合于最大限度地抑制噪声发生的布局。
如图15所示可以部分地改变图13和14中描绘的外部连接端子的形状。这里端子C9和C8的形状制得短。与卡槽的C8和C9接触的端子的位置是用于应付位于第一列中的卡槽的位置。例如，如图16所示，也可以减小外部连接端子的数目。本实例导致在端子阵列中废除或拿走外部连接端子C8和C9且基于MMC标准的1位模式并考虑了IC卡微型计算机的接触接口支持。图15和16也保持外部连接端子的Z字形布局和C14和C16的天线连接端子和IC卡微型计算机专用电源端子C15之间的布局关系。
《插入卡槽和它的电源供应》
图23至26图示了由考虑它的过程获得的将存储卡插入它相应的卡槽中和供应电源到存储卡的过程。
图23图示了存储卡5和插入存储卡5的卡槽70。卡槽70设有用于检测存储卡5的插入的传感器71和分别接触存储卡5的外部连接端子C1至C16的端子72至87。外部天线88连接到端子85和87。
图24图示了其中存储卡5被插入卡槽70中的第一过程。在第一过程阶段，连接到端子C15的端子86与存储卡5的端子C4接触。而且，存在卡槽70的端子79至85和87接触存储卡5的第一列的端子C1至C9的可能性。存储卡5的端子C15是用于提供电位Vcc-I的端子以及提供有与提供到接口控制器7和快闪存储器8的电源Vdd相同或更高的电位。在该条件中，Vcc-IC提供到接口控制器7和快闪存储器8，以及卡槽70的端子79至85和87与存储卡5的第一列的端子C1至C9接触，由此担心电形成电路。由于根据外部电场在外部天线88中产生电位，端子85和87与除天线连接端子C14和C16之外的它们的相应端子接触，由此担心该电位施加到接口控制器7。
图25图示了其中存储卡5被插入卡槽70中的第二过程。尽管在第二过程的阶段卡槽70的端子79至85和87不与存储卡5的第一列的端子C1至C9接触，但是担心卡槽70的端子75和86通过存储卡的外部连接端子C4彼此连接以及Vcc-IC提供到用于提供Vdd到端子75的未图示电路。还担心端子75和86与端子C4接触以提供Vcc-IC到接口控制器7和快闪存储器8，以及端子72至74和76至80与它们的相应端子C1至C3和C5至C9接触，以由此电形成电路。
图26图示了其中存储卡5已经被插入卡槽70的第三过程。在第三过程的阶段，卡槽70的端子72至87和存储卡5的端子C1至C16彼此适当地连接。
作为图24和25所示的过程中出现的问题的解决办法，提供由存储卡5影响的解决办法和由具有卡槽70的主机装置影响的解决办法。
作为被存储卡5影响的解决办法，在端子C4和接口控制器7以及快闪存储器8之间提供电源电路。检测从C4提供的电源Vdd。此后，开始提供工作电源到接口控制器7和快闪存储器8，以及端子C1至C13可以连接到接口控制器7。
另一方面，作为由主机装置影响的解决办法，在第三过程中开始提供Vcc-IC和提供在外部天线88中产生的电位，由此使之可以解决上述问题。亦即，通过传感器71检测卡槽70的端子72至87与存储卡的端子C1至C16的面向处理的非接触，此后可以开始提供Vcc-IC。卡槽70的端子85和87形成存储卡5和卡槽70端子以免引起与存储卡5的端子的基于处理的接触。另外，在外部天线88和端子85和87之间提供电可连接/可断开的开关电路，以及通过传感器71检测基于处理的非接触。此后，外部天线88可以电连接到端子85和87。
尽管一直提供Vdd、Vss1和Vss2的各种电位，但是可以在通过传感器71探测存储卡5插入卡槽70中之后开始其提供。这些因为卡槽70的端子74和77是用于提供基准电位的端子且在附图所示的这种结构中没有发生基于处理的接触。这些也因为认为由于端子75是用于提供对应于与Vcc-IC相同或更低电位的Vdd的端子，因此即使端子75经由端子C4连接到端子86也不产生特定的问题且Vdd提供到用于提供Vcc-IC的未图示电路。
《从卡槽取出和供电》
尽管在附图中没有图示，但是将考虑其中从卡槽70取出存储卡5的情况在此情况下，可能是其中在从快闪存储器8擦除数据或写入数据到快闪存储器8的过程中存储卡5从卡槽70拔出的情况，由于切断提供到快闪存储器8的工作电源发生不希望的数据损坏和称作耗尽的状态，由此存储卡5本身不能被识别。为了避免这种事情，主机装置经由传感器71检测存储卡5已从卡槽70拔出的预定端子可以通知从卡槽70取出存储卡5到存储卡5，以及从端子86提供电位Vdd。因此，从图25所示的第二过程至图24所示的第一过程电位Vdd可以提供到端子C4。端子74也被设置，以便可以延长要求接触端子C3的时间，具体地说，端子74设为比端子84的长度更长的长度，使与端子C3接触的点更长，由此使之可以保持电连接。由于这些，存储卡5根据由传感器71的探测通知能完成数据的写入或确保执行至少避免耗尽状态的程序要求的时间。
《芯片的层叠结构》
图17中图示了包括分别制成单个半导体集成电路芯片的接口控制器7、快闪存储器8和IC卡微型计算机9的层叠封装结构。图18示意地图示了封装结构的垂直截面。外部连接电极C1至C16形成在布线板60如形成有需要的布线层的玻璃环氧树脂板的表面上。在其另一表面上形成连接到所需布线的大量键合焊盘61。键合焊盘61由铝、铜或铁等的合金的导电图形形成。通过例如铝、铜或铁等的合金的镀金、镀镍或镀钯导电图形形成外部连接电极C1至C16。通过位于布线板60上的未图示布线图形和在其厚度方向贯穿布线板60的通孔等进行外部连接电极C1至C16和键合焊盘61之间的连接。两个单独成芯片的快闪存储器8彼此改变的叠加在布线板60上。在快闪存储器8上叠加单独成芯片的接口控制器7。布线板60和芯片，以及芯片和芯片通过管芯键合材料62彼此键合。在重叠状态中沿同一方向侧在三个叠加芯片上布置电极焊盘64。布线板的相应键合焊盘61通过键合布线65线键合到布置的电极焊盘64。由于在重叠状态中沿同一方向侧布置叠加的三个芯片的键合电极焊盘64，因此可以减少键合布线65以及也减小布线65的干扰。单个芯片的IC卡微型计算机9被管芯键合在作为单个本体的布线板60上，以及芯片的电极焊盘键合到电路板的相应键合焊盘。用树脂铸模密封布线板60上层叠的芯片。参考标记66表示铸模树脂区域。
图19中示出了其中在图17和18的层叠结构中两芯片层叠的IC卡微型计算机9的结构。当用于IC卡微型计算机9的两个芯片直接互相叠加时，隐藏芯片上放置的电极，两个芯片是同一种类和尺寸相同。在此情况下，其间可以夹入用于隔片的虚拟芯片67。当然，虚拟芯片67小于IC卡微型计算机芯片。
在图20中示出了进一步层叠的封装结构，该封装结构包括接口控制器7、快闪存储器8和IC卡微型计算机9，分别制成单个半导体集成电路芯片。图21中示意地示出了封装结构的垂直截面。图20和21所示的封装结构不同于图17至19，其中两个单独成芯片的快闪存储器8互相层叠且在快闪存储器8上分开地层叠各个芯片接口控制器7和IC卡微型计算机9。本封装结构的其他结构与图17和18中所示的层叠结构相同。通过相同的参考标记分别标识具有相同功能的每个元件且因此省略了它们的详细描述。
图22示出了其中在图20和21所示的层叠结构中两芯片层叠的IC卡微型计算机的结构；由于用于IC卡微型计算机9的两个芯片是同一种类和尺寸相同，因此其间插入的用于隔片的虚拟芯片67不直接叠加它们之上。如需要快闪存储器8可以以相同的方式采取一个芯片或三个或更多芯片的芯片叠层。
尽管根据实施例具体地描述了由本发明人进行的上述本发明，但是本发明不局限于它们。不用说在不脱离其本质的范围内可以进行另外的各种改变。
例如，本发明不仅可以广泛地应用于基于MMC标准的存储卡而且可以广泛地应用于基于其他标准的多功能形式的存储卡。因此，可以适当地改变外部连接端子的功能、阵列和数目等。此外，该存储器不局限于快闪存储器，而是可以是其他存储形式的存储器如铁磁存储器。安全控制器不局限于基于ISO/IEC15408的鉴定/验证体系实现验证功能的控制器。可以仅由微型计算机执行加密/解密。

Claims (19)

1.一种存储卡，包括：
耦接到多个外部端子的接口控制器；
耦接到所述接口控制器的存储器；以及
耦接到所述接口控制器的安全控制器，
其中所述接口控制器、所述存储器和所述安全控制器安装在形成有所述多个外部端子的布线板上，
其中所述多个外部端子包括第一外部端子和第二外部端子，
其中所述第一外部端子将第一工作电源提供到所述接口控制器和存储器，
其中所述第二外部端子能提供第二工作电源到所述安全控制器，以及
其中耦接到所述安全控制器的所述接口控制器的接口单元接收来自所述第二外部端子的所述第二工作电源，且由此能停止从所述第一外部端子提供所述第一工作电源。
2.根据权利要求1的存储卡，其中在停止从所述第一外部端子提供所述第一工作电源的状态中所述接口单元被控制为高阻态。
3.根据权利要求2的存储卡，其中所述接口单元在基于提供到所述第一外部端子的第一电源电压的信号电平和基于提供到所述第二外部端子的第二电源电压的信号电平之间执行电平移位。
4.根据权利要求3的存储卡，其中作为所述安全控制器的接口端子的所述多个外部端子还包括，：
输入时钟信号的第三外部端子；
用于数据的输入/输出的第四外部端子；以及
用于复位信号的输入的第五外部端子。
5.根据权利要求4的存储卡，
其中当所述接口控制器识别其中的第一模式时第三至第五外部端子耦接到所述安全控制器，以及
其中当所述接口控制器识别其中的第二模式时所述第三至第五外部端子耦接到所述接口控制器作为用于输入和/或输出信号的外部端子。
6.根据权利要求5的存储卡，还包括能选择性地从所述接口控制器断开所述第三至第五外部端子的开关电路。
7.根据权利要求1的存储卡，其中所述安全控制器是具有与外部非接触接口功能和与外部接触接口功能的任意一种或两种的IC卡微型计算机。
8.根据权利要求7的存储卡，还包括第二安全控制器，所述第二安全控制器是具有与外部接触接口功能的IC卡微型计算机。
9.根据权利要求1的存储卡，其中所述安全控制器是能与外部进行非接触接口的IC卡微型计算机且设有允许用于非接触接口的天线被耦接作为外部端子的天线端子，并且所述天线端子布置在邻近于所述第二外部端子的所述第一外部端子的附近。
10.根据权利要求9的存储卡，其中所述多个外部端子具有其中在插入存储卡的方向附近彼此邻近的列中改变列方向布置的Z字形布局。
11.根据权利要求10的存储卡，其中在后侧上的布置中提供第二至第五外部端子和所述天线端子，它们在插入所述存储卡的方向附近彼此邻近。
12.根据权利要求11的存储卡，其中在所述列方向布置的中心部放置所述第二外部端子和所述天线端子。
13.根据权利要求12的存储卡，其中所述第二外部端子具有与所述天线端子相关的Z字形布局。
14.根据权利要求1的存储卡，
其中所述接口控制器、所述存储器和所述安全控制器分别包括单个半导体芯片，
其中在构成所述存储器的所述半导体芯片上方层叠构成所述接口控制器的所述半导体芯片，以及在所述布线板的电极上分别引线键合沿它们的半导体芯片的相同方向侧布置的电极焊盘。
15.一种存储卡，包括：
耦接到多个外部端子的接口控制器；
耦接到所述接口控制器的存储器；以及
安全控制器，
所述接口控制器、所述存储器和所述安全控制器安装在形成有所述多个外部端子的布线板上，
所述存储卡还包括：
将工作电源提供到所述接口控制器和所述存储器的第一外部端子；以及
除了所述第一外部端子以外提供能提供工作电源到所述安全控制器的第二外部端子，
其中所述安全控制器是能与外部进行非接触接口的IC卡微型计算机且设有允许用于非接触接口的天线被耦接作为外部端子的天线端子，并且所述天线端子布置在邻近于所述第二外部端子的所述第一外部端子的附近。
16.根据权利要求15的存储卡，其中所述多个外部端子具有其中在插入存储卡的方向附近彼此邻近的列中改变列方向布置的Z字形布局。
17.根据权利要求16的存储卡，其中在后侧上的布置中提供所述第二外部端子和天线端子，它们在插入所述存储卡的方向附近彼此邻近。
18.根据权利要求17的存储卡，其中在所述列方向布置的中心部放置所述第二外部端子和所述天线端子。
19.根据权利要求18的存储卡，其中所述第二外部端子具有与所述天线端子相关的Z字形布局。
CN2004100546943A 2003-09-08 2004-07-30 存储卡 Expired - Fee Related CN1595442B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003316002A JP4412947B2 (ja) 2003-09-08 2003-09-08 メモリカード
JP316002/2003 2003-09-08

Publications (2)

Publication Number Publication Date
CN1595442A true CN1595442A (zh) 2005-03-16
CN1595442B CN1595442B (zh) 2010-05-05

Family

ID=34131947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100546943A Expired - Fee Related CN1595442B (zh) 2003-09-08 2004-07-30 存储卡

Country Status (7)

Country Link
US (2) US7308588B2 (zh)
EP (2) EP2083344A1 (zh)
JP (1) JP4412947B2 (zh)
KR (1) KR20050025890A (zh)
CN (1) CN1595442B (zh)
DE (1) DE602004023162D1 (zh)
TW (1) TW200513977A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325409A (zh) * 2012-03-22 2013-09-25 群联电子股份有限公司 具智能卡功能的存储卡及其电源控制方法与电源控制电路

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006509277A (ja) * 2002-11-18 2006-03-16 ストーカード・インコーポレーテッド 大容量記憶ボリュームを有する安全なトランザクション・カード
TWI239482B (en) * 2004-01-06 2005-09-11 C One Technology Corp Ltd Peripheral contact type small electronic card
KR101044796B1 (ko) * 2004-01-13 2011-06-29 삼성전자주식회사 휴대용 데이터 저장 장치
US8181266B2 (en) * 2005-01-13 2012-05-15 Samsung Electronics Co., Ltd. Method for moving a rights object between devices and a method and device for using a content object based on the moving method and device
US8161524B2 (en) * 2005-01-13 2012-04-17 Samsung Electronics Co., Ltd. Method and portable storage device for allocating secure area in insecure area
EP1844392B1 (en) 2005-01-21 2012-07-04 Certicom Corp. Elliptic curve random number generation
US7581678B2 (en) 2005-02-22 2009-09-01 Tyfone, Inc. Electronic transaction card
JP2007065956A (ja) * 2005-08-31 2007-03-15 Renesas Technology Corp メモリカード
FR2892212A1 (fr) * 2005-10-17 2007-04-20 St Microelectronics Sa Lecteur nfc ayant un mode de fonctionnement passif a faible consommation electrique
JP4930970B2 (ja) * 2005-11-28 2012-05-16 ルネサスエレクトロニクス株式会社 マルチチップモジュール
JP4843447B2 (ja) * 2006-03-31 2011-12-21 株式会社東芝 半導体装置とそれを用いたメモリカード
TW200743035A (en) * 2006-05-09 2007-11-16 Siliconware Precision Industries Co Ltd Circuit card module and method for fabricating the same
US20100257313A1 (en) * 2006-06-02 2010-10-07 Renesas Technology Corp. Semiconductor device
JP4969934B2 (ja) * 2006-07-19 2012-07-04 株式会社東芝 半導体装置
US7872356B2 (en) * 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
ATE450015T1 (de) * 2007-05-18 2009-12-15 Partitalia S R L Gerät zur überwachung von umweltparametern
JP2009053970A (ja) 2007-08-28 2009-03-12 Toshiba Corp 半導体装置
JP2009054061A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置
JP4857225B2 (ja) * 2007-09-10 2012-01-18 パナソニック株式会社 Ｉｃカードおよび携帯電話端末
US9741027B2 (en) 2007-12-14 2017-08-22 Tyfone, Inc. Memory card based contactless devices
US8045333B2 (en) 2008-01-14 2011-10-25 Rosemount Inc. Intrinsically safe compliant circuit element spacing
JP2010021449A (ja) * 2008-07-11 2010-01-28 Toshiba Corp 半導体装置
US7961101B2 (en) 2008-08-08 2011-06-14 Tyfone, Inc. Small RFID card with integrated inductive element
US8451122B2 (en) 2008-08-08 2013-05-28 Tyfone, Inc. Smartcard performance enhancement circuits and systems
US20100033310A1 (en) * 2008-08-08 2010-02-11 Narendra Siva G Power negotation for small rfid card
KR20100071522A (ko) * 2008-12-19 2010-06-29 삼성전자주식회사 패키지 온 패키지 타입의 고용량 다기능 멀티 칩 패키지 구조
WO2010099093A1 (en) 2009-02-24 2010-09-02 Tyfone, Inc. Contactless device with miniaturized antenna
KR101555637B1 (ko) * 2009-03-27 2015-09-24 삼성전자주식회사 스마트 카드
JP5198379B2 (ja) 2009-07-23 2013-05-15 株式会社東芝 半導体メモリカード
CN101661563B (zh) * 2009-09-07 2013-09-11 上海申远投资管理有限公司 安全的多接口证件移动查询系统及方法
US20110145465A1 (en) * 2009-12-14 2011-06-16 Kabushiki Kaisha Toshiba Semiconductor memory card
JP2011134174A (ja) * 2009-12-25 2011-07-07 Sony Corp カード型周辺装置およびカードシステム
KR20120011974A (ko) * 2010-07-29 2012-02-09 삼성전자주식회사 복수 개의 인터페이스를 지원하는 스마트 카드 및 그것의 인터페이스 방법
US8885334B1 (en) * 2011-03-10 2014-11-11 Xilinx, Inc. Computing system with network attached processors
JP2012203928A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置及びｉｃカード
JP5734774B2 (ja) 2011-07-11 2015-06-17 株式会社東芝 電子機器
JP5959097B2 (ja) * 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
JP5942756B2 (ja) * 2012-09-28 2016-06-29 株式会社ソシオネクスト 保護回路、インタフェース回路、及び通信システム
CN105100303A (zh) * 2014-05-22 2015-11-25 中兴通讯股份有限公司 电源保护装置及终端设备
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
WO2016189661A1 (ja) * 2015-05-26 2016-12-01 株式会社 日立製作所 端子機能割当装置、端子機能割当方法
CN105094699B (zh) * 2015-07-15 2018-10-02 浪潮(北京)电子信息产业有限公司 一种云服务器存储系统
US9806040B2 (en) * 2015-07-29 2017-10-31 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
US10636753B2 (en) 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
KR102440366B1 (ko) 2018-01-04 2022-09-05 삼성전자주식회사 메모리 카드 및 이를 포함하는 전자 장치
CN109948767A (zh) * 2018-02-01 2019-06-28 华为技术有限公司 存储卡和终端
JP6798053B1 (ja) * 2020-02-04 2020-12-09 富士フイルム株式会社 非接触式通信媒体、磁気テープカートリッジ、非接触式通信媒体の動作方法、及びプログラム

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62105293A (ja) * 1985-10-31 1987-05-15 Toshiba Corp 携帯可能記録媒体の読取・書込装置
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
ATE391964T1 (de) * 1995-06-02 2008-04-15 Nxp Bv Chipkarte
JPH0962584A (ja) * 1995-08-24 1997-03-07 Mitsubishi Electric Corp データ処理装置
FI104920B (fi) * 1996-10-31 2000-04-28 Nokia Mobile Phones Ltd Elektroniikkalaite, korttiliitäntä ja laajennuskortti
IL119943A (en) * 1996-12-31 2000-11-21 On Track Innovations Ltd Contact/contactless data transaction card
ATE201108T1 (de) * 1998-02-17 2001-05-15 Infineon Technologies Ag Datenträger sowohl für den kontaktlosen als auch den kontaktbehafteten betrieb
JP3922501B2 (ja) * 1998-12-10 2007-05-30 ソニー株式会社 電源装置及びカード状記憶媒体
JP2000322544A (ja) * 1999-05-13 2000-11-24 Toshiba Corp 携帯可能電子装置
WO2001001340A1 (fr) * 1999-06-29 2001-01-04 Hitachi, Ltd. Carte a circuit integre composite
JP4423711B2 (ja) * 1999-08-05 2010-03-03 ソニー株式会社 半導体記憶装置及び半導体記憶装置の動作設定方法
JP3349998B2 (ja) * 1999-09-07 2002-11-25 エヌイーシーマイクロシステム株式会社 データ処理装置、その動作制御方法
US6389542B1 (en) * 1999-10-27 2002-05-14 Terence T. Flyntz Multi-level secure computer with token-based access control
JP4053704B2 (ja) * 2000-01-05 2008-02-27 株式会社東芝 無線インタフェース機能内蔵ｉｃカード、アンテナモジュール、情報処理装置
CN1996351B (zh) 2000-04-28 2010-04-21 株式会社日立制作所 集成电路卡
JP2002109484A (ja) * 2000-09-26 2002-04-12 Toshiba Corp 携帯型情報機器
JP3625187B2 (ja) * 2000-12-18 2005-03-02 シャープ株式会社 カード型無線通信装置及びそれを用いた無線通信システム
JP2002342731A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd 複合ｉｃカード
KR100555003B1 (ko) * 2001-06-04 2006-02-24 가부시끼가이샤 르네사스 테크놀로지 기억 장치
CN100468449C (zh) * 2002-08-26 2009-03-11 大日本印刷株式会社 集成电路模块
CN1402508A (zh) * 2002-09-19 2003-03-12 无敌科技(西安)有限公司 可直接存取sim卡数据的电子装置及其操作方法
US7237719B2 (en) * 2003-09-03 2007-07-03 Stmicroelectronics, Inc. Method and apparatus for a USB and contactless smart card device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325409A (zh) * 2012-03-22 2013-09-25 群联电子股份有限公司 具智能卡功能的存储卡及其电源控制方法与电源控制电路
CN103325409B (zh) * 2012-03-22 2016-03-23 群联电子股份有限公司 具智能卡功能的存储卡及其电源控制方法与电源控制电路

Also Published As

Publication number Publication date
DE602004023162D1 (de) 2009-10-29
EP2083344A1 (en) 2009-07-29
KR20050025890A (ko) 2005-03-14
US7971793B2 (en) 2011-07-05
TW200513977A (en) 2005-04-16
CN1595442B (zh) 2010-05-05
JP4412947B2 (ja) 2010-02-10
US20050052924A1 (en) 2005-03-10
JP2005084935A (ja) 2005-03-31
EP1513043A3 (en) 2007-08-01
EP1513043B1 (en) 2009-09-16
US20080073436A1 (en) 2008-03-27
US7308588B2 (en) 2007-12-11
EP1513043A2 (en) 2005-03-09
TWI368173B (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
CN1595442A (zh) 存储卡
KR101010789B1 (ko) 멀티 펑션 카드 디바이스
US7296754B2 (en) IC card module
US20130021760A1 (en) Multi-channel package and electronic system including the same
JP2006172122A (ja) カード状記憶装置
CN105074918A (zh) 堆叠式存储器封装件、其制造方法和ic封装基板的插脚引线设计
CN102376670B (zh) 半导体封装件
TW200816056A (en) IC card and IC card socket
JP2007183776A (ja) 半導体装置
US9112062B2 (en) Semiconductor device and method of manufacturing the same
JPWO2006098145A1 (ja) Ｉｃカードおよびその製造方法
JP2006351664A (ja) 半導体装置
JP4743588B2 (ja) 半導体装置
KR101686140B1 (ko) 반도체 칩 패키지
TWI309386B (zh)
JP2010086550A (ja) 半導体カードデバイス
JPWO2007010595A1 (ja) 半導体装置およびその製造方法
JP4906135B2 (ja) メモリカード
JP4680259B2 (ja) 半導体装置
JP2004295172A (ja) 半導体装置
KR20060125054A (ko) 메모리카드 및 이를 이용한 아답터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100906

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO TO, JAPAN TO: KANAGAWA, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100906

Address after: Kanagawa

Patentee after: Renesas Electronics Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa

Patentee before: Renesas Electronics Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20210730

CF01 Termination of patent right due to non-payment of annual fee