CN1610491A - 具有改进互连的平行多层印刷电路板及其制造方法 - Google Patents

具有改进互连的平行多层印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1610491A
CN1610491A CNA2003101244109A CN200310124410A CN1610491A CN 1610491 A CN1610491 A CN 1610491A CN A2003101244109 A CNA2003101244109 A CN A2003101244109A CN 200310124410 A CN200310124410 A CN 200310124410A CN 1610491 A CN1610491 A CN 1610491A
Authority
CN
China
Prior art keywords
hole
circuit layer
insulating barrier
conducting resinl
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101244109A
Other languages
English (en)
Other versions
CN100442957C (zh
Inventor
睦智秀
宣炳国
宋昌奎
尹今嬉
金泰勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1610491A publication Critical patent/CN1610491A/zh
Application granted granted Critical
Publication of CN100442957C publication Critical patent/CN100442957C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明所公开的是一种多层印刷电路板以及制造多层印刷电路板的方法。电路层和绝缘层被交替叠放，以便内壁经过镀的电路层通孔与填满导电胶的绝缘层通孔相连接，而不需要经过镀和导电胶填充等步骤。

Description

具有改进互连的平行多层印刷电路板及其制造方法
技术领域
本发明涉及平行多层印刷电路板及其制造方法。更准确地说，本发明涉及：多层印刷电路板，其中电路层和绝缘层是通过平行或批量叠放的方法进行交替叠放和按压的，以便内壁经过镀的电路层通孔在不进行额外镀和导电胶填充等步骤的情况下，能够与经过导电胶填充的绝缘层通孔实现电气连接；以及制造多层印刷电路板的方法。
背景技术
本领域普通技术人员都知道，电子产品已经在朝小型化，薄外形，高密度集成，封装化和高便携性等方向发展。为了迎合上述发展趋势，多层印刷电路板的发展已经具有精细模式及小型化、封装化等特点。因此，为了提高精细模式生产的可能性，以及多层印刷电路板的可靠性和设计密度，多层电路板的原材料已经发生了改变，多层印刷电路板的层结构开始变得复杂，而且放置于多层印刷电路板上的组件也已经从DIP(双内嵌封装)类型改为SMT(表面装配技术)类型，以便增加组件的整体装配密度。进而，由于电子产品已经朝着高度功能性、互联网应用、运动图像应用和海量数据的发送与接收等方向发展，所以印刷电路板的设计也日趋复杂，需要的技术更为高级。
印刷电路板(PCB)可分为单面PCB，即只在绝缘衬底的一个表面上有布线；双面PCB，即在绝缘衬底的两个表面上都有布线；以及多层电路板(MLB)，即包括具有布线的多个层。传统的电子产品具有简单结构的组件和简单的电路图形形。反之，现有的电子产品结构复杂，密度高，电路图形形精细，因此主要使用双面PCB或MLB。本发明涉及MLB的制造方法。
MLB包括多层，为了增大布线面积，每一层上都有布线形成。更确切地说，MLB包括内层和外层，内层是由薄核(T/C)做成的。基本上，MLB是一个四层的MLB(两个内层和两个外层)，它是通过使用预浸料坯将内层和外层相互粘在一起来获得的。也就是说，MLB至少包括四层。随着MLB上的电路复杂性的增加，MLB可以是六层、八层或十层印刷电路板，或者是更多层的印刷电路板。
电源电路、接地电路和信号电路等形成于内层。预浸料坯置于内层和外层之间，因此能够将内层和外层粘附在一起，并使内层和外层绝缘。内层和外层中每一层布线通过通孔(过孔)与其他层布线相连。
MLB的优点在于它的布线密度大大增加了，但是它的缺点在于制造过程复杂。特别是，当使用制造MLB的现成的方法，将另外一层加到一个其上已经形成内电路的内层时，可能会在增加了一层之后损坏了内层。因此在这种情况下，如果内层发生缺陷，则通过在内层上增加一层来制造的MLB就会失败。为了检测到这种故障，需要许多测试仪器。
图1a～1d为横截面视图，图示了以平行或批量叠放的方式，利用现有的多层印刷电路板制造方法来形成电路层的处理过程，其中的电路层由电路图形组成。通孔是通过穿透电路层而形成的，然后再通过镀的方式对其进行填充，以便电路层的通孔与绝缘层或另一个电路层的通孔进行电气连接。
如图1a所示，准备一个叠层铜板101作为印刷电路板的基衬底。一般地，叠层铜板101包括补强基材料103，铜膜102分别涂敷在补强基材料103的两个表面。
如图1b所示，在叠层铜板101上穿透形成了通孔104。形成的通孔104的直径为50μm～100μm，使用的是诸如YAG(钇-铝-石榴石)激光器或CO2激光器等激光器，或机械打眼等方法。多层印刷电路板一般包括直径为200μm～300μm的通孔。不过，通过减少上述通孔104的直径，可以通过镀的方法对通孔104进行填充，而不需要另外使用粘胶对其进行封堵。
在图1c中，叠层铜板101的上下表面和通孔104的内壁通过电镀和无电镀的方法进行镀。因此，如图1c所示，在叠层铜板101的上下表面分别形成了镀层105，通孔104也通过镀而充满。
如上所述，通过镀来填充通孔104，而不使用额外的填充步骤，可以实现各层之间的相互连接。进而，在对通孔104的内壁进行镀以后，可以用导电胶来填充通孔104。
如图1d所示，通过使用诸如蚀刻等电路图形形成方法，可以在叠层铜板101上形成电路图形。通过上述处理而得到的电路层106可以作为通过使用平行或批量叠放的方法制造的多层印刷电路板的电路层106a、106b和106c，如图4所示。
上述电路层106可作为图4中的电路层106a、106b和106c之一，并且电路层106的电路图形和通孔104的设计考虑到了与绝缘层的相互连接。
所需的电路层和绝缘层的个数是由要制造的多层印刷电路板所需的层数决定的。例如，四层印刷电路板要求有两个电路层，六层印刷电路板要求有三个电路层，八层印刷电路板要求有四个电路层。
图2a～3为横截面图，图示了根据本发明的平行多层印刷电路板的制造方法，在电路层之间形成绝缘层的处理过程。
如图2a所示，准备了扁平类型的绝缘物质201。扁平类型的绝缘物质201包括预浸料坯203，以及粘附于预浸料坯203的两个表面的、由聚酯做成的离型膜202。
预浸料坯203具有一定的厚度，厚度的选择根据要制造的产品的的指标定义。离型膜202的厚度一般为20μm～30μm，并且在产品处理中预先分布在预浸料坯20的表面上，或者粘附于所产生的预浸料坯20的表面上。
如图2b所示，通孔204是通过在扁平型绝缘材料201上钻孔而形成的。这里，通孔204是通过对扁平型绝缘材料201进行机械钻孔而得到的。考虑到绝缘层和电路层之间的相互连接，通孔204的直径比在电路层106上形成的通孔104的直径稍大。
参考图1a～1d，与通过镀填充通孔104而制造的电路层相连的绝缘层的通孔204，直径大约为100μm。
如图2c所示，通孔204填充了导电胶205，然后如图3所示，使离型膜202与预浸料坯203的两个表面相分离。
通过上述处理过程获得的绝缘层206可以作为图4中的绝缘层206a和206b之一。
在对绝缘层206的通孔204的位置和大小进行设计时，考虑到了与绝缘层206相连的绝缘层106的通孔104的位置和大小。进而，绝缘层206的个数由待制造的多层印刷电路板的所需层数来决定。例如，四层印刷电路板要求有一个绝缘层，六层印刷电路板要求有两个电路层，八层印刷电路板要求有三个电路层。另一方面，使用现成的制造方法时，四层印刷电路板要求有两个绝缘层，六层印刷电路板要求有四个绝缘层。
如图4所示，通过如图1a～1d所示的制造过程制造的电路层106a、106b和106c，与通过如图2a～3所示的制造过程制造的绝缘层206a和206b进行交互叠放。
通过标定方法或钉栓匹配方法，能够使叠放层106a、106b、106c、206a和206b各层的通孔精确地重合起来。
在标定方法中，目标孔的形成位于“目标指导刻度”的位置，该刻度作为在将电路层106a、106b和106c以及绝缘层206a和206b叠放在一起后使用X射线进行目标钻孔的参考点。
在钉栓匹配方法中，作为层间匹配参考点的小孔，即，导孔，是在电路层106a、106b和106c以及绝缘层206a和206b的预定的相同位置处形成的，然后当将电路层106a、106b和106c以及绝缘层206a和206b叠放在一起时，将钉栓插入到通过穿透电路层106a、106b和106c以及绝缘层206a和206b而形成的导孔中，以便电路层106a、106b和106c的通孔104以及绝缘层206a和206b的通孔204能够相匹配。
之后，如图4所示，沿着图中箭头所示的方向施加压力，将叠放起来的电路层106a、106b和106c以及绝缘层206a和206b压在一起，这样就生成了如图4所示的六层印刷电路板。
之后，执行诸如在印刷电路板的边缘处裁剪树脂和铜膜等后处理步骤，这样就能够防止印刷电路板上的产品受到损坏，并且能够防止用户受到印刷电路板的尖锐边缘的损伤。
在通过现成的方法制造的多层印刷电路板的结构中，绝缘层置于一个双面印刷电路板上，然后上面再放置一个单面印刷电路板。不过，在通过平行或批量叠放方法制造的多层印刷电路板的结构中，多个双面印刷电路板和多个绝缘层交互叠放在一起。
由于上述方法具有上述不同之处，因此通过检查印刷电路板的横截面来判断印刷电路板的制造方法是有可能的。
PCT公开号No.WO2001/39267公布了一种用于制造多层印刷电路板的方法，即在基层上交互地叠放多个单面印刷电路板和粘胶层，其中的基层是通过在绝缘材料的单面或双面上形成电路，并且在叠放层上加压而得到的。
使用上述专利所公开的方法来制造的多层印刷电路板的横截面，与通过现成方法制造的多层印刷电路板的横截面是一样的。这里，使用的是在c阶段中的绝缘材料，而不是在b阶段中的预浸料坯。
因此，这里提出了一种用于通过批量叠放方法来制造多层印刷电路板的方法，该方法比上述专利所公开的方法要简单。
发明内容
因此，本发明的提出考虑到了上述问题，并且本发明的目标是提出一种多层印刷电路板，其中省略了用于填充电路层的通孔的镀和充胶步骤，并且提出一种用于制造多层印刷电路板的方法，这样就减少了生产成本，缩短了处理时间。
本发明的另一个目标是提出一种多层印刷电路板，其中电路层的通孔和绝缘层的通孔之间的接触面积得到增加，并且提出了一种用于制造多层印刷电路板的方法，这样就提高了电路层和绝缘层之间连接中的电传导性和可靠性。
根据本发明的一个方面，可以通过提供的制造平行多层印刷电路板的方法来实现上述及其他目标，具体步骤包括：
(A)形成预定数目的电路层，该步骤包括如下子步骤：(a)形成穿透叠层铜板的通孔；(b)将叠层铜板的表面和通孔的内壁镀上铜；以及(c)在叠层铜板上形成电路图形；
(B)形成预定数目的绝缘层，该步骤包括如下子步骤：(a)形成穿透扁平型绝缘材料的通孔，其中扁平型绝缘材料的表面粘附有离型膜；(b)用导电胶来填充通孔；以及(c)从扁平型绝缘材料中除去离型膜；
(C)将电路层和绝缘层交互地分布在预定的位置；
(D)对所分布的电路层和绝缘层加压；以及
(E)在通过对电路层和绝缘层加压而得到的电路板的最外层上形成电路图形。
优选情况下，在步骤(A)的子步骤(c)中，电路图形可以形成在叠层铜板的一个表面上，以便形成分布于印刷电路板最外层上的电路层，或者将电路图形形成在叠层铜板的两个表面上，以便形成分布于印刷电路板内层的电路层。
优选情况下，步骤(A)可以进一步包括如下子步骤：(d)对叠层铜板进行表面处理。
而且，在优选情况下，该方法该可以进一步包括如下步骤：(F)在目标指导刻度的位置形成目标孔，以作为对电路层和绝缘层进行钻孔的参考点。
优选情况下，步骤(A)和步骤(B)的子步骤(a)都可以包括如下子步骤：(a’)在电路层和绝缘层的同一位置处形成导孔，以作为中间层匹配的参考点。
而且，在优选情况下，该方法可以进一步包括如下步骤：(C’)在步骤(C)之后，抛光从最外层的通孔流出的一部分导电胶，从而除去导电胶的突出部分。
优选情况下，离型膜的厚度为20μm～50μm。
进而，在优选情况下，导电胶可以是一种含有锡(Sn)元素的金属绑定类型的导电胶。
而且，在优选情况下，导电胶可以是一种点接触类型的导电胶。
优选情况下，扁平型绝缘材料可以包括c阶的树脂材料，并且b阶的树脂层分别分布于树脂材料的两个表面。
根据本发明的另一个方面提出的一种多层印刷电路板包括：多个电路层，其中的每个电路层都有多个通孔，每个通孔都填有导电胶；以及多个绝缘层，其中的每个绝缘层都有多个通孔，每个通孔都填有导电胶。其中，对电路层的通孔和绝缘层的通孔的填充导电胶是由一处理进行的。
优选情况下，导电胶可以是一种含有锡(Sn)元素的金属绑定类型的导电胶。
进而，在优选情况下，导电胶可以是一种点接触类型的导电胶。
附图说明
下面结合附图对本发明进行详细描述，将更能够让我们理解本发明的上述以及其他的目标、特征和其他优点。这些附图是：
图1a～1d为横截面视图，图示了利用现有的制造多层印刷电路板的方法来形成电路层这一处理过程；
图2a～3为横截面视图，图示了利用现有的制造多层印刷电路板的方法来形成夹在电路层中间的绝缘层这一处理过程；
图4为合成的横截面视图，图示了现有的平行八层印刷电路板，其中电路层和绝缘层交替分布；
图5a～5f为横截面视图，图示了根据本发明的一个实施例，利用制造平行多层印刷电路板的方法形成电路层这一处理过程；
图6a～6d为横截面视图，图示了根据本发明的一个实施例，利用制造平行多层印刷电路板的方法形成绝缘层这一处理过程；
图7a～7d为横截面视图，图示了根据本发明的另一个实施例，利用制造平行多层印刷电路板的方法形成绝缘层这一处理过程；
图8为分解的横截面视图，图示了利用本发明的方法来制造的平行多层印刷电路板，其中电路层和绝缘层交替分布；
图9为合成的横截面视图，图示了利用本发明的方法来制造的平行多层印刷电路板；以及
图10为横截面视图，图示了利用本发明的方法来制造的平行多层印刷电路板的最终产品。
具体实施方式
现在，将参考附图详细讲述本发明的优选实施例。
首先，将要讲述根据本发明的制造平行多层印刷电路板的方法来制造电路层和制造绝缘层的处理过程。
图5a～5f为横截面视图，图示了根据本发明的一个实施例，利用制造平行多层印刷电路板的方法形成电路层这一处理过程。
如图5a所示，准备叠层铜板501，以作为电路层的基衬底。叠层铜板501包括补强基材料503，并且铜膜502分别涂敷在补强基材料503的两个表面。
根据补强基材料503的种类，可以将叠层铜板501分成若干种类型。也就是说，一种叫做玻璃/环氧衬底(FR-4)，是通过用铜膜来涂敷由环氧中混入玻璃纤维而成的补强基材料而得到的，一种叫做热稳定的树脂/叠层铜板，是通过用铜膜来涂敷由聚酰亚胺和BT树脂中混入玻璃纤维而成的补强基材料而得到的，还有一种叫做灵活的叠层铜板，是通过用铜膜来涂敷聚酰亚胺而得到的。玻璃/环氧衬底(FR-4)最常使用。尽管在图1中将玻璃/环氧衬底(FR-4)作为叠层铜板501，不过根据所制造的印刷电路板的使用目的，也可以选择其他材料作为叠层铜板501。
如图5b所示，通孔504是通过对叠层铜板501进行钻孔而形成的。这里，通孔504的直径大约为0.1mm。
之后，如图5c所示，通过无电镀和电镀的方法在叠层铜板501的上下表面和通孔504的内壁上形成镀铜层505。
图5d图示了分别形成于叠层铜板501的两个表面上的电路图形。这里，电路图形的形成经过了防蚀涂层淀积，防蚀涂层图的形成，以及蚀刻等三个步骤。
具有通过上述处理在叠层铜板501的两个表面上形成的电路图形的电路层506a，可以作为在图8中的多层印刷电路板的内部电路层。
本领域普通技术人员可能希望利用除上述蚀刻方法以外的其他各种方法来形成电路图形。
图5e图示了只在带有镀铜层505的叠层铜板501的下表面上形成的电路图形。通过上述处理过程而得到的、仅带有在叠层铜板501的下表面上形成的电路图形的电路层506b，可以作为图8中的多层印刷电路板的最上层电路层。
图5f图示了只在带有镀铜层505的叠层铜板501的上表面上形成的电路图形。通过上述处理过程而得到的、仅带有在叠层铜板501的上表面上形成的电路图形的电路层506c，可以作为图8中的多层印刷电路板的最下层电路层。
通过上述处理过程所制造的每一个电路层506a，506b和506c用作为三层电路层之一，例如，图8中的多层印刷电路板的内电路层、最上层电路层和最下层电路层。通孔的准确位置和大小，以及各电路层的电路图形的设计，均考虑了与绝缘层的互联。
进而，所要求的电路层的个数是由多层印刷电路板的所需层数来决定的。例如，四层印刷电路板要求有两个电路层，六层印刷电路板要求有三个电路层，八层印刷电路板要求有四个电路层。
接下来，要讲述一下利用本发明的制造平行多层印刷电路板的方法对绝缘层进行处理的过程，其中绝缘层分布于电路层506a、506b和506c之间。
图6a～6d为横截面视图，图示了根据本发明的一个实施例，利用制造平行多层印刷电路板的方法形成绝缘层这一处理过程。
如图6a所示，准备扁平型绝缘材料601，以作为绝缘层的基衬底。绝缘层具有三层结构，包括c阶段中的热固性树脂604，在b阶段中分别位于热固性树脂604的两个表面上的热固性树脂603，以及由聚酯组成的、粘附于热固性树脂603上的离型膜602。
由介电质即树脂组成的绝缘层，所具有的阻抗要比多层印刷电路板的电路层的阻抗高。阻抗会影响电路的运行。绝缘层的阻抗值受到绝缘层的厚度容忍值和树脂的特性，例如介电常数、重量和体积等的影响。如上所述，利用本发明的多层印刷电路板制造方法，则带有包括涂敷在热固性树脂604上的热固性树脂603在内的绝缘材料601的绝缘层，能够容易控制阻抗，并且确保在与电路层相连时具有好的可塑性。
热固性树脂603和604都具有厚度，厚度的选择根据待制造的产品的指标定义之不同而有不同。现有的离型膜的厚度为20μm或更少。本发明的多层印刷电路板绝缘层的离型膜602的厚度约为20μm～50μm。
在热固性树脂603和604的生产处理中，预先将离型膜602提供在热固性树脂603的表面上，或者粘接在位于热固性树脂604上的热固性树脂603的表面上。
如图6b所示，通孔605是通过对扁平型绝缘材料601进行钻孔而形成的。
在图6c中，通孔605中填满导电胶606，然后进行热凝固。这里，导电胶606可分为两种类型，例如，由导电材料制成的点接触型胶，以及由具有粘胶属性的树脂和混入树脂中的金属元素做成的金属绑定型胶。
例如，金属键绑定型胶是由具有粘度属性的树脂和混入树脂的锡(Sn)元素做成的。当对这种金属键绑定型胶进行加热时，锡元素与通孔的内壁上或电路图形的铜膜之间产生金属绑定，因此能够电气连接到形成电路图形的铜膜。
优选情况下，将金属键绑定型胶作为导电胶，填满本发明的多层印刷电路板绝缘层601的通孔605。
接下来，如图6d所示，离型膜602与热固性树脂603的表面相脱离。当离型膜602与热固性树脂603的表面相脱离时，导电胶606就伸出了热固性树脂603的表面。这里，导电胶606的伸出部分的高度是由离型膜602的厚度所决定的。
在本发明中，离型膜602的厚度为20μm～50μm，并且最优厚度约为38μm。因此，导电胶606的伸出部分的高度为20μm～50μm，并且最优高度约为38μm。
通过上述过程制造的绝缘层607可以作为绝缘层607a和607b之一，插入到图8中的多层印刷电路板的506a、506b和506c之间。
图7a～7d为横截面视图，图示了根据本发明的另一个实施例，利用制造平行多层印刷电路板的方法形成绝缘层这一处理过程。
如图7a所示，准备扁平型绝缘材料701。扁平型绝缘材料701包括b阶段中的绝缘层或预浸料坯703，以及粘附于绝缘层或预浸料坯703的两个表面上的离型膜702。预浸料坯703的厚度选择根据待制造的产品的指标定义之不同而有不同。如上所述，膜702的厚度约为20μm～50μm，并且最优厚度约为38μm。在绝缘层或预浸料坯703的生产处理中，预先将膜702提供在绝缘层或预浸料坯703的表面上，或者，如果有必要，将膜702粘附于所生产的绝缘层或预浸料坯703的表面上。
如图7b所示，通孔704是通过在扁平型绝缘材料701上钻孔而形成的。最优情况下，通孔704是通过对扁平型绝缘材料701进行机械钻孔而得到的。考虑到绝缘层和电路层之间的相互连接，通孔704的直径几乎与在电路层506a、506b和506c上形成的通孔504的直径一样大。优选情况下，通孔704的直径大约为0.15mm。
如图7c所示，通孔704中填充了导电胶705。这里，使用具有导电性能的金属键绑定型胶作为导电胶705来填充通孔704。
上述的金属键绑定型胶是由具有粘度属性的树脂和混入树脂的锡(Sn)元素做成的。当对这种金属键绑定型胶进行加热时，锡元素与通孔的内壁或电路图形之间产生金属键，因此能够电气连接到通孔或电路图形。
因此，优选情况下，将金属键绑定型胶作为导电胶705，填满绝缘层的通孔704。
接下来，如图7d所示，离型膜702与预浸料坯703的表面相脱离。当离型膜702与预浸料坯703的表面相脱离时，导电胶705就伸出了预浸料坯703的表面。这里，导电胶705的伸出部分的高度是由离型膜702的厚度所决定的。本发明中，在离型膜702的厚度约为38μm的情况下，导电胶705的伸出部分的高度约为38μm。
通过上述过程制造的绝缘层707可以作为绝缘层607a和607b之一，插入到图8中的多层印刷电路板的电路层506a、506b和506c之间。
如图8所示，在如图5a～5f中所示的处理过程中制造的电路层506a、506b和506c，与在如图6a～6d或图7a～7d所示的处理过程中制造的绝缘层607或707，是呈交替叠放的。这里，在其两个表面上分别形成有电路图形的电路层506a被分布于多层印刷电路板的内部区域，只在其下表面上形成有电路图形的电路层506b被分布于多层印刷电路板的最上部区域，以及只在其上表面上形成有电路图形的电路层506c被分布于多层印刷电路板的最下部区域。
通过标定方法或钉栓匹配方法，能够使电路层506a、506b和506c，以及绝缘层607a和607b，或707a和707b叠放在一起，以便电路层506a、506b和506c的通孔，以及绝缘层607a和607b，或707a和707b的通孔精确地重合起来。
在标定方法中，目标孔的形成位于“目标指导刻度”的位置，该刻度作为在将电路层506a、506b和506c与绝缘层607a和607b或707a和707b叠放在一起后使用X射线进行目标钻孔的参考点。
在钉栓匹配方法中，作为层间匹配参考点的小孔，即，导孔，是在电路层506a、506b和506c以及绝缘层607a和607b，或707a和707b的预定的相同位置处形成的，然后当将电路层506a、506b和506c以及绝缘层607a和607b，或707a和707b叠放在一起时，将钉栓插入到通过穿透电路层506a、506b和506c以及绝缘层607a和607b，或707a和707b而形成的导孔中，以便电路层506a、506b和506c的通孔以及绝缘层607a和607b，或707a和707b的通孔能够相匹配。
之后，如图8所示，沿着图中箭头所示的方向施加压力，将叠放起来的电路层506a、506b和506c以及绝缘层607a和607b，或707a和707b压在一起，这样就生成了六层印刷电路板，其中电路图形形成于内层，而不是形成于最上层或最下层。
这里，对叠放起来的电路层506a、506b和506c以及绝缘层607a和607b，或707a和707b所施加的使其成为单一的六层印刷电路板的压力，一般为热压力。在这种情况下，叠放起来的电路层506a、506b和506c以及绝缘层607a和607b，或707a和707b被放入一个容器中，然后将该容器插入到真空容器的上下加热板之间，以便叠放起来的电路层506a、506b和506c以及绝缘层607a和607b，或707a和707b被按压和加热到一起。这一方法被称为VHL(真空水压层压)方法。
在这种加压步骤中，由于加热的缘故，填充绝缘层607a和607b的通孔的导电胶606转变为液体状态，并且流入电路层506a、506b和506c的通孔中，如图9所示，因此连接到电路层506a、506b和506c的电路图形，这样，绝缘层607a和607b就能够电气连接到电路层506a、506b和506c。
与用于制造平行印刷电路板的现有方法和用于制造现成印刷电路板的现有方法相比，电路层和绝缘层之间的上述符合本发明的连接在电路层的通孔和绝缘层的通孔之间的接触面积增加了，因此提高了电路层和绝缘层之间连接的导电性和可靠性。
接下来，最好执行抛光步骤，该步骤用于除去从最上层和最下层电路层506b和506c的通孔中流出的导电胶606；以及裁剪步骤，该步骤用于裁剪掉印刷电路板边缘的树脂和铜膜，以便能够防止放置于印刷电路板边缘的产品受到损坏，并且能够防止用户受到印刷电路板的尖锐边缘的损伤。
接下来，如图10所示，分别在最上层和最下层电路层506b和506c上形成了电路图形，这样就制造出了六层印刷电路板。这里，电路图形的形成经过了防蚀涂层淀积，防蚀涂层图的形成，以及蚀刻等三个步骤。最优情况下，可将干膜作为防蚀图层。本领域普通技术人员可能希望利用除上述蚀刻方法以外的其他各种方法来形成上述的电路图形。
在位于最上层和最下层电路层506b和506c上的电路图形形成之后，最好在最上层和最下层电路层506b和506c上形成的电路图形中与其他层或元素没有电气连接的部分上涂敷阻焊剂，并且对在最上层和最下层电路层506b和506c上形成的电路图形中其他与其他层或元素有电气连接的那部分进行表面处理，以便防止铜膜的氧化，提高元件在印刷电路板上的可焊接性，并且提高导电性能。
如上所述，与内部电路层506a的电路图形不同，最上层和最下层电路层506b和506c的电路图形是在电路层506a、506b和506c以及绝缘层607a和607b叠放在一起之后形成的。一旦将电路图形形成于最上层和最下层电路层506b和506c上，然后再将电路层506a、506b和506c以及绝缘层607a和607b叠放在一起，则在清除从最上层和最下层电路层506b和506c的通孔流出的导电胶606的抛光步骤中，最上层和最下层电路层506b和506c上的电路图形就会受到损坏，因此就会导致故障。
在通过现成方法制造的现有的多层印刷电路板的结构中，绝缘层置于一个双面印刷电路板上，然后上面再放置一个单面印刷电路板。另一方面，在通过本发明的平行叠放方法制造的多层印刷电路板的结构中，多个双面印刷电路板和多个绝缘层交互叠放在一起。
进而，在通过平行或批量叠放的方法制造的现有的多层印刷电路板的结构中，电路层和绝缘层在通过镀或导电胶来填充电路层的通孔这一条件下通过受压而得到连接，因此能够将填充电路层通孔的镀层或导电胶与填充绝缘层通孔的镀层或导电胶区分开来。
由于现有方法和本发明所述方法存在着上述不同，因此可以通过检查印刷电路板的横截面来判断出印刷电路板的制造方法。
从上面的讲述中明显可以看出，本发明提出了一种多层印刷电路板，其中省略了用于填充电路层通孔的镀和充胶步骤，并且提出一种用于制造多层印刷电路板的方法，这样就减少了生产成本，缩短了处理时间。
进而，本发明提出的多层印刷电路板增加了电路层的通孔和绝缘层的通孔之间的接触面积，因此提高了电路层和绝缘层之间连接中的电传导性和可靠性。
尽管本发明的优选实施例已被公开以用于解释之目的，但是那些本领域普通技术人员可以进行各种修改和增删，只要不脱离本发明在所附的权利要求书中所公开的主旨和精神范围。

Claims (13)

1.一种用于制造平行多层印刷电路板的方法，包括如下步骤：
(A)形成预定数目的电路层，该步骤包括如下子步骤：
(a)形成穿透叠层铜板的通孔；
(b)将叠层铜板的表面和通孔的内壁镀上铜；以及
(c)在叠层铜板上形成电路图形；
(B)形成预定数目的绝缘层，该步骤包括如下子步骤：
(a)形成穿透扁平型绝缘材料的通孔，其中扁平型绝缘材料的表面粘附有离型膜；
(b)用导电胶来填充通孔；以及
(c)从扁平型绝缘材料中除去离型膜；
(C)将电路层和绝缘层交互地分布在预定的位置；
(D)对所分布的电路层和绝缘层加压；以及
(E)在通过对电路层和绝缘层加压而得到的板的最外层上形成电路图形。
2.如权利要求1所述的方法，其中在步骤(A)的子步骤(c)中，电路图形形成在叠层铜板的一个表面上，以便形成分布于印刷电路板最外层上的电路层，并且将电路图形形成在叠层铜板的两个表面上，以便形成分布于印刷电路板内层上的电路层。
3.如权利要求1所述的方法，其中步骤(A)进一步包括如下子步骤：
(d)对叠层铜板进行表面处理。
4.如权利要求1所述的方法，进一步包括如下步骤：
(F)在目标指导刻度的位置形成目标孔，以作为对电路层和绝缘层进行钻孔的参考点。
5.如权利要求1所述的方法，其中步骤(A)和步骤(B)的子步骤(a)均包括如下子步骤：
(a’)在电路层和绝缘层的同一位置处形成导孔，以作为中间层匹配的参考点。
6.如权利要求1所述的方法，进一步包括如下步骤：
(C’)在步骤(C)之后，抛光从最外层的通孔流出的一部分导电胶，从而除去导电胶的突出部分。
7.如权利要求1所述的方法，其中离型膜的厚度为20μm～50μm。
8.如权利要求1所述的方法，其中导电胶是含有锡(Sn)元素的金属绑定类型的导电胶。
9.如权利要求1所述的方法，其中导电胶是点接触类型的导电胶。
10.如权利要求1所述的方法，其中扁平型绝缘材料包括c阶段中的树脂材料，并且在b阶段中的树脂层分别堆叠于树脂材料的两个表面。
11.一种多层印刷电路板，包括：
多个电路层，其中的每个电路层都有多个通孔，每个通孔都填有导电胶；以及
多个绝缘层，其中的每个绝缘层都有多个通孔，每个通孔都填有导电胶。
其中，对电路层的通孔和绝缘层的通孔的填充是由一处理进行的。
12.如权利要求11所述的多层印刷电路板，其中导电胶是含有锡(Sn)元素的金属绑定类型的导电胶。
13.如权利要求11所述的多层印刷电路板，其中导电胶是点接触类型的导电胶。
CNB2003101244109A 2003-10-20 2003-12-24 具有改进互连的平行多层印刷电路板及其制造方法 Expired - Fee Related CN100442957C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030073097A KR100567087B1 (ko) 2003-10-20 2003-10-20 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
KR73097/2003 2003-10-20

Publications (2)

Publication Number Publication Date
CN1610491A true CN1610491A (zh) 2005-04-27
CN100442957C CN100442957C (zh) 2008-12-10

Family

ID=34510966

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101244109A Expired - Fee Related CN100442957C (zh) 2003-10-20 2003-12-24 具有改进互连的平行多层印刷电路板及其制造方法

Country Status (4)

Country Link
US (1) US7279412B2 (zh)
JP (1) JP3927955B2 (zh)
KR (1) KR100567087B1 (zh)
CN (1) CN100442957C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101069459B (zh) * 2005-11-07 2010-09-01 松下电器产业株式会社 多层印刷线路基板及其制造方法
CN102348331A (zh) * 2010-08-05 2012-02-08 富葵精密组件(深圳)有限公司 电路板制作治具及电路板制作方法
CN105158606A (zh) * 2015-08-28 2015-12-16 北大方正集团有限公司 一种pcb背板过孔信号的vna测试方法及测试系统
CN105409334A (zh) * 2013-06-21 2016-03-16 桑米纳公司 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法
CN111432552A (zh) * 2020-03-25 2020-07-17 西安易朴通讯技术有限公司 电路板组件及电子设备

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081157A (ja) * 2005-09-14 2007-03-29 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007329147A (ja) * 2006-06-06 2007-12-20 Shindo Denshi Kogyo Kk 多層プリント配線板、および多層プリント配線板の製造方法
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5166890B2 (ja) * 2008-01-24 2013-03-21 日本特殊陶業株式会社 配線基板およびその製造方法
JP5448354B2 (ja) * 2008-03-25 2014-03-19 日本特殊陶業株式会社 配線基板およびその製造方法
JP5583951B2 (ja) 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101609597B1 (ko) * 2009-02-16 2016-04-07 삼성디스플레이 주식회사 회로기판 및 이를 갖는 표시패널 어셈블리
KR101237668B1 (ko) 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
CN103037636A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN103037637A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN103379751B (zh) * 2012-04-27 2016-07-13 北大方正集团有限公司 组合印制电路板的制造方法、印制电路板及其制造方法
KR102051117B1 (ko) * 2012-09-18 2019-12-02 김정식 감광재를 활용한, 기둥부를 구비한 인쇄전자회로 기판의 제조방법과 그에 의한 인쇄전자회로 기판
CN103796450B (zh) * 2012-10-29 2016-08-03 北大方正集团有限公司 组合印制电路板和印制电路板的制造方法
KR101339124B1 (ko) * 2012-12-28 2013-12-09 에이케이이노텍주식회사 반도체 테스트 소켓 및 그 제조 방법
TWI627803B (zh) * 2017-04-24 2018-06-21 Use the grounding pin of the grounding piece to reduce the signal interference between the two rows of terminals
TWI636712B (zh) * 2017-04-28 2018-09-21 矽瑪科技股份有限公司 Circuit board with dual row solder joints and SMT and DIP structure
KR20190027579A (ko) * 2017-09-07 2019-03-15 삼성전기주식회사 인쇄회로기판
CN109548322A (zh) * 2017-09-21 2019-03-29 鹤山市得润电子科技有限公司 一种多层软性电路板的制造方法及生产设备
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
US20190335593A1 (en) * 2018-04-26 2019-10-31 Daeduck Electronics Co., Ltd. Method of manufacturing the printed circuit board
CN111642085B (zh) * 2020-06-19 2021-08-31 苏州浪潮智能科技有限公司 一种印刷电路板制作方法、系统、设备及计算机存储介质
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
CN114449771B (zh) * 2021-09-27 2024-02-13 深圳市百柔新材料技术有限公司 一种双面过孔陶瓷覆铜板的制备方法及电路板
CN113873788A (zh) * 2021-10-09 2021-12-31 深圳市百柔新材料技术有限公司 一种多层玻璃基板的制备方法、玻璃基板及Mini-LED玻璃基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2730169B2 (ja) 1989-04-27 1998-03-25 日本電気株式会社 多層印刷配線板の製造方法
JP2658661B2 (ja) * 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
JPH07500951A (ja) * 1992-06-15 1995-01-26 ディコネックス　パテンテ　アーゲー 信号誘導のための超高密度配線を有するメタルクラッドラミネートを使用するプリント配線回路基板の製造方法
US5332486A (en) * 1993-01-29 1994-07-26 Gould Electronics Inc. Anti-oxidant coatings for copper foils
JP2587596B2 (ja) 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
US5785787A (en) * 1994-05-23 1998-07-28 General Electric Company Processing low dielectric constant materials for high speed electronics
JPH10224039A (ja) 1997-02-10 1998-08-21 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
DE69839964D1 (de) * 1997-06-06 2008-10-16 Ibiden Co Ltd Einseitige leiterplatte und verfahren zu deren herstellung
JP3053790B2 (ja) 1997-09-30 2000-06-19 松下電器産業株式会社 回路基板接続用部材、回路基板の製造方法および回路基板
DE69942279D1 (de) * 1998-09-17 2010-06-02 Ibiden Co Ltd Vielschichtig aufgebaute leiterplatte
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
EP1194023A4 (en) * 1999-12-14 2005-11-09 Matsushita Electric Ind Co Ltd MULTILAYER CONDUCTOR PLATE AND ITS MANUFACTURING METHOD
JP2002016358A (ja) 2000-04-24 2002-01-18 Matsushita Electric Works Ltd 多層プリント配線板の製造方法及び両面露光用ツール
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
JP2003224339A (ja) 2002-01-30 2003-08-08 Kyocera Corp 導体ペーストおよびこれを用いた配線基板
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
KR100570856B1 (ko) * 2003-04-02 2006-04-12 삼성전기주식회사 병렬적 다층 인쇄회로기판 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101069459B (zh) * 2005-11-07 2010-09-01 松下电器产业株式会社 多层印刷线路基板及其制造方法
CN102348331A (zh) * 2010-08-05 2012-02-08 富葵精密组件(深圳)有限公司 电路板制作治具及电路板制作方法
CN102348331B (zh) * 2010-08-05 2013-10-02 宏恒胜电子科技（淮安）有限公司 电路板制作治具及电路板制作方法
CN105409334A (zh) * 2013-06-21 2016-03-16 桑米纳公司 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法
US10757819B2 (en) 2013-06-21 2020-08-25 Sanmina Corporation Method of forming a laminate structure having a plated through-hole using a removable cover layer
CN105158606A (zh) * 2015-08-28 2015-12-16 北大方正集团有限公司 一种pcb背板过孔信号的vna测试方法及测试系统
CN105158606B (zh) * 2015-08-28 2018-06-26 北大方正集团有限公司 一种pcb背板过孔信号的vna测试方法及测试系统
CN111432552A (zh) * 2020-03-25 2020-07-17 西安易朴通讯技术有限公司 电路板组件及电子设备

Also Published As

Publication number Publication date
KR20050037824A (ko) 2005-04-25
US20050085065A1 (en) 2005-04-21
CN100442957C (zh) 2008-12-10
JP2005129884A (ja) 2005-05-19
US7279412B2 (en) 2007-10-09
KR100567087B1 (ko) 2006-03-31
JP3927955B2 (ja) 2007-06-13

Similar Documents

Publication Publication Date Title
CN1610491A (zh) 具有改进互连的平行多层印刷电路板及其制造方法
CN1263354C (zh) 部件内置模块及其制造方法
CN1116790C (zh) 印刷电路板和电子元件组合件及其制造方法
CN1201642C (zh) 印刷电路板及其制造方法
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1282404C (zh) 叠层用双面电路板的制法及用其的多层印刷电路板
CN1236658C (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1812689A (zh) 多层电路基板及其制造方法
CN1577813A (zh) 电路模块及其制造方法
CN1535106A (zh) 多层印刷电路板的制造方法
CN1922943A (zh) 多层层压电路板
CN1853451A (zh) 用于制造电子模块的方法
CN1577819A (zh) 带内置电子部件的电路板及其制造方法
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
JP2008153693A (ja) 回路部品内蔵モジュールの製造方法
CN1829420A (zh) 其中具有嵌入式电容器的印刷电路板及其制造方法
CN1092240A (zh) 制造印刷电路有机基板的方法和用该方法制造的有机基板
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
CN1933697A (zh) 多层配线基板及其制造方法
CN1777348A (zh) 制造高密度印刷电路板的方法
CN1714609A (zh) 电路板、多层布线板及其制造方法
CN1731919A (zh) 以并行方式制造pcb的方法
CN101031981A (zh) 导电性糊剂和使用其制造多层印刷布线板的方法
CN101032194A (zh) 多层布线板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20191224