CN1622315A - 高性能芯片载体基板 - Google Patents

高性能芯片载体基板 Download PDF

Info

Publication number
CN1622315A
CN1622315A CNA2004100868608A CN200410086860A CN1622315A CN 1622315 A CN1622315 A CN 1622315A CN A2004100868608 A CNA2004100868608 A CN A2004100868608A CN 200410086860 A CN200410086860 A CN 200410086860A CN 1622315 A CN1622315 A CN 1622315A
Authority
CN
China
Prior art keywords
signal pad
signal
dielectric material
layer
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100868608A
Other languages
English (en)
Other versions
CN1314109C (zh
Inventor
J·奥德特
I·梅米斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1622315A publication Critical patent/CN1622315A/zh
Application granted granted Critical
Publication of CN1314109C publication Critical patent/CN1314109C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing

Abstract

一种为电源分配PTH增加空间并且减小与电源有关的噪声的多层芯片载体。在具有两个信号重新分配展开层的多层芯片载体中，除了在第一展开层上从靠近边缘的信号焊盘引出的信号之外，移动剩余的信号焊盘更接近芯片印迹的边缘。在第一展开层下面的电压层，再次移动剩余的信号焊盘更接近芯片印迹的边缘。在电压层下面的第二展开层中，引出剩余的信号焊盘。信号焊盘移动的区域为电源PTH提供增加的空间。

Description

高性能芯片载体基板
技术领域
本发明涉及芯片载体，更具体地说涉及使用倒装芯片技术等的、性能得到改善的高密度芯片载体。
背景技术
由于半导体芯片的端子密度，特别是芯片的输入/输出(I/O)连接的密度随着技术的进步而不断增加，芯片载体的布线能力成为更重要的问题。紧密地挤在一起的端子焊盘的密度使得难以构成彼此分开的导体，以将载体线连接到每个端子焊盘。传送信号的端子焊盘和线的负担特别沉重，因为它们要彼此分开，并且与电源和地线也要分开。在芯片载体上的信号线必须与其它导体具有足够的电隔离，从而避免不希望的耦合和泄漏通路。
为了能够在高密度芯片载体中布线，已经开发出微过孔以及其它技术。微过孔芯片载体一般使用多层，以形成所需的互连，特别是在使用倒装芯片球栅阵列(BGA)技术的芯片封装中。在这些高管脚数的技术中，层的布线密度和布线能力是至关重要的，特别是在成本、产量、性能和可靠性方面。在这方面，“布线能力”可以看作是布置布线从而所有的信号可以从给定的图形或层中“引出(escape)”(向内或向外)的技术可能性。用于布线的约束考虑包括过孔密度、布线宽度和间隙、端子焊盘尺寸和所要求的间隙、屏蔽要求以及本领域中已知的其它设计约束。
微过孔芯片载体基板通常建立在具有电镀通孔(PTH)的核心周围。这种高密度互连(HDI)芯片载体使用在由环氧玻璃层制成的核心的每一侧上建立的层。玻璃层由注入环氧树脂的玻璃织物制成，并且在升高的温度下叠置，以制成牢固的尺寸稳定的核心。在核心的每一侧上建立的层通常为不加固的环氧树脂。在美国专利No.6,518,516 B2中介绍了一种典型微过孔芯片载体的例子。
在芯片载体，例如，微过孔芯片载体中，在芯片下面用于PTH的密度约束和受限的空间限制了在载体的前(芯片侧)和后(板侧)之间的垂直互连能力。这对于具有更多I/O数量、更高功率的芯片的电源分配要求是一个特殊的问题。在信号分配层中要求的展开布线必然限制在用于电源分配的芯片中间剩余的空间量。结果，在芯片下面剩余的中间区域中能够容纳的有限数量的PTH导致较差的电源分配特性和与电源相关的噪声。
虽然存在对这些问题的其它解决方案，但是这种解决方案具有其它缺点。例如，已经开发出陶瓷芯片载体和基于聚四氟乙烯的芯片载体，以提供改进的电源分配，但是这些解决方案相当昂贵。另外，陶瓷芯片载体在芯片载体与印制布线板(PWB)的互连中存在可靠性问题。基于聚四氟乙烯的载体在层数和布线能力方面仅具有有限的灵活性。
发明内容
因此，本发明的一个目的是提供一种改进的多层芯片载体及其布局方法。
本发明的另一个目的是提供一种用于多层芯片载体的改进的信号分配方法和布局。
本发明的再一个目的是提供一种为电源分配增加空间的多层芯片载体。
本发明的又一个目的是提供一种为电源分配增加用于额外的PTH的空间的多层芯片载体。
本发明的另一个目的是提供一种降低与电源相关的噪声的多层芯片载体。
根据本发明，提供一种用于信号引出的改进的展开重新分配布线方案，能够释放芯片下面的空间。该布线方案对于采用两个信号重新分配层用于将信号引出芯片的情况特别有效。该布线方案重新布线第二重新分配层的布线，从而在第一重新分配层的布线下面基本重叠。结果，允许电源PTH延伸到否则将作为信号引出区的印迹中。
因此，本发明的重新分配布线方案为能够直接连接到基板电源平面中的额外的电源分配PTH释放了芯片下面的空间，从而允许沿电源总线多次拾取。增加的空间相对于在常规两层信号重新分配布线中允许的PTH的数量允许多达至少两倍的PTH数量，由此，在降低与电源相关的噪声方面取得了显著的改善。
附图说明
图1示出了在每侧上具有3个建立层的典型芯片载体的剖面图；
图2为芯片区域的顶视图，虚线表示引出区；
图3示出了如图1所示的现有技术的FC4地层的顶视图的一部分；
图4示出了如图1所示的现有技术的FC3信号重新分配层的顶视图的一部分；
图5示出了如图1所示的现有技术的FC2电压层的顶视图的一部分；
图6示出了如图1所示的现有技术的FC1信号重新分配层的顶视图的一部分；
图7示出了根据本发明的FC3信号重新分配层的顶视图的一部分；
图8示出了根据本发明的FC2电压层的顶视图的一部分；
图9示出了根据本发明的FC1信号重新分配层的顶视图的一部分；
图10A示出了导电连接体的顶视图，图10B示出了同一个连接体的侧视图。
具体实施方式
参考图1，示出了在芯片侧具有三层建立层，在印制电路板或印制布线板侧具有三层建立层的典型芯片载体的剖面图。由此，分别对应于FC2、FC3和FC4的层1、3和5作为通过焊料接触9与芯片7连接的建立层。分别对应于BC2、BC3和BC4的层11、13和15作为通过焊料接触19与板17连接的建立层。显示为FC3的层3作为从芯片的第一展开信号重新分配层，显示为FC1的信号层21作为从芯片的第二展开信号重新分配层。例如，这种方案是微过孔芯片载体的典型。
图2是典型芯片的印迹。这种芯片具有通常为矩形或正方形的印迹，由边线23限定芯片的边缘。内部区25表示在现有技术方案中形成用于分配电源的大多数电源PTH的大致区域，该区域用线26表示。点27表示印迹的几何参考点，是芯片印迹的大致中心点。围绕区域25并且用线33表示的区域29表示在现有技术中从芯片引出的大多数，如果不是全部，第二组信号的大致区域。这出现在图1中的FC1信号重新分配层21。围绕区域29并且用线23表示的区域31表示在现有技术中从芯片引出的大多数，如果不是全部，第一组信号的大致区域。这出现在图1中的FC3信号重新分配层3。
如本领域的技术人员所理解，“引出”的意思是传送信号的信号焊盘的层或芯片载体层连接到向外延伸的布线或总线，以分配信号离开芯片。应当理解，图2的排列是用来更好的理解本发明的原理。在实际中，引出区可以重叠，并且在形状上可以比图2所示的区域更不规则。同样，在区域中的所有信号焊盘不必要同时引出。
图3示出了在图1中的现有技术的FC4地/电压层5的顶视图的一部分，该层连接到芯片7。为了简单起见，没有必要显示出通常在该层上可以看到的所有部件。而只显示那些与理解本发明有关的部件。同样，为了简单起见，只显示出第一象限中的相关部件。显然，相同的基本部件图形在芯片的全部四个象限中对称存在。在图3中的外部线23表示芯片的边缘，如图2所示，虚线22和26表示在图2中所示的内部三角形区域。线24和28表示在图2中所示的第一象限。
如在图3中进一步显示的，在虚线22、24和26中的区域25对应于在图2中形成电源PTH的现有技术的大致区域的部分。在图3中的该三角形区域对应于图2中区域25的八分之一，点27为图2中所示的同一个参考点。同样，在图3中的虚线26和33之间形成如图2所示的区域29的一部分，并且对应于现有技术中从芯片引出第二组信号的区域。在图3中的区域31对应于图2的现有技术中从芯片引出第一组信号的区域。
在图3所示的FC4地/电压层5中，垂直导电线35表示地/电压布线或总线35a-h，周期性的圆形部分36表示地/电压焊盘。从这些总线引出的箭头，例如35b，表示在水平方向这些总线的扩展。在垂直地/电压总线两侧的圆圈列表示导电信号焊盘37。虽然只显示出了导电焊盘37的列，但是显然也存在向右扩展的信号焊盘的行的类似图形。同样，在下半区，即，低于水平总线35b的区域(即，第二象限)，具有相应的信号焊盘和地/电压总线的行和列的镜像图像，并且对于第三和第四象限也是同样的。所示的焊盘和总线的结构和数量只是提供这些元件或部件如何排列的一个例子。也可以采用焊盘和总线的其它结构和数量。
在图3的排列中，在总线35a和35c之间显示出具有八个信号焊盘的列37a。同样，在总线35c和35d之间显示出具有九个信号焊盘的列37b。在总线35d和35e之间显示出信号焊盘的第三列37c，等等。正如所看到的，区域25是没有完全被信号焊盘占据的区域，因此是容纳用于电源分配的PTH的主要区域。
重新参考图3，通常，引出芯片(在图4的FC3层)的大部分第一组信号来自区域31中的水平线33上方的上信号焊盘。引出芯片的大部分第二组信号来自在线33下方的区域25和29中的信号焊盘。在所示的例子中，并不是所有的焊盘与第一组信号一起从区域31引出。这在图4中显示得更清楚。
图4示出了在图1中的现有技术的FC3信号重新分配层3的顶视图的一部分。为了简单起见，在这里只显示图3示出的焊盘和地/电压总线的部件图形的一部分。因此，只介绍用于三列焊盘的引出图形，但是，显然对于剩余列的信号焊盘存在同样的图形。正如本领域的技术人员所理解，导电过孔从图3的FC4层的信号焊盘37穿过该层的介质延伸到图4的FC3层的信号焊盘37。同样，在这里所介绍的各层中显示的每一层中，导电过孔排列用来将一层上的信号焊盘与下一层的信号焊盘互连。在图10中示出了这种过孔排列的例子，将在下文中介绍。
在图4的FC3层，从区域31中的外部信号焊盘引出第一组信号。引出信号焊盘37的每一个显示出连接在其上的导电布线或总线39，并且向上延伸离开芯片。因此，例如，从焊盘列37a中引出的三个信号焊盘和从焊盘列37b中引出的四个信号焊盘连接到导电布线39，以允许信号引出到芯片印迹的外部。同样，其它信号焊盘列的每一个焊盘，例如从列37c的五个信号焊盘连接到布线39，并向上延伸到芯片印迹的外部。正如所看到的，并不是在区域31中的所有信号焊盘与第一组信号一起引出，在本例子中，只引出80％。因此，留下在区域31中所示的三个信号焊盘与第二组信号焊盘一起引出。
在图4中的区域25和29中所示的信号焊盘也没有在FC3层引出。因此，例如，在信号焊盘列37c中留下的三个信号焊盘没有引出。同样，在列37a和37b的每一个中的五个信号焊盘没有引出。这些剩余的信号焊盘通过本领域中已知的“狗骨”导电连接器41向左移动。狗骨导电连接器41用来横向移动信号焊盘到用过孔连接到下一层的另一个位置。例如，这种排列可以用于这种设计目的，例如，避免制造穿过芯片载体的连续层的导电过孔的困难。在图4中，狗骨导电连接器41用来向左移动每个信号焊盘相同的距离。
图10A示出了导电连接器41的典型结构的顶视图。如图所示，信号焊盘37通过导电布线或总线38导电连接到信号焊盘37A。显然，布线38可以延伸任意距离。图10B示出了图10A的侧视图，导电过孔40从图4的FC3层上的上信号焊盘37A穿过该层的介质延伸到图5的FC2层上的下信号焊盘37A。在这一层，信号焊盘37A向右连接，如图5所示。但是，显然，这种排列可以向任何方向跨过任何距离。例如，导电过孔40可以是实心导电部件或电镀过孔，例如，PTH型导体。
图5的现有技术的顶视图显示出图1所示的FC2电压V2层1的部件的一部分。在该层，电压总线35提供电压V2，但是不从信号焊盘37引出信号。从FC3层向上延伸的信号焊盘37A向右跨过相同的距离，以到达与图4所示位置基本相同的信号焊盘37。
图6的现有技术的顶视图显示出图1中的FC1信号重新分配层21的部件的一部分。如上所述，在图5的FC2层上的信号焊盘37通过导电过孔连接到图6的FC3层上的信号焊盘37。在该层，剩余的信号焊盘37引出芯片。如图所示，具有足够的开口空间来容纳电源分配PTH、下面的PTH焊盘43的区域只有区域25。这是由于在区域29和31中的空间被信号焊盘37和信号引出布线39占据的情况。
根据本发明，在FC3、FC2和FC1层采用的布线引出方案释放在所有区域25、29和31中的空间，来容纳用于电源分配的数量显著增加的PTH。在图7、8和9中，采用与图3到图6中采用的相同的地/电压总线和信号焊盘排列。同样，在图7、8和9中所用的相同的标号与在图3到6中所用的表示相同的部件。
根据本发明，布线引出方案从FC3信号重新分配层开始，在图7中示出了其局部顶视图。该层对应于在图1中所示的FC3信号重新分配层3。应当注意，这里所用的FC4地层5与在图3中所示的相同，如上所述，因此不再重新显示出。在图7中的第一组信号焊盘以与图4中介绍的相同的图形引出。因此，在列37a中的三个信号焊盘、在列37b中的四个信号焊盘和在列37c中的五个信号焊盘在信号总线39上引出。但是，除了这十二个信号焊盘引出之外，在该层中剩下的十三个信号焊盘37通过信号布线或总线38向芯片边缘23步进到开口区域，到达新的焊盘45。
当图7的信号焊盘排列与图4的进行比较时，可以看到，作为信号焊盘步进的结果，只有一个焊盘留在区域25中，而不是图4所示的四个信号焊盘。另外，在区域29中留下四个信号焊盘，而不是图4所示的六个。留在区域31中的三个信号焊盘进一步向芯片边缘移动，在区域31中总共产生八个信号焊盘。显然，同样的信号焊盘的步进也可以出现在芯片的其余部分的信号焊盘列(未示出)中。步进的图形没有特殊的限制，在采用该技术中所使用的特定的基本规则内可以实现各种图形排列。首先，显然步进信号布线需要没有障碍的路线，并且与相邻的信号焊盘、布线和总线有足够的间隙。可以采用各种工艺来布置步进这些信号焊盘的有效图形。
图8示出了根据本发明的FC2电压V2层的顶视图的一部分。如图所示，在图8中的信号焊盘45与图7中的信号焊盘45具有相同的位置，并且通过导电过孔彼此连接，例如，如图10A和10B所公开的过孔排列。如图所示，在图7中已经步进到新信号焊盘45的信号焊盘在图8中分别又向芯片边缘23导电步进，通过信号布线48到达新的焊盘47。注意，信号布线通常延续相当长的距离。在该层中，如果信号路径能够穿过电压层，则信号焊盘45也可以引出而不是步进到信号焊盘47。在与图5的现有技术中相同的FC2电压层，每个信号焊盘在它们自己的区域中横向移动相同的短距离。
当图8的信号焊盘排列与图5的现有技术的信号焊盘排列相比较时，可以看到，与图5在区域25中留下四个信号焊盘相比较，在图8中没有留下信号焊盘。同样，在图8中的区域29中留下一个信号焊盘，而在图5中留下六个信号焊盘。
图9示出了根据本发明的FC1信号重新分配层的顶视图的一部分，对应于图1的层21。这是第二信号引出层，所有剩余的信号焊盘47引出芯片。正如所理解的，在该FC1层上的信号焊盘47的位置与在图8的FC2层上相应的信号焊盘的位置相同，并且通过导电过孔彼此连接。如图所示，相对于图6的现有技术的FC1信号重新分配层排列，可用作电源PTH的区域显著扩大了。具体地说，可用作电源PTH的区域扩展到区域29的全部和区域31的一部分，与图6中限制在区域25中不相同。这允许在焊盘43下形成十三个电源PTH，而不是图6所示的六个。
线51是从区域25的角部的延长线，描述所介绍的区域。应当理解，沿线22稍稍向末端扩展的空间带也可以为定位电源PTH提供区域。这对现有技术和本发明的布局方案都是可行的。根据本发明的布线方案所用的例子，该带形区域也增加，以提供电源PTH的数量增加接近两倍。
应当理解，图7-9中所示的布局图形只是提供如何实现本发明的布线概念的例子，并且不同的布局图形、密度、过孔尺寸、线宽、焊盘尺寸等对于可用于电源分配的PTH的空间可以提供超过两倍的改进。还应当理解，在本发明中提供的图形布局方法的概念可以用在采用两层或多层引出的任何类型的多层芯片载体方案中。
还应当理解，移动在从第一组焊盘引出第一信号之后剩下的信号焊盘组的有效结果是步进这些剩下的焊盘到第一组焊盘的区域下面的位置。该步进以两个步骤实现，第一步骤与引出第一组信号同时发生，即，在同一层。第二步进发生在第一引出层下面的下一层，并且引出出现在第二步进层的下一层。
应当注意，虽然介绍了两层信号重新分配，但是也可以采用多于两层。如果使用多于两层的信号重新分配，则也可以以类似的方式采用这些额外的层向芯片边缘步进信号焊盘并提供信号焊盘引出。例如，如果采用三层信号重新分配，则向芯片边缘步进剩下的信号焊盘可以出现在第一信号引出和第二信号引出层，以及任何中间层，最终引出出现在剩下的层中，包括剩下的信号重新分配层。
通过上述介绍应当理解，在本发明的优选实施例中可以进行各种改进和变化，只要不脱离其真正的精神。本说明书的目的仅仅是为了说明，而不应当理解为限制的意义。本发明的范围应当仅由附带的权利要求书的术语限定。

Claims (30)

1.一种多层芯片载体，包括：
介质材料层，具有在与所述芯片载体上将要安装的至少一个芯片的印迹中的信号焊盘图形有关的信号焊盘图形中、在其上形成的多个信号焊盘，所述多个信号焊盘包括靠近所述芯片印迹的边缘的第一组信号焊盘和第二组信号焊盘，所述第一组信号焊盘的每一个具有与其连接的导线，该导线延伸超过所述芯片印迹的边缘，所述第二组信号焊盘的每一个具有与其连接的导线，该导线延伸以连接到位置更接近所述芯片印迹的所述边缘的各个信号焊盘。
2.根据权利要求1所述的多层芯片载体，其中在更接近所述芯片印迹的所述边缘的所述介质层上的所述信号焊盘的至少一部分具有与其连接的导电过孔，形成穿过所述介质材料层延伸到其相对表面的导电过孔组。
3.根据权利要求2所述的多层芯片载体，包括在其上具有信号焊盘的所述介质材料层下面的另一个介质材料层，各个所述信号焊盘的每一个连接到所述导电过孔组的各个所述导电过孔的每一个。
4.根据权利要求3所述的多层芯片载体，其中在所述另一个介质材料层上的所述信号焊盘的至少一部分每一个具有与其连接的导线，该导线延伸连接到更接近所述芯片印迹的边缘的各个另外的信号焊盘。
5.根据权利要求4所述的多层芯片载体，其中所述另外的信号焊盘的至少一部分具有与其连接的导电过孔，该导电过孔延伸穿过所述另一个介质材料层，以连接到在另一个介质材料层上的信号焊盘，在所述另一个介质材料层上的所述信号焊盘具有与其连接的导线，该导线延伸超过所述芯片印迹的边缘。
6.根据权利要求5所述的多层芯片载体，其中所述多个信号焊盘与多个电源分配总线相邻排列。
7.根据权利要求6所述的多层芯片载体，其中电源PTH连接到在所述信号焊盘的区域中的所述电源分配总线。
8.根据权利要求1所述的多层芯片载体，包括附着在其上的芯片。
9.根据权利要求8所述的多层芯片载体，其中所述多层芯片载体电连接到印制布线板。
10.一种多层芯片载体基板，包括：
一层介质材料层，在其上具有多个信号焊盘，一部分信号焊盘形成具有与其连接的导线的第一组信号焊盘，该导线延伸超过将要附着到其上的芯片的印迹的边缘，以及一部分信号焊盘形成具有与其连接的导线的第二组信号焊盘，该导线向所述印迹的边缘延伸，以连接到第三组信号焊盘，所述第三组信号焊盘具有与其连接的导电过孔，所述导电过孔分别连接到在另一个介质材料层上相应的所述信号焊盘组。
11.根据权利要求10所述的多层芯片载体基板，其中在所述另一个介质材料层上的所述相应的信号焊盘组的至少一部分所述信号焊盘具有与其连接的向所述印迹的边缘延伸的导线，以分别连接到第四组信号焊盘。
12.根据权利要求11所述的多层芯片载体基板，其中在所述另一层上的所述第四组信号焊盘的至少一部分所述信号焊盘连接到导电过孔，该过孔连接到在另一个介质材料层上相应的信号焊盘组。
13.根据权利要求12所述的多层芯片载体基板，其中在所述另一个介质材料层上的所述信号焊盘组的至少一部分所述信号焊盘具有与其连接的延伸超过所述芯片的所述印迹的边缘的导线。
14.根据权利要求10所述的多层芯片载体基板，其中所述多个信号焊盘的所述信号焊盘与多个电源分配总线相邻排列。
15.根据权利要求14所述的多层芯片载体基板，其中电源PTH连接到在所述第一、第二和第三信号焊盘组的区域中的所述另一个介质材料层上的所述电源分配总线。
16.根据权利要求15所述的多层芯片载体基板，其中所述第一和第二信号焊盘组通常按列和行排列，以及所述电源分配总线排列在至少一部分所述信号焊盘的列和行之间。
17.根据权利要求10所述的多层芯片载体基板，包括具有通过焊料连接电连接到所述芯片载体上的焊盘的接触阵列的芯片，其中至少一部分焊料连接为所述多个信号焊盘提供信号。
18.根据权利要求17所述的多层芯片载体基板，其中所述芯片载体电连接到印制布线板。
19.一种多层芯片载体，包括：
第一介质材料层，具有在与所述芯片载体上将要安装的至少一个芯片的印迹中的信号焊盘有关的信号焊盘的图形中排列的、在其上形成的多个信号焊盘，所述多个信号焊盘包括靠近所述芯片印迹的边缘的第一组信号焊盘和第二组信号焊盘，所述第一组信号焊盘的每一个具有与其连接的导线，该导线延伸超过所述芯片印迹的边缘，所述第二组信号焊盘的每一个具有与其连接的导线，该导线延伸以连接到位置更接近所述芯片印迹的边缘的各个信号焊盘，所述信号焊盘具有与其连接的导电过孔，延伸穿过所述第一介质材料层；
第二介质材料层，具有在其上排列的信号焊盘组，所述信号焊盘组分别连接到延伸穿过所述第一介质材料层的所述导电过孔，并具有与其连接的各个导线，该导线延伸以分别连接到位置更接近所述芯片印迹的边缘的另外的信号焊盘，所述另外的信号焊盘具有与其连接的导电过孔，该导电过孔延伸穿过所述第二介质材料层；以及
第三介质材料层，具有在其上排列的信号焊盘组，所述信号焊盘组分别连接到延伸穿过所述第二介质材料层的所述导电过孔，并具有分别与其连接的导线，该导线延伸超过所述芯片印迹的边缘。
20.根据权利要求19所述的多层芯片载体，包括具有对应于与其电连接的信号焊盘的所述图形的电接触图形的至少一个芯片。
21.根据权利要求20所述的多层芯片载体，其中所述芯片载体电连接到印制布线板。
22.一种在多层芯片载体上展开信号焊盘的重新分配的方法，包括：
提供在其中将要安装的至少一个芯片的印迹中的信号焊盘图形中、在其上形成有多个信号焊盘的介质材料层；
提供连接到靠近所述芯片印迹的边缘的所述多个信号焊盘的第一组信号焊盘的导线，该导线延伸超过所述芯片印迹的边缘，以允许来自所述第一组信号焊盘的信号引出所述芯片印迹；以及
移动所述多个信号焊盘的第二组信号焊盘更接近所述芯片印迹的边缘。
23.根据权利要求22所述的方法，包括如下步骤：提供移动到更接近所述芯片印迹的边缘的至少一部分所述信号焊盘，连接到在所述介质材料层下面的另一个介质材料层上的信号焊盘。
24.根据权利要求23所述的方法，包括如下步骤：移动在所述另一个介质材料层上的至少一部分所述信号焊盘更接近所述芯片印迹的边缘。
25.根据权利要求24所述的方法，包括如下步骤：提供移动到更接近所述芯片印迹的边缘的在所述另一个介质材料层上的至少一部分所述信号焊盘，连接到在所述另一个介质材料层下面的再一个介质材料层上的信号焊盘。
26.根据权利要求25所述的方法，包括如下步骤：提供连接到在所述再一个介质材料层上的至少一部分所述信号焊盘的导线，该导线延伸超过所述芯片印迹的边缘，以允许来自所述再一层上的所述信号焊盘的信号引出所述芯片印迹。
27.根据权利要求26所述的方法，其中所述多个信号焊盘与多个电源分配总线相邻排列。
28.根据权利要求27所述的方法，其中PTH连接到在所述移动的信号焊盘区域中的所述电源分配总线。
29.根据权利要求28所述的方法，其中至少一个芯片附着在所述多层芯片载体上。
30.根据权利要求29所述的方法，其中所述多层芯片载体连接到印制布线板。
CNB2004100868608A 2003-11-25 2004-11-02 多层芯片载体及其基板和在芯片载体上展开信号焊盘的重新分配方法 Active CN1314109C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/722,226 US7214886B2 (en) 2003-11-25 2003-11-25 High performance chip carrier substrate
US10/722,226 2003-11-25

Publications (2)

Publication Number Publication Date
CN1622315A true CN1622315A (zh) 2005-06-01
CN1314109C CN1314109C (zh) 2007-05-02

Family

ID=34591986

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100868608A Active CN1314109C (zh) 2003-11-25 2004-11-02 多层芯片载体及其基板和在芯片载体上展开信号焊盘的重新分配方法

Country Status (4)

Country Link
US (4) US7214886B2 (zh)
JP (1) JP4528098B2 (zh)
KR (1) KR100724505B1 (zh)
CN (1) CN1314109C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509737A (zh) * 2017-09-15 2019-03-22 瑞昱半导体股份有限公司 电子封装构件以及电路布局结构
TWI666978B (zh) * 2017-12-19 2019-07-21 力成科技股份有限公司 電子裝置及其電子電路板
CN112242375A (zh) * 2020-10-19 2021-01-19 Oppo广东移动通信有限公司 芯片和电子设备

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214886B2 (en) * 2003-11-25 2007-05-08 International Business Machines Corporation High performance chip carrier substrate
US7191422B1 (en) * 2004-05-26 2007-03-13 Sun Microsystems, Inc. System and method for determining a carrier layout using cornered chip-to-chip input/output
US7414322B2 (en) * 2005-07-29 2008-08-19 Lsi Corporation High speed interface design
US7871831B1 (en) 2006-03-01 2011-01-18 Cadence Design Systems, Inc. Method for connecting flip chip components
DE102007003182B4 (de) * 2007-01-22 2019-11-28 Snaptrack Inc. Elektrisches Bauelement
US7979983B2 (en) * 2007-04-04 2011-07-19 Cisco Technology, Inc. Connection an integrated circuit on a surface layer of a printed circuit board
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
JP2011082450A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
US20130105063A1 (en) * 2011-11-02 2013-05-02 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. System and method for fabricating a laminate structure
JP6098285B2 (ja) * 2013-03-28 2017-03-22 富士通株式会社 配線基板及び電子装置
JP2015153808A (ja) * 2014-02-12 2015-08-24 ソニー株式会社 半導体チップ、および、半導体モジュール
TWI769063B (zh) * 2021-03-25 2022-06-21 嘉雨思科技股份有限公司 訊號傳輸電路封裝結構

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783651B2 (ja) * 1989-05-31 1998-08-06 富士通株式会社 半導体装置
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JPH05144971A (ja) * 1991-11-18 1993-06-11 Nec Corp チツプキヤリア構造
JPH0645401A (ja) * 1992-07-23 1994-02-18 Nec Corp 半導体装置用パッケージ
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
JP3732927B2 (ja) * 1997-07-31 2006-01-11 京セラ株式会社 多層配線基板
EP1030365A4 (en) * 1997-10-17 2007-05-09 Ibiden Co Ltd SUBSTRATE OF A HOUSING
JPH11289025A (ja) * 1998-04-01 1999-10-19 Ngk Spark Plug Co Ltd ビルドアップ多層配線基板
US6548907B1 (en) * 1998-04-28 2003-04-15 Fujitsu Limited Semiconductor device having a matrix array of contacts and a fabrication process thereof
DE19831634B4 (de) * 1998-07-15 2005-02-03 Pac Tech - Packaging Technologies Gmbh Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test
JP2000077819A (ja) * 1998-08-31 2000-03-14 Toshiba Corp プリント基板および電子ユニット
TW442945B (en) * 1998-11-20 2001-06-23 Sony Computer Entertainment Inc Integrated circuit chip, integrated circuit device, printed circuit board and electronic machine
US6310398B1 (en) * 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
JP2000277652A (ja) * 1999-03-23 2000-10-06 Nagase & Co Ltd 半導体パッケージ
US6351393B1 (en) * 1999-07-02 2002-02-26 International Business Machines Corporation Electronic package for electronic components and method of making same
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
JP2001203470A (ja) * 2000-01-21 2001-07-27 Toshiba Corp 配線基板、半導体パッケージ、および半導体装置
US6538213B1 (en) * 2000-02-18 2003-03-25 International Business Machines Corporation High density design for organic chip carriers
JP2001339009A (ja) * 2000-03-24 2001-12-07 Ngk Spark Plug Co Ltd 配線基板
JP3587451B2 (ja) * 2000-03-31 2004-11-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層相互接続構造および電子パッケージ
US6518516B2 (en) * 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
US7235618B2 (en) 2000-08-22 2007-06-26 Exxonmobil Chemical Patents Inc. Polypropylene polymers
US6417463B1 (en) * 2000-10-02 2002-07-09 Apple Computer, Inc. Depopulation of a ball grid array to allow via placement
JP2002246759A (ja) * 2000-12-12 2002-08-30 Ngk Spark Plug Co Ltd 配線基板
WO2003021668A1 (fr) * 2001-08-31 2003-03-13 Hitachi Chemical Co.,Ltd. Tableau de connexions, dispositif a semi-conducteur et leur procede de production
US6528735B1 (en) * 2001-09-07 2003-03-04 International Business Machines Corporation Substrate design of a chip using a generic substrate design
US6762489B2 (en) * 2001-11-20 2004-07-13 International Business Machines Corporation Jogging structure for wiring translation between grids with non-integral pitch ratios in chip carrier modules
JP2003229672A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板
US6800944B2 (en) * 2001-12-19 2004-10-05 Texas Instruments Incorporated Power/ground ring substrate for integrated circuits
JP3864836B2 (ja) * 2002-04-19 2007-01-10 株式会社デンソー 回路基板の配線構造
US6744067B1 (en) * 2003-01-17 2004-06-01 Micron Technology, Inc. Wafer-level testing apparatus and method
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP4190957B2 (ja) * 2003-06-20 2008-12-03 株式会社ルネサステクノロジ 半導体装置
CN100378969C (zh) * 2003-06-24 2008-04-02 日本特殊陶业株式会社 中间衬底及具有半导体元件、中间衬底和衬底的结构体
US7214886B2 (en) * 2003-11-25 2007-05-08 International Business Machines Corporation High performance chip carrier substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509737A (zh) * 2017-09-15 2019-03-22 瑞昱半导体股份有限公司 电子封装构件以及电路布局结构
CN109509737B (zh) * 2017-09-15 2020-09-08 瑞昱半导体股份有限公司 电子封装构件以及电路布局结构
TWI666978B (zh) * 2017-12-19 2019-07-21 力成科技股份有限公司 電子裝置及其電子電路板
CN112242375A (zh) * 2020-10-19 2021-01-19 Oppo广东移动通信有限公司 芯片和电子设备

Also Published As

Publication number Publication date
US20070175658A1 (en) 2007-08-02
KR20050050532A (ko) 2005-05-31
US7454833B2 (en) 2008-11-25
US7214886B2 (en) 2007-05-08
KR100724505B1 (ko) 2007-06-04
US20080296054A1 (en) 2008-12-04
US20080308923A1 (en) 2008-12-18
US7886435B2 (en) 2011-02-15
CN1314109C (zh) 2007-05-02
JP2005159354A (ja) 2005-06-16
US20050109535A1 (en) 2005-05-26
US7863526B2 (en) 2011-01-04
JP4528098B2 (ja) 2010-08-18

Similar Documents

Publication Publication Date Title
CN1314109C (zh) 多层芯片载体及其基板和在芯片载体上展开信号焊盘的重新分配方法
US7129574B2 (en) Multi-power ring chip scale package for system level integration
US6310398B1 (en) Routable high-density interfaces for integrated circuit devices
CN100407877C (zh) 用于减少多层电路板的层数的技术
US6657130B2 (en) Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages
CN1951161B (zh) 区域阵列零件的共用通路退耦
CN1429407A (zh) 组件中的嵌入式电容部件
CN1146977C (zh) 安装倒装片的结构和防止倒装片键合区起伏的图案
CN1577993A (zh) 具有栅格阵列接口的折叠式柔性电路互连器
CN211044880U (zh) 显示装置、线路板组件
CN101043033A (zh) 半导体集成电路装置
CN1732567A (zh) 半导体装置电源互连条纹
EP1361612B1 (en) Organic substrate for flip chip bonding
TW200531611A (en) Method and apparatus for increasing routing density for a circuit board
JPH1065044A (ja) スタガ配列されたボンド・パッドを有する半導体ダイ
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
CN1614757A (zh) 具有高可布线性的高密度微过孔基板
US7161812B1 (en) System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board
US20090174072A1 (en) Semiconductor system having bga package with radially ball-depopulated substrate zones and board with radial via zones
CN1510982A (zh) 电子元件和多层信号路由装置之间的电信号电气互连技术
CN2896793Y (zh) 应用非信号贯孔排列的线路板
US20050110167A1 (en) Routing scheme for differential pairs in flip chip substrates
CN1178295C (zh) 倒装芯片及倒装芯片式封装基板
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
CN1185703C (zh) 倒装芯片式封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171108

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171108

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right