CN1623225A - 用于量化均匀性图形并包括用于工具开发和控制的专家知识的方法 - Google Patents
用于量化均匀性图形并包括用于工具开发和控制的专家知识的方法 Download PDFInfo
- Publication number
- CN1623225A CN1623225A CNA038027623A CN03802762A CN1623225A CN 1623225 A CN1623225 A CN 1623225A CN A038027623 A CNA038027623 A CN A038027623A CN 03802762 A CN03802762 A CN 03802762A CN 1623225 A CN1623225 A CN 1623225A
- Authority
- CN
- China
- Prior art keywords
- group
- score
- semiconductor wafer
- amount
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
一种确定半导体晶片制造过程的多个均匀性度量值的系统和方法,包括收集关于一组半导体晶片中的每个半导体晶片的量。对于收集的量的数据进行换算,并且对于收集的、经过换算的量的数据进行主分量分析(PCA),以产生用于第一组半导体晶片的第一组度量值。第一组度量值包括第一负载矩阵和第一记分矩阵。
Description
技术领域
本发明一般涉及量化半导体晶片上所测量的均匀性的方法和系统,更加具体地说,本发明涉及用于表征和分析半导体晶片上的非均匀性并向前面的半导体制造过程提供反馈和控制的方法和系统。
背景技术
半导体晶片在半导体制造过程中要经受一系列过程。对于各个层进行加层、制图、蚀刻、剥离、抛光、和许多其它的过程。在每个过程之后,都要对晶片进行检查,以确认前一个过程是否以可接受水平的误差或非均匀性完成。对于处理晶片的每个过程的各个操作变量(例如,事件定时时间、气体压力、浓度、温度、等等)都要进行记录,从而可以迅速识别任何变量的任何变化,并且针对在检查晶片时发现的任何误差或非均匀性进行可能的校正。
图1A表示一个典型的经过蚀刻的晶片100。在蚀刻过程,除了顶层的一部分106以外,顶层材料大部分从晶片上剥离掉。为清楚起见,部分106是一层或极薄膜的一部分。在每个晶片100中,一般包括一个切口104,从而可以在各个制造过程将晶片定向在(对准在)同一位置。部分106是晶片100的表面的不均匀部分,因此称之为非均匀性。如图所示,部分106大体上是一个环的形状,或者说是环形,从晶片100的中央以及边缘周围除去顶层。
图1B表示另一个典型的经过蚀刻的晶片120。当在蚀刻过程中除去了大部分顶层时,顶层的一部分108依然存在。这个部分108就是晶片120的表面上通常称之为方位角型的非均匀性,因为非均匀性108在晶片120周围没有相同的半径。
现有技术的描述非均匀性106、108的处理方法包括主观的语言描述,如对于环形不均匀性106为“中央-快速(center-fast)”不均匀性,或者对于方位角式非均匀性108为“左侧慢速(left sideslow)”。因为来自晶片100的中央的材料的剥离速度快于环形区106的剥离速度,所以中央快速在一般情况下用来描述晶片100。然而,中央快速没有提供有关非均匀性106的特定的、客观的、和定量的描述。类似地,因为从左侧区108除去材料的蚀刻过程慢于晶片120的其它区域,所以左侧慢速描述了晶片120,但左则慢速同样没有提供有关非均匀性108的特定的、客观的、定量的描述。
使用对于非均匀性106、108的描述来提供反馈,以校正对于晶片100、120执行的蚀刻和其它前序过程中的误差和非均匀性。也可以使用对于非均匀性106、108的描述来跟踪非均匀性106、108对随后的半导体制造过程以及对来自已完工的半导体器件的度量值(如器件产额、性能参数、等)的冲击。
由于非均匀性变得越来越小,所以非均匀性的对称性变得更少,用主观的语言准确描述也就更难。图1C表示一个典型的晶片150,它具有多个不对称的非均匀性152A-G。非均匀性152A-G可能较小,与非均匀性106、108相比对称性更小,部分原因是在蚀刻和其它前序过程中极其严格地控制了各个变量。主观的语言描述因此变得不足以精确描述非均匀性152A-G,因此要成功地完成前序过程的进一步改进。
晶片均匀性的更加客观的描述称之为3∑(3-sigma)均匀性量度。3∑均匀性量度量化了晶片的某些量的测量值的标准偏差。例如,3∑可以是晶片的厚度偏差的表达式,所说的厚度是通过在晶片上的测量点阵列检测到的。图1D表示在完成一次晶片160的扫描中使用的典型49点阵列。在这49个点中的每一点上,测量晶片160的厚度。这49个点排列成一个中心点162、和3个同心环164、168、172。内环164有8个均匀隔开的点。中间环168有16个均匀隔开的点。外环172有24个均匀隔开的点。环164、168、172与中心点162在径向隔开的距离通常近似相等。在环164、168、172中的每个点以及中心点162一般都被指定代表晶片160的一个指定的点。例如,一个典型的晶片160在晶片160的外周边通常有3mm的边缘排除区。环164、168、172与中心点162分开相等的距离,因此49个点中的每一点代表晶片160的面积的约1/49,小于3mm的排除区(即,在晶片的外边缘,在这里不能正常地发生期望的过程)。因为在单个扫描点不能突然出现非均匀性,所以借助于测量点的选择可以自动地平滑非均匀性。
测量的厚度与晶片的其它方面如在特定测量点的蚀刻速率相关联。确定在这49个点的蚀刻速率的标准偏差(SD)和平均值。通常报告:3∑非均匀性量度等于[3×(SD)/平均值]/100,表示为百分数。3∑均匀性量度有效地概括或总结了所有的单个测量点的蚀刻速率使之成为一个总和值。然而,3∑量度没有提供任何有关不同测量点的蚀刻速率之间的相互关系。当实现了较高的均匀性时,这一关系可能会变得很重要。这个相互关系有助于识别具有相同的3∑非均匀性量度的不同蚀刻图形之间的差别。
许多现有技术方法对于测量的数据应用傅里叶(Fourier)和贝塞尔(Bessel)分解,以便较好地描述非均匀性106、108、152A-G的形状和数值。然而,傅里叶或贝塞尔分解致力于使非均匀性的形状强制拟合到一个预定的傅里叶或贝塞尔定义的形状上,而不是确定非均匀性106、108、152A-G的实际形状。因此,傅里叶或贝塞尔分解只能估算处在强制拟合形状的非均匀性的数值。虽然傅里叶或贝塞尔分解能提供非均匀性的附加的客观描述,但傅里叶或贝塞尔分解还不能精确描述非均匀性106、108、152A-G的形状或数值。
鉴于以上所述,需要改进客观地和精确地量化非均匀性并使非均匀性与系统的任何相关变化(如过程变量、硬件变化)相关联的方法和系统。
发明内容
广义地说,本发明通过提供用于量化非均匀性并使非均匀性与过程变量相关联的方法和系统填补了这些需要。应该理解,可用许多方法来实施本发明,其中包括:方法、设备、系统、计算机可读介质、或器件。下面描述本发明的几个实施例。
一个实施例包括一种确定半导体晶片制造过程的多个均匀性度量值的方法,包括收集与一组半导体晶片中的每个半导体晶片有关的量。对于收集的量的数据进行换算(scale),并且对于收集的、经过换算的量的数据进行一种主分量分析(PCA),以产生用于第一组半导体晶片的第一组度量值。第一组度量值包括第一负载矩阵和第一记分矩阵。
收集有关第一组半导体晶片中的每个半导体晶片的量可以包括:在第一组半导体晶片中的每个半导体晶片上的几个位置测量一个量,并将所测的量的数值存储在由第一组半导体晶片和多个位置构成的矩阵内。
换算收集的量的数据可以包括:从测量的量的数值上扣除预先选定的值。换算收集的量的数据还可以包括:从选择的晶片的测量的量的数值中扣除所选的晶片的测量的量的数值的平均值。
第一负载矩阵可包括在收集的、经过换算的量的数据中出现的第一组主分量。第一记分矩阵可包括第一组记分。第一组记分中的每个记分都提供有关每个主分量的贡献大小的信息。
该方法还可包括从第一组负载中确定第一小组重要负载。
从第一组负载中确定第一小组重要负载包括:提供半导体晶片制造过程的噪声水平和可信度水平。确定与可信度水平相互关联的可信度因子。记算重要记分水平,重要记分水平等于可信度因子和噪声水平的乘积。重要记分水平对应于重要分量数目。识别第一小组重要负载,即来自具有重要分量数目的第一组负载。
按另一种方式,从第一组负载确定第一小组重要记分包括:产生一个噪声矢量,并确定一组投影的噪声记分。记录这组投影的噪声记分。选择并执行多次投影的噪声迭代过程。确定投影记分的平均值和标准偏差。存储投影记分的标准偏差并且选择一个后续的噪声水平。选择并执行多次后续的噪声水平迭代过程。计算噪声水平的标准偏差并画出曲线。计算与可信度水平有关的可信度因子。重要记分水平对应于重要分量数目。识别第一小组重要负载,即来自具有重要分量数目的第一组负载的那些负载。
可以改变所选的过程变量,收集第二组半导体晶片的一个量的数据。可以换算对于第二组半导体晶片的收集的量的数据。可以在第一小组重要负载上投影第二组所选的数据以识别一组投影记分。可以分析第二组投影记分。
分析第二组投影记分可以包括:关联所选的过程变量与第二组投影记分。
分析第二组投影记分还可以包括:识别一组差值分量,这组差值分量包括在第二组投影记分中但不包括在第一组投影记分中。这组差值分量可以包括一个或多个新的分量。
关联所选的过程变量与该组投影记分可以包括:执行局部的最小二乘法(PLS)。
第一负载矩阵可以是规范正交矩阵。第一记分矩阵可以是规范正交矩阵。所说的量的数据可以包括蚀刻速率数据。
在第一组半导体晶片加工期间,半导体晶片制造过程中的几乎所有的过程变量大体上是恒定不变的。
另一个实施例包括一种确定半导体晶片制造过程的均匀性度量值的方法,包括收集与第一组半导体晶片中的每个半导体晶片有关的量,并且通过从测量的量的数值中扣除预先选定的数值对于收集的量的数据进行换算。对于收集的、经过换算的量的数据进行一种主分量分析(PCA),以产生用于第一组半导体晶片的第一组度量值。第一组度量值包括第一负载矩阵和第一记分矩阵。从第一组负载可以确定第一小组重要负载。这个量的数据可以包括蚀刻速率数据。
另一个实施例包括使均匀性与过程变量相关的方法,包括收集关于第一组半导体晶片中的每个半导体晶片的量,并且对于收集的量的数据进行换算。对于收集的、经过换算的量的数据进行一种主分量分析(PCA),以产生用于第一组半导体晶片的第一组度量值。第一组度量值包括第一负载矩阵和第一记分矩阵。从第一组负载矩阵可以确定第一小组重要负载。可以改变所选的过程变量,收集第二组半导体晶片的一个量的数据。可以换算对于第二组半导体晶片的收集的量的数据。可以在第一小组重要负载上投影第二组所选的数据以识别一组投影记分。可以关联所选的过程变量与第二组投影记分。这个量的数据可以包括蚀刻速率数据。
另一个实施例可以包括用于量化均匀性图形并且确定过程变量和在半导体晶片上的非均匀性之间的关联性的系统。这个系统包括:扫描装置,扫描装置能够在一组晶片中的每个晶片的多个位置测量一个量;包括多个过程变量和在多个晶片中的每个晶片的多个相应位置测量的量的一个数据库。数据库耦合到扫描装置。处理器也耦合到数据库。一个逻辑电路,用于确定第一组半导体晶片和第二组半导体晶片的半导体晶片制造过程的一组均匀性度量值。这个系统还包括用于关联非均匀性与过程变量的逻辑电路。
本发明提供能与过程变量发生关联的更能具体确定的均匀性度量值。关联过程变量与均匀性度量值可以在半导体制造过程中改进故障查找、精细加工、以及进一步改善。
从下面结合借助于实例说明本发明的原理的附图的详细描述中,本发明的其它方面和优点将变得显而易见。
附图说明
通过下述结合附图的详细描述,很容易理解本发明,相同的标号代表相同的结构元件。
图1A表示一个典型的蚀刻晶片;
图1B表示另一个典型的蚀刻晶片;
图1C表示具有多个非对称的非均匀性的典型的晶片;
图1D表示在完成晶片的方位角扫描中使用的典型的49点的阵列;
图2表示按照本发明的一个实施例的用于确定度量值的方法操作流程图,所说的度量值精确地描述了半导体制造过程;
图3表示按照本发明的一个实施例的用于确定分量的重要水平的方法操作流程图;
图4是按照本发明的一个实施例的2∑投影记分和3∑投影记分的曲线图;
图5是按照本发明的一个实施例的用于确定记分的重要水平的方法操作流程图;
图6是按照本发明的一个实施例的用于确定半导体制造过程中过程噪声水平的方法操作流程图;
图7是按照本发明的一个实施例的用于关联过程变量与一个分量的方法操作流程图;
图8是按照本发明的一个实施例的用于确定制造过程变量和非均匀性之间的因果关系的一个系统的方块图。
具体实施方式
现在描述量化非均匀性和关联非均匀性与过程变量的几个典型的实施例。本领域的普通技术人员显然清楚,没有在这里提出的某些部分或全部特定的细节,也可以实施本发明。
如以上所述,对于非均匀性的现有技术的典型描述是主观的,不确定的,通常是对非均匀性的极其粗糙的描述。定性的和定量的描述非均匀性的主要目的是在识别观察到的非均匀性的原因(如错误的过程变量)的过程中提供某些帮助。不确定的、粗糙的、和主观的度量值不可能准确地关联的原因,因此对于识别非均匀性的原因只能提供很小的指导作用。
一个实施例使用多变量分析技术,以便从一个晶片上的几个点测量的蚀刻速率数据提取附加的信息。这个附加数据还可以与关于非均匀性水平的专家意见组合起来,所说的非均匀性水平是在特定的一组实验中通过研究规定的。使用这个组合,可以预测可验证的系统(如蚀刻过程)的改进。虽然蚀刻过程被描述为对于检测的非均匀性进行下述分析的内容,但是应该理解的是,可以结合任何半导体制造过程来使用对于非均匀性的这种分析,不只限于蚀刻过程。虽然这里的分析是参照蚀刻速率或薄膜厚度测量值描述的,但应该理解,可以结合对于晶片的任何测量的量(如设备的效率或其它的电的参数和操作参数)来使用非均匀性的分析结果。
图2表示按照本发明的一个实施例的用于确定精确描述半导体制造过程的度量值的方法操作200的流程图。在操作202中,收集带有从制造过程输出的非均匀性的多个晶片的蚀刻速率数据。这个蚀刻速率数据可以通过如以上所述的每个晶片的49点(或更多,或更少)扫描来收集。按矩阵形式存储在每个晶片上不同点的测量的蚀刻速率。按照行存储每个晶片的晶片蚀刻速率数据,每一列对应于在相应的晶片上蚀刻速率测量点的位置。多个晶片中的每一个晶片可以来源于相同的或不同的过程条件以及相同或不同的硬件结构。
在操作204,对于蚀刻速率数据进行换算。换算测量的蚀刻速率要保存晶片上不同测量点之间的关系。蚀刻速率数据的换算可有许多方法。在一个实施例中,蚀刻速率数据的换算方法是从每个测量的蚀刻速率减去一个换算因子。换算因子可以是对应的各个晶片的平均蚀刻速率或最小蚀刻速率。按照另一种方式,可以选择矩阵中所有晶片的平均的平均蚀刻速率或者最小的平均蚀刻速率作为换算因子。
在操作206中,对于经过换算的蚀刻速率数据的最终的矩阵进行主分量分析(PCA)。主分量分析从经过换算的蚀刻速率数据产生两个矩阵。第一个矩阵是负载的规范正交矩阵(负载矩阵)。负载矩阵包括有关在经过换算的蚀刻速率数据中固有存在的各种形状的信息。第二矩阵是记分的规范正交矩阵(记分矩阵)。记分矩阵提供有关在该蚀刻速率数据中存在的每种形状对每个晶片的观察到的蚀刻图形(即在晶片上存在的非均匀性)有多大贡献的信息。记分矩阵和负载矩阵可用作描述被测晶片的非均匀性的度量值,因此也描述生产晶片的半导体制造过程的非均匀性的度量值。
在一个实施例中,可以按照图2的操作202-206所述分析来自同一过程(即相同的过程变量)的一组晶片。可以使用最终的负载矩阵作为基线度量值,用于下面要进行的比较或其它应用。通过消除没有重要分量数目的负载(即非重要负载)以提供可能用作过程的基线的半导体制造过程的一个更加精细的模型,可以进一步改进负载矩阵。重要负载是非随机的,在识别度量值和过程变量之间的关联性方面倾向于更加有用。
在操作210中,对于与每个负载有关的记分进行分析,以识别哪一个负载是重要的,记分高于某个水平的负载被认为是重要的。在操作212中,可以将重要负载存储在一个模型中,与负载矩阵相比,这个模型可能更加具体地代表半导体制造过程。可以使用这个模型对半导体制造过程进行随后的比较和分析。
图3是按照本发明的一个实施例用于确定分量的重要水平的方法操作300的流程图。在操作302,从一组晶片中选择一个负载矩阵,如以上在操作206中描述的负载矩阵。以下是负载矩阵的一个简略的例子。示例的负载矩阵简化成通常只有3列:
0.4723 -0.6660 0.5430
0.3407 0.7420 0.4432
0.8130 0.0760 0.1346
在操作304中,产生一个正态分布的随机噪声矢量。随机噪声矢量包括一个水平因子(水平)。水平因子可能就是用户所期望的。在一个实施例中,工程技术人员基于实验和专门知识可以预先确定期望的水平因子。对于Matlab申请的示例的随机噪声矢量x是:
x=(level)*randn(1,3)
因为上述的示例的负载矩阵有3列,所以最终的矢量x将有如下的3列:
x=[-0.0084 0.0091 0.0085]
在操作306中,确定一组投影的噪声记分的方法是,将噪声矢量投影到负载矩阵,从而产生一组3个投影记分,一个记分用于负载矩阵中的每一列数据。以下是这组投影记分的例子:
投影记分=[0.0060 0.0130 0.0006]
在操作308中,将第一组投影记分记录在投影的记分矩阵内。在操作310中,选择后续的投影记分的迭代次数,在操作312中重复操作304-308,重复的次数等于选择的迭代次数,以确定后续的记分组。虽然可以选择任何次数的迭代过程,但30或更多些次迭代过程的操作304-308(产生相应数目的投影记分组)就可提供最好的结果。
在操作314中,确定投影的记分矩阵的每一列的平均值和标准偏差。因为投影记分基本上是随机的,因此这个平均值通常近似等于0。
在操作316中,将投影记分的每一列的标准偏差(SD)作为一行存储在噪声水平矩阵中。示例的噪声水平矩阵如下:
噪声水平 SD列1 SD列2 SD列3
在操作318,选择后续的噪声水平因子。后续的噪声水平因子可以是所选的任何一个量。在操作320,选择多个后续的噪声水平迭代过程,重复操作304-316的次数等于在操作322中选择的噪声水平迭代过程的数目。然而,可以选择任何次数的噪声水平迭代过程。
如果制造过程的噪声水平已知,则可以使用已知的噪声水平,只进行一次噪声水平迭代过程(即不重复操作316和318)。然而,如果制造过程的噪声水平未知,则可以使用几个噪声水平迭代过程来提供随机的记分数据,从而可以协助识别制造过程中产生这个噪声量的负载中分量的随机部分。
在操作324中,计算在噪声水平矩阵中相应噪声水平的所选列的投影记分的2∑(2*标准偏差)和3∑(3*标准偏差)。在操作326中,绘出2∑和3∑曲线,如下面的图4所示。可选择任何一列投影记分,因为每一列投影记分代表对应的噪声水平的投影记分。出于这个理由,上述操作314的一个简化的实施例可以包括:只存储所选的这列投影记分留待以后使用。
图4是按照本发明的一个实施例的2∑和3∑投影记分的曲线。X轴表示噪声水平,y轴表示投影记分的标准偏差。在曲线图400中包含2∑(2-sigma)和3∑投影记分,因为2∑和3∑投影记分中的每一个都代表不同的统计可信度水平。2∑可信度水平是95.46%的统计可信度因子,这就意味着,由于随机的原因,位置超过2∑水平的数据点有95.46%的几率是不存在的。3∑可信度水平是99.73%的统计可信度因子,这就意味着,由于随机的原因,位置超过3∑水平的数据点有99.73%的几率是不存在的。
在操作322,选择在半导体制造过程中识别的噪声水平来确定重要记分数目。噪声水平可能是已知的,或者可能是要如图6所示进行确定。可以使用曲线图400来表示在每个噪声水平的重要分量数目。例如,噪声水平15等于噪声范围±7.5。跟踪7.5到2∑曲线表明:小于约15的记分是不重要的。换言之,如果指定的噪声水平为15,则只有来自负载矩阵的具有大于15的相应记分的负载在2∑可信度水平下才是重要的。类似地,跟踪7.5到3∑曲线表明:大于约25的记分是不重要的。换言之,如果指定的噪声水平为15,则只有来自负载矩阵的具有大于25的相应记分的负载在3∑可信度水平下才是重要的。
图5是按照本发明的一个实施例的用于确定重要记分水平的方法操作500的流程图。在操作502,可信度水平已知,并且噪声水平已知。
在操作504,从一个关联性表格中确定对应于可信度水平的可信度因子。95.46%的可信度水平(大约等效于2∑)与在标准正态分布表中的1.96%可信度因子相关联。在应用的回归分析(1981年第二版,作者为N.R.Draper和H.Smith,由John Wiley and Sons公司出版,ISBNO0471-02995-5,第530页,“正态分布表”)中公开了这种标准正态分布表的一个例子。
在操作506,将噪声水平乘以可信度因子以确定非随机记分的重要水平(重要记分水平)。重要记分水平对应于一系列重要分量。例如,如果噪声水平是15,则7.5(回忆:7.5等于噪声水平的一半,因为噪声水平是中心在0的一个范围)乘以可信度因子1.96,产生的结果是14.7,当四舍五入时,这个结果就是15。
图6是按照本发明的一个实施例的用于确定在半导体制造过程中的过程噪声水平的方法操作600的流程图。在操作602,在相同的过程变量条件下,通过半导体制造过程处理多个晶片。例如,通过所选的制造过程(如蚀刻过程)在相同的过程变量设定值下处理20个晶片。
在操作604,收集每个晶片的蚀刻速率数据,并且将这些数据存储在以上参照附图2描述过的矩阵中。在操作606,计算每个晶片的平均蚀刻速率并将其存储在矩阵中。
在操作608,确定存储的平均蚀刻速率的标准偏差。系统噪声等于存储的平均蚀刻速率的标准偏差。如果存储的平均蚀刻速率的标准偏差等于20埃/分钟,则20埃/分钟就是所选的制造过程的噪声水平。
可以使用噪声水平20作为上述在图3中的操作304中的(水平)因子,因此噪声水平的迭代过程可以集中在已知噪声水平(即20埃/分钟)的一个迭代过程上。类似地,已知的噪声水平20还可以用在上述的图5的操作504中。
图7是按照本发明的一个实施例的用于关联过程变量与负载的方法操作700的流程图。图8是按照本发明的一个实施例的用于确定制造过程变量和非均匀性之间的因果关系的系统800的方块图。在操作702,按照以上图2的操作204-212所述的,确定过程的基线模型。在操作704,改变在图2的操作202中执行的制造过程的所选的过程变量。在操作706,通过这个制造过程处理第二组多个晶片。在操作708,按照操作204所述的,换算第二组晶片的原始数据。在操作710,将经过换算的数据投影到在操作702产生的过程基线模型上。投影的数据提供一组投影记分。在操作712,分析投影记分,并且关联投影记分与制造过程中的过程变量。关联过程变量与投影记分,可以识别非均匀性的哪个分量随着过程变量的改变而改变。还可以分析投影记分,以识别按照不同分量的形式能够识别的在投影过程中产生的变化。不同的分量可以是新的或发生了变化的分量。新的或发生了变化的分量可能是过程变量的变化、硬件改变、和/或任何其它的相关系统变化的结果。
附加的实验能够在数据库中精确地关联各个过程变量与最终的分量。以此方式,当识别出一个不期望的分量的时候,就可以从数据库中检索出与这个过程变量的因果关系,从而可以预测过程的改进结果。
多个晶片802输入到过程工具804,在这里对于晶片802应用一个制造过程,如蚀刻。制造过程包括多个过程变量(如压力、流速、溶液、定时、顺序、功率、和其它的过程变量),这些过程变量在制造过程作用到晶片802上。通过控制器806或输入过程变量的其它方式向过程工具804输入制造过程的过程变量。
监视器808在过程工具中监视制造过程的过程变量。监视器808实际上可以监视在过程工具804中产生的过程变量,或者按照另一种方式,监视器808可以接收从控制器806输出的过程变量设定点,或者将这两种方式结合起来。监视器808向数据库810输出监视的过程变量数据。
当完成了过程工具804中的制造过程(一个或多个)的时候,输出晶片802。晶片802可能具有非均匀性,如非均匀性812,因此要在均匀性分析器820中分析晶片。均匀性分析器820可以完成以上如图2-6所示的操作,以表征晶片802并且确定描述非均匀性812的客观度量值。均匀性分析器820向数据库810或可替换的数据库(未示出)输出晶片的特征数据和描述非均匀性812的客观度量值。
数据分析器830可以是一台计算机,或者是通用计算机,或者是专门建立的,用于分析过程变量数据和晶片的特征数据以及描述多个晶片的非均匀性的客观度量值。数据分析器830包括逻辑电路,用于关联(例如因果关联)非均匀性的共同发生与一个或多个过程变量的变化,如以上在图7中所述的。
如在这里参照本发明的描述所用的,术语“大约”意指±10%。例如,短语“大约250”表示在225和275之间的一个范围。
考虑到以上的实施例,应该理解,本发明可以使用各种用计算机实施的操作,包含存储在计算机系统中的数据。这些操作是需要物理量进行物理操作的操作。通常(但并非必须),这些物理量取能够存储、传送、组合、比较、或其它方式操作处理的电或磁信号的形式。所执行的操作处理通常用术语表示,例如产生、识别、确定、或比较。
这里描述的形成本发明的一部分的任何操作都是有益的设备操作。本发明还涉及到一种装置或设备,用于执行这些操作。这个设备可以是为了所需的目的专门构成的,或者可以是一个通用的计算机,能够通过存储在计算机中的计算机程序选择性地激励或配置。具体来说,各种通用设备可以与按照这里给出的教导写入的计算机程序一起使用,或者更加方便地构造一个专用的设备来完成所需的操作。
还可以将本发明实施为在计算机可读介质上的计算机可读代码。计算机可读介质是可以存储数据的任何数据存储设备,因此这些数据可由计算机系统读出。计算机可读介质的例子包括:硬盘驱动器、网络附属存储器(NAS)、只读存储器、随机存取存储器、CD-ROM、CD-R、CD-RW、磁带、其它光的或非光的数据存储器件。计算机可读介质还可以分散布置在与网络耦合的计算机系统上,从而可以按照分布方式存储和执行计算机可读代码。
还应该认识到,在图2、3、和5-7中由这些操作代表的指令不需要按照所示的顺序执行,并且由这些操作代表的处理过程对于实施本发明可能并不是必须的。在图2、3、和5-7中描述的过程还可能由软件实施,所说的软件可以存储在RAM、ROM、或硬盘驱动器中的任何一个中,或者存储在它们的组合中。
虽然为了清楚理解比较详细地描述了以上所述的发明,但显然,在所附的权利要求书的范围内可以实现某些变化和改进。因此,这些实施例被认为是说明性的,而不是限制性的,本发明不限于这里给出的细节,在所附的权利要求书及其等效物的范围内可以改进本发明。
Claims (20)
1.一种确定半导体晶片制造过程的多个均匀性度量值的方法,包括:
收集关于第一组半导体晶片中的每个半导体晶片的量;
对于收集的量的数据进行换算,并且
对于收集的、经过换算的量的数据进行主分量分析(PCA),以产生用于第一组半导体晶片的第一组度量值,第一组度量值包括第一负载矩阵和第一记分矩阵。
2.根据权利要求1所述的方法,其中:收集关于第一组半导体晶片中的每个半导体晶片的量可以包括:
在第一组半导体晶片中的每个半导体晶片上的多个位置测量一个量;
并将所测的量的数值存储在由第一组半导体晶片和多个位置构成的矩阵内。
3.根据权利要求2所述的方法,其中:
换算收集的量的数据包括下述值组成的组中的至少一个:
从测量的量的数值上扣除预先选定的值;和
从选择的晶片的测量的量的数值中扣除所选的晶片的测量的量的数值的平均值。
4.根据权利要求1所述的方法,其中:第一负载矩阵包括在收集的、经过换算的量的数据中出现的第一组主分量。
5.根据权利要求4所述的方法,其中:第一记分矩阵包括第一组记分。
6.根据权利要求5所述的方法,其中:第一组记分中的每个记分都提供有关所述组主分量的每个主分量的贡献大小的信息。
7.根据权利要求5所述的方法,进一步还包括:从第一组负载中确定第一小组重要负载。
8.根据权利要求7所述的方法,其中:从第一组负载中确定第一小组重要负载包括:
提供半导体晶片制造过程的噪声水平
提供可信度水平;
确定与可信度水平相互关联的可信度因子;
记算重要记分水平,重要记分水平等于可信度因子和噪声水平的乘积,重要记分水平对应于重要分量数目;
识别第一小组重要负载作为来自具有重要分量数目的第一组负载的那些负载。
9.根据权利要求7所述的方法,其中:从第一组负载确定第一小组重要负载包括:
产生一个噪声矢量;
确定一组投影的噪声记分;
记录这组投影的噪声记分;
选择多次投影的噪声迭代过程;
执行所选的次数的投影的噪声迭代过程;
确定投影记分的平均值和标准偏差;
存储投影记分的标准偏差;
选择一个后续的噪声水平;
选择多次后续的噪声水平迭代过程;
执行所选的次数的后续的噪声水平迭代过程;
计算噪声水平的标准偏差;
用图表示噪声水平的标准偏差;
确定与可信度水平有关的可信度因子;
计算重要记分水平,重要记分水平等于可信度因子与噪声水平的乘积,重要记分水平对应于重要分量数目;和
识别第一小组重要负载作为来自具有重要分量数目的第一组负载的那些负载。
10.根据权利要求7所述的方法,进一步还包括:
改变所选的过程变量;
收集第二组半导体晶片的第二个量的数据;
换算对于第二组半导体晶片的收集的第二个量的数据;
在第一小组重要负载上投影第二个量的数据以识别第二组投影记分;
分析第二组投影记分。
11.根据权利要求10所述的方法,其中:分析该组投影记分可以包括:使所选的过程变量与第二组投影记分相关联。
12.根据权利要求11所述的方法,其中:使所选的过程变量与该组投影记分相关联还包括:执行最小二乘法(PLS)。
13.根据权利要求10所述的方法,其中:分析该组投影记分还包括:识别一组差值分量,这组差值分量包括在第二组投影记分中但不包括在第一组投影记分中。
14.根据权利要求13所述的方法,其中:这组差值分量包括一个或多个新的分量。
15.根据权利要求1所述的方法,其中:第一负载矩阵是规范正交矩阵。
16.根据权利要求1所述的方法,其中:第一记分矩阵是规范正交矩阵。
17.根据权利要求1所述的方法,其中:所说的量的数据可以包括蚀刻速率数据。
18.根据权利要求1所述的方法,其中:在第一组半导体晶片加工期间,半导体晶片制造过程的几乎所有的过程变量大体上是恒定不变的。
19.一种确定半导体晶片制造过程的一组均匀性度量值的方法,包括:
收集关于第一组半导体晶片中的每个半导体晶片的量;
通过从测量的量的数值中扣除预先选定的数值对于收集的量的数据进行换算;
对于收集的、经过换算的量的数据进行主分量分析(PCA),以产生用于第一组半导体晶片的第一组度量值,第一组度量值包括第一负载矩阵和第一记分矩阵;
从第一组负载确定第一小组重要负载。
20.一种用于量化均匀性图形并且确定过程变量和在半导体晶片上的非均匀性之间的关联性的系统,这个系统包括:
扫描装置,扫描装置能够在一组晶片中的每个晶片的多个位置测量一个量;
数据库,数据库包括多个过程变量和在多个晶片中的每个晶片的多个相应位置测量的量,数据库耦合到扫描装置;
处理器,耦合到数据库;
逻辑电路,用于确定第一组半导体晶片和第二组半导体晶片的半导体晶片制造过程的一组均匀性度量值;和
用于关联非均匀性与过程变量的逻辑电路。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US41402102P | 2002-09-26 | 2002-09-26 | |
US60/414,021 | 2002-09-26 | ||
US10/328,876 US6723574B1 (en) | 2002-09-26 | 2002-12-23 | Method for quantifying uniformity patterns and including expert knowledge for tool development and control |
US10/328,876 | 2002-12-23 | ||
PCT/US2003/030610 WO2004030084A2 (en) | 2002-09-26 | 2003-09-24 | Method for quantifying uniformity patterns and inclusion of expert knowledge for tool development and control |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1623225A true CN1623225A (zh) | 2005-06-01 |
CN1623225B CN1623225B (zh) | 2010-09-08 |
Family
ID=32033315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN038027623A Expired - Lifetime CN1623225B (zh) | 2002-09-26 | 2003-09-24 | 用于确定半导体晶片制造过程的均匀性度量值的方法和系统 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6723574B1 (zh) |
EP (1) | EP1543551A2 (zh) |
JP (1) | JP4721706B2 (zh) |
KR (1) | KR100987249B1 (zh) |
CN (1) | CN1623225B (zh) |
AU (1) | AU2003277020A1 (zh) |
TW (1) | TWI230263B (zh) |
WO (1) | WO2004030084A2 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7054786B2 (en) * | 2000-07-04 | 2006-05-30 | Tokyo Electron Limited | Operation monitoring method for treatment apparatus |
US7127359B2 (en) * | 2005-03-01 | 2006-10-24 | Texas Instruments Incorporated | Real-time mathematical model for wafer spin defect detection and for misalignment analyses |
PL2097794T5 (pl) * | 2006-11-03 | 2018-01-31 | Air Prod & Chem | System i sposób monitorowania procesu |
US8965550B2 (en) * | 2011-11-01 | 2015-02-24 | United Microelectronics Corp. | Experiments method for predicting wafer fabrication outcome |
US10289109B2 (en) * | 2015-10-01 | 2019-05-14 | Globalfoundries Inc. | Methods of error detection in fabrication processes |
USD784823S1 (en) * | 2015-11-23 | 2017-04-25 | Clara Madrid | Pouch bag with a handle |
JP7057358B2 (ja) * | 2016-12-02 | 2022-04-19 | エーエスエムエル ネザーランズ ビー.ブイ. | エッチングパラメータを変更する方法及びコンピュータプログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129530A (ja) * | 1995-09-25 | 1997-05-16 | Texas Instr Inc <Ti> | サイトモデルを用いたプロセスモジュールの制御およびモニタウエハ制御 |
US5864773A (en) * | 1995-11-03 | 1999-01-26 | Texas Instruments Incorporated | Virtual sensor based monitoring and fault detection/classification system and method for semiconductor processing equipment |
US5658423A (en) * | 1995-11-27 | 1997-08-19 | International Business Machines Corporation | Monitoring and controlling plasma processes via optical emission using principal component analysis |
US6649075B1 (en) * | 1996-07-23 | 2003-11-18 | Applied Materials, Inc. | Method and apparatus for measuring etch uniformity of a semiconductor wafer |
US5859964A (en) * | 1996-10-25 | 1999-01-12 | Advanced Micro Devices, Inc. | System and method for performing real time data acquisition, process modeling and fault detection of wafer fabrication processes |
US6188564B1 (en) * | 1999-03-31 | 2001-02-13 | Lam Research Corporation | Method and apparatus for compensating non-uniform wafer processing in plasma processing chamber |
US6675137B1 (en) * | 1999-09-08 | 2004-01-06 | Advanced Micro Devices, Inc. | Method of data compression using principal components analysis |
US6582618B1 (en) * | 1999-09-08 | 2003-06-24 | Advanced Micro Devices, Inc. | Method of determining etch endpoint using principal components analysis of optical emission spectra |
US6293139B1 (en) * | 1999-11-03 | 2001-09-25 | Memc Electronic Materials, Inc. | Method of determining performance characteristics of polishing pads |
JP2009020717A (ja) * | 2007-07-12 | 2009-01-29 | Omron Corp | 状態監視方法及び状態監視装置並びにプログラム |
-
2002
- 2002-12-23 US US10/328,876 patent/US6723574B1/en not_active Expired - Lifetime
-
2003
- 2003-09-24 JP JP2004540242A patent/JP4721706B2/ja not_active Expired - Lifetime
- 2003-09-24 WO PCT/US2003/030610 patent/WO2004030084A2/en active Application Filing
- 2003-09-24 KR KR1020047007641A patent/KR100987249B1/ko active IP Right Grant
- 2003-09-24 EP EP03798775A patent/EP1543551A2/en not_active Withdrawn
- 2003-09-24 CN CN038027623A patent/CN1623225B/zh not_active Expired - Lifetime
- 2003-09-24 AU AU2003277020A patent/AU2003277020A1/en not_active Abandoned
- 2003-09-26 TW TW092126647A patent/TWI230263B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200419169A (en) | 2004-10-01 |
TWI230263B (en) | 2005-04-01 |
EP1543551A2 (en) | 2005-06-22 |
US20040063230A1 (en) | 2004-04-01 |
KR100987249B1 (ko) | 2010-10-12 |
US6723574B1 (en) | 2004-04-20 |
WO2004030084A2 (en) | 2004-04-08 |
JP4721706B2 (ja) | 2011-07-13 |
CN1623225B (zh) | 2010-09-08 |
WO2004030084A3 (en) | 2004-06-24 |
AU2003277020A1 (en) | 2004-04-19 |
KR20050042258A (ko) | 2005-05-06 |
JP2006501653A (ja) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10627788B2 (en) | Retrieval apparatus and retrieval method for semiconductor device processing | |
CN1790314A (zh) | 产品良率分析系统及方法 | |
US8312401B2 (en) | Method for smart defect screen and sample | |
CN1848006A (zh) | 质量管理系统、质量管理方法及批次单位的晶片处理方法 | |
US8233494B2 (en) | Hierarchical and incremental multivariate analysis for process control | |
CN1860440A (zh) | 用于工具上半导体仿真的系统和方法 | |
CN1860487A (zh) | 使用第一原理仿真分析半导体处理工具执行的处理的系统和方法 | |
CN1867896A (zh) | 用于工具上半导体仿真的系统和方法 | |
CN1913118A (zh) | 检测半导体晶片上局部失效的测试方法 | |
CN1799054A (zh) | 用基本原理仿真辅助半导体制造过程的系统和方法 | |
CN1869971A (zh) | 数据划分设备和数据划分方法 | |
JP2009524934A (ja) | データインデックスの生成方法及び装置 | |
KR101496553B1 (ko) | 이상 툴 및 스테이지 진단을 위한 2d/3d 분석 | |
JP5229631B2 (ja) | 製造条件調整装置 | |
Hsu | Clustering ensemble for identifying defective wafer bin map in semiconductor manufacturing | |
CN1623225A (zh) | 用于量化均匀性图形并包括用于工具开发和控制的专家知识的方法 | |
US8533635B2 (en) | Rule-based root cause and alias analysis for semiconductor manufacturing | |
CN1681085A (zh) | 电子束描绘系统、方法、程序及直接描绘制造半导体器件方法 | |
US20110257932A1 (en) | Method for detecting variance in semiconductor processes | |
US6446021B1 (en) | Method and apparatus to display processing parameter | |
US20060064271A1 (en) | Method and system of semiconductor fabrication fault analysis | |
JP4925200B2 (ja) | 半導体ウェハ検査装置 | |
US10691028B2 (en) | Overlay variance stabilization methods and systems | |
JP2007049126A (ja) | 半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム | |
US20100010763A1 (en) | Method for detecting variance in semiconductor processes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20100908 |