CN1638094A - 薄膜集成电路器件及非接触式薄膜集成电路器件的制造方法 - Google Patents

薄膜集成电路器件及非接触式薄膜集成电路器件的制造方法 Download PDF

Info

Publication number
CN1638094A
CN1638094A CNA2004101019340A CN200410101934A CN1638094A CN 1638094 A CN1638094 A CN 1638094A CN A2004101019340 A CNA2004101019340 A CN A2004101019340A CN 200410101934 A CN200410101934 A CN 200410101934A CN 1638094 A CN1638094 A CN 1638094A
Authority
CN
China
Prior art keywords
thin film
integrated circuit
film integrated
circuit device
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101019340A
Other languages
English (en)
Other versions
CN100385645C (zh
Inventor
山崎舜平
高山彻
神野洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1638094A publication Critical patent/CN1638094A/zh
Application granted granted Critical
Publication of CN100385645C publication Critical patent/CN100385645C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0702—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery
    • G06K19/0704—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery the battery being rechargeable, e.g. solar batteries
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07701—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction
    • G06K19/07703—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07758—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for adhering the record carrier to further objects or living beings, functioning as an identification tag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07781—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being fabricated in a winding process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

随着非接触式和接触式IC芯片日益普遍，必须以低成本批量生产出应用于对人、动植物、商品、钞票等的巨大数量的IC芯片。譬如，制造用于商品、钞票等物的IC芯片的成本应为每IC芯片1到几日元，1日元以下则更好，人们期盼实现以低成本批量生产的IC芯片的一种结构和IC芯片的一种制作工艺。根据本发明，制作薄膜集成电路器件的方法包括以下步骤：在热氧化的硅衬底上形成一剥离层；在剥离层上形成多个薄膜集成电路器件，在其间插入基底膜；在多个薄膜集成电路器件之间刻槽；向槽内引入一种包含卤素氟化物的气体和液体以去除剥离层，分离成多个薄膜集成电路器件。

Description

薄膜集成电路器件及非接触式薄膜集成电路器件的制造方法
发明领域
本发明涉及一种制作薄膜集成电路器件的方法，承载薄膜集成电路的器件含有诸如存储器和微处理器(CPU：中央处理单元)那样的元件，并像纸一样又薄又柔软，本发明还涉及一种制作非接触式薄膜集成电路器件的方法，这种器件包括薄膜集成电路和天线，器件主要用于为识别人、动植物、商品、钞票等的卡、标签、标志等物。
背景技术
近来，在各种工业界，如食品工业和制造业，加强商品安全和管理系统的呼声一直高涨，于是商品的信息量也在增加。然而，目前关于商品信息只是主要由十几条条形线提供的像制造国、制造商或项目编号这样一些信息。信息量很少。而且在用条形码的情况下，以手工方式逐项读出条形码花费较长时间。因此，不用条形码系统而采用非接触IC式标签，利用电磁波工作的称之为RFID(射频识别)的自动识别技术受到关注。
此外，为了保证动植物安全(需要例如原产地，或是否感染上传染病的信息)，把IC芯片直接植入动植物体内，用体外的信息读出器件(读出器)获得并管理动植物信息，这样的系统运用得越来越普遍。
另外，每人持卡数近来不断增加，首先，利用电磁场通信的非接触式IC卡，例如以电子货币和电子票据的形式，变得越来越普遍。再则，由于极凶残的犯罪和失踪案例数量的增加，ID(鉴别)卡等物越来越广泛地被采用。有了这类卡，特别是诸如婴幼儿、小学生、老人或旅游者这些个人的行踪就可以经常被精确地掌握，从而能识别出个体以减少其卷入事故的可能性。
还有，当钞票、硬币、证券、票据等被伪造和盗窃时为防止复制或滥用，把IC芯片植入其中的技术也愈加广泛地被采用。(非专利文件1)
(非专利参考文件1)：Nikkei Electronics(Nikkei BusinessPublications，Inc.)published on November 18，2002，pp.67-76
发明内容
但是，随着非接触式和接触式集成电路(IC)芯片普遍应用于人、动植物、商品、钞票等，必须以最低成本批量生产出巨大数量的IC芯片。譬如，用于商品、钞票等物的IC芯片制作成本应在每IC芯片1到几日元，1日元以下则更好，人们期盼实现能以低成本批量生产的IC芯片的一种结构和一种制作工艺。
就现状而言，制作IC芯片采用如下方法：先把多个薄膜集成电路制备在硅晶片上，再通过抛光并去除硅晶片(称为背研磨)来分离薄膜集成电路。然而，尽管硅晶片价格昂贵但却被全部抛光去除，不可避免地增加了制作成本。而且，由于采用硅晶片的集成电路较厚，在表面产生凹陷与突起，在把该集成电路放进产品容器时，限制了设计选择的范围。
作为选择的另一种方法，衬底不抛光也不去除，给制作了多个薄膜集成电路的衬底施加应力，从形体上分离衬底。但由于诸如在衬底上制备的薄膜的应力分布的因素，此法有可能不能完全分开衬底。
考虑到这些情况，本发明的目的在于提供薄膜集成电路和IC芯片的一种结构，能以低成本批量生产；该结构很薄而不像常规硅晶片。本发明还提供薄膜集成电路器件或IC芯片的一种制作工艺。
1)根据本发明，制作薄膜集成电路器件的一种方法包括以下步骤：在带有氧化物表面的半导体衬底上形成一剥离层；在剥离层上形成多个薄膜集成电路器件，在其间插入基底膜；在多个薄膜集成电路器件之间的边界区刻槽；向槽内引入一种包含卤素氟化物的气体和液体以去除剥离层，分离成多个薄膜集成电路器件。
这种规格的薄膜集成电路器件其功能是识别人、动植物、商品、钞票等，或者储存有关它们的信息。它也被称为ID芯片(识别芯片)，IDF(ID柔性)芯片，IC芯片，简称IC或半导体器件。
首先，称为非接触型薄膜集成电路器件或射频芯片的是一种薄膜集成电路器件，它通过与它结合在一起的发射和接收部分(天线或天线电路)，利用电磁场，与外部的读写器件通信。举例说，通过在薄膜集成电路器件与读写器之间的通信，有关薄膜集成电路器件被结合到其中的商品等的信息就可以被识别、更新、或管理。
另一方面，称为接触型薄膜集成电路器件的是一种薄膜集成电路器件，它例如根据诸如磁条型或IC组件接触型的方法，通过将配备IC卡的连接端与终端装置的读写器电连接而发送和接收数据。在接触型IC的情况下可以采用无天线结构。薄膜集成电路器件包括一个这样的薄膜集成电路器件，其中具有把磁条型或IC组件接触型薄膜集成电路器件与非接触型薄膜集成电路器件结合在一起的结构。
带氧化物表面的半导体衬底指的是，诸如单晶硅衬底或在其表面形成氧化硅的硅晶片之类的衬底。通过对硅晶片的热处理可以在其表面形成氧化硅。在下文中，在其表面形成氧化硅的衬底指的是热氧化的硅衬底或热氧化的硅晶片。虽然半导体的所有表面或至少一个表面可以被氧化，为了在后面用诸如ClF3这样的卤素氟化物使薄膜集成电路器件与衬底分离时不损伤半导体衬底，最好把所有表面都氧化成氧化硅。这是因为在选择刻蚀硅时，氧化硅、氮化硅、氮氧化硅(SiOxNy(x＞y))或氧氮化硅(SiNxOy(x＞y))是很难被像ClF3这样的卤素氟化物刻蚀的缘故。形成半导体衬底的半导体不限于硅。
剥离层是在半导体衬底与薄膜集成电路器件之间提供的一个层。在后面去除掉剥离层就可以使薄膜集成电路器件与衬底分离。作为剥离层，可以采用以硅(Si)作为其主要成份的诸如无定形硅、多晶硅、单晶硅、SAS(半无定形硅(也称微晶硅))的层。既然用诸如ClF3(三氟化氯)等这样的卤素氟化物选择刻蚀硅，含有作为剥离层主要成份的硅的应用使剥离层很容易被含有ClF3的液体或气体去除。
在剥离层与薄膜集成电路器件之间提供基底膜，起着保护薄膜集成电路器件不被像ClF3这样的卤素氟化物刻蚀的作用。如上所述，在选择刻蚀硅时，氧化硅、氮化硅、氮氧化硅是很难被像ClF3这样的卤素氟化物刻蚀的。因此，包含氧化硅、氮化硅、氮氧化硅的基底膜是很难被刻蚀的，当剥离层随着时间被刻蚀时，薄膜集成电路器件可以被防护免于受损。
只要一种材料可以被诸如ClF3等这样的卤素氟化物刻蚀，它就可以用作剥离层，只要一种材料不被诸如ClF3等这样的卤素氟化物刻蚀，它就可以用作基底膜，剥离层和基底膜的组合不受上述材料的限制，可以适当加以选择。
至于卤素氟化物，ClF3等与氮混合的气体都可以用。ClF3(沸点：11.75℃)取决于反应现场的温度可以是液体，在这种情形也可以应用湿法刻蚀。在200℃或更高的温度下，氯与氟反应过程为 ，可以产生ClF3。只要上述剥离层能被刻蚀而上述基底层不被刻蚀，刻蚀剂不限于ClF3。
在薄膜集成电路器件间边界处的槽可以用切割、刻划、或掩模刻蚀方法形成。在切割情况下，使用切割系统(切片器)的刀片切割方法通常被运用。刀片是嵌有金刚石磨料的磨石，其宽度约30-50μm。迅速旋转这种刀片，薄膜集成电路器件就被相互分离。在刻划情况下，典型情况是使用金刚刀刻划或激光刻划。在刻蚀情况下，在由曝光和显影工艺形成掩模图案后，通过干法刻蚀或湿法刻蚀之类的刻蚀，各个器件就被相互分离。干法刻蚀可以用空气等离子体方法。
作为用刻蚀法形成刻槽的掩模，可采用的绝缘膜有这样一些材料，聚酰亚胺、聚丙烯、聚酰胺、抗蚀剂、苯并环丁烯、或一种材料，它具有硅(Si)键和氧(O)键形成的骨架，并至少包含氢作为替代原子，或至少从氟化物组成的基团、烷基基团及芳香烃中择一作为替代基团。刻蚀之后，可以除去这类绝缘膜，也可以留下来用作半导体元件的保护膜。
2)根据本发明，制作薄膜集成电路器件的一种方法包括以下步骤：在带有氧化物表面的半导体衬底上形成一剥离层；在剥离层上形成多个薄膜集成电路器件，在其间插入基底膜；在多个薄膜集成电路器件之间的边界区刻槽；向多个薄膜集成电路器件的上部临时粘结夹具；向槽内引入一种包含卤素氟化物的气体和液体以去除剥离层，分离成多个薄膜集成电路器件；去除粘结到多个薄膜集成电路器件上的夹具。
夹具指的是为临时固定多个薄膜集成电路器件的支撑衬底，用以防止除去剥离层后多个薄膜集成电路器件离散地分离。夹具要对其中以水平和垂直两个方向累加多个薄膜集成电路器件的每个元件形成。为使其在后面易于引进含卤素氟化物的气体或液体，夹具最好具有带梳状突出部分的结构。不过，可采用平板夹具。作为夹具，举例说，可以用玻璃衬底、石英衬底及带氧化硅的不锈钢(SUS)衬底，作为其主要成份的氧化硅是不会被卤素氟化物损伤的。夹具并不限于这些衬底，只要是不被卤素氟化物损伤的材料就可以用。另外，在夹具与薄膜集成电路器件之间要提供临时粘结用的粘结材料。
夹具可以有一开口，用以引进像ClF3这样的卤素氟化物，其提供方式以防止薄膜集成电路器件脱落为要。这样，在去除剥离层时可以缩短工艺节拍时间。
作为粘结材料，可以用其粘结力因紫外线照射而减小或丧失的材料。或者，可以被反复粘上揭下的粘结材料也可以使用，像THREE MINNOVATIVE PROPERTIES公司制造的产品“Post-it”(注册商标)和MOORE BUSINESS FORMS INC.制造的产品“NOTESTIX”(注册商标)就可以使用。当然，只要夹具能容易地去除，粘结材料并不限于这些。另外，像静电吸盘或真空吸盘那样的吸附方法也可以适当地采用。
根据本发明，除了夹具和粘结材料外，其结构是建立在上述方法1)的基础上的。
3)根据本发明，制作薄膜集成电路器件的一种方法包括以下步骤：在SOI衬底上形成多个薄膜集成电路，SOI(绝缘体上的硅)衬底包括上层单晶硅层、含氧化硅和氮化硅之一的层以及下层单晶硅层；在多个薄膜集成电路器件之间的边界区刻槽；向槽内引入一种包含卤素氟化物的气体和液体以刻蚀接近薄膜集成电路器件的下层单晶硅的至少一个表面。
SOI衬底是一种将单晶硅制备在绝缘膜上的衬底。这里用的SOI衬底含有上层单晶硅层、含氧化硅和氮化硅之一的层以及下层单晶硅层。例如，用“SIMOX(氧注入隔离)技术形成的SIMOX衬底之类的衬底(SIMOX是通过把氧分子注入到离硅晶体表面稍深一点的部位并在高温下使硅晶体氧化而形成氧化物绝缘层并在其上形成硅晶体薄膜的一种技术)或层叠衬底均可使用。当然，此外，各种SOI衬底，如通过再结晶、外延生长以及FIPOS制作的衬底均可使用。
本发明的方法3)还有一个特点，它与本发明的方法1)、方法2)不同，无需制备剥离层或基底膜。可以大胆地说，单晶硅衬底(即，远离制作了半导体元件如TFT(薄膜晶体管)的一侧的下层单晶硅层)起剥离层的作用，含氧化硅和氮化硅之一的层起基底膜的作用。上层单晶硅层(在制作了半导元件如TFT的一侧附近的单晶硅层)被构图为岛形以形成半导体元件。作为半导体元件，除了TFT，还有存储器、二极管、光电转换器件、电阻元件、线圈、电容器和电感器等例如可以被援引为典型的例子。
下层单晶硅层(此层也称为“单晶硅衬底”)有数十至数百μm厚，作为剥离层是很厚的。因此，在引进像ClF3这样的卤素氟化物之前，下层单晶硅层的后表面可以被抛光(背研磨)来减薄衬底。或者，只用卤素氟化物分离衬底而不作背表面抛光，衬底的大部分未被卤素氟化物刻蚀而保留了下来，以图6A所示的诸如CMP方法抛光其表面，此衬底可被再次使用。
在本发明方法3)的情况下，最好以前述方法2)中同样的方式，用一个夹具临时固定薄膜集成电路器件，以防止除去剥离层(整个单晶硅衬底或薄膜集成电路器件附近的表面)后薄膜集成电路器件离散地分离。提供夹具的方法基于前述的方法2)。另外，制作结合进薄膜集成电路器件内的薄膜集成电路的方法基于前述方法1)与方法2)中的任何一种。
以前述方法1)至方法3)的任何一种，在形成薄膜集成电路之后，可以制备抗热的绝缘膜或绝缘带，或制备绝缘膜或绝缘带，以便刻槽时保护多个薄膜集成电路器件。
当加热卤素氟化物气体进行刻蚀像低压CVD膜时，绝缘膜或带就特别有效。作为绝缘膜或带的材料，举例说，是一种材料，它具有硅键和氧键形成的骨架，并至少包含氢作为替代原子，或至少从氟化物组成的基团、烷基基团及芳香烃中择一作为替代基团，也就是说，诸如硅氧烷树脂这样抗热的有机树脂以及抗热的无机材料都可以被采用。另外，具有抗热性的，如聚酰亚胺树脂、聚丙烯树脂这样的材料也可以被采用。作为起保护多个薄膜集成电路器件的绝缘膜或带的材料，举例说，用像UV(紫外线)照射那样的方法可容易被去除的材料可以被采用。
4)根据本发明，制作非接触式薄膜集成电路器件的一种方法包括以下步骤：在带有氧化物表面的半导体衬底上形成一剥离层；在剥离层上形成多个薄膜集成电路器件，在其间插入基底膜；在多个薄膜集成电路器件之间的边界区刻槽；向槽内引入一种包含卤素氟化物的气体和液体以去除剥离层，分离成多个薄膜集成电路器件；在已分离的薄膜集成电路器件的周围形成天线。
天线与读写器通信，即交换无线电波，天线连接到一个集成电路，例如薄膜集成电路上。天线可以在制作薄膜集成电路如TFT的过程之前或之后、或过程中制作。或者，可把分开制作的天线连接到薄膜集成电路上。例如，天线可以与制作TFT的栅电极层一起制作。至于天线，有图7A至7B所示的复绕(螺旋)天线和图24A-24C所示的闭环线圈，等等。
至于用作天线的材料，可以从Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co和Ti元素以及包含这些元素的合金的一组材料中选用。但并不限于这些材料。在分开制作天线的情况下，天线可以制作得让薄膜集成电路的一部分或全部被制作天线的衬底所包围。在此情况下，最好使用像塑料那样具有柔性的材料，即以柔性材料作为衬底。在此情况下，一种各向异性的导电材料以及一种熟知的键合方法可用来连接天线与薄膜集成电路。
当薄膜集成电路(如TFT，它合并入薄膜集成电路器件中)制成时，最好用夹具来临时固定薄膜集成电路器件，以防止除去剥离层后薄膜集成电路器件离散地分离。提供夹具的方法基于前述方法2)。另外，制作非接触式薄膜集成电路器件的其余方法基于前述方法1)至方法3)中的任一方法。
再则，像SIMOX衬底那样的SOI衬底也可用作衬底，这可省去剥离层和基底层的制作。此法基于前述方法3)。另外，制作非接触式薄膜集成电路器件的其余方法也基于前述方法1)至方法3)中的任一方法。
根据本发明制作的薄膜集成电路器件和非接触式薄膜集成电路器件能合并到譬如ID标签、ID卡、各种商品、钞票以及硬币。在把薄膜集成电路器件合并入像硬币或奖章那样的物体的情况下，硬币的部件之一也可以有天线的功能。在此情况下，作为制作天线或硬币的材料，可以从Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co和Ti元素以及包含这些元素的合金的一组材料中选用。但并不限于这些材料。
虽然把多个薄膜集成电路制备在硅晶片上并通过抛光并去除硅晶片来分离薄膜集成电路器件的方法被常规采用，本发明采用卤素氟化物的化学方法把多个薄膜集成电路器件从在其上制作薄膜集成电路器件的衬底分离，则有可能以低成本制造薄膜集成电路器件。根据本发明当多个薄膜集成电路器件制作在硅晶片上并用化学方法分离时，硅晶片受到损伤。然而，通过预先使硅表面氧化以供绝缘，欲剥离的衬底(热氧化的硅衬底)就不会受损伤而能被再度使用，导致成本下降。
在本发明的SOI衬底之中，例如，SIMOX衬底一般比硅晶片更贵。但当应用本发明时，由于不需要制作剥离层和基底层，工艺数能被减少。另外，由于起剥离层作用的单晶硅衬底很厚，在用卤素氟化物分离薄膜集成电路器件后单晶硅衬底能被再度使用。
再与对其上制作了多个薄膜集成电路器件的衬底施加应力以物理方式剥离衬底的物理方法作一比较，根据本发明，当用卤素氟化物化学方法将多个薄膜集成电路器件与在其上制作薄膜集成电路器件的衬底分离时，分离能够可靠地进行。
况且，在制作基底膜或抗热的绝缘膜(保护膜)覆盖薄膜集成电路器件的情况下，在用卤素氟化物剥离衬底的过程中薄膜集成电路器件能够得到保护。这样就能制作出显示稳定性能的薄膜集成电路器件。
况且，在用卤素氟化物剥离衬底的过程中，通过粘结夹具以暂时固定每一个薄膜集成电路器件，在去除剥离层后可防止薄膜集成电路器件离散地分离。在此情况下，用一种经紫外线照射可使粘结力下降或丧失的材料作为临时粘结材料，在剥离衬底后夹具可很容易从薄膜集成电路器件中去除。
再则，用激光划线或切割刻槽，在激光划线的情况下刻槽精度约为10微米，在切割的情况下刻槽精度约为80微米，这样，衬底可以被有效地利用。或者，在以绝缘物作为掩模而刻蚀的情况下，由于留下了绝缘膜，薄膜集成电路器件在后面的工艺中受到保护。
如上所述，根据本发明，用于薄膜集成电路器件的薄膜集成电路，因而薄膜集成电路器件以及利用薄膜集成电路器件的商品就能够以低成本、更高的成品率和生产率批量生产。
附图说明
在附图中：
图1A-1C是描述根据本发明薄膜集成电路器件的制作过程的图(热氧化的硅衬底)；
图2A-2C是描述根据本发明薄膜集成电路器件的制作过程的图(热氧化的硅衬底)；
图3A和3B是描述把薄膜集成电路器件附到商品上的方法的图；
图4A-4C是描述根据本发明薄膜集成电路器件的制作过程的图(抗蚀剂残留物)；
图5A和5B是描述再度使用曾经用过的衬底的情况的图；
图6A-6C是描述平面化的图；
图7A-7C是描述根据本发明薄膜集成电路器件的制作过程的图(折叠天线)；
图8A-8B是描述根据本发明薄膜集成电路器件的制作过程的图(折叠天线)；
图9A和9B是描述根据本发明薄膜集成电路器件的制作过程的图(夹层结构)；
图10A和10B是描述根据本发明薄膜集成电路器件的密封方法的图；
图11A-11C是描述根据本发明薄膜集成电路器件的密封方法的图(包裹与包封型)；
图12A和12B是描述根据本发明薄膜集成电路器件的密封方法的图(包裹与包封型)；
图13A-13E是描述根据本发明包含在薄膜集成电路器件中的半导体元件的制作过程的图；
图14A-14E是描述根据本发明包含在薄膜集成电路器件中的半导体器件元件的制作过程的图；
图15A-15C是描述根据本发明包含在薄膜集成电路器件中的半导体器件元件的制作过程的图；
图16是描述根据本发明对于在装载非接触式薄膜集成电路器件的商品的信息的读出和写入的图；
图17是表示生产商(制造商)、销售商与消费者三者的关系的图；
图18是描述根据本发明非接触式薄膜集成电路器件的原理的图；
图19A-19C是描述读写器的例子的图；
图20A-20C是描述带有根据本发明的薄膜集成电路器件的商品的例子的图；
图21A-21D是描述带有根据本发明的薄膜集成电路器件的商品的例子的图；
图22A-22D是描述根据本发明薄膜集成电路器件的制作过程的图(SIMOX衬底)；
图23A-23C是描述根据本发明薄膜集成电路器件的制作过程的图(SIMOX衬底)；
图24A-24C是描述根据本发明薄膜集成电路器件的制作过程的图(选择性UV光照射)；
图25A和25B是用在本发明中的线形激光照射系统的原理图；
图26是用在本发明中的低压CVD系统的原理图；
图27A和27B是说明根据本发明的非接触型ID卡的外形和内部结构的图；
图28是说明非接触型ID卡的结构的方框图；
图29A-29E是说明根据本发明的接触型ID卡的外形和内部结构的图；
图30是说明非接触型ID卡结构的方框图；
图31是装载太阳电池的ID卡的外形图；
图32是根据本发明的非接触型薄膜集成电路器件的电路图；
图33是说明根据本发明的非接触型薄膜集成电路器件的天线电路图和电源电路图的图；
图34A和34B是描述根据本发明薄膜集成电路器件的制作过程的图(用托盘)；以及
图35是描述根据本发明薄膜集成电路器件的制作过程的图(用一个也被用作托盘的衬底)。
具体实施方式
下面将参照附图描述本发明的实施方式和实施例。不过，本发明可在各种不同的条件下执行，可以明白对那些专业技术人员而言各种变动和修改将是明显的。因此，除非这些变动和修改脱离本发明的范围，否则都应该以这里的含意解释。举例说，任何实施方式和实施例都可以被适当地组合起来执行本发明。因此，不打算让这些实施方式和实施例作为限制本发明的定义。另外，通过附图，同样的部分以同样的数字标示，不再作进一步的解释。
(实施方式1)
根据本发明，薄膜集成电路器件及其制造方法将主要参照图1A-1C，图2A-2C以及图3A和3B来描述。首先，制备硅晶片41a，通过进行热处理在硅晶片41a的表面形成氧化物膜41b(氧化硅膜)，获得热氧化的硅衬底41(图1A)。作为热处理方法，热处理可在温度800～1200℃(最好约900℃或约1150℃)下进行。不过不限于这些温度。
虽然半导体衬底的所有表面或至少一个表面可以被氧化，为了在后面用诸如ClF3这样的卤素氟化物使薄膜集成电路器件与衬底分离时不损伤半导体衬底，最好把所有表面都氧化形成氧化硅。这是因为在选择刻蚀硅时，氧化硅、氮化硅、氮氧化硅是很难被像ClF3这样的卤素氟化物刻蚀的缘故。形成半导体衬底的半导体不限于硅。
还可以不用带氧化物表面的半导体衬底，而用带氮化物或氮氧化物表面的衬底。例如，可以使用带有氮化物离子被注入其中的表面的诸如单晶硅衬底或热氧化的硅衬底之类的衬底。还有，含金属的衬底，诸如具有在其上制备了像氧化硅或氮化硅那样的绝缘膜的表面的不锈钢衬底(SUS衬底)也可被使用。
接下来，剥离层43被制备在热氧化的硅衬底41上。这里，a-Si膜(无定形硅膜)，膜厚500nm，用溅射法制备。作为剥离层，除无定形硅外，可以采用含硅作为其主要成份的层，诸如多晶硅、单晶硅、或SAS。剥离层可以用等离子体CVD法而不是溅射法制备。剥离层可以做得比500nm还要薄。
接下来，在剥离层43上面制备基底膜44。这里，厚100nm的SiO2膜用溅射制备。基底膜44的作用是保护薄膜集成电路不受卤素氟化物ClF3的伤害。因此，只要有这种功能，其它材料也可以使用。譬如像氮化硅和氮氧化硅这样的材料也能使用。或者，分别包含上述材料的膜可以被层叠形成基底膜44。基底膜44可以用诸如等离子体CVD法而不是溅射法制备。
下一步，将诸如薄膜晶体管(TFT)、有机TFT、或薄膜二极管这样的半导体元件42制备在基底膜44上。这些半导体元件形成薄膜集成电路，例如CPU和存储器。后面将描述用TFT制作诸如CPU和存储器那样的薄膜集成电路的方法的特例。薄膜集成电路器件包括电源电路、输入/输出电路、逻辑电路、CPU和存储器，如图18所示。不过，此处的图中仅示出使用TFT的CPU33和存储器34。
下一步，制备第一层层间绝缘膜46以便保护半导体器件元件。虽然这里用等离子体CVD法制备氮化硅膜，但笫一层间绝缘膜46不限于此种膜。接着，为了使因薄膜集成电路造成的不平坦平面化而制备第二层间绝缘膜47。聚酰亚胺、聚丙烯、聚酰胺、或如硅氧烷这样的抗热有机树脂可以用来制备第二层间绝缘膜47。制备方法有诸如旋转涂敷、浸渍、喷涂或液滴放电。或者，还可以使用诸如PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)或氧化铝之类的无机材料。
下一步，用抗蚀剂作为掩模来刻蚀形成接触孔，引线45作薄膜集成电路互连用并制作天线48。作为导电材料，可以从Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co和Ti元素以及包含这些元素的合金的一组材料中选用。但导电材料并不限于这些。另外，用作引线的材料可以不同于天线材料。要用具有延展性和韧性的金属材料制作引线45和天线48。更要优先考虑的是，要把薄膜制作得较厚使之经受住因变形造成的应力。
作为制作引线45和天线48的方法，在用溅射法形成整个淀积膜后，可以用抗蚀剂掩模对引线、天线构图。或者，引线45和天线48可采用液滴放电法从喷嘴喷出液滴有选择地形成。这里提到的液滴放电法不仅包括喷墨印制而且还包括胶板印刷和丝网印刷。
在要将薄膜集成电路合并进去的商品含有导电材料的情况下，同一导电材料可以用来形成天线或引线。例如硬币所含的材料就可用来形成硬币内的天线。
下一步，在天线上制作保护膜49。例如，作为保护膜49，可以使用像DLC(类金刚石碳)或氮化碳(CN)、氮化硅膜或氮氧化硅膜。另外，聚酰亚胺、聚丙烯、聚酰胺，或者诸如硅氧烷这样的抗热有机树脂，或者诸如PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)或氧化铝这样的无机材料也都可以使用。这类绝缘膜可层叠形成保护膜。
第一层层间绝缘膜46、第二层层间绝缘膜47及保护膜49这三类绝缘膜在这里可以制备在薄膜集成电路上。三层的各类膜可以互换而被使用。或者，单层的层间膜可以加倍作为第一和第二层间绝缘膜。在任何情况下，更倾向使用在用像ClF3那样的卤素氟化物刻蚀时不受损伤的抗热材料作为这些绝缘膜。(图1B)
更倾向使用像聚酰亚胺这样的高弹性有机材料作为层间绝缘膜和保护膜。这可以使由于含有机材料的绝缘膜和保护膜变形造成的应力集中起来，从而主要是这些膜发生了变形。因此，施加在薄膜集成电路上的应力减少。另外，由于变形发生时所加应力为最大的部分(如边或角)不是半导体膜的边而是基底膜的边，在半导体膜的边或界面上的应力集中能够受到抑制。
下一步，用激光刻划法在薄膜集成电路器件50之间的边界区开槽93(图1C)。例如，图25A和图25B所示的激光照射系统可以用来进行激光刻划(见实施例7)。
或者，可以采用由一个切割系统(切割器)执行的刀片切割方法。刀片是嵌有金刚石磨料的磨石，其宽度约为30-50μm。通过迅速旋转这种刀片，薄膜集成电路器件就被相互分离。必要的切割区称为街，考虑器件损伤问题，其宽度最好是80～150μm。或者，还可以采用像掩模的刻蚀或金刚刀刻划这样一些方法。在刻蚀的情况下，在由曝光和显影工艺形成掩模图案后，通过诸如干法刻蚀或湿法刻蚀使各个器件相互分离。干法刻蚀可以用空气等离子体方法。
在刻槽的情形中，槽应有一定的深度，至少深达剥离层的表面被暴露的程度。要优先考虑诸如切割之类的方法应适当地加以控制而不至划伤衬底，以便热氧化的硅衬底能被重复使用。
下一步，用临时的粘结材料51粘贴带突出部分58的夹具52以固定每一个薄膜集成电路器件50。夹具起临时固定多个薄膜集成电路器件的作用，以防止除去剥离层后薄膜集成电路器件离散地分离。为了在后面更容易地引进含卤素氟化物的气体或液体，夹具最好具有带梳状突出部分的结构，如图2B所示。不过，平板型夹具55也可使用，如图4C所示。在使用带突出部分的夹具(支撑衬底)的情况下，可以使用已被构图的衬底。作为夹具，举例说，可以使用玻璃衬底、石英衬底及含氧化硅并以其为主要成份的不会受卤素氟化物损伤的不锈钢(SUS)衬底。夹具并不限于这些衬底，只要是不被卤素氟化物损伤的材料均可使用。另外，在夹具与薄膜集成电路器件之间要用供临时粘结用的粘结材料。
作为粘结材料，可以使用其粘结力因紫外线照射而减小或丧失的材料。这里使用NittoDenko制造的UV照射剥离胶带。除此之外，可以被反复粘上揭下的粘结材料也可以使用，像THREE M INNOVATIVEPROPERTIES公司制造的产品“Post-it”(注册商标)和MOORE BUSINESSFORMS INC.制造的产品“NOTESTIX”(注册商标)就可以使用。举例说，在日本专利申请公开号：2001-30403，日本专利号：2992092，日本专利申请公开号：6-299127中描述过的聚丙烯粘结剂、合成橡胶粘结剂和天然橡胶粘结剂也可以使用。当然，只要夹具能被容易地去除，粘结材料并不限于这些。
下一步，将卤素氟化物气体引进刻槽93刻蚀并去除作为剥离层的a-Si膜(图2A)。这里所用的低压CVD系统(图26)根据下面的机理工作：诸如ClF3气体53这样的卤素氟化物气体被引进钟罩89，钟罩是使气体环流到衬底90的反应现场。另外，加热器91装在钟罩外面，残气从排气管92排出。这里，图26所示的低压CVD系统被用来刻蚀和去除a-Si膜，其条件是，气体：ClF3，流速：300sccm，压力：6Torr，时间：3小时。但条件不限于此，可作适当改变。或者，可用ClF3气体与氮气混合的气体，两种气体流速比可适当设置。
在选择刻蚀硅时，氧化硅、氮化硅、氮氧化硅是很难被像ClF3这样的卤素氟化物刻蚀的。因此，剥离层随时间逐渐被刻蚀，热氧化的硅衬底41最终被剥离下来(图2B)。另一方面，既然层间绝缘膜或保护膜含有诸如氧化硅、氮化硅、氮氧化硅或抗热树脂这样的材料，基底膜就难以被刻蚀，从而防止了薄膜集成电路受到损伤。分离了的热氧化的硅衬底41具有用像氧化硅这样的绝缘膜覆盖的表面，可以被再度使用，而不会被像ClF3这样的卤素氟化物损害，这导致成本下降。
下一步，临时粘结材料51的粘结力因紫外光照射而下降或丧失，可把夹具与薄膜集成电路器件分开(图2C)。这就使薄膜集成电路器件的批量生产成为可能。为降低成本此夹具最好被再度使用。
依据前述方法制作的薄膜集成电路器件50例如可以用小真空镊子13载取并贴附于预想的产品上。图3A和3B表明制作欲贴附到商品10上的ID标志15的方法。用小真空镊子13将薄膜集成电路器件50贴附到标志11上，然后再用粘结材料14密封，这就完成了ID标志15。进一步，将ID标志15贴附到商品10上，这就完成了具有可以用譬如读写器来识别、更新和管理的信息的商品。
或者，依据前述方法制作的薄膜集成电路器件50可以用带粘结材料801的盖子800封装，例如，像图10A所示。图10B示出封装状态的透视图。
(实施方式2)
在本实施方式中，参照图4A-4C描述用干法刻蚀刻槽93的情况。直至图1A的状态，图4A与实施方式1的相同。此后，用曝光与显影工艺在衬底上制备抗蚀剂54，用抗蚀剂54作为分离器件的掩模，用干法刻蚀刻出槽93(图4A)。这里采用等离子刻蚀法，所用刻蚀气体有氯基气体和氟基气体或O2，典型的氯基气体有：Cl2，BCl3，SiCl4，CCl4等；典型的氟基气体有：CF4，SF4，NF3，CHF3等，也不限于这些气体。刻蚀可采用大气压等离子体进行。CF4与O2的混合气体被优先用作刻蚀气体。或者，也许要采用不同类的气体数次刻蚀形成槽93。
刻蚀之后，抗蚀剂54被保留下来用作保护薄膜集成电路器件的保护膜(图4B)。作为用刻蚀法刻槽的掩模，除了抗蚀剂外，可采用的绝缘膜还有这样一些材料：聚酰亚胺、聚丙烯、聚酰胺、或苯并环丁烯、或一种材料，它具有硅键和氧键形成的骨架，并至少包含氢作为替代原子，或至少从氟化物组成的基团、烷基基团及芳香烃中择一作为替代基团。当然，用作掩模的绝缘膜在刻蚀后可以用氧灰化这样的方法去除。
下一步，用临时粘结材料51将夹具55粘贴到薄膜集成电路器件50上，使用诸如ClF3气体53这样的卤素氟化物将剥离层去除从而最终分离热氧化的硅衬底41(图4B)。此特殊方法与实施方式1中的相同。作为夹具55，这里用的是不带有特别的突出部分的衬底。当然，也可以用带有突出部分的衬底。为了方便地供给诸如ClF3气体53这样的卤素氟化物至剥离层，图4B中的夹具带有开口700。理想情况是，提供开口700不影响夹具对薄膜集成电路器件的支撑。
下一步，临时粘结材料51的粘结力因紫外光照射而下降或丧失，就可把夹具55与薄膜集成电路器件50分开。这就使薄膜集成电路器件的批量生产成为可能。根据上述方法制作的薄膜集成电路器件50可使用例如小真空镊子载取并贴附到预想的产品上。
(实施方式3)
在本实施方式中，要描述的情形是，在运用诸如切割法刻划衬底形成槽93的情况下，热氧化的硅衬底41或像SIMOX衬底这样的SOI衬底被再度使用。作为第一种方法，在用过的衬底56上制备平面化膜57，如图5A所示。作为平面化膜57，聚酰亚胺、聚丙烯、聚酰胺、或如硅氧烷这样的抗热树脂可以用诸如旋转涂敷、浸渍、喷涂或液滴放电(例如喷墨)的方法制备。考虑到后步工艺的热处理，优先使用硅氧烷这样的抗热有机树脂。或者，还可以使用像PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)或氧化铝这样的无机材料。随后的工艺与实施方式1或2中的相同。
作为第二种方法，有一种用CMP(化学机械抛光)对衬底表面进行平面化的方法，这对用过的衬底56有轻微划痕的情况特别有效。在CMP中，称为浆料(307)的抛光溶剂加到衬垫308上供抛光用，载片器306的旋转为抛光施压，称为压板的转盘在旋转，在与衬垫308作抛光的同时，进行平面化。作为浆料307，常使用与碱性胶态硅石混合的浆料。随后的工艺与实施方式1或2中的相同。
(实施方式4)
在前述实施方式中，在制作薄膜集成电路的过程中形成天线。在本实施方式中，参照图7A-12B描述一种方法，其中，在衬底上待形成的天线与多个薄膜集成电路被分开制作，然后两者再相互连接。
在第一方法中，如图7A-7C所示，天线68制备在可折叠的柔性衬底69上。分开制作的薄膜集成电路25与天线相连，然后为了密封以便制作薄膜集成电路器件而把柔性衬底69对折成一半大。天线68在用诸如溅射法淀积后，通过构图可形成天线；或者采用液滴放电法，使含有导电材料的组合物有选择地放电，然后烘干并焙烧组合物。
在天线形成后，可以用例如CMP、压印或深刻蚀之类方法使平面化增强，如图6A-6C所示。在CMP的情况下，由于天线内含导电材料，浆料优先采用混合氧化铝粉的酸性溶液。在压印的情况下，使用备有加热装置诸如加热器301的系统进行压印。在深刻蚀时，在制备好平板绝缘膜309后进行平面化用的刻蚀。这些平面化工艺也可以用在薄膜集成电路的制作工艺中。
天线可以有一个连接部分98作天线间的互连，还有一个连接部分99用于连接天线与薄膜集成电路。这些连接部分与天线同时形成。或者，连接薄膜集成电路的连接部分99可以在天线形成后切掉部分天线而形成。可以用例如各向异性导电膜或者熟知的键合方法把天线与薄膜集成电路连接起来。天线的形状不限于图7A-7C所示的形状，只要在天线折叠时对称并复绕就行。
被天线包进的薄膜集成电路包括电源电路25、输入/输出电路27、逻辑电路28、存储器29、CPU30，它们与天线电路相连，与读写器136交换无线电波，如图18所示。
图8A-8E是表示可折叠天线衬底的图，是从图7C的X-Y截面的视图。通过构图制备天线20用的抗蚀剂23不用例如灰化法去除而保留下来。再进一步，为平面化要制备平面化膜60，所采用的方法有：旋转涂敷、浸渍、喷涂或液滴放电。为了获得与薄膜集成电路25(IC芯片)连接的部分，用抗蚀剂61作为掩模进行刻蚀或灰化以制备接触区62。再进一步，用各向异性导电膜63将薄膜集成电路做在折叠天线之间，用密封材料64将其上制备了天线20的柔性衬底19折叠，以完成薄膜集成电路器件(ID芯片)66。在此情况下，在天线的两边之间例如用引线可将天线的一边与相反的另一边连接起来。当衬底被折叠时，抗蚀剂23和平面化膜60起缓冲作用，以保护天线和薄膜集成电路。抗蚀剂23和平面化膜60两者或其中之一也可以省去不用。
在第二种方法中，如图9A和9B所示，在衬底67上制备多个天线68，衬底67用切割等方法切开，将薄膜集成电路25介入天线衬底之间。连接部分21可用来将天线互联，也可以将薄膜集成电路与天线连接。另外，也可以在天线的其他位置形成连接部分21。既然在衬底相互键合时需要有对准标记，连接部分21可以用作标记。
在第三种方法中，如图11A或11B所示，天线71可制作在有两条边的柔性衬底70的每个外侧表面上，合起来像一个装食品的塑料袋，或者有三条边的柔性衬底74合起来像信封，薄膜集成电路25置于两外侧表面之间，用粘结材料73密封。打开连接部分21，可以把天线相互连接起来，也可以把天线连接到薄膜集成电路上。可以用例如小真空镊子放置IC芯片。天线可以制作在衬底的每个内侧表面上。
图12A和12B是密封后的状态的截面图。用于连接薄膜集成电路25与天线71的连接端803可以在想要的位置上提供，如图12A和12B所例示的那样。作为连接方法，除了图中所示的用各向异性导电膜802的方法外，也可以用熟知的方法，如COG，引线键合，和TAB。
在本实施方式中描述的制造薄膜集成电路器件的方法特别适合于这样的情况：天线衬底和薄膜集成电路(IC芯片)由不同的制造商分别制作，作为中间产品(部件)分配。
(实施方式5)
在本实施方式中，参照图24A-24C，描述了未去除临时键合到元件衬底75上的夹具76而键合到商品84等上的方法。首先，以实施方式1-3的方式制作元件衬底75，并用临时粘结材料81粘贴夹具。作为夹具76，使用的是带突出部分77的夹具，如图24A和24B所示。作为临时粘结材料81，此处用的是其粘结力因紫外光照射而下降或丧失的材料。另外，为防止元件受损伤，提供了含有机材料或无机材料的层间膜79。然后，通过用ClF3这样的卤素氟化物刻蚀，将器件相互分离。
下一步，转移带有临时粘贴的夹具76的元件并使之与其上有像ID卡这样的商品的平台对准。这时，可以使用夹具和平台上的对准标记78和82，如图24A所示。图中没有表示的商品84上所形成的标记也可以使用。在欲在其上制备薄膜集成电路器件的商品84的一部分区域上，预先形成一粘结材料85，预期的元件通过控制夹具而贴附到商品84的预期部分上(图24A)。
下一步，欲贴附到商品84上的元件通过掩模有选择地用UV光86照射，以降低或丧失临时粘结材料81的粘结力，因而夹具与元件分离(图24B)。这就有可能在商品的预期部分形成预期的元件(集成电路87)。在元件制成后用例如盖子88盖住元件(图24C)。虽然这里表示的是在商品84上制作天线的情况，但天线也可以制作在器件上。
用本发明的本实施例所描述的方法，当使用诸如ClF3这样的卤素氟化物刻蚀的方法使元件相互分开时，可以使预期的元件做在预期的位置上而不让器件离散地分离。
(实施例1)
在本实施例中，参照图13A-13E和图14A-14E，描述薄膜集成电路器件的集成电路部分的特殊制作方法。为简化起见，这里描述CPU和存储器的制造方法，这里，各CPU和存储器包括n沟道TFT与p沟道TFT。
首先，在热氧化的硅衬底41上制备剥离层43和基底层44(图13A)。作为制备热氧化的硅衬底41、剥离层43和基底层44的材料和方法，可以采用在上述实施方式中所描述的材料和方法。
下一步，将岛形半导体膜100制备在基底膜44上(图13B)。岛形半导体膜100被制备成包括无定形结构、晶体半导体、或半无定形半导体。不管如何，可能使用的半导体膜包括硅、硅-锗(SiGe)或以这些为主要成份的材料。
本实施例中制备的是膜厚为70nm的无定形硅，对无定形硅的表面进一步用含镍的溶液处理，然后，在500℃～750℃的温度下用热结晶工艺以获得晶体硅半导体膜，进一步进行激光结晶以改善结晶度。作为淀积方法，可以采用像等离子体CVD、溅射、或LPCVD这样一些方法。作为结晶方法，可以采用像激光结晶、热结晶、或用另类催化剂(例如，Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、或Au)的热结晶这些方法，或不只一次地交替采用上述方法。
对于带无定形结构半导体膜的结晶，可以采用连续波激光。为了通过结晶获得大粒晶体，优先采用连续波固体激光，施加基波的二次谐波至四次谐波中的任一谐波。典型情况是，采用Nd：YVO4激光(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。在用连续波激光的情况下，从连续波YVO4激光器(输出：10W)发射的激光通过非线性光学元件转换成谐波。还有一种方法，用这种方法YVO4晶体和非线性光学元件被置于发射谐波的谐振腔内。然后，用光学系统将激光照射待处理的物体，最好在欲照射的表面形成矩形或椭园形的激光束。在此情况下，所需的能量密度约为0.01～100MW/cm2(优先范围：0.1～10MW/cm2)。相对于激光，半导体膜能以约10～2000cm/s的速度移动。
根据上述方法获得晶体硅半导体膜之后，为了吸收金属催化剂，需在带有中介氧化物膜的半导体膜上制备无定形硅膜，在500～750℃温度下热处理进行吸收。进一步，为了控制TFT的阈值电压，对晶体硅半导体膜作硼离子注入掺杂，注入剂量在1013/cm2量级。在此之后，用抗蚀剂作为掩模刻蚀形成岛形半导体膜100。
在制备晶体半导体膜时，乙硅烷(Si2H6)及氟化锗(GeF4)可用作原气体，用LPCVD(低压CVD)可直接制备多晶半导体膜，以此得到晶体半导体膜。在此情况下，气体流量比为：Si2H6/GeF4＝20/0.9，淀积温度在400℃～500℃，He或Ar可用作携带气体。但是，工艺条件并不限于这些。
下一步，在岛形半导体膜上制备栅绝缘膜102(图13B)。最好采用诸如等离子体CVD或溅射来制备薄膜的方法，以制备包含氮化硅、氧化硅、氮氧化硅、或氧氮化硅的单层或层叠膜，作为栅绝缘膜。在叠层的情况下，譬如优先采用三层结构，从衬底一侧起依次为氧化硅膜、氮化硅膜、氧化硅膜。
下一步，制备栅电极层103(图13B)。先用溅射法制备TaN(氮化钽)与W(钨)组成的层叠膜，TaN膜厚为30nm，W膜厚为37nm，然后，用抗蚀剂104作为掩模刻蚀复合膜形成栅电极层103。可以用SiOx取代抗蚀剂作掩模。在这种情况下，要加一道用构图法制备诸如SiOx或SiON这样的掩模(称为硬掩模)的工艺。然而，刻蚀时这种掩模厚度的减少比抗蚀剂掩模厚度的减少要小，可以制备出有预期宽度的栅电极层。当然，栅电极层103的材料、结构、或制作方法不限于此。譬如说，不用抗蚀剂104，也可以用液滴放电选择形成栅电极层103。
作为导电材料，依据导电膜的功能可以选择各种材料。典型情况是，可适当采用：银(Ag)、铜(Cu)、金(Au)、镍(Ni)、铂(Pt)、铬(Cr)、锡(Sn)、钯(Pd)、铱(Ir)、铑(Rh)、钌(Ru)、铼(Re)、钨(W)、铝(Al)、钽(Ta)、铟(In)、碲(Te)、钼(Mo)、镉(Cd)、锌(Zn)、铁(Fe)、钛(Ti)、硅(Si)、锗(Ge)、锆(Zr)、钡(Ba)、锑、铅、掺锑氧化锡、掺氟氧化锌、碳、石墨、玻璃碳、锂、铍、钠、镁、钾、钙、钪、锰、镓、铌、钠钾合金，混合物如，镁铜混合物、镁银混合物、镁铝混合物、镁铟混合物、铝-氧化铝混合物、锂铝混合物、卤化银颗粒或分散的纳米颗粒、氧化铟锡(ITO)、ITSO(含硅或氧化硅的ITO)、氧化锌(ZnO)、掺镓氧化锌(GZO)、氧化铟与氧化锌在2％至20％混合的氧化铟锌(IZO)、有机铟化合物、有机锡化合物、氮化钛，用它们作透明导电膜。
作为在通过刻蚀制备栅电极层的情形中的刻蚀气体，采用CF4/Cl/O2的混合气体或Cl2气。但是，刻蚀气体不限于这些气体。
下一步，把要成为p沟道TFT109和111的部分用抗蚀剂118盖住，以栅电极层为掩模对要成为n沟道TFT108和110的岛形半导体膜掺进较低浓度的掺杂元素119(典型的情况是P(磷)或As(砷))，赋予n型电导(第一道掺杂工艺如图13D所示)。第一道掺杂工艺的条件如下：剂量1×1013～6×1013/cm2；加速电压：50～70keV。不过，条件不限于这些。这第一道掺杂工艺通过栅绝缘膜102进行穿透掺杂形成一对低浓度杂质区120。第一道掺杂工艺可对未用抗蚀剂覆盖p沟道TFT区以外的所有区域施加。
下一步，在用诸如灰化法去除抗蚀剂118之后，新制备抗蚀剂121以覆盖n沟道TFT区，对要成为p沟道TFT109和111的岛形半导体膜掺以杂质元素122(典型的情况是B(硼))，以栅电极层为掩模，以较高的浓度赋予p型电导(第二道掺杂工艺如图13E所示)。以如下条件进行第二道掺杂工艺：剂量：1×1016～3×1016/cm2；加速电压：20～40keV。这第二道掺杂工艺通过栅绝缘膜102穿透掺杂形成一对较高浓度的p型杂质区123。
下一步，在用如灰化法去除抗蚀剂121之后，在衬底上制备绝缘膜105(图14A)。这里采用膜厚为100nm的SiON(氮氧化硅，即含氮的氧化硅)膜与膜厚为200nm的LTO(低温氧化物)膜组成的双层结构，此处，SiON膜以等离子体CVD法制备，SiO2作为LTO膜以低压CVD法制备。此后，图中没有显示，要形成TFT的衬底的一面用抗蚀剂覆盖，而背面所形成的绝缘膜则被刻蚀掉(背面处理)。
下一步，以自对准方式用深刻蚀法刻蚀并去除抗蚀剂和绝缘膜105，以保留抗蚀剂的方法形成侧壁106(图14B)。用CHF3和He的混合气体作为刻蚀气体。形成侧壁的工艺不限于这些。
下一步，新形成抗蚀剂124来覆盖p沟道TFT区，用栅电极层103和侧壁106作掩模，用杂质元素125进行较高浓度的掺杂，赋予n型电导(第三次掺杂工艺示于图14C)。以如下条件进行第三道掺杂工艺：剂量：1×1013～5×1015/cm2；加速电压：60～100keV。这第三道掺杂工艺通过栅绝缘膜102穿透掺杂形成一对较高浓度的n型杂质区126。
虽然图中没有表示，抗蚀剂124用灰化等方法去除后，杂质区可以被热激活。举例说，在制备50nm厚的SiON膜(氮氧化硅膜)后，在氮气氛下以500℃温度作4小时热处理。另外，在制备膜厚为100nm的含氢SiNx之后，在氮气氛下以410℃温度作1小时热处理，可以使晶体半导体膜的缺陷得到改善。这是一种譬如说为中止存在于晶体硅中的悬挂键的工艺，称为氢处理工艺。此后再制备膜厚为600nm的SiON膜作为保护TFT的顶盖绝缘膜。氢处理工艺可以在SiON膜制备后进行。在此情况下，SiNx、SiON膜(此膜以此顺序层叠在SiON膜上)可连续制备。这样，在TFT上可以制备SiON、SiNx、SiON(以此顺序)三层绝缘膜。然而，绝缘膜的材料和结构不限于这些。这些绝缘膜也有保护TFT的作用，被优先制备。
下一步，在TFT上制备层间膜107(图14D)。聚酰亚胺、聚丙烯、聚酰胺或像硅氧烷的抗热有机树脂可以用来制作层间膜107。作为它的制备方法，像旋转涂敷、浸渍、喷涂、液滴放电、刮刀、辊涂机、帘涂机、或刀式涂敷机这样一些方法可以根据材料而采用。无机材料也可以采用，在这种情况下可以采用包括像PSG，BPSG或氧化铝这些材料的薄膜。可以层叠这些绝缘膜来制备层间膜107。
下一步，在形成抗蚀剂后通过刻蚀形成接触孔，然后制作引线128和天线48(图14D)。作为在接触孔形成时刻蚀用的气体，采用CHF3和He的混合气体。当然刻蚀用气体不限于这种混合气体。引线128和天线48可以用同样的材料同时制作，或者可以分开制作。这里，与TFT相连的引线128有Ti、TiN、Al-Si、Ti、TiN五层结构(引线以此顺序层叠)，在溅射制备后构图形成。
在铝层里混入硅可以防止在引线图形带胶烘烤时产生小丘。不用Si，也能以约为0.5％的比率混入Cu。另外，在Ti与TiN之间插入Al-Si层可以进一步改善抗小丘的性能。在构图时，更倾向使用前述含有如SiON这样的材料的硬掩模。引线的材料或制作方法不限于这些。可以采用要用于栅绝缘层的上述材料。在制作天线48时，在前面的实施方式中所描述的各种材料和方法均可采用。引线和天线可以同时制作，也可以先形成二者之一，然后另一个可以重叠在其上形成。
下一步，在引线和天线上面制备保护膜49，从而完成CPU33和存储器34(图14E)。作为保护膜49，举例说，含碳的膜如DLC(类金刚石碳)或氮化碳(CN)，氮化硅膜，或氮氧化硅膜可以被采用。作为它们的制备方法可以采用诸如等离子体CVD法或空气等离子体层。
或者，光敏或非光敏有机材料，如像聚酰亚胺、聚丙烯、聚酰胺、抗蚀剂与苯并环丁烯以及如硅氧烷这样的抗热有机树脂，可用来制备保护膜49。作为其制备方法，根据材料，可以采用像旋转涂敷、浸渍、喷涂、液滴放电、刮刀、辊涂机、帘涂机、或刀式涂敷机这样一些方法。或者，可以通过镀膜获得SOG膜(例如，含烷基基团的SiOx膜)。也可以用无机材料，在此情况下，可以用含有材料如氧化硅、氮化硅、氮氧化硅、PSG、BPSG或氧化铝的膜。这些绝缘膜可层叠起来形成保护膜49。
此后，用前述实施方式中的方式，根据本实施例制造的多个TFT可以分成各个IC芯片，IC芯片可以结合进商品中。虽然在本实施例中TFT有顶栅结构，但底栅结构也可以采用。可以把本实施例与其他实施方式和实施例自由地组合起来。
(实施例2)
在本实施例中，将描述在实施例1的工艺中采用高温多晶硅(HPS)的情况。通常把在玻璃衬底的上限温度(约为600℃)或更高的温度下的包括结晶工艺在内的半导工艺称为高温工艺。
在半导体薄膜形成之后，前述的催化剂如镍被加到半导体膜中，然后在LPCVD炉内作热处理。大概在700℃或更高的温度下，在半导体膜中产生晶核从而推进结晶。
此后，在制备岛形半导体膜之后，用LPCVD制备栅绝缘膜。例如，在900℃或更高温度下用以硅烷为基的气体与N2或O2混合的气体来制备HTO(高温氧化物)膜。
下一步，通过淀积含有n型杂质如磷的膜厚为150nm的多晶硅(p-Si)，形成栅电极层。接下来，可以淀积膜厚为150nm的W-Si(硅化钨)。作为它们的制备方法，可以适当采用例如溅射或CVD之类的方法。
在掺杂工艺后，在950℃下进行30分钟的热激活，以激活杂质区。接下来，用BPSG(硼磷硅玻璃)回流，通过深刻蚀用抗蚀剂进行平面化。更进一步，在350℃下进行氢处理，使等离子体损伤恢复。
其他工艺能以与实施例1中相同的方法进行。虽然在本实施例中TFT有顶栅结构，但底栅结构(逆交错结构)也可以采用。可以把本实施例与其他实施方式和实施例自由地组合起来。
(实施例3)
在本实施例中将要描述采用SAS(半无定形硅)作为实施例1的工艺中的岛形半导体膜100的情形。SAS可以用硅化物气体的辉光放电分解获得。SiH4是一种典型的硅化物气体。此外还可以用像Si2H6、SiH2Cl2、SiHCl3、SiCl4和SiF4。这样的气体在将从包括氢、氢加氦、氩、氪和氖的组中选择的用一种或多种稀有气体元素稀释后使用硅化物气体时，很容易制备SAS膜。稀释硅化物气体的稀释比例优选范围为10～100倍。当然，通过辉光放电分解制备膜要在减压条件下进行，气压范围大概为0.1Pa～133Pa。为了发生辉光放电，可以提供1～120MHz的高频电源，优选的频率范围是13～60MHz。优选的衬底加热温度是300℃或其以下，推荐的衬底加热温度为100～200℃。
另外，可以把像CH4或C2H6这样的碳化物气体，或像GeH4或GeF4这样的锗化物气体在硅化物气体中混合，以便把能带宽度控制在1.5～2.4eV或0.9～1.1eV
不故意加进杂质元素作价电子控制时SAS显示出弱n型电导性质。这是因为，在比淀积无定形结构时更大的电功率下淀积SAS时，氧更容易混入半导体膜。因此，通过对在其中提供TFT的沟道形成区的半导体膜掺入赋予p型电导的杂质元素，控制阈值电压成为可能，掺杂可以在与该淀积的同时进行，可也以在淀积之后进行。作为赋予p型电导的杂质元素，通常是硼，如B2H6或BF3这样的杂质气体能以1～1000ppm的比例混合在硅化物气体中。例如，在用硼作为赋于p型电导的杂质元素的情况下，硼的浓度可以被控制在1×1014～6×1016原子/cm2。用SAS制备沟道形成区，可以获得场效应迁移率1～10cm2/V.sec。可以把本实施例与其他实施方式和实施例的任意一种自由地组合起来。
(实施例4)
在本实施例中将参照图15A-15C，描述与实施例1所表示的集成电路部分的结构不同的结构。
图15A说明天线112与栅电极103在同一层形成的例子。换句话说，用栅电极材料，在与形成栅电极层的同时，天线112通过刻蚀成预期的形状，用导电膏(特别是Ag、Au、Cu或Al膏)印刷，或者在栅绝缘膜中形成凹坑，并将天线材料倒入凹坑而制成。
图15B说明在层间膜115上形成天线114和保护膜116的情况中的例子。天线114通过上部引线113连接到TFT上。作为上部引线113的材料，可以适当采用在实施例1中提到的材料。通过在高位这样形成引线，元件的尺寸可以减小。
图15C说明像CPU33和存储器34这样的薄膜集成电路堆垛的结构。此时，可以期望在每一个薄膜晶本管117上制备的绝缘膜115包含高弹性有机材料而形成。例如，光敏或非光敏有机材料如像聚酰亚胺、聚丙烯、聚酰胺、抗蚀剂与苯并环丁烯以及如硅氧烷这样的抗热有机树脂可以被采用。作为其制备方法，根据材料，可以采用像旋转涂敷、浸渍、喷涂、液滴放电(例如，喷墨、丝网印刷或胶板印刷)、刮刀、辊涂机、帘涂机、或刀式涂敷机这样一些方法。这可以使因含有有机材料的绝缘膜和保护膜变形而造成的应力集中起来，因而这些膜主要地发生了变形。因此，施加在薄膜晶体管上的应力就减小了。可以把本实施例与其他实施方式和实施例的任意一种自由地组合起来。
(实施例5)
在本实施例中将参照图22A-22D和图23A-23C，描述用SIMOX衬底的薄膜集成电路器件的制作方法。首先，制备硅晶片600，用氧离子601通过掺杂注入(图22A)。然后，在900～1200℃温度下通过热处理形成填埋的氧化物膜602(图2 2B)。热处理温度不限于此值。然而，热处理对改善因掺杂和形成填埋氧化物膜的作用而受到损伤的单晶硅(c-Si)层604的结晶程度也有一定的作用，考虑到这些作用，有必要控制加热温度。因此，获得了包括单晶硅(c-Si)衬底606(下部单晶硅层)，填埋氧化物膜602和单晶硅(c-Si)层604(上部单晶硅层)的SIMOX衬底603。
通过掺杂注入氮离子以代替氧离子也获得SOI衬底。虽然图中没有显示，一种抛光衬底(所谓层叠衬底)也可以使用，此衬底有一块器件晶片，在此晶片上制备氧化物膜(这是在欲制作器件的一侧的硅衬底)，还有一块处理晶片(硅衬底)，两者被相互键合，氧化物层被配置在中心。
下一步，用诸如抗蚀剂这样的材料作掩模，通过刻蚀c-Si层604，形成岛形c-Si层605(图22C)。然后，在SIMOX衬底603(在c-Si衬底606上)上制作半导体元件42，例如TFT、有机TFT、或薄膜二极管(图22D)。这些半导体元件形成薄膜集成电路，例如CPU和存储器。薄膜集成电路器件，例如用TFT形成的CPU和存储器，可以根据例如实施例1而制作。薄膜集成电路器件包括电源电路、输入/输出电路、逻辑电路、CPU和存储器，如图18所示。但是，这里只有使用了TFT的CPU和存储器在图中有所表示。
在c-Si衬底606上制作了多个薄膜集成电路器件50之后，用切割法在薄膜集成电路器件50之间的边界区中刻出槽93(图22D)。在此情况下，通常采用了使用切割系统(切割器)的刀片切割法。刀片是嵌有金刚石磨料的磨石，其宽度约为30～50μm。通过迅速旋转这种刀片，薄膜集成电路器件就被相互分离。必要的切割区称为街，考虑对元件的损伤，其优选宽度是80～150μm。
除了切割法，还可以采用像刻划或用掩模刻蚀这样一些方法。在刻划的情况下，可以用金刚石刻划法或者用激光刻划法。在刻蚀的情况下，在按照曝光和显影工艺形成掩模图案后，通过例如干法刻蚀或湿法刻蚀能够把各个元件分离。干法刻蚀可以采用空气等离子体法。
在刻槽的情形中，槽应有一定的深度，至少深达剥离层的表面被暴露的程度，要优先考虑适当控制切割的方法，使之不划坏衬底，以便热氧化的硅衬底能被反复使用。
下一步，带突出部分58的夹具52以与实施方式和实施例的任意一种相同的方式被粘贴。此后，用研磨机608抛光c-Si衬底606的背面(背研磨)(图23A)。这可能使c-Si衬底606减薄，从而使c-Si衬底606更容易用卤素氟化物气体分离。在想要再度使用c-Si衬底606情况下，背研磨可以省略。
下一步，通过向槽93引进卤素氟化物气体，至少薄膜集成电路器件附近的c-Si衬底606的表面被刻蚀和除去(图23B)。用图26所示的低压CVD系统进行刻蚀，其工艺条件为：气体：ClF3；温度：350℃；流量：300sccm；压力：6Torr；时间：3小时。但是，这些条件不限于此。或者，可以使用ClF3与氮气的混合气体，两者的流速比可适当确定。
由于c-Si衬底606的厚度比起薄膜集成电路器件部分的尺寸要厚得多，即使当薄膜集成电路器件通过用卤素氟化物气体刻蚀而分离，大部分c-Si衬底606也未被刻蚀而保留下来。因此，根据在实施方式3中描述的方法，通过抛光或平面化，该用过的衬底可以再度被使用，这就导致成本的降低(参看图5A和5B以及图6A-6C)。在复用的情况下，用过的衬底可以作为实施方式1中描述的热氧化的硅衬底或作为本实施例中描述的SIMOX衬底或层叠衬底再度被使用。
下一步，临时粘结材料的粘结力因UV光照射而降低或丧失，从而将夹具与薄膜集成电路器件分开(图23C)。这使薄膜集成电路器件的批量生产成为可能。为降低成本最好再度使用夹具。
根据前述方法制作的薄膜集成电路器件50可以用例如小真空镊子13载取并粘贴到预想的产品上，如图3A和3B所示。用小真空镊子13将薄膜集成电路器件50粘贴到标志11上，然后用粘结材料14密封，ID标志15就完成了。再下一步，把ID标志15贴到商品10上，带有可以被读写器识别、更新与管理的信息的商品便完成了。
或者，例如，如图10A所示，可用带有粘结材料801的盖子800来封装根据前述方法制作的薄膜集成电路器件50。图10B示出了封装状态的透视图。
(实施例6)
在本实施例中将参照图34A、34B和图35，描述根据本发明的一种薄膜集成电路器件及其制作方法。此方法没有用夹具的临时粘结键合。首先，以与实施方式1中相同的方法作出图1C的状态。
下一步，在图1C的状态下，多个热氧化的硅衬底41或诸如SIMOX那样的SOI衬底，在其上制作了薄膜集成电路器件，面朝下装在托盘703上并固定住，放在低压CVD系统的炉子里(钟罩，参看图26)。衬底和托盘可被同时放置。这类似于不用低压CVD的情况。然后，当用ClF3那样的卤素氟化物刻蚀剥离层时，使分开了的薄膜集成电路器件落到托盘703中(图34A)。不过，为防止其上制作了薄膜集成电路器件的衬底掉落，需要把衬底用例如炉子里的架子固定住。
为防止分离了的薄膜集成电路器件离散地分离，并易于供给像ClF3那样的卤素氟化物，托盘与薄膜集成电路器件之间的距离最好为0.5～1mm。再则，为防止分离了的薄膜集成电路器件离散地分离，最好在托盘703中制作突出部分，由薄膜集成电路器件的尺寸而定(图34A)。
在器件分开后，托盘上的薄膜集成电路器件用微形针701或小真空镊子被载运转移到预定的产品上(图34B)。
图35是描述一种方法的图，依此方法，起托盘作用的衬底在薄膜集成电路器件分离前用作制造薄膜集成电路器件的衬底。举例说，多个衬底被放进低压CVD系统的炉子里并被固定(参看图26)。这也类似于不用低压CVD的情况。然后，当用ClF3那样的卤素氟化物刻蚀剥离层时，上层的薄膜集成电路器件便落到衬底704的背面(这里，最好形成突出部分)，而下层的薄膜集成电路器件正是在此衬底上形成的，如图35所示。
作为托盘703或也起托盘作用的衬底，可以采用各种衬底，例如热氧化的硅衬底、如SIMOX衬底那样的SOI衬底、玻璃衬底、石英衬底、SUS衬底、氧化铝村底和抗热柔软衬底(塑料衬底)。不过，最好是抗卤素氟化物和抗热的材料。
上述方法的应用使不用夹具而批量生产薄膜集成电路器件成为可能。可以把本实施例与其他实施方式和实施例的任何一种自由地组合起来。
(实施例7)
在本实施例中将参照图25A和25B，描述了采用线形激光系统制作薄膜集成电路器件的方法。图25A示出一个激光装置，它有激光振荡器501，包括激发源、激光介质和非线性光学元件；光学系统502，包括柱状透镜阵列、笫一反射器503、第二反射器504、聚集基波和二次谐波的聚光器505；用于固定受照物体506的平台507、X轴的单轴自动机械508和Y轴的单轴自动机械509提供使平台移动的手段。
在多个薄膜集成电路器件之间刻槽，或使包括在薄膜集成电路器件中的半导体元件的半导体膜结晶，都要采用图26A所示的激光装置。
在本实施例中将描述内转换型激光系统的情形，其中非线性光学元件合并在激光振荡器中。然而，将非线性光学元件配置在激光振荡器外部的外转换型激光系统也可以采用。光学系统502包括由柱状透镜等构成的均化器。笫一反射器503与第二反射器504以及聚光器505可以分别设置于适当的预定位置。
例如，由于要求聚光器505聚集基波和二次谐波，可以采用无色差的消色差透镜。或者，为降低成本可以采用带曲面的反射器，如凹面镜。在采用凹面镜的情况下，激光无色差地全反射，与波长无关，这样，激光能够被聚集在待照射的表面上。在图25A中，激光可以从光学系统502直接入射到聚光器505，呈线形激光束照射受照物。
换句话说，光学系统502和聚光器505相当于一种把激光处理成在待照射表面上的线形激光束的装置。或者，通过将多个柱状透镜定位或将任一凸透镜与凹透镜组合起来，把激光处理成线形激光束。
从激光振荡器501，即振荡功率为200～300W的脉冲振荡激光器，譬如Nd：YAG激光器，发射振荡波长为1064nm的基波和振荡波长为532nm的二次谐波，两者互不分开。更恰当地说，从激光振荡器501发射出基波并将其转换成(二次？)谐波，然后发射出两种波长的激光。此时，基波和二次谐波的频率为1kHz，其脉冲宽度约为120ns。
理想情况是，激光具有从稳态振荡器获得的TEM00模式(单模)。在TEM00模式的情况下，激光具有像高斯分布型的光强分布且为高聚光的，从而容易进行束斑处理。
激光的束斑形状可以用光学系统502处理，以便激光在受照物表面(待照射的表面)成形为具有均匀能量分布。适当地说，激光被笫一反射器503和第二反射器504反射而改变其传输方向。然后激光穿过聚光镜505照射到受照物506。作为笫一反射器503和第二反射器504，可以采用平面镜。
特别是，通过使激光穿过聚光镜505传输，可在待照射表面上聚焦成线形激光510。在待照射表面上的束斑呈线形，譬如，像线形激光510，其长度为100nm，宽度为20μm。这样的线形能够提高激光退火的效率。进一步说，通过处理成线形激光，有可能进行大面积处理。
在本实施例中，在其上制作薄膜集成电路器件的衬底作为受照物506位于与水平面相平行的位置。在厚0.7mm的玻璃衬底上制备半导体膜。为防止激光照射期间衬底倒塌，平台507有一个吸附机构用来固定衬底。吸附机构可以固定衬底，从而减少衬底偏离。而且，激光处理可以在预定形状的曲面衬底上进行。
平台507可以在与待照射的平面平行的平面沿X与Y方向移动，单轴自动机械508管X轴向移动，单轴自动机械509管Y轴向移动。也就是说，X轴的单轴自动机械508和Y轴的单轴自动机械509相当于受照物对于激光作相对移动的装置。
像这样的激光照射装置以每个脉冲约1～30μm的衬底通行节距执行激光刻划
下面描述用激光系统使半导体膜结晶的情况。此时处理对象是半导体膜，整个半导体膜的面积都要经激光照射，Y轴的单轴自动机械509用来执行一个方向的扫描，而X轴的单轴自动机械508用来在垂直于Y轴的单轴自动机械509的扫描方向的方向使线形激光510滑移。通过Y轴的单轴自动机械509的反复扫描和X轴的单轴自动机械508的一个接一个的扫描，受照物506的整个面积都能够经受激光照射。
晶粒在扫描方向生长的用激光照射的区域，在结晶性能方面是十分卓越的。因此，在此区域被用于TFT的沟道形成区时，可以期待一个极高的电迁移率和高导通电流。然而，在有一部分的晶体半导体膜不要求如此高的结晶性时，就对激光照射作出安排，使这部分不经受激光照射。或者，在某种条件下可以进行激光照射，譬如，不需要获得高结晶性时就增加扫描速度。通过部分地增加扫描速度能进一步提高生产率。
对于激光刻划和激光结晶，至于激光扫描，有一种方法是固定衬底作为被处理物体而移动激光照射位置(移动照射系统的类型)；有一种方法是固定激光照射位置而移动衬底(移动被处理物体的类型)；以及上述两种方法相结合的方法。在本实施例的激光照射装置的情况下，由于光学系统可以做到最简单的结构，移动被处理物体的类型是适宜的。但是，激光照射装置不限于这种类型。不可能通过专门设计一种光学系统来采用移动照射系统的类型或采用将移动被处理物体的类型与移动照射系统的类型结合在一起。无论如何，控制束斑对半导体膜的相对移动方向是唯一必要的。
这样，采用振荡器发射的基波与谐波照射而无需分开彼此。因此，所需的振荡器数目只有一个，振荡器的运行成本较低。而且，由于不必要从分开的振荡器发射含基波的激光和含谐波的激光并把基波和谐波组合起来照到待照射的表面，光学调节比较容易。而且因为在同一个光学系统中把激光处理成线形激光，光学系统比较简单。
在本实施例中，运用含基波的激光与其波长短于可见光的激光的组合激光进行激光退火，能够获得高质量的晶体半导体膜。因此，高性能的薄膜晶体管和包括薄膜晶体管的半导体器件能够以低成本和高产量被制造出来。
如本实施例所示，用固体作为激光介质的固体激光器是免维护的，它的输出是稳定的。特别是，在用固体激光器作为脉冲激光器的情况下，据信，从重复振荡的能力的观点讲固体激光器比准分子激光器是更适合批量生产。
激光照射装置的光学系统不限于本实施例所描述的构造。虽然在本实施例中描述了使用脉冲振荡激光的情况，但连续波激光也可以使用。
下一步，要描述激光照射装置的整个系统。图25B说明了激光照射装置的整个系统。在本实施例中，用脉冲振荡产生的包含基波与波长短于基波的激光是从激光振荡器900发射的。
激光振荡器900发射的激光含有基波与二次谐波，靠非线性光学元件实现基波向二次谐波的转换，这种激光入射到光束扩展器901上。入射激光的扩展受光束扩展器901的抑制，从而使光束的截面形状受到控制。
从光束扩展器901发射的激光在柱状透镜902中进行处理，使光束截面具有矩形、椭园形、或线形。然后，激光经凹面镜903反射，它相当于聚光器，光束聚成线形照射到激光照射室905内的受照物906。
在激光照射室905中，受照物906置于平台907上，平台907的位置受三个作为位置控制装置而起作用的单轴自动机械908～910控制。特别是，平台907能够通过Φ轴的单轴机械908在水平面或对水平面倾斜的面中旋转。平台907也可以靠X轴的单轴机械909沿X轴的方向移动。而且，平台907也可以靠Y轴的单轴机械910沿Y轴的方向移动。每一个位置控制装置的工作受中央处理器911控制。
像在本实施例中这样，可以提供采用像CCD这样的光接收元件的监视器912，这使得精确掌握受照物906的位置成为可能。
把此系统用作激光照射系统，在精确位置控制的基础上进行激光照射。而且，平台能够被固定成使受照物保持水平或倾斜，这样，激光照射能从垂直方向或倾斜方向进行。
(实施例8)
在本实施例中将参照图32、图33A和33B，描述带有根据本发明的薄膜集成电路器件的ID芯片的结构。图32示出了ID芯片217的原理图，它包括：电源电路214、输入/输出电路215、天线电路216、逻辑电路210、放大器211、时钟发生电路和译码器212、以及存储器213。天线电路216有天线引线201和天线电容器202。
由于ID芯片217通过接收读写器200发射的电磁波218而获得电源，它工作不用自身的电源。当天线电路216接收从读写器200发射的电磁波218时，一个信号作为探测到的输出信号，被包括第一电容器203、第一二极管204、第三二极管207、第三电容器208的输入/输出电路215探测到。此信号被放大器211放大到足够大的幅度，然后被时钟发生电路和译码器212分离成带数据的时钟和指令。举例说，发出的指令被逻辑电路210译码，做出在存储器213中的数据应答并把必要的信息写入存储器中。
应答是根据逻辑电路210的输出通过开关单元209的通/断作出的。这改变了天线电路216的阻抗，使天线电路216的反射率发生变化。读写器200通过监视天线电路216的反射率的变化读出ID芯片的信息。
ID芯片中各电路消耗的电功率由直流电源VDD提供，VDD通过探测被电源电路214接收到的电磁波并使之平滑而产生。电源电路214像输入/输出电路215一样含有第一二极管204、第一电容器203、第二二极管205、第二电容器206，这里，为了给各个电路提供电源，第二电容器206被安排成有足够大的电容值。
图33示出天线电路216和从要用于ID芯片217的电路中抽取出的电源电路214。天线电路216包括天线引线201和天线电容器202。电源电路214含有第一电容器203、第一二极管204、第二二极管205、第二电容器206。
工作不用电池能够成为ID芯片的特点之一。然而，如上所述，ID芯片有一个机制：从读写器200发射的电磁波218被天线电路216获取，并被电源电路214整流而产生直流电源，合并到ID芯片中的电路由直流电源工作。
(实施方式9)
在本实施例中将参照图16-18，描述载有依据本发明的薄膜集成电路器件(例如ID标志或ID标签)的商品管理方法，并描述信息和商品的流动。在本实施例中将描述使用非接触式薄膜集成电路器件的情况。
如图16所示，管理商品的必要信息在从制造商运出产品前或销售商展示商品前输进主计算机。采用传送装置19，例如传送带，让戴有ID标志15的多个商品10(或含有包装商品的盒子、纸箱)通过读写器16，每一个标志15便接收从读写器天线17发射的无线电波，利用从每个ID标志15的天线返回的无线电波把商品信息输入计算机137。在此情况下，可以把读写器直接连接到计算机中。
储存在ID标志15中的有关商品的大量信息可即时输入计算机137中。加之，计算机有处理商品信息的功能的软件。当然，可以用硬件作信息处理。因此，与用常规方法逐一地读出条形码的工作相比，用作信息处理的时间和劳动以及差错都降低了，从而降低了商品管理的负坦。
现在将参照图18简要描述与非接触式薄膜集成电路器件通信的原理。例如，当带有非接触式薄膜集成电路器件132的商品被保存在读写器136上面，非接触式薄膜集成电路器件132的天线电路接收到从读写器136的天线电路发射的无线电波，由于谐振(诸如电磁感应)而在电源电路26中产生电动力。然后，非接触式薄膜集成电路器件132中的薄膜集成电路25(IC芯片)开始把芯片中的信息转换成信号，然后，信号从芯片一边的天线电路发射出去。信号被读写器136的天线电路接收并通过控制器135发射到用于数据处理的主计算机137中。主计算机可以具有像读写器那样的装置。薄膜集成电路器件132的天线电路部分有RF(射频)接口130和非接触接口131，读写器136的天线电路部分有非接触接口133和接口电路134。不过，天线电路部分不限于这些结构。
作为存储器29，举例说，可以采用ROM(只读存储器)、RAM(随机存取存储器)、PROM、EPROM或EEPROM(可电擦除可编程只读存贮器)，或FRAM(FeRAM：铁电随机存取存储器)。在用PROM或EPROM的情况下，除了签发卡，写入是不可能的，而在EEPROM的情况下，写入是可能的。可根据应用情况选用这些存储器。
电源电路29可以含有，例如二极管和电容器，具有将交流电波转变成直流电波的功能。
这是非接触式的一个特点，电源由复绕天线的电磁感应(电磁感应型)，互感(电磁耦合型)，或静电感应(静电耦合型)提供。通过控制该天线的绕组数可以选择待接收的频率。
虽然图中没有显示，称为共处理器(coprocessor)的指令执行单元，特别用来作编码处理，可以连接到CPU。这使编码处理成为可能，码处理对诸如非结算的应用是必要的。
另外，图17示出在生产商(制造商)，销售商和消费者之间的信息和商品流。生产商(制造商)向销售商(诸如零售或批发商)或消费者提供载有薄膜集成电路器件的商品。然后，举例说，销售商能够向生产商(制造商)提供与消费者结算相关的销售信息，例如价格信息、售出的商品数和销售时间。另一方面，消费者能够提供如个人信息这样的购买信息。譬如，通过使用载有薄膜集成电路器件的信用卡或个人读出器等，购买信息能够通过因特网提供给销售商和生产商(制造商)。而且，在销售商能够从消费者获得购买信息时，通过使用薄膜集成电路器件向消费者提供商品信息。这些销售信息和购买信息等是有价值的信息并对未来的市场战略有用。
作为提供广泛的各种信息的手段，有一种方法，用销售商或消费者的阅读器从薄膜集成电路器件读出的信息，通过计算机或网络披露给生产商(制造商)、销售商或消费者。如上所述，广泛的各种信息可以通过薄膜集成电路器件提供给需要信息的方面，薄膜集成电路器件在商品交易和商品管理上也是有用的。
(实施方式10)
在本实施例中将参照图19A-19C，描述根据本发明读出载有薄膜集成电路器件(例如，ID标志或ID标签)的商品信息的方法。在本实施例中将描述运用非接触式薄膜集成电路器件的一个案例。
如图19A所示，载有ID标志的商品172被保存在读写器的主体170的传感器部分171上面。然后，例如，商品的原材料、它的原产地、其生产(制造)工艺的测试结果及其批发过程的历史被显示在显示部分173上，并进而显示如商品说明这样的商品信息。当然，不总是需要读写器带有显示部分，它可以分开提供。此读写器可以放在展示商品的架子上。
如图19B所示，个人便携式信息终端，例如蜂房式电话机180的主体装上像读写器那样的功能，载有ID标志的商品172被保存在主体部分所提供的传感器部分181上面，在显示部分183显示出信息。然后，以同样方法显示商品信息。
如图19C所示，载有ID标志的商品172被保存在连接到个人移动读写器的主体190的传感器部分191上面，信息被提供到显示部分193上。然后，关于商品的信息就这样被显示出来。
虽然在本实施例中描述了非接触型读写器，而在接触型情况下信息也可以在显示部分显示出来。在载有接触型或非接触型薄膜集成电路器件的商品本身也可以被提供给显示部分来显示信息。
这样，与常规射频标签等提供的信息相比，消费者可以自由获得大量的商品信息。当然，用薄膜集成电路器件，商品可以快速而精确地被管理。
根据本发明非接触型薄膜集成电路器件可以距卡读写器(读写器？)2m或少一点(遥远型)，70cm或少一点(邻近型)，10cm或少一点(紧密型)，或数厘米(极紧密型)。考虑到生产现场或制造场所的工作，更喜爱用紧密型或极紧密型的。
通常采用的频率，遥远型的是2.45GHz(微波)，邻近型和紧密型的是13.56MHz，或极紧密型的是4.91MHz或125kHz。增加频率使波长更短，天线的绕组数可以减少。
与接触型薄膜集成电路器件相比，非接触型薄膜集成电路器件不做成与读写器相接触，电源提供和信号的通信无接触地进行。因此，非接触型薄膜集成电路器件不会被损坏成具有极为粗糙的表面，不必担心由于静电等原因造成的错误。而且，很容易操控薄膜集成电路器件，只要把它保存在不复杂结构的读写器上就行。
(实施例11)
在本实施例中将参照图20A-20C和图21A-21C，描述载有根据本发明的薄膜集成电路器件或非接触型薄膜集成电路器件(例如，ID芯片或ID标志)的商品的例子。
图20A示出一张钞票2200(也许是证券、票据或T/C(旅行支票))和一个硬币2202(也许是奖牌等)，有薄膜集成电路器件2201合并在其中。图20B示出一份文件2203，例如电阻证书或家庭注册单，也有薄膜集成电路器件2201合并在其中。图20C示出一本书2205，在其封皮中合并一个薄膜集成电路器件2201。
根据本发明的非接触型或接触型薄膜集成电路器件是很薄的。因此，即使把薄膜集成电路器件结合进上述像纸币、硬币、文件和书籍这样的物品里，功能或设计都不会受损。而且，在非接触型薄膜集成电路器件的情况下，天线与IC集成为一体，这就更容易把薄膜集成电路器件转移到带曲面的商品中。
图21A示出一个结合进薄膜集成电路器件2201的胶囊2207。在胶囊2207的内部制备复绕天线2208，薄膜集成电路器件2201以此天线可与外部的读写器通信。举例说，让人或动物服用胶囊2207，就可以即时获得人或动物的譬如健康情况的信息。
图21B示出结合进薄膜集成电路器件2201的膏药2210。这使普通膏药有可能在其盖子2212的背面(如丝网)提供薄膜集成电路器件2201。这样，本发明就能应用到各种医疗器材上。
图21C示出一个结合进薄膜集成电路器件2201的ID标签2213。把ID标签2213装到商品上，商品的管理就变得很容易。例如，在商品被盗的情况下，通过追踪商品的路径可以很快推断出窃贼。这样，通过提供ID标签，在所谓的可追溯性(在复杂的制作和批发的每一步引起问题的情况下，做出安排，通过追踪路径快速推断原因)方面优越的商品能够被批发。
图21D示出一个ID标志2215，它有薄膜集成电路器件2201装在标志板2217上并与之相结合。在ID标志上写进了商品或服务的信息(例如，物品名称、牌号、商标、商标权人、销售商和制造商)，对某商品(或商品种类)有唯一的ID号码，被指定给巳被结合的薄膜集成电路器件，使之能够容易推断出伪造或违反知识产权如专利和商标，和不公平竞争的违法行为。另外，多得无法在商品或标志的容器上写清楚的大量信息，例如生产地、销售地、质量、原材料、功效、用途、数量、形状、价格、生产方法、使用方向、生产时间、使用时间、失效日期、商品手册、和商品的知识产权信息，可以输入薄膜集成电路器件，以便经营者与消费者可以用简单的读出器存取这些信息。虽然生产商还能轻易改写或删除信息等，但经营者与消费者都不允许改写或删除这些信息。
虽然图中没有显示，举例说，还可以采用对人体或动物没有伤害的金属等制造薄膜集成电路器件，还可以把薄膜集成电路器件混合在食品中以控制饮食。
除上述商品外，薄膜集成电路或非接触型薄膜集成电路器件能够用到各种商品中。
(实施方式12)
在本发明中参照图27A、27B和图28，描述带有显示器件的非接触型ID卡的组态。
图27A示出依据本发明的ID卡的一种组态。图27A所示的ID卡不用接触即向终端器件的读写器发射数据并从该读写器接收数据。参考数字4201指卡体，参考数字4202对应于装在卡体4201上的显示器件的像素部分。
图27B示出包括在图27A所示的卡体4201中的卡衬底4204的结构。用半导体薄膜制备的薄膜集成电路4205和显示器件4206被贴附在卡衬底4204上。薄膜集成电路4205和显示器件4206制作在分开准备的衬底上，然后再转移到卡衬底4204上。作为转移方法，有根据本发明制备多个薄膜集成电路器件的方法，用小真空镊子或针贴附薄膜集成电路器件的方法和利用UV光照射有选择地贴附薄膜集成电路器件的方法。此外，显示器件中的像素部分和驱动电路部分在根据本发明制造出来后也能够被贴附。在说明书中，图中标为4207的薄膜部分是这样一个部分：它包括薄膜集成电路4205和显示器件4206，它们在用半导体薄膜制备出来后被转移到卡衬底。
更进一步，将用单晶半导体制作的IC芯片4211装在卡衬底4204上。在IC卡芯片4211中，制作了集成电路。至于如何装IC芯片4211，没有特别的限制，可以采用例如熟知的COG、引线键合、或TAB等方法。在说明书中，为了与薄膜集成电路4205相区别，在IC芯片4211中制作的集成电路称为单晶集成电路。IC芯片4211通过在卡衬底4204上制备的引线4213电连接到薄膜部分4207。
另外，电连接到IC芯片4211的天线线圈4216也在卡衬底4204上制作。天线线圈4216使利用电磁感应无接触地向终端器件发射数据并从终端器件接收数据成为可能。因此，与接触型ID卡相比，非接触型ID卡不大可能因物理磨耗而受损伤。而且，非接触型ID卡也能用作无接触地管理信息的标签(射频标签)。在非接触型ID卡的情况下，与条形码相比，可管理的信息量显著增大，用条形码也同样能无接触地读出信息。另外，ID卡与终端器件之间能够读出信息的距离与用条形码的情况相比更长。
在图27B所示的例子中，天线线圈4216也在卡衬底4204上制作。但是，分开制作的天线线圈可以装到卡衬底4204上。例如，铜线被绕成双螺旋形状，插在二塑料膜之间，其厚度约为100μm量级，经压制，可以用作天线线圈。或者，可以在薄膜集成电路4205中制作天线线圈。虽然在图27B中，一个ID卡只用一个天线线圈4216，但用多个天线线圈4216也是可以的。
另外，虽然在图27示出了载有显示器件的ID卡的组态，但ID卡并不限于这种结构。并不总有必要提供一个显示器件。不过，提供了显示器件就有可能在显示器件上显示表面照片的数据，与采用打印的情况相比，使其难以转换表面照片。进一步说，能够显示信息而不是表面照片才使之有可能实现高性能ID卡。
对于卡衬底4204，可以采用柔性塑料衬底。作为塑料衬底，可以采用由带极化基团的降冰片烯树脂组成的ARTON(由JSR制造)。另外，还可以用这样一些塑料衬底：例如，聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、多芳基化合物(PAR)、聚对苯二甲酸丁二醇酯(PBT)和聚酰亚胺。
本实施例中，IC芯片4211与薄膜集成电路4205之间的电连接不限于图27B所示的组态。例如，不通过在卡衬底4204上所形成的引线4213的连接，IC芯片4211的端点和薄膜集成电路4205的端点可以用像各向异性导电树脂或焊料这样的材料直接连接。
另外，在图27B中，薄膜集成电路4205与在卡衬底4204上形成的引线4213可以通过引线键合或使用焊料球的倒芯片键合相连接，也可以用各向异性导电树脂或焊料直接连接，或可以用另外的方法连接。
下面，作为一个例子，将描述非接触型ID卡中的IC芯片和薄膜集成电路的功能组态。图28示出了非接触型ID卡的方框图。
参考数字400指输入用的天线线圈，参考数字401指输出用的天线线圈。另外，参考数字402指输入接口，参考数字403指输出接口。各种天线线圈的数目不限于图28所示的数目。从输入天线线圈终端器件输入的交流电源电压和各种信号在输入接口402处被解调或转换成直流，然后再供给各个电路，例如CPU404，ROM405、RAM406、EEPROM407、共处理器408和控制器409。然后，在上述各种电路中处理过或所产生的信号在输出接口403处被调制，并被输出天线线圈发射到终端器件。
在输入接口402，提供整流电路420和解调电路421。从输入天线线圈400输入的交流电源电压在整流电路420中被整流并被作为直流电源电压供给上述各种电路。另外，从输入天线线圈400输入的各种交流信号在解调器电路421中被解调。然后，带有解调成形的波形的各种信号通过通路429供给各种电路。
在输出接口403，提供调制电路423和放大器424。从各电路输入的各种信号在到输出接口403时，被调制电路423调制并被放大或缓冲放大，然后从输出天线线圈发射到终端器件。
图28所示的各种电路仅仅是根据本发明的组态的一个例子。安装在ID卡上的各种电路不限于上述电路。
在图28中，ID卡中的所有处理都受CPU404控制，CPU404中要用到的各种程序存储在ROM405中。共处理器408是一种辅助处理器，帮肋作为主处理器的CPU404工作。RAM406在与终端器件通信期间起缓冲器作用，在数据处理期间被用作工作区。EEPROM407将作为信号输入的数据存储在预定的地址中。
如表面照片这样的图像数据在可改写状态存贮的情况下存储在EEPROM407中，在非可改写状态存贮的情况下存储在ROM405中。或者，用于存储图像数据的存储器可以分开制备。
控制器409将数据，包括与显示器件410的规格一致的图像数据，处理成信号，将处理过的信号作为视频信号提供给显示器件410。而且，控制器409产生Hsync(水平同步)信号、Vsync(垂直同步)信号、时钟信号(CLK)、交流电压(ACCont)。从输入接口402输入的电源电压和各种信号将所产生的信号供给显示器件410。
在显示器件410中，配置：像素部分411，包括每个像素所提供的一个显示元件；扫描行驱动电路412，在像素部分411选择所提供的一个像素；以及信号行驱动电路413，对选中的像素提供给视频信号。
图28示出了利用天线线圈作为非接触型卡的一个例子。然而，非接触型ID卡不限于此例。发光器件(元件？)或光学传感器可以用光来发射与接收数据。
在图28中，输入接口402和输出接口403包括有像整流电路420、解调制电路421或调制电路423这样一些模拟电路，被制作在IC芯片425上。另外，各种电路，例如CPU404、ROM405、RAM406、EEPROM407、共处理器408和控制器409，被制作在薄膜集成电路426上。薄膜集成电路426和显示器件410制作在薄膜部分427。上述组态只是一个例子，本发明不限于此种组态。例如，组态可以有譬如GPS(全球定位系统)功能。虽然显示器件410需要有显示图像的功能，但任何有源的无源的显示器件都可以被采用。例如，小尺寸液晶显示器(LCD)、EL显示器、等离子体显示器等可以根据己知的方法相互分开地制造，显示器可以被贴附。
图28示出了由终端器件的读写器提供电源电压的例子。不过，本发明不限于这种组态。例如，如图31所示，在ID卡中可以提供一块太阳电池1502。或者，可以结合进来像锂电池那样极薄的电池。
(实施例13)
在本实施例中，将参照图29A-29E和图30，描述带有显示器件的接触式ID卡的组态。
图29A所示的ID卡是一种接触式ID卡，它通过电连接在ID卡和终端器件的读写器中提供的连接端发射的接收数据。
参考数字4201指卡体，参考数字4202和参考数字4203分别对应于装在卡体4201上的显示器件的像素部分和装在卡体4201上的薄膜集成电路的连接端。连接端4203被直接连接到终端器件的读写器以便在终端器件与ID卡之间发射和接收数据。
图29B示出了包含在图29A所示的卡体4201内的卡衬底4204的结构。如图27B所示，用半导体薄膜形成的薄膜集成电路4205和显示器件4206被贴附到卡衬底4204上。薄膜集成电路4205和显示器件4206两者均制备在分开制备的衬底上，然后再转移到卡衬底4204上。例如，有一种依照本发明制作多个薄膜集成电路器件并用小真空镊子或针贴附薄膜集成电路器件的方法；还有一种运用UV光照射有选择地贴附薄膜集成电路器件的方法。在说明书中，薄膜集成电路4205和显示器件4206对应于薄膜部分4207。
图29C示出了图29A和29B所示的连接端4203的放大视图。图29D示出了图29C所示的其上制备了连接端4203的印刷接线板4208的背面的放大视图。连接端4203是在印刷接线板4208上制备的，它通过在印刷接线板4208上制备的接触孔4209连接到在印刷接线板4208的背面制备的端点4210。图29C示出了提供八个连接端4203的例子。当然，连接端的数目不限于八个。
在上面制备了连接端4203的印刷接线板4208的背面，提供在其中制备了单晶集成电路的IC芯片4211。IC芯片4211电连接到端点4210。而且，在上面制备了连接端4203的印刷接线板4208的背面，制作用于电连接IC芯片4211的端点4212和薄膜集成电路4205。
图29D示出了用引线键合把IC芯片4211连接到端点4210和端点4212的组态。然而，本发明不限于这种组态。也可以不用引线键合，而采用用焊料球的倒芯片键合或其他方法进行连接。
如图29B所示，通过将印刷接线板4208的背面与卡衬底4204的键合可以把端点4212连接到在卡衬底4204上所形成的引线4213上。IC芯片4211通过引线4213电连接到薄膜部分4207。
图29E是一幅截面视图，说明键合到卡衬底4204上的印刷接线板4208的背面的状态。如图29E所示，通过接触孔4209将连接端4203与端点4210电连接，将IC芯片4211与端点4210和端点4212电连接。再有，制备含例如树脂这样的材料的铸模4214以覆盖IC芯片4211和端点4210。端点4212未被铸模4214完全复盖，以致至少一部分端点4212暴露到铸模4214中。用各向异性导电树脂4215进行端点4212与引线4213的电连接。
在接触型ID卡的情况下，通过终端器件的读写器与连接端之间的电接触，数据从终端器件发射或被终端器件接收。因此，与非接触型ID卡相比，ID卡有稳定的电源供应，通信中途出现故障的风险较小。
本实施例中，IC芯片4211与薄膜集成电路4205的电连接不限于图29B所示的组态。例如，不用通过卡衬底4204上形成的引线4213来连接，IC芯片4211的端点与薄膜集成电路4205的端点可以用像各向异性导电树脂、焊料等材料连接。
另外，在图29B中，薄膜集成电路4205与卡衬底4204上形成的引线4213可以用引线键合或用焊料球的倒芯片键合，也可以用像各向异性导电树脂、焊料等直接连接，或可用另外的方法连接。
下一步，作为例子将描述在接触型ID卡中的IC芯片和薄膜集成电路的功能组态。图30示出了接触型ID卡的方框图。
参考数字430指连接端，参考数字431指接口。各种连接端540线圈的数目不限于图30所示的数目。从连接端430输入的电源电压和各种信号在接口431中被缓冲放大，然后提供给各种电路，例如CPU434、ROM435、RAM436、EEPROM437、共处理器438和控制器439。然后，在上述各种电路中处理或发生的信号在接口电路431中被缓冲放大，并发送到终端器件。在显示器件440中，配置：像素部分441，包括每个像素所提供的一个显示元件；扫描行驱动电路442，在像素部分44选择所提供的一个像素；以及信号行驱动电路413，对选中的像素供给视频信号。
图30所示的各种电路仅仅是依据本发明的组态的一个例子。装在ID卡上的各种电路不限于上面提到的电路。
例如，在图30中，接口431做在IC芯片445中，诸如CPU434、ROM435、RAM436、EEPROM437、共处理器438和控制器439这些电路做在薄膜集成电路446中。在需要更大容量的存储器的情况下，可以在IC芯片445中制作一个以上的ROM435、RAM436和EEPROM437。
图30所示的组态包括IC芯片445、薄膜集成电路446和显示器件440，这只是一个例子，本发明不限于这种组态。例如，该组态可以有像GPS(全球定位系统)这样的功能。虽然显示器件440需要有显示图像的功能，但任何有源和无源的显示器件都可以被采用。例如，小尺寸液晶显示器(LCD)、EL显示器、或等离子体显示器等可以根据己知的方法相互分开地制造，显示器可以被贴附。
如上所述，通过把形成作为IC芯片安装的电路和作为薄膜集成电路安装的电路分开，全部薄膜集成电路器件的成品率可以增加，成本可以下降。进而，在减小IC芯片尺寸的同时能够实现高性能的ID卡。
图30示出了由终端器件的读写器提供电源电压的例子。不过，本发明不限于这种组态。例如，如图31所示，在ID卡中可以提供一块太阳电池1502。或者，可以结合进来像锂电池那样极薄的电池。

Claims (40)

1.一种制作薄膜集成电路器件的方法，包括：
在带有氧化物表面的半导体衬底上形成一剥离层；
在剥离层上形成多个薄膜集成电路器件，在其间插入基底膜；
在多个薄膜集成电路器件之间的边界区刻槽；以及
向槽内引入一种包含卤素氟化物的气体或液体以去除剥离层，分离成多个薄膜集成电路器件。
2.一种制作薄膜集成电路器件的方法，包括：
在带有氧化物表面的半导体衬底上形成一剥离层；
在剥离层上形成多个薄膜集成电路器件，在其间插入基底膜；
在多个薄膜集成电路器件之间的边界区刻槽；
向多个薄膜集成电路器件的上部临时粘结夹具；
向槽内引入一种包含卤素氟化物的气体和液体以去除剥离层，分离成多个薄膜集成电路器件；以及
去除粘结到多个薄膜集成电路器件上的夹具。
3.一种制作薄膜集成电路器件的方法，包括：
在包括上层单晶硅层、含氧化硅和氮化硅之一的层以及下层单晶硅层的SOI衬底上形成多个薄膜集成电路器件；
在多个薄膜集成电路器件之间的边界区刻槽；以及
向槽内引入一种包含卤素氟化物的气体和液体以刻蚀接近薄膜集成电路器件的下层单晶硅的至少一个表面。
4.一种制作薄膜集成电路器件的方法，包括：
在包括上层单晶硅层、含氧化硅和氮化硅之一的层以及下层单晶硅层的SOI衬底上形成多个薄膜集成电路器件；
在多个薄膜集成电路器件之间的边界区刻槽；
向多个薄膜集成电路器件的上部临时粘结夹具；
向槽内引入一种包含卤素氟化物的气体和液体以刻蚀接近薄膜集成电路器件的下层单晶硅的至少一个表面。
去除粘结到多个薄膜集成电路器件上的夹具。
5.如权利要求2的方法，
在那里，夹具用一种其粘结力经UV光照射而降低或丧失的粘结材料粘结。
6.如权利要求4的方法，
在那里，夹具用一种其粘结力经UV光照射而降低或丧失的粘结材料粘结。
7.如权利要求1的方法，
在那里，用线形激光刻划、切割、和以绝缘膜作掩模刻蚀这些方法之一种方法刻槽。
8.如权利要求2的方法，
在那里，用线形激光刻划、切割、和以绝缘膜作掩模刻蚀这些方法之一种方法刻槽。
9.如权利要求3的方法，
在那里，用线形激光刻划、切割、和以绝缘膜作掩模刻蚀这些方法之一种方法刻槽。
10.如权利要求4的方法，
在那里，用线形激光刻划、切割、和以绝缘膜作掩模刻蚀这些方法之一种方法刻槽。
11.如权利要求1的方法，
在那里，在多个薄膜集成电路器件上面制备抗热绝缘膜和抗热带两者之一。
12.如权利要求2的方法，
在那里，在多个薄膜集成电路器件上面制备抗热绝缘膜和抗热带两者之一。
13.如权利要求3的方法，
在那里，在多个薄膜集成电路器件上面制备抗热绝缘膜和抗热带两者之一。
14.如权利要求4的方法，
在那里，在多个薄膜集成电路器件上面制备抗热绝缘膜和抗热带两者之一。
15.如权利要求11的方法，
在那里，抗热绝缘膜包括一种材料，它具有硅键和氧键形成的骨架，并至少包含氢作为替代原子，或至少从氟化物组成的基团、烷基基团及芳香烃中择一作为替代基团。
16.如权利要求12的方法，
在那里，抗热绝缘膜包括一种材料，它具有硅键和氧键形成的骨架，并至少包含氢作为替代原子，或至少从氟化物组成的基团、烷基基团及芳香烃中择一作为替代基团。
17.如权利要求13的方法，
在那里，抗热绝缘膜包括一种材料，它具有硅键和氧键形成的骨架，并至少包含氢作为替代原子，或至少从氟化物组成的基团、烷基基团及芳香烃中择一作为替代基团。
18.如权利要求14的方法，
在那里，抗热绝缘膜包括一种材料，它具有硅键和氧键形成的骨架，并至少包含氢作为替代原子，或至少从氟化物组成的基团、烷基基团及芳香烃中择一作为替代基团。
19.如权利要求1的方法，
在那里，剥离层含有硅作为其主要成份。
20.如权利要求2的方法，
在那里，剥离层含有硅作为其主要成份。
21.如权利要求1的方法，
在那里，基底膜含有氧化硅，氮化硅和氮氧化硅三种材料之一种。
22.如权利要求2的方法，
在那里，基底膜含有氧化硅，氮化硅和氮氧化硅三种材料之一种。
23.如权利要求3的方法，
在那里，基底膜含有氧化硅，氮化硅和氮氧化硅三种材料之一种。
24.如权利要求4的方法，
在那里，基底膜含有氧化硅，氮化硅和氮氧化硅三种材料之一种。
25.如权利要求1的方法，
在那里，卤素氟化物是ClF3(三氟化氯)。
26.如权利要求2的方法，
在那里，卤素氟化物是ClF3(三氟化氯)。
27.如权利要求3的方法，
在那里，卤素氟化物是ClF3(三氟化氯)。
28.如权利要求4的方法，
在那里，卤素氟化物是ClF3(三氟化氯)。
29.一种制作非接触型薄膜集成电路器件的方法，包括：
在带有氧化物表面的半导体衬底上形成一剥离层；
在剥离层上形成多个薄膜集成电路器件，在其间插入基底膜；
在多个薄膜集成电路器件之间的边界区刻槽；
向槽内引入一种包含卤素氟化物的气体或液体以去除剥离层，分离成多个薄膜集成电路器件；以及
在分离的薄膜集成电路器件周围制作天线。
30.一种制作非接触型薄膜集成电路器件的方法，包括：
在包括上层单晶硅层、含氧化硅和氮化硅之一的层以及下层单晶硅层的SOI衬底上形成多个薄膜集成电路器件；
在多个薄膜集成电路器件之间刻槽；
向槽内引入一种包含卤素氟化物的气体和液体以刻蚀接近薄膜集成电路器件的下层单晶硅层的至少一个表面，分离成多个薄膜集成电路器件；以及
在分离的薄膜集成电路器件周围制作天线。
31.如权利要求29的方法，
在那里，卤素氟化物是ClF3(三氟化氯)。
32.如权利要求30的方法，
在那里，卤素氟化物是ClF3(三氟化氯)。
33.如权利要求29的方法，
在那里，天线包含从由Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co和Ti组成的这样一组元素中选用的一个元素。
34.如权利要求29的方法，
在那里，天线包含从由Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co和Ti组成的这样一组元素中选用的一个元素。
35.如权利要求29的方法，
在那，里天线制作在柔性衬底上。
36.如权利要求30的方法，
在那里，天线制作在柔性衬底上。
37.一种非接触型ID标签，包括：
如权利要求29的非接触型薄膜集成电路器件。
38.一种非接触型ID标签，包括：
如权利要求30的非接触型薄膜集成电路器件。
39.一种非接触型ID卡，包括：
如权利要求29的非接触型薄膜集成电路器件。
40.一种非接触型ID卡，包括：
如权利要求30的非接触型薄膜集成电路器件。
CNB2004101019340A 2003-12-19 2004-12-20 薄膜ic和非接触式薄膜ic器件的制法、id标签和卡 Expired - Fee Related CN100385645C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP423888/03 2003-12-19
JP423888/2003 2003-12-19
JP2003423888 2003-12-19

Publications (2)

Publication Number Publication Date
CN1638094A true CN1638094A (zh) 2005-07-13
CN100385645C CN100385645C (zh) 2008-04-30

Family

ID=34708769

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101019340A Expired - Fee Related CN100385645C (zh) 2003-12-19 2004-12-20 薄膜ic和非接触式薄膜ic器件的制法、id标签和卡

Country Status (2)

Country Link
US (2) US7271076B2 (zh)
CN (1) CN100385645C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065186A (zh) * 2011-10-20 2013-04-24 上海飞乐音响股份有限公司 一种基于滴塑封装的非接触式ic卡制造方法
CN101740495B (zh) * 2008-11-20 2014-03-12 株式会社半导体能源研究所 柔性半导体装置的制造方法
TWI625993B (zh) * 2016-06-02 2018-06-01 欣興電子股份有限公司 線路板結構的製造方法
US10070536B2 (en) 2016-07-05 2018-09-04 Unimicron Technology Corp. Manufacturing method of circuit board structure

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
US7130234B2 (en) * 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7566640B2 (en) 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7436032B2 (en) * 2003-12-19 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit
US7975926B2 (en) * 2003-12-26 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Paper money, coin, valuable instrument, certificates, tag, label, card, packing containers, documents, respectively installed with integrated circuit
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US7508305B2 (en) * 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
CN1910600B (zh) * 2004-01-23 2011-12-14 株式会社半导体能源研究所 Id标记、id卡和id标签
CN1910598A (zh) * 2004-01-23 2007-02-07 株式会社半导体能源研究所 膜状物品及其制作方法
KR101127888B1 (ko) * 2004-02-06 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로의 제조방법 및 소자 기판
KR101219748B1 (ko) * 2004-03-22 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로 제작방법
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101020661B1 (ko) 2004-06-02 2011-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
WO2006006636A1 (en) 2004-07-14 2006-01-19 Semiconductor Energy Laboratory Co., Ltd. Wireless processor, wireless memory, information system, and semiconductor device
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1803154B1 (en) * 2004-09-09 2010-08-04 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US9953259B2 (en) * 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
WO2006043685A1 (en) * 2004-10-19 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
CN100592520C (zh) * 2004-10-22 2010-02-24 株式会社半导体能源研究所 半导体器件及包括其的显示装置
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7429864B2 (en) * 2004-12-17 2008-09-30 Hewlett-Packard Development Company, L.P. Systems and methods for rectifying and detecting signals
CN101950748B (zh) * 2005-01-28 2013-06-12 株式会社半导体能源研究所 半导体器件和制造它的方法
US20060191991A1 (en) * 2005-02-02 2006-08-31 Randy Huang Tag writing and reading method for semiconductor product
JP4867915B2 (ja) * 2005-02-16 2012-02-01 株式会社日立製作所 電子タグチップ
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI413152B (zh) 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法
US8783577B2 (en) * 2005-03-15 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
CN101151544B (zh) * 2005-03-28 2011-08-03 株式会社半导体能源研究所 半导体器件、其制造方法、及其测量方法
WO2006118293A1 (en) 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7688272B2 (en) * 2005-05-30 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101216125B1 (ko) * 2005-05-31 2012-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7485511B2 (en) * 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
KR101152141B1 (ko) * 2005-06-08 2012-06-15 삼성전자주식회사 액정표시패널과 액정표시패널의 제조방법
US7638372B2 (en) 2005-06-22 2009-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7687327B2 (en) 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
US7863154B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7776656B2 (en) * 2005-07-29 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1920459A4 (en) * 2005-08-12 2012-07-25 Semiconductor Energy Lab PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT
EP1952312B1 (en) * 2005-10-14 2012-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
WO2007054869A1 (en) * 2005-11-11 2007-05-18 Koninklijke Philips Electronics N.V. Method of manufacturing a plurality of semiconductor devices and carrier substrate
CN101305315B (zh) * 2005-11-11 2010-05-19 株式会社半导体能源研究所 形成具有功能性的层的方法及半导体器件的制造方法
WO2007063786A1 (en) * 2005-11-29 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Antenna and manufacturing method thereof, semiconductor device including antenna and manufacturing method thereof, and radio communication system
EP1818860B1 (en) 2006-02-08 2011-03-30 Semiconductor Energy Laboratory Co., Ltd. RFID device
US7691691B1 (en) 2006-05-23 2010-04-06 Kovio, Inc. Semiconductor device and methods for making the same
US20080029046A1 (en) * 2006-05-25 2008-02-07 Welles Robert D Hot water reclaimer
DE102006033713A1 (de) 2006-05-30 2007-12-06 Osram Opto Semiconductors Gmbh Organisches lichtemittierendes Bauelement, Vorrichtung mit einem organischen lichtemittierenden Bauelement und Beleuchtungseinrichtung sowie Verfahren zur Herstellung eines organischen lichtemittierenden Bauelements
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7832647B2 (en) * 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7898610B2 (en) * 2006-06-30 2011-03-01 Lg. Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI570900B (zh) 2006-09-29 2017-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US7605054B2 (en) * 2007-04-18 2009-10-20 S.O.I.Tec Silicon On Insulator Technologies Method of forming a device wafer with recyclable support
US8698697B2 (en) 2007-06-12 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2009033727A (ja) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
EP2174343A1 (en) * 2007-06-28 2010-04-14 Semiconductor Energy Laboratory Co, Ltd. Manufacturing method of semiconductor device
US8154456B2 (en) 2008-05-22 2012-04-10 Philtech Inc. RF powder-containing base
US8188924B2 (en) 2008-05-22 2012-05-29 Philtech Inc. RF powder and method for manufacturing the same
CN103500700B (zh) * 2008-06-06 2016-06-08 株式会社半导体能源研究所 半导体装置的制造方法
EP2366271B1 (en) * 2008-11-25 2019-03-20 Thin Film Electronics ASA Printed antennas, methods of printing an antenna, and devices including the printed antenna
TWI654754B (zh) 2008-11-28 2019-03-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
WO2010111601A2 (en) 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
KR101102685B1 (ko) * 2009-11-27 2012-01-05 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
KR101102684B1 (ko) * 2009-11-27 2012-01-05 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
US9490179B2 (en) 2010-05-21 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
WO2013095546A1 (en) * 2011-12-22 2013-06-27 Intel Corporation 3d integrated circuit package with through-mold first level interconnects
KR101594484B1 (ko) * 2012-11-20 2016-02-16 제일모직주식회사 이방성 도전 필름 및 반도체 장치
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9552977B2 (en) * 2012-12-10 2017-01-24 Intel Corporation Landside stiffening capacitors to enable ultrathin and other low-Z products
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
CN103325678B (zh) * 2013-05-20 2015-10-28 扬州晶新微电子有限公司 集成电路2微米厚铝刻蚀工艺方法
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
TWI642094B (zh) 2013-08-06 2018-11-21 半導體能源研究所股份有限公司 剝離方法
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
US9427949B2 (en) 2013-12-03 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and stack manufacturing apparatus
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
US11177561B2 (en) * 2014-09-24 2021-11-16 Checkpoint Systems, Inc. Protected RFID antenna
KR102472238B1 (ko) 2014-10-17 2022-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 및 발광 장치의 제작 방법
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
CN108738377B (zh) 2015-07-30 2020-11-10 株式会社半导体能源研究所 发光装置的制造方法、发光装置、模块及电子设备
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
TWI747288B (zh) * 2019-12-12 2021-11-21 友達光電股份有限公司 晶片
CN112241779B (zh) * 2019-12-12 2023-05-12 友达光电股份有限公司 电子装置
US11050144B1 (en) * 2020-05-08 2021-06-29 W. L. Gore & Associates, Inc. Assembly with at least one antenna and a thermal insulation component
JP2022099100A (ja) * 2020-12-22 2022-07-04 富士フイルム株式会社 処理回路モジュール、及び非接触式通信媒体の製造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2032125A1 (en) 1990-02-22 1991-08-23 John A. Miller Repositionable adhesive tape
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US7075501B1 (en) * 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5378536A (en) * 1991-04-08 1995-01-03 Minnesota Mining And Manufacturing Company Repositionable adhesive tape
US6168829B1 (en) 1993-01-21 2001-01-02 Moore Business Forms, Inc. Double faced tape with repositional adhesive
JP2950106B2 (ja) 1993-07-14 1999-09-20 松下電器産業株式会社 光素子実装体の製造方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JPH07307386A (ja) * 1994-05-12 1995-11-21 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0896959A (ja) 1994-09-27 1996-04-12 Sumitomo Electric Ind Ltd 有機エレクトロルミネッセンス素子
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JPH0963770A (ja) 1995-08-24 1997-03-07 Kemipuro Kasei Kk 単層型白色発光有機ｅｌ素子
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) * 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US5987740A (en) * 1996-10-22 1999-11-23 Vlt Corporation Laser machining of molded assemblies
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3899566B2 (ja) * 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
JP3443263B2 (ja) 1997-01-09 2003-09-02 三洋電機株式会社 情報記憶媒体の製造方法
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6199533B1 (en) * 1999-02-01 2001-03-13 Cummins Engine Company, Inc. Pilot valve controlled three-way fuel injection control valve assembly
US7166500B2 (en) * 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4068219B2 (ja) * 1997-10-21 2008-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
DE60014377T2 (de) * 1999-02-24 2006-03-02 Hitachi Maxell, Ltd., Ibaraki Integrierte schaltung und ihre herstellung, und auf einem informationsträger montierte integrierte schaltung
JP2001030403A (ja) 1999-07-16 2001-02-06 Three M Innovative Properties Co 多層構造基材及び粘着フィルム
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US20010053559A1 (en) 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP4524561B2 (ja) 2001-07-24 2010-08-18 セイコーエプソン株式会社 転写方法
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP2003197881A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
JP4211256B2 (ja) * 2001-12-28 2009-01-21 セイコーエプソン株式会社 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器
JP3753421B2 (ja) 2002-01-17 2006-03-08 リンテック株式会社 半導体ウエハの加工方法
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7566640B2 (en) * 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
KR101127888B1 (ko) * 2004-02-06 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로의 제조방법 및 소자 기판
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740495B (zh) * 2008-11-20 2014-03-12 株式会社半导体能源研究所 柔性半导体装置的制造方法
CN103065186A (zh) * 2011-10-20 2013-04-24 上海飞乐音响股份有限公司 一种基于滴塑封装的非接触式ic卡制造方法
TWI625993B (zh) * 2016-06-02 2018-06-01 欣興電子股份有限公司 線路板結構的製造方法
US10070536B2 (en) 2016-07-05 2018-09-04 Unimicron Technology Corp. Manufacturing method of circuit board structure

Also Published As

Publication number Publication date
CN100385645C (zh) 2008-04-30
US7465647B2 (en) 2008-12-16
US20050148121A1 (en) 2005-07-07
US7271076B2 (en) 2007-09-18
US20080009125A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
CN1638094A (zh) 薄膜集成电路器件及非接触式薄膜集成电路器件的制造方法
CN1655187A (zh) Id标号,id标签和id卡
CN1894796A (zh) 薄膜集成电路器件的制造方法,非接触薄膜集成电路器件及其制造方法,以及包含非接触薄膜集成电路器件的id标签和硬币
CN1734750A (zh) 制造薄膜集成电路和元件衬底的方法
CN1914735A (zh) 薄膜集成电路的制造方法和元件基片
CN1652151A (zh) 半导体器件
CN1910600A (zh) Id标记、id卡和id标签
CN1922727A (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
CN1934707A (zh) 制造集成电路的方法
CN1655186A (zh) 半导体器件
CN101064333A (zh) 存储器件以及半导体器件
CN1519775A (zh) 卡以及利用该卡的记帐系统
CN1873950A (zh) 半导体装置及其制造方法
CN1770474A (zh) 半导体器件及其制造方法
CN1873998A (zh) 半导体器件及其制造方法
CN1947132A (zh) 产品管理系统
US20110244656A1 (en) Integrated circuit device and manufacturing method thereof
CN1697187A (zh) 半导体集成电路、半导体器件和半导体集成电路的制造方法
CN1517948A (zh) 智能卡以及利用该智能卡的记帐系统
CN1753166A (zh) 半导体器件及其制造方法和电器
CN101064320A (zh) 半导体器件及其制造方法
CN1893033A (zh) 制造半导体器件的方法
CN1716539A (zh) 掺杂装置
CN1523668A (zh) 半导体器件
CN1893139A (zh) 存储设备和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080430

Termination date: 20211220