CN1647424B - 通信系统中的同步 - Google Patents

通信系统中的同步 Download PDF

Info

Publication number
CN1647424B
CN1647424B CN03808174.1A CN03808174A CN1647424B CN 1647424 B CN1647424 B CN 1647424B CN 03808174 A CN03808174 A CN 03808174A CN 1647424 B CN1647424 B CN 1647424B
Authority
CN
China
Prior art keywords
clock
module
input
counter
client
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN03808174.1A
Other languages
English (en)
Other versions
CN1647424A (zh
Inventor
约翰·D.·波特
本尼迪克特·R.·弗里曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Broadband Network Group Ltd
Original Assignee
Cambridge Broadband Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Broadband Ltd filed Critical Cambridge Broadband Ltd
Publication of CN1647424A publication Critical patent/CN1647424A/zh
Application granted granted Critical
Publication of CN1647424B publication Critical patent/CN1647424B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0028—Local loop
    • H04J2203/003—Medium of transmission, e.g. fibre, cable, radio
    • H04J2203/0035—Radio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0046—User Network Interface
    • H04J2203/005—Terminal equipment, e.g. codecs, synch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
    • H04L2012/5607—Radio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Abstract

一种用于从一个源模块(4)通过网络向一个终端模块(8)发送同步数据的分组交换通信系统，上述网络包括经由传输链路(2，6，9)互连的多个模块(4，5，7，8)，每个模块都以标称频率的时钟工作，但该时钟不同步于其他模块的时钟，每个模块具有单个输入端和一个或多个输出端，其中，所有的输出端都互相锁相，但不同步于输入端。本系统包括用于确定每个模块的输入时钟和输出时钟之间的累积相差的装置(405，504)，以及用于向网络中的终端模块(8)发送该累积相差的装置(5，7)。利用在终端模块(8)所接收的累积相差，将终端模块的输出时钟锁定于源模块的输入时钟。

Description

通信系统中的同步
技术领域
本发明涉及分组交换通信系统，并涉及用于在这样的系统中恢复时钟信号的方法。
背景技术
异步传输模式(ATM)是一种基于分组的传输媒介，它被设计成能同时承载宽范围的业务类型。各种通信网络，特别是固定的无线接入系统(FWA)可以使用ATM作为它们的模块之间的传输媒介以及通过空中链路的传输媒介。人们所希望的是，这样的系统应当被安排成灵活的，并且能在具有可变拓扑结构的宽范围架构中进行部署。为了使成本最小化，ATM的物理接口类型可以是ATM用户网络接口(ATM UNI)，后者将ATM 155 SONET同步光纤接口转换为有线的UTOPIA异步接口。这种设计选择的缺点之一就是在各模块之间失去物理层同步。这意味着在该网络中不存在端到端的同步。
在一个典型的简单FWA系统中，可以在3种不同步的独立链路中，在基站(AP)以及客户户内设备(SU)之间传送数据流：经由ATM 155，由基站多路复用器(AP-Mux)向基站户外单元(AP-ODU)，经由无线链路由AP-ODU到客户户内设备(SU-ODU)，以及经由ATM 155或ATM 25，由SU-ODU到客户户内设备的户内控制单元(SU-ICU)。每一条链路，例如从AP-Mux到AP-ODU的链路，都具有用于该链路的一个共同的参考频率，即物理层符号速率，但这个时钟是浮动的，即，没有能力将它锁定于另外的参考(频率)。因此，在跨越任何一个网络节点时，数据都是从一个物理层被传送到另一个物理层。
用于固定的无线接入系统所支持的所期望的业务类型之一就是准同步数字系列(PDH)业务，特别是国际电信联盟电信标准化部门(ITU-T)的G703E1业务。这是一种要求网络同步于国际标准(例如ITU-T G.823)的同步业务。为了实现这一点，提出了两种解决方案。第一种解决方案就是建立一个在网络的所有接口点上都能得到的公共参考时钟，其中，E1来源于该网络或者被该网络所转发。第二种解决方案就是令传输网络将同步信息连同数据一起传送，同时再生一个可跟踪于一个网络参考定时的输出时钟。第一种解决方案要求一个在整个网络中都能得到的高容差的并且是昂贵的时钟。对固定的无线接入网络来说，第二种解决方案是唯一的节省成本的解决方案。
典型地，一个FWA系统将把所有的物理层时钟都锁定于同步源，即，每一个节点都恢复来自输入链路的时钟，并使用该时钟来锁定一个锁相环，后者驱动输出链路。这样一来，在这个系统中的所有时钟都被锁相。然而，从下列两方面来看，这是代价昂贵的：一是附加电路，二是若参考时钟受到特别大的噪声干扰，则容易引起各种无线链路问题。
发明内容
本发明提供一个用于从源模块通过网络向终端模块传输同步数据的分组交换通信系统，上述网络包括经由传输链路互连的多个模块，每个模块都以标称频率的时钟工作，该时钟不同步于其他模块的时钟，并且每个模块具有单个输入端和一个或多个输出端，其中，所有的输出端都互相锁相，但不同步于该输入端，该系统包括用于确定每个模块的输入时钟和输出时钟之间的累积相差的装置，用于向网络中的终端模块发送累积相差的装置，以及用于利用在终端模块所接收的累积相差，将终端模块的输出时钟锁定为源模块的输入时钟的装置。
在一个根据本发明的系统中，对每一条链路相对于它的相邻链路的相对漂移进行跟踪，而不是尝试去同步每一条ATM链路，并且使用所跟踪的相对漂移，对将被锁定于输入时钟的最后输出时钟进行校正。
该确定装置可以包括一个第一计数器，用于对输入信号时钟的时钟周期进行计数，一个第二计数器，用于对输出信号时钟的时钟周期进行计数，以及用于同时读出第一和第二计数器的计数的装置。
相对于使用真正的模拟相位检测器的情形来说，本装置的优点是能够随着时间保持对累积相差的跟踪。常规的模拟相位检测器仅指示瞬时的相差，并且不能给出关于累积相差或漂移(即累积相差的)的信息。使用计数器的缺点是仅能得到各计数器的整数个周期的相位分辨率。
本系统还可以包括一个锁存器，用以存储对较高频率时钟进行计数的计数器的计数，该计数通过较低频率时钟的沿被计时到锁存器。
通过在较低频率时钟的跳变点上，将该计数计时倒锁存器，定时分辨率就是较高频率时钟的定时分辨率。例如，在一个具有ATMSONET和E1链路的系统中，可得到的两个时钟分别为19.44MHz和2.048MHz。通过在2.048MHz时钟的跳变点上将19.44MHz的计数器(的内容)计时到锁存器，就能按照19.44MHz周期(或者51.4ns)的精度，而不是按照2.048MHz周期(或者488ns)的精度，来测量相位。
除了计数器以外，若再使用一个模拟相位检测器，就能得到累积相差的更加精确的测量，各计数器被用来确定模拟相位检测器(从360°到0°)已经环绕(wrap)了多少次。同时该模拟相位检测器给出瞬时的相差。
本发明还提供一种用于恢复在一个分组交换通信网络中的时钟信号的方法，该网络包括经由各传输链路互连的多个模块，每个模块都以标称频率的时钟进行工作，但该时钟不同步于其他模块的时钟，并且每个模块具有单个输入端和一个或多个输出端，其中，所有的输出端都互相锁相，但不同步于该输入端，本方法包括下列各步骤：
a)确定每个模块的输入时钟和输出时钟之间的累积相差，
b)向终端模块发送确定的累积相差，以及
c)利用在终端网络中所接收的累积相差，恢复在该网络的源模块处的时钟。
本方法基于这样的理解，即，不需要对该网络中的每一个模块(或节点)的输入和输出时钟进行锁相，但是，若在每一个模块中测得累积的相差并向终端模块进行发送，则有可能使用所测得并发送的介于每一个模块的输入和输出时钟之间的累积的相差，来将终端模块的输出时钟锁定于源模块的输入时钟。
附图说明
通过以下借助于实例的关于本发明的各实施例的说明并参照附图，将使本发明的上述的以及其他的各项特征和优点变得更加明显。
图1以方框图的形式，表示根据本发明的一个通信网络的第一个实施例，
图2以方框图的形式，表示根据本发明的一个通信网络的第二个实施例，
图3以方框图的形式，表示根据本发明的一个通信网络的第三个实施例，
图4以方框图的形式，表示用于一个基站以及一个客户户内设备的一个户内控制单元的一个实施例，
图5以方框图的形式，表示用于一个基站以及一个客户户内设备的一个户外单元的一个实施例，
图6表示用于ATM 155传输媒介的一个基站以及一个客户户内设备的户外单元中的计数器的结构，
图7表示用于ATM 25传输媒介的一个基站以及一个客户户内设备的户外单元中的计数器的结构，
图8表示用于ATM 155传输媒介的一个基站以及一个客户户内设备的户内控制单元中的计数器的结构，
图9表示用于ATM 25传输媒介的一个基站以及一个客户户内设备的户内控制单元中的计数器的结构，
图10是一份流程图，表示用以将计数器值转换为一个相差的处理过程，
图11以方框图的形式，表示用于根据本发明的系统的一个多路复用器的第一实施例，
图12以方框图的形式，表示用于根据本发明的系统的一个多路复用器的第二实施例，
图13以方框图的形式，表示根据本发明的一个通信网络的第四个实施例，
图14以方框图的形式，表示根据本发明的一个通信网络的第五个实施例，
图15以方框图的形式，表示根据本发明的一个通信网络的第六个实施例，
图16以方框图的形式，表示根据本发明的一个通信网络的第七个实施例，
图17以方框图的形式，表示根据本发明的一个通信网络的第八个实施例，
图18以方框图的形式，表示根据本发明的一个通信网络的第九个实施例，
图19以方框图的形式，表示根据本发明的一个通信网络的第十个实施例，
图20以方框图的形式，表示根据本发明的一个通信网络的第十一个实施例，
图21以方框图的形式，表示根据本发明的一个通信网络的第十二个实施例，
图22以方框图的形式，表示根据本发明的一个通信网络的第十三个实施例，
图23表示介于两个时钟信号之间的瞬时的和累积的相差。
具体实施方式
图1以方框图的形式，表示根据本发明的一个通信网络的第一实施例。如图1所示，该通信系统包括一个具有基站1的网络，基站1经由一条无线链路2跟多个客户户内设备进行通信，客户户内设备其中之一示于图3。基站1包括一个户内控制单元4以及一个户外单元5。户内控制单元4经由光纤链路6跟户外单元5进行通信。客户户内设备包括一个户外单元7以及一个户内控制单元8，它们通过光纤链路9被连接在一起。介于基站的户内控制单元4以及户外单元5之间的数据通信的时钟频率约为155.52MHz，后者被锁定于一个19.44MHz的时钟。介于基站的户外控制单元5以及客户户内设备的户外单元7之间的时钟频率约为3.5GHz，后者被锁定于一个40MHz的时钟。当传输模式为ATM 155时，介于客户户内设备的户外单元7以及户内控制单元8之间的数据传输的时钟频率约为155.52MHz，后者被锁定于一个19.44MHz的时钟，或者当传输媒介为ATM 25时，约为32kHz。然而，在ATM 25的案例中，数据速率仅为25Mbits/s，并且所发送的参考时钟为8kHz，后者是从32MHz时钟通过分频而导出的。上述频率仅仅是一些实例，并且取决于基站的一些特定的实施例以及所使用的各项传输标准和协议。本发明并不局限于所给出的这些实例，并且可以应用于具有不同拓扑结构以及使用不同的传输标准和协议的各种网络。
所有这3个时钟都是互相独立的，这就是说，它们互相之间是浮动的。每一个时钟都从一个单独的晶体振荡器中导出。这些晶体振荡器最好是不采用高精度的，这就是说，由于成本上的考虑，不采用恒温控制的晶体振荡器，并且，其结果是，每一个振荡器的频率将随着温度、晶体的老化等因素而发生改变。
图1表示一个实施例，其中，待发送的PDH业务明确地符合国际电信联盟电信标准化部门(ITU-T)的G703E1规程。这是一种同步业务，它要求网络同步于各项国际标准，例如，ITU-T G823标准。这意味着，位于输出端11的数据时钟必须被锁定于输入端10的数据时钟。为了做到这一点，在各模块4、5、7和8中的每一个确定介于不同时钟之间的累积相差。户内控制单元4每秒钟都向所有的客户户内设备的户内控制单元8发送一个ATM信元。该ATM信元含有在基站1的户内控制单元4以及户外单元5中确定的累积相差值。位于客户户内设备3的户内控制单元8也通过传输链路9获得在户外单元7处测得的累积相差，并且知道在户内控制单元8处的累积相差。从这些累积相差它就能计算介于输入端10的数据时钟以及由户内控制单元8产生的数据时钟之间的相对漂移和频率偏移。然后，它使用一个控制电路来控制在户内控制单元8里面的一个时钟发生器，使之跟被施加于输入端10的数据时钟同步。
因此，若每一个网络模块都被认为是一个具有一个输入连接和多个输出连接的黑箱，其中，所有的输出连接都互相锁相，但完全地不同步于输入连接，则仅需在每一级测量介于输入时钟和输出时钟之间的累积相差，并将此项信息送往在网络中的最后终端级。然后，该最后终端级就能从这些相差计算出为了将它的输出时钟的频率锁定于网络的输入端的数据时钟所需的校正量。
图4和5以方框图的形式，表示适用于图1的户内控制单元4和8以及户外单元5和7的各户内控制单元和各户外单元的各实施例。如图4所示，户内控制单元具有一个输入端401，它被连接到一个接口电路402。接口电路402可以被实现为一块集成电路，例如可以从达拉斯半导体公司购得的参考型号为DS 2418的集成电路。该电路取出一组E1数据信号并提取其数据时钟，同时将该数据送往一个异步接口403。该数据被微处理器404读出，后者将该数据组合为适当的ATM信元以便传输。该接口电路402还有一个输出端，它被连接到一个计数器方框405。由接口电路402产生的时钟输出将具有2.048MHz的标称频率，并且将被锁定于被施加到输入端401的数据源所产生的时钟。产生19.44MHz的标称频率的时钟发生器406(的输出)被馈送到一个接口电路407。该接口电路可以被实现为一块集成电路，例如由PMC Sierra公司生产的参考型号为PM 5350的集成电路。该电路被设计为跟一个同步光学网络(SONET)建立接口。接口电路407具有一个使用UTOPIA协议的异步接口408。微处理器404将它所产生的各ATM信元馈送到UTOPIA接口，以便经由输出端409进行上传。当用于图1所示的系统中时，输出409被馈送到光纤链路6。接口电路407还具有一个时钟输出，它重复时钟发生器406的频率。应当理解，虽然由于它是从一个晶体振荡器导出的，所以它在频率上具有相当高的精度，但是，时钟发生器406不同步于在被施加到输入端401的数据源处的时钟发生器。这个输出被馈送到计数器405。计数器405对来自这些接口电路402和407的时钟脉冲进行计数，同时微处理器404按照1秒的时间间隔读出各时钟计数。然后，它把它们组合为一个ATM信元，以便在网络上进行发送。这就是在这个实施例中，用于测量介于来自接口单元402的时钟输出(即，被施加到输入端401的E1数据时钟)以及时钟发生器406之间的累积相差的方法。应当理解，本发明并不局限于此种确定累积相差的特定方法。
图5以方框图的形式，表示户外单元5和7的各实施例。该户外单元具有一个输入端501，它被连接到光学链路6。输入端501被连接到一个接口电路502，它可以是由PMC Sierra公司设计和销售的参考型号为PM 5350的集成电路。如同接口电路407那样，接口电路502具有一个根据UTOPIA协议进行工作的异步数据输出端503。接口电路503也从被施加到输入端501的数据输入中导出一个时钟，并将这个时钟输出到一个计数器阵列504。一个时钟发生器505，它可以是一个工作在40MHz的标称频率上的晶体振荡器，并且它不同步于数据输入端501的时钟，被馈送到各计数器504，同时也被馈送到一个射频模块506和一个调制解调器507。媒体访问控制器508从UTOPIA接口取出各ATM信元，并将它们施加到调制解调器507，在这里，它们被适当地进行处理，以便施加到射频模块506，然后，射频模块506将它们从输出端509经由空中链路2发送出去。媒体访问控制器508还按照1秒的时间间隔读出计数器508的内容，以便将其插入到ATM信元之中，后者将累积相差发送到网络上的终端模块。
位于客户户内设备3的户外单元7在输入端510接收由基站发送的数据。射频模块506以及调制解调器507处理已接收的信号，并且调制解调器507将数据馈送到媒体访问控制器508。媒体访问控制器508根据从调制解调器507接收的信号产生一组控制信号，后者被馈送到控制电路511，以便将时钟发生器505锁定于基站1的户外单元5的时钟发生器505。这就是说，户外单元7的时钟被锁定于户外单元5的时钟。在媒体访问控制器508处接收的数据被馈送到UTOPIA接口503，并且通过输出端512，经由接口电路502被馈送到光纤链路9。在本案例中，假定SONET数据链路9由户内控制单元8进行控制，并且在本案例中，用于接口电路502的19.44MHz时钟是从输入端501导出的。再有，媒体访问控制器508将按照1秒的时间间隔来读出计数器的计数，同时这个数据将经由UTOPIA接口、通过链路9被发送到户内控制单元8。
在户内控制单元8，经由输入端410通过链路9接收数据(图4)，并且由微处理器404从UTOPIA接口读出。微处理器404将接收数据，这些数据表示经由各ATM信元发送过来的介于在基站户内控制单元以及户外单元中的不同的浮动时钟发生器之间的累积相差，还将从媒体访问控制器508接收来自户外单元7的相位信息。一个电压控制晶体振荡器(VCO)411产生一个标称频率为2.048MHz的时钟输出，后者被设计成必须锁相于位于输入端10的输入数据的2.048MHz的时钟，以便在输出端11能够以同步方式再现在输入端10处接收的E1数据。VCO 411的输出经由接口电路402，连同时钟406的输出一起，被馈送到各计数器405。微处理器使用这些计数器的输出，连同从各模块4、5和7接收的那些，来计算介于VCO 411的输出以及位于输入端10的数据时钟之间的累积相差。然后，微处理器404产生一组适当的信号，并将其馈送到控制电路412，后者将振荡器411的频率拖曳回来，使得介于它以及被施加到基站1的输入端10的数据信号的输入时钟之间的累积相差被减少到一个最小值。由微处理器404将准备在输出端送出的、来自输入端10的被发送的数据送往数据接口403，并通过接口电路402送往一个输出端413，输出端413被连接到该网络的输出端11。这样一来，虽然在不同模块中的各个时钟彼此不同步，也能通过网络来发送E1数据。
在上述实施例中，已经使用了各个计数器，而不是真正的模拟相位检测器。其主要的原因是这些计数器能随时跟踪累积的相位，而传统的模拟相位检测器仅给出关于瞬时相差的信息，并不能给出关于累积的相差或漂移的信息。使用计数器的缺点是只能得到相当于各计数器的整数个周期的相位分辨率。有可能(同时)使用计数器和模拟相位检测器二者，以便给出具有更高精度的瞬时相位值以及累积相位二者。又一个可供替代的方案使用一个模拟相位检测器和一个计数器，后者对模拟相位检测器从360°环绕到0°的次数和方向进行计数，以保持累积的相差或漂移的记录。
图6和7表示针对不同的ATM标准的、用于户外单元5和7的计数器方框504的结构。用于ATM 155系统的计数器结构示于图6。从接口电路502导出19.44MHz时钟601，并将其送往分频器602，后者对该时钟进行2,430∶1的分频，以产生8kHz的输出。40MHz时钟505被施加到一个16位计数器603，其16位输出被连接到一个16位锁存器604的各个D输入端。来自分频器602的8kHz的输出被送往16位计数器605。8kHz时钟还被用来将16位计数器603的输出锁存到16位锁存器604。然后，分别从各输出端606和607读出计数器的各输出，作为Q1和Q2。
示于图7的ATM 25传输方式的结构相同于ATM 155传输方式，所不同的是时钟601的频率以及分频器602的分频比。在本案例中，时钟601具有32MHz的频率以及分频器602具有4,000∶1的分频比。这样就能在分频器602的输出端再次产生一个8kHz的时钟。
如同本领域的技术人员所熟知的那样，ATM 25链路具有25Mb/s的数据速率，但是被锁定于一个32MHz的时钟。为了使链路的两端实现同步，在25Mb/s的数据流中发送一个8kHz的时钟，该8kHz的时钟是通过对32MHz时钟进行分频而导出的。
图8和9表示用于户内控制单元4和8的计数器方框405的结构。图8表示用于ATM 155系统的计数器方框的结构。作为2.048MHz E1时钟的时钟701被送往32位计数器702。19.44MHz SONET时钟被送往一个32位计数器704，其32路输出被送往一个32位锁存器705的各个D输入端。由E1时钟701将计数器704的各路输出锁存到32位锁存器705。分别将计数器702和705的各路输出送往输出端706和707，作为输出Q3和Q4。图9表示用于ATM 25各项业务的计数器方框的结构。该计数器结构相同于图8，所不同的是时钟701是一个8kHz时钟，而时钟703是一个2.048MHz的E1时钟。
可以看出，如图8和9所示的各户内控制单元的计数器的结构基本上类似于如图6和7所示的各户外单元。仅有的显著差别就是在各户外单元中分频器602的出现。还要注意到，较慢的时钟将较快的时钟计数器锁存到16位或32位的锁存器。这意味着较低频率的时钟的一个跳变点被用来锁存较高频率的时钟计数。这样一来，就有可能使相位测量的精度达到较高频率时钟的一个周期。被媒体访问控制器508读出的计数器输出Q1和Q2就是当前8kHz时钟的计数以及在8kHz时钟的一个上升沿的瞬间所取出的40MHz计数器的一个快照。8kHz时钟大约每8秒钟回零一次，并且40MHz计数器每1.6ms回零一次(这是指16位计数器在两种不同的时钟频率下，从全0到全1再回到全0所经历的时间-译者)。由此导致每秒钟向客户户内设备的户内控制单元8送一次读数，客户户内设备的户内控制单元使用输出Q1对Q2进行解绕(unwrap)处理，后者已经在各读数之间环绕了610或611次。当户外单元为ATM 25户外单元时，8kHz时钟，作为定时参考，也被插入到ATM 25数据流之中，使得在户内控制单元中，也对同一时钟进行计数。当户外单元为ATM 155户外单元时，使用19.44MHz时钟来驱动SONET物理接口，因此，在户内控制单元中，也对同一时钟进行计数。
事件的序列如下。基站的户内控制单元5将本地E1时钟用于固定的时间间隔，例如1秒的时间间隔。在每一个时间间隔开始时，它读出本地的户内控制单元的计数值Q3和Q4，并且经由链路6读出户外单元的计数值Q1和Q2。所有这4个值，连同标识特定的ATM信元的一个顺序号，即该顺序号随着每一个连续的ATM信元而加1，被组合为一个ATM信元。然后向所有客户户内设备3的各户内控制单元广播该信元。从基站的户内控制单元4接收到一个新的信元之后，每一个客户户内设备的户内控制单元8读出其本地的户内控制单元的各计数器405的输出Q3和Q4，以及本地的户外单元各计数器504的输出Q1和Q2。同时产生一个基于本地的户内控制单元E1计数的变化率的本地顺序号。然后，所有这10个计数值都被送往在微处理器404中执行的漂移评估过程。
图10表示漂移评估过程的一份高级流程图。64位的累加计数器被用来保存所有10个计数值(Q1到Q4以及来自基站1的一个顺序号，以及来自客户户内设备3的对应的各值)。若在空中链路中存在一个显著的停顿，则解绕失败，在两个相继的计数集合到达使解绕过程重新设置之前，将无法进行漂移评估。若64位累加计数器中的任何一个接近于环绕一周，则在一种受控方式下对此进行控制，并且它们将被全部重置(到非零值)。在步骤801，通过使所有的各64位累加计数器复位来开始处理过程。下一个步骤802就是检测含有来自基站的计数值的一个新的ATM信元。处理过程的步骤803就是收集本地的户内控制单元以及户外单元的各计数器值，即Q1到Q4以及顺序号。基站的户内控制单元以及户外单元的各计数值以及顺序号都处于已到达的ATM信元之中。下一个步骤804就是对所有的计数值进行解绕，同时更新各累加计数器。然后执行判断框805，以确定解绕是失败还是成功。若解绕成功，则执行下一个判断框806，以判断各累加计数器是否接近于环绕一周。若各累加计数器不接近于环绕一周，则执行下一个步骤807，使用当前和先前的各个累加值来计算漂移的变化。下一个步骤808就是更新总的漂移和频率偏移。然后，处理过程返回到步骤802，并且等待下一个ATM信元的到达。若在步骤805，检测到解绕过程失败，则处理过程返回到步骤802，并且等待下一个ATM信元的到达。若在步骤806检测到各累加计数器接近于环绕一周，则执行下一个步骤809，在其中，各累加计数器被重新设置到当前和先前的各值之间的差值。然后进入步骤810，使用当前和累加的各值以及各零值来改变漂移值。随后，在步骤808更新总的漂移和频率偏移。一旦总的漂移和频率偏移已经被更新，就在步骤811计算一个输出值，并且该输出值被施加到户内控制单元的中的一个控制电路，以便将时钟411锁定于被施加到基站输入端的数据时钟。
步骤804对各计数器的值进行解绕。有10个计数值的值有待于进行解绕。即，来自基站1的Q1、Q2、Q3、Q4和一个顺序号，以及来自客户户内设备3的Q1、Q2、Q3、Q4和一个顺序号。解绕需要关于先前的值的知识，因此。该算法经常基于各计数值的最新集合以及先前的集合进行工作。在开始时，各计数值的先前集合被认为是全0。下面所列出的是用于基本的解绕函数的伪代码，它给出一个环绕计数器的最新和先前的值，连同累计的解绕值，并且即使该计数器已经环绕，也将适当地使累加值加1。
DEFINE cumulative INTEGER 64bit
DEFINE new_value INTEGER 32bit
DEFINE tmp_new_value INTEGER 64bit
DEFINE old_value INTEGER 32bit
DEFINE limit INTEGER
unwrap(cumulative，new_value，old_value，limit)
    {
     if new_value＜old_value then
        {
        tmp_new_value:＝new_value+limit
        }
     else
        {
        tmp_new_value:＝new_value
        }
     return(cumulative+tmp_new_value-old_value)
     }
下列函数从基站或客户户内设备取出全计数集合，同时对所有的计数器进行解绕处理，并返回已加1的累积的各计数值。它的各输入是各计数值、它们的各先前值以及流动中的累加和的最新全集。该函数使用顺序号来检查它是否仍然能够对各计数器进行解绕处理，并且若解绕处理已经是不成功的，则将加上一个标志。下面列出伪代码，用以说明这个函数是如何实现的。
DEFINE Q1_total，new_Q1_total，Q2_total，new_Q2total，
Q3_total，newQ3_total，Q4_total，new_Q4_total，
seq_no_total，new_seq_no_total INTEGER 64bit
DEFINE Q1_new，Q1_old，Q2_new，Q2-old，Q3_new，Q3_old，
Q4_new，Q4_old，seq_no_new，seq_no_old INTEGER 32bit
DEFINE fail BOOLEAN
DEFINE ODU_delta8，ODU_delta40，wrap FLOAT
 unwrap_counters
   (Q1_total，Q1_new，Q1_old，Q2_total，Q2_new，Q2_old，
Q3_total，Q3_new，Q3_old，Q4_total，Q4_new，Q4_old，
seq_no_total，seq_no_new，seq_no_old)
  {
   //unwrap sequence number and check gap in data
   fail:＝FALSE
   new_seq_no_total:＝unwrap(seq_no_total，seq_no_new，
   seq_no_old，s^32)
   if new_seq_no_total-seq_no_total＞＝6then
    {
     fail:＝TRUE
    }
//unwrap Q1，Q3 and Q4
new_Q3_total:＝unwrap(Q3_total，Q3_new，Q3_old，2^32)
new_Q4_total:＝unwrap(Q4_total，Q4_new，Q4_old，2^32)
new_Q1_total:＝unwrap(Q1_total，Q1_new，Q1_old，2^16)
//now unwrap the 40MHz counter
ODU_delta8:＝new_Q1_total-Q1tota1
ODU_delta40:＝Q2_new-Q2_old
wrap:＝floor(ODU_delta8＊5000/65536)
if ODU_delta40＜0 then
  {
 wrap:＝wrap+1
  }
new_Q2_total:＝wrap＊65536+ODU_delta40+Q2_total
return(fail，new_seq_no_total，new_Q1_total，
new_Q2_total，new_Q3_total，new_Q4_total)
}
在各户内控制单元之中的各32位计数器以及在各户外单元之中的各16位计数器将十分频繁地环绕。然而，各累积计数器(的容量)很大，典型地可能要在数千年以后才发生环绕。在这种情况下，不值得经过检测和捕捉再环绕。然而，若使用较小(容量)的计数器，则环绕(次数)的检测将更加重要。
在步骤807和810中所使用的漂移计算算法取出最新的累加计数集合以及先前的计数集合，并计算介于这两个计数器之间的增量的漂移以及以赫兹(Hz)为单位的瞬时频率偏移，这就是介于送往网络的源模块的输入数据的时钟与来自网络的终端模块的输出数据时钟之间的漂移以及瞬时频率偏移。下列的伪代码说明一种方法的一个可能的实施例，借助于此种方法，就能实现增量的漂移以及频率偏移的计算。
DEFINE new_AP_Q1，old_AP_Q1，new_AP_Q2，old_AP_Q2，
new_AP_Q3，old_AP_Q3，new_AP_Q4，old_AP_Q4，new_SU_Q1，
old_SU_Q1，new_SU_Q2，old_SU_Q2，new_SU_Q3，old_SU_Q3，
new_SU_Q4，old_SU_Q4，AP_Q1_diff，AP_Q2_diff，AP_Q3_diff，
AP_Q4_diff，SU_Q1_diff，SU_Q2_diff，SU_Q3_diff.
SU_Q4_diff INTEGER 64bit
DEFINE delay_40MHZ_ticks，wound_back_SU，ppm_diff，scale，
total_delay，SUtick_SU_ODU_ICU_latency，
SUtick_ODU_to_ODU_delay，SUtick_AP_ICU_ODU_latency，
wind_back_SU_E1_ticks，wound_back_E1，delta_wander，
delta_AP_E1_ticks，freq_diff_Hz FLOAT
method(new_AP_Q1，Qld_AP_Q1，new_AP_Q2，old_AP_Q2，
new_AP_Q3，old_AP_Q3，new_AP_Q4，old_AP_Q4，new_SU_Q1，
old_SU_Q1，new_SU_Q2，old_SU_Q2，new_SU_Q3，new_SU_Q4，
old_SU_Q4)
  {
    AP_Q1_diff:new_AP_Q1-old_AP_Q1
    AP_Q2_diff:new_AP_Q2-old_AP_Q2
    AP_Q3_diff:new_AP_Q3-old_AP_Q3
    AP_Q4_diff:new_AP_Q3-old_AP_Q3
    SU_Q1_diff:new_SU_Q1-old_SU_Q1
    SU_Q2_diff:new_SU_Q2-old_SU_Q2
    SU_Q3_diff:new_SU_Q3-old_SU_Q3
    SU_Q4_diff:new_SU_Q4-old_SU_Q4
    //Calculate ppm difference between AP ATM 155 and SU
    ATM 155/ATM 25 delay_40MHz_ticks:＝SU_Q2-diff
    AP_Q2diff
    wound_back_SU:＝SU_Q1_diff.(1-(delay_40MHz_ticks/
    SU_Q2_diff))
    ppm_diff:＝(AP_Q1_diff-wound_back_SU)/wound_back_SU
    //Need a scale factor which compensates for ATM 25 at
    the CPE end if ATM25_SU then
    {
    //i.e.ATM 25 CPE
    scale:＝1
    }
    else
    {
    //i.e.ATM 155CPE
    scale:＝2430
    }
    //Now calculate wander
    SUtick_SU_ODU_ICU_latency:＝SU_Q4_diff-
    SU_Q1_diff＊scale
SUtick_ODU_to_OCU_delay:＝
delay_40MHz_ticks＊SU_Q1_diff＊scale/SU_Q2_diff
SUtick_AP_ICU_ODU_latency:＝(AP_Q1_diff＊scale-
AP_Q4_diff/scale)＊(1-ppm_diff)
total_delay:＝SUtick_SU_ODU_ICU_latency+
SUtick_ODU_to_ODU_delay+SItick_AP_ICU_ODU_latency
wind_back_SU_E1_ticks:＝total_delay＊SU_Q3_diff/
SU_Q4_diff
wound_back_E1:＝SU_Q3_diff-wind_back_SU_E1_ticks
delta_wander:＝wound_back_E1-AP_Q3_diff
delta_AP_E1_ticks:＝AP_Q3_diff
freq_diff_Hz:＝delta_wander/(delta_AP_E1_ticks/
2048000)
图2表示一种网络体系结构，在其中，基站1经由射频链路2向客户户内设备3进行发送。所使用的各项协议是从SONET/SDH(同步数字系列)到ITU-T的G703E1。基站的户内控制单元事实上可以是一部标准的奔腾(Pentium)个人计算机，并且不具备对19.44MHz的SONET时钟进行计数的能力。在基站那里也没有可供计数的E1时钟。SONET数据被馈送到输入端21。并且从那里被连接到一个多路复用器22。多路复用器22取出到来的19.44MHz时钟，并且使用它作为送往户内控制单元4以及户外单元5的SONET时钟。户内控制单元对19.44MHz的时钟的滴哒声进行计数，并且从中导出1秒的时间间隔。与此同时，它生成一个标称的E1时钟计数，仿佛E1时钟被锁相于19.44MHz时钟那样，这就是说，每经过19.44兆个SONET时钟的滴哒声，虚构的E1时钟就对2.048兆个E1时钟的滴哒声进行计数。在由19.44MHz时钟所定义的每一秒钟内，户内控制单元都读出它的各计数器以及在户外单元5里面的各计数器，并且组合和发送含有这些计数的一个ATM信元。这些数据被送往所有客户户内设备的各户内控制单元，后者将使用参照图10所描述的方法，来测量E1漂移以及频率偏移。这种安排的优点之一就是客户户内设备的户内控制单元8不需要知道在基站之中的同步源。
图11以方框图的形式，表示适用于图2所示的多路复用器22的一个多路复用器。在图11中，仅示出了跟本发明有关的多路复用器的那些特征。该多路复用器包括多个接口电路1101-1到1101-n。这些接口电路可以被实现为一块集成电路，例如由PMC Sierra公司生产的参考型号为PM 5350的集成电路。这种电路被设计成跟一个同步光学网络(SONET)建立接口关系。一个19.44MHz的晶体振荡器1103被连接到接口电路1101-1到1101-n的各输入端1104-1到1104-n。对应于图2的输入端21的一个输入端1105接收SONET数据以及SONET参考时钟。一旦使用晶体振荡器1103对接口电路1102-1到1102-n进行初始化，接口电路1102-1就切换到在输入端1105接收到的时钟。然后，接口电路1101-1就被锁定于SONET参考输入。正如参照图4所说明的那样，接口电路1101-1在输出端1106-1产生一个被锁定于已接收的SONET时钟的时钟输出。该输出被馈送到其他各接口电路的各输入端1106-2到1106-n，现在各接口电路使用这个时钟作为它们的参考(时钟)，以取代晶体振荡器1103。然后，各输出端1107-2到1107-n被锁相于在输入端1105所接收的SONET参考时钟。由此可以看出，被施加到图2所示的系统的输入端21的SONET参考时钟将经由各接口电路1102-2到1102-n，被发送到户内控制单元4以及户外单元5。这些输出被锁相于在输入端21处的SONET输入参考(时钟)。在图2所示的系统的特定情况下，需要一个单一的输入端以及两个输出端。在本例中，多路复用器需要至少3个接口电路。若需要更多的输出端，则相应地必须提供更多的接口电路。
图3表示网络的体系结构，其中，位于基站1的输入端31的一组SONET输入数据信号有待于被发送到位于客户户内设备3的一个SONET输出端33。如图所示，输入端31被连接到一个多路复用器32，并且，如同图2的安排那样，该19.44MHz SONET时钟从多路复用器32被转发到户内控制单元4以及户外单元5。再有，该户内控制单元4从19.44MHz SONET时钟产生一个虚构的E1时钟，并且也确定1秒的时间间隔。然后，含有在户内控制单元4以及户外单元5中的各计数值的各ATM信元被发送。位于客户户内设备的19.44MHz时钟被设置在多路复用器34之中，同时户内控制单元8再次从多路复用器34所产生的19.44MHz时钟产生一个E1时钟。因此，两个户内控制单元都从它们的19.44MHz时钟生成一个虚构的E1计数值。这样一来，即使在网络中没有E1时钟的出现，仍然可以计算出E1漂移。客户户内设备的户内控制单元8从虚构的E1计数以及其他计数器计数计算出E1漂移，并且经由已嵌入信令的各ATM信元对位于多路复用器34之中的一个电压控制振荡器进行遥控，以便使E1漂移处于在说明书中所设置的限值以内。这就保证了SONET时钟的漂移处于ITU-T的G703说明书(所规定的)范围内。
图12表示适用于在图3的系统中的多路复用器34的一个多路复用器的一个实施例。如同图11所示的多路复用器那样，图12所示的多路复用器仅示出被应用于本发明的实施方式之中的那些部分。该多路复用器包括多个接口电路1201-1到1201-n。这些接口电路可以被实现为一块集成电路，例如由PMC Sierra公司生产的参考型号为PM5350的集成电路。这些电路分别具有一个异步UTOPIA接口1202-1到1202-n。一个电压控制振荡器1203产生一个19.44MHz的频率，并且将这个频率分别施加到各接口电路的各输入端1204-1到1204-n。例如，来自图3所示的户内控制单元8的数据在输入端1205被接收，并且经由UTOPIA接口1202-1被送往控制电路1206，后者控制着电压控制振荡器1203的频率。在图3的系统中，户内控制单元8产生根据从基站的户内控制单元和户外单元以及它本身的户外单元和户内控制单元中接收的相差来调整电压控制振荡器1203的频率所需的校正量。通过这种方法，电压控制振荡器1203成为主时钟参考，并且它决定在线路1207上的数据参考时钟，线路1207被连接到图3的系统中的输出端33。因此，用于这个多路复用器的主时钟就是电压控制振荡器1203，并且它经由接口电路1202-1接收数据，用以对控制电路1206进行控制，后者将电压控制振荡器1203锁定于被施加到图3中的输入端31的参考时钟。输出1208就是被馈送到图3的系统中的户外单元7的输出。
对各种固定的无线接入系统来说，有多种同步体系结构可用于本文所公开的方法。以下的说明表示许多种这样的可能的体系结构。要注意的是，这些仅仅是作为实例而给出，而不是对各种可能性的无遗漏的收集。在下面的各实施例中，需要一个多路复用器，它可以采取图11所示或图12所示的形式，这取决于是否将参考时钟频率施加到多路复用器的各输入端其中之一，以及多路复用器的其他各输出端是否被锁相于输入参考时钟，或者各接口电路其中之一是否接收到数据，用以对一个电压控制振荡器进行锁相，使之成为一个参考振荡器，以及是否借助于该电压控制晶体振荡器来同步其他的各路输出。
图13表示一种同步体系结构，在其中，在基站可得到一个E1参考(时钟)，并且所有客户户内设备都被锁定于基站的E1参考(时钟)。基站1300具有一个输入端1301，E1参考时钟被施加于其上。也就是说，E1参考时钟被施加到户内控制单元1302。基站具有多个户外单元，其中的两个被表示为1304-1和1304-2。实际的数目取决于系统的选择，并且可以大于2。基站还有一个基站控制器1305，它对多路复用器1303进行控制，使得待发送的数据被引导到各户外单元1304中的适当的一个。多路复用器还允许来自其他来源的一个ATM 155输入被馈送到各户外单元1304。多个客户户内设备1310-1和1310-2(这里仅示出其中的两个)通过空中链路从基站1300接收数据。每一个客户户内设备1310都包括一个户外单元1311以及一个户内控制单元1312。各户内控制单元都在输出端1313产生一个锁定于E1参考(时钟)的输出。使用这种基本上相同于参照图1所描述的体系结构，所有客户户内设备都被锁定于来自基站的所有扇区的、被施加到输入端1301的E1参考(时钟)。
应当理解，在各种固定的无线接入系统中，基站有可能从一个单一的天线装置向不同的地理扇区进行发送，上述天线装置是被设置在一个单独的杆上、或者是在一个能覆盖不同的地理扇区的单一的阵列之中的多个定向天线。单一的阵列意味着，各户外单元可以互相远离，但是每一个都通过多路复用器1303被连接到户内控制单元1302以及基站控制器1305。使用这种特定的体系结构，在所有扇区上的所有客户户内设备都被锁相于E1参考(时钟)。
图14表示一种体系结构，在其中，参考时钟是位于基站的ATM155SONET参考(时钟)。在所有扇区上的各客户户内设备都被锁相于该参考(时钟)。这实质上类似于图2所示的体系结构，但是它被扩展，以显示多个基站扇区以及多个客户户内设备。在本例中，19.44MHz SONET参考(时钟)从基站1400的一个输入端1401被施加到一个多路复用器1402。一个户内控制单元1403被连接到作为两个户外单元1404-1和1404-2的多路复用器。正如参照图13所讨论的那样，基站1400的户外单元的数目取决于基站的体系结构，并且不限于两个。正如参照图2所描述的那样，被施加到输入端1401的19.44MHzSONET时钟是主时钟，并且来自多路复用器1402的各输出都被锁定于该时钟。户内控制单元1403从该SONET时钟产生一个虚拟的E1时钟，并且以相同于参照图2所描述的方式组成各ATM信元。设置了多个客户户内设备1410-1和1410-2(仅示出其中的两个)，并且经由一条无线链路从基站1400接收数据。每一个客户户内设备都包括一个户外单元1411以及一个户内控制单元1412。在每一个客户户内设备之中的户内控制单元的输出都是以相同于参照图2所描述的方式，被锁定于SONET参考时钟的E1数据。因此，图14所示的体系结构可用于从SONET到E1的数据通信。
图15所示的体系结构具有一个参考时钟，作为被施加到基站1500的输入端1501的ATM SONET参考(时钟)，以及在一个或多个扇区上的客户户内设备1510，后者具有一个被锁相于位于输入端1501的参考(时钟)的SONET输出1511。这种体系结构实质上跟图3所示的相同，但是它有所扩展，使得一个具有多个扇区的基站在所有扇区上都能使客户户内设备被锁相于位于输入端1501的参考(时钟)。当一个客户户内设备需要一个同步的SONET接口时，就需要一个具有电压控制的19.44MHz晶体振荡器参考(时钟)的多路复用器1513，使多路复用器能调整它的时钟，以便锁相于位于输入端1501的参考(时钟)。基站的多路复用器1502仅须将参考时钟从输入端1501传播到户外单元1504-1、1504-2以及户内控制单元1503，使户内控制单元能产生虚拟的E1时钟，并组成各ATM信元以发送各计数值。因此，多路复用器1502将采取图11所示的形式，同时，多路复用器1513将采取图12所示的形式。
若一个单一的扇区处于自回程模式，即，在该扇区内的一个客户户内设备是该网络的接口，则E1同步参考(时钟)来自该客户户内设备。为了使这种同步方法支持这样的配置，基站控制器仅需把来自参考的客户户内设备的各定时计数值广播出去，仿佛是它本身的时钟那样。所有客户户内设备的各户外单元的射频部分都被锁定于相同的40MHz参考时钟这个事实意味着这种置换是正确的。40MHz参考时钟是无线链路参考时钟，并且所有的客户户内设备都被锁相于基站。这个论题有3种变形，如图16，17和18所示。
如图16所示，参考时钟是位于一个客户户内设备的SONET输入，并且位于该扇区的客户户内设备仅被锁相于该参考时钟。客户户内设备1600是网络上的始发模块，并且在输入端1601接收作为SONET参考时钟的一个输入，这就是用于该网络的19.44MHz参考时钟。按照相同于参照图2所描述的方法，输入1601被馈送到多路复用器1602。户内控制单元1603以及客户户内设备1604被连接到该多路复用器。这在实质上相同于在图2的体系结构中的基站1，并且以相同的方式进行工作。适当的计数器信息被送往基站1610，从那里它被转播到下一个客户户内设备1620。客户户内设备1620包括一个户外单元1621以及一个户内控制单元1622，后者具有一个输出1623，它是一个被锁相于SONET参考时钟1601的E1输出。以实质上相同于参照图2所描述的方式来完成这一步，所不同的是在无线链路2中插入了一个基站。由于所有的客户户内设备的40MHz射频时钟都被锁定于该基站的40MHz时钟，所以这种体系结构是可能的。
图17表示这样一种情形，即，参考时钟是被施加到一个客户户内设备1700的一个输入端1701的E1参考时钟。基站1710跟客户户内设备进行通信，并接收从客户户内设备1700发送过来的数据。该基站还将数据从客户户内设备1700转发到下一个客户户内设备1720。客户户内设备1700包括一个户内控制单元1702以及一个户外单元1703。客户户内设备1720包括一个户内控制单元1721以及一个户外控制单元1722。户内控制单元1721产生一个输出1723，它被锁定于被施加到客户户内设备1700的输入端1701的E1参考时钟。以实质上相同于参照图1所描述的方式来完成这一步，所不同的是在无线链路2中插入了一个基站。
图18表示这样一种情形，即，在一个客户户内设备1800的一个输入端1801有一个SONET同步参考时钟，而其他的各客户户内设备具有被锁相于SONET输入的各SONET输出。基站1810从客户户内设备1800接收数据，并将数据转发到位于同一扇区的下一个客户户内设备1820。这就是说，在基站中使用与从客户户内设备1800接收数据时相同的户外单元来产生转发。客户户内设备1800包括一个户内控制单元1802，一个多路复用器1803，以及一个户外单元1804。客户户内设备1820包括一个户外单元1821，一个多路复用器1822以及一个户内控制单元1823。多路复用器1822包括一个电压控制振荡器，以产生一个被锁定于19.44MHz SONET时钟的频率。在从多路复用器1822引出的一个输出端1824，可以得到来自客户户内设备1820的数据输出。这种体系结构实质上相同于参照图3进行图示和描述的那一种。再有，基站1810仅在介于多个客户户内设备之间的无线链路中提供转发，并且所有的客户户内设备的40MHz射频时钟都被锁定于该基站的40MHz时钟这个事实意味着由基站把来自参考的客户户内设备的各定时计数值广播出去，仿佛它们是它本身的时钟那样。
图19、20和21表示几种不同的体系结构，其中，一个多扇区基站处于自回程模式。这就是说，一个处于该扇区或者处于一条专用的点到点链路之上的客户户内设备就是该网络接口，因而也是同步参考时钟。在这个论题上有3种变形。
图19所示的第一种体系结构是这样的：在回程的客户户内设备那里提供一个E1同步参考(时钟)，在另一个客户户内设备那里提供一个E1输出。在图19中，一个回程的客户户内设备1900具有一个E1参考输入端1901，它被连接到它的户内控制单元1902。户内控制单元1902经由光纤链路1903被连接到一个户外单元1904。户外单元1904通过无线链路1905向基站1910进行发送。基站1910包括一个户内单元1911，一个多路复用器1912，一个第一户外单元1913-1和一个第二户外单元1913-2。基站1910通过无线链路1915向另一个客户户内设备1920进行发送。客户户内单元设备1920包括一个户内控制单元1921以及一个户外单元1922。在客户户内设备1920的输出端1923可以得到被锁定于客户户内设备1900的输入端1901的参考时钟的E1数据。
采用图19所示的设计安排，有两种可能的方法能使来自客户户内设备1920的输出端1923的E1输出同步于在客户户内设备1900的输入端1901的E1参考时钟。第一种方法就是通过频率拖曳令基站的多路复用器1912的19.44MHz参考时钟锁相于客户户内设备1900的E1参考时钟。然后，每一个扇区都使用多路复用器的19.44MHz时钟作为一个本地的参考时钟。这就是说，基站的户内单元1911可以使用在户内控制单元1902、户外单元1904、户外单元1913-1和户内控制单元1911中的各计数器来进行相同的计算，以确定漂移。然后，位于多路复用器1912之中的一个锁相环对19.44MHz振荡器进行频率拖曳，使之锁定于E1参考时钟。随后，客户户内设备1920使用多路复用器1912的19.44MHz时钟作为本地参考时钟。
第二种方法就是令多路复用器1912向基站的所有户外单元提供相同的浮动的19.44MHz时钟，同时使用各计数器的一个附加的集合，以多路复用器1912的19.44MHz时钟作为公共参考时钟，来测量介于每一个户外单元的40MHz时钟以及回程的户外单元的40MHz时钟之间的频率差异。
由于基站的户内控制单元不需要知道全部的回程拓扑结构，所以在基站中，采用锁相的多路复用器时钟的硬件方法将能在多次回程转发中更简单地改变其规模。软件方法要求基站的户内控制单元能精确地知道全部的回程转发，并且访问在所有的回程转发户外单元中的各计数器。
图20表示一种体系结构，其中，同步源是位于客户户内设备2000的输入端2001的一个SONET参考时钟，并且数据输出是被锁定于输入端2001的SONET参考时钟的另一个客户户内设备2020的输出端2023的E1。如图所示，客户户内设备2000包括一个户内控制单元2002，一个多路复用器2003以及一个户外单元2004。该基站包括一个户内控制单元2011，一个多路复用器2012以及两个户外单元2013-1和2013-2。客户户内设备2020包括一个户内控制单元2021以及一个户外单元2022。图20所示的系统基本上以相同于参照图2所描述的体系结构的方式进行工作，所不同的是使用参照于图19来描述的两种方法其中之一，来将基站2010中的多路复用器2012锁定于SONET参考时钟，或者令多路复用器2012中的时钟浮动，并使用各计数器的一个附加的集合来测量介于每一个户外单元的40MHz时钟之间的频率差异。再有，在这种实施方式中，在源客户户内设备中的参考时钟为SONET，并且在所有扇区上的目的地客户户内设备都被锁相于该参考时钟。
图21表示这样一种情形，其中，提供了在回程客户户内设备之中或者在源客户户内设备之中的一个SONET参考时钟，并且在另一个扇区的一个目的地客户户内设备中产生一个SONET输出。如图21所示，一个SONET参考时钟被施加到一个客户户内设备2100的一个输入端2101，同时施加到其中的一个多路复用器2102。以相同于参照图2和3所描述的方式，在户内控制单元2103中产生一个E1参考时钟，使得在计数器中的各计数被组合为各ATM分组，并从户外单元2104经由无线链路2105发送到基站2110。基站2110包括一个户内控制单元2111，一个多路复用器2112以及两个户外单元2113-1和2113-2。客户户内设备2120包括一个户内控制单元2121，一个户外单元2122以及一个多路复用器2123，后者具有一个电压控制振荡器，以相同于图3的多路复用器34的方式进行工作。再有，同样有两种能使源SONET时钟以及目的地SONET时钟实现同步的方法，它们相同于参照图19和20的体系结构进行描述的方法。
图22表示一种软件方法，用于使位于一个回程客户户内设备的输入端的一个E1或SONET参考时钟跟位于另一个扇区的一个客户户内设备的一个E1输出实现同步。如图22所示，回程客户户内设备2200具有一个输入端2201，一个SONET参考时钟被施加于其上。该客户户内设备包括一个户内控制单元2202，一个多路复用器2203以及一个户外单元2204。客户户内设备2200经由无线链路2205向基站2210发送数据。基站包括一个户内控制单元2211，一个多路复用器2212，一个第一户外单元2213-1和一个第二户外单元2213-2。基站从户外单元2213-2经由无线链路2215向客户户内设备2220发送数据。该客户户内设备包括一个户内单元2221以及一个户外单元2222。该户内单元具有一个输出端2223，在其中可得到E1数据，后者被锁定于位于客户户内设备2200的输入端2201的SONET输入。基站控制器必须在每一个扇区上广播来自回程客户户内设备2200的各计数器Q1、Q2、Q3和Q4的内容。它还必须广播来自户外单元2213-1的各计数器Q1和Q2(的内容)，上述户外单元2213-1接收来自回程客户户内设备的数据。然后，它必须发送来自每一个扇区的每一个户外单元的Q1和Q2计数。随后，客户户内设备2220就能使用回程户外单元2213-1的计数器Q1和Q2以及在正在进行发送的户外单元2213-2的计数器Q1和Q2，以频率C21来取代C2，这就是来自户外单元2213-1的40MHz射频时钟，以及来自户外单元2213-2的40MHz射频链路时钟。由此给出：
ΛSU _ Q 2 ′ = ΔSU _ Q 2 · ΔAP _ Q 1 ΔAP _ Q 2 · ΔBH _ AP _ Q 2 ΔBH _ AP _ Q 1
在已经作出这种置换之后，就能应用参照于图10进行描述的标准漂移(计算)方法。
为了使网络能实现良好的同步，在同步的意义上来说，必须最小化的就是漂移或累积相差，而不是抖动或瞬时相差。这就是说，由于大多数数据设备都能耐受抖动，所以在一个网络上，介于不同节点之间的小的相差不会引起任何问题。当这些相差增加或减小引起漂移时，主要的问题才会出现。
图23a表示两个时钟。一开始，虚线时钟比实线时钟快，然后，经过15个时间单位之后，虚线时钟就慢下来。在整个时间间隔(30个时间单位)上，两个时钟都经历了相同数目的周期，即，在该时间间隔上，表现出来的总的漂移为零。然而，由于相位是一个模函数，即，每360°它就环绕一周，因此，不会留下累计周期的“记忆”，所以介于各波形之间的相差通常为零。这示于图23b。图23c表示漂移。可以看出，仅在起点和终点这两点上，漂移才为零。在最坏的点上，经过15个时间单位之后，漂移约为1.2个周期。若允许漂移继续下去，则它将导致通信设备中的缓冲存储器溢出或者欠载运行，也就是发生同步丢失。本发明对漂移进行跟踪，这意味着，即使系统在任何一个时间点上没有被锁相，本方法都能跟踪累积的漂移，并且通过令时钟加快或变慢，让系统恢复已失去的或增加的一些周期。本文所描述的方法实际上跟踪漂移，而不是跟踪瞬时相位，因此，它比仅跟踪瞬时相位的方法更为适用。

Claims (10)

1.一种用于从一个源模块(4)通过网络向一个终端模块(8)传输同步数据的分组交换通信系统，该网络包括经由传输链路(2)互连的多个模块(5，7)，其特征在于，所述网络中的每个模块都具有与该网络中的其他模块的数据时钟独立的标称频率的数据时钟，且每个模块具有单个输入端和一个或多个输出端，其中，每个模块的所有的输出端都互相锁相，但不同步于输入端，所述系统包括用于确定每个模块的输入数据时钟和输出数据时钟之间的累积相差的确定装置(405，504)，用于向终端模块发送该累积相差的装置，以及用于利用在终端模块所接收的累积相差，将终端模块处的输出数据时钟锁定于源模块处的输入数据时钟的装置。
2.如权利要求1所述的系统，其中，以有规则的间隔在异步传输模式数据信元中发送该累积相差。
3.如权利要求1或权利要求2所述的系统，其中，所述确定装置包括一个第一计数器，用于对输入数据时钟的时钟周期进行计数，一个第二计数器，用于对输出数据时钟的时钟周期进行计数，以及用于同时读出第一和第二计数器的计数的装置。
4.如权利要求3所述的系统，包括一个锁存器，用于存储对所述输入和输出数据时钟中具有较高频率的一个数据时钟的循环数进行计数的计数器的计数，该计数通过所述输入和输出数据时钟中具有较低频率的另一个数据时钟的沿被计时到锁存器。
5.如权利要求3所述的系统，其中，所述用于发送相差的装置包括用于组装一个含有第一和第二计数器的计数的异步传输模式信元的装置。
6.一种用于恢复在一个分组交换通信网络中的时钟信号的方法，该网络包括经由传输链路(2，6，9)互连的多个模块(4，5，7，8)，其特征在于每个模块都具有与其他模块的数据时钟独立的标称频率的数据时钟，每个模块具有单个输入端和一个或多个输出端，其中，每个模块的所有的输出端都互相锁相，但不同步于输入端，该方法包括以下步骤：
a)确定每个模块处的输入数据时钟和输出数据时钟之间的累积相差，
b)向终端模块发送该确定的累积相差，以及
c)利用在终端模块所接收的该累积相差，恢复该网络的源模块处的数据时钟。
7.如权利要求6所述的方法，其中，该网络使用异步传输模式(ATM)，并且在一个ATM信元中发送该累积相差。
8.如权利要求6或权利要求7所述的方法，其中，步骤a)包括以下步骤：
d)将一个模块的输入数据时钟施加到该模块内的一个第一计数器，
e)将该模块的输出数据时钟施加到该模块内的一个第二计数器，
f)以给定的时间间隔，同时读出第一和第二计数器的计数。
9.如权利要求8所述的方法，其中，步骤d)包括发送在步骤f)中读出的计数。
10.如权利要求8所述的方法，其中，在所述输入和输出数据时钟中具有较低频率的一个数据时钟的跳变点上读计数器。
CN03808174.1A 2002-04-11 2003-04-03 通信系统中的同步 Expired - Lifetime CN1647424B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0208374.9 2002-04-11
GB0208374A GB2387516B (en) 2002-04-11 2002-04-11 Communication system
PCT/GB2003/001477 WO2003088595A2 (en) 2002-04-11 2003-04-03 Synchronization in a communication system

Publications (2)

Publication Number Publication Date
CN1647424A CN1647424A (zh) 2005-07-27
CN1647424B true CN1647424B (zh) 2010-08-18

Family

ID=9934681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03808174.1A Expired - Lifetime CN1647424B (zh) 2002-04-11 2003-04-03 通信系统中的同步

Country Status (6)

Country Link
US (1) US7602811B2 (zh)
EP (1) EP1493239B1 (zh)
CN (1) CN1647424B (zh)
AU (1) AU2003224252A1 (zh)
GB (1) GB2387516B (zh)
WO (1) WO2003088595A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2130316B1 (en) * 2007-03-20 2018-05-23 Marvell World Trade Ltd. Synchronous network device
US7974278B1 (en) 2007-12-12 2011-07-05 Integrated Device Technology, Inc. Packet switch with configurable virtual channels
US7907625B1 (en) * 2008-08-04 2011-03-15 Integrated Device Technology, Inc. Power reduction technique for buffered crossbar switch
US20100067531A1 (en) * 2008-09-17 2010-03-18 Motorola, Inc. Apparatus and method for controlling independent clock domains to perform synchronous operations in an asynchronous network
US8250399B1 (en) * 2009-01-08 2012-08-21 Marvell International Ltd. Method and apparatus for clock wander compensation
FR2949030B1 (fr) * 2009-08-04 2012-03-23 Canon Kk Procede et dispositif de synchronisation d'applications dans un reseau
US9215137B2 (en) * 2011-03-30 2015-12-15 Nec Corporation Relay device, relay method, and relay processing program
CN103259692A (zh) * 2012-02-15 2013-08-21 瑞典爱立信有限公司 链路聚合组中的损失测量
US8861664B2 (en) * 2012-06-15 2014-10-14 Smsc Holdings S.A.R.L. Communication system and method for synchronizing a plurality of network nodes after a network lock condition occurs
FR3002397A1 (fr) * 2013-02-20 2014-08-22 Jacques Louis Marie Pontois Procede et dispositif de synchronisation a verrouillage rapide d'une chaine d'horloges
WO2015100576A1 (zh) * 2013-12-31 2015-07-09 华为技术有限公司 传输数据的方法和装置
CN108604979B (zh) * 2016-02-02 2021-05-18 马维尔亚洲私人有限公司 用于网络同步的方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062124A (en) * 1988-09-01 1991-10-29 Fujitsu Limited Network synchronization system
CN1104818A (zh) * 1993-09-30 1995-07-05 美国电报电话公司 采用高速数字频差计数器的同步电路
EP0718995A1 (en) * 1994-12-20 1996-06-26 International Business Machines Corporation Apparatus and method for synchronizing clock signals for digital links in a packet switching mode
US5640388A (en) * 1995-12-21 1997-06-17 Scientific-Atlanta, Inc. Method and apparatus for removing jitter and correcting timestamps in a packet stream

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006952A (en) * 1976-05-10 1977-02-08 Puckett William E Battery jump cable apparatus
JP2536929B2 (ja) * 1989-07-21 1996-09-25 富士通株式会社 位相整合回路
US5140611A (en) * 1989-09-29 1992-08-18 Rockwell International Corporation Pulse width modulated self-clocking and self-synchronizing data transmission and method for a telephonic communication network switching system
JPH05167551A (ja) * 1991-12-18 1993-07-02 Fujitsu Ltd 同期通信システムにおけるポインターの付け替え方式
US5526383A (en) * 1992-08-14 1996-06-11 Fujitsu Limited Network control system for controlling relative errors between network nodes
US5869968A (en) * 1994-03-11 1999-02-09 Baker Hughes Incorporated Method and apparatus for avoiding mutual coupling between receivers in measurement while drilling
JPH07336784A (ja) * 1994-06-08 1995-12-22 Toshiba Corp クロック同期装置
US5638379A (en) * 1995-06-06 1997-06-10 Symmetricom, Inc. Encoding system for distribution of synchronization
JP2891149B2 (ja) * 1995-11-20 1999-05-17 日本電気株式会社 位相制御ループ方式
JPH09247176A (ja) * 1996-03-11 1997-09-19 Hitachi Ltd 非同期転送モード交換方式
EP0841767B1 (en) * 1996-11-08 2001-07-04 Alcatel Method to transparently transport an incoming clock signal over a network segment, and related transmitter and receiver unit
US6072810A (en) * 1996-11-08 2000-06-06 Alcatel Method to transparently transport an incoming clock signal over a network segment, and related transmitter and receiver unit
US6222894B1 (en) * 1996-12-18 2001-04-24 Samsung Electronics Co., Ltd. Digital delay locked loop for reducing power consumption of synchronous semiconductor memory device
KR100251710B1 (ko) * 1997-07-07 2000-04-15 윤종용 비동기 전송 모드망과 플레스이오크로너스 디지탈 계층구조망 간의 접속에 따른 지터와 원더 감소 장치
JP3433071B2 (ja) * 1997-10-29 2003-08-04 富士通株式会社 クロック周波数同期装置
US6611932B2 (en) * 1997-12-05 2003-08-26 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based ASIC
JPH11214990A (ja) * 1998-01-21 1999-08-06 Internatl Business Mach Corp <Ibm> フェ−ズ・ロック・ル−プ
DE19820572A1 (de) * 1998-05-08 1999-11-11 Alcatel Sa Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem
US6119016A (en) * 1998-06-10 2000-09-12 Lucent Technologies, Inc. Synchronizing base stations in a wireless telecommunications system
US6791987B1 (en) * 1998-10-23 2004-09-14 Nortel Networks Limited Maintaining synchronization over asynchronous interface
US6661811B1 (en) * 1999-02-12 2003-12-09 Koninklijke Philips Electronics N.V. Method of and apparatus for communicating isochronous data
US6366805B1 (en) * 1999-05-26 2002-04-02 Viasys Healthcare Inc. Time frame synchronization of medical monitoring signals
DE10048590B4 (de) * 2000-09-30 2008-02-28 Infineon Technologies Ag Phasenregelkreis

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062124A (en) * 1988-09-01 1991-10-29 Fujitsu Limited Network synchronization system
CN1104818A (zh) * 1993-09-30 1995-07-05 美国电报电话公司 采用高速数字频差计数器的同步电路
EP0718995A1 (en) * 1994-12-20 1996-06-26 International Business Machines Corporation Apparatus and method for synchronizing clock signals for digital links in a packet switching mode
US5640388A (en) * 1995-12-21 1997-06-17 Scientific-Atlanta, Inc. Method and apparatus for removing jitter and correcting timestamps in a packet stream

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
同上. *

Also Published As

Publication number Publication date
EP1493239B1 (en) 2015-07-22
US7602811B2 (en) 2009-10-13
CN1647424A (zh) 2005-07-27
US20050175037A1 (en) 2005-08-11
EP1493239A2 (en) 2005-01-05
GB2387516A (en) 2003-10-15
GB0208374D0 (en) 2002-05-22
AU2003224252A1 (en) 2003-10-27
WO2003088595A2 (en) 2003-10-23
AU2003224252A8 (en) 2003-10-27
GB2387516B (en) 2005-03-09
WO2003088595A3 (en) 2003-12-18

Similar Documents

Publication Publication Date Title
CN1647424B (zh) 通信系统中的同步
US7043651B2 (en) Technique for synchronizing clocks in a network
CN100550720C (zh) 在分组网上的时钟同步
EP1940086B1 (en) Method, ethernet device and ethernet for solving the clock synchronization
US7535931B1 (en) Two-way timing protocol
FI115494B (fi) Tukiaseman taajuussynkronointi
US7664118B2 (en) System and method for high precision clock recovery over packet networks
US20100118895A1 (en) Network timing synchronization systems
US20040184487A1 (en) Apparatus and method for measuring and compensating delay between main base station and remote base station interconnected by an optical cable
AU757626B2 (en) Frame phase synchronous system and a method thereof
CN101005349B (zh) 一种时钟同步方法和系统
CN101689947A (zh) 电信网节点的相位同步
US7783200B2 (en) Method and apparatus for constant bit rate data transmission in an optical burst switching network
CN112311492A (zh) 基于fpga的高精度时钟同步方法
Aweya et al. Circuit emulation services over Ethernet—Part 1: Clock synchronization using timestamps
KR100688091B1 (ko) 동기식 이더넷에서의 프레임 동기 방법 및 클럭 발생 장치
US7050450B1 (en) Telecommunications system and method for producing a master clock in the same
US11835999B2 (en) Controller which adjusts clock frequency based on received symbol rate
Serizawa et al. SDH-based time synchronous system for power system communications
CA2243888C (en) Ds-o synchronization over a wireless atm link
US20050025038A1 (en) Method of and apparatus for recovering a reference clock
US6807180B1 (en) Synchronous method for the clock recovery for CBR services over the ATM network
Harrington Synchronization techniques for various switching network topologies
Aweya et al. Analysis of a clock‐recovery technique for circuit emulation services over packet networks
JP2000083034A (ja) インタフェース装置及び周波数変動試験方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201209

Address after: England

Patentee after: Cambridge Broadband Network Group Ltd.

Address before: England

Patentee before: CAMBRIDGE BROADBAND LTD.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20100818

CX01 Expiry of patent term