CN1650183A - 用于安全扫描测试的方法和装置 - Google Patents

用于安全扫描测试的方法和装置 Download PDF

Info

Publication number
CN1650183A
CN1650183A CNA038099357A CN03809935A CN1650183A CN 1650183 A CN1650183 A CN 1650183A CN A038099357 A CNA038099357 A CN A038099357A CN 03809935 A CN03809935 A CN 03809935A CN 1650183 A CN1650183 A CN 1650183A
Authority
CN
China
Prior art keywords
scanning
signal
processor
information
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038099357A
Other languages
English (en)
Other versions
CN100381834C (zh
Inventor
托马斯·特卡奇克
约翰·E·小斯皮塔尔
乔纳森·卢茨
劳伦斯·卡塞
道格拉斯·哈迪
马克·雷德曼
格雷戈里·施密特
斯蒂芬·图格博格
迈克尔·D·菲茨蒙斯
达雷尔·L·卡德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1650183A publication Critical patent/CN1650183A/zh
Application granted granted Critical
Publication of CN100381834C publication Critical patent/CN100381834C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns

Abstract

公开了一种处理器、扫描控制器和方法，用于保护敏感信息防止电子盗用。为了维持出现在处理器中的敏感信息的安全性，扫描控制器拒绝访问扫描链直到数据从处理器的扫描可观测部分中清除，然后在退出测试模式并继续正常操作之前清除扫描链。在转换到测试模式和/或从测试模式转换时清除或者修改存储在处理器的扫描可观测部分中的数据，将防止未授权人员容易地将安全数据转移出扫描链，并且防止在正常操作前将数据预载到扫描链中以尝试设置敏感状态信息。

Description

用于安全扫描测试的方法和装置
技术领域
本发明一般涉及处理器的扫描测试，并且更具体地，涉及扫描测试安全设备。
背景技术
在其最基本的形式中，扫描链是链接在一起的一连串元件，使得一个元件的输出端链接到序列中的下一个元件的输入端，下一个元件又具有链接到随后的元件的输入端的输出端，等等。有时电路设计人员使用扫描链提供对处理器内部元件的测试访问，否则这些处理器内部元件是不能访问的。通过使用扫描链，测试工程师可以使用单输入端口将数据顺序转移到处理器中。处理器处理该数据，并且随后使用单输出端口顺序读出处理结果。通过这种方式，可以以最小的附加复杂度测试最大量的内部电路。
然而，此测试的简便带来了必须考虑的数据访问的问题，特别是基于软件、电信、娱乐和其他行业的加密和安全需要的考虑。例如，电信行业需要将安全代码存贮在某些用于在移动电话、传呼机等等中处理信息的半导体芯片中。这些安全代码可以被用作私有数据处理方法的一部分，用于硬件识别和认证，用以指定安全状态，或者用于许多其他的目的。然而，如果可以通过扫描链访问用于处理这些代码的电路，则竞争者可能能够利用扫描链获得对存储于芯片的安全代码的访问，或者能够进入安全状态。
为了解决该问题，即利用扫描链获得对存储于芯片的安全代码的访问，或者欺骗芯片使其认为处于安全状态，制造商通常从扫描链中移除用于处理安全信息的电路。通过从扫描链中移除该电路，使得未授权的用户获得对安全代码的访问变得更加困难。但是，该解决方案导致芯片的很大一部分不能被完整地测试。
如通过上文讨论而显而易见的，当前可利用的测试方法决不是理想的，其中它们迫使设计人员要么选择具有降低的数据安全的测试访问，要么选择数据安全，而其不具有用于数据处理器的很大部分的测试访问。所需要的是某些方法，其用于允许对处理安全信息的处理器部分的测试访问，但是仍然维持处理器中的任何的安全信息的保密状态。
附图说明
通过参考附图，基于对下文的描述和权利要求的考虑，本发明的不同优点、特征和特性，和相关的结构元件的方法、操作及功能，以及零件的组合和制造的经济性，将变得显而易见，其中附图、描述和权利要求形成了本说明书的一部分。
图1是根据本发明的实施例的使用扫描控制器的处理器的框图；
图2是示出了根据本发明的实施例的扫描测试方法的流程图，该方法包括，在允许访问到处理器的扫描可观测部分之前清除敏感数据；
图3～5是示出了根据本发明的不同实施例的扫描控制器的逻辑框图，该扫描控制器用于控制对扫描链的访问；
图6是示出了图3所示逻辑框图的时序的示例性时序图，该时序与进入测试模式相关；和
图7是示出了图3所示逻辑框图的时序的示例性时序图，该时序与退出测试模式相关。
具体实施方式
在下文的附图详述中，在分别表示信号、状态位或者相似的装置进入逻辑真或者逻辑假状态时，使用术语“有效”和“无效”(或者“失效”)。如果逻辑真状态是逻辑电平1，则逻辑假状态是逻辑电平0。并且如果逻辑真状态是逻辑电平0，则逻辑假状态是逻辑电平1。
因此，本文所述的每个信号可以被设计为正逻辑或者负逻辑，其中负逻辑可以由在信号名称上的横条或者名称后的星号(*)表示。在负逻辑信号的情况中，信号是低有效，其中逻辑真状态对应于逻辑电平0。在正逻辑信号的情况中，信号是高有效，其中逻辑真状态对应于逻辑电平1。
图1～7说明了如何将扫描控制器应用到信息处理器中，通过防止经由处理器测试模式访问敏感信息，提供了一定水平的保护，防止电子数据窃取。在其中维持安全的该方式考虑到增加的部件测试覆盖，而不牺牲敏感数据的安全。此增加的测试覆盖将允许较低成本的产品测试和较短的进入市场的时间。
为了维持敏感数据的安全，本文所述的一个实施例在使能对扫描链的访问前，从处理器的扫描可观测部分中清除读敏感安全数据，并且在退出测试模式并继续正常操作之前清除写敏感数据。在这些时刻清除扫描链的敏感部分将防止未授权人员简单地扫描输出安全数据，并且在正常操作之前，防止未授权人员在扫描链上预载元件，用于设置敏感状态信息。
首先参考图1，将讨论根据本文所述教导的、使用扫描控制器的处理器，并且该处理器通常被指定为处理器100。处理器100包括一连串锁存器182～188，和位于扫描链180中的状态机150；还包括不同的敏感信息源，诸如安全密钥130和安全随机存取存储器(RAM)140；和扫描控制器120，其控制对扫描链180的访问并且提供重置信号和/或模式配置信号。处理器100还包括用于加密用户数据的加密模块110，和用以从安全RAM 140中清除信息的RAM重置170。应当注意，虽然在扫描链180上仅示出了某些元件，但是任何扫描测试所需的元件，例如加密模块110，均可以被放置在扫描链180上。
待保护以防止访问的信息可以包括在制造过程中存储在处理器100中的信息，诸如硬连线识别密钥和私有硬件/固件实现算法，或者包括在制造后存储的敏感信息。例如，安全密钥130可以是硬件识别密钥，用于确认具体的移动通信设备，并且状态机150可以是一系列的逻辑元件，其由处理器100使用以确定处理器是否处于安全操作模式。在每种所述情况中，内建到处理器100中的信息需要保证安全，以便于阻碍伪造，或者使竞争者的逆向设计更加困难。
虽然可以在制造过程中实现安全密钥130，但是RAM 140是在制造过程完成后在处理器100中实现安全信息存储的一种方法。例如，假设处理器100是用于无线互联网设备中的图形处理器。如果具体的服务供应商具有私有的图形压缩算法，则供应商可以通过用户数据输入端109将已加密的算法下载到处理器100中。然后处理器100将使用加密模块110解密该算法，并且传递已解密的数据用于存储在RAM140中。应当理解，除了(或者取代)在图1中示出的方法，在不偏离本文所述教导的前提下，本领域的技术人员也可以使用适当的用于在处理器100中存储信息的方法。
锁存器182、184、186和188能够在正常模式和测试模式中运行。在正常模式中，锁存器182和184，以及状态机150保持(hold)由处理器100的其他部分使用的敏感信息。例如，锁存器182可以是众多锁存器中的一个，用于访问安全密钥130，并且其将安全密钥130递送到处理器100的认证部分(未示出)。如另一示例，已加密的软件子程序可以通过锁存器184从安全RAM 140传送到中央处理单元。如果锁存器182或者184包含在没有正确授权时不应被访问的信息，则称锁存器包含读敏感信息。
状态机150可以保持将处理器100置于非安全模式中的数据。如果状态机150中的状态数据在退出扫描模式前刚刚改变，则处理器可能被欺骗，认为其正处于非安全模式中，由此可能危害安全操作。可以将需要被保护、防止在扫描模式操作后被存储的数据称为写敏感数据。可以使用其他的锁存器(未示出)用于存储其他的状态机(未示出)的输出，而其他的状态机可能包含写敏感信息或者读敏感信息。在每个所述示例中，如果对扫描链的访问未被保护，将可能危害数据安全。
在测试模式中，可以通过扫描链180在处理器100的外部观测锁存器182、184、186和与状态机150相关的锁存器。通过扫描输入端口181和扫描输出端口189提供对扫描链180的访问。数据通过扫描输入端口181记入到锁存器182中，即扫描链180上的第一扫描可观测锁存器。每个时间数据记入到锁存器182中，将锁存器182的输出发送到锁存器184的输入端。每次将锁存器182的输出发送到锁存器184的输入端，就将锁存器184的输出数据发送到锁存器186的输入端，以此类推，直到数据自始至终地遍历扫描链到达扫描输出端口189。例如，假设在所示的扫描链180中，在第一时钟周期中将逻辑1记入到锁存器182中。在第二时钟周期中，存储在锁存器182中的逻辑1将被递送到锁存器184。在第三时钟周期中，同样的逻辑1将被递送到锁存器186。该过程将继续直到最后逻辑1传送到读出锁存器188，并且可以在第四时钟周期中，在扫描输出端口189上读出该逻辑1。本领域的技术人员将理解，该简单的示例仅是说明性的，并且在被发送通过扫描链180的剩余部分之前，可以以不同的方法处理转移至具体锁存器中的数据。
在本说明性实施例中，与锁存器182、184和状态机150相反，读出锁存器188在正常模式中不保持敏感数据。替换的是，在扫描控制器120控制下的读出锁存器188，阻挡从扫描链读出数据，除非是在某些预定的条件下。应当认识到，虽然没有说明，但是在扫描链180的输入端，可以使用以与读出锁存器188相似的方式控制的锁存器，用以阻挡任何扫描输入的数据。还应当认识到，在其他的实施例中，在诸如下文所讨论的不同实施例中，未使用读出锁存器188。
扫描控制器120控制对扫描链180的访问，并且因此控制对任何敏感信息的访问，这些敏感信息可以存储在锁存器182、184和状态机150中。在至少一个实施例中，扫描控制器120接收作为输入的“测试模式”信号、“扫描使能”信号、“重置”信号、和“事件触发”信号。通过使用这些输入的信号，扫描控制器120产生“扫描使能(内部)”信号和“扫描数据使能”信号，其用于配置锁存器182～188和状态机150以允许扫描测试。例如，有效的“扫描使能(内部)”使每个扫描锁存器置于扫描模式中，而有效的“扫描数据使能”允许数据被扫描到扫描输出端口189。扫描控制器120还产生“扫描退出”和“扫描重置”信号，其用于在需要时重置扫描链180上的元件。
在本说明性实施例中，扫描控制器120控制许多个同扫描链180相关的重置序列，确保每个锁存器182～188和状态机150按照需要被正确地重置。应当注意，在本说明性实施例中，不用于存储敏感信息的锁存器186和188不需要重置以保护敏感信息。然而，由于理想的是，在“硬”重置或者其他的时刻重置锁存器186和188，因此向扫描控制器120提供“重置”信号，用以重置锁存器186、188。在其他的实施例中，除了“扫描重置”信号之外，还可以向安全扫描链元件，例如状态机150，提供“重置”信号。虽然在许多环境中理想的是重置扫描链上的每一个元件，但是在不偏离本文所述教导的前提下，可以通过扫描控制器120的输出，使非敏感的元件维持在非重置状态。
在一个实施例中响应某些事件，使用RAM重置170从安全RAM140中清除信息。RAM重置170可以由分立的重置状态机(未示出)控制，或者直接由扫描控制器120控制，或者由另外的装置控制。RAM重置170还可以提供“事件触发”信号，该信号表示存储在安全RAM140中的数据已被成功地清除。该输出信号可以用作扫描控制器120的“事件触发”输入。在所需用于重置安全RAM 140的时刻未确定时，该“事件触发”信号的使用是特别有用的。应当认识到，尽管在所示实施例中使用了RAM重置170，但是对于每一个实施例，该RAM重置170不是必需的。在至少一个实施例中，通过执行重置或者其他操作，由表明包含在扫描链180的元件中的数据是否安全的信号(图1中未示出)来控制，或者至少部分地控制“扫描数据使能”信号、“扫描使能(内部)”信号和“事件触发”信号的产生。该信号的一个实施例是后面通过图5所讨论的“不安全*”信号。
下面参考图2，将讨论根据本发明的实施例的、扫描测试处理器(诸如图1的处理器100)的方法。该方法开始于步骤210，处理器100运行于正常模式或者非测试模式。在正常模式中，扫描链180的元件被用于执行普通处理任务。虽然扫描链180上的元件处于正常模式，但是通过扫描输入端口181或者扫描输出端口189不能访问该扫描链180上的元件，这是因为没有将锁存器182～188和状态机150配置为通过它们的扫描链端口接收或者发送信息。在正常模式中，锁存器182、184和状态机150可以包含敏感数据或者状态信息，因此，如果使扫描链180上的元件能够在正常操作中用于扫描链访问，则包含在扫描链的元件中的信息可以从扫描输出端口190读出，可能危害信息的安全。
方法进行到步骤220，其中响应所需的输入或者输入的组合，通过重置，或者通过另外地对锁存器182、184和状态机150中的敏感数据的修改，准备扫描链用于测试。例如，在一个实施例中，有效的“测试模式”信号和有效的“扫描使能”信号的接收将使扫描控制器120产生有效的“扫描重置”信号，该有效的“扫描重置”信号直接地施加到锁存器182、184和状态机150的重置引脚。可替换地，适当的硬件、软件或者固件控制器可以随机地或者以其他的方式修改锁存器182、184和状态机150中的数据，用以确保没有安全数据可以从锁存器中恢复。
在步骤230中，扫描控制器检查是否已经清除了或者另外地修改了所有的敏感数据。步骤230可以在扫描控制器120的输入端检查有效的“事件触发”信号的出现，并且如果“事件触发”信号不是有效的，则“扫描使能(内部)”信号不是有效的。例如，如果需要在允许访问扫描链180之前重置安全RAM 140，则扫描控制器120将等待来自RAM重置170的、表示安全RAM 140的重置已经完成的信号。在另一个实施例中，由于在扫描链元件中修改数据的时序是确定的，因此不需要“事件触发”信号，并且通过等待足够允许锁存器182～184重置的多个时钟周期，可以简单地完成步骤230。
一旦在步骤230中修改了敏感数据，则在步骤240中扫描控制器120允许对扫描链180的访问。在步骤240的过程中，在不牺牲敏感信息安全性的前提下，可以使用本领域的技术人员所知的正常的扫描测试程序，该敏感信息可能事先已经存储在扫描链180的任何扫描可观测元件中。可以将数据扫描到扫描输入端口181并且可以从扫描输出端口189读出数据，用于测试处理器100的不同内部部分的功能性。
在扫描测试完成时，图2的方法从步骤240进行到步骤250。在步骤250中，进行准备，用以退出测试模式并且再次进入正常模式。在一个实施例中，在步骤250的过程中，阻挡对扫描链180的访问，修改或者重置锁存器182、184和状态机150中的任何数据。可以通过通知扫描控制器120(图1)阻挡扫描链180，用以通过使“测试模式”信号无效来进入正常模式。响应“测试模式”信号无效，可以使“扫描重置”信号有效用以重置锁存器182、184和状态机150(图1)，以及可能包括读敏感或者写敏感信息的扫描链180的任何其他元件。此外，可以再次配置扫描链可观测部分上的元件，用以防止数据被扫描输出。通过参考图7更加详细地描述了用于使扫描链准备用于正常操作的信号。
在退出非测试模式之前从处理器100的扫描可观测部分清除信息，防止了某些人在扫描测试过程中扫描输入“种子”信息并且随后监视处理器100的输出以确定对该种子信息执行了何种操作。在这一点上，清除信息还防止了某些人将状态机，例如状态机150，设置在特定的状态，而该状态能够，例如“欺骗”处理器使其认为正运行于安全模式，而事实并非如此。在至少一个实施例中，替代(或者除了)如前面章节所讨论的修改/重置数据，在步骤250中产生的“扫描退出”信号可以用作对不同的状态机的输入，用以表明当前的状态可能不是准确的。状态机可以自动地转换到已知的状态，即使在扫描退出时未清除状态位。
在步骤260中，通过使用与所讨论的关于步骤230的技术相似或者相同的技术，扫描控制器120检查用以保证，从处理器100的任何必需的扫描可观测部分中清除了数据。例如，在一个实施例中，在使“扫描数据使能”信号有效之前，扫描控制器120可以等待表示重置完成的有效的“事件触发”信号，该“扫描数据使能”信号可被用于允许或者防止数据转移进或者转移出扫描链180。在另一实施例中，可以基于使“事件触发”信号有效来使“不安全*”信号无效，随后将通过图5更加详细地讨论该实施例。
将通过图5讨论的“不安全*”信号可被用于控制扫描链180上的一个或者多个元件，用以防止或者允许配置扫描链180上的不同元件用于正常操作。例如，可以使用“不安全*”信号取代控制信号，诸如图1所示的用以防止数据输出的“扫描数据使能”信号。可替换地，“不安全*”信号可以用作对逻辑电路的一个输入，用以产生一个或者多个信号，例如“扫描数据使能”或者“扫描使能(内部)”。在至少一个实施例中，“不安全*”信号(图5)结合了“扫描重置”和“扫描退出”信号(图3～4)二者的功能性。一旦清除了数据和/或状态信息，则扫描控制器120或者另外的适当硬件、软件或者固件可以使处理器100返回到正常模式。
应当认识到，在不偏离本文所述的教导的前提下，图2方法的不同步骤可以同时实现或者以不同的顺序实现。例如，检查用以观察从扫描可观测元件中清除敏感信息，如步骤230，除了在步骤230之后可以执行该操作外，还可以在正常模式210中执行该操作。可替换地，可以连续执行，检查敏感数据是否已被清除。而且，依赖于不同的设计、市场、成本或者其他因素，图2所述方法的某些部分可以与其他部分相区别地实现。例如，在进入测试模式时仅清除某些锁存器中的数据，如步骤220，并且步骤250和260可以在退出到正常模式之前仅用于从安全状态机中清除状态信息。
下面参考图3，将讨论扫描控制器部分的具体实施例。在本说明性实施例中，扫描控制器部分具有三个输入：“测试模式”、“重置”和“扫描使能”。这三个输入用于组合产生三个输出：“扫描使能(内部)”、“扫描重置”和“扫描退出”。“测试模式”是用于功能性地修改电路使其更加易于测试的信号。在扫描测试开始之前使该信号有效。“扫描使能”是用于将数据转移到扫描链中的信号，而“重置”是表示内部数据将被清除，被设置为已知的状态和/或进行其他的修改的信号。“扫描使能(内部)”是“扫描使能”的门控版本，其由内部电路使用替换“扫描使能”用以转移数据通过扫描链。“扫描重置”在有效时可以用于从扫描链的扫描可观测元件中清除敏感数据。“扫描退出”在有效时是表示测试模式(如“测试模式”信号所表示的)已失效的信号，并且其可以用作状态机的输入用以强迫状态转换到已知的状态。
扫描控制器部分120确保了，直到清除了敏感电路中的信息之后，没有数据可以转移到扫描链中。例如，数据不能被转移到扫描链中直到“测试模式”信号有效，表示受控电路处于测试模式中。而且，扫描控制器部分120使信息转移到扫描链中延迟，直到“测试模式”信号有效后的两个时钟周期。这确保了扫描控制器120具有产生“扫描重置”脉冲的时间，基于有效的“测试模式”信号自动地产生该“扫描重置”脉冲。如无效的“测试模式”信号所表明的，在退出测试模式时，使“扫描退出”信号有效。随后通过参考图6和7将更加详细地讨论信号的时序。
下面参考图4，示出了扫描控制器部分120的另一实施例。在本说明性实施例中示出的逻辑基本上与通过图3所述的逻辑相同，除了现在基于使“事件触发”信号有效来使“扫描使能(内部)”有效。应当认识到，可以修改图3所示的扫描控制器，用以在需要时包括由图4所示的扫描控制器提供的功能。如通过图1所讨论的“事件触发”信号用作附加控制，用以确保电路中的受控信息已被修改、重置、清除等等，并且扫描链的所有的或者特定的元件被清除、设置或者进行了其他的准备，用以进入测试模式。仅在接收到“事件触发”信号时才将产生输出信号，“扫描使能(内部)”。如图3所讨论的，可以使用该“扫描使能(内部)”信号，包括控制输入门或者输出门、触发器等等，用以防止数据转移进或者转移出扫描链。
下面参考图5，将考虑包括扫描控制器部分120的实施例，该扫描控制器部分120使用异步触发器。图5中示出的实施例运行用以获得与图3和4所示的实施例的基本相同的效果，除了使用差别很小的逻辑配置。此外，图5示出了包括门510和520的逻辑，其可以是已修改的扫描控制器的一部分或者是图1中的其他电路。
参考图5的说明，“测试模式”信号提供给触发器540的时钟输入端，并且提供给触发器550的反相时钟输入端，因此“测试模式”信号的上升沿使得触发器540的输出变高，并且“测试模式”信号的下降沿使得触发器550的输出变高。
因此，假设使触发器的“重置”输入无效，则“测试模式”的任何变化将引起“不安全*”有效。如果使“不安全*”有效，则使“扫描使能(内部)”无效，阻止扫描链的操作。触发器540和550的异步的重置输入连接到触发器560的反相输出，由此响应“安全重置”信号重置触发器540和550。“安全重置”可以作为系统重置的一部分，响应用户动作等等而产生。在至少一个实施例中，“安全重置”是图1所示的“重置”信号的特例。由于触发器540和550的信号输入端连接到高参考电压，因此在“安全重置”信号有效至少两个时钟周期时，低有效的逻辑信号“不安全*”无效(即，逻辑高值)，表示敏感数据是安全的。
在本说明性实施例中，在“安全重置”信号有效之前使“测试模式”有效时，在接收有效的“安全重置”信号之后使“不安全*”信号无效，表示敏感数据是安全的，并且即使在“安全重置”信号无效之后“不安全*”信号仍保持无效。然而，如果在“安全重置”信号无效之后“测试模式”信号改变状态，则“不安全*”信号有效，表示扫描链中的数据是不安全的。为了理解“不安全*”信号的功能，考虑下面自然段中的示例。
在考虑下文的示例时，应当注意，“扫描输入(内部)”507、“扫描输出(内部)”517和“扫描使能(内部)”是“扫描输入”181、“扫描输出”189和“扫描使能(图1)”的门控版本，所有信号可以用于限制扫描链180的外部访问。然而，应当注意，如果被实现用于传输图1所示的“扫描输入”和“扫描输出”信号的话，“扫描输入(内部)”和“扫描输出(内部)”不是图1中所特意说明的。例如，假设扫描链180(图1)当前处于扫描测试模式，具有有效的“测试模式”信号，并且“不安全*”信号是无效的。为了退出扫描测试模式，使“测试模式”信号无效。通过“测试模式”信号的下降沿触发触发器550，其使得“不安全*”有效。有效的“不安全*”信号表示正在退出扫描测试模式，并且需要清除扫描链180(图1)中的数据。在本说明性实施例中，“不安全*”用作逻辑门510的输入，用以阻挡数据“扫描输入”581防止其通过与门510并且变为“扫描输入(内部)”数据507，该数据507可以被扫描输入到扫描链180(图1)中，并且用以阻挡数据“扫描输入”517防止其从扫描链180(图1)读出。此外，“不安全*”用作逻辑门512的输入，用以阻挡“扫描使能(内部)”防止其在数据不安全时响应“扫描使能”而变得有效。应当认识到，任何所述方法均可用于防止数据从设备100扫描输出。
除了用作逻辑门510、512和520的输入，“不安全*”信号可用于，例如通知中央处理器使“安全重置”信号有效，或者清除扫描链中的数据。其还可用于设置安全/不安全寄存器(未示出)，借助于该寄存器，不同的固件或者软件可以确定扫描链的状态。可替换地，“不安全*”信号可以用作直接输入端，用以控制图1所示的一个或多个锁存器或者状态机的配置。
最后，图5所示实施例使用“安全重置”信号产生有效的“清除/重置”信号，用以修改存储在扫描链的扫描可观测元件中的数据。应当注意，“清除/重置”可以同图1的“扫描重置”相类似。可以由使用扫描控制器120的处理器中的其他电路自动地生成该“扫描重置”信号，或者可以配置系统，用以仅在操作员物理启动重置后产生“扫描重置”信号。
下面参考图3和6，将讨论扫描控制器的一个实施例中使用的信号之间的时序关系。图6示出了在进入测试模式时的时序关系。下面讨论中的所有时序均以时钟610为参考，并且特别地是时钟周期C1的第一上升沿。在时钟周期C1开始之前，所有的信号是无效的，表明操作于正常模式，即非测试模式。在时钟周期C1的第一半周期中，用户尝试通过使“扫描使能”630有效来使能扫描。由于使用扫描控制器120的处理器仍然工作于正常模式，因此有效的“扫描使能”630未能使“扫描使能(内部)”640变高。
然而，在第二时钟周期C2的第一上升沿，使“测试模式”620有效。“扫描重置”660响应有效的“测试模式”620而变高。“扫描重置”660是触发扫描链(见图1)上的扫描可观测元件的修改、重置或者清除的脉冲。在时钟周期C4的第一上升沿处，“测试模式”620有效后的两个上升沿处，响应变高的“扫描使能”630和“测试模式”620，“扫描使能(内部)”640变高。“扫描使能(内部)”640有效的两个时钟周期的延迟，允许在允许访问扫描链之前执行重置，由此在进入测试模式时保护敏感信息。应当注意，“重置”650和“扫描退出”670在进入测试模式的过程中是无效的。在“扫描使能(内部)”在周期C4中有效后的某一时刻，响应“测试模式”620在周期C1中有效，数据可以转移到和转移出扫描链，以便于协助测试内部处理器部件，但是在这一点上，所有的安全信息均被清除。
下面参考图3和7，将进一步讨论扫描控制器的一个实施例中使用的信号之间的时序关系，特别是从测试模式退出时的时序关系。将通过参考时钟周期C1的第一上升沿来讨论图7所示信号的时序关系。在时钟周期C1的起点，“测试模式”720、“扫描使能”730和“扫描使能(内部)”740是有效的，而所有其他的信号是无效的。这对应于测试模式，其中数据可以自由地转移进和转移出扫描链，而不用担心会危害敏感数据。在时钟周期C1的下降沿，“测试模式”720无效，以信号通知测试周期的结束并且进入正常模式。在“测试模式”720无效的同一时刻，“扫描退出”770有效，用以信号通知，从“重置”750有效的上一时刻起，进入和退出了测试模式。“扫描退出”770可以用作状态机的输入，用以强迫状态转换到已知的状态；可以用作锁存器的输入，用以控制锁存器的操作状态；可以连接到处理器，用以表明允许在正常模式中使用之前需要重置扫描链中的数据；或者可以以其他不同的相似的方式用于表示已退出扫描测试模式。
在第二时钟周期C2的下降沿，“重置”750有效，其引起“扫描重置”760有效。在至少一个实施例中，“扫描重置”760用作形成扫描链的数据锁存器和状态机的重置输入。当以这种方式使用时，“扫描重置”760在退出扫描测试时从扫描链中清除敏感数据。“扫描使能(内部)”740在“扫描退出”770无效的同一时刻变低，由此防止数据在退出扫描测试模式后从扫描链扫描输出。最后，“扫描使能”730失效，使得没有额外的数据可以扫描输入到扫描链。应当注意，在这里所考虑时序的扫描控制器120的实施例中，“扫描重置”760在“测试模式”720失效时不是自动失效的。作为替换，“重置”750响应用户动作等等应当有效，由此使“扫描重置”760有效，用以在进入正常模式之前清除扫描链。其他的实施例可以在退出测试模式时，自动地产生同“重置”750相似的重置脉冲。
简而言之，通过回顾前文的公开内容，显而易见的是，通过在允许访问扫描链之前和之后修改存储在处理器的扫描可观测部分中的信息，根据本文所述教导构建的使用扫描控制器的处理器可以在不牺牲可测性的前提下提供增加的数据安全性。增加的数据安全性通过限制对数据的访问，可以帮助阻止模仿者利用敏感数据。同时，较高的可测性可以用于降低制造成本和提高产品引入市场的速度。
在前面的附图详细说明中，参考了形成本说明书一部分的附图，并且其中，通过说明运用本发明的具体的实施例示出了附图。这些实施例得到了足够详细的描述，使得本领域的技术人员能够运用本发明，并且应当理解，在不偏离本发明的精神和范围的前提下，可以利用其他的实施例，并且可以进行逻辑的、机械的和电气的修改。
为了避免不必要的细节，使得本领域的技术人员能够运用本发明，本描述可能忽略了某些本领域的技术人员已知的信息。而且，可以由本领域的技术人员轻松地构建许多其他的并入了本发明的教导的变化实施例。因此，本公开内容的目的不在于限制于本文所述的具体形式，而是相反地，目的在于涵盖这些合理地包括在本发明的精神和范围内的替换方案、修改方案和等效方案。因此，前面的详细描述不应被理解为限制，并且本公开内容的范围仅由权利要求书所限定。

Claims (10)

1.一种方法，包括步骤：
接收配置信号，以准备扫描链(180)用于测试；
响应配置信号，修改数据处理器的扫描可观测部分中的信息；和
在修改步骤之后，使能扫描可观测部分的扫描测试。
2.权利要求1的方法，其中
修改步骤包括响应配置信号重置扫描可观测部分；并且其中
使能步骤包括产生使能扫描信号用以在扫描可观测部分中使能扫描逻辑。
3.权利要求1的方法，进一步包括步骤：在使能步骤之前防止信息扫描输入到扫描可观测部分；和在使能步骤之前防止信息自扫描可观测部分扫描输出。
4.一种方法，包括步骤：
接收配置指示，以准备扫描链(180)用于正常操作；
响应配置指示，修改数据处理器(100)的扫描可观测部分中的信息；和
在修改步骤之后，使能数据处理器的正常操作。
5.权利要求4的方法，其中，修改步骤包括重置扫描可观测部分。
6.权利要求4的方法，进一步包括步骤：在使能步骤之后防止信息扫描输入到扫描可观测部分；和在使能步骤之后防止信息自扫描可观测部分扫描输出。
7.一种包括用以在扫描测试之前提供扫描重置信号的逻辑的扫描控制器(120)，所述扫描重置信号用以修改数据处理器的扫描可观测部分中的信息。
8.一种处理器，包括：
功能部分，用以在正常模式中处理安全信息，所述功能部分在测试模式中是可观测的；和
测试控制部分，用以在测试所述功能部分之前通过修改所述功能部分中的信息来防止对安全信息的访问。
9.权利要求8的处理器，其中，所述测试控制部分包括在扫描测试之前提供扫描重置信号的逻辑，所述扫描重置信号用以修改所述处理器的所述功能部分中的信息。
10.权利要求8的处理器，其中，所述测试控制部分进一步包括在扫描测试之后提供扫描重置信号的逻辑。
CNB038099357A 2002-04-30 2003-04-14 用于安全扫描测试的方法和装置 Expired - Fee Related CN100381834C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/135,877 2002-04-30
US10/135,877 US7185249B2 (en) 2002-04-30 2002-04-30 Method and apparatus for secure scan testing

Publications (2)

Publication Number Publication Date
CN1650183A true CN1650183A (zh) 2005-08-03
CN100381834C CN100381834C (zh) 2008-04-16

Family

ID=29249555

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038099357A Expired - Fee Related CN100381834C (zh) 2002-04-30 2003-04-14 用于安全扫描测试的方法和装置

Country Status (9)

Country Link
US (2) US7185249B2 (zh)
EP (1) EP1499906B1 (zh)
JP (1) JP2006505798A (zh)
KR (1) KR100966661B1 (zh)
CN (1) CN100381834C (zh)
AU (1) AU2003224959A1 (zh)
DE (1) DE60303126T2 (zh)
TW (1) TWI270768B (zh)
WO (1) WO2004051294A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102565684A (zh) * 2010-12-13 2012-07-11 上海华虹集成电路有限责任公司 基于安全的扫描链控制电路、扫描链测试电路及使用方法
CN103733204A (zh) * 2011-07-18 2014-04-16 惠普发展公司，有限责任合伙企业 处理器中的状态之间的转移
CN106556792A (zh) * 2015-09-28 2017-04-05 飞思卡尔半导体公司 能够进行安全扫描的集成电路
CN106707139A (zh) * 2017-01-03 2017-05-24 大唐微电子技术有限公司 一种扫描链测试装置及实现方法
CN107783030A (zh) * 2016-08-29 2018-03-09 恩智浦美国有限公司 具有低功率扫描系统的集成电路
WO2018090621A1 (zh) * 2016-11-15 2018-05-24 华为技术有限公司 一种数据安全保护方法及设备

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228440B1 (en) * 2002-02-13 2007-06-05 Lsi Corporation Scan and boundary scan disable mechanism on secure device
US7672452B2 (en) * 2002-05-03 2010-03-02 General Instrument Corporation Secure scan
JP2007506088A (ja) * 2003-09-19 2007-03-15 コニンクリユケ フィリップス エレクトロニクス エヌ．ブイ． 秘密サブモジュールを有する電子回路
TWI229741B (en) * 2004-01-16 2005-03-21 Sunplus Technology Co Ltd Device and method for accessing hidden data in boundary scan test interface
TWI235599B (en) * 2004-01-16 2005-07-01 Sunplus Technology Co Ltd Device and method for transmitting hidden signal in boundary scan testing interface
FR2865828A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Procede de securisation du mode de test d'un circuit integre par detection d'intrusion
FR2865827A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Securisation du mode de test d'un circuit integre
EP1560033A1 (fr) * 2004-01-29 2005-08-03 STMicroelectronics S.A. Circuit intégré comportant un mode de test sécurisé par initialisation du dit mode de test
US7490231B2 (en) * 2004-07-23 2009-02-10 Broadcom Corporation Method and system for blocking data in scan registers from being shifted out of a device
US7290191B2 (en) * 2004-08-20 2007-10-30 International Business Machines Corporation Functional frequency testing of integrated circuits
DE602004019827D1 (de) * 2004-11-22 2009-04-16 Freescale Semiconductor Inc Integrierte schaltung und verfahren zur gesicherten prüfung
US7519883B1 (en) * 2005-04-05 2009-04-14 Advanced Micro Devices, Inc. Method of configuring a system and system therefor
FR2883998A1 (fr) * 2005-04-05 2006-10-06 St Microelectronics Sa Coprocesseur securise comprenant un circuit de detection d'un evenement
FR2884000A1 (fr) * 2005-04-05 2006-10-06 St Microelectronics Sa Coprocesseur securise comprenant des moyens pour empecher l'acces a un organe du coprocesseur
FR2885417A1 (fr) * 2005-05-04 2006-11-10 St Microelectronics Sa Circuit integre comportant un mode de test securise par detection de l'etat chaine des cellules configurables du circuit integre
US7600166B1 (en) * 2005-06-28 2009-10-06 David Dunn Method and system for providing trusted access to a JTAG scan interface in a microprocessor
US7334173B2 (en) * 2005-06-28 2008-02-19 Transmeta Corporation Method and system for protecting processors from unauthorized debug access
US7694197B2 (en) * 2005-07-08 2010-04-06 Stmicroelectronics, Sa Integrated circuit comprising a test mode secured by detection of the state of a control signal
FR2888330B1 (fr) * 2005-07-08 2007-10-05 St Microelectronics Sa Circuit integre comportant un mode de test securise par detection de l'etat d'un signal de commande
US7363564B2 (en) * 2005-07-15 2008-04-22 Seagate Technology Llc Method and apparatus for securing communications ports in an electronic device
DE602006014417D1 (de) * 2005-08-10 2010-07-01 Nxp Bv Prüfen einer integrierten schaltung, die geheiminformationen enthält
US7328384B1 (en) * 2005-09-29 2008-02-05 Xilinx, Inc. Method and apparatus using device defects as an identifier
JP2007171060A (ja) * 2005-12-23 2007-07-05 Toshiba Corp 動作モード設定回路、動作モード設定回路を有するｌｓｉ、及び動作モード設定方法
FR2897440A1 (fr) * 2006-02-10 2007-08-17 St Microelectronics Sa Circuit electronique comprenant un mode de test securise par rupture d'une chaine de test, et procede associe.
US7779252B2 (en) * 2006-03-21 2010-08-17 Harris Corporation Computer architecture for a handheld electronic device with a shared human-machine interface
US8060744B2 (en) * 2006-03-23 2011-11-15 Harris Corporation Computer architecture for an electronic device providing single-level secure access to multi-level secure file system
US8041947B2 (en) * 2006-03-23 2011-10-18 Harris Corporation Computer architecture for an electronic device providing SLS access to MLS file system with trusted loading and protection of program execution memory
US8127145B2 (en) * 2006-03-23 2012-02-28 Harris Corporation Computer architecture for an electronic device providing a secure file system
US7979714B2 (en) * 2006-06-02 2011-07-12 Harris Corporation Authentication and access control device
JP4262265B2 (ja) * 2006-06-20 2009-05-13 キヤノン株式会社 半導体集積回路
FR2903497A1 (fr) * 2006-07-07 2008-01-11 St Microelectronics Sa Circuit electronique comprenant un mode de test securise par insertion de donnees leurres dans la chaine de test,procede associe.
CN100495989C (zh) * 2006-07-07 2009-06-03 中国科学院计算技术研究所 一种测试外壳电路及其设计方法
US8528102B2 (en) * 2006-10-06 2013-09-03 Broadcom Corporation Method and system for protection of customer secrets in a secure reprogrammable system
US7869915B2 (en) * 2007-04-12 2011-01-11 GM Global Technology Operations LLC Method and apparatus for validating processors using seed and key tests
US9111122B2 (en) * 2007-07-02 2015-08-18 Freescale Semiconductor, Inc. Asymmetric cryptographic device with local private key generation and method therefor
US7975307B2 (en) * 2007-09-07 2011-07-05 Freescale Semiconductor, Inc. Securing proprietary functions from scan access
US7987331B2 (en) * 2007-11-15 2011-07-26 Infineon Technologies Ag Method and circuit for protection of sensitive data in scan mode
US8397079B2 (en) * 2008-06-04 2013-03-12 Ati Technologies Ulc Method and apparatus for securing digital information on an integrated circuit read only memory during test operating modes
US8051345B2 (en) * 2008-06-04 2011-11-01 Ati Technologies Ulc Method and apparatus for securing digital information on an integrated circuit during test operating modes
EP2146213B1 (en) * 2008-07-14 2011-08-17 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Integrated circuit, method and electronic apparatus
WO2010016004A1 (en) 2008-08-08 2010-02-11 Nxp B.V. Circuit with testable circuit coupled to privileged information supply circuit
US8074132B2 (en) * 2008-10-28 2011-12-06 Broadcom Corporation Protecting data on integrated circuit
JP2010252305A (ja) * 2009-03-25 2010-11-04 Renesas Electronics Corp 半導体集積回路及びその制御方法
JP2010261768A (ja) * 2009-05-01 2010-11-18 Sony Corp 半導体集積回路、情報処理装置、および出力データ拡散方法、並びにプログラム
JP2010266417A (ja) * 2009-05-18 2010-11-25 Sony Corp 半導体集積回路、情報処理装置、および情報処理方法、並びにプログラム
US9009552B2 (en) * 2010-09-09 2015-04-14 Advanced Micro Devices, Inc. Scan-based reset
US9746519B2 (en) * 2011-03-25 2017-08-29 Nxp B.V. Circuit for securing scan chain data
US8495443B1 (en) 2011-05-31 2013-07-23 Apple Inc. Secure register scan bypass
JP5793978B2 (ja) * 2011-06-13 2015-10-14 富士通セミコンダクター株式会社 半導体装置
US9373377B2 (en) 2011-11-15 2016-06-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for testmode security systems
US9224012B2 (en) * 2013-05-20 2015-12-29 Advanced Micro Devices, Inc. Debug functionality in a secure computing environment
US9310436B2 (en) * 2014-01-28 2016-04-12 Omnivision Technologies, Inc. System and method for scan-testing of idle functional units in operating systems
GB2543804A (en) * 2015-10-29 2017-05-03 Nordic Semiconductor Asa Microprocessor interfaces
US10185633B2 (en) * 2015-12-15 2019-01-22 Intel Corporation Processor state integrity protection using hash verification
US20180328988A1 (en) * 2016-03-16 2018-11-15 Hewlett-Packard Development Company, L.P. Controlling a transition between a functional mode and a test mode
US10222417B1 (en) * 2016-11-28 2019-03-05 Cadence Design Systems, Inc. Securing access to integrated circuit scan mode and data
US10223531B2 (en) 2016-12-30 2019-03-05 Google Llc Secure device state apparatus and method and lifecycle management
KR102220662B1 (ko) * 2018-01-05 2021-03-17 주식회사 아이씨티케이 홀딩스 테스트 모드에서 데이터 보호 장치 및 방법
US11222098B2 (en) * 2018-08-23 2022-01-11 University Of Florida Research Foundation, Incorporated Protecting obfuscated circuits against attacks that utilize test infrastructures
US10984108B2 (en) 2018-10-05 2021-04-20 International Business Machines Corporation Trusted computing attestation of system validation state
US10976366B2 (en) * 2018-10-19 2021-04-13 Silicon Laboratories Inc. Two pin scan interface for low pin count devices
CN110020558A (zh) * 2019-04-09 2019-07-16 长沙理工大学 边界扫描设计环境下一种安全的密码芯片可测试性设计结构
TWI727308B (zh) * 2019-04-17 2021-05-11 國立成功大學 測試電路之動態密鑰防禦架構與方法
US11144677B2 (en) * 2019-08-08 2021-10-12 Nxp Usa, Inc. Method and apparatus for digital only secure test mode entry
KR20220062501A (ko) * 2019-09-12 2022-05-17 핑거프린트 카드즈 아나카툼 아이피 에이비 암호화 회로가 있는 생체 인식 장치
US10955473B1 (en) 2019-11-01 2021-03-23 Nxp B.V. System and method of scan reset upon entering scan mode
US11320482B2 (en) 2020-02-26 2022-05-03 Silicon Laboratories Inc. Secure scan entry
EP3893008A1 (en) * 2020-04-07 2021-10-13 Commsolid GmbH Method and apparatus for performing a secure test mode of a soc
US20220358230A1 (en) * 2021-05-04 2022-11-10 Texas Instruments Incorporated Methods and apparatus for using scan operations to protect secure assets
WO2022235747A1 (en) * 2021-05-04 2022-11-10 Texas Instruments Incorporated Methods and apparatus for using scan operations to protect secure assets
US11454671B1 (en) * 2021-06-30 2022-09-27 Apple Inc. Data gating using scan enable pin
US11953548B2 (en) * 2022-01-14 2024-04-09 University Of Florida Research Foundation, Incorporated Invisible scan architecture for secure testing of digital designs

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0827730B2 (ja) 1986-11-07 1996-03-21 沖電気工業株式会社 シングルチップマイクロコンピュータ及びそのテスト方法
US4925353A (en) 1987-05-28 1990-05-15 Litton Systems, Inc. Drive fastening system
JPH01118933A (ja) * 1987-10-31 1989-05-11 Nec Corp シングルチップマイクロコンピュータ
US4947357A (en) * 1988-02-24 1990-08-07 Stellar Computer, Inc. Scan testing a digital system using scan chains in integrated circuits
JPH01307815A (ja) * 1988-06-07 1989-12-12 Mitsubishi Electric Corp 情報処理装置のリセット方式
JPH0325688A (ja) * 1989-06-23 1991-02-04 Nec Corp マイクロコンピュータ
JPH04256145A (ja) * 1991-02-08 1992-09-10 Sharp Corp 集積回路装置
JPH0512459A (ja) * 1991-07-05 1993-01-22 Nec Corp シングルチツプマイクロコンピユータ
JPH06214821A (ja) * 1992-03-02 1994-08-05 Motorola Inc 逐次自己アドレス解読機能を有するデ−タ処理システムとその動作方法
US5627842A (en) * 1993-01-21 1997-05-06 Digital Equipment Corporation Architecture for system-wide standardized intra-module and inter-module fault testing
GB2290877B (en) * 1994-07-01 1997-08-20 Advanced Risc Mach Ltd Integrated circuit test controller
GB9414266D0 (en) 1994-07-14 1994-08-31 Jonhig Ltd Testing of memory content
US5530753A (en) * 1994-08-15 1996-06-25 International Business Machines Corporation Methods and apparatus for secure hardware configuration
KR0147619B1 (ko) * 1995-01-27 1998-12-01 김광호 플립플롭 제어기
US5898776A (en) * 1996-11-21 1999-04-27 Quicklogic Corporation Security antifuse that prevents readout of some but not other information from a programmed field programmable gate array
JP3670449B2 (ja) * 1997-07-09 2005-07-13 株式会社東芝 半導体装置
US6049901A (en) 1997-09-16 2000-04-11 Stock; Mary C. Test system for integrated circuits using a single memory for both the parallel and scan modes of testing
US6061010A (en) * 1997-09-25 2000-05-09 Analog Devices, Inc. Dual return-to-zero pulse encoding in a DAC output stage
JP3638770B2 (ja) 1997-12-05 2005-04-13 東京エレクトロンデバイス株式会社 テスト機能を備える記憶装置
JPH11282671A (ja) * 1998-03-31 1999-10-15 Texas Instr Japan Ltd コンピュータシステム
US6425100B1 (en) * 1998-04-24 2002-07-23 Texas Instruments Incorporated Snoopy test access port architecture for electronic circuits including embedded core with built-in test access port
US6304099B1 (en) * 1998-05-21 2001-10-16 Lattice Semiconductor Corporation Method and structure for dynamic in-system programming
US6216251B1 (en) * 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
US6499124B1 (en) * 1999-05-06 2002-12-24 Xilinx, Inc. Intest security circuit for boundary-scan architecture
JP4294159B2 (ja) * 1999-05-06 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路装置
EP1087233A1 (de) * 1999-09-23 2001-03-28 Infineon Technologies AG Verfahren und Anordnung zum datenschützenden Selbsttest für Microcontroller
US6754862B1 (en) * 2000-03-09 2004-06-22 Altera Corporation Gaining access to internal nodes in a PLD
KR100381959B1 (ko) * 2000-08-31 2003-05-01 삼성전자주식회사 테스트 포인트가 삽입된 반도체 집적회로 장치
FR2822971A1 (fr) * 2001-04-03 2002-10-04 St Microelectronics Sa Systeme et procede de controle d'acces a des donnees protegees stockees dans une memoire
EP1248200A1 (de) * 2001-04-06 2002-10-09 Micronas GmbH Verriegelungsschaltung zur Verhinderung eines unzulässigen Zugriffs auf die Speichereinrichtung eines Prozessors
US6954886B2 (en) * 2001-12-31 2005-10-11 Intel Corporation Deterministic hardware reset for FRC machine
US7386774B1 (en) * 2004-02-26 2008-06-10 Integrated Device Technology, Inc. Memory unit with controller managing memory access through JTAG and CPU interfaces
US7328384B1 (en) * 2005-09-29 2008-02-05 Xilinx, Inc. Method and apparatus using device defects as an identifier

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102565684A (zh) * 2010-12-13 2012-07-11 上海华虹集成电路有限责任公司 基于安全的扫描链控制电路、扫描链测试电路及使用方法
CN103733204A (zh) * 2011-07-18 2014-04-16 惠普发展公司，有限责任合伙企业 处理器中的状态之间的转移
US9418027B2 (en) 2011-07-18 2016-08-16 Hewlett Packard Enterprise Development Lp Secure boot information with validation control data specifying a validation technique
US9418026B2 (en) 2011-07-18 2016-08-16 Hewlett Packard Enterprise Development Lp Transition between states in a processor
US9465755B2 (en) 2011-07-18 2016-10-11 Hewlett Packard Enterprise Development Lp Security parameter zeroization
US9483422B2 (en) 2011-07-18 2016-11-01 Hewlett Packard Enterprise Development Lp Access to memory region including confidential information
CN106556792A (zh) * 2015-09-28 2017-04-05 飞思卡尔半导体公司 能够进行安全扫描的集成电路
CN107783030A (zh) * 2016-08-29 2018-03-09 恩智浦美国有限公司 具有低功率扫描系统的集成电路
CN107783030B (zh) * 2016-08-29 2021-04-23 恩智浦美国有限公司 具有低功率扫描系统的集成电路
WO2018090621A1 (zh) * 2016-11-15 2018-05-24 华为技术有限公司 一种数据安全保护方法及设备
CN108073832A (zh) * 2016-11-15 2018-05-25 华为技术有限公司 一种数据安全保护方法及设备
CN108073832B (zh) * 2016-11-15 2021-06-29 华为技术有限公司 一种数据安全保护方法及设备
CN106707139A (zh) * 2017-01-03 2017-05-24 大唐微电子技术有限公司 一种扫描链测试装置及实现方法
CN106707139B (zh) * 2017-01-03 2019-06-04 大唐微电子技术有限公司 一种扫描链测试装置及实现方法

Also Published As

Publication number Publication date
EP1499906A1 (en) 2005-01-26
US7185249B2 (en) 2007-02-27
CN100381834C (zh) 2008-04-16
EP1499906B1 (en) 2006-01-04
TW200400431A (en) 2004-01-01
US20030204801A1 (en) 2003-10-30
US20070226562A1 (en) 2007-09-27
DE60303126T2 (de) 2006-07-20
DE60303126D1 (de) 2006-03-30
TWI270768B (en) 2007-01-11
KR100966661B1 (ko) 2010-06-29
WO2004051294A1 (en) 2004-06-17
KR20040104678A (ko) 2004-12-10
AU2003224959A1 (en) 2004-06-23
JP2006505798A (ja) 2006-02-16
US7725788B2 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
CN100381834C (zh) 用于安全扫描测试的方法和装置
El Massad et al. Reverse engineering camouflaged sequential circuits without scan access
CN106775716B (zh) 一种基于度量机制的可信plc启动方法
KR101772002B1 (ko) 통계적 프로세싱
CN1306355C (zh) 集成电路保护及其方法
US10361873B2 (en) Test point-enhanced hardware security
US20060101047A1 (en) Method and system for fortifying software
KR20060126973A (ko) 기밀정보처리 시스템 및 ｌｓｉ
US20190197216A1 (en) Method, apparatus, and computer-readable medium for executing a logic on a computing device and protecting the logic against reverse engineering
EP3683712A1 (en) Protecting integrity of log data
US20210328761A1 (en) Detection of laser fault injection attacks on cryptographic devices
WO2014178889A1 (en) Vlsi tamper detection and resistance
US20080104396A1 (en) Authentication Method
CN110032897B (zh) 一种多核处理器及其基于时间约束的故障攻击方法
CN109190407B (zh) 一种高性能加解密运算能力扩展方法及系统
CN104376277B (zh) 运算装置、方法与系统
CN112395631B (zh) 基于sgx技术的安全数据库系统、方法及介质
US9195857B2 (en) Computational system
Woo et al. A secure scan architecture protecting scan test and scan dump using skew-based lock and key
KR20010078013A (ko) 의사 랜덤 이진 시퀀스 프로그램 인터록을 이용한 템퍼레지스턴스
CN112948808B (zh) 授权管理方法和系统、授权管理设备和嵌入式设备
TWI827237B (zh) 密碼加速器以及加解密運算防篡改方法
CN117056879B (zh) 一种分散控制系统可信策略启停授权方法和系统
EP2917866B1 (en) Method and system for executing applications in an untrusted environment
CN117668936A (zh) 数据处理方法及相关装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20170414