CN1650425A - 半导体器件和电子设备 - Google Patents

半导体器件和电子设备 Download PDF

Info

Publication number
CN1650425A
CN1650425A CNA038096366A CN03809636A CN1650425A CN 1650425 A CN1650425 A CN 1650425A CN A038096366 A CNA038096366 A CN A038096366A CN 03809636 A CN03809636 A CN 03809636A CN 1650425 A CN1650425 A CN 1650425A
Authority
CN
China
Prior art keywords
lead
wire
semiconductor device
circuit
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038096366A
Other languages
English (en)
Other versions
CN100380651C (zh
Inventor
団野忠敏
土屋勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2002/004339 external-priority patent/WO2003094236A1/ja
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1650425A publication Critical patent/CN1650425A/zh
Application granted granted Critical
Publication of CN100380651C publication Critical patent/CN100380651C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

一种高频功率模块，其安装在便携电话中，并包括包含用于对极弱信号进行放大的低噪声放大器的高频单元模拟信号处理IC。半导体器件包括，由绝缘树脂制成的密封体，延伸在密封体内部和外部的引线，设置在密封体内部且其主表面上具有半导体元件安装部分和导线连接区域的接头片，固定到半导体安装部分并在暴露的主表面上具有电极终端的半导体元件，连接半导体元件的电极终端与引线的导线，以及连接半导体元件的电极终端与接头片导线连接部分的导线。通过单片电路的方式在半导体元件中形成电路且该电路由多个电路部件组成。在指定电路部件(低噪声放大器)中，半导体元件的电极终端中的所有接地电极终端不通过导线连接到接头片，而通过导线与引线连接。

Description

导体器件和电子设备
技术领域
本发明涉及半导体器件和电子设备，以及可有效应用于例如高频功率模块(半导体器件)，和包含有包括用于放大极微弱信号的低噪声放大器(LNA：Low Noise Amplifier)的高频部分模拟信号处理IC的无线通信设备(电子设备)的技术。
背景技术
诸如移动电话的移动通信设备(移动终端)被设置用于处理多个通信系统。即，在移动电话的发射/接收单元(前端)中，包含有多个电路系统，以执行多个通信系统的发射/接收。例如，作为允许在通信方法(系统)不同的移动电话(例如，蜂窝电话)之间进行呼叫的方法，已知有双频带通信方法。对于双频带方法，已知有采用使用880至915MHz载波频带的GSM(全球移动通信系统)，和使用1710至1785MHz载波频带以及用于双频带的高频功率放大器的DCS-1800(数字蜂窝系统1800)的双频带方法。
此外，在日本未审专利公开No.Hei 11(1999)-186921(为公众查阅而于1999年7月9日未审查公开)中，披露了一种多频带移动体通信设备，它可用于诸如PCN(个人通信网络：DCS-1800)，PCS(个人通信服务DCS-1900)，GSM等的移动电话系统。
此外，在移动电话的前端，将用于GSM的高频部分模拟信号处理电路形成为模块。例如，已知有使用MOSFET(金属氧化物半导体场效应晶体管)、用于双频带或三频带GSM的RF(射频)功率模块。
双频带方法处理诸如GSM方法和DCS-1800方法的两个通信系统的信号，而三频带方法处理诸如双频带方法，DCS(数字蜂窝系统)1800和PCS 1900方法的三个通信系统的信号。作为GSM，包含有GSM 900或GSM 850。
此外，在高频功率模块中，包含有通过将LNA，混合器，PLL(锁相环)合成器，添加自动校准的PGA(可编程增益放大器)，IQ调制器/解调器，偏置PLL，VCC(压控振荡器)等以单片形式集成而形成的单片半导体元件。
此外，在日本未审专利公开No.2002-76235中，披露了一种双频带发射/接收半导体集成电路。包含在双频带发射/接收半导体集成电路中的差动低噪声放大器(由两个单元放大器组成，且在这两个单元放大器中输入信号彼此反相)包括一对输入终端和一对输出终端，其中，由一对差动放大器形成的放大器的接地引脚彼此紧密设置。此外，同一放大器的输入引脚和接地引脚彼此紧密设置。因此，此专利文献披露了用于提高差动放大器增益的技术，其中，通过使相邻引脚的信号彼此反相，以及通过使用引脚之间的变换器结(transformerjunction)，能够使施加于晶体管发射极的阻抗减小。
另一方面，为携带方便，需要使移动电话小型化以及重量减小。从而，也要使诸如高频功率模块等的电子部件小型化以及重量减小。
存在多种取决于封装模式的半导体器件，并且作为这些半导体器件的其中一种，已知有一种无引线类型的半导体器件，该器件中，在绝缘树脂制成的密封体(封装)的背表面暴露出引线(外部电极终端)，而且避免较长引线从密封体的侧表面突出。
作为无引线类型半导体器件，可列举出沿密封体背表面的两个相对侧暴露引线的SON(无引线小外廓封装)和在密封体背表面的四边暴露引线的QFN(无引线方形扁平封装)。例如，在日本未审专利公开No.2001-313363中，描述了一种小型化且没有引线弯曲的无引线类型半导体器件。
在该文献中描述的树脂密封型半导体器件具有以下结构。即，半导体器件包括，具有半导体芯片所固定到的晶片垫的岛(island)，和导线所连接到的导线接合部件，其中，半导体芯片被固定于晶片垫，并且半导体芯片的各个电极终端与引线以及岛的导线接合部件连接。在晶片垫和导线接合部件之间限定有间隙，以阻止因热应力造成的接合导线剥落或截断。在该结构中，通过使用导线将半导体芯片的接地终端和岛连接，可通过使用岛作为接地引线而将半导体芯片与印刷电路板等连接。
此外，在日本未审专利公开No.Hei 11(1999)-251494中，描述了一种高频装置，其中，用于移动电话等并将半导体元件安装部件接地的引线结构采用鸥翼(gull wing)类型。在该技术中，使用导线将半导体元件的电极与引线连接，晶片垫用作为接地电极，从而，用导线将半导体元件的电极与半导体安装部件彼此连接(下接合(down-bonding))。为实现下接合，对半导体元件安装部件进行设置，使得半导体元件安装部件比半导体元件要大，并且在安装状态下，半导体元件安装部件的外围部分突出到半导体元件的外面，且导线与这些部件相连。
本发明的申请人研究采用了一种技术，其中将高频功率模块包含在无引线类型半导体器件中，并且为稳定接地电势，包括高频功率模块的各个电路部件的接地终端通过导线与接头片(tab)电连接。通过采用下接合，可减少外部电极终端的数量，并因此能够使封装小型化，从而能够最终使半导体器件小型化。
然而，对于用于无线电通信系统(通信系统)的高频功率模块，已发现有以下缺点。
在移动电话的接收系统中，即便通过低噪声放大器(LNA)将天线所捕获的信号进行放大，输入信号仍极为微弱。因此，作为公共终端的接头片的电势(也就是接地电势)响应各电路部件的操作(特别是周期性操作的振荡器的操作)而发生波动或变化。由于接地电势的这种波动，在一些电路部件之间产生串扰，使输出发生波动，从而不可能实现满意的呼叫。
特别是，由引线之间串扰或接地电势波动导致的感生电流而引起的的信号波形失真，从通信系统输出，并且输出信号进入使用中的通信系统，从而产生噪声。
作为易于受接地电势波动或串扰影响的电路部件，除低噪声放大器之外，还有RFVCO(高频压控振荡器)等。
有鉴于此，本发明人想出，对于低噪声放大器或REVCO，并不使用导线将半导体元件的电极终端中间的接地终端与作为公共终端的接头片连接，而是使用导线将接地终端与独立引线终端(外部电极终端)连接，从而能够减小在其他电路部件打开或关闭时接地电势波动的影响。然后，得到本发明。
因此，本发明的目的在于提供一种具有下接合结构的半导体器件，其中在形成于半导体元件中的电路中间，将指定电路部件中的接地电势设置成不易受其余电路部件接地电势的影响。
本发明的另一目的在于提供一种高频功率模块，在该模块中，诸如低噪声放大器，RFVCO等电路部件不易受因其他电路部件中接地电势的波动而造成的串扰的影响。
本发明的另一目的在于，提供一种使得能够在无线电通信系统中进行较小噪声的满意呼叫的无线通信设备。
本发明的另一目的在于，提供一种使得能够在包括多个通信系统的无线通信系统中进行较小噪声的满意呼叫的无线通信设备。
另一方面，本发明人分析并研究了输入彼此反相的信号(互补信号)的双输入方法低噪声放大器(LNA：差动低噪声放大器)。图34A和图34B分别显示出包括低噪声放大器(LNA)100，高频压控振荡器(RFVCO)101以及混合器102的电路部件，其中，图34A表示单输入方法LNA，图34B表示双输入方法LNA。
对于在混合器102中将来自低噪声放大器100(处理来自天线的接收信号)的输出信号与来自本机振荡器(RFVCO：高频压控振荡器)101的信号混合的电路结构，在具有如图34A所示单输入结构的低噪声放大器中，RFVCO 101的输出频率变得与LNA 100的输出频率相等，因此，当RFVCO 101的输出信号泄漏到LNA输入线时，输出信号直接在LNA 100处放大，从而，会出现增加DC偏置的缺点。
因此，如图34B所示，通过采用将差动低噪声放大器(差动放大器：LNA)用作LNA 100，且输入彼此反相的信号(互补信号)的双输入方法，将DC偏置设置成较小值。也就是，差动放大器(差动放大电路)100由具有相同结构的两个单元放大器组成，且当输入彼此反相的两个高频信号(互补信号)时，执行差动放大。因此，消除具有相同相位的成分，从而，可将DC偏置值抑制到较小值。
然而已发现，当进一步提升载波频带时，仅使用上述输入互补信号的双输入系统不能根本消除关于上述DC偏置的缺点。允许输入上述互补信号的输入导线路径大致分为由引线架构成的引线部分，和连接引线部分和半导体芯片电极的导线部分。
例如，由板构件(由诸如铜之类的金属制成)形成的引线部分具有相对较大的厚度和宽度，因此，由于数毫米引线长度的微小差别所导致的电感差较小。然而，对于直径近似为20至30μm的导线部分，因导线部分的长度差别而易于产生较大的电感差。可将导线电感的这种差表示为两个互补输入信号的输入时间差，从而，削弱了输入信号的成对特性。因此，在高速通信系统中，从降低增益的方面看，上述电路部件并不令人满意。
因此，本发明的另一目的在于，在向差动低噪声放大器同时输入互补信号的电路部件中增强输入信号的成对特性。
本发明的另一目的在于，增强具有差动低噪声放大器的高频功率模块的特性(减小DC偏置)。
结合本说明书的描述以及附图，将清楚地了解上述及其他目的，以及新颖特征。
发明内容
如下简要描述本申请中所披露发明中的代表发明。
(1)本发明的一种半导体器件是包括以下部件的半导体器件(例如，无引线类型半导体器件)：
密封体，由绝缘树脂制成；
多个引线，沿密封体的外围以及在密封体的内部和外部设置；
接头片，具有主表面和背表面；
半导体芯片，具有主表面和背表面，且在主表面上包括多个电极终端和多个电路部件，每个电路部件分别由多个半导体元件组成；
用于将多个电极终端与引线相连的多个导线；和
用于将多个电极终端与接头片的主表面相连的多个导线，其中
半导体芯片的背表面固定于接头片的主表面，
多个电路部件包括第一电路部件(指定电路部件)和第二电路部件，
多个电极终端包括，用于向第一电路部件输入外部信号的第一电极终端，用于向第一电路部件施加第一电势(接地电势)的第二电极终端，连接第二电路部件的第三电极终端，和向第二电路部件提供第一电势的第四电极终端，
多个引线包括，第一引线(用于信号的引线)，第二引线(用于信号的引线)，和第三引线(用于接地的引线)，第三引线设置在第一引线和第二引线之间，
第一电极终端通过导线与第一引线相连，
第二电极终端通过导线与第三引线相连，
第三电极终端通过导线与第二引线相连，
第四电极终端通过导线与作为公共接地的接头片相连，且
第三引线和第四引线彼此电隔离，从而形成高频模块。
第一电路部件是用于放大经第一电极终端输入的外部信号的放大电路(低噪声放大器：LNA)，并且是用于将通过天线从无线信号转换的电信号进行放大的电路。
第二电路部件具有至少一部分对第一电路部件放大的信号进行处理的功能。
此外，在高频功率模块中，形成多个通信电路以应对多个通信方法。将这些高频功率模块包含在无线通信设备中。
根据上述器件(1)，(a)半导体元件的电极终端不仅通过导线与引线连接，还与形成公共接地的接头片连接(下接合)。将极微弱信号放大的低噪声放大器(指定电路部件)的接地电极终端(半导体元件的电极终端)不与接头片连接，而是与独立的引线终端(用于接地的引线)连接，因此，接地电势变得与其他电路部件无关，从而即使在其他电路部件的电源打开或关闭时，不易造成接地电势的波动，不易因接地电势的波动而产生低噪声放大器输出的波动以及信号波形的失真。因此，通过将半导体器件包含在无线通信设备中，可提供没有输出波动以及失真的呼叫。
(b)在具有多个通信电路的高频功率模块中，对于使用接头片的公共接地，随着接地电势的波动，在未使用的通信电路中产生感应电流，且该感应电流所导致的噪声进入在使用(操作)中的通信电路，也就是，产生串扰噪声。然而，在本发明的高频功率模块中，由于各个通信电路的低噪声放大器与另一电路部件的接地分离，可抑制低噪声放大器的输出波动以及信号波形的失真。从而，即使在具有多个通信电路的无线通信设备中，也可实现无输出波动以及无失真的满意呼叫。
(c)从低噪声放大器的电极终端通过导线到达引线的信号线，按照接地线设置在信号线两侧的状态进行电磁屏蔽，因此，能够减小信号线之间的串扰。
(d)高频功率模块为具有下接合结构的无引线类型半导体器件，因此，可提高半导体的小型化程度，减小其厚度和重量。此外，由于接头片暴露于密封体的背表面，热辐射特性令人满意，从而确保稳定的操作。因此，通过将高频功率模块包含在移动电话中，可提供表现出满意呼叫性能而又小型轻便的移动电话。
附图说明
图1表示当去除一部分密封体时本发明的一个实施例(实施例1)的高频功率模块的示意性平面图。
图2表示实施例1的高频功率模块的剖面图。
图3表示实施例1的高频功率模块的示意性平面图。
图4表示包含在实施例1的高频功率模块中的一块半导体芯片的电路结构示意平面图。
图5表示显示出外部电极终端与半导体芯片各电路部件(如在实施例1的高频功率模块中的低噪声放大器，合成器等)之间导线连接状态的示意性平面图。
图6的流程图显示实施例1的高频功率模块的制造方法。
图7表示在第一实施例的高频功率模块的制造中所使用的引线架的平面图。
图8的示意性平面图显示在引线架中的单元引线架图案。
图9的示意性剖面图显示在其上安装有半导体芯片的引线架。
图10的示意性剖面图显示在完成导线接合之后的引线架。
图11的示意性剖面图显示在其上形成了密封体的引线架。
图12的框图显示其中包含有实施例1的高频功率模块的移动电话的电路结构。
图13的示意性剖面图显示在移动电话中实施例1的高频功率模块的安装状态。
图14表示当去除一部分密封体时本发明另一实施例(实施例2)的高频功率模块的示意性平面图。
图15表示当去除一部分密封体时本发明另一实施例(实施例3)的高频功率模块的示意性平面图。
图16表示当去除一部分密封体时本发明另一实施例(实施例4)的高频功率模块的示意性平面图。
图17表示实施例4的高频功率模块的剖面图。
图18的示意性剖面图显示对实施例4的高频功率模块一种变型。
图19表示本发明另一实施例(实施例5)的高频功率模块的示意性剖面图。
图20表示实施例5的高频功率模块的平面图。
图21表示实施例5的高频功率模块的底部平面图。
图22表示当去除一部分密封体时实施例5的高频功率模块的平面图。
图23的示意图显示出，在实施例5中在设置有一对输入部件导线电感的高频功率模块的差动放大电路部件中的引线和导线图案的示例，和在实施例5中在未设置有一对输入部件导线电感的高频功率模块的差动放大电路部件中的引线和导线图案的示例。
图24的示意图用于说明因如图23所示引线图案的差异引起的导线连接可靠性的差异。
图25表示显示出外部电极终端与半导体芯片各电路部件(如在实施例5的高频功率模块中的低噪声放大器，合成器等)之间导线连接状态的示意性平面图。
图26的一部分引线架的平面图显示出，在实施例5的高频功率模块的制造中，利用导线将固定到引线架的半导体芯片的电极与引线相互连接的状态。
图27表示实施例5的高频功率模块的半导体芯片的内部结构以及导线连接状态的示意性放大剖面图。
图28表示实施例5的高频功率模块的半导体芯片的内部结构的示意性放大剖面图。
图29的示意性剖面图显示实施例5的高频功率模块的安装状态。
图30的框图显示其中包含有实施例5的高频功率模块的移动电话的电路结构。
图31表示本发明另一实施例(实施例6)的高频功率模块的示意性剖面图，在该实施例的结构中，支撑半导体芯片的接头片比半导体芯片更小(小接头片结构)。
图32的示意性平面图显示，在实施例6的高频功率模块的制造中使用的具有小接头片结构的一部分引线架。
图33表示高频功率模块的示意性剖面图，显示出对小接头片结构的数种其他修改。
图34表示在移动电话中包括两个输入差动放大电路部件(LNA)的框图和在移动电话中包括一个输入差动放大电路部件(LNA)的框图。
具体实施方式
下面，结合附图，详细描述本发明的实施例。此处，在用于说明本发明实施例的所有附图中，对于具有相同功能的部件给定相同的符号，并省略其重复的描述。
图1至图13表示关于本发明一个实施例(实施例1)的半导体器件(高频功率模块)的视图以及其中包含有该高频功率模块的无线通信设备。图1至图5表示关于高频功率模块的视图，图6至图11表示关于高频功率模块制造方法的视图，图12和图13表示关于无线电通信设备的视图。
在实施例1中，参照将本发明应用于QFN型半导体器件的示例进行描述，在QFN型半导体器件中，接头片，与接头片邻接形成的接头片悬挂(suspending)引线和引线(外部电极终端)暴露在安装表面上，安装表面形成于方形密封体(封装)的背表面上。半导体器件1形成例如高频功率模块。
如图1和图2所示，QFN型半导体器件1包括由具有扁平方形形状的绝缘树脂形成的密封体(封装)。在密封体2的内部，嵌入方形半导体元件(半导体芯片：芯片)3。半导体芯片3通过粘合剂5固定于方形接头片4的接头片表面(主表面)(参见图2)。如图2所示，密封体2的背表面(下表面)为安装半导体芯片3的表面侧(安装表面)。
半导体器件1具有其中在密封体2背表面上暴露接头片4、支撑接头片4的接头片支持引线6和引线(外部电极终端)7的一个表面(安装表面7a)的结构。在半导体器件1的制造中，这些接头片4、接头片支持引线6和引线7由一片引线架制成，引线架由金属制成(例如，由铜制成)，之后，被切割成各个部件。
因此，在实施例1中，接头片4、接头片支持引线6和引线7具有相同的厚度。不过，如此构造引线7，使得其内端部分通过蚀刻该内端部分的背表面而形成得较薄，因此，形成密封体2的树脂进入较薄引线部分的下侧。因此，使得引线7难以从密封体2脱离。
接头片4具有由较窄接头片支持引线6支撑的四个角。这些接头片支持引线6设置在方形密封体2的对角线上，且使其外端朝向方形密封体2的各个角部分。密封体2具有扁平方形形状，且将其角部分斜切以形成斜面2a(参见图1)。接头片支持引线6的外端稍向斜切部分突出0.1mm或更小。突出长度由在引线架状态下切割接头片支持引线6时冲压机的切割模具(cutting mold)来确定。例如，选择0.1mm或更小的突出长度。
此外，如图1所示，在接头片4的外围，沿方形密封体2的各个边以给定间隔设置使其内端朝向接头片4的多个引线7。接头片支持引线6的外端和引线7伸展至密封体2的外围。也就是，引线7和接头片支持引线6遍布密封体2的内部和外部。按照与上述接头片支持引线6相同的方式，引线7自密封体2的突出长度由在引线架状态下切割引线7时冲压机的切割模具来确定。例如，引线7从密封体2突出如0.1mm或更小。
此外，将密封体2的侧表面形成为斜面2b(参见图2)。形成斜面2b的原因是为了将密封体2设计成使得以单面模塑在引线架的一个表面上形成密封体2，此后在从成形模具的腔中去除密封体2时，腔的侧面被形成为斜面以便于去除成形模具。此处，图1表示去除密封体2的上部分以允许看到接头片4，接头片支持引线6，引线7，半导体芯片3等的示意图。
此外，如图1和图4所示，在暴露的半导体芯片3的主表面上，在半导体芯片3的主表面上形成电极终端9。电极终端9沿方形半导体芯片3各边以近似给定的间距形成。通过导线10将这些电极终端9与引线7的内端侧连接。
形成的接头片4与半导体芯片3相比较大，且具有在主表面中心的半导体元件安装区，以及在半导体元件安装区外侧(也就是接头片4的外围部分)的导线连接区。然后，将半导体芯片3固定于半导体元件固定区，而其一端与半导体芯片3的电极终端9相连的导线10的另一端与导线连接区相连。特别是，连接到接头片4的导线10称为下接合导线10a。因使用导线接合装置进行在电极终端9与引线7之间的引线接合以及在电极终端9与接头片4之间的引线接合，导线10a与下接合导线由同种材料制成。
为使用接头片实现对半导体芯片内部各电路部件的接地电势的公共使用，采用了下接合结构。通过使用接头片作为公共接地终端以及通过使用导线将接头片与作为接地电极终端的许多电极终端相连，可减少作为外部电极终端并沿密封体外围排列的引线(引脚)的数量，从而可通过减少引线的数量使密封体小型化。这导致半导体器件的小型化。
此外，在实施例1的半导体器件1中，如图3所示，在各引线7与引线7之间，以及引线7与接头片支持引线6之间，存在当形成密封体2时产生的树脂毛刺(burr)。这些树脂毛刺部分是在制造半导体器件1中使用单面模塑在引线架的一个表面上形成密封体2时产生的。尽管在模塑之后切割不必要的引线架部分，然而在切割引线以及接头片支持引线的同时，也会同时切割树脂毛刺，因此，树脂毛刺的外边缘与引线7的边缘以及接头片支持引线6的边缘整体接合，从而某些树脂毛刺存留在各引线7与引线7之间以及引线7与接头片支持引线6之间。
此外，在实施例1中，将密封体2的背表面设置成从接头片4的背表面(安装表面)、接头片支持引线6和引线7凹进。这是由于，在传递模塑时的单面模塑中，将树脂制成的片伸展于成形模具的上、下模具之间，并按如下状态实现模塑：使引线架的一个表面与该片接触，此后，以引线架中定义的间隙夹住该片，从而密封体2的背表面呈凹进形状或凹槽形状。
此外，在使用传递模塑实现单面模塑后，在引线架的表面上形成用于表面安装的镀膜。因此，尽管接头片4、接头片支持引线6以及引线7暴露于半导体器件1的密封体2的背表面上的表面也被覆盖了镀膜，但在附图中并未示出。
以此方式，对于其中作为引线7和接头片支持引线6的背表面的安装表面突出并且密封体2的背表面缩进的偏置结构，当在诸如安装板等的印刷电路板上进行半导体器件的表面安装时，由于指定浸有焊料的区域，可利于进行焊装。
下面，结合图6至图11，描述实施例1的半导体器件1的制造方法。如图6的流程图所示，通过各步骤制造半导体器件1，所述步骤包括，制备引线架(S101)，芯片接合(S102)，导线接合(S103)，密封(模塑：S104)，电镀处理(S105)，和切割与清除不必要的引线架(S106)。
图7表示具有在第一实施例的QFN型半导体器件1的制造中所使用的矩阵结构的引线架13的示意性平面图。
在引线架13中，将单元引线架图案14沿X方向排列成20行，沿Y方向排列成4列，从而可由一个引线架13制造出80片半导体器件1。在引线架13的两侧形成有用于传动和定位引线架13的导孔15a至15c。
此外，在引线架13每个列的左侧，流道(runner)是当执行传递模塑时的位置。然后，为通过突出起模杆(ejector pin)而将流道固化树脂从引线架13上剥离，形成起模杆穿过的起模杆孔16。此外，为通过突出起模杆而剥离自流道分支并在流入空腔后在门口(gate)部分固化的门口固化树脂，形成允许起模杆穿过其中的起模杆孔17。
图8的平面图显示一部分单元引线架图案14。由于单元引线架图案14为实际制造的图案，与作为示意图的图1和图2相比存在某些不一致的部分。
单元引线架图案14具有矩形架部分18。在图案中，接头片支持引线6从架部分18的四个角延伸，并支撑在架部分18中心处设置的接头片4。多个引线7从架部分18的各边内部向内延伸，并且其内端被设置成靠近接头片4的外围。在接头片4和引线7的主表面，形成用于芯片接合或导线接合的镀膜(在附图中未示出)。
此外，通过半蚀刻将引线7的末端侧的背表面变薄(参见图2)。此处，引线7、接头片4等的外围包括斜面，以使主表面的宽度变得比背表面的宽度更大，以形成颠倒梯形剖面，从而提供使得难以从密封体2脱离引线7和接头片4的结构。该结构可通过蚀刻或使用冲压机制造。
此外，如图8所示，在接头片4的主表面上，在其中心处的方形区域为半导体元件安装部分4a(由双点划线所包围的区域)，在半导体元件安装部分4a外部的区域为导线连接区4b。
制备这样的引线架13后，如图8和图9所示，通过粘合剂5将半导体芯片3安装到各单元引线架图案14的接头片4的半导体元件安装部分4a(芯片接合)(S102)。
其次，如图10所示，进行导线接合，以便使用导线10将半导体芯片3的电极终端与引线7的末端连接，同时将给定的电极终端与接头片4的导线连接区4b连接(S103)。将电极终端与接头片4的导线连接区4b相连的导线具体称作下接合导线10a。该导线例如由金线制成。
接下来，使用通常的传递模塑实现单面模塑，以使用绝缘树脂在引线架13的主表面上形成密封体2(S104)。密封体2覆盖半导体芯片3，在引线架13的主表面上形成的引线7等。在图8中，由双点划线所表示的部分为形成密封体2的部分。
下面，进行电镀处理，但在附图中未示出(S105)。从而，在引线架13的背表面上形成在附图中未示出的镀膜。镀膜用作半导体器件1表面安装时的接合材料，且由例如焊料镀膜制成。还可以使用通过在引线架13的全部表面上预形成Pd镀层而形成的产品，来取代形成上述镀膜。此外，当使用应用Pd镀层的引线架13时，可省略在上述密封后的电镀步骤，因此，能够简化制造步骤，以及能够降低制造成本。
然后，切割与清除不必要的引线架部分(S106)，从而制出如图1所示的半导体器件1。在图8所示双点划线框架中密封体2的稍外侧，使用冲压机的切割模具(在附图中未示出)切割引线7和接头片支持引线6。由于切割模具的结构，在稍远离密封体2的位置处切割引线7和接头片支持引线6，将远离位置与密封体2之间的距离设置成例如0.1mm或更小。引线7和接头片支持引线6从密封体2的突出长度最好较短，以免引线7和接头片支持引线6为其他部件碰到。假设突出长度为0.1mm或更大，则通过改变冲压机的切割模具可自由选择突出长度。
此处，举例描述半导体器件1的各部分尺寸的示例。
引线架13(接头片4，接头片支持引线6，引线7)的厚度为0.2mm，芯片3的厚度为0.28mm，半导体器件1的厚度为1.0mm，引线7的宽度为0.2mm，引线7的长度为0.5mm，接头片4的导线连接部分(点)与安装在接头片4上的芯片3的端部之间的距离为0.1mm，接头片4与引线7之间的距离为0.2mm。
另一方面，本发明的一个特征在于，对于半导体芯片3内部中的一部分电路，将指定电路部件的地线引出以作为接地电极终端，并通过导线与引线相连，并且与其余电路部分的地线相隔离。必要时使用导线将其余各电路部件与用作公共接地的接头片连接，同时，可通过导线将其与引线相连。此外，通过层间绝缘膜等以绝缘方式将指定电路部件的地和其余电路部件的地(但在附图中未示出)相隔离，即便在半导体芯片3内部的布线也是如此。
对于在该实施例中应用本发明的高频功率模块，当在单个半导体芯片中形成的所有电路部件共同使用接地时，如以前所述，会因接地电势的波动而产生串扰，这可导致各电路部件的输出产生波动，以及造成信号波形的失真。此外，对于具有诸如双频带或三频带的多个通信电路的高频功率模块，在未操作的通信电路中产生感应电流，且可能出现该感应电流作为噪声进入操作的通信电路的情况。因此，在实施例1中，指定电路部件的用于接地的电极终端(接地电极终端)不与接头片相连，而是通过导线与独立引线(接地引线)相连。
此外，还由于输入信号线之间的串扰，可能在各电路部件中出现输出波动，以及可能使信号波形失真。特别是，对于用于从具有较小输入信号的天线输入外部信号的引线，必须尽可能避免相邻引线的串扰的影响。
在实施例1中，由于半导体器件1为用于移动电话三频带的高频功率模块，指定电路部件为低噪声放大器(LNA)。由于高频功率模块用于三频带，作为与天线相连的低噪声放大器(LNA)，设置三个低噪声放大器(LNA)。
从术语的狭义定义而言，单个LNA表示本发明的指定电路部件。也就是，如图5所示，来自每个LNA的天线的输入信号线有两个。此外，为对这两个信号线实现电磁屏蔽，将用于接地的引线设置在两个信号引线与另一信号引线之间，最好在两个信号引线的两侧。
通过在使用两个输入信号线的同时采用差动输入结构，两个输入信号线受到因同等级别串扰造成的基本等量的影响，因此，可偏置(消除)噪声(串扰)。此处，如图5所示，将围绕三个LNA的矩形框架部分设置为广义定义的指定电路部件11。在该指定电路部件11中，在半导体芯片中以绝缘方式与其他电路部件相隔离的区域中形成各LNA。然后，各LNA使用公共接地电势。这是由于，在双通信系统以及三通信系统中，当正使用一个通信系统时，其他通信系统处在空闲状态，因此，属于现处在空闲状态的通信系统的LNA对接地电势的影响较小，从而，即便公共使用属于各异通信系统的LNA的接地电极或地线，各LNA相互产生的不利影响也会很小。不过，在必要时，可采用其中对每个LNA进行隔离以使各LNA的接地电势与彼此无关的结构。
图13的示意性剖面图显示在移动电话中实施例1的半导体器件(高频功率模块)1的安装状态。
在移动电话的安装板(印刷电路板)80的主表面上，为安装半导体器件1，形成岸(land)81和接头片固定部分82，该岸81和接头片固定部分82用对应于半导体器件1的引线7和接头片4的导线邻接形成。此处，将半导体器件1定位并设置在安装板80上，以使半导体器件1的引线7和接头片4对应于并覆盖到岸81和固定部分82。然后，在这样的状态中，暂时使在半导体器件1的引线7和接头片4的背表面上预形成的焊料镀膜回流，以将引线7和接头片4与焊料83连接(安装)。
此处，结合图12，简要描述具有三频结构的移动电话的电路结构(功能结构)。即，移动电话能够实现例如900MHz频带的GSM通信方法，1800MHz频带的DCS 1800通信方法，和1900MHz频带的PCS 1900通信方法的信号处理。
在如图12所示的框图中，显示出使用天线开关21与天线20连接的发射系统和接收系统，其中，发射系统和接收系统均与基带芯片22相连。
接收系统包括天线20，天线开关21，并行连接到天线开关21的三个带通滤波器23，与各带通滤波器23相连的低噪声放大器(LNA)24，和与三个LNA 24相连且彼此并联连接的可变放大器25。对于这两个可变放大器25的每一个，连接有混合器26，低通滤波器27，PGA28，低通滤波器29，PGA 30，低通滤波器31，PGA 32，低通滤波器33和调制器34。PGA 28，PGA 30和PGA 32分别由用于ADC/DAC和DC偏置的控制逻辑电路部件35来控制。此外，两个混合器26受90度的移相器(90度移相器)40的相位控制。
在图12中，对应于三个LNA地提供均由90度移相器40和两个混合器26组成的I/O调制器，以处理各个频带。然而，为简短起见，在图12中只显示出一个I/Q调制器。
对半导体芯片3提供由RF合成器41和IF(中间)合成器42组成、作为信号处理IC的合成器。RF合成器41通过缓冲器43与RFVCO44相连，并执行控制，以使RFVCO 44输出RF本地信号。将针对本地信号的两个分频器37，38与缓冲器43串联相连，开关48，49与分频器37，38的相应输出端相连。通过开关48的转换，将从REVCO 44发射的RF本地信号输入到90度相位变换器40。90度相位转换器40响应RF本地信号而对混合器26进行控制。
在Rx模式的情形中，对于GSM，RFVCO 44的信号输出模式为3780至3840MHz，对于DCS为3610至3760MHz，对于PCS为3860至3980MHz。此外，在Tx模式中，对于GSM，RFVCO 44的信号输出模式为3840至3980MHz，对于DCS为3580至3730MHz，对于PCS为3860至3980MHz。
IF合成器42通过分频器46与IFVCO(中间波压控振荡器)45相连，IF合成器42执行控制，以使IFVCO 45输出IF本地信号。在所有通信方法中，IFVCO 45的输出信号的频率为640MHz。此外，VCXO(压控晶体振荡器)50受RF合成器41和IF合成器42的控制，以输出参考信号，并且参考信号发送给基带芯片22。
对于接收系统而言，IF信号受合成器和用于ADC/DAC&DC偏置的控制逻辑电路部件35的控制，并且IF信号通过调制器34转换成基带芯片信号(I，Q信号)，基带芯片信号传输给基带芯片22。
发射系统包括，使用自基带芯片22输出的I/Q信号作为输入信号的两个混合器61，控制这两个混合器61的相位的90度移相器62，将这两个混合器61的输出相加的加法器63，以加法器63的输出作为其输入的混合器64和DPD(数字相位检测器)65，将混合器64和DPD 65的输出作为其输入接收的环路滤波器66，将环路滤波器66的输出作为其输入接收的两个TXVCO(发射波压控振荡器)67，接收两个TXVCO 67的输出作为其输入的功率模块68，以及天线开关21。环路滤波器66是一个由外部安装的部件。
DC-AC调制器由混合器61，90度移相器62和加法器63组成。90度移相器62通过分频器47与分频器46相连，并根据IFVCO 45输出的IF本地信号来控制。
通过使用耦合器70来检测电流，对TXVCO 67的输出进行检测。所检测的信号通过放大器71输入混合器72。混合器72通过开关49接收自RFVCO 44输出的RF本地信号作为其输入。混合器72的输出信号与加法器63的输出信号一起输入到混合器64和DPD 65。偏置PLL(锁相环)由混合器64和DPD 65组成。在各通信方法中，混合器72输出信号的频率为80MHz。
在两个TXVCO 67中，一个TXVCO 67采用GSM通信方法，其中输出信号的频率为880至915MHz。此外，另一TXVCO 67用于DCS和PCS通信方法，其中输出信号的频率为1710至1785MHz或1850至1910MHz。功率模块68中包含低频功率模块和高频功率模块，其中低频功率模块从输出880至915MHz信号的TXVCO 67接收信号，并进行放大处理，而高频功率模块从输出1710至1785MHz或1850至1910MHz信号的TXVCO 67接收信号，并对信号进行放大处理，将信号传输给天线开关21。
在实施例1的半导体器件1中通过单片电路的方式还形成逻辑电路60，并且逻辑电路60将其输出信号传输给基带芯片22。
在实施例1的半导体器件(高频电源模块)1中，用单片电路的方式形成图12中由实线所围绕部分中的各电路部件。此外，与三个LNA 24相应的部分作为实施例1的指定电路部件11(参见图4和5)。图4和图5中显示出的半导体芯片3的框图示意性地显示这些相应电路部件的一部分。
天线20接收到的无线电信号(电波)被转换成电信号，并通过接收系统的各个元件相继进行处理，以及传输给基带芯片22。此外，自基带22输出的电信号相继得到发射系统的各个元件的处理，并从天线20以电波形式发射。
图4的示意布置图示出了半导体芯片3中各电路部件的布置。在半导体芯片3的主表面上，电极终端(垫片)9沿各边设置。此外，在这些电极终端9的内部，通过分割区域来布置各电路部件。如图4中所示，在半导体芯片3的中心处，设置用于ADC/DAC&DC偏置的控制逻辑电路部件35。另一方面，在控制逻辑电路部件35的左侧，平行设置混合器26、64和三个LNA 24，RFVCO 44位于控制逻辑电路部件35的上侧，RF合成器41、VCXO 50、IF合成器42和IFVCO45从上向下地设置在控制逻辑电路部件35的右侧，TXVCO 67设置在控制逻辑电路部件35的下侧。
图5表示各部件(第一电路部件和第二电路部件)与电极终端9之间的关系，以及电极终端9与引线7使用导线10的接线状态。作为导线10，导线10连接电极终端9与引线7，下接合导线10a连接电极终端9与接头片4。
观察作为指定电路部件11(第一电路部件)的三个LNA 24，期望与作为外部安装部件的带通滤波器23连接的引线7，即，在其左侧写有“信号”的引线7，通过导线10与LNA 24的信号电极终端9连接。设有两条从电极终端9通过导线10到达引线7的信号线。在这些信号线的两侧，作为指定电路部件11的LNA 24的接地电极终端9，通过导线10与接地引线7(在图中左侧标为GND的引线7)连接，从而构成地线。
由于这种结构，指定电路部件11通过绝缘的方式与其他电路部件隔离。即，至少各VCO的接地和LNA 24的接地通过绝缘的方式隔离，同时，相邻的其他电路部件的引线与LNA 24的引线之间的空间与接地引线7电磁屏蔽。此外，相邻的LNA 24也通过接地引线7电磁屏蔽。
与对从天线发送的极弱信号进行放大的LNA 24相比，在对从基带芯片22输出的电信号进行处理的发射系统的各电路部件中(例如，偏置PLL，TXVCO 67等)，电信号比上述的极弱信号大，从而，发射系统的电路部件具有以下性质，即电路部件抗地电势波动和串扰引起的噪声的能力更强。因而，对于向发射系统的电路部件提供接地电势而言，通过使用经由接头片4与相应VCO共用的接地电势，可减少引线7的数量，从而可使半导体器件小型化。
最好更靠近电极终端9地设置LNA，以防止由于半导体芯片3的主表面上形成的线路之间的串扰而导致信号降质。例如，与处理经由LNA放大的信号的电路，例如PGA等，或发射系统的电路相比，为了缩短LNA的布线长度，最好更靠近电极终端9地设置LNA。
根据实施例1，可获得以下有益效果。
(1)在半导体器件1即高频功率模块1中，半导体元件(半导体芯片)3的电极终端9不仅通过导线10与引线7连接，而且还与接头片4连接(下接合)。此处，由于在这种下接合中接头片4作为公共地，作为指定电路部件11的低噪声放大器24的接地电极终端(半导体元件的电极终端)不与接头片4连接，而与独立的引线端(接地引线)连接。由于低噪声放大器24放大极弱信号，接地电势的波动变成低噪声放大器24输出的波动，此时，信号波形也发生失真。不过，低噪声放大器24的接地端与其他电路部件的地线分离，从而，可抑制低噪声放大器24的输出的波动，并抑制信号波形失真。结果，通过在无线通信设备中包含高频功率模块，可提供没有输出波动和失真的良好呼叫。
(2)在包含多个通信电路的高频功率模块中，当高频功率模块采用使用接头片4的公共地时，伴随接地电势的波动，在未使用的通信电路中产生感应电流，从而产生所谓的串扰，其中归因于感应电流的噪声进入使用中(处于操作状态下)的通信电路。不过，在本发明的高频功率模块1中，由于各通信电路的低噪声放大器24与其他电路部件的地线分离，可抑制低噪声放大器24输出的波动，并抑制信号波形失真。结果，在具有多个通信电路的无线通信设备中，可提供没有输出波动且没有失真的良好呼叫。
(3)在高频功率模块1中，地线设置在信号线的两侧，而信号线从低噪声放大器24的电极终端9通过导线10到达引线7，从而将信号线磁屏蔽，因而，信号线难于接收到串扰。
(4)在高频功率模块1中，接头片4暴露于密封体2的背表面上，因而可有效地将半导体芯片3中产生的热散失到安装板80。因此，其中包含高频功率模块1的无线通信设备可保证其稳定的操作。
(5)由于高频功率模块1是接头片4和引线7暴露于密封体2背表面上的无引线型半导体器件，可实现小型化，并且减小高频功率模块1的厚度，从而，高频功率模块1还可以变轻。因而，还可以实现无线通信设备的小型化和减轻无线通信设备的重量，其中无线通信设备中包含高频功率模块1。
(6)在高频功率模块1中，半导体芯片3的电极终端9与引线(引脚)7使用导线10彼此连接，同时，采取接地电势的接头片4与半导体芯片3的电极终端(接地电极终端)使用下接合导线10a彼此连接，从而形成下接合结构。因此，可以减少成为外部电极终端的接地引线7的数量，因此，可实现由于引脚数量减少而导致的密封体2的小型化，从而可实现高频功率模块1的小型化。
(实施例2)
图14表示当去除一部分密封体时本发明另一实施例(实施例2)的高频功率模块的示意性平面图。
在实施例1中，电路部件包括三个低噪声放大器(LNA)24以作为指定电路部件11。在实施例2中，除了上述的电路部件以外，在VCO中，还使用处理高频率的RFVCO 44作为指定电路部件。因此，RFVCO 44的所有接地电极终端9都通过导线10连接到引线(接地引线)7，同时接地电极终端9没有通过导线与接头片4连接。
对于从半导体芯片3的电极终端9通过导线10到达引线7的线路，地线设置在RFVCO 44的两条信号线的两侧，因而，为信号线提供电磁屏蔽。
因此，处理高频信号的指定电路部件11的接地电势通过绝缘的方式与其他电路部件的接地电势隔离，从而不再产生串扰。
(实施例3)
图15表示当去除一部分密封体时本发明另一实施例(实施例3)的高频功率模块的示意性平面图。
实施例3涉及一个例子，其中提供RFVCO 44作为外部安装部件，从而半导体芯片3不以单片电路的方式形成。在这种双频带通信方法中，各电路部件如低噪声放大器，混合器，VCO，合成器，IQ调制器/解调器，分频器，DC-AC调制器等以单片电路的方式形成。
接收系统中的两个混合器分别受分频器的控制，并且分频器是一种频率转换电路，用于将作为外部安装部件的RFVCO 44输出的高频信号转换成低频信号。
因此，在实施例3中，如图15中所示，RFVCO 44设置在半导体器件1的外部，RFVCO 44的两条信号线与半导体器件1的引线7连接。此外，设置在从两个引线7(引线7通过导线10与RFVCO 44连接)到达半导体芯片3的电极终端9的信号线的两侧的电极终端9，与引线7通过导线10彼此连接。设置在这两条信号线两侧的电极终端9为接地电极终端，从而通过导线10与接地电极终端连接的引线7也作为接地引线。因此，通过与实施例2相同的方式，处理高频信号的信号线也被电磁屏蔽，同时，电路部件的接地电势与半导体芯片3中其他电路部件的接地电势无关。
此外在实施例3中，通过与实施例2相同的方式，不再产生RFVCO 44的接地电势波动带来的问题。
(实施例4)
图16和图17涉及本发明另一实施例(实施例4)的高频功率模块，其中图16表示当去除一部分密封体时高频功率模块的示意性平面图，图17表示高频功率模块的示意性剖面图。
实施例4的特征在于，作为公共接地端的接头片4与采取接地电势的引线7使用导线10b彼此电连接，并且引线7还作为接地外部电极终端。在实施例4的半导体器件1中，由于接头片4的背表面从密封体2的背表面(安装表面)露出，可使用接头片4作为接地外部电极终端，同时，通过导线10b连接到接头片4的引线7也用作接地外部电极终端。
图18是实施例4的一种变型。即，在该变型例中，由于通过半蚀刻使接头片4的背表面一侧较薄，在进行单面模塑时，树脂包围在接头片4的背表面侧的周围。因此，如图18中所示，接头片4的背表面也没有暴露于密封体外，而完全嵌入于密封体2内。通过采用这种结构，因为接头片4通过导线10b与引线7连接，可使用引线7作为接地外部电极终端。此处，作为将接头片嵌入密封体内的另一种结构，可采用以下的结构，其中使接头片悬挂引线的中间部分以类似台阶的方式向高处弯升一个台阶。
在图18中所示的结构中，与用于提供接地电势、通过下接合导线10a与接头片4连接的电极终端9的数量相比，通过导线10b与接头片连接的引线7的数量减少，从而也减少了沿密封体2的外围设置的引线7的数量。因此，可使器件小型化。由于接头片4的背表面被密封体2覆盖，当本实施例的半导体器件1安装在印刷电路板上时，半导体器件1下面的区域也可以用于在布线印刷电路板上面设置线路。因而，在本实施例中，具有印刷电路板的安装密度增大，同时半导体器件1小型化的优点。
(实施例5)
图19至30涉及根据本发明另一实施例(实施例5)的高频功率模块。根据实施例5的高频功率模块基本上与实施例1的高频功率模块相同。
如图30中所示，根据实施例5的高频功率模块1应用于这样一种状态下，其中具有三频带结构(GSM通信，DCS通信和PCS通信)的无线通信设备(便携式无线设备，如移动电话等)中包含高频功率模块1。图30基本上与图12相应，显示具有从天线20到基带22的发射/接收系统的电路结构。在实施例5中，与天线开关21相连的带通滤波器23输出具有一对彼此反相的相位的互补信号，且天线开关21与天线20相连，该互补信号输入到具有2输入/2输出结构的低噪声放大器(LNA)24中。然后，LNA 24的输出信号在各电路部件中顺序经过处理并发送到基带22或发射/接收转换开关36。
如图30所示结构与如图12所示结构之间的根本差异在于，在图30中，为显示出信号来自于互补信号处理，连接各电路部件的连接线的数量设置为2，并且自90度移相器40至混合器26的输出信号线的数量也设置为2。
如图19至图22所示，根据实施例5的高频功率模块1采用无引线类型半导体器件，该器件从密封体(树脂密封体)2的背表面暴露引线7的表面(下表面：安装表面7a)，并具有其中引线7分别从方形的四边突出的QFN结构。芯片安装部分(接头片)4，接头片悬挂引线6和引线7通过使用冲压或蚀刻对固定厚度(例如，近似为0.2mm)的一片金属板(例如，铜板)进行图案化而形成。此外，引线7或接头片悬挂引线6的下表面(背表面)通过蚀刻掉固定厚度(例如，近似为0.1mm)而使其局部变薄。此外，引线宽度例如在第一部分7c中为0.2mm，例如在第二部分7d中为0.15mm。因此，安装半导体芯片3的芯片安装部分4的上表面，引线7的上表面，和接头片悬挂引线6的上表面位于同一平面，同时，自树脂密封体2的下表面，暴露芯片安装部分4的下表面，且暴露部分引线7和接头片悬挂引线6。
树脂密封体2具有扁平矩形结构，且其具有上表面，背表面(以相对方式面对上表面的下表面)，和夹在上述上表面和背表面之间的侧表面。然后，沿树脂密封体2的外围，以引线7延伸到树脂密封体2的内部和外部的状态设置多个引线7。高频功率模块1的外形尺寸等于实施例1中所述的高频功率模块1的外形尺寸。
芯片安装部分4具有图22中所示的下述结构。即，芯片安装部分4设置在由多个引线7所围绕的区域中，并且通过粘接剂5将半导体芯片3固定到该芯片安装部分4上。半导体芯片3的平面形状是方形形状，并且在半导体芯片3的主表面上形成多个电极终端9和均包括多个半导体元件的多个电路部件。
将半导体芯片3安装到沿芯片安装部分(接头片)4的外围形成的狭缝200所围绕的方形区域。芯片安装部分4固定至接地电势。此外，芯片安装部分4和半导体芯片3的给定电极终端9(接地电势电极终端)通过导线10彼此连接。这些导线10，即下接合导线10a与狭缝200外部的芯片安装部分连接。因为下接合导线10a与狭缝200外部的芯片安装部分连接，狭缝200外部的芯片安装部分不会被流出的粘合剂5污染，从而，下接合导线10a实现良好的连接性质。此外，由于存在狭缝200，构成树脂密封体2的树脂进入狭缝200中，因而，增加了芯片安装部分4与树脂密封体2的粘接强度，并提高封装性。此外，由于存在狭缝200，增加了安装和加热时的热阻，可实现在下接合时接头片粘接部分的所谓导线剥离防止效应。
半导体芯片3的多个电路部件包括具有一对输入的差动放大器(差动放大电路部件)。在这种差动放大电路部件中，如图25中所示，形成低噪声放大器(LNA)24。如图25中所示，对于包围三个LNA的指定电路部件11，在与半导体芯片中其他电路部件绝缘和隔离的区域中，形成各LNA。然后，各LNA使用公共地电平。该部件的结构与实施例1中所述的结构基本相同。
每个LNA 24是一个用于对通过便携式无线设备中的天线所转换的电信号进行放大的电路部件。因为根据实施例5的每个LNA 24构成差动放大器，LNA包括两个用于输入导线的电极终端9。将与这两个电极终端连接的导线10的长度设定为相同长度，以保证差动放大电路部件的输入信号的成对特性。此外，在将这两个电极终端9与和电极终端9相应的引线7连接的导线10的两侧，设有用于接地的导线10，对信号线提供电磁屏蔽，从而防止产生串扰。
下面，进一步解释差动放大电路部件的、包括引线7等图案的输入导线(信号线)。如图23A中所示，半导体芯片3的多个电极终端9包括与差动放大器电路部件的一对输入对应的第一电极终端9a和第二电极终端9b。第一电极终端9a和第二电极终端9b沿半导体芯片3的一侧彼此靠近设置。向第一电极终端9a和第二电极终端9b输入一对具有不同相位(相位彼此颠倒)的互补信号。为了得到输入信号(互补信号)的同时输入特性(成对特性)，将连接到第一电极终端9a和第二电极终端9b的导线10的长度设定为相等长度。
为了将导线10的长度设定为相等长度，改变引线7的平面图案，以便使引线7与给定电极终端9之间的距离相等。
此处，解释芯片安装部分4，引线7和接头片悬挂引线6之间的关系。如图19中所示，多个引线7包括其背表面(下表面)从树脂密封体2的背表面露出的第一部分7c，和延伸到芯片安装部分4内部的第二部分7d，并且通过蚀刻掉固定厚度而去除第二部分7d的下表面。因此，引线7具有下述结构，其中第二部分7d的厚度小于第一部分7c的厚度，并且整个第二部分7d都被覆盖在树脂密封体2中。此外，由于在接头片悬挂引线6的中间部分，如同上述的第二部分7d那样同样将下表面蚀刻掉给定厚度，传递模塑时树脂进入蚀刻部分中，从而，接头片悬挂部分6仅部分地从树脂密封体2的背表面露出。此外，引线7的第一部分7c通过以下方式伸出树脂密封体2的边缘，使得第一部分7c从树脂密封体2的侧面(外围表面)暴露。其伸出长度小于约0.1mm。
引线7的第二部分7d嵌入树脂密封体2的内部，并且第二部分7d的端部(接线部分)与芯片安装部分4的外围部分之间设有绝缘树脂，从而，第二部分7d的端部可以靠近芯片安装部分4设置。
即，引线7的第二部分7d具有下述结构，即第二部分7d没有从树脂密封体2的背表面暴露出，并且延伸到树脂密封体2内部。因此，如图29中所示，在将高频功率模块1安装到安装板80上时，当引线7和芯片安装部分4通过焊料83安装到安装板80的岸81或固定部分82上时，由于不必考虑使引线7固定到岸81的焊料83与将芯片安装部分4固定到固定部分82的焊料83彼此接触或靠近以产生电短路的问题，可使第二部分7d的端部靠近芯片安装部分4的外围部分。
通过这种方式，通过将引线7的第二部分7d嵌入树脂密封体2中，上述第二部分7d的图案的确定可与作为外部电极(第一部分7c)的部分的形状无关。从而，为了实现输入信号(互补信号)的成对特性，可确定引线7(第一部分7c和第二部分7d)的图案，使得连接到第一电极终端9a和第二电极终端9b的导线10的长度相等。在实施例5中，与第二电极终端9b相比，第一电极终端9a被设置成更靠近半导体芯片3的角部，并且与电连接到第二电极终端9b的引线7的第二部分7d的端部相比，电连接到第一电极终端9a的引线7的第二部分7d的端部延伸到靠近半导体芯片3一侧的位置(参见图23A)。接着，将连接第一电极终端9a与引线7的第二部分7d的导线10的长度，与连接第二电极终端9b与引线7的第二部分7d的导线10的长度设置为L0，即基本相等的长度。
另一方面，在图23B中所示引线7不具有第二部分7d的情况下，连接彼此靠近设置的引线7与彼此靠近设置的电极终端9a、9b的导线10的长度分别设为L1、L2，并且比上述的L0更长，从而，电感增大，高频特性降低。
此外，由于L1和L2的长度彼此不同，电感之间的差异增大，输入信号的成对特性降低。
例如，在使用直径为25μm的金(Au)导线作为导线的情形中，当工作频带为GHZ量级时，即使导线长度的差别仅为0.5mm，也会导致0.5nH(毫微亨利)的差异。因此，有可能会显著破坏互补输入信号的成对特性。
作为QFN的分布标准(profile standard)，设置在树脂密封体2的背表面外围的引线7作为外部电极终端，从而引线7必须以给定的间距平行设置。
在实施例5中，如图23A中所示，引线7包括其下表面从树脂密封体2的背表面露出的第一部分7c，和从第一部分7c延伸、并在嵌入树脂密封体2内部的嵌入状态下延伸的第二部分7d，如前面所述，第二部分7d可以沿自由方向延伸，彼此靠近设置的引线可以分别沿所期望的方向延伸，从而彼此靠近设置的引线7与彼此靠近设置的电极终端9之间的导线10的长度可以设定为基本相等(L0)。这一结果允许连接第一电极终端9a与引线7的导线10的长度，和连接第二电极终端9b与引线7的导线10的长度具有相同长度，并且允许各导线10具有相同电感。
此外，如上所述，引线7的第二部分7d处于密封体2内部，没有从树脂密封体2的背表面露出，从而引线7的第二部分7d可以沿自由方向延伸。即，如图24A中所示，第二部分7d的延伸方向可以与导线10的延伸方向一致，从而导线10可以设置于引线7的末端的宽度内，从而可使导线10的连接部分的长度长为“f”。
图24B是仅由第一部分7c构成引线7的情形的视图。由于第一部分7c包括处于树脂密封体2的背表面中的外部电极终端，各外部电极终端以其间具有给定间隙的方式平行设置。因此，如图24B中所示，由于外部电极终端更靠近于矩形树脂密封体2的角部设置，导线与外部电极终端的夹角θ增大，并将导线10设置成偏离引线7的宽度，与引线7的侧边缘相交，因而，导线10与引线7的连接长度为h，比连接长度f短。
如结合实施例5所描述的，如图24A中所示，通过使第二部分7d的延伸方向与导线10的伸展方向一致，可以将引线7与导线10之间的连接长度延长为“f”。因此，可增大导线的连接强度，并增强导线连接(导线接合)的可靠性。
此外，在处理高频信号的RFVCO44中，输入信号的成对特性同样重要。在实施例5中，如图25中所示，依然将作为在RFVCO44中延伸的两个信号线的两个导线10设计成具有相同导线长度。此外，通过设置在两信号线两侧的地线，对两信号线提供电磁屏蔽，从而防止产生串扰。
图26所示的平面图显示高频功率模块的制造的一部分，并显示一部分引线架的视图，该引线架部分处于利用导线10将固定到引线架13的半导体芯片3的电极终端9与引线7相互连接的状态。由于根据实施例5的高频功率模块1的制造方法基本与实施例1中高频功率模块1的制造方法相同，省略其说明。
在实施例5中，如图27的示意性放大剖面图中所示，半导体芯片3通过粘合剂5安装到芯片安装部分4上。半导体芯片3包括第一半导体基片85，形成在第一半导体基片85的表面上的绝缘层86，形成在绝缘层86上的第二半导体基片87，多个电极终端9形成于第二半导体基片87的主表面上，多个电路部件形成于第二半导体基片87上，并且半导体芯片3的第一半导体基片85的背表面通过导电性粘合剂5与芯片安装部分4电连接。
第一半导体基片85是P型硅板，第二半导体基片87是N型硅板。第一半导体基片85与第二半导体基片87两者通过绝缘层86层叠，从而形成SOI结构(绝缘体上硅)。设置于半导体芯片3上表面上的多个电极终端9分别形成信号电极终端，电源电势电极终端和参考电源电势电极终端。连接芯片安装部分4与半导体芯片3的电极终端9的导线10是下接合导线10a，并将芯片安装部分4固定于接地电势或者负电势。当芯片安装部分4固定于负电势时，第一半导体基片85固定在负电势，从而耗尽层延伸到第一半导体基片85一侧。
从而，可减小施加于第二半导体基片87上所形成的多个电路部件的寄生电容，从而产生电路快速操作效果。
在第二半导体基片87中，形成大量其下底部到达绝缘层86的隔离槽。在这些隔离槽中，填充有绝缘体89，并且隔离槽所围绕的区域构成电气独立的岛。从而，在各隔离槽所围绕的第二半导体基片87的表面上，整体或者部分地形成具有给定杂质浓度的N型和P型半导体层(N，P)，从而形成包括给定pn结的半导体元件。此外，该实施例设计成，在包括各电子元件的第二半导体基片的表面上，相继形成绝缘层INS1、INS2(如二氧化硅薄膜等)，或者金属布线层(如铝、铜等)，连接上部布线层与下部布线层的导体M1至M4，并且如图27中所示，在最上层的布线M4中形成多个电极终端9。
图28所示的示意性剖面图显示图27中所示芯片的详细结构，并且从左到右，半导体元件为NPN垂直晶体管(NPN Trs)，PNP垂直晶体管(V-PNP Trs)，P沟道型MOS晶体管(PMOS)，N沟道型MOS晶体管(NMOS)，MOS电容和电阻(多晶硅电阻)。从而，通过这多个半导体元件的组合，形成图3中所示的高频功率模块(半导体器件)1。
此处，在制造这种高频功率模块1时，制备第一半导体基片85，之后，利用绝缘层86将第二半导体基片87层叠至第一半导体基片85上。然后，在形成给定厚度的半导体基片87之后，通过蚀刻掉给定的厚度有选择地去除第二半导体基片87。随后，有选择性地并且重复地形成所需的半导体层，并形成各半导体元件，同时，形成隔离槽以及绝缘体89。然后，形成布线结构，最后，沿纵向及横向切割第一半导体基片85，以形成半导体芯片3。
在根据实施例5的高频功率模块1中，对高频信号进行处理的低噪声放大器(LNA)24和RFVCO 44采用2输入/2输出结构，同时，为确保两个输入信号的成对特性，将两个输入导线10的长度设置成相同的长度。此外，对于形成信号线的导线10的长度，通过将导线10与半导体芯片3的电极终端9以及引线7的第二部分7d的端部相连，使导线长度较短，以减小导线电感。因此，能够增强高频特性(DC偏置较小)。
换而言之，在实施例5中，用于GSM，DCS和PCS通信的三个低噪声放大器(LNA)24由图33B所示的2输入类型的差动低噪声放大器(差动放大器)组成。也就是，根据实施例5的各个低噪声放大器(LNA)24由对其输入彼此反相的信号(互补信号)的两个单元放大器组成。因此，即便来自90度移相器40的输出信号泄漏到LNA输入线中，仍然输入互补信号，因此，消除了同相成分，且在LNA 24中不执行放大，从而降低DC偏置。因此，在载波频带较高的通信系统中，可获得抑制DC偏置特性恶化的有利效果。
此外，根据实施例5的高频功率模块1具有减小DC偏置以及抑制增益降低的有利效果。
(实施例6)
图31表示根据本发明另一实施例(实施例6)的高频功率模块的示意性剖面图，该模块具有将支撑半导体芯片的接头片设置成比半导体芯片更小的结构(小接头片结构)，图32表示在实施例6的高频功率模块的制造中使用的具有小接头片结构的一部分引线架的示意平面图。
根据实施例6的高频功率模块1具有这样的结构，其中在根据实施例5中的高频功率模块1中，采用芯片安装部分4比半导体芯片3更小的小接头片结构。此外，以类似台阶的方式使接头片悬挂引线6的中间部分(图中未示出)弯曲一个台阶，使得芯片安装部分4的下表面变得比引线7的第一部分7c的下表面更高，因此，芯片安装部分4嵌入在树脂密封体2的内部。也就是，实施例6的特征在于，在芯片安装部分4和引线7的第一部分7c之间形成台阶部分，芯片安装部分4安置在树脂密封体2的内部。因此，不对正在导线接合部分下面的部分应用焊接，并且当在安装板上安装半导体芯片时，不受温度变化造成的板应力的影响，能够提高连接可靠性。
如图31所示，对于连接半导体芯片3和引线7的导线10，用双点-划线表示导线10与引线7的连接位置，通过将导线10连接于引线7的第二部分7d的端部，而不连接于引线7的第一部分7c的端部，可以将导线的长度缩短大约k。
根据实施例6的高频功率模块1还具有根据实施例1的高频功率模块1所提供的某些有益效果。如图32中所示，通过采用接头片(芯片安装部分)4小于半导体芯片3这样一种结构，可增强引线架的通用性，并可降低高频功率模块1的制造成本。
图33A至33D表示高频功率模块的示意性剖面图，显示出小接头片结构的某些其他变型例。图33A具有以下结构，其中第二部分7d从引线7的第一部分7c以一种弯曲的方式延伸，并且第二部分7d处于树脂密封体2的内部。由于这种结构，在引线架形成过程中，通过在其中间部分中弯曲一个台阶部分，形成引线7和接头片悬挂引线6，在引线7中，通过这种弯曲操作在引线7中形成以弯曲方式从第一部分7c延伸的第二部分7d，并且通过使接头片悬挂引线6弯曲，芯片安装部分4嵌入密封体2的内部。使用这种结构，引线、芯片安装部分4和接头片悬挂引线6的选择性蚀刻过程变得并非必不可少，并且可降低高频功率模块1的制造成本。
图33B表示第二部分7d以一种仅使引线7弯曲、不使接头片悬挂引线6弯曲的弯曲方式，从第一部分7c延伸的结构。在本例中，由于采用了芯片安装部分4在树脂密封体2的下表面上露出的结构，增加了芯片安装部分4的下表面的热辐射效果。因此，改进了安装在芯片安装部分4上的半导体元件的热辐射性，并且实现稳定操作。
图33C表示下述结构，其中在根据实施例5的高频功率模块1中，将芯片安装部分4制造成为比半导体芯片3更小的接头片，从而，增强了引线架的通用性，并且可降低高频功率模块1的制造成本。
图33D表示在根据实施例5的高频功率模块1中，将芯片安装部分4制造成为比半导体芯片3更小的接头片，同时，与引线7的第二部分7d类似，通过蚀刻芯片安装部分4的下表面，将芯片安装部分4形成得较薄。
由于小接头片结构，可增强产品中所使用的引线架的通用性，从而，可降低高频功率模块1的制造成本。
前面在实施例的基础上对本发明发明者作出的发明进行了详尽的说明，不过，本发明不限于上述实施例，在不偏离本发明要旨的条件下可进行多种变型。
虽然在上述实施例中仅针对接地电势描述了电源电势的共用或分离，不过本发明的申请范围不限于接地电势和其相关结构，通过在应用本发明时关注于适当的电源电势(第一电势)，例如可通过使电极共用而减少引线7数量的电源电势，本发明可应用于提供电源电势的电极终端9或引线7的结构。
在上述实施例中，尽管解释了本发明用于制造QFN型半导体器件的例子，例如，本发明可同样地应用于制造SON型半导体器件，并且可获得基本上相同的有益效果。此外，本发明不限于无引线型半导体器件，本发明可同样地应用于例如称作QFP(方形扁平封装)或SOP(小外廓封装)的半导体器件，在SOP中弯曲成鸥翼形状的引线沿密封体2的边缘伸出。不过，与上述的QFP或SOP相比，为了实现器件的小型化，优选采用在密封体2的周围引线具有小伸出量的QFP型结构。
下面说明通过本申请中披露的本发明中的典型发明获得的有益效果。
(1)提供一种具有下接合结构、难以产生串扰的半导体器件。
(2)可提供包含半导体元件的高频功率模块，其中通过单片电路的方式形成各电路部件如低噪声放大器，混合器，VCO，合成器，IQ调制器/解调器，DC-AC调制器，其中诸如低噪声放大器、RFVCO等的指定电路部件的接地电势几乎不会受到其余电路部件的接地电势的影响。
(3)可提供具有下接合结构的包含半导体元件的无引线型高频功率模块，其中通过单片电路的方式形成各电路部件如低噪声放大器，混合器，VCO，合成器，IQ调制器/解调器，DC-AC调制器，其中诸如低噪声放大器、RFVCO等的指定电路部件的接地电势几乎不会受到其余电路部件的接地电势的影响。
(4)可提供小型化且重量轻的包含半导体元件的高频功率模块，其中通过单片电路的方式形成各电路部件如低噪声放大器，混合器，VCO，合成器，IQ调制器/解调器，DC-AC调制器，其中诸如低噪声放大器、RFVCO等的指定电路部件的接地电势几乎不会受到其余电路部件的接地电势的影响。
(5)可提供无线通信设备，其能提供具有低噪声的良好电话呼叫。
(6)一种可处理多个通信系统的无线通信设备，其能提供具有低噪声的良好电话呼叫。
(7)如此前所述，根据本发明的半导体器件用于无线通信设备如移动电话等。特别是，在具有多个通信系统的移动电话中，对于极弱输入信号进行处理的电路部件如低噪声放大器的地电极终端，没有与用作公共接地电势的接头片连接，而与彼此独立的引线连接，从而，当使用某一通信系统时，该通信系统与其他通信系统之间不产生串扰，可提供一种能进行良好电话呼叫的高频功率模块。
(8)通过由包含外部电极终端的第一部分和延伸到树脂密封体内部的第二部分构成引线，可自由选择第二部分的图案，从而，可以选择使连接半导体芯片电极终端与引线的导线的长度尽可能小的引线图案。因此，可减小导线电感。
(9)在具有两输入结构电路部件如差动放大器电路部件等的半导体器件中，可以将与用于两输入端的电极终端连接的导线的长度设定为相同长度，并获得输入信号的成对特性。因此，当无线通信设备的低噪声放大器(LNA)或RFVCO采用两输入结构电路部件时，在每个电路部件中可获得输入信号的成对特性，可增强高频性质，并抑制增益的降低。
工业实用性
如前面所述，根据本发明的半导体器件用于无线通信设备如移动电话等。特别是，在具有多个通信系统的移动电话中，对极弱输入信号进行处理的电路部件如低噪声放大器的地电极终端没有与具有公共接地电势的接头片连接，而与均为独立的引线连接，从而，当使用某一通信系统时，该通信系统与其他通信系统之间不产生串扰，因而，可提供能进行良好电话呼叫的高频功率模块。

Claims (54)

1.一种半导体器件，包括：
密封体，由绝缘树脂制成；
多个引线，沿密封体的外围以及在密封体内部和外部设置；
接头片，具有主表面和背表面；
半导体芯片，具有主表面和背表面，并且在其主表面上包括多个电极终端和多个电路部件，所述电路部件分别由多个半导体元件组成；
用于将多个电极终端与引线相连的多个导线；和
用于将多个电极终端与接头片主表面相连，以向该多个电极终端提供第一电势的多个导线，
其中半导体芯片的背表面固定于接头片的主表面上，
其中所述多个电路部件包括第一电路部件和第二电路部件，
其中所述多个电极终端包括，用于向第一电路部件输入外部信号的第一电极终端，用于向第一电路部件施加第一电势的第二电极终端，连接到第二电路部件的第三电极终端，和向第二电路部件提供第一电势的第四电极终端，
其中所述多个引线包括第一引线，第二引线，以及设置于第一引线与第二引线之间的第三引线，
其中所述第一电极终端通过导线与第一引线连接，
其中所述第二电极终端通过导线与第三引线连接，
其中所述第三电极终端通过导线与第二引线连接，
其中所述第四电极终端通过导线与接头片连接，并且
其中所述第三引线与接头片彼此分离。
2.根据权利要求1所述的半导体器件，其中所述第一电路部件为放大电路，用于将通过第一引线和第一电极终端输入的外部信号放大。
3.根据权利要求2所述的半导体器件，其中所述第二电路部件具有至少一部分对第一电路部件所放大的信号进行处理的功能。
4.根据权利要求1所述的半导体器件，其中所述第一电路部件为用于放大通过用天线会聚无线信号而获得的电信号的电路。
5.根据权利要求1所述的半导体器件，其中所述第二电路部件包括用于处理电信号以通过天线作为无线信号输出的至少部分电路。
6.根据权利要求4所述的半导体器件，其中所述半导体芯片在其主表面上包括，将第二连接终端与第一电路部件连接的第一线路，和将第四连接终端与第二电路部件连接的第二线路，并且第一线路与第二线路在半导体芯片的主表面上彼此绝缘。
7.根据权利要求4所述的半导体器件，其中在半导体芯片的主表面上，从第一连接终端到第一电路部件的导线长度小于从第三连接终端到第二电路部件的导线长度。
8.根据权利要求4所述的半导体器件，其中接头片的背表面暴露于密封体外部。
9.根据权利要求4所述的半导体器件，其中所述接头片通过单个或多个导线与单个或多个引线电连接，并且与接头片连接的引线的数量小于与接头片连接的电极终端的数量。
10.根据权利要求4所述的半导体器件，其中所述密封体具有安装表面，并且所述多个引线暴露于密封体的安装表面上。
11.根据权利要求10所述的半导体器件，其中接头片暴露于密封体的安装表面上。
12.根据权利要求1所述的半导体器件，其中所述第一电路部件是频率转换电路，其减小通过第一引线和第一电极终端输入的外部信号的频率。
13.根据权利要求1所述的半导体器件，其中所述多个电路部件包括振荡器，并且向振荡器提供第一电势的电极终端通过导线与接头片连接。
14.根据权利要求1所述的半导体器件，其中所述半导体芯片在其主表面上包括，用于将第二连接终端与第一电路部件连接的第一线路，和用于将第四连接终端与第二电路部件连接的第二线路，并且第一线路与第二线路在半导体芯片的主表面上彼此绝缘。
15.根据权利要求1所述的半导体器件，其中从第一连接终端到第一电路部件的导线长度小于从第三连接终端到第二电路部件的导线长度。
16.根据权利要求1所述的半导体器件，其中接头片的背表面暴露于密封体的外部。
17.根据权利要求1所述的半导体器件，其中所述的接头片通过单个或多个导线与单个或多个引线电连接，并且与接头片连接的引线的数量小于与接头片连接的电极终端的数量。
18.根据权利要求1所述的半导体器件，其中所述的密封体具有安装表面，并且所述多个引线暴露在密封体的安装表面上。
19.根据权利要求18所述的半导体器件，其中所述接头片暴露在密封体的安装表面上。
20.一种无线通信设备，包括根据权利要求1所述的半导体器件，包括用于将无线信号转换成电信号的天线，以及用于将天线转换出的电信号输入到第一引线的线路。
21.一种半导体器件，包括：
密封体，由绝缘树脂制成；
多个引线，沿密封体的外围以及在密封体内部和外部设置；
接头片，具有主表面和背表面；
半导体芯片，具有主表面和背表面，并且在其主表面上包括多个电极终端和多个电路部件，所述电路部件分别由多个半导体元件组成；
用于将多个电极终端与引线相连的多个导线；和
用于将多个电极终端与接头片主表面相连，以向多个电极终端提供第一电势的多个导线，
其中半导体芯片的背表面固定于接头片的主表面上，
其中所述多个电路部件包括，第一放大电路部件，用于将通过天线由无线信号转换的电信号放大；和第二放大电路部件，用于将通过天线由无线信号转换的电信号放大，
其中所述多个电极终端包括，用于将外部信号输入到第一放大电路部件的第一电极终端，用于将第一电势提供给第一放大电路部件的第二电极终端，和用于将外部信号输入到第二放大电路部件的第三电极终端，
其中所述多个引线包括，第一引线，第二引线，和设置在第一引线与第二引线之间的第三引线，
其中第一连接终端通过导线与第一引线连接，
其中第二连接终端通过导线与第三引线连接，
其中第三连接终端通过导线与第二引线连接，以及
其中第三引线和接头片彼此分离。
22.根据权利要求21所述的半导体器件，其中所述第二放大电路部件是对其频带不同于第一放大电路部件的频带的外部信号进行放大的电路部件。
23.根据权利要求22所述的半导体器件，其中所述多个电路部件包括振荡电路部件，并且用于将第一电势提供给振荡电路部件的连接终端通过导线与接头片连接。
24.一种半导体器件，包括：
树脂密封体，其具有上表面，与上表面相对设置的背表面，以及夹在上表面与背表面之间的侧面；
在树脂密封体的内部和外部并且沿密封体的外围设置的多个引线；
芯片安装部分，设置在多个引线所围绕的区域上；
方形半导体芯片，在其主表面上包括多个电极终端和分别由多个半导体元件组成的多个电路部件，所述方形半导体芯片安装在芯片安装部分上，并且由树脂密封体密封；以及
将半导体芯片的多个电极终端与多个引线连接的多个导线，
其中半导体芯片的多个电路部件包括具有一对输入的差动放大电路，
其中所述多个电极终端包括与差动放大电路的该对输入对应的第一电极终端和第二电极终端，
其中第一电极终端和第二电极终端沿半导体芯片的一边被设置成彼此靠近，
其中所述多个引线包括暴露在树脂密封体背表面上的第一部分，和从第一部分向芯片安装部分向内延伸的第二部分，并且
其中多个导线的两端部分别与多个引线的第二部分的端部和半导体芯片的多个电极终端连接。
25.根据权利要求24所述的半导体器件，其中向与差动放大电路部件的该对输入相应的第一电极终端和第二电极终端，输入相位不同的一对互补信号。
26.根据权利要求24所述的半导体器件，其中多个引线的第二部分整体上被树脂密封体覆盖。
27.根据权利要求24所述的半导体器件，其中多个引线的第二部分的厚度小于第一部分的厚度。
28.根据权利要求24所述的半导体器件，其中所述差动放大电路部件为用于对经由便携式无线设备中的天线转换的电信号进行放大的电路部件。
29.根据权利要求24所述的半导体器件，其中与第二电极终端相比，第一电极终端被设置成更靠近半导体芯片的一个角部，并且，同与第二电极终端电连接的引线的端部相比，与第一电极终端电连接的引线的端部延伸到更靠近半导体芯片一侧的位置。
30.根据权利要求29所述的半导体器件，其中，将第一电极终端与引线连接的导线的长度，与将第二电极终端与引线连接的导线的长度被设置为相等。
31.根据权利要求24所述的半导体器件，其中在平面视图中所述芯片安装部分大于半导体芯片。
32.根据权利要求24所述的半导体器件，其中，芯片安装部分的与其上安装半导体芯片的表面相对的背表面，被暴露于树脂密封体的外部。
33.根据权利要求24所述的半导体器件，其中，半导体芯片的多个电极终端包括，用于固定电势的多个第一电极终端，和用于固定电势的多个第二电极终端，并且用于固定电势的多个第一电极终端分别通过多个导线与多个引线连接，并且用于固定电势的多个第二电极终端分别通过多个导线与芯片安装部分的表面连接。
34.根据权利要求33所述的半导体器件，其中所述用于固定电势的多个第一和第二电极终端分别为用于接地电势的电极终端。
35.根据权利要求24所述的半导体器件，其中所述多个引线的第一部分突出到树脂密封体的外围，使得多个引线的第一部分从树脂密封体的侧表面露出。
36.根据权利要求24所述的半导体器件，其中芯片安装部分的与半导体芯片安装侧相对的一侧上的背表面，被定位于树脂密封体的内部。
37.根据权利要求24所述的半导体器件，其中芯片安装部分的芯片安装表面与引线的第一部分和第二部分的上表面处于同一平面上。
38.根据权利要求24所述的半导体器件，其中芯片安装部分的厚度和引线的第二部分的厚度中的每一个均小于引线第一部分的厚度，并且芯片安装部分和所述第二部分位于树脂密封体的内部。
39.根据权利要求24所述的半导体器件，其中芯片安装部分和引线的第一部分具有台阶部分，并且芯片安装部分处于树脂密封体的内部。
40.根据权利要求24所述的半导体器件，其中引线的第二部分弯曲，并且从引线的第一部分延伸，并且处于树脂密封体的内部。
41.根据权利要求24所述的半导体器件，其中所述芯片安装部分小于半导体芯片。
42.一种半导体器件，包括：
树脂密封体，其具有上表面，与上表面相对设置的背表面，和夹在上表面与背表面之间的侧面；
在树脂密封体的内部和外部并且沿密封体外围设置的多个引线；
芯片安装部分，设置在多个引线所围绕的区域上；
方形半导体芯片，其主表面上包括多个电极终端和由多个半导体元件组成的多个电路部件，方形半导体芯片安装在芯片安装部分上，并且由树脂密封体密封；
将半导体芯片的多个电极终端与多个引线连接的多个第一导线；以及
将半导体芯片的多个电极终端与芯片安装部分连接的多个第二导线，
其中多个引线包括在树脂密封体的背表面上暴露出的第一部分，和从第一部分向芯片安装部分向内延伸的第二部分，
其中多个导线的两端部分别与多个引线的第二部分的端部和半导体芯片的多个电极终端连接，
其中形成的芯片安装部分在平面视图中大于半导体芯片，
其中所述半导体芯片包括，第一半导体基片，形成于第一半导体基片的表面上的绝缘层，和形成于绝缘层上的第二半导体基片，
其中所述多个电极终端和多个电路部件形成于第二半导体基片的主表面上，
其中半导体芯片的第一半导体基片的背表面与芯片安装部分电连接，并且
其中通过多个第二导线向芯片安装部分施加固定电势。
43.根据权利要求42所述的半导体器件，其中半导体芯片的第一半导体基片为P-型硅板，第二半导体基片为P-型硅板，并且固定电势保持为负电势。
44.根据权利要求42所述的半导体器件，其中多个引线的第二部分的厚度小于多个引线的第一部分的厚度。
45.根据权利要求42所述的半导体器件，其中多个引线的第二部分整体上被树脂密封体覆盖。
46.根据权利要求42所述的半导体器件，其中芯片安装部分的与半导体芯片安装侧相对的一侧上的背表面，被暴露于树脂密封体的外部。
47.根据权利要求42所述的半导体器件，其中所述多个引线的第一部分突出树脂密封体的外围，并从树脂密封体的侧面露出。
48.根据权利要求42所述的半导体器件，其中在平面视图中位于半导体芯片外部的芯片安装部分中形成多个狭缝，并且多个第二导线的一个端部与狭缝的外部连接。
49.根据权利要求42所述的半导体器件，其中芯片安装部分的与半导体芯片安装侧相对的一侧上的背表面位于树脂密封体内部。
50.根据权利要求42所述的半导体器件，其中芯片安装部分的芯片安装表面与引线的第一和第二部分的上表面处于同一平面上。
51.根据权利要求42所述的半导体器件，其中芯片安装部分的厚度和第二部分的厚度中的每一个均小于引线的第一部分的厚度，并且芯片安装部分和第二部分处于树脂密封体的内部。
52.根据权利要求42所述的半导体器件，其中芯片安装部分和引线的第一部分具有台阶部分，并且芯片安装部分处于树脂密封体的内部。
53.根据权利要求42所述的半导体器件，其中引线的第二部分弯曲，并且从引线的第一部分延伸，并且处于树脂密封体的内部。
54.根据权利要求42所述的半导体器件，其中所述芯片安装部分小于半导体芯片。
CNB038096366A 2002-04-30 2003-04-28 半导体器件和电子设备 Expired - Lifetime CN100380651C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/JP2002/004339 WO2003094236A1 (en) 2002-04-30 2002-04-30 Semiconductor device and radio communication apparatus
JPPCT/JP02/04339 2002-04-30
JP2002260255 2002-09-05
JP260255/2002 2002-09-05

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CNA2009101340423A Division CN101515578A (zh) 2002-04-30 2003-04-28 半导体器件和电子设备
CNA2009101340438A Division CN101515579A (zh) 2002-04-30 2003-04-28 半导体器件和电子设备
CNB2007101273468A Division CN100536123C (zh) 2002-04-30 2003-04-28 半导体器件和电子设备

Publications (2)

Publication Number Publication Date
CN1650425A true CN1650425A (zh) 2005-08-03
CN100380651C CN100380651C (zh) 2008-04-09

Family

ID=29404474

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038096366A Expired - Lifetime CN100380651C (zh) 2002-04-30 2003-04-28 半导体器件和电子设备

Country Status (6)

Country Link
US (5) US7425756B2 (zh)
JP (3) JP4351150B2 (zh)
KR (2) KR100993276B1 (zh)
CN (1) CN100380651C (zh)
AU (1) AU2003235967A1 (zh)
WO (1) WO2003094232A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403560A (zh) * 2010-09-10 2012-04-04 意法半导体(图尔)公司 封装耦合器
CN102428558A (zh) * 2009-05-15 2012-04-25 罗姆股份有限公司 半导体装置
CN107305870A (zh) * 2016-04-22 2017-10-31 矽品精密工业股份有限公司 电子封装件及基板结构
CN109192714A (zh) * 2018-07-24 2019-01-11 江阴芯智联电子科技有限公司 一种用于电镀屏蔽的框架基板及其制造方法
CN109478546A (zh) * 2016-07-29 2019-03-15 日立汽车系统株式会社 功率半导体模块
CN109509728A (zh) * 2017-09-14 2019-03-22 矽品精密工业股份有限公司 电子封装件
CN110690123A (zh) * 2012-07-03 2020-01-14 联测总部私人有限公司 具有裸片附接焊盘锁定特征的热无引线阵列封装

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
AU2003235967A1 (en) * 2002-04-30 2003-11-17 Renesas Technology Corp. Semiconductor device and electronic device
JP2005340741A (ja) 2004-05-31 2005-12-08 Renesas Technology Corp 半導体装置
US20060138613A1 (en) * 2004-12-09 2006-06-29 Henry Tin-Hang Yung Integrated circuit package with inner ground layer
US7580687B2 (en) * 2005-01-19 2009-08-25 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
US7769355B2 (en) * 2005-01-19 2010-08-03 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
US7132735B2 (en) * 2005-03-07 2006-11-07 Agere Systems Inc. Integrated circuit package with lead fingers extending into a slot of a die paddle
EP1889243A4 (en) * 2005-05-24 2010-01-27 Radiall Aep Inc COMMON INTEGRATED CIRCUITS FOR MULTIPLE ANTENNAS AND METHODS
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
JP2007158766A (ja) * 2005-12-06 2007-06-21 Renesas Technology Corp 半導体集積装置
JP2007207826A (ja) * 2006-01-31 2007-08-16 Orion Denki Kk プリント基板
JP4770514B2 (ja) * 2006-02-27 2011-09-14 株式会社デンソー 電子装置
DE102006015222B4 (de) * 2006-03-30 2018-01-04 Robert Bosch Gmbh QFN-Gehäuse mit optimierter Anschlussflächengeometrie
US7808087B2 (en) * 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8174096B2 (en) * 2006-08-25 2012-05-08 Asm Assembly Materials Ltd. Stamped leadframe and method of manufacture thereof
US20080079148A1 (en) * 2006-09-30 2008-04-03 Silicon Laboratories Inc. Package for mixed signal mcu with minimal pin count
US8063846B2 (en) * 2006-12-28 2011-11-22 Sanyo Electric Co., Ltd. Semiconductor module and mobile apparatus
US7936059B1 (en) * 2007-02-20 2011-05-03 Altera Corporation Lead frame packaging technique with reduced noise and cross-talk
US7977774B2 (en) * 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7932587B2 (en) * 2007-09-07 2011-04-26 Infineon Technologies Ag Singulated semiconductor package
US8587297B2 (en) * 2007-12-04 2013-11-19 Infineon Technologies Ag Integrated circuit including sensor having injection molded magnetic material
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8610430B2 (en) 2008-05-30 2013-12-17 Infineon Technologies Ag Bias field generation for a magneto sensor
US20110187359A1 (en) * 2008-05-30 2011-08-04 Tobias Werth Bias field generation for a magneto sensor
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
JP2010010634A (ja) * 2008-06-30 2010-01-14 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置の製造方法
KR20100010747A (ko) * 2008-07-23 2010-02-02 삼성전자주식회사 반도체 소자 패키지
US8184453B1 (en) * 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
KR101297192B1 (ko) * 2008-11-10 2013-08-19 삼성전자주식회사 화상형성장치, 칩, 및, 칩 패키지
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US10163766B2 (en) * 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US8575742B1 (en) * 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
EP2427908A1 (en) 2009-05-08 2012-03-14 Telefonaktiebolaget L M Ericsson (publ) A transition from a chip to a waveguide port
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
JP5355366B2 (ja) * 2009-12-02 2013-11-27 株式会社東芝 差動増幅回路および無線受信機
JP2011120105A (ja) * 2009-12-04 2011-06-16 Renesas Electronics Corp 半導体装置
JP5242605B2 (ja) * 2010-01-28 2013-07-24 ルネサスエレクトロニクス株式会社 配線構造
CN101814480B (zh) * 2010-04-16 2011-08-31 杭州矽力杰半导体技术有限公司 一种芯片封装结构及其封装方法
JP5352551B2 (ja) * 2010-09-07 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
JP4851618B1 (ja) * 2010-11-15 2012-01-11 シャープ株式会社 半導体パッケージ
TWI557183B (zh) * 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
JP2011129960A (ja) * 2011-03-30 2011-06-30 Mitsubishi Electric Corp 半導体モールドパッケージ
JP5616839B2 (ja) * 2011-04-19 2014-10-29 株式会社豊田中央研究所 高周波装置
US8994157B1 (en) * 2011-05-27 2015-03-31 Scientific Components Corporation Circuit system in a package
TWI455269B (zh) * 2011-07-20 2014-10-01 Chipmos Technologies Inc 晶片封裝結構及其製作方法
JP5953703B2 (ja) 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置
JP5734217B2 (ja) * 2012-02-03 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置
JP5477669B2 (ja) * 2012-02-28 2014-04-23 株式会社デンソー 半導体モジュール
TWI544583B (zh) * 2012-04-18 2016-08-01 鴻海精密工業股份有限公司 晶片組裝結構及晶片組裝方法
TWI496348B (zh) * 2012-06-13 2015-08-11 Wistron Corp 電子裝置及其天線模組
JP6266219B2 (ja) * 2013-03-18 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置
JP6129657B2 (ja) * 2013-06-20 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置
KR101957529B1 (ko) * 2013-06-28 2019-03-13 매그나칩 반도체 유한회사 반도체 패키지
US9514966B2 (en) * 2014-04-11 2016-12-06 Qualcomm Incorporated Apparatus and methods for shielding differential signal pin pairs
US9455157B1 (en) * 2015-09-04 2016-09-27 Anokiwave, Inc. Method and apparatus for mitigating parasitic coupling in a packaged integrated circuit
EP3381085A4 (en) 2015-09-18 2019-09-04 Anokiwave, Inc. LAMINAR PHASE CONTROL NETWORK ANTENNA
CN106980158A (zh) * 2016-01-19 2017-07-25 青岛海信宽带多媒体技术有限公司 一种光模块
US10559879B2 (en) 2016-07-18 2020-02-11 Anokiwave, Inc. Phased array burst sampler
WO2018034868A1 (en) 2016-08-18 2018-02-22 Anokiwave, Inc. Hybrid laminated phased array
US10320093B2 (en) 2016-08-31 2019-06-11 Anokiwave, Inc. Phased array control circuit
WO2018081146A1 (en) 2016-10-24 2018-05-03 Anokiwave, Inc. Beamforming integrated circuit with rf grounded material ring and integral thermal mass
US10577130B1 (en) * 2016-12-07 2020-03-03 Space Systems/Loral, Llc Flexible radio frequency converters for digital payloads
US10200098B2 (en) 2016-12-23 2019-02-05 Anokiwave, Inc. Phased array with beamforming integrated circuit having two signal chains
US10382010B2 (en) 2017-03-31 2019-08-13 Anokiwave, Inc. Attenuation circuit and method of controlling an attenuation circuit
US10355370B2 (en) 2017-08-04 2019-07-16 Anokiwave, Inc. Dual phased array with single polarity beam steering integrated circuits
US11418971B2 (en) 2017-12-24 2022-08-16 Anokiwave, Inc. Beamforming integrated circuit, AESA system and method
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
US11081792B2 (en) 2018-03-07 2021-08-03 Anokiwave, Inc. Phased array with low-latency control interface
US11063336B2 (en) 2018-04-05 2021-07-13 Anokiwave, Inc. Phased array architecture with distributed temperature compensation and integrated up/down conversion
US10998640B2 (en) 2018-05-15 2021-05-04 Anokiwave, Inc. Cross-polarized time division duplexed antenna
US20200007084A1 (en) * 2018-06-29 2020-01-02 Ali Corporation Low noise block converter integrated circuit
US10985819B1 (en) 2018-10-16 2021-04-20 Anokiwave, Inc. Element-level self-calculation of phased array vectors using interpolation
US11205858B1 (en) 2018-10-16 2021-12-21 Anokiwave, Inc. Element-level self-calculation of phased array vectors using direct calculation
CN109639853B (zh) * 2018-11-14 2020-05-12 武汉华星光电半导体显示技术有限公司 一种显示面板
US11139225B2 (en) * 2019-06-14 2021-10-05 Advanced Semiconductor Engineering, Inc. Device including a plurality of leads surrounding a die paddle and method for manufacturing the same
CN110752197B (zh) * 2019-09-30 2022-09-16 华为技术有限公司 引线框架、封装集成电路板、电源芯片及电路板的封装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104078A (en) * 1994-03-09 2000-08-15 Denso Corporation Design for a semiconductor device having elements isolated by insulating regions
JPH07335811A (ja) * 1994-06-10 1995-12-22 Nippondenso Co Ltd 半導体装置
JPH11186921A (ja) 1997-12-22 1999-07-09 Hitachi Ltd 多バンド移動体通信装置
JPH11251494A (ja) 1998-03-02 1999-09-17 Mitsui High Tec Inc 半導体装置
US6628170B2 (en) * 1998-06-04 2003-09-30 Analog Devices, Inc. Low noise amplifier
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP2000299438A (ja) * 1999-04-15 2000-10-24 Hitachi Ltd 半導体集積回路
JP3732987B2 (ja) * 1999-12-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
US6198171B1 (en) * 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
JP4018312B2 (ja) * 2000-02-21 2007-12-05 株式会社ルネサステクノロジ 無線通信装置
JP2001250897A (ja) * 2000-03-08 2001-09-14 Seiko Instruments Inc 半導体パッケージおよびリードフレームの製造方法
US6686652B1 (en) * 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
JP2001313363A (ja) 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
JP2002026222A (ja) 2000-07-03 2002-01-25 Dainippon Printing Co Ltd 樹脂封止型半導体装置用リードフレーム
JP4319339B2 (ja) 2000-08-30 2009-08-26 株式会社ルネサステクノロジ 半導体装置
KR100993579B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
AU2003235967A1 (en) * 2002-04-30 2003-11-17 Renesas Technology Corp. Semiconductor device and electronic device
GB2393049B (en) * 2002-09-13 2005-09-28 Hitachi Ltd High frequency semiconductor integrated circuit and radio communication system

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899299B2 (en) 2009-05-15 2018-02-20 Rohm Co., Ltd. Semiconductor device
CN102428558A (zh) * 2009-05-15 2012-04-25 罗姆股份有限公司 半导体装置
US8680659B2 (en) 2009-05-15 2014-03-25 Rohm Co., Ltd. Semiconductor device
CN102428558B (zh) * 2009-05-15 2014-06-25 罗姆股份有限公司 半导体装置
US9035441B2 (en) 2009-05-15 2015-05-19 Rohm Co., Ltd. Semiconductor device
US9343394B2 (en) 2009-05-15 2016-05-17 Rohm Co., Ltd. Semiconductor device
US9379047B2 (en) 2009-05-15 2016-06-28 Rohm Co., Ltd. Semiconductor device
US10978379B2 (en) 2009-05-15 2021-04-13 Rohm Co., Ltd. Semiconductor device with island and associated leads
US10431527B2 (en) 2009-05-15 2019-10-01 Rohm Co., Ltd. Semiconductor device with island and associated leads
US9847282B2 (en) 2009-05-15 2017-12-19 Rohm Co., Ltd. Semiconductor device
US9613890B2 (en) 2009-05-15 2017-04-04 Rohm Co., Ltd. Semiconductor device
CN102403560A (zh) * 2010-09-10 2012-04-04 意法半导体(图尔)公司 封装耦合器
CN110690123B (zh) * 2012-07-03 2023-12-26 联测总部私人有限公司 具有裸片附接焊盘锁定特征的热无引线阵列封装
CN110690123A (zh) * 2012-07-03 2020-01-14 联测总部私人有限公司 具有裸片附接焊盘锁定特征的热无引线阵列封装
CN107305870A (zh) * 2016-04-22 2017-10-31 矽品精密工业股份有限公司 电子封装件及基板结构
CN109478546A (zh) * 2016-07-29 2019-03-15 日立汽车系统株式会社 功率半导体模块
CN109478546B (zh) * 2016-07-29 2022-08-30 日立安斯泰莫株式会社 功率半导体模块
CN109509728B (zh) * 2017-09-14 2021-05-04 矽品精密工业股份有限公司 电子封装件
CN109509728A (zh) * 2017-09-14 2019-03-22 矽品精密工业股份有限公司 电子封装件
CN109192714A (zh) * 2018-07-24 2019-01-11 江阴芯智联电子科技有限公司 一种用于电镀屏蔽的框架基板及其制造方法

Also Published As

Publication number Publication date
JP4351150B2 (ja) 2009-10-28
US7425756B2 (en) 2008-09-16
US8126501B2 (en) 2012-02-28
AU2003235967A1 (en) 2003-11-17
KR100993277B1 (ko) 2010-11-10
WO2003094232A1 (en) 2003-11-13
JP2009278117A (ja) 2009-11-26
US7777309B2 (en) 2010-08-17
KR20050007353A (ko) 2005-01-17
KR100993276B1 (ko) 2010-11-10
JP5080532B2 (ja) 2012-11-21
US7937105B2 (en) 2011-05-03
US20080135960A1 (en) 2008-06-12
US20050199987A1 (en) 2005-09-15
KR20080038262A (ko) 2008-05-02
JPWO2003094232A1 (ja) 2005-09-08
CN100380651C (zh) 2008-04-09
US20110198742A1 (en) 2011-08-18
US20060237831A1 (en) 2006-10-26
JP5473026B2 (ja) 2014-04-16
JP2012191231A (ja) 2012-10-04
US20080146187A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
CN1650425A (zh) 半导体器件和电子设备
US11451199B2 (en) Power amplifier systems with control interface and bias circuit
US7312511B2 (en) Semiconductor device with electrically isolated ground structures
JP2014027109A (ja) 半導体装置、携帯通信機器、及び、半導体装置の製造方法
CN1169393C (zh) 双工器装置
CN1459811A (zh) 陶瓷层压器件、通信设备和制造陶瓷层压器件的方法
US20220157671A1 (en) Packaged rf power device with pcb routing
CN100536123C (zh) 半导体器件和电子设备
JP2006310425A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100812

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

TR01 Transfer of patent right

Effective date of registration: 20100812

Address after: Kanagawa, Japan

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

CP02 Change in the address of a patent holder
CX01 Expiry of patent term

Granted publication date: 20080409

CX01 Expiry of patent term