CN1653871A - 印刷布线板 - Google Patents

印刷布线板 Download PDF

Info

Publication number
CN1653871A
CN1653871A CN03811141.1A CN03811141A CN1653871A CN 1653871 A CN1653871 A CN 1653871A CN 03811141 A CN03811141 A CN 03811141A CN 1653871 A CN1653871 A CN 1653871A
Authority
CN
China
Prior art keywords
mentioned
pad
wiring board
printed wiring
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03811141.1A
Other languages
English (en)
Other versions
CN100482041C (zh
Inventor
浦野渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Innovations Co ltd Hong Kong
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1653871A publication Critical patent/CN1653871A/zh
Application granted granted Critical
Publication of CN100482041C publication Critical patent/CN100482041C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

本发明的印刷布线板，由印刷布线板基片、在上述印刷布线板基片上形成并构成电路布线以及连接到该电路布线上的焊盘的导电图案、和覆盖上述印刷布线板基片以及上述导电图案的绝缘材料构成，并将通过形成于上述绝缘材料上的开口而露出的上述导电图案的区域作为上述焊盘来使用。第一方向上的上述开口的两端，越过上述导电图案并一直延伸到外侧，由此，上述第一方向上的上述焊盘的端部由上述导电图案来确定，与上述第一方向正交的第二方向上的上述开口的两端与上述导电图案交叉并延伸，由此，上述第二方向上的上述焊盘的形状由上述第二方向上的上述开口的两端来确定。

Description

印刷布线板
技术领域
本发明涉及印刷布线板，尤其涉及具有在电路布线的前端连接有印刷布线板侧焊盘(以下称‘焊盘’)的结构的印刷布线板。
背景技术
图7是表示以往的印刷布线板的一例的俯视图。
在印刷布线板基片上，相互平行地形成多个电路布线1，这些电路布线1向任意的一个方向的X方向延伸。在各电路布线1的前端，形成圆形的焊盘34，焊锡保护层、预成型料以及其它的绝缘材料3覆盖住印刷布线板基片以及电路布线1。
在绝缘材料3上，形成多个圆形开口32，通过圆形开口32，焊盘34的整个表面露出来。
这样，在如图7所示的以往的印刷布线板中，由于通过圆形开口32使焊盘34的整个表面都露出来，故在焊盘34上不存在绝缘材料3，没有形成由绝缘材料压住焊盘34的结构。因此，焊盘34与印刷布线板的接合强度不是很充分，图7所示的以往的印刷布线板，存在着在圆形开口32中，焊盘34容易脱落的问题。
作为解决该问题的一个方法，可以考虑将圆形开口形成得比焊盘34小一些。如果圆形开口32比焊盘34小，则焊盘34的整个圆周被绝缘材料所压住，因此可以提高焊盘34与印刷布线板基片的接合强度，于是也就可以防止圆形开口32中的焊盘34脱落。
但是，这种情况下，由于在焊盘34上形成的包含焊锡或者导电材料的焊锡膏等其它接合材料只是覆盖住焊盘34的表面，而并没有覆盖住焊盘34的侧面，因此又产生了焊盘34与接合材料的接合强度不充分的新问题。
而且，在图7所示的以往的印刷布线板中，由于是在电路布线1的前端形成圆形的焊盘34，因此焊盘34与焊盘34之间的间隔不得不做得很小。因此，伴随着电子设备的高密度化安装，在从LSI组件的端子的多端子化以及窄间隙化得到了很大发展的、当前正在普及的面阵式LSI组件的端子引出布线之际，要再增加从焊盘间的间隙引出的布线数量是极其困难的。
发明内容
本发明是鉴于以上所述的以往的印刷布线板中的问题而提出的，其目的在于：提供一种具有既可以满足焊盘与印刷布线板基片的接合强度又可以满足焊盘与接合材料的接合强度的焊盘结构的印刷布线板。
本发明的其它目的在于：提供一种具有可以扩大焊盘间的间隙的焊盘结构的印刷布线板。
为了实现上述目的，本发明提供一种印刷布线板，是由印刷布线板基片、形成在上述印刷布线板基片上并构成电路布线以及连接到该电路布线上的焊盘的导电图案、和覆盖上述印刷布线板基片以及上述导电图案的绝缘材料构成的印刷布线板，在将通过在上述绝缘材料上形成的开口而露出的上述导电图案的区域作为上述焊盘而使用的印刷布线板中，其特征在于：第一方向上的上述开口的两端，越过上述导电图案一直延伸到外侧，由此，上述第一方向上的上述焊盘的端部由上述导电图案来确定，与上述第一方向正交的第二方向上的上述开口的两端，与上述导电图案交叉而延伸，由此，上述第二方向上的上述焊盘的形状，由上述第二方向上的上述开口的两端来确定。
比如，优选：上述导电图案，在上述第二方向上具有前端，上述开口从上述前端离开而形成。
上述焊盘，比如可以将上述第二方向比上述第一方向形成为更长的形状。
比如，可以将上述电路布线向上述第二方向延伸，将上述第一方向上的上述焊盘的长度与上述第一方向上的上述电路布线的长度相等地设定。或者，将上述第一方向上的上述焊盘的长度比上述第一方向上的上述电路布线的长度更小地设定。或者，将上述第一方向上的上述焊盘的长度比上述第一方向上的上述电路布线的长度更大地设定。
优选：上述导电图案，在上述第二方向上具有两端，上述开口分别从上述两端离开而形成，上述电路布线，连接到上述焊盘的向上述第二方向延伸的边上。
可以在上述第二方向上配置多个上述焊盘，在上述第一方向上具有间隔，并且向上述第二方向上延伸地配置多个上述电路布线，此时，优选：上述电路布线之中的至少一个，具有向上述第一方向的成分并弯曲，并连接到上述焊盘的向上述第二方向延伸的边上。
附图说明
图1是表示本发明的实施例1的印刷布线板的一部分的局部俯视图。
图2(a)是本发明实施例1的印刷布线板的局部放大俯视图，图2(b)是图2(a)的B-B线剖面图，图2(c)是图2(a)的C-C线剖面图。
图3是表示本发明的实施例2的印刷布线板的一部分的局部俯视图。
图4是表示本发明的实施例3的印刷布线板的一部分的局部俯视图。
图5是表示本发明的实施例4的印刷布线板的一部分的局部俯视图。
图6是表示本发明的实施例5的印刷布线板的一部分的局部俯视图。
图7是表示以往的印刷布线板的一例的局部俯视图。
图中：1-电路布线，2-绝缘材料的开口，3-绝缘材料，4-焊盘，6-电路布线的前端，11-接合材料，12-印刷布线板基片，13-LSI组件侧焊盘，14-LSI组件，24-表示以往的焊盘的虚拟线，32-以往的绝缘材料开口，34-以往的焊盘。
具体实施方式
以下，采用附图对本发明的实施例进行说明。
(实施例1)
图1是表示本发明的实施例1的印刷布线板10的局部俯视图。图2(a)是印刷布线板10的局部放大俯视图，图2(b)是图2(a)的B-B线的剖面图，图2(c)是图2(a)的C-C线的剖面图。
本实施例的印刷布线板10，由：印刷布线板基片12(参照图2(b))、在印刷布线板基片12上形成的四个电路布线1、覆盖印刷布线板基片12以及电路布线1的绝缘材料3构成。
四个电路布线1相互平行地向X方向(第二方向)延伸，而且在与X方向正交的Y方向(第二方向)留出间隔而隔开放置。电路布线1将形成于印刷布线板基片12上的导电性材料作为通过图案化而形成的导电图案来形成。
在绝缘材料3上形成有多个矩形开口2，并将通过这些矩形开口2而露出的电路布线1的一部分作为焊盘4来使用。也就是，在本实施例中的印刷布线板10中的四个电路布线1之中，位于最上的导电图案和位于最下的导电图案，分别由向X方向延伸的电路布线1和连接在该电路布线1上的焊盘4而构成，中央的两根导电图案，分别由向X方向延伸的电路布线1构成。
焊盘4为具有与电路布线1同等的宽度(Y方向的长度)的长方形，与图7所示的以往的印刷布线板中的焊盘34不同，不是圆形，因此可以在Y方向中邻接的焊盘4与焊盘4之间设置宽的间隔。其结果，可以在中央形成两根电路布线1。
而且，Y方向上的开口2的两端22越过电路布线1一直延伸到外侧。由此，Y方向上的焊盘4的侧面就露出来。因此，形成于焊盘4上的接合材料不仅盖住焊盘4的表面也盖住了焊盘4的侧面，因此可以提高焊盘4与接合材料的接合强度。
另一方面，X方向上的开口2的两端21在电路布线1上交叉并延伸。因此，焊盘4，成为在其X方向的两端21被绝缘材料3所压住的结构。其结果，提高了焊盘4与印刷布线板基片12之间的接合强度，焊盘4难以从印刷布线板基片12上脱落。
以下，参照附图2对提高焊盘4与印刷布线板基片12之间的接合强度进行说明。
如图2(a)所示，在印刷布线板基片12上设置有由导电图案构成的电路布线1，并连续地形成有由形成于绝缘材料3上的开口2所规定的焊盘4和电路布线1。而且，如图2(b)所示，在焊盘4上形成作为接合材料11的连接凸起电极，焊盘4，通过接合材料11，与形成于LSI组件14的下面的LSI组件侧焊盘13进行电连接。
如上所述，由于绝缘材料3的开口2的Y方向的两端22比焊盘4还向两侧分开，因此如图2(b)所示，接合材料11在焊盘4上浸润扩展，并进入焊盘4的侧面。于是，由于形成接合材料11包围住焊盘4的周围的结构，因此可以抑制焊盘4与接合材料11之间的接合强度的降低。
另一方面，在绝缘材料3的开口2的X方向上的两端21中，如图2(c)所示，成为在焊盘4上覆盖有绝缘材料3的结构。因此，焊盘4被绝缘材料所压住。其结果，就对焊盘4施加抑制其从印刷布线板基片12上脱落的作用力，并可以抑制焊盘4与印刷布线板基片12之间的接合强度的降低。
而且，在本实施例中，由于焊盘4的Y方向的长度W1与电路布线1的Y方向的长度W2是相等的，因此可以由以同样的宽度延伸的导电图案来接形成直连接于电路布线1上的焊盘4。
另外，在本实施例的印刷布线板10中，虽然形成了四根电路布线1，但是电路布线1的数量并不限定于四根，可以选择1以上的任意整数。
而且，绝缘材料3的开口2的形状，也不限定为矩形，也可以选择平行四边形、菱形以及其他的四角形状。
(实施例2)
图3是表示本发明的实施例2的印刷布线板20的一部分的局部俯视图。另外，在图3中与图1以及图2同样或类似的构成要素施加同样的符号，并省略掉重复的说明。
本实施例的印刷布线板20，与实施例1中的印刷布线板10相比较，焊盘的形状不同。也就是，在本实施例中，为了进一步缩小电路布线1的间隔，将绝缘材料3的开口2的宽度(Y方向的长度)设定得与电路布线1的宽度一样，焊盘的宽度设定得比绝缘材料3的开口2的宽度更小。
具体地，如图3所示，在本实施例中的焊盘4A的Y方向的长度W1设定得比电路布线1的Y方向的长度W2更小。
本实施例，比如，在接合材料11与焊盘4A之间的接合面积上留有富裕，相对于接合材料11的横方向扩展(参照图2(b))，当在与相邻的其它的电路布线之间需要进一步留出富裕空间的情况下是有用的。
(实施例列3)
图4是表示本发明的实施例3的印刷布线板30的一部分的局部俯视图。另外，在图4中与图1以及图2同样或类似的构成要素施加同样的符号，并省略掉重复的说明。
本实施例的印刷布线板30，与实施例1中的印刷布线板10相比较，焊盘的形状不同。
具体地，如图4所示，本实施例中的焊盘4B的Y方向的长度W1设定得比电路布线1的Y方向的长度W2更大。
本实施例，比如，在与相邻的其它的电路布线之间留有富裕空间，当需要进一步扩大接合材料11与焊盘4B之间的接合面积的情况下是有用的。
(实施例4)
图5是表示本发明的实施例4的印刷布线板40的一部分的局部俯视图。另外，在图5中与图1以及图2同样或类似的构成要素施加同样的符号，并省略掉重复的说明。
本实施例的印刷布线板20，与实施例1中的印刷布线板10相比较，电路布线1与焊盘4的结合方向不同。
在实施例1的印刷布线板10中，电路布线1与焊盘4形成在同一直线上，但是在本实施例中，如图5所示，电路布线1，连接到延伸于焊盘4C的X方向上的侧面4a上。
本实施例，当必须使电路布线1的方向与焊盘4C的方向不一致的情况下是有用的。
另外，从电路布线1的前端6到X方向的开口2的端部21为止的长度L与Y方向的焊盘4C的长度W1的关系与实施例1的情况相同。
(实施例5)
图6是表示本发明的实施例5的印刷布线板50的一部分的局部俯视图。在图6中与图5同样或类似的构成要素施加同样的符号，并省略掉重复的说明。
实施例5是对应于实施例1与实施例4的组合的变形例的实施例。
在图6所示的实施例5的印刷布线板50中，焊盘4C在X方向上配置成四列，各电路布线1被引出到同一方向(图6的右方向)。而且，在四列焊盘4C中，在位于最左侧的焊盘4C中，与图5所示的实施例4的情况一样，电路布线1与在焊盘4C的X方向上延伸的侧面4a连接。而且，4列焊盘4C之中，在剩下的三列焊盘4C中将电路布线1形成在与焊盘4C同一直线上。
焊盘4C周围的单点划线是表示以往的圆形焊盘34(参照图7)的形状的虚拟线24。
当从以往的焊盘34引出电路布线1的情况下，电路布线1有时就会与焊盘34交叉。比如，当从位于上列最左侧的焊盘4C引出电路布线1时，该电路布线1，就会与位于下列左数第二至第四上的焊盘34(也就是虚线24)交叉。或者，当从上列右侧第二个焊盘4C引出电路布线1时，该电路布线1就会与位于上列最右侧的焊盘34交叉。
因此，与本实施例比较，从焊盘34引出的电路布线1的数量变小。作为其结果，比如，就会产生必须通过导通孔将电路布线1引向内层的要求，并不可避免地使印刷布线板的结构变得复杂。在本实施例中，由于将绝缘材料3的开口2形成为矩形形状，因而可以避免印刷布线板的结构复杂化。
以下举一个例子进行说明。
当缩小焊盘的面积时，与此对应，焊盘与连接材料11之间的连接面积也变小，因此为了并提高其电气特性，对焊盘面积有影响的X方向的开口2的长度，就要注意与在X方向上邻接的电路布线1的前端6之间的间隔，并与电路布线1的尺寸一起，尽可能地取大一些是优选的。
比如，在柱脚间布线数的例子中，当0.8mm节距的面阵LSI组件13的情况下，一般焊盘直径为0.35mm到0.45mm，此时，焊盘间的间隙为0.35mm到0.45mm。
当在0.35mm到0.45mm的焊盘间的间隙中引出电路宽度75μm、电路间隙75μm的布线时，由于焊盘间的布线引出数被限制为1到2根，因此当引出更多数量的布线时，必须采用将印刷布线板进行多层化，并通过导通孔从内层引出的方法。
当采用本实施例的长方形的焊盘4C时，如果电路宽度为75μm，则焊盘4C的宽度也是75μm，因此，焊盘4C间的间隙的尺寸为0.725mm，从焊盘4C间引出的电路宽度75μm的电路布线1的根数就成为4根，与采用以往的焊盘34的情况相比较，就可以抑制印刷布线板的层数的增加。
本发明的第一效果，是缩小了焊盘的尺寸，并可以抑制焊盘与印刷布线板基片之间的接合强度以及焊盘与接合材料之间的接合强度的降低。
其理由在于：对于一个焊盘，同时设置绝缘材料覆盖焊盘的区域与绝缘材料不覆盖焊盘的区域。
本发明的第二效果，是可以采用以往的技术低价格地提供用于安装面阵LSI组件的印刷布线板。
其理由在于：通过本发明的印刷布线板，可以增加焊盘间的间隙的尺寸，由此，可以增加焊盘间的电路布线数，并可以在表层引出从面阵LSI组件的端子相连的电路布线。
由此可以减少印刷布线板的层数，并可以防止增加印刷布线板的制造成本。

Claims (8)

1.一种印刷布线板，由印刷布线板基片、形成在上述印刷布线板基片上并构成电路布线以及连接在该电路布线上的焊盘的导电图案、和覆盖上述印刷布线板基片以及上述导电图案的绝缘材料构成，并将通过在上述绝缘材料上形成的开口而露出的上述导电图案的区域作为上述焊盘而使用，其特征在于：
第一方向上的上述开口的两端，越过上述导电图案而一直延伸到外侧，由此，上述第一方向上的上述焊盘的端部由上述导电图案来确定，
与上述第一方向正交的第二方向上的上述开口的两端，与上述导电图案交叉而延伸，由此，上述第二方向上的上述焊盘的形状，由上述第二方向上的上述开口的两端来确定。
2.如权利要求1所述的印刷布线板，其特征在于：上述导电图案在上述第二方向上具有前端，上述开口从上述前端离开而形成。
3.如权利要求1或2所述的印刷布线板，其特征在于：上述焊盘的上述第二方向比上述第一方向具有更长的形状。
4.如权利要求1或2所述的印刷布线板，其特征在于：上述电路布线向上述第二方向延伸，上述第一方向上的上述焊盘的长度与上述第一方向上的上述电路布线的长度相等。
5.如权利要求1或2所述的印刷布线板，其特征在于：上述电路布线向上述第二方向延伸，上述第一方向上的上述焊盘的长度比上述第一方向上的上述电路布线的长度更小。
6.如权利要求1或2所述的印刷布线板，其特征在于：上述电路布线向上述第二方向延伸，上述第一方向上的上述焊盘的长度比上述第一方向上的上述电路布线的长度更大。
7.如权利要求1所述的印刷布线板，其特征在于：上述导电图案在上述第二方向上具有两端，上述开口分别从上述两端离开而形成，上述电路布线，连接到上述焊盘的向上述第二方向延伸的边上。
8.如权利要求1～7中任一项所述的印刷布线板，其特征在于：
在上述第二方向上配置多个上述焊盘，
上述电路布线，以在上述第一方向上具有间隔、并且向上述第二方向上延伸的方式配置多个，
上述电路布线之中的至少一个，具有向上述第一方向的成分并弯曲，并连接到上述焊盘的向上述第二方向延伸的边上。
CN03811141.1A 2002-05-17 2003-05-19 印刷布线板 Expired - Fee Related CN100482041C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002143530 2002-05-17
JP143530/2002 2002-05-17

Publications (2)

Publication Number Publication Date
CN1653871A true CN1653871A (zh) 2005-08-10
CN100482041C CN100482041C (zh) 2009-04-22

Family

ID=29545023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03811141.1A Expired - Fee Related CN100482041C (zh) 2002-05-17 2003-05-19 印刷布线板

Country Status (5)

Country Link
US (2) US7180005B2 (zh)
JP (1) JP4341552B2 (zh)
CN (1) CN100482041C (zh)
TW (1) TW591981B (zh)
WO (1) WO2003098983A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626002B (zh) * 2008-07-07 2012-11-14 联发科技股份有限公司 集成电路的接合焊盘结构
CN104105340A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种封装基板导通孔结构及制作方法
CN108235568A (zh) * 2018-01-19 2018-06-29 华南理工大学 一种将pth通孔去除内层非功能pad的pcb板
CN108735705A (zh) * 2017-04-24 2018-11-02 台湾积体电路制造股份有限公司 半导体装置、半导体结构及其形成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE47600E1 (en) * 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
JP4618260B2 (ja) * 2007-02-21 2011-01-26 日本テキサス・インスツルメンツ株式会社 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
JP5331371B2 (ja) * 2007-04-24 2013-10-30 パナソニック株式会社 電子部品パッケージ、回路基板、電子部品実装装置、およびそれらの接合部の検査方法
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
FR2924302B1 (fr) * 2007-11-23 2010-10-22 St Microelectronics Grenoble Procede de fabrication de plots de connexion electrique d'une plaque
JP5053919B2 (ja) * 2008-03-07 2012-10-24 パナソニック株式会社 表面実装デバイスの実装構造体
JP2014049608A (ja) * 2012-08-31 2014-03-17 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2014072370A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2014072371A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
KR102419900B1 (ko) * 2015-09-02 2022-07-13 삼성전자주식회사 인쇄회로기판 장치 및 이를 포함하는 전자 장치
JP2017103367A (ja) * 2015-12-02 2017-06-08 ローム株式会社 実装基板およびその製造方法、ならびに、実装基板および電子部品を備えた実装構造
CN105979716A (zh) * 2016-05-20 2016-09-28 泉州三宝电子有限公司 一种柔性电路板及其制造方法
JP6750872B2 (ja) 2016-09-01 2020-09-02 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US20200258717A1 (en) 2017-10-01 2020-08-13 Space Foundry Inc. Modular print head assembly for plasma jet printing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064357A (en) * 1975-12-02 1977-12-20 Teledyne Electro-Mechanisms Interconnected printed circuits and method of connecting them
JPS5849637Y2 (ja) 1978-07-14 1983-11-12 株式会社日立製作所 厚膜配線板
JPS6453493A (en) * 1987-08-24 1989-03-01 Ibiden Co Ltd Wiring board for surface packaging
JPS6453493U (zh) 1987-09-30 1989-04-03
US4859808A (en) * 1988-06-28 1989-08-22 Delco Electronics Corporation Electrical conductor having unique solder dam configuration
JPH04101496A (ja) 1990-08-20 1992-04-02 Nec Corp 印刷配線板
JPH04263491A (ja) 1991-02-19 1992-09-18 Fujitsu Ltd プリント基板
JPH04354398A (ja) * 1991-05-31 1992-12-08 Internatl Business Mach Corp <Ibm> 配線基板及びその製造方法
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
JPH08340170A (ja) 1995-06-12 1996-12-24 Ibiden Co Ltd プリント配線板
US6774474B1 (en) * 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626002B (zh) * 2008-07-07 2012-11-14 联发科技股份有限公司 集成电路的接合焊盘结构
CN104105340A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种封装基板导通孔结构及制作方法
CN108735705A (zh) * 2017-04-24 2018-11-02 台湾积体电路制造股份有限公司 半导体装置、半导体结构及其形成方法
CN108735705B (zh) * 2017-04-24 2023-03-31 台湾积体电路制造股份有限公司 半导体装置、半导体结构及其形成方法
CN108235568A (zh) * 2018-01-19 2018-06-29 华南理工大学 一种将pth通孔去除内层非功能pad的pcb板

Also Published As

Publication number Publication date
US20080190654A1 (en) 2008-08-14
JPWO2003098983A1 (ja) 2005-09-22
WO2003098983A1 (fr) 2003-11-27
CN100482041C (zh) 2009-04-22
TW200308188A (en) 2003-12-16
TW591981B (en) 2004-06-11
US20050167154A1 (en) 2005-08-04
JP4341552B2 (ja) 2009-10-07
US7180005B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
CN1653871A (zh) 印刷布线板
CN2879422Y (zh) 格栅阵列封装体上的导电垫配置
US6545876B1 (en) Technique for reducing the number of layers in a multilayer circuit board
JP3111053B2 (ja) 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板
CN1418374A (zh) 叠层中的垂直电互连
CN1714442A (zh) 半导体器件
CN1463454A (zh) 低电感格栅阵列电容器
CN1951161A (zh) 区域阵列零件的共用通路退耦
CN1496213A (zh) 用于减少多层电路板的层数的技术
CN1048359C (zh) 具有端子排的弹性接线板及其与电路板的连接结构
CN1977365A (zh) 贯通基板、内插器以及贯通基板的制造方法
CN1959425A (zh) 半导体设备测试装置及半导体设备测试方法
CN101044801A (zh) 具有降低的电容耦合的电路板组件
EP2888745A1 (de) Elektrische bauelementanordnung
CN1568543A (zh) 半导体元件
CN1558710A (zh) 具有阻止变形部件的电路板及电路板的形成方法
CN1541414A (zh) 具有侧向连接的电容器的电子组件及其制造方法
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
TW200531611A (en) Method and apparatus for increasing routing density for a circuit board
CN1441491A (zh) 半导体装置
CN1809974A (zh) 用于处理封装/母板的谐振的电容器相关的系统
CN100341148C (zh) 布线基板
CN1956179A (zh) 芯片封装结构及凸块制程
CN1242663C (zh) 呈电子宏元件形式的无线通信印刷电路板和相应的接口结构以及向母板转移的方法
CN1808711A (zh) 封装体及封装体模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LENOVO INNOVATION CO., LTD. (HONGKONG)

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20141126

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: HONG KONG, CHINA

TR01 Transfer of patent right

Effective date of registration: 20141126

Address after: Hongkong, China

Patentee after: LENOVO INNOVATIONS Co.,Ltd.(HONG KONG)

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20170519