CN1670580A - 半导体芯片和利用其的显示设备 - Google Patents

半导体芯片和利用其的显示设备 Download PDF

Info

Publication number
CN1670580A
CN1670580A CNA2005100550549A CN200510055054A CN1670580A CN 1670580 A CN1670580 A CN 1670580A CN A2005100550549 A CNA2005100550549 A CN A2005100550549A CN 200510055054 A CN200510055054 A CN 200510055054A CN 1670580 A CN1670580 A CN 1670580A
Authority
CN
China
Prior art keywords
semi
conductor chip
wiring
chip
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100550549A
Other languages
English (en)
Other versions
CN100480787C (zh
Inventor
宫坂大吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1670580A publication Critical patent/CN1670580A/zh
Application granted granted Critical
Publication of CN100480787C publication Critical patent/CN100480787C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

公开了一种半导体芯片，以实现半导体芯片的面积减小而无需增加处理，并提供一种当安装时具有优异压力平衡的半导体芯片结构。在其中控制/电源线形成在玻璃衬底上的半导体芯片的结构中，按照沿着半导体设备的纵向方向对齐的方式形成了用于电连接控制/电源线的连接端子，由此能够将半导体芯片内的布线长度抑制到最小。由于缩短了布线长度，缩小了半导体芯片内的布线宽度，因此减小了半导体芯片的面积。

Description

半导体芯片和利用其的显示设备
技术领域
本发明涉及一种在安装结构和连接结构方面具有特点的半导体芯片和利用其的显示设备，具体地，涉及半导体芯片的面积的减小。
背景技术
近年来，由于其薄而轻便的特点，在例如笔记本电脑和移动电话的各种领域中的采用了使用液晶和有机EL(电致发光)等的显示设备。为了进一步减小厚度、面积和重量，需要减小除显示屏幕以外的面积，即需要缩小的框架部分。
显示屏幕配备了显示单元，其外围包围着其上安装了用于驱动显示单元的象素的半导体芯片的框架部分。通过例如TAB(带式自动键合)或COG(玻板基芯片)的技术，将这些半导体芯片安装在显示设备的框架部分上。按照任何安装技术，减小半导体芯片的宽度，以缩小框架部分并减小重量，都是有效的。具体地，按照COG技术，通过利用例如各向异性导电膜(ACF)的导电粘合剂将半导体芯片的突出电极(突起)和显示设备中的衬底的框架部分直接相连。因此，半导体芯片的宽度直接影响了显示设备的框架部分的缩小。
作为用于缩小显示设备的框架部分的传统技术，以下示出了两个实例。第一传统技术是其中设计框架部分的布线和半导体芯片的突起结构的实例(参见日本待审公开专利申请No.2002-100982，第4页，图2)，第二传统技术是其中设计半导体芯片自身的形状的实例(参见日本待审公开专利申请No.2000-214477(第3页，图1)。
在第一传统技术中，在其中将半导体芯片安装在剥离衬底并且沉积用于驱动其的布线的情况下，在半导体芯片的外壳中设置了与用于驱动的布线并联的芯片内的布线，以便抑制布线电阻，并由此获得具有较窄框架部分和较高显示质量的液晶显示设备。
然而，在用于减小面积的第一传统技术的情况下，尽管通过在半导体芯片侧设置较低电阻的布线能够减小半导体芯片的宽度，但半导体芯片周围来自端子布线的引出(drawing)区域较大，这对于缩小框架部分帮助很小。
另一方面，在第二传统技术中，用于驱动显示设备的半导体芯片包括具有与屏幕近似相同长度的玻璃衬底，并且在其上形成连接到用于显示的玻璃衬底上的驱动电路，由此减小了用于显示的玻璃衬底上的布线的引出区域并减小了驱动电路安装部分的面积。
第二传统技术具有以下配置：实质上在驱动电路玻璃衬底的整个区域上形成用于驱动的半导体集成电路，并且在用于驱动的半导体集成电路上，按照使其能够通过绝缘膜抑制噪声的方式来堆叠连接电极。因此，减小了驱动电路的安装部分的面积，以便获得具有较窄框架部分的液晶显示设备。
然而，在第二传统技术中，尽管通过使用驱动电路玻璃衬底实现了面积减小，由此减小了布线的引出区域，从而实现了较窄的框架部分，堆叠了连接电极，以便能够通过绝缘膜来抑制用于驱动的半导体集成电路上的噪声。因此，电极设置受到较大的限制，或需要添加形成足够厚度的绝缘膜的处理。此外，没有提供伪电极(伪突起)，并形成了端子，使其以驱动电路玻璃衬底的一个边缘为中心。
发明内容
因此，本发明的主要目的是，在主要使用驱动电路玻璃衬底的半导体芯片结构中，实现半导体芯片的面积减小，无需增加工艺，并提供一种当安装时具有优异压力平衡的半导体芯片结构，并利用它，提供一种具有较窄框架部分的显示设备。
为了实现该目的，一种根据本发明的半导体芯片包括：芯片体，其以伸长形状(elongated shape)形成在安装于显示设备的框架部分上；半导体电路，其安装在芯片体上，用于驱动设置在显示设备的显示单元的信号线或扫描线；以及设置在芯片体上的多个端子。多个端子与形成在不同于芯片体的另一个衬底上的显示设备的至少一个电源布线或信号布线相连，并且按照沿着芯片体的纵向方向对齐的方式来形成与布线中的同一布线相连的多个端子。
根据本发明，由于在另一个衬底上形成与多个端子相连的布线，布线的宽度大小不会影响芯片体的尺寸。因此，可以减小芯片体的尺寸，而与布线的宽度大小无关，并且还可以缩小其上安装了芯片体的显示设备的框架部分的宽度大小。
此外，由于按照沿着芯片体的纵向方向对齐的方式来形成与布线中的同一布线相连的多个端子，能够使彼此连接多个端子的布线的长度最短。因此，假定布线的横截面积是恒定的，实质上布线的电阻值变小，从而能够缩小布线的宽度大小。此外，由于缩小了布线的宽度大小，可以减小其它衬底的尺寸。与该效果相关，能够缩小显示设备的框架部分的宽度大小。
在本发明中，沿着芯片体的纵向方向彼此移位与布线中相邻布线相连的端子的位置，以便减小与同一布线相连的多个端子之间的间距。
利用该配置，减小了多个端子之间的间距，从而实质上使布线的长度变小。如上所述，这能够缩小显示设备的框架部分的宽度大小。
此外，在本发明中，半导体电路可以包括与信号线或扫描线相连的输出端子，并按照在芯片体的一个较长边缘附近对齐的方式来设置。按照与芯片体的纵向方向对齐的方式形成的端子是用于向半导体电路提供至少信号或功率的端子，并且可以按照在与芯片体的一个较长边缘相对的另一个较长边缘附近对齐的方式来设置端子。
利用该配置，当在框架部分上安装半导体芯片时，通过按照与芯片体的纵向方向对齐的方式形成的多个端子和输出端子来支撑芯片体相对的两个较长边缘。
因此，施加到半导体芯片的力永远不会损坏芯片体的较长边缘侧。此外，由于除了端子以外，无需添加伪突起到芯片体，可以减小芯片体的尺寸，从而减小框架部分。此外，还配置了本发明，从而将芯片体划分为多个片段(piece)并且设置了另一个信号布线和电源布线，从而通过按照与芯片体的纵向方向对齐的方式设置的端子和输出端子之间的间隔。此外，还配置本发明以使芯片体包括产生至少电源电压或信号的内部电路，并且设置了与内部电路相连的布线，使其通过按照与芯片体的纵向方向对齐的方式设置的端子和输出端子之间的间隔。此外，沿着芯片体的较长边缘的方向来分隔端子的多个行，每一个行由与相同布线相连的多个端子形成。
此外，假定端子的面积是X，端子的数目是n，沿着芯片体的纵向方向延伸的布线的布线长度是L，布线的平均宽度是W，在半导体芯片的制造工艺中可提供(affordable)的布线的最小宽度是W1，并且形成在其它衬底上的布线和形成在芯片体上的布线由相同的材料制成，则希望端子的数目满足n＜(WL/X)(1/2)或n＜W/W1。
作为其它衬底，使用了设置在安装了芯片体的显示设备上的衬底、与芯片体并行设置的柔性布线板或其上安装了芯片体的柔性布线板。注意，可以使用印刷电路板来代替柔性布线板。
此外，利用本发明的半导体芯片的显示设备包括：形成在显示设备的框架部分内部的显示单元；形成在显示单元之内并且由来自信号线和扫描线的驱动信号驱动控制的多个象素；以及安装在围绕显示单元的框架部分上的半导体芯片。设置在半导体芯片上的端子分别与设置在显示设备中的对应的信号线、扫描线、信号布线和电源布线相连。
通过使用如上所述根据本发明的半导体芯片，可以实现具有较窄框架的显示设备。
附图说明
图1是示出了本发明第一实施例的液晶显示设备的平面图；
图2是示出了本发明第一实施例的用于驱动扫描线的半导体芯片的平面图；
图3是示出了本发明第一实施例的用于驱动信号线的半导体芯片的平面图；
图4是示出了根据本发明第一实施例的用于驱动扫描线的半导体芯片与布线的另一个连接实例的平面图；
图5是示出了根据本发明第一实施例的用于驱动扫描线的半导体芯片与布线的另一个连接实例的平面图；
图6是示出了根据本发明第一实施例的用于驱动信号线的半导体芯片与布线的另一个连接实例的平面图；
图7是示出了根据本发明第一实施例的用于驱动信号线的半导体芯片与布线的另一个连接实例的平面图；
图8是示出了本发明第二实施例的液晶显示设备的平面图；
图9是示出了本发明第二实施例的用于驱动扫描线的半导体芯片的平面图；
图10是示出了本发明第二实施例的用于驱动信号线的半导体芯片的平面图；
图11是示出了本发明第三实施例的用于驱动扫描线的半导体芯片的平面图，示出了布线和端子之间的连接关系；
图12是示出了本发明第四实施例的用于驱动扫描线的半导体芯片的平面图，示出了布线和端子之间的连接关系；
图13是示出了本发明第五实施例的液晶显示设备的平面图；
图14是示出了本发明第五实施例的用于驱动信号线的半导体芯片的平面图；
图15是示出了本发明第六实施例的液晶显示设备的平面图，具有其中将半导体芯片安装在柔性布线板上的配置；
图16是示出了安装在本发明第六实施例的液晶显示设备上的用于驱动信号线的半导体芯片的平面图，具有将半导体芯片安装在柔性布线板上的配置；
图17是示出了本发明第六实施例的液晶显示设备的另一种模式的平面图，具有其中将半导体芯片安装在柔性布线板上的配置；
图18是示出了安装在本发明第六实施例的液晶显示设备的另一种模式上的用于驱动信号线的半导体芯片的平面图，具有将半导体芯片安装在柔性布线板上的配置；
图19是示出了本发明第六实施例的液晶显示设备的平面图，具有其中将半导体芯片安装在印刷电路板上的配置；以及
图20是示出了本发明第六实施例的安装在液晶显示设备的另的用于驱动信号线的半导体芯片的平面图，其中液晶显示设备具有将半导体芯片安装在印刷电路板上的配置。
具体实施方式
参考图1所示的液晶显示设备的平面图和图2、3所示的半导体芯片的配置以下作为示例，来说明本发明的第一实施例。
在图1所示的液晶显示设备中，第一衬底1和透明的第二衬底2彼此相对，其之间插入了液晶层(未示出)，并且利用密封材料将其接合在一起。作为第一衬底1和透明第二衬底2，主要使用玻璃衬底。当然，假定能够实现液晶显示设备，可以使用塑料衬底。
第一衬底1的外侧尺寸大于透明的第二衬底2。在图1中，第一衬底1的右边缘和下边缘从第二衬底2突出，形成了其上安装半导体芯片的框架部分。在框架部分上，通过ACF安装由图1的斜线标记的半导体芯片的3和4的框架部分。半导体芯片3和4安装了用于驱动液晶的半导体电路C1和C2，下面将说明其细节。在第一衬底1上，平行于半导体芯片4安装了用于输入驱动液晶显示设备的信号和电能的柔性布线衬底5。尽管未示出，将来自柔性布线衬底5的信号通过设置在第一衬底1上的布线发送到半导体芯片3和4。
图1中通过虚线示出的区域是在第一衬底上形成的显示单元11。显示单元11包括：形成在第一衬底1上彼此交叉的多个扫描线12和信号线13；在扫描线12和信号线13交叉的位置上的多个象素；以及形成在透明的第二衬底2上的透明电极。多个象素具有用于驱动控制的薄膜晶体管(TFT)。
将用于驱动控制输出到多个扫描线12的信号的扫描线的半导体芯片3和用于驱动控制输出到多个信号线13的信号的信号线的半导体芯片4分别与扫描线12和信号线13相连，由此驱动显示单元11的象素。
图2是从纸面看过去图1所示的半导体芯片3的平面图。将该半导体芯片3面朝下(face-down)安装在框架部分上，因此，如图2所示，在半导体芯片3的第一衬底1的安装平面侧设置了驱动电路D的输出端子21和连接端子22。输出端子21和连接端子22是突出电极。输出端子21与半导体电路(以下称作驱动电路)C1的输出端子相对应，连接端子22与驱动电路C1的输入端子相对应。
按照所示的伸长形状(条形)形成了作为图2所示的半导体芯片3的基座的板形芯片体，并且按照与条形芯片体的纵向方向对齐的方式形成了多个输出端子21。在芯片体的显示单元11侧的较长边缘附近形成多个输出端子。此外，与沿着与形成半导体芯片的输出端子21的较长边缘相对的较长边缘(在这种情况下是右侧)对齐，设置了与半导体芯片的输入端子相对应的连接端子22。此外，设置了一些连接端子22，以便在芯片体的较短边缘附近对齐。连接端子22与用于驱动半导体芯片3的控制/电源线14相连。控制/电源线14形成在第一衬底1上。
图3是从纸面上看过去的图1所示半导体芯片4的平面图。如图3所示，按照伸长形状形成了作为半导体芯片4的基座的板形芯片体。形成该芯片体，以便将作为半导体电路的驱动电路C2安装在其一侧表面，并将驱动电路C2的输出端子21和输入端子(连接端子)安装在其另一个表面。将半导体芯片4安装在第一衬底1侧，以使芯片体的另一面朝向第一衬底1。按照在芯片体的较长相反侧附近对齐方式来分别形成多个输出端子21和多个连接端子22。此外，按照在芯片体的较短边缘附近对齐的方式来形成一些连接端子22。
此外，在芯片体的较长边缘侧，与其平行地设置了柔性布线板5。沿着芯片体的较短边缘侧形成的连接端子22与第一衬底1上的控制/电源线14相连，并且沿着芯片体的较长边缘侧形成的连接端子22通过连接线16分别与柔性布线板5上的对应柔性布线31相连。这里，控制/电源线14和柔性布线31与用于驱动控制半导体芯片4的信号/电源的布线相对应。
接下来，将解释将本实施例的半导体芯片3和4应用到显示设备的情况。
如图1所示，在显示单元11的框架部分上安装了半导体芯片3和4。设置半导体芯片3用于驱动扫描线12，并且设置半导体芯片3用于驱动信号线13。将半导体芯片3的长度设置为显示单元11的纵向长度，并且将半导体芯片4的长度设置为显示单元11的横向长度。
如图2所示，沿着其上安装了半导体芯片3的第一衬底1的框架部分的纵向方向形成控制/电源线14。半导体芯片3的输出端子21分别与显示单元11的扫描线12相连，连接端子22分别与控制/电源线14相连，并且将半导体芯片3安装在显示单元11的框架部分上。
如图3所示，在与半导体芯片4平行设置的柔性布线板5上，沿着其纵向方向形成了柔性布线31。柔性布线31对应于用于将信号和电源电压提供给半导体芯片4的驱动电路C2的信号布线/电源布线。半导体芯片4的输出端子21分别与显示单元11的信号线13相连，连接端子22通过连接线16分别与柔性布线31(控制/电源线14)相连，并且将半导体芯片4安装在显示单元11的框架部分上。
随着输出端子21的间距变得接近于扫描线12和信号线13的间距，用于从半导体芯片3和4的输出端子21到扫描线12和信号线13的引出布线的面积减小。因此，希望使这些间距尽可能的接近。此外，将半导体芯片3和4安装在显示单元11的较窄框架部分上，并配备了半导体电路C1和C2。考虑到这种限制性的结构，希望直接在玻璃衬底上形成半导体电路C1和C2，并且采用切割玻璃衬底的制造方法，以便使其具有适于显示单元11的框架部分的伸长形状。可以采用其中只将半导体芯片3和4的半导体电路C1和C2形成在玻璃衬底上而将半导体电路C1和C2安装在独立的芯片体上的方法。然而，当与该方法相比较时，例如，切割的方法的优点在于考虑到了从一个玻璃衬底切割的半导体芯片3和4的数目以及制造成本。此外，本发明的第一效果在于：随着需要沿纵向方向延伸布线，能够从芯片去除的布线面积增大，且效果显著。
对于图2和3所示的半导体芯片3和4的芯片体，实质上在芯片体的整个表面上形成半导体电路C1和C2(驱动电路)，以便使芯片宽度最小。随着距离电源越远，驱动电路所需的电源电压下降越大。因此，为了减小控制/电源线14的每单位的电阻值，需要扩大控制/电源线14的宽度大小，即，扩大控制/电源线14的截面积。另一方面，需要显示单元11的框架部分减小宽度。因此，在半导体芯片3和4的较短边缘方向，存在缩小大小的限制。
考虑到上述，在图2所示的半导体芯片3上，与连接端子22相连的控制/电源线14形成在显示单元11的衬底1上。在图3所示的半导体芯片4上，与连接端子22相连的控制/电源线14形成在与芯片体平行设置的柔性布线板5上。然后，通过连接线16将连接端子22和半导体芯片4的柔性布线板5相连。
由于控制/电源线14形成在与芯片体不同的另一个衬底1和5上，芯片体的尺寸不会受到控制/电源线14的宽度大小的影响。因此，能够减小芯片体的尺寸，而与控制/电源线14的宽度大小无关，由此能够缩小其上安装了芯片体的显示单元11的框架部分的宽度大小。
形成在衬底1的边缘部分中的框架部分的宽度大小是用于安装半导体芯片3所需的最小尺寸。因此，扩大尺寸范围内的衬底1的控制/电源线14的宽度大小不会影响到显示单元11的特性。因此，通过扩大形成在衬底1上的控制/电源线14的宽度大小，能够减小控制/电源线14的电阻值，从而与传统情况相比较，将半导体芯片3的各个连接端子22沿着控制/电源线14的电压降抑制到较小。
此外，设置了平行于半导体芯片4形成的柔性布线板5，用于向半导体芯片4提供信号和电源电压。因此，扩大尺寸范围内的衬底1的控制/电源线14的宽度大小不会影响到柔性布线板5的特性。因此，通过扩大形成在布线板5上的控制/电源线14的宽度大小，能够减小控制/电源线14的电阻值，从而与传统情况相比较，将半导体芯片4的各个连接端子22沿着控制/电源线14的电压降抑制到较小。
通过缩小连接端子22的间隔，从半导体芯片3和4的连接端子22到半导体电路C1和C2(驱动电路)的电压降变为最小，因此在本实施例中，将连接端子22的间隔设为缩小。更具体地，如图2和3所示，半导体芯片3和4的多个连接端子22按照沿着芯片体的纵向方向的规则间隔分别与相邻的控制/电源线14相连。在控制/电源线14中，沿着芯片体的纵向方向彼此移位与相邻的线14相连的多个端子22的位置，以便减小与同一线14相连的多个端子22之间的间隔。由于缩小了多个端子22之间的间隔，实质上缩短了线14的长度，因此线14的电阻值变小。这意味着实质上使线14的横截面积(线14的直径大小)变小。结果，能够缩小半导体芯片3和4的较短边缘的大小，由此能够缩小其上安装了半导体芯片3和4的显示单元11的框架部分。
考虑到以上，可以根据公式来计算与同一线14相连的多个端子22的片段的数目。在这种情况下，希望通过对由于连接端子22的数目增加引起的电路面积的增加与由于布线宽度减小引起的电路面积的减小进行比较，将连接端子22的数目增加到后者较大的位置。
下面将给出具体的计算方法。在图2的情况下，该计算方法基于假定形成在显示单元11的衬底1上的控制/电源线14的材料与未示出但形成在半导体芯片3的芯片体上的除线14以外的其它布线的材料相同。此外，在图3的情况下，该计算方法基于假定形成在柔性布线板5上的控制/电源线14的材料与未示出但形成在半导体芯片3的芯片体上的除线14以外的其它布线的材料相同。
假定连接端子22的面积是X，连接端子22的数目是n，形成在衬底1和5上的布线14沿着纵向方向延伸的布线长度是L，且布线14的平均宽度是W。当n＝1时，认为半导体芯片中布线的宽度至多是W。于是，当n＝1时，假定半导体芯片中布线的宽度是W。同时，如果连接端子22的数目从n增加了一，以使从多个端子22到半导体电路C1和C2的电压降相同，则布线的宽度从W/n变为W/(n+1)。因此，当满足以下公式时，由于布线宽度减小引起的半导体电路C1和C2的面积减小大于由于连接端子22的增加引起的半导体电路C1和C2的面积增大：
X＜{W/n-W/(n+1)}L
如果n远大于1，则可以设置连接端子22的数目，使其满足以下公式：
另一方面，对于半导体芯片中的布线的宽度，由于工艺规则的限制，设置最小值。假定最小值是W1，通过设置连接端子22的数目以满足以下公式，有利于半导体电路C1和C2的面积减小：
n＜W/W1
接下来，将给出对具体实例的解释，其中沿着芯片体的纵向方向(线14的纵向方向)，彼此分别移位与控制/电源线14中的相邻线14连接的多个端子14的位置，如上所述。
如果沿着半导体芯片的纵向方向延伸的布线14是电源线，则用于电源电压和地的布线的数目至少是二。在这种情况下，当按照矩阵设置与两个线14相连的端子22时，多个端子22引起在沿着半导体芯片3和4的较短边缘方向彼此面对的位置处设置。为了避免这种状态，按照Z字形来设置分别与相邻线14连接的多个端子22。更具体地，在与一个线14相连的两个端子22之间，设置了与另一个线14相连的一个端子22，从而按照Z字形设置了多个端子22。
在图4所示的实例中，沿着半导体芯片3的芯片体的纵向方向交替地(嵌套(nested)状态)设置与各个相邻线14相连的多个端子22。
此外，对于用于驱动扫描线的半导体芯片3，还需要用于导通驱动控制显示单元11的象素的TFT的栅极的电压和用于截止栅极的电压。如果从外部提供这些电压，如图5所示，四个电源线14。在这种情况下，如图4所示，沿着半导体芯片3的芯片体的纵向方向交替地(循环嵌套状态)设置与各个相邻线14相连的多个端子22，由此如图5所示地平行设置四个电源线14。利用这种配置，即使当将电源线增加到四个线时，也能够形成多个连接端子22，无需增加形成面积。
图3所示的半导体芯片4的连接端子22的设置与图2所示的半导体芯片3的连接端子22的设置相同。然而，由于与半导体芯片3中用于扫描线的电流消耗相比，半导体芯片4中用于驱动信号线的电流消耗更大，在半导体芯片4的附近设置了与低电阻布线相对应的柔性布线31。即使在这种配置中，可以减小连接端子22的间隔，以使半导体芯片4中的电源线上的电压降变小。此外，按照Z字形设置沿着图3所示的半导体芯片4的较长边缘的连接端子22。代替了图3所示的设置，利用以下设置能够实现类似的效果：如图6所示，沿着半导体芯片4的纵向方向，在一个线中交替地设置与柔性布线板5的不同柔性布线31相连的多个连接端子22。然而，在图6所示的实例中，当柔性布线31的数目增加时，多个连接端子22之间的间隔变窄，因此可能会存在不能保证连接端子22之间的绝缘的情况。考虑到这种情况，与图7所示的多个布线31相连的多个端子22分别设置为Z字形，以便对付柔性布线31的数目的增加。
尽管已经解释了同时将例如驱动信号和控制信号的信号提供到半导体电路C1和C2的控制线14和用于将电源电压提供到半导体电路C1和C2的电源线14用作沿着半导体芯片的纵向方向延伸的布线的情况，当使用控制线14或电源线14时，可以按照类似方式来应用本发明。
利用上述配置，可以缩小半导体芯片3和4中的布线宽度，而无需向半导体芯片3和4的制造工艺中添加新的工艺，并减小了半导体芯片3和4的尺寸。
接下来，将解释无需伪突起的第二效果。如图2和3所示，在用于驱动扫描线的半导体芯片3和用于驱动信号线的半导体芯片4上，沿着芯片体的纵向方向对齐设置了与控制/电源线14相连的多个连接端子22。图2和3中的输出端子21是用于将驱动信号从芯片体上的半导体电路C1和C2输出到扫描线12和信号线13的端子，并且沿着芯片体的一个较长边缘设置。此外，沿着芯片体的纵向方向对齐设置了多个连接端子22。现在，沿着芯片体的两个相对较长边缘设置了输出端子21行和连接端子22行，以使其分别彼此接近。
当将半导体芯片3和4安装在显示单元11的框架部分上时，将力施加到半导体芯片3和4上。如果按照偏斜的方式将力施加到半导体芯片3和4上，该力可能会损坏半导体芯片3和4。然而，在沿着芯片体的两个相对较长边缘设置了输出端子21行和连接端子22行以使其分别彼此接近的该配置中，端子21和22均衡分布地接收了力，因此保护半导体芯片3和4免于受到力的损坏。此外，由于通过端子21和22能够保持对力的压力平衡，不需要附加地形成伪突起并添加新的制造工艺。此外，可以减小芯片体的尺寸。
根据不需要伪突起的观点，希望在除较长边缘的两端附近区域的区域内也设置连接端子22。将连接端子22的数目n设置为不小于3，即，n＞2。在能够分布地支撑施加到半导体芯片3和4的力的位置处设置数目n＞2的连接端子22。
如上所述，可以缩小半导体芯片中布线的宽度并提供具有缩小宽度的半导体芯片结构。此外，与伪突起相同，还可以实现由传统实例中的连接端子展示的效果，即，当与输出端子一同安装时，均衡压力平衡。这使得不需要用于伪突起的区域，并且能够提供具有较窄宽度的半导体芯片结构。
此外，利用上述两个效果，可以提供具有更窄框架的显示设备。
接下来，将参考附图详细说明本发明的第二实施例。图8是示出了本发明第二实施例的液晶显示设备的平面图，以及图9和10示出了图8所示的半导体芯片的平面图和与布线的连接关系。
与示出了第一实施例的图1的不同方面在于：分别将用于驱动扫描线的半导体芯片3A和用于驱动信号线的半导体芯片4A划分为多个片段(piece)。配置和操作的其它方面与第一实施例的相同。
尽管配置半导体芯片3A和4A，以便如图7所示分别进行划分，如图9和10所示，形成在第一衬底1上的各个控制/信号线14通过沿着半导体芯片3A和4A的较长边缘形成的输出端子21和连接端子22之间，由此能够配置显示设备，无需使框架变得更宽。
按照这种方式，即使当将半导体芯片划分为多个半导体芯片3A和4A时，也能够应用本发明。
如上所述，可以通过利用在被划分为多个片段的半导体芯片3A和4A之间形成的空闲空间来布线与其它半导体芯片的连接端子21相连的控制/电源线14a。因此，永远不会由于控制/电源线14a的出现而扩大半导体芯片3A和4A。
将参考附图来详细说明本发明的第三实施例。图11示出了根据本发明第三实施例的半导体芯片的结构。与图2所示的第一实施例的半导体芯片的不同方面在于：除了沿着半导体芯片3的纵向方向延伸的控制/电源线14以外，还至少设置了形成在第一衬底1上并且用于半导体芯片3之内的连接的内部布线15和用于将信号、电源电压等提供给内部布线15的内部电路23。配置和操作的其它方面与第一实施例的相同。此外，当考虑到上述改变时，可以将图11所示的半导体芯片3应用到图1的液晶显示设备中，并且其操作与第一实施例的相同。
在内部电路23中，处理了通过连接端子22从控制/电源线14的至少一部分输入的信号(或电源电压)。将所处理的信号(或电源电压)通过形成在第一衬底1上的内部布线15，再次从另一个连接端子22发送到沿着半导体芯片3的纵向方向对齐的连接端子22。
利用上述配置，可以通过利用形成在第一衬底1上的布线，再次通过用于在半导体芯片3中已经处理的信号(内部产生信号)的连接端子22，缩小在半导体芯片3之内设置的布线宽度。作为采用这种配置的实例，考虑在例如DC-DC转换器的内部产生电源电压的情况。
如上所述，由于与来自内部电路23的内部布线15相连的多个连接端子22沿着芯片体的纵向方向对齐，可以缩小半导体芯片3的宽度大小。因此，还能够减小显示单元11的框架部分的宽度大小。
此外，利用上述两个效果，可以提供具有较窄框架的显示设备。
将参考附图来详细说明本发明的第四实施例。图12示出了根据本发明第四实施例的半导体芯片的结构。与图5所示作为第一实施例的另一个连接实例的半导体芯片的不同方面如下。即，在图5所示的实例中，尽管按照偏斜的方式(biased manner)沿着一个较长边缘侧设置了四个控制/电源线14，在本实施例中，设置两个控制/电源线14，使其沿着芯片体的较短边缘侧的方向与其它两个控制/电源线14相分离。由于实质上将控制/电源线14b设置在输出端子21和其它控制/电源线14之间的中间位置，在其两个较长边缘侧和中心部分处，由端子21和22支撑半导体芯片3。因此，当安装在显示单元11上时，可以由端子21和22均衡地分布施加到半导体芯片3上的力。结果，保护了半导体芯片3免于受到力的损坏。
配置和操作的其它方面与第一实施例的相同。此外，当考虑到上述改变时，可以将图12所示的半导体芯片3应用到图1的液晶显示设备中，并且其操作与第一实施例的相同。
如图12所示，如果连接端子22的设置更加自由，以使连接端子22能够位于更适当的位置，则能够减小半导体芯片3中的布线长度。由此，可以减小半导体芯片3的宽度。
因此，可以缩小半导体芯片3中的布线宽度，由于连接端子22充当伪突起，能够提供具有较窄宽度的半导体芯片3的结构。
此外，利用上述两个效果，可以提供具有较窄框架的显示设备。
将参考附图来详细说明本发明的第五实施例。图13是根据本发明第五实施例的液晶显示设备的平面图，图14是图13所示用于驱动信号线的半导体芯片4的结构的平面图，示出了与布线的连接关系。
与示出了第一实施例的图1的不同方面在于：将柔性布线板划分为柔性布线板5A和柔性布线板5B。柔性布线板5A将来自外部的信号输入到第一衬底1。在柔性布线板5B上，设置了与控制/电源线14相连的柔性布线31，所述控制/电源线14从沿着用于驱动信号线的半导体芯片4的较长边缘对齐的连接端子22延伸。配置和操作的其它方面与第一实施例的相同。
如图13和14所示，通过设置分割的柔性布线板能够减小成本。柔性布线板的成本受到从每单位片(per unit sheet)得到的片段的数目，并且认为在例如正方形的简单结构的情况下，从每单位片得到的片段的数目较大。
注意在这种情况下，半导体芯片并不局限于具有显示单元11的框架的纵向大小的半导体芯片，而可以是其中组合了被划分为多个片段的半导体芯片的芯片，如图8所示。
利用上述配置，可以缩小半导体芯片3和4中的布线宽度，由于连接端子22充当伪突起，能够提供具有较窄宽度的半导体芯片3和4的结构。此外，利用上述两个效果，可以提供具有较窄框架的显示设备。
对于第一到第五实施例，主要解释了其中将半导体芯片安装在显示单元11的衬底11上的实施例。然而，本发明并不局限于这些实施例。更具体地，在第六实施例中，将解释其中将半导体芯片安装在柔性布线板或印刷电路板上的另一个实施例。通过将布线设置在除玻璃衬底以外的那些衬底上，能够实现本发明的第一和第二效果。
图15是根据本发明第流实施例的液晶显示设备的平面图，图16是图15所示用于驱动信号线的半导体芯片4的结构的平面图，示出了与布线的连接关系。
与示出了第五实施例的图13的不同方面如下。即，在安装于显示单元11的框架上的柔性布线板5B上形成与控制/电源线14相对应的柔性布线31。将半导体芯片4安装在柔性布线板5B上，并将半导体芯片4的输出端子21分别与显示单元11的信号线13相连。此外，半导体芯片4的连接端子22与柔性布线31相连。设置在半导体芯片5的较短边缘侧的连接端子22与形成在衬底1上的控制/电源线14相连。控制/电源线14与柔性布线板5A上未示出的控制/电源线相连。配置和操作的其它方面与第一实施例的相同。
利用上述配置，按照堆叠的方式将半导体芯片4和柔性布线板5B安装在显示单元11的衬底1上。由此，与图3所示并行设置半导体芯片4和柔性布线板5的情况下相比，可以缩小显示单元11的框架宽度。
在图15所示的配置中，按照堆叠的方式将用于驱动信号线的半导体芯片4和柔性布线板5B安装在第一衬底1上。然而，如图17和18所示，可以利用具有较宽宽度的柔性布线板5来替换具有较窄宽度的柔性布线板5B。在这种情况下，在柔性布线板5上，形成了柔性布线板的信号线32，用于将半导体芯片4的输出端子21与显示单元11的信号线13相连。此外，在柔性布线板5上，形成了柔性布线的控制/电源线33，用于连接半导体芯片4的连接端子22。柔性布线的控制/电源线33与控制/电源线14相对应。利用这种配置，能够实现上述效果。
在图19和20所示的实施例中，利用印刷电路板6替换了图17所示的柔性布线板5。如图20所示，在印刷电路板6上，设置了信号线34a、印刷电路板布线34b和控制/电源线34c。信号线34a与图18所示的信号线32相对应，印刷电路板布线34b与柔性布线31相对应，以及控制/电源线34c与柔性布线的控制/电源线33相对应。此外，显示单元11的信号线13和半导体芯片4的输出端子21通过柔性布线板5c的布线彼此相连。配置的其它方面与图17所示的相同。按照这种方式，通过在印刷电路板6上安装用于驱动信号线的半导体芯片4，能够实现上述效果。尽管在该实例中使用的印刷电路板，利用玻璃衬底也能够实现本发明的效果。
利用上述配置，可以缩小半导体芯片中的布线宽度，由于连接端子充当伪突起，能够提供具有较窄宽度的半导体芯片的结构。此外，利用上述两个效果，可以提供具有较窄框架的显示设备。
尽管已经说明了本发明的一些实施例，在各个结构可能的范围内，可以结合这些实施例的结构。此外，尽管被省略，如图2和3所示将半导体电路(驱动电路)C1和C2安装在图4、5、6、7、9、10、11、12、14、16、18和20所示的半导体芯片上。
在本发明的各个实施例中，尽管存在将用于驱动扫描线的半导体芯片3或用于驱动信号线的半导体芯片4用作半导体芯片的结构的实例的实施例，本发明并不局限于此。本发明能够应用于其它的半导体芯片，例如用于驱动信号线的半导体芯片和用于驱动扫描线的半导体芯片。
此外，尽管在本发明的实施例中将液晶显示设备用作实例，本发明并不局限于此。本发明能够应用到具有驱动电路的半导体芯片设置在显示设备的每一侧的结构的显示设备中，例如使用有机EL的显示设备。

Claims (17)

1.一种半导体芯片，包括：
以伸长形状形成在安装于显示设备的框架部分上的芯片体；
半导体电路，安装在芯片体上，用于驱动设置在显示设备的显示单元的信号线或扫描线；以及
设置在芯片体上的多个端子；
其中
多个端子与形成在不同于芯片体的另一个衬底上的显示设备的至少一个电源布线或信号布线相连，并且按照沿着芯片体的纵向方向对齐的方式来形成与布线中的同一布线相连的多个端子。
2.根据权利要求1所述的半导体芯片，其特征在于沿着芯片体的纵向方向彼此移位与布线中相邻布线相连的端子的位置，以便减小与同一布线相连的多个端子之间的间距。
3.根据权利要求1所述的半导体芯片，其特征在于半导体电路包括与信号线或扫描线相连的输出端子，并按照在芯片体的一个较长边缘附近对齐的方式来设置，以及
按照与芯片体的纵向方向对齐的方式形成的端子是用于向半导体电路提供至少信号或电源的端子，并且该端子可以按照在与芯片体的一个较长边缘相对的另一个较长边缘附近对齐的方式来设置。
4.根据权利要求1所述的半导体芯片，其特征在于按照单个或多个行的方式来形成多个端子，并且按照复数数目的方式来设置与多个端子相连的布线，并且每一行的端子按照对应的方式与每一个布线相连。
5.根据权利要求1所述的半导体芯片，其特征在于按照单个或多个行的方式来形成多个端子，并且按照复数数目的方式来设置与多个端子相连的布线，并且多个布线循环地与多个端子行的至少一个相连。
6.根据权利要求3所述的半导体芯片，其特征在于将芯片体划分为多个片段，以及
设置另一个信号布线和电源布线，从而通过按照与芯片体的纵向方向对齐的方式设置的端子和输出端子之间的间隔。
7.根据权利要求3所述的半导体芯片，其特征在于
芯片体包括产生至少电源电压或信号的内部电路，以及
设置了与内部电路相连的布线，使其通过按照与芯片体的纵向方向对齐的方式设置的端子和输出端子之间的间隔。
8.根据权利要求1所述的半导体芯片，其特征在于沿着芯片体的较长边缘的方向来分隔端子的多个行，每一个行由与相同布线相连的多个端子形成。
9.根据权利要求1所述的半导体芯片，其特征在于假定端子的面积是X，端子的数目是n，沿着芯片体的纵向方向延伸的布线的布线长度是L，布线的平均宽度是W，在半导体芯片的制造工艺中可提供的布线的最小宽度是W1，并且形成在其它衬底上的布线和形成在芯片体上的布线由相同的材料制成，则端子的数目满足n＜(WL/X)(1/2)。
10.根据权利要求1所述的半导体芯片，其特征在于假定端子的面积是X，端子的数目是n，沿着芯片体的纵向方向延伸的布线的布线长度是L，布线的平均宽度是W，在半导体芯片的制造工艺中可提供的布线的最小宽度是W1，并且形成在其它衬底上的布线和形成在芯片体上的布线由相同的材料制成，则端子的数目满足n＜W/W1。
11.根据权利要求1所述的半导体芯片，其特征在于其它衬底是设置在安装了芯片体的显示设备上的衬底。
12.根据权利要求1所述的半导体芯片，其特征在于其它衬底是与芯片体并行设置的柔性布线板。
13.根据权利要求1所述的半导体芯片，其特征在于其它衬底是其上安装了芯片体的柔性布线板。
14.根据权利要求11所述的半导体芯片，其特征在于使用印刷电路板来代替柔性布线板。
15.根据权利要求1所述的半导体芯片，其特征在于所述芯片体是玻璃衬底。
16.一种显示设备，包括：
形成在显示设备的框架部分内部的显示单元；
形成在显示单元之内并且由来自信号线和扫描线的驱动信号驱动控制的多个象素；以及
安装在围绕显示单元的框架部分上的半导体芯片。
17.根据权利要求16所述的显示设备，其特征在于设置在半导体芯片上的端子分别与设置在显示设备中的对应的信号线、扫描线、信号布线和电源布线相连。
CNB2005100550549A 2004-03-16 2005-03-15 半导体芯片和利用其的显示设备 Active CN100480787C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004074364A JP4228948B2 (ja) 2004-03-16 2004-03-16 表示装置
JP2004074364 2004-03-16

Publications (2)

Publication Number Publication Date
CN1670580A true CN1670580A (zh) 2005-09-21
CN100480787C CN100480787C (zh) 2009-04-22

Family

ID=34985307

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100550549A Active CN100480787C (zh) 2004-03-16 2005-03-15 半导体芯片和利用其的显示设备

Country Status (3)

Country Link
US (1) US7251010B2 (zh)
JP (1) JP4228948B2 (zh)
CN (1) CN100480787C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
KR100736395B1 (ko) * 2005-07-07 2007-07-09 삼성전자주식회사 액정 표시 장치의 드라이버 ｉｃ 및 이를 위한 패드 배치방법
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
KR100987479B1 (ko) 2005-12-19 2010-10-13 삼성전자주식회사 반도체 칩 및 이를 이용한 반도체 칩 패키지
KR100765261B1 (ko) * 2006-07-11 2007-10-09 삼성전자주식회사 표시장치
KR100755975B1 (ko) * 2006-08-23 2007-09-06 삼성전자주식회사 휴대 단말기의 정보 표시방법
JP5291917B2 (ja) 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4585564B2 (ja) * 2007-12-13 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置
KR101783953B1 (ko) * 2010-12-27 2017-10-11 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR101879831B1 (ko) * 2012-03-21 2018-07-20 삼성디스플레이 주식회사 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판
US9524683B2 (en) * 2012-07-20 2016-12-20 Sharp Kabushiki Kaisha Display device with signal lines routed to decrease size of non-display area
JP2015070086A (ja) * 2013-09-27 2015-04-13 シナプティクス・ディスプレイ・デバイス株式会社 集積回路モジュール及び表示モジュール
CN104637409B (zh) * 2014-12-26 2017-08-15 小米科技有限责任公司 窄边框及配置有窄边框的显示器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3235617B2 (ja) 1990-04-24 2001-12-04 セイコーエプソン株式会社 半導体チップの実装体とそれを用いた表示装置
JP3235613B2 (ja) 1990-04-24 2001-12-04 セイコーエプソン株式会社 半導体チップの実装体とそれを用いた表示装置
WO1996021948A1 (fr) * 1995-01-13 1996-07-18 Seiko Epson Corporation Dispositif semi-conducteur, support de bande et panneau d'affichage
JP3405657B2 (ja) * 1996-11-29 2003-05-12 シャープ株式会社 テープキャリアパッケージ及びそれを使った表示装置
JP3570165B2 (ja) 1997-07-11 2004-09-29 カシオ計算機株式会社 表示装置
JP4401461B2 (ja) 1999-01-20 2010-01-20 三菱電機株式会社 液晶表示装置及びその製造方法
US6587177B2 (en) * 2000-02-02 2003-07-01 Casio Computer Co., Ltd. Connection structure of display device with a plurality of IC chips mounted thereon and wiring board
JP3648596B2 (ja) 2000-10-17 2005-05-18 カシオ計算機株式会社 半導体チップの接合構造およびその構造を備えた表示装置
JP2002366051A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 集積回路チップ及びこれを用いた表示装置
JP2003100982A (ja) 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 半導体チップの実装構造及びその構造を使用した液晶表示装置

Also Published As

Publication number Publication date
US7251010B2 (en) 2007-07-31
CN100480787C (zh) 2009-04-22
JP4228948B2 (ja) 2009-02-25
US20050205888A1 (en) 2005-09-22
JP2005268281A (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
CN1670580A (zh) 半导体芯片和利用其的显示设备
CN1183404C (zh) 液晶显示装置
CN1242373C (zh) 矩阵型显示装置
CN1237370C (zh) 显示装置
CN1187814C (zh) 输入/输出单元配置方法和半导体装置
CN1199534C (zh) 电路基板及使用它的显示装置、以及电子设备
CN1184607C (zh) 液晶显示装置和用于制造所述液晶显示装置的方法
CN1199533C (zh) 电路基板及其制造方法、以及使用电路基板的显示装置及电子设备
CN1892322A (zh) 显示基板、显示装置、及其方法
CN1734318A (zh) 装有ic标签的液晶显示器及其制造方法
CN1800917A (zh) 阵列基板和具有其的显示面板
CN1967824A (zh) 驱动元件安装显示装置
CN1523409A (zh) 电路装置及显示装置
CN1638569A (zh) 双面板型有机电致发光显示器件及其制造方法
CN1770438A (zh) 半导体装置、柔性基板、带载体和具备半导体装置的电子设备
CN1268675A (zh) 柔性印刷布线基板、电光学装置、和电子设备
CN1844980A (zh) 显示屏板、具有该显示屏板的显示装置,及其制造方法
CN1743926A (zh) 电光装置和电子设备
CN1670596A (zh) 半导体芯片的结构和利用其的显示设备
CN1573453A (zh) 显示装置及其制造方法
CN1725910A (zh) 电光学装置以及电子机器
CN1178093C (zh) 用于驱动液晶的集成电路
CN1514422A (zh) 电子模块及其制造方法、驱动方法、电子仪器
CN1499279A (zh) 图像显示装置
CN1482677A (zh) 电子元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINZHEN CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130423

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130423

Address after: Samoa Apia hiSoft Center No. 217 mailbox

Patentee after: Jinzhen Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230518

Address after: Floor 4, No. 15, Lane 168, Xingshan Road, Neihu District, Taipei City, Taiwan, China, 114762, China

Patentee after: HANNSTAR DISPLAY Corp.

Address before: Samoa Apia, hiSoft center, No. 217 mailbox

Patentee before: Jinzhen Co.,Ltd.