CN1674281A - 混合集成电路装置 - Google Patents

混合集成电路装置 Download PDF

Info

Publication number
CN1674281A
CN1674281A CNA2005100521067A CN200510052106A CN1674281A CN 1674281 A CN1674281 A CN 1674281A CN A2005100521067 A CNA2005100521067 A CN A2005100521067A CN 200510052106 A CN200510052106 A CN 200510052106A CN 1674281 A CN1674281 A CN 1674281A
Authority
CN
China
Prior art keywords
integrated circuit
conductive pattern
circuit substrate
circuit
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100521067A
Other languages
English (en)
Other versions
CN100517708C (zh
Inventor
铃木丈史
饭村敏之
大角一成
露木真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1674281A publication Critical patent/CN1674281A/zh
Application granted granted Critical
Publication of CN100517708C publication Critical patent/CN100517708C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Abstract

提供一种使高速工作的电路稳定的混合集成电路装置。本发明的混合集成电路装置(10)的特征在于包括：表面被绝缘处理的电路基板(11)；在电路基板(11)的表面上形成的导电图形(12)；在导电图形(12)的要求的部位上配置的与导电图形(12)电连接的电路元件(15)；和固定在导电图形(12)上的向外部导出的多个引线(14)，向外部导出的引线(14)的端部在与电路基板(11)的表面不同的平面上相对于电路基板大致平行地延伸。

Description

混合集成电路装置
技术领域
本发明涉及一种混合集成电路装置，特别涉及一种具有向外部导出的引线的混合集成电路装置。
背景技术
下面参照图6介绍现有的混合集成电路装置100的结构。图6(A)是表示现有混合集成电路装置100的平面图，图6(B)是表示其安装结构的剖面图(参考以下专利文献1)。
参照图6(A)，在由铝等金属形成的电路基板101的表面上通过绝缘层形成导电图形102，通过在导电图形102的预定位置上安装电路元件105，实现了要求的混合集成电路。这里，作为电路元件105，采用IC、片状电阻、片状电容器、功率晶体管等，面向上安装的晶体管通过金属细线103与导电图形102电连接。在电路基板101的一个侧边上形成多个由导电图形102构成的焊盘102A，在这个位置上通过焊锡等焊料固定引线104。
参照图6(B)，通过将引线104插入在安装基板111中贯穿设置的孔中，混合集成电路装置100在安装基板111上被固定并进行电连接。此外，为了防止由于振动等造成引线104的弯折，引线104呈现弯曲形状。
下面参照图7介绍在上述混合集成电路装置100上形成的电路的一个例子。图7是表示在电路基板101的表面上形成的电路的示意图。
这里，在电路基板101的表面上形成多个沟道CH，这些沟道是将从引线104输入的信号放大再从引线104输出的放大电路。将这种电路结构的沟道构成为3个。
第一沟道CH1形成在电路基板101的中间部分附近。第二沟道CH2形成为包围第一沟道CH1。第三沟道CH3形成为包围第二沟道CH2。
专利文献1(日本)特开2000-12987号公报(第4页，图1)
但是，在上述混合集成电路装置100中，由于引线104A长，产生电感分量，因而使装置整体的工作不稳定。此外，由于装置整体按照垂直直立状态固定在安装基板上，因此妨碍了内置混合集成电路装置的设置的薄型化。
此外，由于在电路基板101的一个边上固定引线104的情况下，在电路基板101上形成多个沟道时，各个沟道的长度不均匀，可能产生电信号的延迟等问题。此外，为了使各个沟道的长度均匀，必须采取使用跳线等而使布线相互交叠的方法，这会进一步增加新的工数，并成为电感的发生源。
另外，存在向混合集成电路装置输入的输入信号与从混合集成电路装置输出的输出信号的电压相差很大的情况。在这种情况下，输入信号所经过的引线和输出信号所经过的引线相邻的情况下，存在任何信号都受到另一方的噪声影响的问题。
发明内容
鉴于上述问题而形成本发明。因此，本发明的主要目的是提供一种具有用于稳定工作的引线的混合集成电路装置。
本发明的混合集成电路装置的特征在于，包括：表面被绝缘处理的电路基板；在所述电路基板的表面上形成的导电图形；在所述导电图形的要求的部位上配置的与所述导电图形电连接的电路元件；和固定在所述导电图形上的向外部导出的多个连接装置，使用所述连接装置在安装基板上进行表面安装。本发明的连接装置是用于将内部构成的电路与外部进行电导通的装置。这个连接装置可以采用焊锡等焊料、引线等。
此外，本发明的混合集成电路装置，其特征在于，外部电极中的一个是固定在导电图形上的引线，向外部导出的所述引线的端部在与所述电路基板的表面不同的平面上相对于所述电路基板大致平行延伸。
此外，本发明的混合集成电路装置，其特征在于，所述引线的端部在与安装所述电路元件的方向相同的方向上突出延伸。
此外，本发明的混合集成电路装置，其特征在于，所述引线形成为海鸥展翅状。
此外，本发明的混合集成电路装置，其特征在于，在与所述电路基板下方对应的区域的所述安装基板的表面上配置电路元件。
此外，本发明的混合集成电路装置，其特征在于，在与所述电路基板的下方对应的区域的所述安装基板的表面上形成导电通路，所述导电通路与接地电位连接。
此外，本发明的混合集成电路装置的特征在于，包括：表面被绝缘处理的电路基板；在所述电路基板的表面上形成的导电图形；在所述导电图形的要求的部位上配置的与所述导电图形电连接的电路元件；和在所述电路基板的周边部固定所述导电图形并导出到外部的多个连接装置，所述连接装置包括输入了输入信号的第一连接装置和输出被所述输入信号控制的输出信号的第二连接装置，所述第一连接装置和第二连接装置固定在相对的所述电路基板的周边部上。
此外，本发明的混合集成电路装置，其特征在于，通过放大所述输入信号而生成所述输出信号的电路是由所述导电图形和所述电路元件形成的，所述电路形成在由所述第一连接装置和所述第二连接装置夹着的区域的所述电路基板的表面上。
此外，本发明的混合集成电路装置，其特征在于，在所述电路基板的表面上并列设置多个所述电路。
此外，本发明的混合集成电路装置，其特征在于，所述连接装置是引线。
本发明具有以下效果。
通过焊锡等焊料将引线的前端部相对于安装基板进行固定，由此可以进行混合集成电路装置的表面安装。因此，与现有例相比，引线的长度可以较短。因此，可以抑制由于在引线上发生的电感分量产生的电路误操作等问题。此外，由于可以进行装置整体的表面安装，因此可以很容易地进行在安装基板上的安装。
此外，由于在相对于输入信号通过的第一引线的电路基板的周边部分上设置使此输入信号控制的输出信号通过的第二引线，所以可以避免电信号的延迟问题。另外，在电路基板的表面上设置多个沟道的情况下，这些沟道并列设置，因此可以使沟道路径的长度相互均匀。
附图说明
图1(A)是表示本发明的混合集成电路装置的立体图，图1(B)是其剖面图，图1(C)是其剖面图。
图2(A)是表示本发明的混合集成电路装置的立体图，图2(B)是其剖面图。
图3是表示本发明的混合集成电路装置的平面图。
图4是表示本发明的混合集成电路装置的电路图。
图5(A)是表示本发明的混合集成电路装置的电路图，图5(B)表示其特性图，图5(C)表示其特性图。
图6(A)是用来说明现有的混合集成电路装置的平面图，图6(B)是其剖面图。
图7是用来说明现有的混合集成电路装置的平面图。
具体实施方式
参照图1介绍混合集成电路装置10的结构。图1(A)是混合集成电路装置10的立体图，图1(B)是表示其安装方式的剖面图。图1(C)是表示其另一种安装方式的剖面图。
参见图1(A)和图1(B)，作为电路基板11的材料，采用铝和铜金属。此外，作为电路基板11的材料，也可以采用合金。这里，采用由铝构成的电路基板11，例如其两面被防蚀铝处理过。通过在电路基板11的表面上形成绝缘层17，使导电图形12和电路基板11绝缘。此外，为了使电路元件15产生的热量积极地向电路基板11传递，有在绝缘层17上高填充铝等填料的情况。这里，作为绝缘等目的，不一定在铝基板的表面上形成Al2O3等氧化物。因此，也可以对电路基板的表面进行其它绝缘处理。此外，电路基板11也可以贯通在其表面上形成的缘层17并与导电图形12电连接。这种情况下，通过电路基板11与接地电位连接，可以使在表面上形成的电路工作稳定。
此外，作为上述电路基板11，除了由金属构成的基板以外，也可以采用挠性板、印刷电路板、陶瓷基板等其它基板。此外，可以在电路基板11的表面上构成多层布线结构的导电图形12。
导电图形12设置在绝缘基板17的表面上，因此可以由铜等金属形成。电路元件15固定在导电图形12的预定位置上，在电路基板11的侧边上配置由导电图形12构成的多个焊盘12A。在导电图形12的预定位置上固定电路元件15的预定电路形成在电路基板11上。例如，在电路基板11的表面上形成多个电桥电路。此外，导电图形12除了电连接的位置以外也可以用树脂膜覆盖。
电路元件15通过焊锡等焊料安装在导电图形12的预定位置上。作为电路元件15，一般可以采用无源元件、有源元件或电路装置等。另外，在安装功率类元件的情况下，也可以在固定在导电图形上的散热片上安装这些元件。面向上安装的晶体管和IC通过金属细线13与导电图形12电连接。此外，树脂封装的IC作为电路元件15也可以固定在导电图形12上。作为电流元件15的一个例子，可以采用功率类开关元件和控制它的IC。此外，作为上述无源元件，可以采用片状电阻和片状电容器。
可以适用于本发明的半导体元件例如是MOSFET(金属氧化物半导体场效应晶体管)，更适合的是，可以采用在50V以上振幅转换的功率MOSFET，或者采用低振幅高速工作的半导体元件。此外，作为半导体元件，可以采用构成电桥电路的半导体元件。
密封树脂16覆盖在电路基板11的表面上形成的导电图形12和电路元件15。这里，通过灌注只在电路基板11的表面上形成密封树脂16。此外，也可以形成覆盖电路基板11的所有表面的密封树脂16。由此，可以提高装置整体的耐湿性。另外，密封树脂16也可以通过传递模塑法形成。
引线14通过焊锡等焊料固定在由导电图形12形成的焊盘12A上，例如它具有与外部进行电输入、输出的作用。即，引线14具有作为连接装置的功能。这里，在与电路基板11的相对的长度方向的两个边上设置引线14。此外，引线14的一端固定在由导电图形形成的焊盘12A上，另一端相对电路基板11大致平行地延伸。此外，引线14形成为海鸥展翅状。即，焊盘12A和导电通路31连接的部分相对于电路基板11平行地形成，其中间部分相对于电路基板11倾斜地延伸。此外，代替作为连接装置的引线14，可以采用焊锡等焊料。
参照图1(B)介绍上述混合集成电路装置10的安装结构。这里，混合集成电路装置10安装在形成在安装基板30的表面上的导电通路31上。引线14的前端部分通过焊料连接，由此将混合集成电路装置10表面安装在安装基板30上。因此，作为对混合集成电路装置10进行表面安装的部件之一，其它安装电路部件(例如芯片部件等)可以同样处理。即，与现有例那样将引线插入安装基板中的安装结构相比，安装的工序容易进行。这里，引线14向与安装电路元件15的方向相同的方向突出并呈现海鸥展翅形状。
与现有例相比，通过上述引线14的结构，可以使引线14短。因此，即使在引线14中通过高频电信号的情况下，也可以使引线14产生的电感量很小。由此，可以使形成在电路基板11的表面上的电路的工作稳定化。特别是，考虑向混合集成电路装置输入的输入信号时，在作为数字信号的输入信号的频率为几百千赫的情况下，构成这个数字信号的频谱分量包含几兆赫的分量。因此，在通过频率极高的电信号的情况下，采用上述形状的引线14，使引线14短是非常有意义的。
此外，在混合集成电路装置10中内装进行数字处理的电路，增加了用于进行数字信号的输入输出的端子数量。因此，在本发明中，沿着与电路基板11相对的长度方向设置多个引线13，可以设置更多引线14。此外，可以沿着电路基板11的四个边设置引线14。
在与电路基板11的下方对应的区域的安装基板30的表面上形成导电通路31，将电路元件32安装在要求的部位的导电通路31上。通过这种结构，由于可以在电路基板11下方的区域中构成电路，因此可以提高安装基板30的整体安装密度。此外，作为电路元件32，可以采用用于降低噪声的电容器。由于将电容器配置在电路基板11的下方，可以使混合集成电路装置10中内置的电路与安装在安装基板30上的电容器的距离缩短。因此，可以使通过电容器降低噪声的效果最大。
参照图1(C)，在与电路基板11下方对应的区域的安装基板30的表面上形成导电通路31。因此，导电通路31与接地电位连接。由此，导电通路31产生障碍效果，可以抑制由形成在电路基板11的表面上的电路产生的噪声穿过安装基板31向外部传递。
参照图2，其中示出了其它方式的混合集成电路装置10的结构。图2(A)是混合集成电路装置10的立体图，图2(B)是其剖面图。该图所示的混合集成电路装置的基本结构与图1所示的相同，不同之处在于密封状态。
这里，密封树脂16密封包含电路基板11的背面的全部。密封树脂16的形成可以通过使用可热塑性树脂的注模或使用热固化性树脂的传递模塑来进行。通过用密封树脂16封装装置整体，可以提高装置整体的耐湿性和耐撞击性。此外，可以利用密封树脂16进行露出电路基板11的背面的封装。这种情况下，可以通过露出的电路基板11的背面积极地向外部放出热量。另外，通过在密封树脂16中混入填料，可以提高通过密封树脂16进行的放热效果。
下面参照图3介绍在本实施例的混合集成电路装置10内安装的电路的一个例子。图3是电路基板11的平面图。
参照图3，引线14由第一引线14A和第二引线14B构成。第一引线14A大致等间隔地固定在纸面上的位于上部位置的长度方向的边上，第二引线14B与第一引线14A相对地大致等间隔地设置。
第一引线14A是使向形成在电路基板11的表面上的电路输入的电信号通过的引线。作为这个电信号，可以采用电压为几V左右的数字输入信号。一般情况下，输入信号为5V电压，但为了降低耗电，近年来也有采用3V和2.5V左右的更低电压的输入信号的情形。
第二引线14B是使基于从第一引线14A输入的电信号而进行处理的输出信号通过的引线。作为这个输出信号，可以采用电压为几十V～几百V左右的模拟信号。作为这个模拟信号，例如可以列举音频输出信号。此外，作为通过第二引线14B的电信号，优选为数字信号。
在电路基板11的表面上并列设置多个沟道，这些沟道是对来自上述输入信号的输出信号进行放大的放大电路。这里，设置第一沟CH1、第二沟道CH2、...、第N沟道CHn。并列设置的沟道的数量可以根据用途而变化。
第一沟道CH1是包括控制元件15A和功率元件15B的放大电路。在第一沟道CH1中，放大了从第一引线14A输入的数字输入信号，并从第二引线14B输出。此外，第一沟道CH1是包含控制元件15A和功率元件15B的电路。控制元件15A例如是IC，因此以预定规则进行输入信号的演算，并进行功率元件15B的控制。功率元件15B例如是IGBT等的功率类开关元件，其控制电极与控制元件15A连接。因此，根据来自控制元件15A的控制信号进行转换。因而，来自功率元件15B的输出信号通过第二引线14B向外部输出。第二沟道CH2以后的其它沟道具有与上述第一沟道CH1基本相同的结构。
本实施例的有利之处在于：输入信号通过的第一引线14A和输出信号通过的第二引线14B固定在相对的电路基板11的周边部分上。具体地说，上述输入信号的电压为5V左右的低电压，因此为了耗电低而进一步降低了电压。与此相对，经过第二引线14B的输出信号为几十伏到上百伏左右的高电压。由此，在第二引线14B靠近第一引线14A设置的情况下，恐怕由第二引线14B产生的噪声要对第一引线14A产生不良影响。因此，在本实施例中，第一引线14A和第二引线14B配置在相对的电路基板11的周边部分上，由此可以防止两者的干扰。
下面参照图4介绍由混合集成电路装置10构成的电路的一个例子。在混合集成电路装置10中，这里，构成由第一沟CH1、第二沟CH2、第三沟道CH3以及第四沟道CH4构成的四个沟道，每个沟道构成半桥电路。这样，这些沟道的输出信号通过低通滤波器转换为模拟信号。即，在本发明中，进行D级放大的PWM(脉宽调制)。
在说明第一沟道CH1的细节时，TR1和TR2是构成电桥电路的开关元件，例如可以采用功率类MOSFET。TR1和TR2的栅电极与第一控制元件IC1连接，对应来自IC1的电信号，TR1和TR2进行转换。TR1的漏电极D1与第一电源Vcc1连接。此外，作为TR1的源电极的S1与TR2的漏电极D2连接，从两者的中间部分引出第一输出OUT1。TR2的源电极S2与第一接地电位GND1连接，并在TR1和TR2的附近与电路基板11的第一连接部位SUB1连接。这里，向IC1输入的电信号经过本实施例的第一引线14A。这样，输出信号OUT1通过本实施例的第二引线14B。
通过第一引线14A并向IC1输入的电信号例如是如图5(B)所示的PWM波形的数字信号。PWM波形的数字信号是比通常的数字信号对噪声更敏感的信号。因此，通过本实施方式的结构，通过使第一引线14A和第二引线14B相互隔离，可以抑制输出信号的噪声对输入信号的不良影响。这里，向IC1输入的信号也可以是模拟信号。
作为耦合电容器的第一电容器C1设置成将第一接地电位GND1和第一电源发Vcc短路。此外，在第一个连接部位SUB1的附近并联设置1个～2个第一电容器C1。因此，即使因TR1和TR2等高速工作而使其附近的电路基板11的电位提高，该电位也可直接被第一电容器C1吸收。
第二沟道CH2具有与上述第一沟道CH1相同的结构，并输出输出信号OUT2。这样，第一沟道CH1和第二沟道CH2构成H电桥电路。即，作为脉冲信号的第一输出OUT1和第二输出OUT2与第一低通滤波器LF1连接，数字信号向模拟信号转变。这样，通过模拟信号使作为负载的第一扬声器S1工作。
第三沟道CH3和第四沟道CH4构成与上述第一沟道CH1相同的半桥，并由两者构成H电桥。即，作为脉冲信号的第三输出OUT3和第四输出OUT4通过第二低通滤波器LF2转换为模拟信号。这样，通过这个模拟信号操作第二扬声器S2。
本实施例中，向IC输入的电信号经过第一引线14A。这样，电源信号Vcc、OUT和GND通过第二引线14B。因此，在本实施例的混合集成电路装置10中，输入PWM波形的数字信号，并输出比输入信号的振幅更大的PWM波形的数字信号。此外，可以在混合集成电路装置10中，内置用于构成低通滤波器的线圈和电容器。这种情况下，从第二引线14B输出基于输入的数字信号放大了的模拟信号。
下面参照图5介绍在本实施例的混合集成电路装置10中处理的电信号。图5(A)是表示在装置中内置的电路的一部分的电路图，图5(B)是表示输入信号的特性的波形图，图5(C)是表示输出的信号的特性的波形图。
参照图5(A)，使向IC1输入的信号通过的PT1中的电压电平是3V到5V左右的数字信号。这个信号的波形示于图5(B)中。从IC1输出基于向IC1输入的输入信号进行了处理的信号。这个输出信号被放大，用于驱动晶体管。因此，PT2的电压电平成为电平12V左右的数字信号。
通过将从IC1输出的输出信号施加于TR1和TR2的控制电极，可以控制这些晶体管。这样，从由两个晶体管形成的电桥电路的中点引出输出信号。作为使这个输出信号通过的点的PT3处的电压电平由例如50V左右的高电压的数字信号构成。在进行这个数字信号的模拟的低通滤波器形成在混合集成电路装置10的外部的情况下，来自OUT1的输出信号通过第二引线14B。
第一沟道CH1的输出信号和第二沟道CH2的输出信号通过第一低通滤波器LF1转换为模拟信号。这个模拟信号的波形示于图5(C)，这个模拟信号的电压电平在点PT4处为50V左右。
在以上的说明中，虽然混合集成电路装置10构成音频用放大组件，但也可以构成其它用途的电路。例如，可以构成反相器电路、DC/DC转换器电路等。

Claims (10)

1、一种混合集成电路装置，其特征在于，包括：
表面被绝缘处理的电路基板；
在所述电路基板的表面上形成的导电图形；
在所述导电图形的要求的部位上配置的与所述导电图形电连接的电路元件；以及
固定在所述导电图形上的向外部导出的多个连接装置，
使用所述连接装置在安装基板上进行表面安装。
2、一种混合集成电路装置，其特征在于，外部电极中的一个是固定在导电图形上的引线，
向外部导出的所述引线的端部在与所述电路基板的表面不同的平面上相对于所述电路基板大致平行地延伸。
3、根据权利要求2所述的混合集成电路装置，其特征在于，所述引线的端部在与安装所述电路元件的方向相同的方向上突出延伸。
4、根据权利要求2所述的混合集成电路装置，其特征在于，所述引线形成为海鸥展翅状。
5、根据权利要求1所述的混合集成电路装置，其特征在于，在与所述电路基板下方对应的区域的所述安装基板的表面上配置电路元件。
6、根据权利要求1所述的混合集成电路装置，其特征在于，在与所述电路基板的下方对应的区域的所述安装基板的表面上形成导电通路，所述导电通路与接地电位连接。
7、一种混合集成电路装置，其特征在于，包括：
表面被绝缘处理的电路基板；
在所述电路基板的表面上形成的导电图形；
在所述导电图形的要求的部位上配置的与所述导电图形电连接的电路元件；以及
在所述电路基板的周边部分固定所述导电图形并导出到外部的多个连接装置，
所述连接装置包括输入输入信号的第一连接装置和输出被所述输入信号控制的输出信号的第二连接装置，
所述第一连接装置和所述第二连接装置固定在相对的所述电路基板的周边部分上。
8、根据权利要求7所述的混合集成电路装置，其特征在于，通过放大所述输入信号而生成所述输出信号的电路是由所述导电图形和所述电路元件形成的，
所述电路形成在由所述第一连接装置和所述第二连接装置夹着的区域的所述电路基板的表面上。
9、根据权利要求8所述的混合集成电路装置，其特征在于，在所述电路基板的表面上并列设置多个所述电路。
10、根据权利要求7所述的混合集成电路装置，其特征在于，所述连接装置是引线。
CNB2005100521067A 2004-03-25 2005-02-25 混合集成电路装置 Expired - Fee Related CN100517708C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP089495/2004 2004-03-25
JP2004089495A JP4436706B2 (ja) 2004-03-25 2004-03-25 混成集積回路装置
JP089495/04 2004-03-25

Publications (2)

Publication Number Publication Date
CN1674281A true CN1674281A (zh) 2005-09-28
CN100517708C CN100517708C (zh) 2009-07-22

Family

ID=34989566

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100521067A Expired - Fee Related CN100517708C (zh) 2004-03-25 2005-02-25 混合集成电路装置

Country Status (4)

Country Link
US (1) US7491894B2 (zh)
JP (1) JP4436706B2 (zh)
KR (1) KR100715411B1 (zh)
CN (1) CN100517708C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290400A (zh) * 2010-06-21 2011-12-21 三星电机株式会社 半导体封装模块及具有该模块的电子电路组件
CN104112730A (zh) * 2013-06-09 2014-10-22 广东美的制冷设备有限公司 智能功率模块及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075419A1 (en) * 2005-09-06 2007-04-05 Denso Corporation Semiconductor device having metallic lead and electronic device having lead frame
US8064191B2 (en) * 2006-03-16 2011-11-22 Panasonic Corporation Capacitor unit, and its manufacturing method
DE102007028512A1 (de) * 2007-06-21 2008-12-24 Robert Bosch Gmbh Elektrisches Bauteil
JP5188110B2 (ja) 2007-06-27 2013-04-24 三洋電機株式会社 回路装置
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
KR102297284B1 (ko) * 2014-06-23 2021-09-02 삼성전기주식회사 회로 기판 및 회로 기판을 이용한 전자 부품의 배치 상태 검사 방법
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
JP2020191389A (ja) * 2019-05-22 2020-11-26 Koa株式会社 抵抗器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216259A (ja) 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
KR910000244A (ko) * 1989-06-29 1991-01-29 히사오 사토 스테이플러 및 스테이플
DE69119952T2 (de) * 1990-03-23 1997-01-02 Motorola Inc Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JPH08294058A (ja) 1995-04-24 1996-11-05 Sony Corp 固体撮像装置及びこれを搭載したビデオカメラ
JP3369815B2 (ja) * 1995-09-14 2003-01-20 三洋電機株式会社 電動機の引き出し線の接続部絶縁紙とリード線接続部の絶縁処理方法
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
JP3600015B2 (ja) 1998-06-26 2004-12-08 三洋電機株式会社 絶縁金属基板の製造方法
JP2004319550A (ja) * 2003-04-11 2004-11-11 Hitachi Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290400A (zh) * 2010-06-21 2011-12-21 三星电机株式会社 半导体封装模块及具有该模块的电子电路组件
US8581394B2 (en) 2010-06-21 2013-11-12 Samsung Electro-Mechanics Co., Ltd Semiconductor package module and electric circuit assembly with the same
CN102290400B (zh) * 2010-06-21 2016-01-20 三星电机株式会社 半导体封装模块及具有该模块的电子电路组件
CN104112730A (zh) * 2013-06-09 2014-10-22 广东美的制冷设备有限公司 智能功率模块及其制造方法

Also Published As

Publication number Publication date
JP2005277174A (ja) 2005-10-06
KR20060043032A (ko) 2006-05-15
JP4436706B2 (ja) 2010-03-24
US20050213308A1 (en) 2005-09-29
US7491894B2 (en) 2009-02-17
CN100517708C (zh) 2009-07-22
KR100715411B1 (ko) 2007-05-07

Similar Documents

Publication Publication Date Title
CN1674281A (zh) 混合集成电路装置
US9653389B2 (en) High efficiency module
US8115294B2 (en) Multichip module with improved system carrier
CN1841901A (zh) 微型电功率转换器
CN1649146A (zh) 半导体器件
CN1723559A (zh) 半导体元件驱动用集成电路及电能变换装置
JP4739059B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
US8269330B1 (en) MOSFET pair with stack capacitor and manufacturing method thereof
US9000576B2 (en) Package structure and manufacturing method thereof
CN101030570A (zh) 半导体装置
TW201145477A (en) Semiconductor device and power supply system
CN1124649C (zh) 半导体器件
US10284109B2 (en) Power module having control substrate mounted above power substrate with control substrate drivers located between the power substrate power transistors
CN1758522A (zh) 逆变器装置以及使用它的车辆驱动装置
CN1630093A (zh) 内置功率mos场效应晶体管和驱动电路的半导体装置
CN100336425C (zh) 混合集成电路装置
US9041170B2 (en) Multi-level semiconductor package
JP5214675B2 (ja) 半導体装置
CN1922728A (zh) 半导体装置
US8125071B2 (en) Package structure utilizing high and low side drivers on separate dice
CN1489209A (zh) 半导体装置
CN1279596C (zh) 半导体元件的锡焊方法与半导体装置
EP4203019A1 (en) Power module and method for manufacturing a power module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

CF01 Termination of patent right due to non-payment of annual fee