CN1677844A - 高性能信号的发生 - Google Patents

高性能信号的发生 Download PDF

Info

Publication number
CN1677844A
CN1677844A CNA2005100593722A CN200510059372A CN1677844A CN 1677844 A CN1677844 A CN 1677844A CN A2005100593722 A CNA2005100593722 A CN A2005100593722A CN 200510059372 A CN200510059372 A CN 200510059372A CN 1677844 A CN1677844 A CN 1677844A
Authority
CN
China
Prior art keywords
signal
digital
frequency
phase
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100593722A
Other languages
English (en)
Other versions
CN100481711C (zh
Inventor
徐方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN1677844A publication Critical patent/CN1677844A/zh
Application granted granted Critical
Publication of CN100481711C publication Critical patent/CN100481711C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/04—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents involving adjustment of a phase shifter to produce a predetermined phase difference, e.g. zero difference
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Abstract

本发明是有关于一种高性能检相器，包括生成可编程频率和相位的数字参考信号的本机数字振荡器。所述检相器累积所述数字参考信号和采样输入信号的相位差，产生一定量的相位误差。所述检相器可被方便地用于频率合成器，以产生具有低相位噪声和精确相位控制的信号。此类合成器还可在ATE系统和其他电子系统中被用作生成低抖动时钟和波形的组成部件。

Description

高性能信号的发生
技术领域
本发明大体上涉及一信号的发生，特别涉及具有高度完整性的周期信号的合成。
背景技术
自动测试设备(ATE)和其他高性能的电子系统都依赖于生成精确的周期信号的能力。ATE需要使用这些信号测试具有当前技术水平的电子器件，如计算机芯片、电信芯片和电子组件。随着这些器件和组件不断向高级发展，ATE也必需同步发展，保持较高的测试标准。
图1示出了许多ATE系统用来合成精确周期信号的现有的体系结构100。体系结构100包括频率发生器110，如DDS(直接数字合成器)。频率发生器110接收程序设计值FREF并生成模拟信号，其具有与FREF成比例的频率FIN。然后具有频率FIN的信号被馈送一个或多个锁相环路112-118。每个锁相环路112-118产生相关的输出信号，该输出信号具有与FIN成比例频率FOUT。体系结构100由此提供生成若干个不同频率的信号的方法，但这些信号都是由一公共频率FIN中导出的。
图2示出了现有的锁相环路200，例如可用于图1所示的体系结构100。锁相环路200接收具有频率FIN的输入信号并生成具有频率FOUT的输出信号。锁相环路200是具有正向通道和反馈通道的反馈电路。正向通道包括检相器210、高增益环路滤波器212和电压可控振荡器(VCO)214。反馈通道一般包括第一分频器218。该位于反馈通道中的分频器具有将输出频率倍增的效果。可在反馈环路之外提供第二分频器216对输出频率分频。
检相器210接收两种输入信号：频率为FIN的输入信号和频率为FOUT/M的反馈信号。已经知道检相器210包括用于比较其输入信号相位的电路，以便产生的输出信号与该输出信号和输入信号的相位差成比例。如果经过适当的稳定，反馈环路的作用就会驱动该相位差到零。环路滤波器212使检相器210的输出平滑并通常使环路的增益下降以便建立稳定性。VCO 214将环路滤波器的输出转化成正弦曲线以便产生FOUT。第一分频器218(通常是计数器)将FOUT除M以便产生反馈信号。如果有第二分频器216，将FOUT除N。因此锁相环路200的总闭环频率增益为M/N。
多们已经认识到现有生成周期信号的体系结构100存在某些缺陷。例如，锁相环路200引入噪声，作为合成输出信号上的计时抖动出现。该噪声有几个来源。例如，高增益环路滤波器212引入噪声。它还将内部生成和其他来源的噪声放大。锁相环路200的检相器210、VCO 214、第一分频器218和第二分频器216也使噪声大量增加。
现有体系结构100的另一问题是锁相环路200的分频器218直接减少锁相环路的开环增益。为了提供对输出频率的精细控制，通常需要分频比M很大。但是M的值越大，开环增益的降低的越多。由于开环增益下降，锁相环路200的精度和速度也相应降低。
有必要克服上述缺陷。
发明内容
根据本发明，检相器对应数字合成参考信号和采样周期信号的相位差生成数字相位误差。
根据本发明的一个实施例，检相器被当作频率合成器的组成部件(building blocks)使用，并且数字合成参考信号被制成为可变的，以便提供输出频率的较宽范围。
采用了检相器的频率传感器可被用于电子系统，例如ATE，生成周期波形。
附图说明
图1是根据现有技术的利用锁相环路生成不同频率信号的电路的方框图。
图2是根据例如图1所示电路的现有技术的锁相环路的方框图。
图3是根据本发明一图示实施例的频率合成器的方框图。
图4是根据本发明一图示实施例的数字检相器的方框图，例如可用于图3所示的频率合成器的数字检相器。
图5是根据本发明另一图示实施例的数字检相器的方框图。
图6是可用于图4和图5所示数字检相器的下变频器(down-converter)的一实施例的方框图。
图7是可用于图4和图5所示数字检相器的下变频器(down-converter)的另一实施例的方框图。
图8是根据本发的一实施例生成数字化输入信号和参考频率之间累积相位误差的方法的流程图。
图9是根据本发的另一实施例生成数字化输入信号和参考频率之间累积相位误差的方法的流程图。
图10是根据本发明的一实施例的自动测试系统的简化方框图，其中可采用图3所示的频率合成器提高信号完整性。
具体实施方式
图3示出的是根据本发明的频率合成器300的图示实施例。合成器300具有一接收指示频率和相位(FREF，REF)的输入数据的输入。合成器300具有一生成输出信号FOUT的输出。FOUT的频率和相位由输入数据确定。
在图3所示的图示实施例中，合成器300是反馈电路，具有正向通道和反馈通道。正向通道包括数字检相器312、数字环路滤波器314、西格马-德尔塔调制器316、DAC(数字-模拟转换器)318、模拟滤波器320和VCO(电压受控振荡器)322。反馈通道包括ADC(模拟-数字转换器)310。
数字检相器312具有接收输入数据(FREF，REF)的第一输入和接收数字反馈信号的第二输入。数字检相器312最好生成具有频率FREF和相位REF的参考频率。数字检相器将参考信号与反馈信号进行比较，生成数字输出信号，该数字输出信号指示出参考信号与反馈信号之间累积相位差。这与现有的检相器产生与输入信号之间相差成比例的相位误差的方式没有什么两样。
数字环路滤波器314最好将来自数字检相器的数字输出信号放大。数字环路过滤器314还最好提供滤波，以便限制反馈带宽并降低噪声。
西格马-德尔塔调制器316是现有的类型。其生成输出信号，与其输入信号相比具有较少的比特数，但是为了有效重新获得失去的精度，以被提高的采样速率系统地增加了其输出信号的内容。
DAC 318在西格马-德耳塔调制器316的输出将信号转换为离散的模拟信号，并且滤波器320使DAC 318的输出平滑。这包括将西格马-德耳塔调制器316增加和高频内容平均化。滤波器320是低通滤波器较好。较好的是该滤波器具有的带宽远大于反馈环路的带宽，使其不影响反馈环路的稳定性。滤波器320的输出被馈送到VCO 322的输入，该VCO 322生成FOUT。
为了闭合反馈环路，ADC 310将FOUT数字化并将该数字化的信号(即反馈信号)传回到数字检相器312的第二输入。
频率合成器300具有若干优点。因为合成器300不需要分频器(如分频器218)、模拟高增益环路滤波器(如212)或是模拟检相仪(如210)，因此可以避免源自这些部件的噪声。此外，合成器300对其信号直到DAC 318都是以数字形态处理的。
DAC 318和ADC 310对合成器300增加了噪声。但是可以通过使用精确转换器和对反馈环路的滤波操使这些元件带来的噪声保持在较低水平。
较好的是，数字环路滤波器314是可编程的，以便有选择地减弱噪声元件。例如，如果得知ADC在500KHz产生噪声刺，那么就在合成器的输出防止500KHz噪声刺的出现。假定数字滤波器，特别是FIR(Finite ImpulseResponse)有限脉冲响应滤波器的设计可具有灵活性，可以按需要对来自任何噪声源的任意数量的噪声频率将频率“零”加入数字环路滤波器314的转移函数。较好的是，数字环路滤波器314的传递函数是现场可编程的，以便适应任何目标应用设备的特定噪声特性。
较好的是，合成器300在包括有数字和模拟元件的线路板组件上实现。在优选实施例中，数字检相仪312、数字环路滤波器314和西格马-德耳塔调制器316是和单一数字元件一同提供的，如FPGA(现场可编程门阵列)或ASIC(专用集成电路)。但是，这些是没有被要求的。可选地，可以单独提供或以离散逻辑的形态提供。有些元件可在单独的FPG、ASIC或离散逻辑中提供，而另一些是可以一起提供的。数字检相器、数字环路过滤器314和西格马-德耳塔调制器316还可在运行于计算机处理器的软件中实际。
较好的是，ADC 310具有至少14位精度和100MSa/s的采样速率。但是，这些是没有被要求的。转换器的类型(例如：西格马-德耳塔、逐次逼近，等等)对于本发明不是关键所在。对于要求仅在狭窄频率范围内工作的合成器来说，可以将ADC 310以带通西格马-德耳塔转换器实现。DAC 318较好的是具有高精度(例如：16-24位)。再次说明，转换器的类型不是本发明的关键。
图4示出了根据本发明一实施例适合于合成器300的数字检相器。如图4所示，数字检相器的第一输入被耦合到数字振荡器414，而数字检相器的第二输入被耦合到下变频器410。数字振荡器414基于输入数据(FREF，REF)合成具有频率FOSC和相位OSC的参考信号。FOSC较好的是等于FREF，而OSC较好的是等于REF。
较好的是，数字参考信号是一个正交参考信号，即，它具有两个部分，代表被90度相位差分开的两条正弦曲线。现有的正交参考信号的第一部分被指定为余弦、第二部分被指定为正弦。因此，正交参考信号的第一部分具有Cos(2πFOSCt +OSC)的形态，而第二部分具有Sin(2πFOSCt+OSC)的形态。
正交参考信号被提供给下变频器510，并在此与反馈信号混合。将数字检相器脱离合成器300的环境，一般来说，可以将反馈信号地当作是具有形态Cos(2πFINt+IN)的采样周期信号。
下变频器410响应采样周期信号和正交参考信号产生差分信号。较好的是，差分信号是一个正交信号，具有两个部分：一部分实际上具有Cos[2πFIN-FOSC)t+IN.-OSC]的形态，另一部分实际上具有Sin[2πFIN-FOSC)t+IN.-OSC]的形态。因此，正交差分信号的频率等于输入和振荡频率之差，即FIN-FOSC，并且正交差分信号的相位等于输入和振荡相位之差，即IN.-OSC。
请参阅图6和图7，示出了下变频器410的两个实施例，希尔伯特滤波器(Hilbert filter)612生成采样周期信号的90度移相版本。延迟单元610造成Hilber滤波器612中的任何固定传播延迟。延迟单元610的输出和Hilbert滤波器612的输出共同形成了采样周期信号的正交版本。解调器614利用正交参考信号对采样周期信号的正交版本进行解调，以产生正交差分信号。
图7示出了一种简便得多的方案。采样周期信号被分别地提供给第一和第二乘法器710和712。第一乘法器710将采样周期信号乘以正交参考信号的第一部分，第二乘法器712将采样周期信号乘以正交参考信号的第二部分。每个相乘都生成和与差分量(sum and difference component)。第一和第二数字低通滤波器714和716分别对第一和第二乘法器710和712的输出进行滤波，从而除去和分量(sum component)，并使差分量(difference component)通过。这些差分量形成了正交差分信号。
回到图4，正交差分信号被提供给取相器416。取相器416生成由正交差分信号代表的累积相位差。在优选实施例中，取相器416执行ATAN2函数。如为人所熟知的，ATAN2生成两个输入的商的4-象限反切。ATAN2的两个输入是同一角度θ的正弦和余弦，ATAN2[sin(θ)，cos(θ)]就是角θ。因此，正交差分信号的两个部分的ATAN2的值为[2πFIN-FOSC)t+IN-OSC]。该值对应数字振荡器514的输出与采样周期信号的累积相位差。如果FIN、FOSC、IN和OSC为常数，累积相位差所描述的值的形态为沿时间的一条直线。
在存在合成器300的情况下，取相器416产生的累积相位差提供一个数字相位误差，该数字相位误差与现有技术的模拟检相器210生成的模拟相位误差没有什么不同。可选地，相位ADJ可以通过加法器420被加到累积相位差或被累积相位差减去，从而调节传递到合成器300的其他元件的相位误差。通过加法器420相加或减去相位具有移动合成器的输出信号FOUT的相位的效果。
为了使图4所示的数字检相器正常操作，数字振荡器414应该能够生成具有一定精度的正交差分信号。例如，FOSC应该实际上等于FREF所定义的频率(FOSC与FREF名义上相等)，并且OSC必需实际上等于REF规定的相位(OSC和REF名称上相等)。这样就对数字振荡器414存在很高要求，要求其在飞行式(on the fly)中以必须的采样速率产生正交参考信号的精确值。
如果FOSC和FS相关，就可以相对而言较容易地实现这一要求，例如K/FOSC＝L/FS，其中K和L都是整数。在这种情况下，数字振荡器414可采用查阅表(look-up table)生成正交参考信号。查阅表将正交参考信号的预存值与采样时钟的逐次循环相关联。这样数字振荡可通过循环遍历存储于其查阅表中的数值就可以生成正交参考信号。
但是，如果K/FOSC不等于L/FS时，这一情况将变得更为复杂。这种情况下，就不能使用简单的查阅表，因为对于查阅表的一次重复(iteration)所适合的值在另一次重复中就不适合了。这就需要其他解决方案。方案之一是向数字振荡器414提供在飞行式中以一定速度计算正交参考信号值的计算引擎。但是，这一方案十分复杂。
另一方案如图5所示，是数字检相器312的另一实施例。图5中的下变频器510、取相器516和加法器520与图4中的变频器410、取相器416和加法器420实际上是相同的。但是，图5还包括计算单元512、累加器518和第二加法器522。
计算单元512将输入数据(FREF，REF)分成两个部分：主要部分和次要部分。主要部分(FOSC，OSC)代表数字振荡器514例如能够通过查阅表生成的参考信号(FOSC，OSC)的近似值。次要部分(REF)代表残余相位值，即，上述近似值中的误差。主要部分较好的是符合K/FOSC＝L/FS的要求。如果FOSC不等于FREF，那么习惯上较好的是在选择K和L时使FOSC稍稍大于FREF。因此，第二部分RES代表在每个FS的循环上产生的FOSC和FREF之间的相位差。
累积器518将FS的每个循环上的RES值进行累加(即与其自身内容相加)。这样累积器518上所保留的数据的形态表现为一条随时间的直线
取相器516的输出构成输入数据的次要部分。加法器522通过由取相器516减去累加器518的输出来纠正该输出。这样累加器522的输出既构成输入数据的主要部分也构成其次要部分，并产生采样周期信号和参考值(即：FREF，REF)之间的相位误差的精确表示。
以上结合图3详细说明了图4和图5所示的数字检相器的总体实现。某些元件具有可以由市场获得的逻辑定义，如ATAN2函数和累加器518。这些定义可以通过购买、下载和只需要很少的原始设计工作就可以配备于FPGA或ASIC中。
较好的是，参考数据(FREF，REF)是可改变的。当图4或图5的数字检相器被用于合成器中时，参考数据较好的是可编程的，以便建立不同的输出频率。整数K和L的值较好的是在每次参考数据的新值被编程时被更新。为了尽量减少残留的大小，较好的是在可行范围内使K尽量变大。K值和L值可以是人工计算，或是由软件、固件、或硬件基于希望的输出频率和采样率生成。
图4和图5的数字检相器有很益处。例如，以高频率更新相位误差，例如每个采样时钟周期进行一次。此外，还以极高的精度提供相位误差。因为相位残留的缘故，RES的管理独立于参考频率的主要部分，可对RES施加大数量的数字精度的位。还有，可以通过增加存储在用于实现数字振荡器514的查阅表中FOSC的循环次数(即K值)使RES对整体相位误差的贡献变得极小。
图8示出了根据本发明另一实施例测量周期采样信号和数字振荡参考信号之间累积相位差的方法。例如，图4和图5所示数字检相器可被用来执行这一方法。
图9示出了根据本发明另一实施例测量周期采样信号和数字振荡参考信号之间累积相位差的方法。例如，图5所示数字检相器可被用来执行这一方法。
图10示出了图3所示的频率合成器的一个应用。自动测试系统1012被主计算机1010控制，用来测试DUT(被测部件)1040。自动测试系统1012包括仪器，如模拟仪器1020、数字化仪1022和任意波形发生器(AWG)1024。自动测试系统1012还可包括多个数字电子通道，大体上如数字插脚1026、1028和1030。数字电子通道被用于对数字信号的指出来源和感测。
显著地，自动测试系统1012包括多个频率合成器1016a～g。这些合成器大体上与图3所示的合成器属于同一类型。每个合成器1016a～g都接收来自系统时钟1014的时钟信号FS。每个合成器还分别接收输入数据(FREF，REF)，用来规定希望的输出频率和相位。每个合成器1016a～g都对应其时钟和输入数据生成对应的周期输出信号。这些输出信号能够被提供给仪器1020、1022和1024，这些仪器的正常操作可要求频率参考或时钟。这些输出信号还能够被用作控制数字插脚1026、1028和1030的时钟。一个频率合成器能够被用作模式生成器1018的输入。模式生成器1018能够与频率合成联合工作，使数字插脚以规定格式和精确控制的瞬时时间对数字信号指出来源和/或感测。
可在本发明的范围内对本说明书中所揭示的实施例进行变化。例如，图4和图5所示的数字检相器按照图示和说明是与频率合成器结合使用的，例如图3所示。但是，可选地，这些数字检相器可在任何应用设备中使用，用来测量输入信号和参考信号之间的差。
正如附图所示和本说明书所说明的，图3所示的合成器包括数字环路滤波器314。作为另一可选方案，可以在DAC 318的输出加入类似于滤波器212的模拟环路滤波器，并且数字环路滤波器314可以被省略。
正如附图所示和本说明书所说明的，合成器300包括西格马-德耳塔调制器316。但是作为另一可选方案，也可以省略该西格马-德耳塔调制器。
此处所使用的词语“由...构成”、“具有”和“包括”以及这些词语的语法变化，并不意味着对构成部件的封闭式限定，而是开放的，还可以包含附加的部件。此外，不要求此处使用的“耦合”一词及其各种语法变化仅指部件之间的间接连接，而是即可指直接的连接，也可指间接的连接。因此，部件可被连接在“耦合”在一起的部件之间。
此处揭示的实施例涉及用于执行数学函数的数字电子设备。由于数学的灵活性，为了实现与本发明所实现的结果实质上相同的结果可能会以等同的方式采用不同的数学运算或共组合。这些变化均属于本发明的范围之内。
因此，不应认为此处揭示的实施例是一种限定。

Claims (22)

1、一种检相器，其特征在于其包括：
输入，接收具有一频率和一相位的一个采样信号；
数字振荡器，生成一个参考信号，所述参考信号响应一个指示预定频率和相位的值；
下变频器，耦合到所述输入和所述数字振荡器，生成正交差分信号，所述正交差分信号具有指示所述采样信号的频率和所述参考信号之差的频率，还具有指示所述采样信号的相位和所述参考信号的相位之差的一相位；以及
取相器，具有耦合到所述下变频器的第一和第二输入，用以接收所述正交差分信号，还具有用于生成指示所述正交差分信号的累积相位的一输出值。
2、根据权利要求1所述的检相器，其特征在于其中所述参考信号是正交参考信号，其包括具有实际上形态为Cos(2πFOSCt+OSC)的第一部分和实际上形态为Sin(2πFOSCt+OSC)的第二部分。
3、根据权利要求2所述的检相器，其特征在于其中所述采样信号实际上具有的形态为Cos(2πFINt+IN)并且所述下变频器包括：
希耳伯特滤波器(Hilbert filter)，具有连接到所述检相器输入的一输入和产生具有实际上形态为Sin(2πFINt+IN)的所述采样信号的移相版本的一输出；和
解调器，具有耦合到所述检相器输入的第一输入、耦合到所述希耳伯特滤波器输出的第二输入、分别耦合到所述正交差分信号的第一部分和第二部分的第三输入和第四输入，和提供所述正交差分信号的第一输出和第二输出。
4、根据权利要求2所述的检相器，其特征在于其中所述正交差分信号包括第一部分和第二部分，并且所述下变频器包括：
第一乘法器，生成所述采样信号和所述正交差分信号的第一部分的乘积；
第二乘法器，生成所述采样信号和所述正交差分信号的第二部分的乘积；
第一数字滤波器，过滤所述第一乘法器的乘积以生成所述正交差分信号的第一部分；和
第二数字滤波器，过滤所述第二乘法器的乘积以生成所述正交差分信号的第二部分。
5、根据权利要求1所述的检相器，其特征在于其中所述取相器执行ATAN2函数。
6、根据权利要求1所述的检相器，其特征在于还包括加法器，耦合到所述取相器的输出，用于向所述取相器的输出加上一个可调相位值。
7、根据权利要求1所述的检相器，其特征在于还包括：
计算单元，将所述指示预定频率和相位的值分为主要部分和次要部分；
累加器，具有耦合到所述计算单元用于接收所述次要部分的输入和用于累加被所述次要部分指示的相位值的输出；以及
加法器，具有耦合到所述取相器输出的第一输入、耦合到所述累加器输出的第二输入和产生所述取相器输出与所述累加器输出之差的输出，
其中所述数字振荡器被耦合到所述计算单元用于接收所述主要部分。
8、根据权利要求7所述的检相器，其特征在于
其中所述数字振荡器被加以频率为FS的时钟；和
其中所述主要部分规定的数字波形以FS完成L次循环相同的时间量完成K次循环，其K和L均为整数。
9、权利要求8所述的检相器，其特征在于其中所述数字振荡器包括将FS的连续循环与所述正交参考信号的值关联起来的查阅表。
10、根据权利要求1所述检相器，其特征在于其中所述数字振荡器的频率是可调节的。
11、根据权利要求10所述检相器，其特征在于其中所述数字振荡器的相位是可调节的。
12、根据权利要求1所述检相器，其特征在于其中所述数字振荡器的频率和相位是可编程的。
13、一种检相器，其特征在于包括：
输入端，用于接收采样信号，所述采样信号具有一个频率；
数字振荡器，生成具有一预定频率的一个参考信号；
生成装置，耦合到所述输入端和所述数字振荡器，用以生成一个差分信号，其具有指示所述采样信号的频率和所述参考信号的频率之差的一频率；以及
生成指示装置，耦合到所述用于差分信号的装置，用以生成指示所述差分信号的累积相位的值。
14、一种频率合成器，其特征在于包括：
数字检相器，具有用于接收指示期望信号频率的值的第一输入、用于接收反馈信号的第二输入和用于提供指示所述期望信号和所述反馈信号之间相位累积差的数字信号的输出；
DAC(数字-模拟转换器)，具有耦合到所述数字检相器的输出的输入和用于提供模拟输出信号的输出；
VCO(电压可控振荡器)，具有耦合到所述DAC的输出的输入和用于生成周期输出信号的输出；以及
ADC(模拟-数字转换器)，具有耦合到所述VCO的输出的输入和耦合到所述数字检相器第二输入的输出，所述输出用于提供所述反馈信号。
15、根据权利要求14所述的频率合成器，其特征在于还包括串行耦合到所述数字检相器和所述DAC之间的数字环路滤波器。
16、根据权利要求15所述的频率合成器，其特征在于其中所述数字环路滤波器被设计和安排为拒绝寄生频率元件。
17、根据权利要求15所述的频率合成器，其特征在于还包括串行耦合到所述数字环路滤波器和所述DAC之间的西格马-德耳塔调制器。
18、根据权利要求14所述的频率合成器，其特征在于还包括串行耦合到
DAC和VCO之间的模拟滤波器，用于平滑DAC的输出。
19、根据权利要求14所述的频率合成器，与自动化检测设备结合使用，生成周期波形。
20、一种确定周期采样信号和数字参考信号之间的相位误差的方法，其特征在于包括以下步骤：
以一预定频率生成所述数字参考信号；以及
生成指示所述周期采样信号和所述数字参考信号之间累积相位差的一数字相位误差。
21、根据权利要求20所述的方法，其特征在于其中生成所述数字相位误差的步骤包括：
生成具有指示所述采样周期信号的频率和所述数字参考信号的频率之差的数字差分信号；以及
从所述数字差分信号提取一个累积相位信号。
22、一种生成周期信号的方法，其特征在于包括以下步骤：
生成具有已知频率的一个数字参考信号；
生成具有指示所述数字参考信号的频率与一个数字反馈信号的频率之差的数字差分信号；
从所述数字差分信号中提取累积相位信号；
将累积相位信号转变为周期性摸拟信号；以及
将所述模拟周期信号数字化，以产生所述数字反馈信号。
CNB2005100593722A 2004-04-02 2005-03-29 高性能信号的发生 Active CN100481711C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/817,780 2004-04-02
US10/817,780 US7061276B2 (en) 2004-04-02 2004-04-02 Digital phase detector

Publications (2)

Publication Number Publication Date
CN1677844A true CN1677844A (zh) 2005-10-05
CN100481711C CN100481711C (zh) 2009-04-22

Family

ID=34912677

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100593722A Active CN100481711C (zh) 2004-04-02 2005-03-29 高性能信号的发生

Country Status (5)

Country Link
US (2) US7061276B2 (zh)
EP (1) EP1584929A3 (zh)
JP (3) JP2005295544A (zh)
CN (1) CN100481711C (zh)
TW (1) TWI292656B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594751A (zh) * 2011-01-12 2012-07-18 林宗贤 接收器
CN103475363A (zh) * 2013-09-04 2013-12-25 苏州苏尔达信息科技有限公司 一种二元相位比较器数字锁相环电路
CN109324215A (zh) * 2018-09-21 2019-02-12 北京无线电计量测试研究所 一种基于dds的标准相位产生方法和装置
CN111289864A (zh) * 2020-04-02 2020-06-16 全球能源互联网研究院有限公司 一种局部放电高频电流抗干扰检测系统及方法
CN112710890A (zh) * 2020-12-15 2021-04-27 特变电工西安电气科技有限公司 一种单相正弦交流相量实时计算方法及装置

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10215087B4 (de) * 2002-04-05 2004-08-19 Infineon Technologies Ag Verfahren und Vorrichtung zur Phasendetektion
DE102004006995B4 (de) * 2004-02-12 2007-05-31 Infineon Technologies Ag Digitaler Phasenregelkreis für Sub-µ-Technologien
US7340219B2 (en) * 2004-02-24 2008-03-04 Texas Instruments Incorporated Method and system for multisite RF transceiver testing
DE102004032130B4 (de) * 2004-07-01 2010-12-16 Krohne Messtechnik Gmbh Frequenzsynthesizer und Verfahren zum Betrieb eines Frequenzsynthesizers
WO2006111899A2 (en) * 2005-04-18 2006-10-26 Nxp B.V. Circuit arrangement, in particular phase-locked loop, as well as corresponding method
US7635997B1 (en) * 2005-06-29 2009-12-22 Xilinx, Inc. Circuit for and method of changing a frequency in a circuit
US7711328B1 (en) 2005-06-29 2010-05-04 Xilinx, Inc. Method of and circuit for sampling a frequency difference in an integrated circuit
US7173462B1 (en) * 2005-10-27 2007-02-06 Mediatek Inc. Second order delay-locked loop for data recovery
US7847641B2 (en) * 2005-12-15 2010-12-07 International Business Machines Corporation Digital phase and frequency detector
US7443251B2 (en) * 2005-12-15 2008-10-28 International Business Machines Corporation Digital phase and frequency detector
US7345549B2 (en) * 2006-02-28 2008-03-18 Teradyne, Inc. Phase locking on aliased frequencies
US7680227B2 (en) * 2006-03-02 2010-03-16 Broadcom Corporation Method and system for filter calibration using fractional-N frequency synthesized signals
JP4231532B2 (ja) * 2006-06-29 2009-03-04 日本電波工業株式会社 周波数シンセサイザ
GB0622948D0 (en) 2006-11-17 2006-12-27 Zarlink Semiconductor Inc A digital phase locked loop
US7586458B2 (en) * 2007-03-19 2009-09-08 Ahmadreza Rofougaran Method and system for using a transformer for FM transmit and FM receive functionality
DE102007016642B4 (de) * 2007-04-05 2015-12-17 Austriamicrosystems Ag Elektromechanisches System und Verfahren zum Betrieb eines elektromechanischen Systems
KR101341138B1 (ko) * 2007-07-23 2013-12-13 테라다인 인코퍼레이티드 에일리어싱된 주파수에 대한 위상 고정
US20090085674A1 (en) * 2007-09-28 2009-04-02 Ahmadreza Rofougaran Method and system for signal generation via a pll with digital phase detection
US7724096B2 (en) * 2007-09-28 2010-05-25 Broadcom Corporation Method and system for signal generation via a PLL with undersampled feedback
US20090085678A1 (en) * 2007-09-28 2009-04-02 Ahmadreza Rofougaran Method and system for signal generation via a digitally controlled oscillator
EP2192690A4 (en) * 2007-11-12 2010-12-15 Panasonic Corp PLL SWITCHING AND ANGLE SPEED SENSOR THEREWITH
US20090243740A1 (en) * 2008-03-27 2009-10-01 Ahmadreza Rofougaran Method and system for reduced jitter signal generation
US8086190B2 (en) * 2008-03-27 2011-12-27 Broadcom Corporation Method and system for reconfigurable devices for multi-frequency coexistence
US20090243741A1 (en) * 2008-03-27 2009-10-01 Ahmadreza Rofougaran Method and system for processing signals via an oscillator load embedded in an integrated circuit (ic) package
ATE511242T1 (de) * 2008-07-29 2011-06-15 Siemens Ag System, insbesondere zur digitalisierung eines zeit- und wertekontinuierlichen periodischen signals mit einer fest vorgegebenen anzahl an abtastwerten pro periode
KR20120125096A (ko) * 2011-05-06 2012-11-14 삼성전자주식회사 디지털 제어 발진기를 포함하는 위상동기루프 회로
US8862648B2 (en) 2011-05-24 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fast filter calibration apparatus
US8581644B2 (en) 2011-07-28 2013-11-12 Intel Corporation System and method providing bandwidth adjustment in integral path of phase locked loop circuitry
JP2013207737A (ja) * 2012-03-29 2013-10-07 Fujitsu Ltd 位相検出回路、半導体装置及び位相検出方法
JP2015215684A (ja) 2014-05-08 2015-12-03 富士ゼロックス株式会社 情報処理装置及び情報処理プログラム
US9246499B2 (en) * 2014-05-21 2016-01-26 Robert Bosch Gmbh Digital phase lock loop circuit including finite impulse response filtering to reduce aliasing of quantization noise
JP6382342B2 (ja) * 2014-12-08 2018-08-29 古野電気株式会社 基準信号発生装置
US10126884B2 (en) 2014-12-22 2018-11-13 Synaptics Incorporated Asynchronous interference detection in a capacitive sensing system
US9755766B2 (en) * 2015-12-07 2017-09-05 Teradyne, Inc. Front end module for automatic test equipment
DE102016115785A1 (de) 2016-08-25 2018-03-01 Infineon Technologies Ag Integrierte RF-Schaltung mit Möglichkeit zum Testen von Phasenrauschen
JP6862900B2 (ja) * 2017-02-22 2021-04-21 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
US11095295B2 (en) 2018-06-26 2021-08-17 Silicon Laboratories Inc. Spur cancellation for spur measurement
US10659060B2 (en) 2018-09-27 2020-05-19 Silicon Laboratories Inc. Spur cancellation with adaptive frequency tracking
US10680622B2 (en) * 2018-09-27 2020-06-09 Silicon Laboratories Inc. Spur canceller with multiplier-less correlator
US10819353B1 (en) 2019-10-04 2020-10-27 Silicon Laboratories Inc. Spur cancellation in a PLL system with an automatically updated target spur frequency
US11038521B1 (en) 2020-02-28 2021-06-15 Silicon Laboratories Inc. Spur and quantization noise cancellation for PLLS with non-linear phase detection
US11316522B2 (en) 2020-06-15 2022-04-26 Silicon Laboratories Inc. Correction for period error in a reference clock signal
CN113406453B (zh) * 2021-06-30 2023-06-23 平顶山学院 一种基于mcu的prpd/prps图谱数据处理方法及检测装置
US11563444B1 (en) 2021-09-09 2023-01-24 Textron Systems Corporation Suppressing spurious signals in direct-digital synthesizers
KR20230039135A (ko) * 2021-09-13 2023-03-21 삼성전자주식회사 패턴 생성기 및 이를 포함하는 내장 자체 시험 장치
CN114430262B (zh) * 2022-01-14 2023-03-28 中星联华科技（北京）有限公司 适用于码型发生器的相位调节装置、系统及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090145A (en) * 1969-03-24 1978-05-16 Webb Joseph A Digital quadrature demodulator
US4156204A (en) * 1976-06-03 1979-05-22 Motorola, Inc. Voltage controlled oscillator with frequency and phase control loop
US5444420A (en) * 1994-09-29 1995-08-22 Harris Corporation Numerically controlled phase lock loop synthesizer/modulator and method
KR100217361B1 (ko) * 1997-06-30 1999-09-01 김영환 Vsb 디지털 복조기
CN1178485C (zh) * 1997-10-31 2004-12-01 汤姆森许可公司 高清晰度电视残留边带接收机
AU5933000A (en) * 1999-07-16 2001-02-05 Thomson Licensing S.A. Selective gain adjustement to aid carrier acquisition in a high definition television receiver
US6252464B1 (en) * 1999-10-06 2001-06-26 Cubic Defense Systems, Inc. Numerically-controlled nyquist-boundary hopping frequency synthesizer
US6807134B2 (en) * 1999-12-28 2004-10-19 Matsushita Electric Industrial Co., Ltd. Asymmetry detection apparatus, jitter detection apparatus, and recording/reproduction apparatus
US6603362B2 (en) * 2000-03-14 2003-08-05 Intersil Americas Inc. Subsampling digitizer-based frequency synthesizer
DE10205044A1 (de) * 2002-02-07 2003-08-21 Philips Intellectual Property Digitaler Phase Locked Loop

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594751A (zh) * 2011-01-12 2012-07-18 林宗贤 接收器
CN103475363A (zh) * 2013-09-04 2013-12-25 苏州苏尔达信息科技有限公司 一种二元相位比较器数字锁相环电路
CN109324215A (zh) * 2018-09-21 2019-02-12 北京无线电计量测试研究所 一种基于dds的标准相位产生方法和装置
CN109324215B (zh) * 2018-09-21 2022-04-19 北京无线电计量测试研究所 一种基于dds的标准相位产生方法和装置
CN111289864A (zh) * 2020-04-02 2020-06-16 全球能源互联网研究院有限公司 一种局部放电高频电流抗干扰检测系统及方法
CN112710890A (zh) * 2020-12-15 2021-04-27 特变电工西安电气科技有限公司 一种单相正弦交流相量实时计算方法及装置
CN112710890B (zh) * 2020-12-15 2024-02-27 特变电工西安电气科技有限公司 一种单相正弦交流相量实时计算方法及装置

Also Published As

Publication number Publication date
EP1584929A2 (en) 2005-10-12
US20050218997A1 (en) 2005-10-06
JP5165712B2 (ja) 2013-03-21
US7432751B2 (en) 2008-10-07
CN100481711C (zh) 2009-04-22
JP2010141933A (ja) 2010-06-24
TW200534590A (en) 2005-10-16
JP5154594B2 (ja) 2013-02-27
EP1584929A3 (en) 2006-10-04
US7061276B2 (en) 2006-06-13
JP2005295544A (ja) 2005-10-20
US20060202733A1 (en) 2006-09-14
JP2010161797A (ja) 2010-07-22
TWI292656B (en) 2008-01-11

Similar Documents

Publication Publication Date Title
CN1677844A (zh) 高性能信号的发生
WO2017219463A1 (en) Skew detection and correction in time-interleaved analog-to-digital converters
US11855649B2 (en) Spur cancellation for spur measurement
CN115127534B (zh) 一种基于载波调制的石英陀螺正弦波相位检测补偿方法
CN101765974B (zh) 混叠频率的锁相
KR20000067931A (ko) 코히런트 샘플링 디지타이저 시스템
US9685964B1 (en) Fast-locking frequency synthesizer
Gasior et al. Improving FFT frequency measurement resolution by parabolic and gaussian interpolation
US11740270B2 (en) Pattern generator and built-in-self test device including the same
Leitner et al. Design techniques for direct digital synthesis circuits with improved frequency accuracy over wide frequency ranges
Tang et al. A suppressing method for spur caused by amplitude quantization in DDS
CN103095297B (zh) 直接数字频率合成器产生精准频率的方法
Kramer et al. Extra high precision digital phase recorder
Shan et al. Design and implementation of a FPGA-based direct digital synthesizer
Grama et al. Direct digital frequency synthesis implemented on a FPGA chip
Bilgin et al. Low cost laboratory type signal generator using DDS method
Zhang et al. High-order DDFS applied in simulated high-dynamic GNSS signal synthesis
CN105302225B (zh) 一种模拟雷达回波中频信号的产生方法
CN102045078B (zh) 一种基于fpga的软件接收机系统及实现方法
CN101882921A (zh) 一键测试数字环路滤波器环路带宽的方法
RU2256928C2 (ru) Способ измерения нестабильности частоты и устройство для его осуществления
Janiszewski et al. Precision and performance of numerically controlled oscillators with hybrid function generators
CN104459521A (zh) 基于存储器的片内△∑模拟激励生成方法中比特流的选择方法
CN117347711A (zh) 基于互相关计算的高速高精度闭环频率测量方法及系统
Sheng et al. Development of offset frequency generator based on programmable modulus DDS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant