CN1679158A - 从其上移去层之后的包括缓冲层的晶片的机械再循环 - Google Patents

从其上移去层之后的包括缓冲层的晶片的机械再循环 Download PDF

Info

Publication number
CN1679158A
CN1679158A CNA038200538A CN03820053A CN1679158A CN 1679158 A CN1679158 A CN 1679158A CN A038200538 A CNA038200538 A CN A038200538A CN 03820053 A CN03820053 A CN 03820053A CN 1679158 A CN1679158 A CN 1679158A
Authority
CN
China
Prior art keywords
layer
donor wafer
recirculation
buffer structure
remove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038200538A
Other languages
English (en)
Other versions
CN100557785C (zh
Inventor
B·吉斯兰
C·奥伦特
B·奥斯特努德
Y·勒瓦扬
T·阿卡苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0210588A external-priority patent/FR2843827B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1679158A publication Critical patent/CN1679158A/zh
Application granted granted Critical
Publication of CN100557785C publication Critical patent/CN100557785C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

提供一种在移去至少一个有用层之后再循环施主晶片(10)的方法，该施主晶片(10)依次包括衬底(1)、缓冲结构(I)和移去之前的有用层。该方法包括采用机械手段除去发生移去的一侧上的施主晶片(10)的一部分，从而在除去物质之后，保留至少一部分缓冲结构(I)，这部分缓冲结构(I)能在后来的有用层移去期间被再用作至少一部分缓冲结构(I)。本文献还涉及：a)从根据本发明能再循环的施主晶片(10)上除去薄层的方法；b)根据本发明可以再循环的施主晶片(10)。

Description

从其上移去层之后的包括缓冲层的晶片的机械再循环
技术领域
本发明涉及一种在从施主晶片向接收衬底转换薄半导体层之后的包括缓冲层的施主晶片的再循环。
背景技术
术语“缓冲层”一般指的是在第一晶体结构(如衬底)和具有材料的改性(如结构的或化学计量的性能或原子表面再复合性能)的最初功能的第二晶体结构之间的过渡层。
在缓冲层的特殊情况下，后者可以获得第二晶体结构，其晶格参数基本上与衬底不同。
为此，缓冲层可具有随着厚度逐渐改变的成分，缓冲层的成分的逐渐改变与其晶格参数的逐渐改变直接相关。
还可以具有更复杂的形式，如随着可变比率的成分变化，成分中的比率的标记倒置或不连续跳跃，可能连同用于含有缺陷的恒定成分层。
然后说明变质(缓冲)层或变质实施例，如异质外延(metamorphicepitaxy)。
在缓冲层上产生的层或叠加层可以从施主晶片移去，以便转移给接收衬底，从而制造特殊结构。
转移形成在缓冲层上的薄层的主要应用之一涉及应变硅层的形成。
如果界面上的其晶格参数分别大于或小于其标称晶格参数，则由张力或压缩力上的“应变”的材料构成层。
否则，如果后者基本上接近于其标称晶格参数，则可以说层由“松弛”材料构成，标称晶格参数是以其体积形式平衡的材料的晶格参数。
当层由张力应变的硅构成时，可以明显提高某些性能，如材料的电子迁移率。
其它材料，例如SiGe也基本上可以进行同样的转移操作。
这种层向接收衬底上的转移，特别是通过被称为智能剥离(Smart-cut)的工艺是本领域技术人员熟知的，可以制造如SOI(绝缘体上半导体)结构等结构。
例如，在移去松弛SiGe的层之后，然后获得的结构可用作生长硅的支架。
由于SiGe的标称晶格参数(取决于锗含量)大于硅的标称晶格参数，因此在获得的SGOI(绝缘体上硅锗)伪衬底上生长硅可以提供张力应变的硅层。
作为示例，这种工艺的例子在由L.J.Huang等人发布的IBM文献(“SiGe-On-Insulator prepared by wafer bonding and layer transfer forhigh-performance field transistor”，应用物理文摘，2001年2月26日，第78卷，第9号)中有介绍，其中提出了制造Si/SGOI结构的方法。
在文献US2002/007481中给出了这种的工艺的另一个例子。
变质生长(metamorphic growth)的其它应用也是可行的，特别是例III-V族的半导体。
这样，晶体管通常是使用GaAs基或InP基技术制造的。
关于电子性能，InP具有优于GaAs的实质优点，特别是，InP层和InGaAs或InAlAs层的组合可以提高电子迁移率。
然而，市场销售的使用InP技术的元件的能力与GaAs技术相比受到限制，特别是在价格、可用性、机械脆弱性和体衬底的尺寸(与GaAs的6英寸相比，InP的最大直径一般为4英寸，)方面。
解决这个问题的方案好像参照接收衬底发现了，通过在GaAs衬底上的缓冲层的异质外延除去和获得InP层。
某些移去工艺，如“回刻蚀”型的工艺，则导致在移去期间破坏了衬底的剩余部分和缓冲层。
在有些其它移去工艺中，如智能剥离(Smart-cut)工艺中，衬底被再循环，但是缓冲层损失了。
然而，变质制造技术是复杂的。
因此优化和制造这种缓冲层可能包括冗长、难度和昂贵的操作。
此外，由于成分变化产生的内部应力可能引起出现高比例的晶体缺陷，如位错和点缺陷。
特别是通过增加晶格参数变化的厚度，可以使这些内部应力以及产生的缺陷最少。
主要原因是制造的缓冲层通常很厚，其典型厚度在一微米到几微米范围内。
然而，经济和技术限制限制了缓冲层的一些主要性能，如其厚度或一定的结构复杂性。
对于所有这些原因，希望在衬底的每个再循环之后完全避免形成缓冲层。
发明内容
根据第一方案，本发明通过提供一种在已经移去选自半导体材料的材料的至少一个有用层之后再循环施主晶片的方法而趋于实现这个目的，其中施主晶片依次包括衬底，缓冲结构和移去之前的有用层，该方法包括在进行移去的施主晶片的一侧上除去物质，其特征在于除去物质包括采用机械手段，在除去物质之后，保留缓冲结构的至少一部分，这个至少一部分缓冲结构在后来的有用层移去期间能够作为缓冲结构而被再利用。
根据第二方案，本发明提供一种从施主晶片上移去有用层以便转移到接收衬底上的方法，其特征在于该方法包括：
(a)将施主晶片粘接到接收衬底上；
(b)从施主晶片上卸下粘接到接收衬底上的有用层；
(c)根据所述再循环方法而再循环施主晶片。
根据第三方案，本发明提供一种循环地从施主晶片移去有用层的方法，其特征在于该方法包括移去有用层的几个步骤，这些步骤各遵守所述的移去方法。
根据第四方案，本发明提供一种所述的循环移去方法或所述的移去方法的应用，用于制造包括接收衬底和有用层的结构，该有用层包括至少一种下列材料：SiGe、应变Si、Ge、属于III-V族的合金、其成分分别选自可能的(Al、Ga、In)-(N、P、As)组合。
根据第五方案，本发明提供一种施主晶片，该施主晶片具有通过移去而输送的有用层，并能根据所述再循环方法进行再循环，其特征在于依次包括衬底和缓冲结构的其余部分。
附图说明
在阅读了下面通过非限制性的例子和参照附图的操作其优选方法的详细说明之后将使本发明的其它方案、目的和优点更显然，其中：
图1表示根据现有技术的施主晶片；
图2表示移去之后的施主晶片；
图3表示第一再循环步骤之后的施主晶片；
图4表示根据本发明的方法的几个步骤，依次包括从施主晶片移去薄层和移去之后施主晶片的再循环。
具体实施方式
本发明的主要目的在于在从晶片移去至少一个有用层以便将这个有用层集成到半导体结构中之后对晶片的再循环，该晶片包括缓冲结构(即作为缓冲层的任何结构)，该再循环包括缓冲结构的至少部分恢复，以便它可以在后来的移去工艺中被再利用。
因此所述再循环操作必须包括不损害至少部分缓冲结构的合适处理。
实际上，缓冲结构通常包含晶体缺陷，如位错，当给其输送能量时，这些缺陷可能按照主要方式传播和增加尺寸，这种能量将从热处理、化学工艺或机械工艺提供。
例如，如果在350°、450°或550°的温度下处理SiGe的缓冲结构，则结构状态相对于被选温度而变化(例如参见Re等人在晶体生长文摘、第227-228卷、749-755页、2001年7月发表的文献“Structuralcharacterization and stability of Si1-xGex/Si(100)heterostructures grown bymolecular beam epitaxy”)。随着温度增加，缓冲结构将在平滑平面内通过松弛它们、堆叠缺陷或其它结构松弛型而减小其内部应力。这将在具有将要形成的有用层的界面处产生一些新的难度。而主要的是保持被限制在缓冲结构中的这些内部应力。
则再循环必须按照如下方式进行，利用用于再循环的合适装置，以便防止和限制缓冲结构内部的这些晶体应力的延伸，这些应力的延伸将破坏其性能和由此破坏形成在其上的有用层的性能。
有利地，具有这样一种晶体结构：它是基本上松弛的和/或在表面上没有明显数量的结构缺陷。
“缓冲层”是在本文献中在前面已经一般地限定过的。
有利地，缓冲层被包含于缓冲结构中并具有下列两个功能的至少一个功能：
1、减少上面层中的缺陷密度；
2、使具有不同晶格参数的两个晶体结构的晶格参数相匹配。
关于缓冲层的第二功能，后者是两个结构之间的中间层，并且在其表面之一的周围具有基本上与第一结构相同的第一晶格参数，在其另一个表面周围具有基本上与第二结构相同的第二晶格参数。
在本文献的其余部分中，所述的缓冲层或缓冲结构将一般符合这个后一种缓冲层。
然而，本发明还涉及在最一般方式中的在本文献中所限定的任何缓冲层或任何缓冲结构。
此外，将在下面介绍根据本发明的方法的例子，包括通过移去操作而再循环有用层的施主晶片，施主晶片开始包括支撑衬底和缓冲结构。
参见图1，在公知的现有技术中包括的施主晶片10(通过移去操作而施加薄层)由支撑衬底1和缓冲结构I构成。
在本发明中这个施主晶片10的应用是从缓冲结构I的部分4和/或从形成在缓冲结构I表面上的覆盖层的至少一部分(图1中未示出)移去有用层，以便将其集成到如SOI结构等结构中。
施主晶片10的支撑衬底1包括在其与缓冲结构I的界面处具有第一晶格参数的至少一个半导体层。
在特殊结构中，支撑衬底1由具有第一晶格参数的一个半导体构成。
在缓冲结构I的第一结构中，后者由缓冲层2构成。
在这种情况下，位于支撑衬底1上的缓冲层2可以在其表面上赋予基本上不同于衬底1的第一晶格参数的第二晶格参数，由此在相同施主晶片10中具有分别有不同晶格参数的两层1和4。
此外，在有些应用中，缓冲层2可以用于覆盖层以便防止后者含有高缺陷密度和/或经受明显应力。
此外。在有些应用中，缓冲层2可以用于覆盖层以便具有良好的表面条件。
一般情况下，缓冲层2具有随着厚度逐渐改变的晶格参数，从而在两个晶格参数之间建立过渡。
这种层一般被称为变质层。
晶格参数的这种逐渐变化可以在缓冲层2的厚度内部连续产生。
或者，可以“分级”进行，每级是具有不同于下级的基本上恒定晶格参数的薄层，以便一级一级地分立地改变晶格参数。
还可以具有更复杂的形式，如随着可变率、比率的标记倒置或成分中的不连续跳跃，成分进行变化。
通过按照逐渐方式从衬底1开始增加未包含于衬底1中的至少一种原子元素的浓度，有利地发现缓冲层2中的晶格参数的变化。
这样，例如，在由一元材料构成的衬底1上制造的缓冲层2可以由二元、三元、四元或更高的材料构成。
这样，例如，在由二元材料构成的衬底1上制造的缓冲层2可以由三元、四元或更高的材料构成。
通过例如利用外延法、使用公知的技术如CVD和MBE(“化学汽相淀积”和“分子束外延”的简称)在支撑衬底1上生长，有利地制造缓冲层2。
一般情况下，缓冲层2可以通过其它公知方法制造，以便例如获得由各种原子元素的合金构成的缓冲层2。
修整缓冲层2下面的衬底1表面的次要步骤例如通过CMP抛光可以进行缓冲层2的制造。
在缓冲结构I的第二结构中，并参照图1，缓冲结构I由缓冲层2(基本上与第一结构的相同)和附加层4构成。
附加层4可以位于衬底1和缓冲层2之间，或者在缓冲层2上，如图1所示。
在第一种特殊情况下，附加层4可以构成第二缓冲层，如限制缺陷的缓冲层，由此提高了在缓冲结构I上制造的层的结晶度质量。
这种附加层4由优选具有恒定材料成分的半导体构成。
要制造的这种缓冲层4的厚度和成分的选择对于实现这种性能是特别重要的关键所在。
这样，例如，外延生长层中的结构缺陷通常在这层的厚度内部逐渐减少。
在第二种特殊情况下，附加层4位于缓冲层2上并用作缓冲层2的上面层。
这样，可以固定第二晶格参数。
在第三种特殊情况下，附加层4位于缓冲层1上并在将要在施主晶片10上进行的移去操作中起作用，如在其水平面上进行的移去操作。
附加层还可具有几种功能，如选自这些后三种特殊情况的功能。
在有利的结构中，附加层4位于缓冲层2上并具有不同于衬底1的第一晶格参数的第二晶格参数。
在这后种结构的特殊情况下，附加层4由通过缓冲层2松弛的材料构成，并具有第二晶格参数。
例如利用CVD或MBE的外延生长，通过在缓冲层2上生长可以有利地制造附加层4。
在第一实施例中，附加层4的生长原位地直接与下面的缓冲层2的形成连续进行，在这种情况下后者有利地通过层生长来形成。
在第二实施例中，附加层4的生长是在例如通过CMP抛光、热处理或其它平滑技术修整下面的缓冲层2的表面的次要步骤之后进行的，从而缓冲层2中包含的位错和其它缺陷不会传播，不会增加尺寸和不会增加任何滑面、堆叠缺陷或可能降低由此形成的最终缓冲结构I的质量的其它缺陷。
根据下面的一种主要方式执行从施主晶片10移去有用层的操作：
(1)将要移去的有用层是附加层4的一部分。
(2)将要移去的有用层是预先形成在缓冲结构I上的覆盖层(图1中未示出)的一部分，所述覆盖层例如是通过外延生长形成的并可能是通过修整缓冲结构I的表面而进行的。
施主晶片10则用作用于生长覆盖层的衬底。
后者可以包括一个或多个薄层，这取决于所希望使用的移去方式。
此外，有利地，其具有基本上与缓冲结构I的自由面的松弛材料的晶格参数相同的晶格参数，如相同材料的层，或者具有在张力或压缩力中应变的所有或部分其晶体结构的其它材料，或者这两种类型的材料的组合。
在施主晶片10的特殊实施例中，一个或多个中间层插在缓冲结构I和覆盖层之间。这种情况下，这个或这些中间层不移走。
(3)要移去的有用层是附加层4的一部分和覆盖层(按照基本上与第二种移去方式中所述的方式相同的方式形成的)。
无论选择哪种移去方式，参照图2，在移去之后和在大多数情况下，突起部分7a和/或粗糙部分7b出现在剩余施主晶片10的移去表面上。
“浮雕一样(in relief)”的这个移去表面属于位于缓冲层2上方的后移去层7。
这个后移去层7由所有的或部分层4构成，可能是一个或多个中间层和可能是覆盖层的一部分，这取决于选自三种前述移去方式的移去方式。
出现在后移去层7表面上的浮雕一样的部分7a和7b主要取决于移去方式和在移去操作期间使用的技术。
·这样，例如，在工业上目前使用的移去方式是移去不是位于施主晶片10的整个表面上的有用层，而是只是移去有用层的一部分(一般主要是中心部分)，在施主晶片10的表面上留下突起部分，如参照标记7a所表示的。这些突起部分一般是整体的，并且位于施主晶片10的表面的周边上，所有突起部分在商业上被公知为“移去环(taking-offring)”。
·这样，例如，公知的移去技术如我们在将来和以后在本文献中研究的那些技术，如前面已经提到的智能剥离(Smart-cut)技术，有时产生表面粗糙度，如移去表面上的参考标记7b所表示的。
一旦进行移去操作，为了回收施主晶片10，进行根据本发明的再循环操作。
根据本发明的再循环操作的第一步骤是至少除去浮雕部分7a和7b(如图2所示)。
执行根据本发明的这个除去物质操作，以便在除去之后，留下缓冲结构I的至少一部分，这部分能在新的有用层的后来的移去操作期间被再利用。
在除去物质之后，再循环缓冲结构I的其余部分，这与现有技术公知的在循环不一样。
在再循环的并涉及所述移去的第二方式(2)的第一种特殊情况下，有利地选择覆盖层的厚度，从而在移去操作之后，覆盖层的其余部分(后移去层7)通过用于除去物质的标准机械手段被除去，如抛光装置或CMP，而不从安全缓冲结构I除去物质，由此保持整个缓冲结构I。
在再循环期间通过标准机械手段如抛光等除去的材料的厚度通常为2微米左右，即使目前发展成功地达到了1微米左右。
在再循环的和涉及所述第二种移去方式(2)的第二种特殊情况下，有利地选择覆盖层和附加层4的厚度，从而在移去操作之后，覆盖层的其余部分(后移去层7)和至少一部分附加层4可以通过用于除去物质的标准机械手段而除去，例如抛光装置或CMP，而不需要从安全缓冲层2除去物质，由此保持整个缓冲层2。
除去物质包括使用用于机械攻击物质的装置的操作，如抛光或研磨。
通常使用的抛光技术包括在抛光头和能围绕驱动轴旋转的抛光板之间放置施主板10。
抛光头和抛光板的各个主表面基本上是平行的。
施加于抛光头的力对着板的上表面给施主晶片10加压。
施主晶片10相对于板的旋转运动在施主晶片10的一个表面上产生摩擦力，由此抛光这个面。
在优选方式中，带有施主晶片10的抛光头在抛光板的上表面上沿着为了使抛光尽可能地均匀而确定的路径运动。这个运动例如可以是沿着特殊轴来回平移或者是螺旋运动。
抛光板有利地涂上织构材料或纤维。
可以有利地注入使板在施主晶片上的摩擦作用润滑的抛光液。
可在抛光之后进行一般利用注入的去离子水的晶片表面的后抛光清洗。
可以在抛光和清洗之间进行后抛光漂洗操作，该操作一般利用包括注入的合适的表面活性剂的溶液。表面活性剂的主要功能是使残余颗粒尽可能地在漂洗液中分散，这些颗粒可能继续侵蚀切片的表面，由此减少表面上的沉积物，并允许除去它们。
有利地注入这些溶液之一，以便湿润覆盖板的纤维，由此在施主晶片10的整个表面上尽可能好地分布溶液。
在板的第一实施例中，抛光、漂洗和清洗的所述板功能只由一个板来实现。
然而，为了提高整个方法的生产性，将优选具有几个板的装置：
在板的第二实施例中，抛光功能由抛光板实现，漂洗和清洗功能由被称为漂洗/清洗板的一个板来实现。不将抛光从漂洗/清洗耦合的这个实施例通过使用用于漂洗的板而提高了漂洗质量，其中用于漂洗的板完全没有保持固定在板上的任何特殊残余物。
在板的第三实施例中，抛光板、漂洗板和清洗板是分开的板。相对于第二实施例而言，不将漂洗与清洗耦合的本实施例通过使用用于清洗的板而提高了切片表面的最终清洁度，其中用于倾斜的板完全没有保持固定到板上的任何特殊残余物。
除了抛光之外，可以包括研磨剂颗粒如硅石颗粒，以便提高物质的研磨性。
除了抛光之外，还可以包括化学剂，以便伴随着利用化学刻蚀通过抛光板操作的机械攻击。
在从施主晶片10除去物质的有利操作方式中，进行还称为CMP的化学-机械平坦化，其原理是将抛光板的抛光表面与包括研磨剂颗粒和化学刻蚀剂的抛光液放在一起。
除了机械抛光之外，通过使用刻蚀剂和借助研磨颗粒的化学研磨剂，抛光液结合用于施主晶片10的要抛光的表面的化学刻蚀。
这里，除去物质操作可以在施主晶片10的被抛光表面的漂洗和/或清洗之后进行。
应该指出的是，在有些情况下，漂洗不仅是快速除去抛光的残余物和研磨剂颗粒，而且是关于抛光的化学作用。
这是因为，如果在抛光期间使用的化学刻蚀剂具有碱性pH值，通过给抛光液添加一般酸性表面活性剂，可以促进快速停止抛光液的化学作用。
对于某些半导体，如硅，化学作用比机械作用(在抛光这种半导体的表面时使用的研磨剂颗粒很小)更占优势。
因此这种利用酸性表面活性剂的漂洗可以明显地停止抛光作用并控制它对切片的影响，尤其是在最后段落中提到的材料。因此，可以确保后抛光厚度和可再现性。
这样，可以控制抛光的停止，并因此更精确地控制除去的厚度。
此外，进一步注入漂洗液是优选的：注入的太快导致抛光液的pH值的快速下降，在半导体的有些情况下，如硅，这种注入通过聚集而具有增加研磨剂颗粒的尺寸的效果，因此将其暴露以研磨这些较大颗粒结块导致的损伤。
这里，在要进行平坦化的层至少部分地包括硅的情况下，提出平坦化层的操作应用的例子。
适合于抛光硅的溶液一般是具有pH为7和10之间的碱性溶液，优选在8和10之间，优选具有含氮的碱的化学试剂，如氨。
研磨剂颗粒优选是硅石分子，其尺寸大约为十分之一微米。
如果决定漂洗，将使用具有优选在3和5之间或者甚至在4左右的pH值的表面活性剂，并具有接近于0.1％的CMC(临界胶束浓度)。
漂洗步骤的时间有利地是抛光时间的大约50％。
这些机械或化学机械手段在用于控制被除去的物质的质量的本发明范围内是特别有利的，以便允许缓冲结构I的至少一部分保存下来。
然而，一般情况下，从施主晶片10除去物质可包括操作侵蚀物质的所有机械手段，例如，研磨或用原子物质进行轰击。
这种物质的除去可以通过热处理来进行，以便进一步使被除去的表面平滑化和/或除去突起部分7a或粗糙部分7b。
例如，热处理可以如在文献US 6596610中所公开的那样进行操作，其中这种突起部分7a和粗糙部分7b是通过热处理除去的。在缓冲结构上的覆盖层上进行移去的情况下有利地执行这种技术，从而这个热处理主要作用在这个覆盖层上，而不作用在缓冲结构I上，保持后者以增加内部缺陷。
因此采用下面物质除去方式之一：
(a)除去至少包括浮雕部分7a和7b的后移去层7的部分；或者
(b)除去所有的后移去层7；或者
(c)除去所有后移取部分7和部分缓冲层2。
如果后移去层7包括一部分原始的覆盖层，则物质除去方式(a)优选包括完全移去这个覆盖层部分。
参见图3，在物质除去之后保留下来的原始缓冲结构的一部分用I’表示。
它包括：
-当采用物质除去方式(a)时和当后者不包括移去附加层4的任何部分时的整个原始缓冲结构I；或
-当采用物质除去方式(a)时和后者包括移去附加层4的一部分时的缓冲层2和部分附加层4；或
-当采用物质除去方式(b)时的缓冲层2；或
-当采用物质除去方式(c)时的缓冲层2的一部分。
第二再循环步骤包括：在涉及物质除去的第一再循环步骤之后，重新形成在第一步骤期间除去的层的至少一些层。
首先，在某些情况下，优选修整在第一再循环步骤期间进行了物质除去的施主晶片10的表面，以便除去可能在物质除去期间出现的任何粗糙物。
为此，例如，将使用热处理，使缓冲结构I中包含的位错和其它缺陷不能传播，不能增加尺寸和不产生任何切滑面或堆叠缺陷，如上所述。
第二步骤则包括：当在第一再循环步骤期间除去了原始缓冲结构I的一部分时，从剩余的缓冲结构I’恢复缓冲结构I。
有利地，缓冲结构I的恢复是这样的：一旦形成，后者基本上与原始缓冲结构I相同。
然而，在特殊实施例中，可以稍微改变某些制造参数，以便获得稍微不同于原始缓冲结构的缓冲结构I。例如，将稍微改变材料中的某些化合物的浓度。
在第一再循环步骤期间切掉原始缓冲层2时，恢复缓冲结构I包括重新形成缓冲层2的被除去部分。
在第一再循环步骤期间切掉原始附加层4时，恢复缓冲结构I包括重新形成所有或部分附加层4。
在这种情况下，可以制造具有基本上与原始厚度相同或者基本上不同于原始厚度的附加层4。
一旦恢复了缓冲结构I，可以在其上方形成覆盖层，该覆盖层将至少部分地包括将要被除去的新的有用层，并且可能在缓冲结构I和覆盖层之间有一个或多个中间层。
可能在这个第二再循环步骤期间形成的层有利地通过在它们的各个下面层上进行层生长而制造，例如通过CVD或MBE外延生长。
在第一种情况下，这些层I和5的至少之一直接原位地与下面的生长支架的形成连续地形成，在这种情况下后者也是有利地通过层生长形成的。
在第二种情况下，例如通过CMP抛光、热处理或其它平滑化技术，在修整下面的生长支架的表面的次要步骤之后，生长这些层的至少之一，使得缓冲结构I中所包含的位错和其它缺陷不传播、不增加尺寸和部产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
这样，除了由本领域技术人员所希望的和进行的修改之外，最终获得了基本上与原始相同的施主晶片10，就是说，图1所示的施主晶片10。
通过这种方式获得的施主晶片10包括至少一部分原始缓冲结构I，因此包括至少一部分原始缓冲层2，这使得避免其完整、冗长和昂贵的再形成，如在公知再循环方法中的情况那样。
参照图4a-4f，其中示出了根据本发明的从施主晶片10移去薄层和在移去之后再循环施主晶片10的方法的各个步骤，该方法采用了具有基本上与参照图1所述的层结构相同的层结构的施主晶片10，因此包括衬底1和缓冲结构I，如图4a所示。
在根据本发明的这个典型方法中，覆盖层5已经添加在缓冲结构I的上方。
在这种方法期间执行的除去操作将涉及覆盖层5的移去和部分的缓冲结构I的移去。
利用相同的方式和在施主晶片10的其它结构中，可能存在几个覆盖层并且移去操作可能涉及覆盖层和可能部分的缓冲结构I，或者可能不存在覆盖层，则移去操作将只涉及部分缓冲结构I。
这两层I和5有利地根据公知技术通过外延生长例如通过CVD和MBE形成。
在第一种情况下，这些层的至少之一原位地直接与下面生长支架的形成连续地形成，在这种情况下后者也是有利地通过层生长而形成的。
在第二种情况下，例如通过CMP抛光、热处理或其它平滑化技术，在修整下面的生长支架的表面的次要步骤之后，生长这些层的至少之一，使得缓冲结构I中所包含的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
移去薄层的方法示于图4b和4c中。
本发明的第一优选移去步骤包括：在施主层10中产生脆弱区，以便在这个脆弱区中进行后来的卸去操作，并由此分开所希望的有用层。
可操作产生这种脆弱区的几种技术如下：
第一种技术，被称为智能剥离(Smart-cut)，这是本领域技术人员公知的(其说明可以在覆盖用于还原晶片技术的大量文章中找到)，包括：在其第一步骤中，为了通过这种方式产生脆弱区，而用特殊能量注入原子物质(如氢离子)。
第二种技术是：通过吸收至少一个多孔层而形成脆弱区，如在文献EP-A-0849788中所述的。
在衬底1上产生根据这两种技术之一有利地形成的脆弱区。
-在缓冲结构I的缓冲层中；或
-在缓冲层和缓冲结构I的任何松弛层之间；或
-在缓冲结构I的任何松弛层中；或
-在缓冲结构I和覆盖层5之间；或
-如果后者足够厚，在覆盖层5中；这是由堆叠层构成的覆盖层5的特殊情况。
参照图4b，涉及移去薄层的第二步骤是将接收衬底6固定到覆盖层5的表面上。
接收衬底6形成机械支架，它是刚性的足以支撑将从施主晶片10除去的覆盖层5，并且保护它不受来自外部的任何机械应力的影响。
这个接收衬底6例如可以由硅或石英或其它类型的材料构成。
通过将接收衬底6紧密接触覆盖层5而放置和通过将其粘接在其上，而固定接收衬底6，其中在衬底6和覆盖层5之间有利地进行分子粘接。
这种粘接技术连同改型一起特别地在由Q.Y.Tong，U.Gsele和Wiley发表的题目为“Semiconductor Wafer Bonding”(科学技术，Interscience Technology)的文献中有介绍。
如果需要的话，粘接可以伴随着要粘接的各个表面的适当的预处理和/或供给热能和/或供给附加粘接剂。
这样，例如，在粘接期间或者刚刚在粘接之后进行的热处理可以使粘接的接点硬化。
粘接还可以通过插在覆盖层5和接收衬底6之间的特别地具有高分子粘接能力的粘接层如硅石来控制。
有利地，形成接收衬底6的粘接面的材料和/或可能形成的粘接层的材料是电绝缘的，以便由移去的层制造SOI结构，则SOI结构的半导体层是被转移的有用层5。
一旦粘接了接收衬底6，通过卸去它而在预先形成的脆弱区中移去一部分施主晶片10。
在所述第一种技术(智能剥离)的情况下，在第二步骤中，对注入区(形成脆弱区)进行热和/或机械处理，或者其它供给能量，以便在脆弱其拆卸它。
在所述第二种技术的情况下，对脆弱层进行机械处理或其它供给能量，以便在脆弱层拆卸它。
根据这两种技术之一在脆弱区的拆卸，例如，可以除去大部分晶片10，以便获得可能包括剩余缓冲结构I、覆盖层5、任何粘接层和接收衬底6的结构。
然后，例如利用化学-机械抛光CMP、刻蚀或热处理，在除去的层上有利地进行修整形成的结构的表面的步骤，以便除去任何表面粗糙度、厚度上的不均匀性和/或不希望的层。
后移去层7’形成位于移去操作之后留下来的衬底1上方的施主晶片10的一部分，形成施主晶片10’的这个整个晶片将被发送用于再循环，以便后来在其它层移去期间被再利用。
再循环步骤示于图4d、4e和4f中。
参照图4d，第一再循环步骤对应后移去层7’的除去部分。
执行根据前面已经介绍过的技术之一进行的机械或化学机械研磨或刻蚀操作，以便除去后移去层7’的一部分。
也可以操作用于通过各种机械手段除去物质的几种技术，特别是，如果后移去层7’包括几个不同的原始层(例如覆盖层5的一部分和缓冲结构I的一部分)，例如，通过CMP进行研磨和通过随后的简单抛光。
这种物质的机械侵蚀可以先进行和/或在表面处理之后进行，如化学刻蚀、热处理或平滑化，使得缓冲结构I中包含的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
在所有情况下，在这个第一再循环步骤结束时，参照图4d，至少一部分缓冲结构I’保留下来。
参照图4e和4f，第二再循环步骤对应与移去之前存在的那些层基本相同的层的恢复，并分别形成缓冲结构I和覆盖层5的任何缺少部分。
通过根据基本上与前面详细说明的那些技术之一相同的技术形成层，有利地恢复这些层。
在第一种情况下，这些层的至少之一原位地直接与下面生长支架的形成连续地生长，在这种情况下后者也是有利地通过层生长而形成的。
在第二种情况下，例如通过CMP抛光、热处理或其它平滑化技术，在修整下面的生长支架的表面的次要步骤之后，生长这四层的至少之一，使得缓冲结构I中所包含的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构I的质量下降的其它缺陷。
施主晶片10的获得的层I和5不必与施主晶片10的层I和5相同，可以是图4d中所示的施主晶片以便用作用于其它类型层的衬底。
在根据本发明再循环施主晶片10之后，可以再次操作移去有用层的方法。
这样，在本发明的有利上下文中，通过重复地进行下列步骤而操作根据本发明从施主晶片10移去有用层的循环方法：
·移去方式；和
·根据本发明的再循环方法。
在操作循环移去方法之前，可以根据本发明利用用于在衬底上制造薄层的一种或多种技术而执行制造施主晶片10的方法，如上所述。
在本文献的其余部分中，我们提出了包括缓冲结构I并能通过根据本发明的方法来操作的施主晶片10的结构的例子。
特别是，我们将提供可以有利地在这种施主晶片中使用的材料。
如我们看到的那样，大多数情况下，在具有第一晶格参数的衬底1上制造的缓冲结构I具有在其自由面上具有第二晶格参数的主要功能。
则这种缓冲结构I包括缓冲层2，从而可以产生晶格参数的这种匹配。
通常用于获得具有这种性能的缓冲层2的技术是具有由集中原子元素构成的缓冲层2，该原子元素包括：
·在衬底1的成分中的至少一种原子元素；和
·在衬底1中没有的或极少的至少一种原子元素，它具有在缓冲层2的厚度内逐渐改变的浓度。
缓冲层2中的这种元素的渐进浓度将成为以变形方式使缓冲层2中的晶格参数逐渐改变的主要原因。
这样，在这种结构中，缓冲层2主要是合金。
用于衬底1的成分和用于缓冲层2的成分进行选择的原子元素可以是IV型的，如Si或Ge。
例如，在这种情况下，可以具有由Si构成的衬底1和由SiGe构成的缓冲层2，其中缓冲层2中Ge的浓度随着厚度在与衬底1的界面处的接近于0的值和在缓冲层2的其它面上的特殊值之间而逐渐变化。
在其它情况下，衬底1和缓冲层2的成分由III-V族的合金构成，如可能的(Al，Ga，In)-(N，P，As)组合。
缓冲层2优选由三元型或更高程度的合金构成。
例如，在这情况下，可以具有由AsGa构成的衬底1和包括As和/或Ga并具有至少一种其它元素的缓冲层2，后种元素随着厚度在与衬底1的界面处的接近于0的值和在缓冲层2的其它面上的特殊值之间而逐渐变化。
衬底1和缓冲层2的成分可包括II-VI类型的原子元素对，如可能的(Zn，Cd)-(S，Se，Te)组合。
下面我们提供这种结构的几个例子：
例1：再循环之后，施主晶片10由以下部件构成：
-由Si构成的衬底1；
-具有缓冲层2和附加层4的由SiGe构成的缓冲结构I；
-在移去一部分覆盖层之后形成覆盖层5的一部分的由Si或SiGe构成的后移去层7。
在为了制造SGOI、SOI或Si/SGOI结构而移去SiGe和/或应变硅的层时，特别使用这些施主晶片10。
缓冲层2优选地具有从与衬底1的界面处逐渐增加的Ge浓度，以便使SiGe晶格参数如上所述那样变化。
厚度通常在1和3微米之间，以便获得在表面上的良好的结构松弛和包含与晶格参数的差别相关的缺陷，以便掩埋它们。
附加层4由被缓冲层2松弛过的SiGe构成，其中Ge浓度有利地是均匀的并基本上与其界面附近的缓冲层2的浓度相同。
附加的SiGe层4内的硅中的锗的浓度通常在15％和30％之间。
在30％个这个极限表示目前技术的典型极限，但是在不久的几年当中可以改变。
附加层4具有可能根据情况而极大地变化的厚度，典型厚度在0.5和1微米之间。
例2：在循环之后，施主晶片10由以下部件构成：
-硅衬底1；
-具有SiGe缓冲层2和基本上松弛的Ge的附加层4的缓冲结构I；
-在移去一部分覆盖层之后形成覆盖层5的其余部分的后移去层7。
缓冲层2优选地具有从与衬底1的界面处逐渐增加的Ge浓度，以便使晶格参数在硅衬底1的晶格参数和附加Ge层4的晶格参数之间变化。
为此，在缓冲层2中，使Ge浓度从大约0增加到大约100％，或者更精确地在98％左右，用于完全符合两种材料的理论晶格。
例3：再循环之后，施主晶片10由以下部件构成：
-包括在与缓冲结构I的界面处的至少一个AsGa部分的衬底1；
-由III-V材料构成的缓冲结构I；
-在移去一部分覆盖层之后构成覆盖层5的其余部分的包括III-V材料的后移去层7。
这种缓冲结构I的主要优点是使覆盖层5的材料V的晶格参数(其标称值为大约5.87埃)与AsGa的晶格参数(其标称值为大约5.65埃)相匹配。
在体III-V材料中，通过比较体InP与体AsGa，后者是较便宜的、在半导体市场中更广泛地获得、机械脆性较少、使用技术由后表面与其接触的材料是较公知的以及其尺寸可以达到高值(通常为6英寸，而不是体InP的4英寸)。
在移去之前的施主晶片10的特殊结构中，移去之前的覆盖层5包括要除去的InP。
由于体InP具有一般限于4英寸的尺寸，因此施主晶片10例如提供用于制造6英寸尺寸的InP层的溶液。
用于制造这种覆盖层的缓冲结构I需要通常大于1微米的厚度，并且将向较大厚度改变，特别是如果根据本发明可以再循环的话。
此外，通常操作的用于制造这种缓冲结构I的外延生长技术是特别困难和昂贵的，因此能够在移去有用层之后至少部分地恢复是很有意义的。
有利地，缓冲结构I包括由InGaAs构成的缓冲层2，其中In浓度在0和大约53％之间变化。
缓冲结构I可进一步包括由III-V材料构成的附加层4，如InGaAs或InAlAs，并具有基本上不变的原子元素的浓度。
在特殊的移去情况下，InP覆盖层5和一部分附加层4将被除去，以便将其转移给接收衬底。
这样，可以有益于存在于两个被除去材料之间的电气或电子性能。
例如，如果被除去的一部分附加层4由InGaAs或InAlAs构成，是这样一种情况：在后种材料和InP之间电子带不连续性产生移去层中的改进的电子迁移率。
施主晶片10的其它结构也是可以的，包括其它III-V化合物，如InAlAs等。
这种被移去层的典型应用是HEMT或HBT(分别为“High-ElectronMobility Transistor(高电子迁移率晶体管)”和“Heterjunction BipolarTransistor(异质结双极型晶体管)”)制造。
在本文献中提到的半导体层中，也可以向其中添加其它成分，如碳，其中碳浓度基本上小于或等于50％，或者更特别是，在所述层中的碳浓度小于或等于5％。
最后，本发明不限于由上述例中提到的材料构成的缓冲结构I、中间层8或覆盖层5，而是可以延伸到IV-IV、III-V、II-VI型的合金的其它类型。
应该指出的是，这些合金可以是二元的、三元的、四元或更高程度的。
本发明不限于具有使具有不同各自晶格参数的两个相邻结构之间的晶格参数相匹配的主要功能的可再循环的缓冲层2或缓冲结构I，而是还可以涉及在本文献中按照最一般的方式限定的根据本发明可以再循环的任何缓冲层2或缓冲结构I。
在移去之后最终获得的结构不限于SGOI或SOI结构。

Claims (33)

1.一种在已经移去选自半导体材料的材料的至少一个有用层之后再循环施主晶片(10)的方法，该施主晶片(10)依次包括衬底(1)、缓冲结构(I)和移去之前的有用层，该方法包括在进行移去的施主晶片(10)的一侧上除去物质，其特征在于除去物质包括采用机械手段，在除去物质之后，保留缓冲结构(I)的至少一部分，这个至少一部分缓冲结构(I’)在后来的有用层移去期间能够作为缓冲结构(I)而被再利用。
2.根据权利要求1所述的再循环施主晶片(10)的方法，其特征在于在除去物质时的机械手段的操作包括抛光。
3.根据前述权利要求之一的再循环施主晶片(10)的方法，其特征在于在除去物质时的机械手段的操作包括研磨抛光。
4.根据前述权利要求之一的再循环施主晶片(10)的方法，其特征在于在除去物质时的机械手段的操作伴随着化学刻蚀。
5.根据前述权利要求之一的再循环施主晶片(10)的方法，其特征在于在除去物质时的机械手段的操作化学-机械平坦化。
6.根据前述权利要求之一的再循环施主晶片(10)的方法，其特征在于机械手段的操作是在表面平滑化处理之前和/或之后进行的。
7.根据前述权利要求的再循环施主晶片(10)的方法，其特征在于表面平滑化处理包括热处理，使得缓冲结构(I)中包含的位错和其它缺陷不传播、不增加尺寸和不产生任何滑面、堆叠缺陷或者可能使缓冲结构(I)的质量下降的其它缺陷。
8.根据前述权利要求之一的再循环的方法，其特征在于移去之前，缓冲结构(I)包括缓冲层(2)和附加层(4)，附加层(4)具有：
·足够大的厚度以便限制缺陷；和/或
·基本上不同于衬底(1)的表面晶格参数。
9.根据前述权利要求的再循环的方法，其特征在于施主晶片(10)包括：
-由硅构成的衬底(1)；
-包括Si1-xGex缓冲层(2)和被缓冲层(2)松弛过的Si1-yGey层(4)的缓冲结构(I)，其中Ge浓度x随着厚度在0和y值之间变化。
10.根据前述权利要求之一的再循环的方法，其特征在于除去物质包括除去在移去之后留下的一部分缓冲结构(I)。
11.根据权利要求8和10的再循环的方法，其特征在于除去物质包括除去移去之后留下的附加层(4)的至少一部分。
12.根据权利要求8和10的再循环的方法，其特征在于除去物质包括除去一部分缓冲层(2)。
13.根据前述权利要求之一的再循环的方法，其特征在于，在移去之前，施主晶片(10)包括具有被除去的有用层的覆盖层(5)，并且除去物质包括在移去之后除去剩余覆盖层(5)。
14.根据前述权利要求的再循环的方法，其特征在于选择覆盖层(5)的厚度，使得在移去之后，可以在除去物质期间在覆盖层(5)上执行用于除去物质的标准机械手段，如抛光手段，而不用从缓冲结构(I)上除去物质。
15.根据权利要求8和6的再循环的方法，其特征在于选择覆盖层(5)的厚度和附加层(4)的厚度，使得在移去之后，可以在除去物质期间在覆盖层(5)上和附加层(4)上执行用于除去物质的标准机械手段，如抛光手段，而不用从缓冲结构(I)上除去物质。
16.根据前述三项权利要求之一结合权利要求9的再循环的方法，其特征在于覆盖层(5)包括SiGe和/或应变硅。
17.根据权利要求13至15之一并结合权利要求9的再循环的方法，其特征在于y＝1，并且覆盖层(5)包括AsGa和/或Ge。
18.根据前述权利要求之一的再循环的方法，其特征在于还包括：在从施主晶片(10)除去物质的步骤之后，在发生除去物质的施主晶片(10)的一侧上形成层的步骤，以便再生施主晶片(10)。
19.根据前述权利要求和权利要求10至12之一的再循环的方法，其特征在于形成层的步骤包括在缓冲结构(I’)的其余部分上方形成新的一部分缓冲结构(I)的操作。
20.根据前面两项权利要求之一和权利要求13至15之一的再循环的方法，其特征在于形成层的步骤包括在施主晶片(10)上形成覆盖层(5)的操作，以便形成后来将要移去的至少一个新的有用层。
21.根据前面三项权利要求之一的再循环的方法，其特征在于在形成层的步骤期间通过晶体生长形成所述层。
22.根据前述权利要求之一的再循环的方法，其特征在于施主晶片(10)包括至少一个层，该至少一个层还包括碳，该层中的碳浓度基本上小于或等于50％。
23.根据前述权利要求之一的再循环的方法，其特征在于施主晶片(10)包括至少一个层，该层还包括碳，该层中的碳浓度基本上小于或等于5％。
24.一种在施主晶片(10)上移去有用层以便将其转移给接收衬底(6)的方法，其特征在于包括：
(a)将施主晶片(10)粘接到接收衬底(6)上；
(b)从施主晶片(10)上卸下粘接到接收衬底(6)上的有用层；
(c)遵照根据前述权利要求之一的再循环方法而再循环施主晶片(10)。
25.根据前述权利要求的移去有用层的方法，其特征在于它包括在步骤(a)之前形成粘接层的步骤。
26.根据前两项权利要求之一的移去有用层的方法，其特征在于：
-它还包括：在步骤(a)之前，以预定深度，通过与缓冲结构(I)相邻的施主晶片(10)的表面注入原子物质的步骤，以便在这个深度处形成脆弱区；和
-步骤(b)是通过给施主晶片(10)供给能量来进行的，以便在脆弱区除去包括接收衬底(6)和有用层的结构。
27.根据权利要求24之一的移去有用层的方法，其特征在于：
-它还包括：在步骤(a)之前，通过在施主晶片(10)中进行多孔化而形成层的步骤，然后生长层(在步骤(b)的拆卸之后它将成为有用层)，该多孔层在缓冲结构(I)的内部或上方形成脆弱区；以及
-步骤(b)是通过给施主晶片(10)供给能量来操作的，以便在脆弱区水平上拆卸包括接收衬底(6)和有用层的结构。
28.根据权利要求24至30之一的移去有用层的方法，其特征在于：在步骤(b)期间拆卸的有用层包括一部分缓冲结构(I)。
29.根据权利要求24至27之一的移去有用层的方法，其特征在于：施主晶片(10)包括在移去之前的位于远离衬底(1)的一侧上的覆盖层(5)，并且在步骤(b)期间拆卸的有用层包括至少一部分覆盖层(5)。
30.一种从施主晶片(10)循环地移去有用层的方法，其特征在于包括移去有用层的几个步骤，这些步骤的每个步骤都遵守权利要求24至29之一的移去方法。
31.根据前述权利要求之一的循环地移去的方法或者根据权利要求24至29之一的移去方法的应用，用于制造包括接收衬底(6)和有用层的结构，该有用层包括下列材料的至少一种：
SiGe、应变硅、Ge、属于III-V族的合金、它们的成分分别选自可能的(Al，Ga，In)-(N，P，As)组合。
32.根据权利要求30的循环地移去的方法或者根据权利要求24至29之一的移去方法的应用，用于制造绝缘体上半导体结构，这种结构包括接收衬底(6)和有用层。
33.一种通过移去方法供给有用层并能根据权利要求1至23之一的再循环方法被再循环的施主晶片(10)，其特征在于它依次包括衬底(1)和缓冲结构(I)的剩余部分。
CNB038200538A 2002-08-26 2003-08-26 具有缓冲结构的晶片的再循环 Expired - Lifetime CN100557785C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR02/10588 2002-08-26
FR0210588A FR2843827B1 (fr) 2002-08-26 2002-08-26 Recyclage mecanique d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
US43193002P 2002-12-09 2002-12-09
US60/431,930 2002-12-09

Publications (2)

Publication Number Publication Date
CN1679158A true CN1679158A (zh) 2005-10-05
CN100557785C CN100557785C (zh) 2009-11-04

Family

ID=31947973

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038200538A Expired - Lifetime CN100557785C (zh) 2002-08-26 2003-08-26 具有缓冲结构的晶片的再循环

Country Status (6)

Country Link
US (1) US7033905B2 (zh)
EP (1) EP1532676A2 (zh)
JP (1) JP2005537685A (zh)
KR (1) KR100854856B1 (zh)
CN (1) CN100557785C (zh)
WO (1) WO2004019403A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
EP1962340A3 (en) * 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
EP2219208B1 (en) * 2009-02-12 2012-08-29 Soitec Method for reclaiming a surface of a substrate
KR101384872B1 (ko) 2010-12-31 2014-04-18 솔렉셀, 인크. 반도체 템플레이트를 재구성하기 위한 방법
US8883612B2 (en) * 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US10535685B2 (en) 2013-12-02 2020-01-14 The Regents Of The University Of Michigan Fabrication of thin-film electronic devices with non-destructive wafer reuse
CN103794471A (zh) * 2014-01-14 2014-05-14 上海新储集成电路有限公司 一种化合物半导体衬底的制备方法
FR3074608B1 (fr) * 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
EP0849788B1 (en) 1996-12-18 2004-03-10 Canon Kabushiki Kaisha Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
JP3762221B2 (ja) 1998-04-10 2006-04-05 マサチューセッツ・インスティテュート・オブ・テクノロジー シリコンゲルマニウムエッチング停止層システム
JP3500063B2 (ja) 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
US6375738B1 (en) 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
JP3453544B2 (ja) * 1999-03-26 2003-10-06 キヤノン株式会社 半導体部材の作製方法
EP1212787B1 (en) 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
JP3607194B2 (ja) * 1999-11-26 2005-01-05 株式会社東芝 半導体装置、半導体装置の製造方法、及び半導体基板
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
JP4296726B2 (ja) * 2001-06-29 2009-07-15 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法
US6893424B2 (en) 2002-07-04 2005-05-17 Semyon Shchervinsky Drain catheters
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon

Also Published As

Publication number Publication date
US7033905B2 (en) 2006-04-25
JP2005537685A (ja) 2005-12-08
EP1532676A2 (en) 2005-05-25
KR100854856B1 (ko) 2008-08-28
WO2004019403A3 (en) 2004-08-12
US20040110378A1 (en) 2004-06-10
KR20050039864A (ko) 2005-04-29
WO2004019403A2 (en) 2004-03-04
CN100557785C (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
CN1149645C (zh) 多孔区的去除方法和半导体衬底的制造方法
CN1056940C (zh) 半导体部件及其制造方法
CN1269599A (zh) 制造半导体部件的方法
CN1139969C (zh) 半导体基片及其制备方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1757106A (zh) 在剥离薄层之后重复利用包含多层结构的晶片
CN1217387C (zh) 单晶片的制造方法及研磨装置以及单晶片
CN1123915C (zh) 半导体制品的制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1052339C (zh) 半导体基体材料的制作方法
CN100344004C (zh) GaN单晶衬底及其制造方法
CN1099905A (zh) 半导体基片的制作方法
CN1774798A (zh) 从不具有缓冲层的晶片形成松弛的有用层
CN1118085C (zh) 半导体衬底及其制备方法
CN1759468A (zh) 半导体衬底和场效应晶体管以及它们的制造方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1541405A (zh) 一种特别适用于光学、电子学或光电子学器件的基片加工方法和由该方法获得的基片
CN1104038C (zh) 半导体衬底的制造工艺
CN1104036C (zh) 半导体产品的制造工艺
CN1957447A (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
CN1260907A (zh) Soi衬底及其制造方法和半导体器件及其制造方法
CN1190248A (zh) 半导体产品的制造工艺
CN1902747A (zh) 具有确定热膨胀系数的衬底
CN1314701A (zh) 半导体衬底及其生产工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUTAIKE INC.

Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES

CP01 Change in the name or title of a patent holder

Address after: French Bernini

Patentee after: SOITEC

Address before: French Bernini

Patentee before: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20091104