CN1684055A - 用于中断源信号分配的装置和方法 - Google Patents

用于中断源信号分配的装置和方法 Download PDF

Info

Publication number
CN1684055A
CN1684055A CNA2005100716667A CN200510071666A CN1684055A CN 1684055 A CN1684055 A CN 1684055A CN A2005100716667 A CNA2005100716667 A CN A2005100716667A CN 200510071666 A CN200510071666 A CN 200510071666A CN 1684055 A CN1684055 A CN 1684055A
Authority
CN
China
Prior art keywords
interrupt source
source signal
interrupt
priority
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100716667A
Other languages
English (en)
Other versions
CN100583068C (zh
Inventor
权玟道
赵成桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1684055A publication Critical patent/CN1684055A/zh
Application granted granted Critical
Publication of CN100583068C publication Critical patent/CN100583068C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B13/00—Oxygen; Ozone; Oxides or hydroxides in general
    • C01B13/10—Preparation of ozone
    • C01B13/11—Preparation of ozone by electric discharge
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F23/00—Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
    • B01F23/20—Mixing gases with liquids
    • B01F23/23—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
    • B01F23/231—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids by bubbling
    • B01F23/23105—Arrangement or manipulation of the gas bubbling devices
    • B01F23/2312—Diffusers
    • B01F23/23121—Diffusers having injection means, e.g. nozzles with circumferential outlet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F23/00—Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
    • B01F23/20—Mixing gases with liquids
    • B01F23/23—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
    • B01F23/237—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media
    • B01F23/2376—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media characterised by the gas being introduced
    • B01F23/23761—Aerating, i.e. introducing oxygen containing gas in liquids
    • B01F23/237613—Ozone
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F25/00—Flow mixers; Mixers for falling materials, e.g. solid particles
    • B01F25/30—Injector mixers
    • B01F25/31—Injector mixers in conduits or tubes through which the main component flows
    • B01F25/312—Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F25/00—Flow mixers; Mixers for falling materials, e.g. solid particles
    • B01F25/30—Injector mixers
    • B01F25/31—Injector mixers in conduits or tubes through which the main component flows
    • B01F25/312—Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof
    • B01F25/3125—Injector mixers in conduits or tubes through which the main component flows with Venturi elements; Details thereof characteristics of the Venturi parts
    • B01F25/31252—Nozzles
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/72—Treatment of water, waste water, or sewage by oxidation
    • C02F1/78—Treatment of water, waste water, or sewage by oxidation with ozone

Abstract

提供了一种用于中断源信号分配的装置和方法。中断控制器可包括中断源分配单元、中断挂起寄存器、控制寄存器、优先级寄存器、和/或中断请求信号发生器。中断源分配单元可基于一个或多个优先级输出一个或多个中断源信号，并可允许用户移动单独的中断源信号而不移动其它中断源信号。中断挂起寄存器可在一个或多个寄存器中设置对应于中断源信号的位。控制寄存器可控制并传送对应于所设置的位的中断源信号。优先级寄存器可确定中断源信号的优先级。中断请求信号发生器可响应于从优先级寄存器接收的一个或多个中断源信号而输出中断请求信号。

Description

用于中断源信号分配的装置和方法
技术领域
本发明涉及一种中断控制器，例如，一种可分配中断源信号的中断控制器。该申断控制器可以执行由该终端控制器同时接收的中断源信号的基于优先级的分配。
背景技术
微处理器可具有用于处理中断源信号的中断控制器。如果同时产生了多个中断源信号，则可以将优先级分配给每个中断源信号，以确定首先处理哪个中断源信号。
为了确定中断源信号的优先级，可使用寄存器来设置位(bit)例如识别由多个模块产生的中断源信号的位。可基于寄存器中设置的位来确定中断源信号的优先级。
图1是图示传统中断控制器的示例结构的方框图。参考图1，中断控制器100可包括例如中断挂起(pending)寄存器10、控制寄存器20、优先级寄存器30、和中断请求信号发生器40。此外，出于与中断控制器100的操作有关的解释目的，可以将中央处理器(CPU)50包括在图1的方框图中。
图1图示的方框图的示例操作可包括将中断源信号(IS)输入到中断挂起寄存器10中。中断挂起寄存器10可包括管理具有不同优先级别的中断源信号的寄存器。例如，如果同时产生两个或者更多中断源信号，则中断挂起寄存器10可以将优先权给予具有最高分配优先级的中断源信号。确定中断源信号的优先级可包括查阅寄存器中设置的位，以识别中断源信号的优先级别。
图1的控制寄存器20可执行一个或多个控制操作。执行控制操作可包括比如确定是否执行屏蔽(mask)操作来屏蔽输入中断源信号(IS)和/或支持对中断控制器100的向量(vector)功能。控制寄存器20可将中断源信号传送给对应于中断挂起寄存器10的一组或者多组位的优先级寄存器30。
图1的优先级寄存器30可包括通过使用固定技术或循环(round-robin)技术来确定中断源信号优先级的逻辑电路。中断源信号可位于主块中，所述主块可以将中断源信号分为一个或者多个组并且控制这些独立的组。
图1的中断请求信号发生器40可响应于从优先级寄存器30的输出接收的一个或多个中断源信号而产生中断请求信号(IRQ)。例如，如果CPU 50从请求信号发生器40接收到中断请求信号(IRQ)，则CPU 50可识别已经产生了哪个中断源信号。图2是图示图1的传统优先级寄存器30的结构的示意图。参考图2，优先级寄存器30可包括例如5个寄存器(REG1～REG5)。出于示例的目的，可以假设图1的中断控制器100具有能够同时执行32个中断信号操作的32位总线。
图2的示例操作可包括第一到第四寄存器(REG1～REG4)，其每一个接收8个对应的中断源信号(IS1～IS7，IS8～IS16，IS17～IS24和IS25～IS32)，并确定这4组8个中断源信号的每一个的优先级。当已经确定了中断源信号的优先级时，这4个寄存器(REG1～REG4)每一个都可以将具有最高优先级的中断源信号输出到第五寄存器(REG5)。第五寄存器(REG5)可从所述4个寄存器(REG1～REG4)接收最高优先级信号，并且第五寄存器(REG5)可以输出在所接收的信号中具有最高优先级的中断源信号。
频繁产生的中断源信号可被赋予更高的优先级以便更快地处理，这可以提高中断控制器和/或具有中断控制器的系统的性能。根据是否过于频繁地产生具有更高优先级的中断源信号，具有低优先级的中断源信号可被较少地处理或者根本不处理。例如，如果具有较低优先级的中断源信号未被处理，则系统操作将失效。当中断源信号的数目增大时，确定中断源信号的优先级别可有助于提高中断控制器100的性能。
根据本发明的示例实施例，中断控制器100可设计为调整中断源信号的优先级。如图2所示，中断源信号可被分为独立的组。可基于所分配的组调整中断源信号的优先级，并且/或者可以在每个组内的中断源信号之间进一步调整该优先级。可用于确定中断源信号优先级的示例技术可包括固定和/或循环技术。
固定技术可用来基于一组优先级来确定组的优先级，然而，该固定技术可能忽略较低优先级的中断源信号。例如，更高优先级组的中断源信号可能比较低优先级组的中断源信号更频繁地产生。如果用户希望输入中断源信号，则固定技术可能不允许将该中断源信号独立于其各自的组而移动到不同的寄存器。参考图2，用户可能希望将输入信号如REG4的IS25移动到第一寄存器REG1，以允许更快地处理中断源信号IS25。使用固定技术，在没有同样移动第四寄存器REG4的所有中断源信号IS25～IS32的情况下，用户可能不能将中断源信号IS25移动到第一寄存器REG1。固定技术可能不允许用户自由地控制中断控制器100处理中断源信号的顺序。
循环技术可以向中断源信号分配不固定的优先级。循环的示例可包括向所处理的第一中断源信号分配最低优先级，并将最高优先级分配给具有次最高优先级的中断源信号。然而，改变中断源信号的优先级可能不易实现，例如，在实时系统中，可能难以预测将处理的中断源信号的顺序。
图1的中断控制器100可在32位总线系统中操作。中断控制器100可包括一个或多个适于处理32位的寄存器。32位寄存器可向32个中断源信号提供分配，然而，所产生的超过32个的中断源信号不能被处理。
发明内容
本发明的示例实施例提供了一种允许用户分配一个或多个中断源信号的中断控制器。本发明的示例实施例可包括使用固定技术和/或循环技术来确定中断源信号的优先级。此外，本发明的示例实施例可以允许可处理的中断源信号的数目增大。
本发明的示例实施例可提供一种中断控制器，其包括中断源分配单元、中断挂起寄存器、控制寄存器、优先级寄存器和中断请求信号发生器。中断源分配单元可接收至少两个中断源信号，并基于优先级输出m(m为自然数)个中断源信号。中断挂起寄存器可设置对应于从中断源分配单元输出的m个中断源信号的位。控制寄存器可控制并传送与所设置的位相对应的中断源信号。优先级寄存器可确定所述m个中断源信号的优先级，并根据所确定的优先级输出所述m个中断源信号中的至少一个。中断请求信号发生器可响应于来自优先级寄存器的至少一个中断源信号而输出至少一个中断请求信号。
示例实施例还可提供具有第一到第m选择单元的中断源分配单元，其每一个可基于至少一个选择信号选择并输出所述m个中断源信号的至少一个。
示例实施例还可提供从具有最高优先级的第一选择单元输出的中断源信号、以及从具有最低优先级的第m选择单元输出的第m中断源信号。
示例实施例还可提供由中央处理单元(CPU)控制的至少一个选择，并且其中，m个选择单元的至少一个选择至少一个具有对应于所述至少一个选择信号的优先级的中断源信号。
示例实施例还可包括：选择寄存器，产生至少一个选择信号；以及中断源信号扩展单元，如果中断源信号的数目超过m，则将至少一个超出的中断源信号存储为子中断(sub-interrupt)源信号。
示例实施例还可包括扩展寄存器、与非(inverted AND)单元、或非(invertedOR)单元、和选择单元。扩展寄存器可存储子中断源信号。与非单元可对子中断源信号执行与非操作。或非单元可对子中断源信号执行或非操作。选择单元可响应于极性信号(polarity signal)而选择并输出与非单元的输出和或非单元的输出的至少一个。当极性信号为第一逻辑电平时，选择单元可输出或非单元的输出，而当极性信号为第二逻辑电平时，选择单元可输出与非单元的输出。中断源信号扩展单元的数目可等于m。如果子中断源信号被激活，则第一和第二逻辑电平可以相同。
本发明的另一示例实施例可包括一种用于中断源信号分配的方法。该方法可提供：接收至少两个中断源信号，基于优先级别输出m(m为自然数)个中断源信号，设置与从中断源分配单元输出的中断源信号相对应的位，传送与所设置的位相对应的中断源信号，确定所输入的中断源信号的优先级，以及根据所确定的优先级输出至少一个中断源信号，并响应于来自优先级寄存器的中断源信号而输出中断请求信号。
本发明的另一示例实施例可包括中断源分配单元和选择寄存器。中断源分配单元包括m个选择单元(m是大于2的自然数)，其每一个接收m个中断源信号和至少一个选择信号，其中m个选择单元的至少一个响应于所接收的至少一个选择信号而输出所述m个中断源信号中的一中断源信号。选择寄存器可产生所述至少一个选择信号，并基于这m个中断源信号的优先级选择这m个中断源信号的至少一个。
本发明的示例实施例可包括中央处理单元(CPU)，其允许用户改变所述m个中断源信号中至少一个的优先级。
本发明的示例实施例还可包括通过使用循环技术和固定技术的至少一种来确定所述m个中断源信号的优先级。
本发明的另一示例实施例可包括这样的方法，其包括：基于所述m个中断源信号的优先级来选择m(m为大于2的自然数)个中断源信号的至少一个，基于所选择的所述至少一个中断源信号产生至少一个选择信号，接收所述m个中断源信号和所述至少一个选择信号，以及响应于所接收的至少一个选择信号而输出所选择的至少一个中断源信号。
本发明的另一示例实施例可包括中断源分配单元和优先级寄存器。中断源分配单元可包括m个选择单元(m为大于2的自然数)，其每一个接收m个中断源信号。m个选择单元的至少一个可响应于所接收的至少一个选择信号而输出m个中断源信号中的至少一个。优先级寄存器可包括至少两个寄存器，其中所述至少两个寄存器的至少一个可存储与从中断源分配单元输出的m个中断源信号的至少一个相对应的一个或多个位。
本发明的示例实施例可提供：将所接收的具有最高优先级的中断源信号存储在所述至少两个寄存器之一的第一位的位置，以及将所接收的具有最低优先级的中断源信号存储在该寄存器的最后位的位置。
本发明的另一示例实施例是一种包括中断源分配单元和扩展单元的装置。中断源分配单元可包括m个选择单元(m是大于2的自然数)，其每一个接收m个中断源信号，其中这m个选择单元的至少一个响应于所接收的至少一个选择信号而输出所述m个中断源信号的至少一个。扩展单元可存储超过m而接收的超出的中断源信号，其中，响应于中断请求信号而将至少一个超出的中断源信号输出到中断源分配单元。
本发明的示例实施例还可包括扩展寄存器、与非单元、或非单元、和选择单元，该选择单元选择并输出和与非单元和或非单元的至少一个的输出相对应的选择信号，其中，该选择信号对应所述至少一个超出的中断源信号。
附图说明
通过参考附图详细描述本发明的示例实施例，本发明将变得更加清楚。
图1是图示f传统中断控制器结构的方框图；
图2图示图1的优先级寄存器30的示意图；
图3是图示根据本发明示例实施例的中断控制器的结构的方框图；
图4图示图3的中断源分配单元320和优先级寄存器350的示例示意图；
图5图示产生选择信号的选择寄存器的示例示意图；以及
图6图示图3的中断源信号扩展单元的示例示意图。
具体实施方式
在下文中，将参考附图详细描述本发明的示例实施例。在附图中，相同的附图标记表示相同的元件。
图3图示根据本发明示例实施例的中断控制器的结构。参考图3，中断控制器300可包括中断源分配单元320、中断挂起寄存器330、控制寄存器340、优先级寄存器350、和/或中断请求信号发生器360。此外，图3中图示的中央处理单元(CPU)370不一定是中断控制器300的组件，而是出于与中断控制器300的操作有关的解释目的而被包括在图3中。
根据本发明的示例实施例，中断源分配单元320可输出m(m是大于2的自然数)个中断源信号。中断源分配单元320的示例操作可包括：接收输入的中断源信号例如IS1～IS32，以及基于优先级输出这些信号的一个或多个。该优先级可被任意地分配给所述中断源信号的一个或多个。
根据本发明的示例实施例，中断挂起寄存器330可在一个或多个寄存器中设置位。这些位可被设置为与从中断源分配单元320输出的中断源信号对应。
根据本发明的示例实施例，控制寄存器340可基于所设置的位的配置来控制和传送中断源信号。
根据本发明的示例实施例，优先级寄存器350可确定中断源信号的优先级，并基于它们的分配优先级输出这些中断源信号。
根据本发明的示例实施例，中断请求信号发生器360可响应于从优先级寄存器350输出的一个或多个中断源信号而输出一个或多个中断请求信号。
图4是图示图3的中断源分配单元320和优先级寄存器350的结构的示意图。参考图4，中断源分配单元320可包括m个选择单元(MUX1～MUX32)，其中m可以是例如1和32之间的任意数字。响应于选择信号(SEL1～SEL32)，选择单元(MUX1～MUX32)可选择并输出所接收的m个中断源信号(IS1～IS32)中的一个中断源信号。
参考图3和4，现在将更详细地描述根据本发明示例实施例的中断控制器300的操作。
中断挂起寄存器330和控制寄存器340的功能可以与图1示出的传统中断挂起寄存器10和控制寄存器20的操作相似。因此，将省略对这些组件的细节的进一步讨论。
根据本发明的示例实施例，中断源分配单元320可根据一个或多个任意分配的优先级输出m(m是自然数)个中断源信号(IS1～IS32)。数字m可以是任意自然数，并且为了方便扩展，可以假设m是32。
根据本发明的示例实施例，在图3和4中图示了32个中断源信号(IS1～IS32)。
根据本发明的示例实施例，中断源分配单元320可以是用于执行转换(switch)功能的寄存器。该寄存器可以例如通过给中断源信号(IS1～IS32)的第一位到第32位任意分配优先级位来分配32个中断源信号(IS1～IS32)。中断源分配单元320可将优先的中断源信号(IS1～IS32)输出到中断挂起寄存器330。
根据本发明的示例实施例，中断挂起寄存器330可将中断源信号(IS1～IS32)输出到控制寄存器340，控制寄存器340可将中断源信号(IS1～IS32)输出到优先级寄存器350。
在上述图1的传统中断控制器100中，用户可能不能控制处理中断源信号的顺序。如果用户希望例如将中断源信号IS25移动到可提供比REG4更快的处理的第一寄存器REG1的输入，则当前指定给REG4的所有中断源信号可能都必须被移动到REG1。因此，用户可能不能任意控制单个中断源信号的处理顺序。
根据本发明示例实施例的中断源分配单元320可允许用户选择单个中断源信号例如IS25，并改变其指定寄存器以便更快地处理。
中断源信号(IS1～IS32)可被分为四个组。中断源信号(IS1～IS32)可被输入到优先级寄存器的各个寄存器(REG1～REG4)。例如，可以通过使用固定技术或者循环技术来确定寄存器(REG1～REG4)中的优先级和/或独立中断源信号(IS1～IS32)中的优先级。
根据本发明的示例实施例，中断源分配单元320可包括第一到第m选择单元(MUX1～MUX32)。出于示例的目的，可以假设m为32。m个选择单元(MUX1～MUX32)每一个都可响应于一个或多个选择信号(SEL1～SEL32)而选择并输出m个中断源信号中的一个中断源信号，其中所述一个或多个选择信号(SEL1～SEL32)可由对应的选择单元提供。可以将32个中断源信号(IS1～IS32)输入到每个选择单元(MUX1～MUX32)。例如，选择单元(MUX1～MUX32)每一个都可以响应于所接收的对应选择信号(SEL1～SEL32)而输出一个中断源信号。
对于以下实施例，可以假设用于确定中断源信号优先级的技术是固定技术。使用该固定技术，8个中断源信号可被输入到优先级寄存器350的第一寄存器(REG1)，并可被分配比输入到第二寄存器(REG2)的中断源信号高的优先级。输入到第一寄存器(REG1)的8个中断源信号中具有最高优先级的信号可用第一寄存器(REG1)的第一位来表示，而具有最低优先级的中断源信号可用第一寄存器(REG1)的第8位来表示。
32个中断源信号(IS1～IS32)中的第25中断源信号(IS25)可以是例如将输入到中断源分配单元320和/或由中断源分配单元320处理的第一中断源信号。第一选择信号(SEL1)可控制第一选择单元(MUX1)，以选择第一中断源信号(IS25)。第一选择单元(MUX1)可响应于第一选择信号(SEL1)而将第一中断源信号(IS25)转发到第一寄存器(REG1)。选择信号(SEL1～SEL32)可由CPU370控制。第一到第m选择信号(SEL1～SEL32)可基于分配给中断源信号的优先级来选择处理中断源信号的顺序。
图5是图示根据本发明示例实施例的产生选择信号的选择寄存器的结构的示意图。图3的中断控制器300可包括用来产生选择信号(SEL1～SEL32)的选择寄存器500。选择寄存器500可包括例如8个寄存器(SELREG1～SELREG8)，其每一个的长度都可以是32位。如图5的示例图(SELREG1)所示，可以将一个寄存器分为4个8位部分。CPU 370可以对8位寄存器中的5位(即SELREG1中的SEL1～SEL4部分)写入数据，并且所写入的数据可作为选择信号来输出。出于与本发明的这一示例实施例有关的目的，可以不使用剩余的3位(R)。
如果CPU370对选择寄存器500的第一寄存器(SELREG1)中的最低5位(SEL1)写入例如‘11001’，则可以将‘11001’作为第一选择信号(SEL1)提供给第一选择单元(MUX1)。从而，第一选择单元(MUX1)可以响应于第一选择信号(SEL1)而选择并输出中断源信号(IS25)。CPU 370可以对选择寄存器500的8个寄存器(SELREG1～SELREG8)写入数据，以产生32个选择信号(SEL1～SEL32)。
中断源分配单元320可以包括可将中断源信号(IS1～IS32)任意分配给优先级寄存器350的32个选择单元(MUX1～MUX32)。中断源信号的任意分配可响应于第一到第32选择信号(SEL1～SEL32)中的一个或者多个而进行。中断源信号(IS1～IS32)可按照用户希望的优先级顺序进行分配。
使用固定技术确定中断源信号的优先级可包括，例如，首先处理与第一寄存器(REG1)的第一位相对应的中断源信号，以及最后处理与第四寄存器(REG4)的最后一位相对应的中断源信号。
例如，如果按照任意顺序将32个中断源信号(IS1～IS32)输入到优先级寄存器350，则该任意顺序可成为中断源信号(IS1～IS32)的优先级顺序。用户可能够通过使用CPU 370和/或中断源分配单元320来调整中断源信号(IS1～IS32)的优先级，并将中断源信号提供给优先级寄存器350。
循环技术可用来确定优先级寄存器350的中断源信号的优先级。可通过使用中断源分配单元320来调整中断源信号(IS1～IS32)的优先级。
图6是图示图3的中断源信号扩展单元310的结构的示意图。参考图6，中断源信号扩展单元310可包括扩展寄存器610，与非单元620，或非单元630和/或选择单元640。
图3的中断控制器300可包括中断源信号扩展单元310，其可接收并存储超过预期的中断源信号的最大指定数目(即，如果m＞32)的中断源信号。超出的中断源信号可被存储为子中断源信号(IS_SUB1～IS_SUBn)。例如，假设m为32，则如果所产生的中断源信号的数目超过32，那么在中断控制器300的子组件320、330、340和/或350中的一个或多个中，可能超出了寄存器的存储容量。如果接收到超出的中断源信号，则将其作为子中断源信号(IS_SUB1～IS_SUBn)存储在中断源信号扩展单元310中。
图6示出的扩展寄存器610可存储子中断源信号(IS_SUB1～IS_SUBn)。与非单元620可对一个或多个子中断源信号(IS_SUB1～IS_SUBn)进行与非操作，并且/或者或非单元630可对一个或多个子中断源信号(IS_SUB1～IS_SUBn)执行或非操作。
根据本发明的示例实施例，选择单元640可响应于极性信号(POL)而选择并输出与非单元620的输出和/或者或非单元630的输出。例如，当极性信号(POL)处于第一逻辑电平时，选择单元640可输出或非单元630的输出，并且/或者当极性信号(POL)处于第二逻辑电平时输出与非单元620的输出。例如，如果将36个中断源信号输入到只能同时处理32个中断源信号(IS1～IS32)的中断控制器300，则中断控制器300不能处理这4个超出的中断源信号。在此情况中，中断源信号扩展单元310可接收这4个超出的中断源信号，并将它们作为子中断源信号(IS_SUB1～IS_SUBn)存储，它们随后可作为正常的中断源信号激活，并被输出到中断源分配单元320。
对一个或者多个子中断源信号的激活可需要指定的逻辑电平。例如，如果将逻辑电平‘高’指定为可激活一个或多个子中断源信号的电平，则可以在逻辑电平为‘高’时激活子中断源信号(IS_SUB1～IS_SUBn)。
扩展寄存器610可存储这4个子中断源信号(IS_SUB1～IS_SUBn)。如果CPU 370响应这4个子中断源信号(IS_SUB1～IS_SUBn)之一而接收到中断请求信号，则CPU 370可读取扩展寄存器610的内容，并查明是否一模块(未示出)正在请求对应于子中断源信号(IS_SUB1～IS_SUBn)的一个或多个的中断操作。因此，第一子中断源信号(IS_SUB1)可被激活，而剩余的子中断源信号(IS_SUB2～IS_SUBn)可以是不活动的(inactive)。
与非单元620可对一个或多个子中断源信号(IS_SUB1～IS_SUBn)执行与非操作，并产生‘高’逻辑电平的输出信号。或非单元630可对一个或多个子中断源信号(IS_SUB1～IS_SUBn)执行或非操作，并产生‘低’逻辑电平的输出信号。例如，如果对于‘高’逻辑电平，子中断源信号被激活，则所产生的极性信号(POL)也可以是‘高’逻辑电平。
选择单元640可响应于极性信号(POL)而选择并输出与非单元620的输出。选择单元640的输出可在‘高’逻辑电平处产生，并作为中断源信号而被提供给中断源分配单元320。如果选择单元640的输出在‘高’逻辑电平处产生，则子中断源信号(IS_SUB1～IS_SUBn)之一可被激活为中断源信号。
CPU 370可读取扩展寄存器610的内容，并确定哪个模块可能已经产生了中断源信号。图3示出的中断源信号扩展单元310可允许中断控制器300处理超出中断源信号的指定数目的中断源信号。中断控制器300的容量级别可以是例如32个中断源信号(IS1～IS32)。中断源信号扩展单元也可接收32个中断源信号，并将其作为32个对应的子中断源信号存储。因此，可由图3的中断控制器300接收的中断源信号的容量可以是64个(32个中断源信号和32个子中断源信号)。
如上所述，根据本发明的示例实施例，分配中断源信号可包括使用固定和/或循环技术来确定中断源信号的优先级。在另一示例中，用户可以将中断源信号分配给优先级寄存器。此外，可通过一个或多个扩展寄存器来增大可由中断控制器处理的中断源信号的数目。
尽管已经参考本发明的示例实施例具体示出和描述了本发明，但本领域普通技术人员应当理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以进行各种形式和细节上的改变。
本申请要求2004年2月27日向韩国知识产权局提交的韩国专利申请第2004-13570号的优先权，其公开内容通过完全引用而整体合并于此。

Claims (26)

1.一种中断控制器包括：
中断源分配单元，接收至少两个中断源信号，并基于优先级输出m(m为自然数)个中断源信号；
中断挂起寄存器，设置与从中断源分配单元输出的m个中断源信号相对应的位；
控制寄存器，控制并传送与所设置的位相对应的m个中断源信号；
优先级寄存器，确定中断源信号的优先级，并根据该优先级输出所述m个中断源信号的至少一个；
中断请求信号发生器，响应于来自优先级寄存器的所述至少一个中断源信号而输出至少一个中断请求信号。
2.如权利要求1所述的中断控制器，其中，中断源分配单元包括m个选择单元，其每一个基于至少一个选择信号选择并输出m个中断源信号的至少一个。
3.如权利要求2所述的中断控制器，其中，从m个选择单元的第一选择单元输出的第一中断源信号具有最高优先级，而从第m选择单元输出的第m中断源信号具有最低优先级。
4.如权利要求3所述的中断控制器，其中，所述至少一个选择信号由中央处理单元(CPU)控制，并且m个选择单元的至少一个选择具有与所述至少一个选择信号相对应的优先级的至少一个中断源信号。
5.如权利要求2所述的中断控制器，还包括：
选择寄存器，产生所述至少一个选择信号。
6.如权利要求1所述的中断控制器，还包括：
中断源信号扩展单元，如果中断源信号的数目超过m，则存储至少一个超出的中断源信号。
7.如权利要求6所述的中断控制器，其中，所述至少一个超出的中断源信号被作为子中断源信号存储。
8.如权利要求7所述的中断控制器，其中，中断源信号扩展单元包括：
扩展寄存器，存储至少两个子中断源信号；
与非单元，对所述子中断源信号执行与非操作；
或非单元，对所述子中断源信号执行或非操作；
选择单元，响应于极性信号而选择并输出与非单元的输出和或非单元的输出的至少一个。
9.如权利要求8所述的中断控制器，其中，当极性信号是第一逻辑电平时，选择单元输出或非单元的输出，而当极性信号是第二逻辑电平时，其输出与非单元的输出。
10.如权利要求6所述的中断控制器，其中，中断源信号扩展单元包括m个中断源信号扩展单元。
11.如权利要求9所述的中断控制器，其中，如果所述至少两个子中断源信号被激活，则第一和第二逻辑电平相同。
12.一种用于中断源信号分配的方法，包括：
接收至少两个中断源信号；
基于所述m个中断源信号的一个或多个优先级，输出m(m是自然数)个中断源信号；
设置与从中断源分配单元输出的m个中断源信号相对应的位；
传送对应于所设置的位的m个中断源信号；
确定这m个中断源信号的优先级；以及
根据所确定的优先级输出至少一个所述m个中断源信号，并响应于这m个中断源信号的一个或多个而输出中断请求信号。
13.一种设备，包括：
中断源分配单元，包括m(m是大于2的自然数)个选择单元，其每一个都接收m个中断源信号和至少一个选择信号，其中，所述m个选择单元的至少一个响应于所接收的至少一个选择信号而输出所述m个中断源信号的至少一个；以及
选择寄存器，基于m个中断源信号的优先级选择所述m个中断源信号的至少一个，并产生所述至少一个选择信号。
14.如权利要求13所述的装置，还包括：
中央处理单元(CPU)，其中，用户通过该CPU改变所述m个中断源信号的至少一个的优先级。
15.如权利要求13所述的装置，其中，利用循环技术和固定技术的至少一种来确定m个中断源信号的优先级。
16.如权利要求13所述的装置，还包括：
中断挂起寄存器，设置对应于m个中断源信号的位；
控制寄存器，控制并传送对应于所设置的位的m个中断源信号；
优先级寄存器，确定m个中断源信号的优先级，并基于该优先级输出所述m个中断源信号的至少一个；
中断请求信号发生器，响应于从优先级寄存器接收的所述m个中断源信号的至少一个而输出至少一个中断请求信号。
17.一种方法，包括：
基于m个中断源信号的优先级，选择m(m是大于2的自然数)个中断源信号的至少一个；
基于所选择的至少一个中断源信号，产生至少一个选择信号；
接收所述m个中断源信号和至少一个选择信号；以及
响应于所接收的至少一个选择信号而输出所选择的至少一个中断源信号。
18.如权利要求17所述的方法，还包括：
设置对应于m个中断源信号的位；
传送对应于所设置的位的m个中断源信号；
确定m个中断源信号的优先级；
基于所确定的优先级输出所述m个中断源信号的至少一个；以及
响应于所接收的所述m个中断源信号的所述至少一个而输出中断请求信号。
19.一种装置，包括：
中断源分配单元，包括m(m是大于2的自然数)个选择单元，其每一个接收m个中断源信号，其中，所述m个选择单元的至少一个响应于所接收的至少一个选择信号而输出这m个中断源信号的至少一个；以及
优先级寄存器，包括至少两个寄存器，其中，所述至少两个寄存器的至少一个存储一个或多个位，所述位对应于从中断源分配单元输出的m个中断源信号的至少一个。
20.如权利要求19所述的装置，其中，优先级寄存器将所接收的具有最高优先级的中断源信号存储在所述至少两个寄存器之一的第一位位置，而将所接收的具有最低优先级的中断源信号存储在所述寄存器的最后位的位置。
21.一种装置，包括：
中断源分配单元，包括m个选择单元(m是大于2的自然数)，其每一个接收m个中断源信号，其中，所述m个选择单元的至少一个响应于所接收的至少一个选择信号而输出所述m个中断源信号的至少一个；以及
扩展单元，存储超出m而接收的超出的中断源信号，其中，响应于中断请求信号而将所述超出的中断源信号的至少一个输出到中断源分配单元。
22.如权利要求21所述的装置，还包括：
中央处理单元(CPU)；以及
中断请求信号发生器，产生中断请求信号，并将该中断请求信号提供给CPU，其中，CPU读取扩展寄存器的内容，并确定将所述至少一个超出的中断源信号的哪一个输出到中断源分配单元。
23.如权利要求22所述的装置，其中，所述至少一个超出的中断源信号在输出前被激活。
24.如权利要求21所述的装置，其中，扩展单元包括：
至少一个扩展寄存器，用于存储超出的中断源信号；
与非单元；
或非单元；以及
选择单元，选择并输出对应于与非单元和或非单元的至少一个的输出的选择信号，其中，该选择信号对应所述至少一个超出的中断源信号。
25.一种用于执行如权利要求12所述的方法的中断控制器。
26.一种用于执行如权利要求17所述的方法的中断控制器。
CN200510071666A 2004-02-27 2005-02-25 用于中断源信号分配的装置和方法 Active CN100583068C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR13570/04 2004-02-27
KR1020040013570A KR100817047B1 (ko) 2004-02-27 2004-02-27 인터럽트 컨트롤러

Publications (2)

Publication Number Publication Date
CN1684055A true CN1684055A (zh) 2005-10-19
CN100583068C CN100583068C (zh) 2010-01-20

Family

ID=34880323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510071666A Active CN100583068C (zh) 2004-02-27 2005-02-25 用于中断源信号分配的装置和方法

Country Status (4)

Country Link
US (1) US7484024B2 (zh)
JP (1) JP4741256B2 (zh)
KR (1) KR100817047B1 (zh)
CN (1) CN100583068C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437394C (zh) * 2006-04-14 2008-11-26 华为技术有限公司 一种硬件单元的控制方法
CN103544125A (zh) * 2012-07-12 2014-01-29 深圳市中兴微电子技术有限公司 中断的控制方法、中断的处理方法、中断控制器和处理器
CN103617137A (zh) * 2013-11-29 2014-03-05 暨南大学 一种兼容8051 ip核的中断控制器及其控制方法
CN108304334A (zh) * 2017-01-13 2018-07-20 三星电子株式会社 应用处理器和包括中断控制器的集成电路

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7707341B1 (en) * 2004-05-11 2010-04-27 Advanced Micro Devices, Inc. Virtualizing an interrupt controller
EP1757370B8 (en) 2005-08-24 2012-03-14 Brother Kogyo Kabushiki Kaisha Film forming apparatus and jetting nozzle
CN100397375C (zh) * 2005-12-02 2008-06-25 北京中星微电子有限公司 多中断处理单元的中断处理的装置和方法
CN100365604C (zh) * 2005-12-02 2008-01-30 北京中星微电子有限公司 一种中断控制处理装置和方法
US9032127B2 (en) * 2006-09-14 2015-05-12 Hewlett-Packard Development Company, L.P. Method of balancing I/O device interrupt service loading in a computer system
US20100088446A1 (en) * 2008-10-06 2010-04-08 Texas Instruments Incorporated Prioritizing interrupt controller
US9189283B2 (en) 2011-03-03 2015-11-17 Hewlett-Packard Development Company, L.P. Task launching on hardware resource for client
US9645823B2 (en) 2011-03-03 2017-05-09 Hewlett-Packard Development Company, L.P. Hardware controller to choose selected hardware entity and to execute instructions in relation to selected hardware entity
US8738830B2 (en) * 2011-03-03 2014-05-27 Hewlett-Packard Development Company, L.P. Hardware interrupt processing circuit
JP6056576B2 (ja) * 2013-03-18 2017-01-11 富士通株式会社 割り込み要因を特定する方法及び装置
US9665509B2 (en) * 2014-08-20 2017-05-30 Xilinx, Inc. Mechanism for inter-processor interrupts in a heterogeneous multiprocessor system
US10838760B2 (en) * 2017-11-29 2020-11-17 Nxp Usa, Inc. Systems and methods for interrupt distribution

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE887134A (fr) * 1979-12-14 1981-05-14 Gte Automatic Electric Lab Inc Circuit expanseur d'interruption
US5218703A (en) * 1988-07-07 1993-06-08 Siemens Aktiengesellschaft Circuit configuration and method for priority selection of interrupts for a microprocessor
JPH0353338A (ja) * 1989-07-21 1991-03-07 Nec Corp 可変優先順位調停回路
JPH08147175A (ja) * 1994-11-25 1996-06-07 Yokogawa Electric Corp 割り込み制御装置
KR100393765B1 (ko) 1996-03-26 2004-03-10 엘지전자 주식회사 인터럽트제어장치
JP3206483B2 (ja) 1997-03-17 2001-09-10 日本電気株式会社 割り込み制御装置
KR19990011284A (ko) * 1997-07-22 1999-02-18 구자홍 데이터 처리장치의 인터럽트 처리장치 및 방법
KR19990019843U (ko) * 1997-11-21 1999-06-15 구본준 인터럽트 발생 장치
KR19990059296A (ko) * 1997-12-30 1999-07-26 서평원 인터럽트 우선순위 제어 시스템
KR19990066213A (ko) 1998-01-22 1999-08-16 윤종용 우선순위 인터럽트 컨트롤러
KR100313945B1 (ko) * 1999-03-03 2001-11-15 김영환 다단 인터럽트 제어 장치
JP4250283B2 (ja) 1999-12-09 2009-04-08 川崎マイクロエレクトロニクス株式会社 割込処理回路
US6618780B1 (en) 1999-12-23 2003-09-09 Cirrus Logic, Inc. Method and apparatus for controlling interrupt priority resolution
US6539448B1 (en) * 2000-05-26 2003-03-25 Texas Instruments Incorporated Priority first come first serve interrupt controller
US6813666B2 (en) * 2001-02-12 2004-11-02 Freescale Semiconductor, Inc. Scaleable arbitration and prioritization of multiple interrupts
JP2002236658A (ja) * 2001-02-13 2002-08-23 Ricoh Co Ltd 調停装置
US6694398B1 (en) * 2001-04-30 2004-02-17 Nokia Corporation Circuit for selecting interrupt requests in RISC microprocessors
KR20030004763A (ko) * 2001-07-06 2003-01-15 삼성전자 주식회사 인터럽트 처리장치
KR20030028601A (ko) 2001-09-20 2003-04-10 엘지전자 주식회사 변경 가능한 인터럽트 우선순위를 갖는 인터럽트 처리기
JP2003271545A (ja) * 2002-03-12 2003-09-26 Hitachi Ltd データ処理システム
DE60210990D1 (de) * 2002-11-19 2006-06-01 St Microelectronics Srl Verfahren zur Erzeugung von Unterbrechungsbefehlen in einem Mikroprozessorsystem und bezügliches Prioritätsunterbrechungssteuerungsgerät

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437394C (zh) * 2006-04-14 2008-11-26 华为技术有限公司 一种硬件单元的控制方法
CN103544125A (zh) * 2012-07-12 2014-01-29 深圳市中兴微电子技术有限公司 中断的控制方法、中断的处理方法、中断控制器和处理器
CN103544125B (zh) * 2012-07-12 2017-02-22 深圳市中兴微电子技术有限公司 中断的控制方法、中断的处理方法、中断控制器和处理器
CN103617137A (zh) * 2013-11-29 2014-03-05 暨南大学 一种兼容8051 ip核的中断控制器及其控制方法
CN103617137B (zh) * 2013-11-29 2016-09-07 暨南大学 一种兼容8051 ip核的中断控制器及其控制方法
CN108304334A (zh) * 2017-01-13 2018-07-20 三星电子株式会社 应用处理器和包括中断控制器的集成电路
CN108304334B (zh) * 2017-01-13 2023-09-19 三星电子株式会社 应用处理器和包括中断控制器的集成电路

Also Published As

Publication number Publication date
KR20050087645A (ko) 2005-08-31
US20050193157A1 (en) 2005-09-01
KR100817047B1 (ko) 2008-03-26
JP2005243033A (ja) 2005-09-08
JP4741256B2 (ja) 2011-08-03
CN100583068C (zh) 2010-01-20
US7484024B2 (en) 2009-01-27

Similar Documents

Publication Publication Date Title
CN1684055A (zh) 用于中断源信号分配的装置和方法
CN109416630B (zh) 用于多个缓冲器的自适应处理的方法和装置
CN1316074A (zh) 中断/软件控制的线程处理
US9880875B2 (en) Apparatus and method for hardware-based task scheduling
EP0383475A3 (en) Shared resource arbitration
JPH04232558A (ja) マルチプロセッサシステム
WO2017185285A1 (zh) 图形处理器任务的分配方法和装置
CN1159656C (zh) 判优器及其总线系统
CN1224918C (zh) 总线、属于此总线的冗余总线系统和其内传输信息的方法
CN100345128C (zh) 基于动态优先级的总线仲裁器和动态改变优先级的方法
CN1900903A (zh) 使用图形系统以实现多用户计算机系统
CN1866233A (zh) 信号处理装置，信号处理系统及信号处理方法
US20200242724A1 (en) Device and method for accelerating graphics processor units, and computer readable storage medium
JP2003271545A (ja) データ処理システム
WO2016196549A1 (en) Method and apparatus for split burst bandwidth arbitration
CN102722466B (zh) 一种3取2或2取2控制系统中的16位多总线电路
CN1535427A (zh) 用于芯片上系统设计的有效中断系统
US7908421B2 (en) Universal serial bus endpoint context caching
CN1624673A (zh) 数据传输装置
CN1556957A (zh) 可扩缩的家庭控制平台和体系结构
CN113535638B (zh) 一种并行运算加速系统及其运行方法
JPH0352052A (ja) マルチｃｐｕシステムのバス調停方式
CN1879095A (zh) 用于经由总线传送打包字的电子数据处理电路
CN1313942C (zh) 在操作系统级实现数据处理的方法、设备和系统
KR20070077193A (ko) 인터럽트 컨트롤러

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant