CN1685088A - 改进衬底上薄膜区域内诸区及其边缘区内均一性以及这种薄膜区域之结构的激光结晶处理工艺与系统 - Google Patents

改进衬底上薄膜区域内诸区及其边缘区内均一性以及这种薄膜区域之结构的激光结晶处理工艺与系统 Download PDF

Info

Publication number
CN1685088A
CN1685088A CNA038224887A CN03822488A CN1685088A CN 1685088 A CN1685088 A CN 1685088A CN A038224887 A CNA038224887 A CN A038224887A CN 03822488 A CN03822488 A CN 03822488A CN 1685088 A CN1685088 A CN 1685088A
Authority
CN
China
Prior art keywords
radiation
district
film sample
tuftlet
beam pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038224887A
Other languages
English (en)
Other versions
CN100336941C (zh
Inventor
J·S·艾姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Columbia University of New York
Original Assignee
Columbia University of New York
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Columbia University of New York filed Critical Columbia University of New York
Publication of CN1685088A publication Critical patent/CN1685088A/zh
Application granted granted Critical
Publication of CN100336941C publication Critical patent/CN100336941C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/067—Dividing the beam into multiple beams, e.g. multifocusing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70041—Production of exposure light, i.e. light sources by pulsed sources, e.g. multiplexing, pulse duration, interval control or intensity control
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G03F7/70725—Stages control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

提出一种处理薄膜样品和薄膜结构的工艺与系统。具体地说，束发生器(110)能被控制成以预定的重复频率发射连续的辐射束脉冲(164)，各辐射束脉冲经遮蔽而形成第一组和第二组小束用于撞击薄膜样品(170)，其强度足以至少部分熔化薄膜样品片段的受辐射部分。薄膜样品片段一特定部分受辐射束脉冲第一脉冲的第一小束辐射而熔化特定部分的第一区，该第一区被至少部分熔化，在各相邻的第一区之间留下第一未辐射区，并被允许再固化结晶。在第一小束辐射了特定部分后，该特定部分再被辐射束脉冲第二脉冲的第二小束辐射而熔化其第二区，第二区被至少部分熔化，在各相邻的第二区之间留下第二未辐射区，并被允许再固化结晶。第一与第二受辐射和再固化区在薄膜样品片段内相互混合。此外，第一区对应于第一像素，第二区对应于第二像素。

Description

改进衬底上薄膜区域内诸区及其边缘区内均一性 以及这种薄膜区域之结构的激光结晶处理工艺与系统
相关申请
本申请要求2002年8月19日提出的美国临时申请NO.60/405,083的优先权，所述临时申请通过引用包括在这里。
政府权利公告
遵照国防部先进研究计划局仲裁号N66001-98-1-8913，美国政府对本发明拥有一定权利。
技术领域
本发明涉及薄膜处理技术，尤其涉及处理半导体膜的技术，以对这类薄膜的膜区在空间上掺合多重辐射，得到电子器件诸如位于其内的薄膜晶体管(TFT)明显的性能均一性。
发明背景
已知硅膜或半导体膜一类的薄膜可用来对液晶显示器提供像素，这类膜以前都通过受激准分子激光退火(ELA)法作处理(即被受激准分子激光辐射后再结晶)。在应用连续横向固化(SLS)技术制作大粒单晶或多晶硅薄膜方面，曾描述过其它更好的方法与系统，用来处理用于液晶显示器与有机发光二极管显示器的半导体薄膜。例如，授与Im的美国专利NO.6,322,625合美国专利申请09/390,537都描述了这类SLS系统与处理，其整个揭示内容通过引用包括在这里，而且已转让给本申请的共同受让人。在这些专利文件描述的一些技术中，半导体薄膜上的多个区域被例如连续辐射。
用常规系统与处理法处理的半导体膜，往往具有能量密度从这种薄膜一个辐射区到下一辐射区变化的缺点，其主要原因在于激光束流量在各次发射之间至少略微不同。例如在连续辐射薄膜诸邻区期间，第一区被具有第一能量流量的第一束脉冲(脉冲组)辐射，第二区被具有第二流量(与第一束脉冲的流量至少略微不同)的第二束脉冲(或脉冲组)辐射，而第三区被具有第三流量(与第二束脉冲流量至少略微不同)的第三束脉冲(或脉冲组)辐射，依次类推。这些区域一辐射，就能结晶(如由于至少部分熔化)。由于辐射相邻区域的连续束脉冲的流量变化，半导体薄膜被辐射结晶的第一、第二与第三区域得到的能量密度，至少在某种程度上相互都不同。
在如此制作半导体薄膜即在这类能量密度不一的辐射结晶区内安置薄膜晶体管(TFF)之后，会产生问题。具体地说，位于膜结晶区内的这类TFT器件的性能，相互之间不一样，因其能量密度不同。例如，虽然置于各结晶区的诸TFT器件(在其内可能均一)一般具有均一的特性，而且在每个这样的区内几乎以同样方式工作，但是各个结晶区之间的TFT器件不以均一的方式工作，这本身标明，设置在显示器相邻像素上的同样色彩，各像素会出现不同。
用流量稍不同的脉冲辐射半导体薄膜相邻区域，不经意造成的另一问题是看得出从一个这样的区域到下一连续区域的变化。这是因为两邻区的能量密度相互不同，而且因为在其边界区的区间变化因这种能量密度不同而相互有反差，所以第一区与下一区之间的变化可能比预计的更明显。
因此，较佳地产生包括半导体膜的衬底，以减小辐射半导体薄膜邻区(以后再结晶)的连续束脉冲流量不同的影响。
发明内容
本发明的目的之一是提供一种改进的工艺与系统，能把用两个连续脉冲(或脉冲组)产生的结晶区置于衬底膜上，使TFT器件能够位于这种区内，让薄膜样品的邻区基本上具有与位于其内的TFT器件同样的性能。本发明的另一目的是把两连续脉冲(或脉冲组)的结晶区置于样品邻区之间的边界区内，以削弱邻区间有可见边界的感觉，减小两邻区间的反差。
根据这些目的和参照以下说明书将明白的其它目的中的至少某些目的，现在决定用两个或多个不同脉冲(每个脉冲有不同的流量)部分对半导体薄膜内一个或多个区域的辐射作特殊分散。还确定，在半导体薄膜两邻区间的边界区内分散两连续束脉冲部分，削弱了对像素间边界的感觉。
在本发明一示例实施例中，提出了一种处理半导体薄膜样品的工艺与系统。具体而言，把束发生器控制成以预定的重复频率发射连续的薄膜样品。各薄膜样品经遮蔽，形成第一组与第二组小束。各辐射脉冲的第一与第二组小束撞击薄膜样品，其强度足以至少部分地熔化薄膜样品片段的受辐射部分。薄膜样品第一脉冲的第一小束辐射薄膜样品片段的特定部分，熔化该特定部分的第一区，第一区被至少部分熔化，在第一区各邻区之间留下第一未辐射区，使其再固化结晶。特定部分用第一小束辐射后，再用薄膜样品第二脉冲的第二小束辐射以熔化其第二区，第二区被至少部分熔化，在第二区各邻区之间留下第二未辐射区，让它再固化结晶。第一与第二辐射与再固化区在薄膜样品片段内相互混合。此外，第一区对应于第一像素，第二区对应于第二像素。
在本发明另一示例实施例中，第一与第二像素的各个位置不同，而且至少一个第二辐射区的某一位置与至少一个第一辐射区的某一位置基本上一样。第一未辐射区具有与第二区基本上相同的位置，其中第二未辐射区具有与第一区基本上相同的位置。第一与第二受辐射与再固化区形成薄膜样品片段的整个截面。第一与第二区的诸位置可能不均匀，第二受辐射与再固化区的边缘离第一受辐射与再固化区一段距离。
在本发明又一示例实施例中，第一小束具有第一能量密度，第二小束具有第二能量密度，而且第一能量密度与第二能量密度不同。遮蔽的辐射束脉冲还可包括撞击薄膜样品的第三组小束。另外，特定部分用第二小束辐射后，再用第三小束辐射，以熔化特定部分的第三区。第三区的整个厚度被熔化，在各相邻的第三区之间留下第三未辐射区，让其再固化结晶。第三区对应于第三像素，第一和第二像素的各别位置与第三像素的各别位置不同。第一和第二区这至少一个区的某一位置可以与至少一个第三未辐射区的某一位置基本上相同(或不同)。同时，第一与第二未辐射区这至少一个区具有与第三区基本上相同的位置，而第三未辐射区具有与第一和第二区这至少一个区基本上相同的位置。第一、第二与第三再固化区形成薄膜样品片段的整个截面。
在本发明再一个示例实施例中，第一和第二再固化区的边缘离第三再固化区一段距离。另外，第一小束具有第一能量密度，第二小束具有第二能量密度，而第三小束具有第三能量密度，使第三能量密度与第一和第二能量密度中至少一个不同。第二束脉冲紧跟第一束脉冲，当薄膜样品相对辐射束脉冲置于第一位置时，第一区被第一小束辐射。当薄膜样品相对辐射束脉冲置于第二位置时，第二区被第二小束辐射，第二位置比第一位置更接近薄膜样品片段的中心。再者，薄膜样品可相对辐射束脉冲平移，使薄膜样品从第一位置移到第二位置被第一小束撞击。
在本发明还有一个示例实施例中，第一区和第二区都通过其整个厚度被完全熔化。而且，薄膜样品可以平移，使薄膜样品另一部分被第一与第二小束辐射，而该部分基本上邻近薄膜样品的特定部分。为了处理整个半导体薄膜样品，可反复辐射第一与第二区。薄膜样品的该另一部分的第一边缘能重迭薄膜样品特定部分的第二边缘，而该另一部分第一边缘内的受辐射与再固化区可与特定部分的再固化区混合，防止重迭。
配备的诸附图组成本揭示内容的一部分，示出本发明一优选实施例，以说明发明的原理。
附图简述
图1A是本发明辐射系统一示例实施例的示意框图，让连续束脉冲诸部分(具有不同流量)辐射设置在样品上的半导体薄膜诸区域，使这些部分相互介于这些区域之间；
图1B是包括半导体薄膜的样品的放大截面侧视图；
图2是样品一示例实施例在概念上细分的分解俯视图，其上有一半导体薄膜，在上面用图1A的示例系统对半导体薄膜整个表面区实施本发明工艺；
图3是本发明掩膜第一示例实施例的俯视图，掩膜分为两个区，使被第一与第二区形成图案的各组小束能辐射薄膜同一区域，而被每组小束辐射的诸区域片段分散于整个区域；
图4A-4H是本发明的一示例实施例诸样品半导体膜在束脉冲被图3的掩膜形成图案时相对于脉冲束的连续移动；
图5A-5H是在本发明工艺示例的连续处理阶段的辐射图，辐射应用经图3的掩膜遮蔽的辐射束脉冲(对应于图4A-4H所示的样品移动)，于是样品上半导体膜的特定部分再固化结晶；
图6A示出两个特定受辐射区，再固化结晶区对应于图5G与5H中的结晶区，其中整个TFT器件位于该结晶区内；
图6B示出两个特定受辐射区，再固化结晶区对应于图5G与5H中的结晶区，其中TFT的有源区位于该结晶区内，其它区域设置在结晶区间的边界区上方；
图7是本发明掩膜第二示例实施例的俯视图，掩膜分成三个区，使各组被第一、第二与第三区形成图案的小束能辐射薄膜同一区域，被每组小束辐射的区域片段在整个区域内分散；
图8A-8H是本发明一示例实施例中样品半导体膜在束脉冲被图7的掩膜形成图案时相对脉冲束的连续移动；
图9A-9H是在本发明工艺的示例连续处理阶段的辐射图，辐射应用了经图7的掩膜遮蔽的辐射束脉冲(对应于图8A-8H所示的样品移动)，于是半导体膜设置在样品上的诸特定部分再固化结晶；
图10是本发明掩膜第三示例实施例的俯视图，掩膜分成四个区，被第一与第二区形成图案的各组小束用于在受辐射区域第一受辐射片段诸横向生长晶粒，被第三与第四区形成图案的各组小束用于在受辐射区域第二受辐射片段诸横向生长晶粒。小束辐射区域的第一与第二片段分散在整个该区域里；
图11A-11H是本发明一示例实施例中样品半导体膜在束脉冲被图10的掩膜形成图案时相对脉冲束的连续移动，以在半导体薄膜同一区域的某些区内促进晶粒的连续横向固化(SLS)；
图12A-12F是本发明基于SLS原理的工艺在示例的连续处理阶段的辐射图，辐射应用经图10的掩膜遮蔽的辐射束脉冲(对应于图11A-11H所示的样品移动)，于是半导体膜设置在样品上的特定部分再固化结晶；
图13是本发明掩膜第四示例实施例的俯视图，掩膜分成中心区与边界区，使边界区形成图案的各组小束辐射一区域，因而它们被置于被辐射邻区的下一连续束脉冲图案化的小束辐射的区域片段之间，而受后来束脉冲的小束辐射的邻区的边界片段分散在整个该边界片段内；
图14A-14D是本发明工艺在示例的连续处理阶段的辐射图，辐射应用被图13的掩膜遮蔽的辐射束脉冲，于是半导体膜设置在样品上的特定部分再固化结晶；
图15示出被图13的掩膜形成图案的束脉冲辐射的区所经受的辐射次数；
图16是一流程图，表示本发明在图1A计算装置的至少部分控制下，应用图4A-4H、5A-5H、8A-8H、9A-9H、11A-11H与12A-12F的本发明示例技术的第一示例处理步骤；和
图17是一流程图，表示本发明在图1A计算装置的至少部分控制下，应用图14A-14D的本发明示例技术的第二示例处理步骤。
详细描述
应该理解，本发明的各种系统可用于在半导体(如硅)薄膜上使一个或多个区固化结晶，这些区可以置于这种半导体薄膜先前结晶的区之间。下面将更详细地描述实现这些区和得到结晶半导体薄膜的系统与工艺的诸示例实施例。但要明白，本发明并不限于这里描述的系统、工艺和半导体薄膜的诸示例实施例。
美国专利申请09/526,585(“585申请”)描述了提供连续运动SLS的一些系统，其整个内容通过引用包括在这里。基本上符合本发明示例实施例的类似系统，可用于生成上述半导体膜被辐射、固化与结晶的部分，使用这些部分可用新的辐射、固化与结晶区废除先前结晶的部分。具体地说，对样品170应用本发明系统，样品170的无定形硅薄膜被辐射束脉冲辐射，以促进对半导体薄膜特定区的辐射、后继固化与结晶。该示例系统包括：发射辐射束(如激光束)的束源110(如Lambda Physik的LPX-315I XeCl型脉冲式受激准分子激光器)；修正激光束能量密度的可控束调制器120；MicroLas双极可变衰减器130；束控镜140、143、147、160与162；束扩展与准直透镜141与142；均束器144；聚光透镜145；向场透镜148；装入平移台(未示出)的投影掩膜150；4X～6X目镜161；可控快门152；多元物镜163，用于把辐射束脉冲聚集到样品170上，样品170具有装在样品平移台180上要处理的半导体薄膜；支承在隔振自校平系统191～194上的花岗石块光学台190；和耦接成控制束源110、束能量密度调制器120、可变衰减器130、快门152与样品平移台180的计算装置100(如执行本发明程序的通用计算机或专用计算机)。
计算装置100较佳地把样品平移台180控制成沿平面的X-Y方向与Z方向平移样品170，从而控制样品40与辐射束脉冲164的相对位置。计算机100还控制辐射束脉冲164的重复频率与能量密度。本领域的技术人员应该理解，可以不用束源110(如脉冲式受激准分子激光器)，而用其它已知的短能量脉冲源产生辐射束脉冲，以下述方法至少部分熔化(也能通过其整个厚度完全熔化)样品170选择的半导体(如硅)薄膜区。这类已知的源可以是脉冲式固态激光器、遮光式连续波激光器、脉冲电子束与脉冲离子束等。通常，束源110产生的辐射束脉冲可提供的束密度为10Mj/cm2～1J/cm2，脉冲持续时间(FWHM)为10～103纳秒，脉冲重复频率为10HZ～104HZ。
在图1A所示系统的实施例中，虽然计算装置100通过样品台180控制样品170的平移而按本发明处理样品170的半导体薄膜，但是计算装置100也可控制掩膜150和/或装入有关掩膜/激光器束平移台(为了简明，未示出)的束源110的平移，使辐射束脉冲164的强度图案相对样品170的半导体薄膜沿受控的束路径偏移。偏移辐射束脉冲的强度图案的另一可行方法是用计算机100控制控束镜。图1的示例系统可按下述更详细的方法处理样品170的硅薄膜。本发明的示例系统用掩膜150严格限定所得遮蔽束脉冲164的型面，并在半导体薄膜部分相邻部分与边缘区被这些遮蔽束脉冲164辐射再结晶时，减小这些部分的不均性。
如图1B所示，样品170的半导体薄膜175可直接位于例如玻璃衬底172上，并可置于其间的一个或多个中间层177上，其厚度为10～1O,000(1μm)，只要其至少某些必要的区能通过整个厚度被完全熔化。根据本发明一实施例，半导体薄膜175可由硅、锗、硅锗(SeGe)制成，最好杂质含量很低。对半导体薄膜175还可应用其它元素或半导体材料。直接位于半导体薄膜175下面的中间层177，可由二氧化硅(SiO2)、氮化硅(Si3N4)和/或氧化物、氮化物的混合物或者其它适合在样品170半导体薄膜175指定区内促进晶粒生长的材料组成。玻璃衬底172的温度在室温与800℃中间，通过对衬底172预热可实现更高的温度，这样在样品170半导体薄膜175的受辐射、再固化和再结晶区内，可有效地生长更大的晶粒，因为玻璃衬底172接近薄膜175。
图2表示样品170半导体薄膜175(如无定形硅薄膜)一实施例和束脉冲164相对样品170上诸位置的相对平移路径的放大图。该示例样品170的示例尺寸为y方向40cm×X方向30cm。样品170可在概念上细分为许多列(如第一概念列205、第二概念列206、第三概念列20)等。各概念列的位置/尺寸可存入计算装置100的存储器，供计算装置100用于以后控制样品170平移，和/或供束源110在半导体薄膜175的这些位置或基于存贮位置的其它位置上作束发射。各列205、206、207等的尺寸定为例如y方向1/2cm×X方向30cm，因而若样品在y方向的尺寸为40cm，则样品170可在概念上细分成80列。样品170还可在概念上细分成其它尺寸的列(如1cm×30cm列、2cm×30cm列、2cm×30cm列等)。实际上对样品170的概念列尺寸绝无限制，只要束脉冲164能在这些列内辐射和完全熔化半导体薄膜175的某些区而在这些区内促进小晶粒生长，以便在薄膜样品175上形成允许插入被两个不同的(如连续的)束脉冲辐射的区的均匀区，而这两个束脉冲在半导体薄膜同一区域内相互通常具有不同的流量。各列的位置/尺寸及其位置都存入计算装置100的存储器，被计算装置100用于控制平移台180相对束脉冲164的平移，和/或被束源110用于束发射。
用本发明如图3所示第一实施例的掩膜150形成图案的束脉冲164，可以辐射半导体薄膜175。第一示例掩膜150的截面面积大于束脉冲164的截面面积，这些掩膜150能把脉冲束形成具有被掩膜150的开口或透明的区域引导的形状与型面。掩膜150细分成第一片段A300与第二片段B350。第一片段A300具有多个相互被档束区320分开的开口或透明区310，第二片段B350具有多个相互被档束区370分开的开口或透明区360。掩膜150的第一和第二片段300、350的开口或透明区310、360也可称为“裂口”，这些裂口让小束脉冲(即小束)通过这里辐射并完全熔化它们撞击的半导体掩膜175的区域。裂口310、360的尺寸可以是0.1μm×0.5μm、0.5μm×0.5μm等，显然其它尺寸也行而且包括在本发明范围内。例如，裂口可以是矩形、圆形、三角形、人字形、菱形等。因此如下所述，掩膜150能把束脉冲164的形状形成撞击样品170预定部分的半导体掩膜175。
下面参照样品170与被图3的掩膜图案化的束脉冲164撞击半导体薄膜175片段的相对移动，描述图4A-4H和5A-5H所示的本发明工艺的第一实施例。因样品170的示例平移与遮蔽的束脉冲164的方向有关，故还得参照图2作描述。为辐射样品170半导体薄膜175的选择性区域，样品170可通过移动掩膜150或样品平移台180受辐射。为此，遮蔽束脉冲164的长度与宽度为0.1cm×0.5cm。但应理解，遮蔽束脉冲164并不限于这种形状与尺寸，实际上其它形状和/或尺寸都由掩膜150决定并图案化。
样品170在概念上被细分为列205、206、207等之后，脉冲激光束111被激活(用计算装置100或通过打开快门130来驱动束源110)，产生撞击远离半导体薄膜175的第一位置220的脉冲激光小束164。然后，在计算装置100控制下，样品170朝X方向平移，加速到相对第一束路径225内定位小束的预定速度。
在本发明工艺一变型中，当样品170相对脉冲激光束149的移动速度达到该预定速度时，脉冲小束164较佳地到达样品170的第一边缘210’的。然后样品170沿-X方向以预定速度继续(如不停顿)平移，使脉冲小束164对第二束路径230全长连续辐射样品170的连续部分。
通过第一边缘210’后，束脉冲149通过掩膜150的第一与第二片段A300与B350，而掩膜150把束脉冲149的图案变成遮蔽束脉冲164。如图5A所示，被掩膜150第一片段A300形成图案的遮蔽束脉冲164，撞击半导体薄膜样品170第一概念列205上的第一区域410，而被掩膜150第二片段B350形成图案的遮蔽束脉冲164，则辐射远离半导体薄膜170边缘210’的某一区域。因此如图4A与5A所示，半导体薄膜第一区域410只被掩膜150第一片段A300遮蔽的束脉冲164辐射。如图5A所示，受辐射的第一区域410由相互隔开一段距离的受辐射第一部分415组成，基本上匹配掩膜150第一片段A300的裂口310的位置与取向。具体地说，受辐射第一部分415设置成使这些受辐射第一部分415之间的部分能被另一束脉冲(如后续遮蔽的束脉冲)辐射。在本发明一优选实施例中，位于受辐射第一部分415之间的这些部分，大得足以使尺寸与第一部分415接近一样的整个新的部分能在其内被另一束脉冲辐射(如不重迭受辐射第一部分415的任一部分)。遮蔽束脉冲164的流量或强度可以足以通过其整个厚度完全熔化受辐射的第一部分415。此外，遮蔽束脉冲164可以部分地熔化这些部分415。
然后如图4B与5B所示，样品170继续沿-X方向相对遮蔽束脉冲164平移，而该束脉冲被掩膜150的第一与第二片段A300与B350遮蔽，因而遮蔽束脉冲164被第一片段A300形成图案的第一半部分辐射半导体掩膜175第一概念列205上的第二区域420，而遮蔽束脉冲164被第二片段B350形成图案的第二半部分则辐射第一区域410。这样，第二区域420的第一区425基本上按第一区域410的第一区415同样的方式被定位和辐射。要注意，在用遮蔽束脉冲164被第二片段B350形成图案的第二半部分辐射第一区域410之前，先让被前一束脉冲辐射的第一部分415(如图5A所示)固化结晶。另外，用束脉冲164被掩膜150第二片段B350遮蔽的第二半部分辐射的第一区域410的第二部分418，置于结晶的第一部分415之间。注意，遮蔽束脉冲164辐射第一区415的半部分所用的流量，不同于另一遮蔽束脉冲164辐射第二区418的半部分所用的流量。由于第一与第二区415、418相互间置，所以位于这些结晶区415、418上的TFT器件的性能较佳地在整个第一区域410内均一。
下面如图4C与5C所示，样品170继续沿-X方向相对遮蔽束脉冲164平移，而束脉冲149再被掩膜150的第一和第二片段A300与B350遮蔽，使遮蔽束脉冲164被第一片段A300形成图案的半部分辐射半导体薄膜175第一概念列205上的第三区域430，而遮蔽束脉冲164被第二片段B350形成图案的第二半部分辐射第二(先前被部分辐射)区域420。第三区域430第一区435的定位与辐射方式，基本上与第一区域第一区415和第二区域420第一区425相同。类似于以上对第一区域410第一受辐射区415的结晶所作的讨论，让被前一束脉冲辐射的第一区425(如图5B所示)固化结晶。另外，第二区域420被掩膜150第二片段B350遮蔽的束脉冲164第二半部分辐射的第二区428置于第一结晶部分425之间。此外，第一区域410的第一与第二区415与418(尤其是所有的区)都结晶。
图4D与5D表示沿-X方向相对遮蔽束脉冲164平移的样品170，而束脉冲再次被掩膜150的第一与第二片段A300与B350遮蔽，使遮蔽束脉冲164被第一片段A300形成图案的半部分辐射半导体薄膜175第一概念列205上的另一区域430，而遮蔽束脉冲164被第二片段B350形成图案的第二半部分辐射第三(先前被部分辐射)区域430。这样，第三区域430被遮蔽束脉冲164半部分辐射的第二部分438被置于第一结晶部分435之间。
平移一直继续到完全了所有的区域410～490，使其所有各自的第一与第二部分都在第一概念列205置结晶，即直到脉冲小束164到达样品170的第二边缘210”，如图4E与5E所示。当束脉冲164通过第二边缘210”时，样品170相对束脉冲164(在第三束路径235内)的平移减慢，到达第二位置240(见图2)。要注意，在束脉冲164穿过样品170第二边缘210”后，不必关闭脉冲束111，因为它不再辐射样品170。
虽然正在离开样品170和第二边缘210”，但是样品170经第四束路径245仍沿-y方向继续平移到第三位置247，能沿第二概念列206辐射半导体薄膜175的片段。然后让样品170在位置247稳定下来，允许在样品170不断平移到第三位置247而停止时可能出现的任何振动。其实对到达第二概念列206的样品170而言，它继续对宽度(-y方向)为1/2cm的列平移约1/2c’m，然后经第四束路径250沿-X方向加速到预定速度，实现束脉冲164对半导体薄膜175的撞击，接着绕过第二边缘210”。
随后，样品170继续沿第五束路径255平移，在沿+X方向平移样品时，再对第二概念列206重复以上对第一列205辐射所描述的示例过程，以辐射其它区410、420和它们各自的小晶粒区域415、425与横生长区域418、428。然而，可以不把第一片段A300用作第一次辐射半导体薄膜175第二概念列205第一区域510的半束脉冲，而用掩膜第二片段B350形成束脉冲图案并辐射第二概念列206的第一区域510。
具体而言，图4F与5F表明，被掩膜150第二片段B350形成图案的遮蔽束脉冲164撞击半导体薄膜样品170第二概念列206上的第一区域510，被掩膜150第一片段A300形成图案的遮蔽束脉冲164则辐射远离半导体薄膜175的区，因而半导体薄膜175第一区域410只被由掩膜150第二片段B350遮蔽的束脉冲164辐射。如图5F所示，第二概念列206受辐射的第一区域510由相互隔一段距离的受辐射第一部分515组成，与掩膜50第二片段B350裂口360的位置与取向基本上匹配。图4G、4H、5G、5H表明，半导体薄膜175第二概念列206的区域被掩膜150形成图案的束脉冲辐射，因而遮蔽束脉冲164第二半部分把遮蔽束脉冲164第一半部分引导成辐射半导体薄膜175第二概念列206的所有区域。
这样，能正确地辐射样品170的所有概念列。具体地说，当束脉冲164到达第一边缘210’时，样品170的平移沿第六束路径260减速到达第四位置265。在该点，样品170沿第七束路径270按-y方向对位于样品170周边之外的束脉冲继续平移而到达第五位置272，并允许样品170停止平移以消除振动。之后，样品170沿第八束路径275按-x方向加速，使束脉冲164到达并通过样品170第一边缘210’，而且辐射和至少部分熔化第三概念列207里的某些区，使它们能以基本上同对第一概念列205诸区410、420、430……490所描述的一样的方法结晶，如图5A-5E所示。
对半导体薄膜175所有的概念列，或者对薄膜175不一定在概念上细分成列的特定片段选择的列，都可重复这种方法。运用本发明这一示列方法，由于半导体薄膜175中所有区域的第一与第二结晶区相互间置，所以在位于这类结晶区的整个TFT器件中，置于这种结晶区上的TFT器件的性能接近均一。
而且，根据存贮在计算装置100存储器里的预定位置，计算装置100还能控制用束源110发射束111(如取代通过设定预定的脉冲持续时间束辐射半导体薄膜175)。例如，计算装置100能控制束源110产生束111，而且用其相应的束脉冲164只辐射薄膜175某些区的预定位置，使这些位置被存贮起来供计算装置100用于启动发射束111，因而束脉冲只有在样品170沿束脉冲164路径继续平移到直接位于这些区才辐射。根据该位置在x方向的坐标，通过计算装置100对束源110点火。
此外，在束脉冲164的辐射路径指向半导体薄膜175准备熔化结晶的区时，还能不必连续地平移样品170。这样可在样品170中停止样品170平移，使当中的该区受辐射，至少部分熔化，然后再固化结晶。之后，移动样品170，使半导体薄膜175另一片段安培在束脉冲164的路径内，从而按照以上详述的该工艺的示例实施例和下面将要描述的该工艺诸实施例，再次停止样品平移，使该特定片段受辐射且至少部分熔化。
图6A示出图5C-5H所示第一区域410中第一与第二受辐射、再固化和结晶的区415与418。具体地说，图6A表明，整个TFT器件610、620都能位于该第一区域各自的第一与第二区415、418内。位于第一区域410第一区415里的第一TFT器件610包括栅612、漏614、源616与有源区618，它们都远离第一区514的边界区。同样对第二TFT器件610而言，其栅622、漏624、源626和专用的有源区628也不重迭第一区域410的第二区418。
图6B示出图5C-5H所示第一区域410中第一与第二受辐射、再固化与结晶的区415与418，其上设置了各自的TFT器件610’、620’。该例中，只将TFT器件610’、620’的各自有源区618’、628’置于各第一与第二结晶区415、418，而TFT器件610’、620’的其它部分则位于这些区415、418的边界上。具体地说，第一TFT器件610’包括整个位于第一区域410第一区415内的有源区618’，而其栅612’、漏614’与源616’重迭第一区415的边界。同样对第二TFT器件610’而言，其整个有源区628’位于第一区域410各第二区418内，而其栅622’、漏624’与源626’直接置于第二区418的边界上。应该理解，任一个栅612、612’、622、622’、漏614、614’、624、624’和616、616’、626、626’都可置于第一与第二区415、418及其边界区上。另按本发明又一实施例，可将各个TFT器件610’、620’的一小部分有源区618’、628’置于第一区415和/或第二区418的边界区上，但仍把大部分有源区618’、628’置于第一与第二区415、418内。
图7是本发明掩膜150’第二实施例的俯视图，掩膜分成第一片段A’710、第二片段B’720与第三片段C’730，因而被第一、第二与第三片段710、720、730形成图案的各组小束能辐射薄膜同一区域，而被各组小束辐射的区域片段分散在整个该区域内。类似于图3所示的第一示例掩膜150，第一、第二与第三片段710、720、730各自的多个开口或透明区域715、725、735，相互被档束区域分开，可以称为裂口。这些裂口让小束脉冲(即小束)通过而辐射并至少部分熔化它们撞击的半导体薄膜175的区域。
下面参照图8A-8H和9A-9H描述本发明工艺的第二实施例。就该工艺的第一实施例而言，样品170的相对平移一直加速到束脉冲164到达第一边缘210’。通过第一边缘210’后，束脉冲149通过掩膜150’的第一、第二与第三片段A’710、B’720、C’730，掩膜150’把束脉冲149形成图案基本上像掩膜150’一样的遮蔽束脉冲164。如图8A与9A所示，被掩膜150’第一片段A’710形成图案的遮蔽束脉冲164撞击辐射半导体薄膜样品170第一概念列205上的第一区域810，而被掩膜150’第二与第三片段B’720、C’730形成图案的遮蔽束脉冲164则辐射远离半导体薄膜样品170边缘210’的一区域。因此如图8A与9A所示，半导体薄膜第一区域810只受被掩膜150’第一片段A’710遮蔽的束脉冲164辐射。如图9A所示，受辐射的第一区域810起初由相互隔一段距离的受辐射的第一部分815组成，与掩膜150’第一片段’710裂口715的位置与取向基本上匹配。与图4A-4H和5A-5H所示的第一实施例一样，第一区域810受辐射的第一部分815设置成使其间的部分可用另一束脉冲(如后续遮蔽的束脉冲)辐射。
之后如图8B与9B所示，样品170继续沿-x方向相对于遮蔽束脉冲164平移，而该束脉冲被掩膜150’的第一和第二片段A’710、B’720遮蔽，使束脉冲164的第一1/3部分(即被第一片段A’710形成图案)辐射半导体薄膜175第一概念列205上的第二区域820，并使其第二1/3部分(即被第二片段B’720形成图案)辐射第一区域810。被掩膜150’第三片段C’730形成图案的遮蔽束脉冲164的第三1/3部分离开半导体薄膜175(即边缘210’以外)辐射。这样，基本上以与第一区域810第一区815同样的方法定位并辐射第二区域820的第一区825。要注意，在用遮蔽束脉冲164被第二片段B’720形成图案的第二1/3部分辐射第一区域810之前，受前一束脉冲辐射的第一部分815(如图9A所示)可以固化结晶。此外，第一区域810被掩膜150’第二片段B’720遮蔽的束脉冲164第二1/3部分辐射的第二部分817，置于结晶的第一部分815之间。根据掩膜150’第一、第二与第三片段710、720、730的配置，即使第一与第二部分815、817已被第一遮蔽束脉冲164第一1/3部分和后一遮蔽束脉冲164第二1/3部分辐射，但在该点仍有未被辐射的设置在第一区域810内的部分。
于是如图8C与9C所示，样品170再继续沿-x方向对遮蔽束脉冲164平移，而该束脉冲被掩膜150’的第一、第二与第三片段710、720、730遮蔽，使其第一1/3部分(即被第一片段A’710形成图案)辐射半导体薄膜175第一概念列205上的第三区域830，第二1/3部分(即被第二片段B’720形成图案)辐射第二区域820，而第三1/3部分(即被第三片段C’730形成图案)辐射第一区域810。这样，基本上分别以与第一和第二区域810、820的第一区815、825同样的方法定位并辐射第二区域820的第一区835。同时，基本上以与第一区域810第二区817同样的方法定位并辐射第二区域820的第二区827。在用被第三片段C’730形成图案的遮蔽束脉冲164第三1/3部分辐射第一区域810之前，先让受前两个束脉冲辐射的第一和第二部分815、817(如图9A与9B所示)固化结晶。同样在用遮蔽束脉冲164被第二片段B’720形成图形的第二1/3部分辐射第一区域820之前，也让受前一束脉冲辐射的第一部分825(如图9A所示)固化结晶。
另外，第一区域810被掩膜150’第三片段C’730遮蔽的束脉冲164第三1/3部分辐射的第三部分818，置于结晶的第一和第二部分815、817之间。同时，第二区域820被掩膜150’第二片段B’730遮蔽的束脉冲164第二1/3部分辐射的第二部分827，置于结晶的第一部分825之间。根据掩膜150’第一、第二和第三片段710、720、730的配置，在用遮蔽束脉冲164第三1/3部分辐射后，第一区域810内不再存在未辐射部分。图8D和9D表明，在样品170沿-x方向平移并用连续的第四遮蔽束脉冲164辐射半导体薄膜175第一概念行205之后，第一区域810的所有部分815、817、818都受到辐射并结晶。
与以上参照图4A-4H和5A-5H所示本发明实施例讨论的情况相似，遮蔽束脉冲164第一1/3部分用来辐射第一区815的流量，不同于遮蔽束脉冲164分别用来辐射第二与第三区817、818的各第二与第三1/3部分。由于第一、第二和第三区815、817、818相互间置，所以在整个第一区域810内，置于这些结晶区815、817、818上的TFT器件的性能均一。以同样方法对半导体薄膜175整个第一概念列205重复这一步骤，直到其所有的区域基本上以与以上参照半导体薄膜175第一区域810所提出的同样方法受辐射并结晶，如图8D、8E、9D、9E所示。
接着，在开始处理第二概念列206时，束撞击辐射半导体薄膜175该第二概念列206第一区域910第一部分915的第一1/3部分，被掩膜150’第三片段C’730遮蔽(见图8F、9F)。因此，图8G、8H、9G、9H表明，半导体薄膜175第二概念列206诸区域被掩膜150’形成图案的束脉冲辐射，从而根据本发明第二实施例，在辐射半导体薄膜175第二概念列206的所有区域时，遮蔽束脉冲164第三1/3部分引导遮蔽束脉冲164的第二1/3部分，后者再引导遮蔽束脉冲164的第三1/3部分。
这样，被掩膜150’形成图案的束脉冲164能正确地辐射样品170所有的概念列。第三概念列207的平移与辐射基本上同第一概念列205的辐射一样，下面不再详述。
图10示出本发明掩膜150”第三实施例的俯视图，该掩膜分成四个片段(即第一顶片段1000、第一底片段1020、第二顶片段1050以第二底片段1070)。具体地说，由第一顶与底片段1000、1020裂口1010、1030形成图案的各组小束，用于横向生长受辐射区域第一受辐射部分的晶粒。第一底片段1020的裂口1030离开第一顶片段1000的裂口1010为垂直偏差1040。另外，分别由第二顶与底片段1050、1170的裂口1060、1080形成图案的各组小束，用来横向生长同一辐射区域第二辐射部分里的晶粒。第二底片段1070的裂口1080离开第二顶片段1050的裂口1060为垂直偏差1090。用小束以该方式辐射与横向生长的这些区域的第一与第二部分在其间整个区域内分散。注意，使用该第三掩膜150”，得出的半导体薄膜175结晶部分的布局基本上类似于图3所示掩膜150的第一实施例。然而，正如本发明第三实施例将在下面参照图11A-11H和12A-12F所描述的那样，图5A-5H的半导体薄膜175正区域410、420等第一部分415、425等与第二部分418、428等，略小于半导体薄膜175区域内的第一与第二部分，因为用本发明工艺第三实施例结晶的半导体薄膜164的第一与第二部分要经历如下所述的横向晶粒生长。
如图11A和12A所示，本掩膜150”第一顶片段X1000形成图案的遮蔽束脉冲164，撞击与辐射半导体薄膜样品170第一概念列205上的第一区域810，而被掩膜150”第一底片段X’1030、第二顶片段Y1050与第二底片段Y’1070形成图案的遮蔽束脉冲164，则辐射离开半导体薄膜170边缘210’的区。因而如图11A和12A所示，半导体薄膜第一区域1110只被掩膜150”第一顶片段X1000遮蔽的束脉冲164辐射。如图12A所示，受辐射的第一区域1110起初由相互隔一段距离的受辐射第一部分1112组成，与掩膜150”第一顶片段X1000的裂口1010的位置与取向基本上匹配。像图4A-4H和5A-5H所示的第一实施例一样，第一区域1110受辐射的第一部分1112设置成使这些受辐射第一部分1112之间的部分可用另一束脉冲(如后加的遮蔽束脉冲)辐射。
然后如图11B和12B所示，样品170继续沿-X方向对遮蔽束脉冲164平移，而该束脉冲被掩膜150”的第一顶片段X1000与第一底片段X’1020遮蔽，使束脉冲164第一1/4部分(即被第一顶片段X1000形成图案)辐射半导体薄膜175第一概念列205上的第二区域1120，而其第二1/4部分(即被第一底片段X’1020形成图案)则辐射第一区域1110。遮蔽束脉冲164分别被掩膜150’第二顶片段Y1050与第二底片段Y’1070形成图案的第二顶与底1/4部分，离开半导体薄膜175辐射(即在边缘210’之外)。第二区域1120第一区域1122的辐射与定位方法基本上与第一区域1110第一区1112的一样。
应该指出，在用遮蔽束脉冲164被第一底片段X’102形成图案的第二1/4部分辐射第一区域1110之前，允许受前一束脉冲辐射的第一部分1112(如图12A所示)先固化结晶。相对于遮蔽束脉冲164第二1/4部分(即被第一底片段X’1020形成图案)对第一区1110的辐射，该第二1/4部分辐射第一区域1110内的第二部分1114，使其重迭第一区域1110第一解决部分1112某一区。较佳地，第二部分1114与第一区域第一结晶部分1112有一垂直偏差，基本上对应于第一顶片段X1000裂口1010与第一底片段X’1020裂口1030之间的偏差1040。这样，位于第一结晶部分1112内的晶粒易于长入第二部分1114，而后者因冷却结晶而重迭它们，因而能增大第一部分1112内的晶粒尺寸，使里面的进来长入第二结晶部分。这种处理应用了’535申请详述过的连续横向固化(SLS)技术的原理。在本发明该优选实施例中，甚至进一步促进了晶粒生长，因为遮蔽束脉冲164的强度高得足以沿第一区域1110整个厚度至少部分熔化第一与第二部分1112、1114。
随后如图11C和12C所示，样品170继续沿-X方向相对遮蔽束脉冲164平移，该束脉冲被掩膜150”的第一顶与底片段1000、1020和第二顶与底片段1050、1070遮蔽，使束脉冲第一1/4部分(即被第一顶片段X1000形成图案)辐射半导体薄膜175第一概念列205上的第三区域1130，遮蔽束脉冲164第二1/4部分(即被第一底片段X’1020形成图案)辐射第二区域1120，而遮蔽束脉冲164第三1/4部分(即被第二顶片段Y’1050形成图案)辐射第一区域1110。遮蔽束脉冲164被掩膜150”第二底片段Y’1070形成图案的第四1/4部分，则离开半导体薄膜175(即边缘210’之外)辐射。因此，第三区域1130第一区1135的辐射与定位方法基本上与第二区域1120第一区1122相同。应再次指出，在用遮蔽束脉冲164被第一底片段X’1020形成图案的第二1/4部分辐射第二区域1120之前，允许被前一束脉冲辐射的第一部分1122(如图12B所示)固化结晶，于是第二部分1124重迭第二区域1120第一结晶部分1122的某一区，晶粒从第一部分1122横向长入受辐射而结晶的第二部分1124，其方法基本上类似于以上参照半导体薄膜175第一区域1110的第一与第二部分1112、1114所描述的方法。
此外，第一区域1110被掩膜150”第二顶片段Y1050遮蔽的束脉冲164第三1/3部分辐射的第三部分1116，被置于第一结晶的横向生长部分(因晶粒从第一部分112横向长入重迭第一部分1112的第二受辐射部分114而形成)之间。第三部分1116置于第一区域1110的第一横向生长部分1112’之间。
另如图11D和12D所示，样品170继续沿-x方向相对遮蔽束脉冲164平移，而束脉冲被掩膜150”的所有片段1000、1020、1050、1070形成图案，使其第一1/4部分(即被第一底片段X’1020形成图案)辐射第三区域1130，第三1/4部分(即被第二顶片段Y1050形成图案)辐射第二区域1120，而第四1/4部分(即被第二底片段X’1070形成图案)辐射第一区域1110。第四区域1140第一区1142的辐射与定位基本上与第三区域1130第一区1132相同，第二区域1120第三区1126的辐射与定位基本上与第一区域1110第三区域1116相同。与上述在第一区域1110第一结晶部分1112上重迭第二受辐射部分1114而促进横向生长的情况相似，束脉冲164被掩膜150”第二底片段Y’1070遮蔽的第四1/4部分辐射第一区域1110内的第四部分1118，使第四受辐射部分1118重迭第一区域1110第三结晶部分1116某一区。第二部分1118较佳地垂直偏离第一区域1110的第一结晶部分1116，后者基本上对应于第二顶片段Y1050裂口1060与第二底片段Y’1070裂口1080之间的偏移1090。这样，第三结晶部分1116里的晶粒容易长入第四部分1118，而后者根据其冷却结晶重迭它们以形成第三结晶的横向生长部分1116’。图11E和12E表明，在样品170沿-X方向平移而且用第四连续遮蔽束脉冲164辐射半导体薄膜175第一概念行205后，第一区域1110的所有部分都受辐射、横向生长与结晶。
对半导体薄膜175整个第一概念列205以同样方式重复该步骤，直到其所有区域都受辐射并结晶，方法基本上与参照半导体薄膜175第一区域810所提出的且如图11F、12F所示的一样。概念列206、207……以同样方式受辐射、横向生长与结晶，但当沿+X方向平移样品时，束脉冲164第一1/4部分被掩膜150”第二底片段Y’1070遮蔽，接着其第二1/4部分被掩膜150”第二顶片段Y1050遮蔽，第三1/4部分被第一底片段X1020遮蔽，最后第四1/4部分被掩膜150”第一顶片段Y1000遮蔽。
应该理解，对于本发明工艺的所有实施例而言，辐射和间置先前结晶区之间的受辐射区的脉冲数目，对上述半导体薄膜164同一区域可以超过四个这种辐射。此外，通过一个以上部分偏离并重迭先前结晶的区域部分以促进更长的晶粒生长，能促进横向晶粒生长。另通过用相应的后续束脉冲部分辐射这些已经结晶的区，能再辐射先前受辐射的部分。实际上，本发明工艺允许半导体薄膜175诸区域先结晶的部分被再辐射与再结晶。
图10和图13是本发明掩膜150*第四实施例的俯视图，该掩膜分成中心区、片段CR、东缘片段E、南缘片段S、西缘片段W与北缘片段N。另在其角沿部分，掩膜150*包括东南缘片段SE、西南缘片段SW、西北缘片段NW与东北缘片段NE。中心区片段CR包括一组相互靠近的裂口1210。掩膜膜150*诸边缘片段有各自的裂口。虽然图13所示的掩膜150*边缘片段示出里面的一个裂口(或甚至无裂口)，但应理解，诸边缘区域可以具有比图13所示更多或更少的裂口。具体地数，东缘片段E有裂口1250，东南缘片段有至少一个裂口1245，南缘片段S有裂口1240，西南缘片段SW可以无裂口或至少一个裂口1235，西缘片段W有裂口1230，西北缘片段NW包括至少一个裂口1225，北缘片段N有裂口1220，而东北缘片段NESW可以无裂口或至少一个裂口1255。遮蔽的边缘片段各自具有约1mm的宽度，中心区域片段CR的宽与长为1cm×1cm。因此，东南西北诸边缘片段的尺寸定位1cm×1mm，角沿片段定为1mm×1mm。
设置的掩膜150*的边界片段使由此形成图案的各组小束辐射半导体薄膜175某一区域的边缘区，使它们以后置于该区域诸边缘区之间，因而该边缘区被同一掩膜150*和这种先被辐射而现已结晶的区域的相邻区所遮蔽的另一(如下一个)束脉冲的小束辐射。这样，被以后的束脉冲小束辐射的邻区域的边界区，就分散在半导体薄膜175诸邻区域之间的整个边界区内。下面提出这种定位与辐射的详情。
图14A-14D示出在本发明示例连续处理阶段对样品上半导体膜特定部分应用被图13的掩膜150*遮蔽的辐射束脉冲作辐射后再固化结晶的情况。如图14A所示，遮蔽的束脉冲164被掩膜150*的中心区域片段CR和北与东边缘片段N、E(和其间的西北角沿片段NE)形成图案，以撞击辐射半导体薄膜样品170第一概念列205上的第一区域1310。因而如图14A所示，半导体膜第一区域1310只被遮蔽束脉冲164对应于掩膜150*的这些中心区域片段CR与边缘片段的裂口1210、1220、1250、1255的小束辐射。被掩膜150*的南缘片段S、西缘片段W、东南缘片段SE、西北缘片段NW与西南缘片段SW形成图案的遮蔽束脉冲164，辐射离开半导体薄膜170边缘的区。如图12A所示，半导体薄膜164被辐射的第一区域1310起初由受辐射的第一区1310’、1320’、1350’、1355’组成，它们已被掩膜150*裂口1210、1220、1250、1255产生的小束辐射而且较佳地完全(至少部分)熔化。在第一区域1310的边缘区1320’、1355’与1350’，诸受辐射部分相互隔一距离，而且基本上与掩膜150*裂口1220、155和1250的位置与取向分别匹配。第一区域1310的区1320’、1355’、1350’内的第一受辐射部分设置成使这些受辐射部分之间的部分在其未辐射区中用另一束脉冲(如后加的遮蔽束脉冲)辐射，因而这些边界区域内应用两个不同束脉冲的辐射部分可分散在整个此类边界区域内。
之后如图14B所示，样品170继续沿-x方向相对遮蔽束脉冲164平移，束脉冲再被掩膜150*遮蔽。同时，第一区域1310受辐射部分固化结晶。在该样品170与遮蔽脉冲164辐射方向的相对位置，遮蔽束脉冲164辐射半导体薄膜175第一概念列205上的第二区域1320，第二区域1320的西边界区重迭第一区域1310由区1350’、1355’组成的东边界区域VB1。具体地说，束脉冲164被掩膜150*西缘片段W与西北缘片段NW遮蔽，使掩膜150*这些边缘片段产生的遮蔽束脉冲164的小束辐射边界区域VB1上的未辐射部分，对第一区域1310的辐射与再结晶而言，未辐射部分分散在先被遮蔽束脉冲164辐射的结晶部分1350’、1355’之间。类似于第一区域1310的辐射，遮蔽束脉冲164原来用于被掩膜150*南缘片段S、西南缘片段SW与东南缘片段SE形成图案的第二区域1320的部分，辐射离开半导体薄膜170边缘的区，不辐射第二区域1320任一部分。
接着如图14C所示，样品170继续沿-x方向相对遮蔽束脉冲164平移，以便辐射半导体薄膜第三区域1330(邻近第二区域1320)，而束脉冲被掩膜150*遮蔽，产生基本上与辐射第二区域1320期间产生的小束图案一样的小束图案。在辐射第三区域1330前，第二区域1320受辐射部分固化结晶。之后，遮蔽束脉冲164辐射半导体薄膜175第一概念列205上的第三区域1330。类似于以上对第一区域1310边界区区域VB1辐射的描述，第三区域1330的边界区重迭第二区域1320的东边界区域VB2。而且，束脉冲164被掩膜150*西缘片段W与西北缘片段NW遮蔽，使掩膜150*这些边缘片段产生的遮蔽束脉冲164的小束辐射边界区域VB2上的未辐射部分，而对第二区域1320的辐射与再结晶而言，这些未辐射部分分散在边界区域VB2中先被遮蔽束脉冲辐射的结晶部分之间。而且，遮蔽束脉冲164原来用于被掩膜150*南缘片段S、西南缘片段SW与东南缘片段SE形成图案的部分，辐射离开半导体薄膜170边缘的区，不辐射第三区域1320的任何部分。
这种处理继续下去，直到第一概念列206所有区域1310、1320、1330……1390都按上述方法被辐射和结晶，这些第一、第二、第三等区域1310、1320、1330……1390(带已被独立而不同的遮蔽束脉冲164辐射的结晶部分)之间的边界区域相互分散在其间。概念列206、207……可按同样方法受辐射、横向生长与结晶，但当样品沿+X方向平移时，在被掩膜150*其它片段形成图案的所有小束辐射之前，掩膜150*西缘片段W产生的小束引导第二概念列206诸区域的辐射。
具体如图14D所示，第二概念列206经辐射，其受辐射部分基本上与第一概念列205最后区域1390的受辐射部分匹配，但与最后区域1390的偏移接近等于或略小于第一与第二概念列中间的距离。此外，束脉冲164被掩膜150*南缘片段S与西南缘片段SW形成图案的小束辐射第一概念列205最后一个区域1390与第二概念列第一区域1410之间北水平边界区域HB1上的未辐射部分。该边界区域HB1中受掩膜150*南缘片段S与西南片段SW产生的小束辐射的部分，分散在水平边界区域HB1中被掩膜150*北缘片段N与西北缘片段NW生成的小束已先辐射而结晶的结晶部分之间。第二概念列206诸区域的这种处理，继续到该列206中所有区域部分都被辐射结晶。第三概念列207和其它概念列的处理，继续到整个半导体薄膜175(或其选择的部分)的处理都完成为止。
如图4A-4D所示，受辐射区域间的边界区域包括结晶部分内已受流量不登的独立而不同的束脉冲辐射的部分。这些受辐射再结晶的部分分散在整个边缘区域内，具有被间置于受另一束脉冲辐射部分之间的一束脉冲辐射的部分。再回过来看图14D，第一概念列205最后一区域1390的西北角受辐射四次，因为半导体薄膜175第一概念列205相邻的最后一区域和下一区域1380、1390各自辐射该区，而第二概念列206的第一与第二区域1410、1420也辐射该区域，原因在于该西北部分置于垂直边界VB8与水平边界HB1上。
这一情况在图15中清楚可见，该图示出，在半导体薄膜175处理时，受辐射区域(即受掩膜150*各角片段辐射)的几乎所有角部分都被各自的小束撞击至少四次。被掩膜150*的北东西南边缘片段N、E、W、S形成图案的小束辐射的边缘区，由于位于相邻区域间的水平或垂直边缘区域上，故被处理两次。被掩膜150*中心区域片段辐射的区域部分被辐射一次，因为中心区域的辐射与结晶不需要与相邻区域的辐射与结晶相混合，因为本发明该实施例通过在这些边界区域内交织被流量不同的独立和不同的束脉冲辐射的区域，减小了边界区域(不是中心区域)之间的反差。实现方法是把TFT器件放在边界区域里(和区域中心区内)的这类专门编排与交织的区内，从而减小这些TFT器件可能产生的明显反差。具体而言，边界区域上的强度分布以较佳的平滑而连续的方式变化，相邻区域间不存在突变。应该理解，可以减少或甚至消除被掩膜150*中心区域片段CR遮蔽的束脉冲164部分辐射的区域部分，从而在边界区域之间作平滑过渡而不考虑边界区域之间的任一此类中心区域。例如，下面是取掉此类中心区域后被掩膜150*相应片段形成图案的束脉冲164所辐射的区域的辐射情况：
  4次辐射(NW)   4次辐射(NE)
  4次辐射(SW)   4次辐射(SE)
和
  4次辐射(NW)   4次辐射(NE)
  2次辐射(W)   2次辐射(E)
  4次辐射(SW)   4次辐射(SE)
图16是一流程图，表示在应用图4A-4H、5A-5H、8A-8H、11A-11F与12A-12F本发明技术的图1A计算装置的至少部分控制下，本发明的第一示例处理步骤。在步骤2000，图1A系统的硬件如束源110、能量束调制器120和素后衰减器与快门130，首先至少部分地被计算装置100初始化。样品170在步骤2005被装到样品平移台180上。注意，在计算装置100控制下，可以使用已知的样品装载设备以手操或自动方式进行这种装载。然后在步骤2010，较佳地在计算装置100控制下，把样品平移台180移至初始位置。在步骤2015，需要时可在计算装置100控制下或以手操方式调整和/或对准系统诸其它光学元件，达到正确的聚焦与对准。在步骤2020，辐射/激光束111稳定于预定的脉冲能级、脉冲持续时间与重复频率。在步骤S2024，较佳地判断各束脉冲164的能量是否足以完全熔化半导体薄膜175受辐射的部分而不使它们过熔。若不是这样，在步骤2025，束源110在计算装置100控制下调节束111的衰减量，再执行步骤2024，判断是否有足够的能量熔化半导体薄膜该部分。
在步骤2027，样品170定成指向束脉冲164，以撞击半导体薄膜的第一列。然后在步骤2030，用遮蔽的强度图案(如用掩膜150、150’、150”)辐射和至少部分熔化半导体薄膜175的该部分，之后让受辐射的该部分固化结晶。在步骤2035，判断是否完成了束脉冲对当前概念列的辐射。若未完成，在步骤2040基本上对应于辐射前一区域的束图案的小束图案辐射样品170同一列的下一区域。另外，用当前束脉冲164辐射半导体薄膜175先前受辐射而结晶的区域，其图案使当前遮蔽束脉冲的小束辐射先前处理区域内未辐射的部分(相邻或不相邻)。先前处理区域内新辐射的部分置于结晶取之间。
但在步骤2035，若断定当前概念列的辐射与结晶已完成，则在步骤2045判断是否还有要处理样品170的概念列。若还有，过程就继续到步骤2050。把样品170平移到束脉冲164指向按本发明要处理的下一概念列。否则在步骤2055对样品170结束示例处理，关闭图1A所示系统的硬件与束111，终止该过程。
图17是一流程图，表示本发明在至少图1A的计算装置部分控制下应用图14A-14D的本发明技术的第二示例处理步骤，其中相邻辐射区的边界区片段分散在整个此类边界区内。其步骤2100-2135与图16中的步骤2000-2035基本上一样，不再详述。在步骤2140，用基本上对应于辐射前一区域的束图案的小束图案辐射样品170同一列的下一区域。另外，前一辐射区的边界区域与后一束脉冲164下一小束图案的辐射相重迭，该图案编排成使当前遮蔽脉冲的小束辐射前一次处理的邻区边界区内的未辐射部分。前一处理区域中新的辐射部分，置于前一辐射区域与结晶区的前一结晶区之间的前一区域与相邻区域的边界区域内。按照本发明该实施例，遮蔽束脉冲164后续的其它辐射都重迭了邻区的所有边界。第二实施例在步骤2145-2155中的处理，继续以与以上参照图16所述的步骤2045-2055的处理方法进行下去。
再者，当束脉冲164到达样品170上的特定位置时，能辐射半导体薄膜175诸区域(如用处理器启动)。这些位置由计算装置100预先指定并存入其存储器，因而在样后70相对于束脉冲164到达这些位置后，束源110即被点火。
以上仅说明了本发明的原理，本领域的技术人员参阅了本文内容后，将知道所述诸实施例的各种修正与更改。例如，虽然上述实施例针对半导体薄膜的至少部分横向固化与结晶来描述，但它可以应用于其它材料处理技术，如精机加工、光消融与精细图案化技术，其中包括国际专利申请NO.PCT/USO1/12799和美国专利申请09/390,535/09/390,537与09/526,585所描述的技术，这些申请内容通过引用都包括在这里。上述专利申请描述的各种掩膜图案与强度束图案页可用于本发明的工艺与系统。显然，本领域的技术人员能设想出多种系统与方法，虽然本文未明确示出或描述，但是可实施本发明的原理，因而包括在本发明的精神与范围内。

Claims (65)

1.一种处理衬底上薄膜样品至少一片段的方法，其特征在于，包括步骤：
(a)控制辐射束发生器以预定的重复频率发射连续辐射束脉冲；
(b)遮蔽各辐射束脉冲以形成第一组和第二组小束，配备的第一和第二组各辐射脉冲的小束用于撞击薄膜样品，其强度足以至少部分熔化薄膜样品至少一片段的受辐射部分；
(c)用辐射束脉冲第一脉冲第一小束辐射薄膜样品至少一片段的特定部分，以便熔化特定部分的第一区，第一区至少部分被熔化，在各相邻的第一区之间留下第一未辐射区并让其再固化与结晶；和
(d)在步骤(c)之后，用辐射束脉冲第二脉冲第二小束辐射特定部分，第二区被至少部分熔化，在各相邻的第二区之间留下第二未辐射区，并可再固化与结晶，
其中第一与第二受辐射与再固化区在薄膜样品至少一个片段内相互混合，而且第一区对应于第一像素，第二区对应于第二像素。
2.如权利要求1的方法，其中第一像素各位置不同于第二像素各位置。
3.如权利要求1的方法，其中至少一个第二区的一位置与至少一个第一未辐射区的一位置几乎一样。
4.如权利要求3的方法，其中第一未辐射区的位置与第二区几乎一样，而第二未辐射区的位置与第一区几乎一样。
5.如权利要求4的方法，其中第一和第二再固化区形成薄膜样品至少一片段的整个截面。
6.如权利要求3的方法，其中第一和第二区的位置不均一。
7.如权利要求1的方法，其中第二受辐射与再固化区的边缘与第一再固化区隔一段距离。
8.如权利要求1的方法，其中第一小束具有第一能量密度，第二小束具有第二能量密度，而第一能量密度不同于第二能量密度。
9.如权利要求1的方法，其中遮蔽的辐射束脉冲还包括撞击薄膜样品的第三组小束，其强度足以至少部分熔化薄膜样品至少一片段的受辐射部分，而且还包括步骤：
(e)在步骤(d)之后，用第三小束辐射特定部分以熔化特定部分的第三区，第三区被至少部分熔化而在各相邻的第三区之间留下第三未辐射区，并被允许再固化结晶。
10.如权利要求9的方法，其中第三区对应于第三像素，而且第一和第二像素各位置不同于第三像素各位置。
11.如权利要求9的方法，其中第一和第二区中至少一个区的一位置与至少一个第三未辐射区的一位置几乎一样。
12.如权利要求11的方法，其中第一和第二区的所述位置不同于第三区的所述位置。
13.如权利要求12的方法，其中第一和第二未辐射区中至少一个区的位置与第三区几乎一样，而第三未辐射区的位置与第一和第二区中至少一个区的位置几乎一样。
14.如权利要求13的方法，其中第一、第二和第三再固化区形成薄膜样品至少一片段的整个截面。
15.如权利要求9的方法，其中第一和第二再固化区的边缘与第三再固化区隔一段距离。
16.如权利要求9的方法，其中第一小束具有第一能量密度，第二小束具有第二能量密度，第三小束具有第三能量密度，而第三能量密度与第一和第二能量密度中至少一个不同。
17.如权利要求1的方法，其中第二束脉冲紧跟第一束脉冲，当薄膜样品相对辐射束脉冲置于第一位置时，第一区受第一小束辐射，当薄膜样品相对辐射束脉冲置于第二位置时，第二区受第二小束辐射，第二位置比第一位置更接近薄膜样品至少一片段的中心。
18.如权利要求17的方法，其特征在于，还包括步骤：
(f)在步骤(c)之后和步骤(d)之前，相对于辐射束脉冲平移薄膜样品，使第一小束对薄膜样品的撞击从第一位置移到第二位置。
19.如权利要求1的方法，其中在步骤(c)中，第一区被完全熔化，在步骤(d)中，第二区沿其整个厚度被完全熔化。
20.如权利要求1的方法，其特征在于，还包括步骤：
(g)平移薄膜样品，使薄膜样品另一部分供第一和第二小束辐射，所述另一部分大体上邻近薄膜样品的特定部分；和
(h)对薄膜样品的所述另一部分重复步骤(c)与(d)，
其中薄膜样品另一部分的第一边缘重迭薄膜样品特定部分的第二边缘，而另一部分第一边缘内的再固化区与特定部分的再固化区相混合，防止其重迭。
21.如权利要求1的方法，其中第一和第二区中至少一个区被配置成位于至少一个薄膜晶体管内。
22.一种处理衬底上薄膜样品至少一片段的方法，其特征在于，包括步骤：
(a)控制辐射束发生器以预定的重复频率发射连续辐射束脉冲；
(b)遮蔽各辐射束脉冲而形成成组小束，各辐射脉冲的成组小束用于撞击薄膜样品，其强度足以至少部分熔化薄膜样品至少一片段的受辐射部分；
(c)在薄膜样品相对辐射束脉冲的第一位置，用辐射束脉冲第一脉冲的小束辐射薄膜样品至少一片段的第一部分而至少部分熔化所述至少一片段的第一区，所述第一区在第一区至少一个第一边缘上的各相邻第一区之间留下第一未辐射区，并被允许再固化结晶；
(d)在步骤(c)之后，薄膜样品相对辐射束脉冲从第一位置平移至第二位置；和
(e)在步骤(d)之后，在第二位置用辐射束脉冲第二脉冲的小束辐射薄膜样品至少一片段的第二部分，以至少部分熔化所述至少一片段的第二区，第二区在其至少一个第二边缘的各相邻第二区之间留下第二未辐射区，并被允许再固化结晶，
其中薄膜样品至少一片段第一部分的至少一个第一边缘被薄膜样品至少一片段第二部分的至少一个第二边缘重迭，而第一和第二再固化区在至少一个第一边缘和至少一个第二边缘内相互混合。
23.如权利要求22的方法，其中第一和第二再固化区的重迭共同平滑了在薄膜样品至少一片段的第一部分与第二部分之间的边界空间分布。
24.如权利要求23的方法，其中由于平滑了第一与第二部分之间的边界，减小了薄膜样品至少一片段的第一部分与第二部分之间可见的反差。
25.如权利要求24的方法，其中至少一个第一边缘与至少一个第二边缘的组合密度，在薄膜样品至少一片段的第一与第二部分之间的边界提供合适的像素密度。
26.如权利要求22的方法，其中在步骤(e)至，第二区在其至少另一边缘的各相邻第二区之间的第二部分内还留下另一未辐射区，并被允许再固化结晶，而且所述至少另一边缘邻近至少一个第二边缘。
27.如权利要求26的方法，其中至少一片段是薄膜样品的第一行，当薄膜样品沿第一方向相对第一与第二束脉冲平移时，第一行受第一与第二束脉冲的小束辐射，而且还包括步骤：
(f)把薄膜样品定位成辐射薄膜样品的另一片段，所述另一片段是薄膜样品的第二行；和
(g)在薄膜样品相对辐射束脉冲的第三位置，用辐射束脉冲第三脉冲的小束辐射薄膜样品另一片段的第一部分，以至少部分熔化另一片段的第三区，另一片段的第三区在其至少一个第三边缘的各相邻的第三区之间留下第三未辐射区，并被允许再固化结晶，
其中薄膜样品至少一片段第二部分的至少另一边缘被薄膜样品另一片段第二部分至少一个第三边缘重迭，而且所述另一再固化区与第三再固化区在至少另一边缘与至少一个第三边缘内相互混合。
28.如权利要求22的方法，其中在步骤(c)至，第一区包括在远离至少一个边缘的各相邻第一区之间的其它未辐射区，还包括步骤：
(h)在步骤(c)之后和步骤(d)之前，用辐射束脉冲第一脉冲的另一些小束辐射薄膜样品至少一片段的第一部分，以熔化第一区域的另一些区，所述另一些区被至少部分熔化，在各相邻的另一些区之间留下另一些未辐射区，并被允许再固化结晶，而第一再固化区与另一些再固化区在薄膜样品第一部分内相互混合。
29.如权利要求28的方法，其中至少一个另一些区的位置与至少一个其它未辐射区的位置几乎一样。
30.如权利要求29的方法，其中其它未辐射区的位置与另一些区几乎一样，而另一些未辐射区的位置与第一区几乎一样。
31.如权利要求30的方法，其中第一和另一些再固化区形成薄膜样品至少一片段第一部分的整个截面。
32.如权利要求22的方法，其中至少一个第一边缘与至少一个第二边缘重迭成整个结晶表面的边缘区。
33.一种处理衬底上薄膜样品至少一片段的系统，其特征在于，包括：
执行计算机程序时配置成执行下列步骤的处理装置：
(a)控制辐射束发生器以预定的重复频率发射连续辐射束脉冲；
(b)遮蔽各辐射束脉冲以形成第一组和第二组小束，配备的第一和第二组各辐射脉冲的小束用于撞击薄膜样品，其强度足以至少部分熔化薄膜样品至少一片段的受辐射部分；
(c)用辐射束脉冲第一脉冲第一小束辐射薄膜样品至少一片段的特定部分，以便熔化特定部分的第一区，第一区至少部分被熔化，在各相邻的第一区之间留下第一未辐射区并让其再固化与结晶；和
(d)在步骤(c)之后，用辐射束脉冲第二脉冲第二小束辐射特定部分，第二区被至少部分熔化，在各相邻的第二区之间留下第二未辐射区，并可再固化与结晶，
其中第一再固化区与第二再固化区在薄膜样品至少一片段内相互混合，第一区对应于第一像素，第二区对应于第二像素。
34.如权利要求33的系统，其中第一与第二像素的各位置不同。
35.如权利要求33的系统，其中至少一个第二区的位置与至少一个第一未辐射区的位置几乎一样。
36.如权利要求35的系统，其中第一未辐射区的位置与第二区几乎一样，而第二未辐射区的位置与第一区几乎一样。
37.如权利要求35的系统，其中第一与第二再固化区形成薄膜样品至少一片段的整个截面。
38.如权利要求35的系统，其中第一与第二区的位置不均一。
39.如权利要求33的系统，其中第二再固化区的边缘与第一再固化区隔一段距离。
40.如权利要求33的系统，其中第一小束具有第一能量密度，第二小束具有第二能量密度，而且第一与第二能量密度不相同。
41.如权利要求33的系统，其中遮蔽的辐射束脉冲还包括撞击薄膜样品的第三组小束，其强度足以至少部分熔化薄膜样品至少一片段的受辐射部分，而处理装置在执行计算机程序时还配置成执行步骤：
(e)在步骤(d)之后，用第三小束辐射特定部分以熔化特定部分的第三区，第三区被至少部分熔化而在各相邻的第三区之间留下第三未辐射区，并被允许再固化结晶。
42.如权利要求41的系统，其中第三区对应于第三像素，第一和第二像素的各位置不同于第三像素的各位置。
43.如权利要求41的系统，其中第一和第二区至至少一个区的位置与至少一个第三未辐射区的位置几乎一样。
44.如权利要求43的系统，其中第一和第二区的位置不同于第三区的位置。
45.如权利要求44的系统，其中第一和第二未辐射区至至少一个的位置与第三区几乎一样，而第三未辐射区的位置与第一和第二区中至少一个区几乎一样。
46.如权利要求45的系统，其中第一、第二和第三再固化区形成薄膜样品至少一片段的整个截面。
47.如权利要求41的系统，其中第一和第二再固化区的边缘与第三再固化区隔一段距离。
48.如权利要求41的系统，其中第一小束具有第一能量密度，第二小束具有第二能量密度，第三小束具有第三能量密度，而第三能量密度与第一和第二能量密度中至少一个不同。
49.如权利要求33的系统，其中第二束脉冲紧跟第一束脉冲，当薄膜样品相对辐射束脉冲置于第一位置时，第一区受第一小束辐射，当薄膜样品相对辐射束脉冲置于第二位置时，第二区受第二小束辐射，第二位置比第一位置更接近薄膜样品至少一片段的中心。
50.如权利要求49的系统其中处理装置在执行计算机程序时还配置成执行步骤：
(f)在步骤(c)之后和步骤(d)之前，相对于辐射束脉冲平移薄膜样品，使第一小束对薄膜样品的撞击从第一位置移到第二位置。
51.如权利要求33的系统，其中在步骤(c)中，第一区沿其整个厚度完全熔化，而在步骤(d)中，第二区沿整个厚度完全熔化。
52.如权利要求33的系统，其中处理装置在执行计算机程序时还配置成执行步骤：
(g)平移薄膜样品，使薄膜样品另一部分供第一和第二小束辐射，所述另一部分大体上邻近薄膜样品的特定部分；和
(h)对薄膜样品的所述另一部分重复步骤(c)与(d)，
其中薄膜样品另一部分的第一边缘重迭薄膜样品特定部分的第二边缘，而另一部分第一边缘内的再固化区与特定部分的再固化区相混合，防止其重迭。
53.一种处理衬底上薄膜样品至少一片段的系统，其特征在于，包括：
处理装置在执行计算机程序时配置成执行下列步骤：
(a)控制辐射束发生器以预定的重复频率发射连续辐射束脉冲；
(b)遮蔽各辐射束脉冲而形成成组小束，各辐射脉冲的成组小束用于撞击薄膜样品，其强度足以至少部分熔化薄膜样品至少一片段的受辐射部分；
(c)在薄膜样品相对辐射束脉冲的第一位置，用辐射束脉冲第一脉冲的小束辐射薄膜样品至少一片段的第一部分而至少部分熔化所述至少一片段的第一区，所述第一区在第一区至少一个第一边缘上的各相邻第一区之间留下第一未辐射区，并被允许再固化结晶；
(d)在步骤(c)之后，薄膜样品相对辐射束脉冲从第一位置平移至第二位置；和
(e)在步骤(d)之后，在第二位置用辐射束脉冲第二脉冲的小束辐射薄膜样品至少一片段的第二部分，以至少部分熔化所述至少一片段的第二区，第二区在其至少一个第二边缘的各相邻第二区之间留下第二未辐射区，并被允许再固化结晶，
其中薄膜样品至少一片段第一部分的至少一个第一边缘被薄膜样品至少一片段第二部分的至少一个第二边缘重迭，而第一和第二再固化区在至少一个第一边缘和至少一个第二边缘内相互混合。
54.如权利要求53的系统，其中第一和第二再固化区的重迭共同平滑了在薄膜样品至少一片段的第一部分与第二部分之间的边界空间分布。
55.如权利要求54的系统，其中由于平滑了第一与第二部分之间的边界，减小了薄膜样品至少一片段的第一部分与第二部分之间可见的反差。
56.如权利要求55的系统，，其中至少一个第一边缘与至少一个第二边缘的组合密度，在薄膜样品至少一片段的第一与第二部分之间的边界提供合适的像素密度。
57.如权利要求53的系统，其中在步骤(e)至，第二区在其至少另一边缘的各相邻第二区之间的第二部分内还留下另一未辐射区，并被允许再固化结晶，而且所述至少另一边缘邻近至少一个第二边缘。
58.如权利要求57的系统，其中至少一片段是薄膜样品的第一行，当薄膜样品沿第一方向相对第一与第二束脉冲平移时，第一行受第一与第二束脉冲的小束辐射，而且处理装置执行计算机程序时还配置成执行步骤：
(f)把薄膜样品定位成辐射薄膜样品的另一片段，所述另一片段是薄膜样品的第二行；和
(g)在薄膜样品相对辐射束脉冲的第三位置，用辐射束脉冲第三脉冲的小束辐射薄膜样品另一片段的第一部分，以至少部分熔化另一片段的第三区，另一片段的第三区在其至少一个第三边缘的各相邻的第三区之间留下第三未辐射区，并被允许再固化结晶，
其中薄膜样品至少一片段第二部分的至少另一边缘被薄膜样品另一片段第二部分至少一个第三边缘重迭，而且所述另一再固化区与第三再固化区在至少另一边缘与至少一个第三边缘内相互混合。
59.如权利要求53的系统，其中在步骤(c)至，第一区包括在远离至少一个边缘的各相邻第一区之间的其它未辐射区，而处理装置在执行计算机程序时还配置成执行步骤：
(h)在步骤(c)之后和步骤(d)之前，用辐射束脉冲第一脉冲的另一些小束辐射薄膜样品至少一片段的第一部分，以熔化第一区域的另一些区，所述另一些区被至少部分熔化，在各相邻的另一些区之间留下另一些未辐射区，并被允许再固化结晶，而第一再固化区与另一些再固化区在薄膜样品第一部分内相互混合。
60.如权利要求59的系统，其中至少一个另一些区的位置与至少一个其它未辐射区的位置几乎一样。
61.如权利要求60的系统，其中其它未辐射区的位置与另一些区几乎一样，而另一些未辐射区的位置与第一区几乎一样。。
62.如权利要求61的系统，其中第一与另一些再固化区形成薄膜样品至少一片段第一部分的整个截面。
63.如权利要求53的系统，其中至少一个第一边缘与至少一个第二边缘重迭成整个结晶表面的边缘区。
64.一种处理衬底上薄膜样品至少一片段的方法，其特征在于，包括步骤：
(a)控制辐射束发生器以预定的重复频率发射连续的辐射束脉冲；
(b)遮蔽各辐射束脉冲而形成第一与第二组小束，各辐射脉冲的第一与第二组小束用于撞击薄膜样品，其强度足以至少部分熔化薄膜样品至少一片段的受辐射部分；
(c)用辐射束脉冲第一脉冲的第一小束辐射薄膜样品至少一片段的特定部分，以熔化和结晶特定部分的第一区；和
(d)在步骤(c)之后，用辐射束脉冲第二脉冲的第二小束辐射所述特定部分，以熔化和结晶特定部分的第二区，
其中第一与第二辐射区在薄膜样品至少一片段内相互混合，第一与第二受辐射区的脉冲辐射过程不同，第一区对应于第一像素，第二区对应于第二像素。
65.一种处理衬底上薄膜样品至少一片段的方法，其特征在于，包括步骤：
(a)控制辐射束发生器以预定的重复频率发射连续的辐射束脉冲；
(b)遮蔽各辐射束脉冲而形成一组小束，各辐射脉冲的成组小束撞击薄膜样品，其强度足以至少部分熔化薄膜样品至少一片段的受辐射部分；
(c)在薄膜样品相对辐射束脉冲的第一位置，用辐射束脉冲第一脉冲的小束辐射薄膜样品至少一片段的第一部分，以至少部分熔化和结晶至少一片段的第一区；
(d)在步骤(c)之后，薄膜样品相对辐射束脉冲从第一位置平移至第二位置；
(e)在步骤(d)之后，在第二位置用辐射束脉冲第二脉冲的小束辐射薄膜样品至少一片段的第二部分，至少部分熔化和结晶至少一片段的第二区，
其中薄膜样品至少一片段第一部分的至少一个第一边缘被薄膜样品至少一片段第二部分的至少一个第二边缘重迭，第一与第二辐射区的脉冲辐射过程不同，而且第一与第二辐射区在至少一个第一边缘与至少一个第二边缘内相互混合。
CNB038224887A 2002-08-19 2003-08-19 改进衬底上薄膜区域内诸区及其边缘区内均一性以及这种薄膜区域之结构的激光结晶处理工艺与系统 Expired - Fee Related CN100336941C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40508302P 2002-08-19 2002-08-19
US60/405,083 2002-08-19

Publications (2)

Publication Number Publication Date
CN1685088A true CN1685088A (zh) 2005-10-19
CN100336941C CN100336941C (zh) 2007-09-12

Family

ID=31888392

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038224887A Expired - Fee Related CN100336941C (zh) 2002-08-19 2003-08-19 改进衬底上薄膜区域内诸区及其边缘区内均一性以及这种薄膜区域之结构的激光结晶处理工艺与系统

Country Status (7)

Country Link
US (1) US7300858B2 (zh)
JP (2) JP5030382B2 (zh)
KR (1) KR101058464B1 (zh)
CN (1) CN100336941C (zh)
AU (1) AU2003265498A1 (zh)
TW (1) TWI344027B (zh)
WO (1) WO2004017382A2 (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US7115503B2 (en) 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
WO2004017381A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
CN1757093A (zh) 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
KR100508001B1 (ko) * 2002-12-30 2005-08-17 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
WO2004075263A2 (en) 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005029547A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005034193A2 (en) * 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
KR100631013B1 (ko) 2003-12-29 2006-10-04 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR100606450B1 (ko) 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
FR2879345B1 (fr) * 2004-12-10 2007-05-11 Lg Philips Lcd Co Ltd Masque pour laser et procede de cristallisation utilisant le masque
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR20070014528A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 어레이 기판, 이의 제조방법 및 실리콘 결정화 방법
CN101288155A (zh) * 2005-08-16 2008-10-15 纽约市哥伦比亚大学事事会 高生产率的薄膜结晶过程
KR101287314B1 (ko) * 2005-12-05 2013-07-17 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 막 처리 시스템과 방법, 및 박막
JP2007165716A (ja) * 2005-12-15 2007-06-28 Advanced Lcd Technologies Development Center Co Ltd レーザー結晶化装置及び結晶化方法
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
JP5133087B2 (ja) * 2007-02-23 2013-01-30 株式会社ニューフレアテクノロジー 半導体装置の製造方法
KR20100074193A (ko) 2007-09-21 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 트랜지스터에서 사용되는 측면 결정화된 반도체 섬의 집합
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111326A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash light annealing for thin films
WO2009108936A1 (en) * 2008-02-29 2009-09-03 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
JP5093815B2 (ja) * 2009-02-13 2012-12-12 株式会社日本製鋼所 アモルファス膜の結晶化方法および装置
KR101259982B1 (ko) * 2009-09-25 2013-06-03 (주)티엔스 엑시머 레이저를 이용한 마이크로머시닝 시스템 및 그 제어 방법
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
KR101884890B1 (ko) 2011-08-12 2018-08-03 삼성디스플레이 주식회사 박막 트랜지스터 결정화 방법, 박막 트랜지스터 표시판 및 그 제조 방법
US20130341310A1 (en) * 2012-06-22 2013-12-26 Coherent Lasersystems Gmbh & Co. Kg Monitoring method and apparatus for excimer laser annealing process
US9335276B2 (en) 2014-03-03 2016-05-10 Coherent Lasersystems Gmbh & Co. Kg Monitoring method and apparatus for control of excimer laser annealing
US9976969B1 (en) 2016-10-28 2018-05-22 Coherent Lasersystems Gmbh & Co. Kg Monitoring method and apparatus for excimer-laser annealing process
JP6761479B2 (ja) * 2016-11-16 2020-09-23 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2018109912A1 (ja) * 2016-12-15 2018-06-21 堺ディスプレイプロダクト株式会社 レーザーアニール装置、レーザーアニール方法及びマスク
JP2018107403A (ja) 2016-12-28 2018-07-05 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2018138783A1 (ja) * 2017-01-24 2018-08-02 堺ディスプレイプロダクト株式会社 レーザーアニール装置、レーザーアニール方法及びマスク
JP2019036636A (ja) * 2017-08-15 2019-03-07 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法及び投影マスク
JP2019036635A (ja) * 2017-08-15 2019-03-07 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法、プログラムおよび投影マスク
US20200402823A1 (en) * 2018-03-07 2020-12-24 Sakai Display Products Corporation Laser annealing device, laser annealing method, and active matrix substrate production method

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2030468A5 (zh) * 1969-01-29 1970-11-13 Thomson Brandt Csf
US4234358A (en) * 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
EP0193830A3 (en) * 1980-04-10 1986-10-01 Massachusetts Institute Of Technology Solar cell device incorporating plural constituent solar cells
US4382658A (en) * 1980-11-24 1983-05-10 Hughes Aircraft Company Use of polysilicon for smoothing of liquid crystal MOS displays
US4456371A (en) * 1982-06-30 1984-06-26 International Business Machines Corporation Optical projection printing threshold leveling arrangement
JPS6083005A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 光導波路およびその製造法
US4691983A (en) 1983-10-14 1987-09-08 Hitachi, Ltd. Optical waveguide and method for making the same
US4639277A (en) * 1984-07-02 1987-01-27 Eastman Kodak Company Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material
JPH084067B2 (ja) * 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
JPH0732124B2 (ja) * 1986-01-24 1995-04-10 シャープ株式会社 半導体装置の製造方法
US4793694A (en) * 1986-04-23 1988-12-27 Quantronix Corporation Method and apparatus for laser beam homogenization
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
USRE33836E (en) * 1987-10-22 1992-03-03 Mrs Technology, Inc. Apparatus and method for making large area electronic devices, such as flat panel displays and the like, using correlated, aligned dual optical systems
US5204659A (en) * 1987-11-13 1993-04-20 Honeywell Inc. Apparatus and method for providing a gray scale in liquid crystal flat panel displays
JP2569711B2 (ja) * 1988-04-07 1997-01-08 株式会社ニコン 露光制御装置及び該装置による露光方法
US5523193A (en) * 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
JP2706469B2 (ja) * 1988-06-01 1998-01-28 松下電器産業株式会社 半導体装置の製造方法
US4940505A (en) * 1988-12-02 1990-07-10 Eaton Corporation Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation
JP2802449B2 (ja) * 1990-02-16 1998-09-24 三菱電機株式会社 半導体装置の製造方法
US5233207A (en) * 1990-06-25 1993-08-03 Nippon Steel Corporation MOS semiconductor device formed on insulator
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5032233A (en) * 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
US5285236A (en) * 1992-09-30 1994-02-08 Kanti Jain Large-area, high-throughput, high-resolution projection imaging system
US5291240A (en) * 1992-10-27 1994-03-01 Anvik Corporation Nonlinearity-compensated large-area patterning system
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
US5453594A (en) * 1993-10-06 1995-09-26 Electro Scientific Industries, Inc. Radiation beam position and emission coordination system
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
US6130009A (en) * 1994-01-03 2000-10-10 Litel Instruments Apparatus and process for nozzle production utilizing computer generated holograms
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
US5456763A (en) * 1994-03-29 1995-10-10 The Regents Of The University Of California Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon
JP3326654B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
JP3577755B2 (ja) * 1994-06-27 2004-10-13 カシオ計算機株式会社 多結晶シリコン薄膜の製造方法
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5844588A (en) * 1995-01-11 1998-12-01 Texas Instruments Incorporated DMD modulated continuous wave light source for xerographic printer
JP4180654B2 (ja) * 1995-04-26 2008-11-12 スリーエム カンパニー ステップアンドリピート露光の方法および装置
US5742426A (en) * 1995-05-25 1998-04-21 York; Kenneth K. Laser beam treatment pattern smoothing device and laser beam treatment pattern modulator
TW297138B (zh) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US5721606A (en) * 1995-09-07 1998-02-24 Jain; Kanti Large-area, high-throughput, high-resolution, scan-and-repeat, projection patterning system employing sub-full mask
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP3240258B2 (ja) * 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
US5997642A (en) * 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
CA2256699C (en) * 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US5861991A (en) * 1996-12-19 1999-01-19 Xerox Corporation Laser beam conditioner using partially reflective mirrors
US5986807A (en) * 1997-01-13 1999-11-16 Xerox Corporation Single binary optical element beam homogenizer
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
US6014944A (en) * 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
TW466772B (en) * 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
KR100284708B1 (ko) * 1998-01-24 2001-04-02 구본준, 론 위라하디락사 실리콘박막을결정화하는방법
JP3807576B2 (ja) * 1998-01-28 2006-08-09 シャープ株式会社 重合性化合物、重合性樹脂材料組成物、重合硬化物及び液晶表示装置
JP2000066133A (ja) * 1998-06-08 2000-03-03 Sanyo Electric Co Ltd レ―ザ―光照射装置
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
US6326286B1 (en) * 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
KR100296110B1 (ko) * 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
US6072631A (en) * 1998-07-09 2000-06-06 3M Innovative Properties Company Diffractive homogenizer with compensation for spatial coherence
JP3156776B2 (ja) * 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
GB9819338D0 (en) * 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
US6326186B1 (en) * 1998-10-15 2001-12-04 Novozymes A/S Method for reducing amino acid biosynthesis inhibiting effects of a sulfonyl-urea based compound
US6081381A (en) * 1998-10-26 2000-06-27 Polametrics, Inc. Apparatus and method for reducing spatial coherence and for improving uniformity of a light beam emitted from a coherent light source
US6313435B1 (en) * 1998-11-20 2001-11-06 3M Innovative Properties Company Mask orbiting for laser ablated feature formation
US6120976A (en) * 1998-11-20 2000-09-19 3M Innovative Properties Company Laser ablated feature formation method
KR100290787B1 (ko) * 1998-12-26 2001-07-12 박종섭 반도체 메모리 소자의 제조방법
US6203952B1 (en) * 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
US6162711A (en) * 1999-01-15 2000-12-19 Lucent Technologies, Inc. In-situ boron doped polysilicon with dual layer and dual grain structure for use in integrated circuits manufacturing
DE60029151T2 (de) * 1999-03-01 2007-05-31 Fuji Photo Film Co., Ltd., Minami-Ashigara Photoelektrochemische Zelle mit einem Elektrolyten aus Flüssigkristallverbindungen
KR100327087B1 (ko) * 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
JP2001023918A (ja) 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
US6190985B1 (en) * 1999-08-17 2001-02-20 Advanced Micro Devices, Inc. Practical way to remove heat from SOI devices
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US7115503B2 (en) * 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
AU2002235144A1 (en) * 2000-11-27 2002-06-03 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
US6582827B1 (en) * 2000-11-27 2003-06-24 The Trustees Of Columbia University In The City Of New York Specialized substrates for use in sequential lateral solidification processing
US6621044B2 (en) * 2001-01-18 2003-09-16 Anvik Corporation Dual-beam materials-processing system
JP3945805B2 (ja) * 2001-02-08 2007-07-18 株式会社東芝 レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法
TW521310B (en) * 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
EP1354341A1 (en) * 2001-04-19 2003-10-22 The Trustees Of Columbia University In The City Of New York Method for single-scan, continuous motion sequential lateral solidification
KR100379361B1 (ko) * 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
US6645454B2 (en) * 2001-06-28 2003-11-11 Sharp Laboratories Of America, Inc. System and method for regulating lateral growth in laser irradiated silicon films
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
JP2003100653A (ja) * 2001-09-26 2003-04-04 Sharp Corp 加工装置および加工方法
US6767804B2 (en) * 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
US6526585B1 (en) * 2001-12-21 2003-03-04 Elton E. Hill Wet smoke mask
US7192479B2 (en) * 2002-04-17 2007-03-20 Sharp Laboratories Of America, Inc. Laser annealing mask and method for smoothing an annealed surface
JP2004031809A (ja) * 2002-06-27 2004-01-29 Toshiba Corp フォトマスク及び半導体薄膜の結晶化方法

Also Published As

Publication number Publication date
US7300858B2 (en) 2007-11-27
WO2004017382A3 (en) 2004-04-29
AU2003265498A8 (en) 2004-03-03
JP5580851B2 (ja) 2014-08-27
JP2005536874A (ja) 2005-12-02
JP5030382B2 (ja) 2012-09-19
US20060060130A1 (en) 2006-03-23
TW200407607A (en) 2004-05-16
WO2004017382A2 (en) 2004-02-26
KR20050039856A (ko) 2005-04-29
KR101058464B1 (ko) 2011-08-24
CN100336941C (zh) 2007-09-12
AU2003265498A1 (en) 2004-03-03
TWI344027B (en) 2011-06-21
JP2012212889A (ja) 2012-11-01

Similar Documents

Publication Publication Date Title
CN100336941C (zh) 改进衬底上薄膜区域内诸区及其边缘区内均一性以及这种薄膜区域之结构的激光结晶处理工艺与系统
CN1240884C (zh) 非晶硅结晶法
CN100374950C (zh) 用于硅层结晶的可变掩膜器件及使用该器件的结晶方法
CN1404627A (zh) 处理薄金属层的方法与设备
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
CN1200320C (zh) 用激光结晶化法加工衬底上半导体薄膜区域的方法和掩模投影系统
CN1277155C (zh) 用于连续横向固化的掩模和采用它的结晶方法
CN1443364A (zh) 用于提供单扫描、连续移动连续横向凝固的方法和系统
CN100447941C (zh) 一种用于处理薄膜样本的方法、系统及其薄膜区域结构
US20090242805A1 (en) Systems and methods for uniform sequential lateral solidification of thin films using high frequency lasers
CN1685474A (zh) 对基片上薄膜区域作激光结晶处理以最小化边缘区域的过程和系统,及如此薄膜区域的结构
CN1389600A (zh) 一种结晶非晶硅的方法
CN102844839A (zh) 激光退火方法、装置以及微透镜阵列
CN101184871A (zh) 薄膜的线扫描顺序横向固化
CN101042511A (zh) 使用激光掩模结晶的显示器件
CN1514470A (zh) 薄膜晶体管用非晶硅的结晶方法
CN1649083A (zh) 结晶设备和方法、电子器件的制造方法、电子器件以及光学调制元件
CN1574216A (zh) 形成结晶半导体层的方法和装置，以及制造半导体装置的方法
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
CN100442440C (zh) 半导体薄膜的形成方法和半导体薄膜的形成装置
CN101038867A (zh) 结晶半导体薄膜的方法
CN100339944C (zh) 非晶质硅膜的结晶方法
CN100342495C (zh) 多晶硅薄膜制造方法以及使用该多晶硅薄膜的设备
KR101108169B1 (ko) 연속 측면 결정화용 마스크 및 이를 구비하는 연속 측면 결정화 장치
CN109964304A (zh) 激光照射装置、薄膜晶体管以及薄膜晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070912

Termination date: 20160819