CN1689172A - 包括相变材料的电子器件 - Google Patents

包括相变材料的电子器件 Download PDF

Info

Publication number
CN1689172A
CN1689172A CNA038239639A CN03823963A CN1689172A CN 1689172 A CN1689172 A CN 1689172A CN A038239639 A CNA038239639 A CN A038239639A CN 03823963 A CN03823963 A CN 03823963A CN 1689172 A CN1689172 A CN 1689172A
Authority
CN
China
Prior art keywords
phase
electronic device
conductor
resistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038239639A
Other languages
English (en)
Other versions
CN100521276C (zh
Inventor
M·H·R·兰克霍尔斯特
F·K·德泰耶
E·R·梅因德尔斯
R·M·沃尔夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1689172A publication Critical patent/CN1689172A/zh
Application granted granted Critical
Publication of CN100521276C publication Critical patent/CN100521276C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Abstract

电子器件(1、100)包括含有能够处于第一相位和第二相位的相变材料的电阻器(36、250)。电阻器(36、250)具有当相变材料处于第一相位时具有第一值，当相变材料处于第二相位时具有第二值的电阻。电阻器(36、250)电连接到第一导体(3、130A、130B)和第二导体(4、270)，它们能够传导加热相变材料的电流，使相变材料能从第一相位转变为第二相位。电子器件(1、100)还包括介电材料层(20、39、126、140、260)，用于降低在加热期间流向不含电阻器(36、250)的本体(2、101)部分的热量，根据本发明的介电材料包括具有尺寸在0.5与50nm之间的小孔的多孔材料。

Description

包括相变材料的电子器件
本发明涉及一种电子器件，其本体具有包括能够处于第一相位和第二相位的相变材料的电阻器，电阻器有带有第一接触区和第二接触区的表面，电阻器在第一接触区与第二接触区之间具有电阻，当相变材料处于第一相位时电阻具有第一值，当相变材料处于第二相位时电阻具有第二值，第一导体电连接到第一接触区，第二导体电连接到第二接触区，第一导体、第二导体和电阻器能够传导加热相变材料的电流，使相变材料从第一相位转变为第二相位，介质材料层用于降低在加热期间流向本体的其它部件的热量。
WO-A 00/57,498公开了在开篇段中介绍的电子器件的实施例。
已知的器件包括包含相变材料的电阻器，相变材料例如可以是Te81Ge15S2As2、Te81Ge15S2Sb2或包含比例按(TeaGebSb100-(a+b))cTM100-c的Te、Ge、Sb和一种或多种过渡金属TM的材料，其中下标是原子百分数，a低于百分之70，b高于百分之5并且低于百分之50，c在百分之90和99.99之间。相变材料能够处于第一相位，例如晶形，并且能够处于第二相位，例如非晶形。或者，假若具有处于第一相位的相变材料的电阻器和具有处于第二相位的相变材料的电阻器具有不同的电阻值，则第一相位或第二相位，或者两者可以是部分非结晶和部分结晶的。
电阻器电连接到第一导体和第二导体，从而可以测量电阻值。例如，第一导体和第二导体可以包括以下一种或多种材料：钛、氮化钛、氮化铝钛、碳氮化钛、钛硅合金、钼、碳、钨和钛钨合金。
电阻器、第一导体和第二导体能够传导电流，通过加热能够在第一相位和第二相位之间转变相变材料。人们相信，对于从具有较好导电率的相位，例如结晶相或主要为结晶相，转变到具有较差导电率的相位，例如非晶相或主要为非晶相，通过足够强的电流加热会使相变材料熔化。通过第一导体、第二导体和电阻器本身的电阻实现所述加热。三个元件中哪一个与加热的关系最大一般取决于这些元件的材料和形状。当关掉电流时，加热结束。然后，相变材料迅速冷却并且以更加非晶的顺序排列。
当引发从具有较低导电率的相位到具有较高电导率的转变时，热量最初被差的导电率抵消，使得难以直接熔化至少部分相变材料。人们相信，通过在电阻器两端施加足够的电压，能够在相变材料中局部引起电击穿，导致高局部电流密度和更大的电流。然后，相应的加热足以增加相变材料的温度超过其结晶温度，从而能够进行相变。根据加热功率和加热时间，得到结晶相或至少比转变前的相位更为结晶性的相位。
已知的电子器件可以用作具有电可调电阻的电阻器。这类器件可以用于要求具有可在第一值和第二值之间切换的电阻值的电阻器的各种电路和集成电路。
已知的电子器件特别适合于用作电可写和可擦除存贮器单元，以携带在电阻值中编码的情报。在两位方式中，当电阻较低时存储单元例如赋值为″0″，当电阻较高时赋值为″1″。通过在电阻器两端提供电压并测量相应的电流容易测量电阻值。通过如上所述引发从第一相位到第二相位的转变可以写入和擦除存储元件。
在多位存储单元中，相变材料能够处于N种不同的相位，其中N是大于二的整数。在N个相位中的每一个中，电阻具有该特定相位的值特性。因此，该值可以用来向存储单元分配整数M，其中M不小于零和不大于N，并且M唯一地表征对应于该值的相位。
当使用已知的电子器件作为具有电可调电阻的电阻器时，常常期望在第一相位与第二相位之间的转变尽可能快，并且需要尽可能少的电能。在开篇章节中介绍的第一种电子器件具有几毫秒的转换时间和微焦耳的转换能量，即，能够相变所需的电功率乘以转换时间。更先进的电子器件具有几十纳秒的转换时间并且需要几皮焦耳的转换功率。
通过选择具有更好的转换特性的相变材料，通过设计在第一相位与第二相位之间转变期间具有较小的相变材料体积变化的电子器件，并且通过使用用于热隔离相变材料的介质材料层，由此降低流出相变材料的热量，已经实现了这些改进。二氧化硅和氮化硅已被用作介质材料。
尽管已经有了这些改进，但是已知的电子器件仍然存在转换功率较高的缺点。
本发明的一个目的是提供一种在开篇章节中介绍的在较低的转换功率下操作的电子器件。
根据本发明，实现该目的的介电材料包括具有尺寸在0.5与50nm之间的小孔的多孔材料。
本发明基于具有包括多孔材料的介电材料的电子器件具有降低的转换功率的理解，这归因于多孔材料更低的导热率。通常，小孔基本上是球形的或圆柱形的，小孔的尺寸由其直径定义。
为了实际上得到具有降低的转换功率的电子器件，小孔必须大于0.5nm。具有更小的小孔的介电材料具有难以制造这种具有多于百分之20的孔隙度的材料的缺点。因此，微孔材料的热特性非常类似于相应的没有小孔的疏松材料的热特性。优选的是，孔隙度大于百分之20。优选的是，孔隙度大于百分之45。优选的是，小孔大于1.0nm。
小孔大于50nm的材料具有下述缺点，即由于较大的小孔尺寸，实际上不可能使用这些材料中的一种可靠地制造尺寸小于几百nm的电子器件。对于小孔大于50nm的材料，难以或甚至不可能例如用阻挡层密封小孔。如果存在大于50nm的小孔，则可能发生用在电子器件中的其它材料例如金属或相变材料填充一些小孔的情况。因此，电子器件可能包括这些具有不明确的尺寸的其它材料的层，导致功能失常的电子器件。另外，或者，可能发生大孔材料的小孔没有封闭，并且某些甚至全部小孔被其它材料填充的情况，可能导致短路。
根据本发明使用的介电材料本身在半导体制造中由于它们的低于二氧化硅的低介电常数而著称。由于该特性，尽管在对其进行加工中存在困难，这些材料用于工作在不能再使用具有较高介电常数的介电材料的频率下的集成电路中。
如果小孔尺寸在1与10nm之间是有利的，因为包括具有该小孔尺寸的介电材料的电子器件具有特别低的转换功率。
在优选实施方案中，多孔材料具有基本上不含水的小孔。发明人进行的实验显示，有时包括具有含水小孔的多孔材料的电子器件可能在加热相变材料的时候分解或分层。当小孔基本上不含水时，没有出现这些问题。
在根据本发明的电子器件中，热量流动降低，因此，在相变期间加热的电子器件的体积也减小。当电子器件包括多于一个的各自均包括相变材料的电阻器时，减少的加热体积具有额外的优点。在这些系统中，众所周知的问题是改变一个电阻器的相变材料时，另一个电阻器的相变材料可能会被从要改变的电阻器流到另一电阻器的热流无意中改变。在根据本发明的电子器件中，降低了不小心改变另一个电阻器的相变材料的机会。
通常被称为串扰的该影响在用作非易失性存储器的电子器件阵列中由于电子器件之间的间距一般较小而特别突出，从而优点特别大。
通过制造包括多孔二氧化硅或包括例如氧化钛、氧化钒或氧化锆在内的任何其它多孔介电材料的电子器件，并且通过随后通过例如加热和/或真空处理多孔材料以基本上除去存在的全部水份，可以得到具有基本上不含水的小孔的介电材料。
如果小孔具有疏水性表面是有利的。在这种情况下，能够在制造期间将电子器件暴露在包含水蒸汽的大气中。由于不需要预防空气可能的水污染，这是非常方便的。在制造期间，可以在普通净化室条件下移动电子器件。
例如，通过使用例如多孔SiLKTM等疏水性多孔材料，可以得到小孔的疏水性表面。在Waeterloos，J.J.等人的″Integrationfeasibility of porous SiLK semiconductor dielectric″，Proceedings of the IEEE 2001 International InterconnectTechnology Conference，Burlingame，California，USA，4-6 June2001，p.253-4中介绍了该材料。该材料由Dow Chemical公司，Midland，Michigan，USA销售。或者，可以使用在US-B1-6,352,945和US-B1-6,383,955中介绍的材料。该材料的一个实施方式是市场上买得到的由来自荷兰Bilthoven的ASM International销售的名为AuroraTM的产品。
如果多孔材料包含有机硅酸盐且疏水性表面具有烃基是有利的。例如，烷基和芳基等烃基用来使表面产生疏水性。如从WO-A 00/39028已知的，当多孔材料包含有机硅酸盐时，在多孔材料中引入这些基团以提供疏水性表面是容易实现的。
WO-A 00/39028的实施例5公开了以0.85∶0.15的比例包含四乙氧基原硅酸酯和甲基三乙氧硅的组合物。10十二烷基醚，亦称(CH2CH2O)10C12H25OH，用作表面活性剂，并且水和乙醇的50/50混合物用作溶剂。此外，氯化氢用作催化剂。老化之后，该组合物通过旋涂涂覆到硅片上。在加热步骤中除去溶剂和酸，之后通过焙烧完全除去表面活性剂。最后，通过将多孔层暴露在甲硅烷中进行脱羟基处理，并随后进行真空处理。
在一个实施方案中，多孔材料是可通过在衬底上涂覆包含四烷氧基硅、烃基烷氧基硅烷、表面活性剂和溶剂的组合物的液层(其中四烷氧基硅与烃基烷氧基硅烷之间的摩尔比至多为3∶1)，并且加热该液层以除去表面活性剂和溶剂并形成疏水性多孔层而获得的材料。优选的是，所述比例在3∶1与1∶10之间的范围内。
通过使用包含四烷氧基硅与一种或多种烃基烷氧基硅，例如芳香基或烷基烷氧基硅烷的混合物的组合物，得到不需要脱羟基的后处理的稳定层。本发明的该方案基于由烷氧基硅烷形成氧化硅网络每个硅原子需要少于四个烷氧基的认识。水解之后形成的任何剩余的烷氧基和硅烷醇基使氧化硅网络具有亲水性。与四烷氧基硅有关，烃基烷氧基甲硅烷包含较少的烷氧基。另一方面，所述四烷氧基硅和烃基烷氧基硅烷的组合物包含更疏水的烃基。一些烃基没有参与形成氧化硅网络。烃基在多孔氧化硅网络中具有疏水性、无极特性并阻止水的吸附。优选比例超过1∶10。在实验中已经发现在比例超过1∶10时，多孔氧化硅网络在电子器件中用作多孔层足够稳定。在超过1∶3的比例下得到更稳定的层。
在这种情况下，表面的疏水特性意味着直到大约百分之50的空气湿度，基本上不发生水的吸附。因为在净化室中的空气湿度容易保持在百分之40和50之间，所以这对于实际操作是足够的。但在制造之后，例如在操作期间，电子器件可以暴露于更高的空气湿度中，这是由于电子器件通常封装在保护层中，以保护它不受水汽的影响。随着四烷氧基硅对烃基烷氧基硅烷的比例减小，对空气湿度的灵敏度也减小，直到所述层完全对空气湿度彻底不敏感。优选的是，该比例低于3∶1。在实验中已经发现在比例超过3∶1时，多孔氧化硅网络的疏水性和机械稳定性不足以在电子器件中用作多孔层。优选的是，该比例低于1∶1。优选该比例超过2∶3。
根据本实施方案的电子器件的优点在于多孔材料具有基本上均匀的低于10nm的小孔尺寸。凭借所述小孔尺寸，所述层适合用在具有例如100nm或70nm或50nm的非常小的元件的集成电路中。如果小孔的尺寸大约为第一导体与第二导体之间的间距，则在第一导体与第二导体之间可能出现短路，从而旁路电阻器，导致电子器件失灵。
根据本实施方案的电子器件的额外的优点在于，多孔材料具有非常接近于通常用作相变材料以及用作第一导体和第二导体的材料的热膨胀系数。因此，当加热相变材料时，电子器件具有大的机械稳定性。
另外，在电子器件的制造期间，电子器件可以承受加热到400摄氏度的温度，由于这使得可以使用标准的硅加工工艺，所以是有利的。此外，多孔材料(基本上)不与通常用在硅技术中的其它材料反应。
通过使用其中的烃基选自甲基、乙基和苯基的烃基烷氧基硅烷，取得了良好的效果。可以氟化某些或全部烃基，这具有额外的优点。这种苯基烷氧基硅烷、甲基烷氧基硅烷和乙基烷氧基硅烷直到大约400℃是热稳定的，使得其可以常规方式焙烧。通常在基本上不含氧气的空气中进行加热是有利的。优选的是，烷氧基是丁氧基、丙氧基、乙氧基或甲氧基。
烃基烷氧基硅烷还可以是三烃基烷氧基硅、二烃基二烷氧基硅和烃基三烷氧基硅。特别有利的例子是甲基三甲氧基硅、甲基三乙氧硅、苯基三甲氧基硅和苯基三乙氧基硅。凭借三个烷氧基的交联，这种烷基三烷氧基硅非常容易结合到氧化硅网络中，因此相对于从纯四烷氧基硅获得的网络，网络的稳定性即使有所减小，也减小得极少。
通过使用以1∶1的摩尔比包含四烷氧基硅和甲基三甲氧基硅的组合物，得到了特别有利的结果。通过使用这种组合物，得到即使在潮湿条件下也具有低导热性和高稳定性的多孔层。
表面活性剂可以使用阳离子、阴离子和非离子型表面活性剂。例子尤其为十六烷基三甲基溴化铵和十六烷基三甲基氯化铵，聚环氧乙烷、聚环氧丙烷和聚环氧乙烷醚的三嵌段共聚物，例如，聚氧化乙烯(10)硬脂酰醚。
使用阳离子表面活性剂并结合所述表面活性剂与烷氧基硅烷的总数的摩尔比超过0.1∶1，取得了有利的结果。这里，烷氧基硅烷的总数是指四烷氧基硅与烃基烷氧基硅烷的总量。如此，获得具有较低导热性的层。不同于由纯四乙氧基原硅酸酯(TEOS)制备的多孔层，即使所述组合物包含高表面活性剂含量，如上所述制造的多孔层也保持稳定。所得到的层具有超过百分之45的孔隙度，并且发现是优质的。优选在包含氧、氮和/或氢的环境中进行加热。
使用包含聚环氧乙烷、聚环氧丙烷和聚环氧乙烷的三嵌段共聚物作为充当表面活性剂的块，也获得了有利的结果。这种表面活性剂的例子已知名叫Pluronic F127，是德国Ludwigshafen的BASF的注册商标。在由BASF在国际互联网上发表的数据手册中给出了该表面活性剂的化学组成。该表面活性剂在组合物中的低浓度已经导致了具有高孔隙度和相应的低导热性的多孔层。
在根据本发明的电子器件的有利的实施方案中，多孔层具有超过百分之45的孔隙度。较高孔隙度的优点尤其在于低导热率。这里，采用IUPAC的定义，据此，孔隙度是总孔隙体积与层的表观体积的比。在J.Rouquérol等人1994年发表的Pure and Applied Chemistry的66卷1739-1758页中介绍了IUPAC的定义。通过在上述组合物中较高的表面活性剂含量可以得到较高的孔隙度。但是，在根据WO-A00/39028的方法中，大量表面活性剂使形成的层在焙烧之后变得不稳定。所述不稳定性是指多孔二氧化硅的网络塌陷，使孔隙度从百分之55显著减小到百分之28。
如果电阻器嵌入在本体中，层直接接触电阻器是有利的，因为在这种情况下有效地降低了电阻器流出的热量。
在一种实施方案中，第一接触区小于第二接触区，并且第一导体包含直接接触第一接触区的部分，该部分嵌入在层中。在这种情况下，在第一接触区和在第一导体的该部分中的电流密度大于在第二接触区中的电流密度。因此，在第一接触区附近的加热比在第二接触区附近更有效。结果，靠近第一接触区的相变材料，尤其是直接接触第一接触区的相变材料比较容易熔化。在很大程度上通过第一导体和/或在第一导体与相变材料之间的接触电阻实现为熔化靠近第一接触区的相变材料所进行的加热，尤其是当第一导体在靠近第一接触区的部分中具有较差的导电率时。通过将靠近第一接触区的第一导体的该部分嵌入层中，由于该部分具有较高的电流密度与较低的导电率的组合，所以有效地降低了对应于高加热功率的转换功率。在该实施方案中，降低了从第一导体的该部分流出到不含电阻器的本体部分即不包含电阻器的部分的热量。加热电阻器的热量有效地流向靠近第一接触区的相变材料。
在根据本发明的电子器件的实施方案中，第一导体、第二导体、电阻器和所述层构成存储元件，并且本体包含存储单元阵列和选择线网格，每个存储单元包含各自的存储元件和各自的选择器件，通过连接到各个选择器件的各个选择线可单独访问每个存储单元。
这种电子器件可以用作非易失的、电可写、电可读和电可擦除的存贮器。由于每个存储单元包括选择器件，所以可以方便地选择单独的存储元件用于读出，即，测量电阻值，以及用于写入和擦除，即，引发从第一相位到第二相位的转变。
本发明的存储元件可以电连接到选择器件和选择线，以便形成存储器阵列。选择器件允许读写每个分立的存储单元而不会干扰在阵列的相邻或远距离的存储单元中存储的信息。通常，本发明并不局限于使用任何具体类型的选择器件。选择器件的例子包括场效应晶体管、双极结型晶体管和二极管，例如，由WO-A 97/07550已知的。场效应晶体管的例子包括JFET和金属氧化物半导体场效应晶体管(MOSFET)，例如，由WO-A 00/39028已知的。MOSFET的例子包括NMOS晶体管和PMOS晶体管。此外，NMOS和PMOS甚至可以在用于CMOS技术的同一个芯片上形成。
通常，这种类型的电子器件尽可能紧凑，这意味着相邻电阻器之间的间距小。在这些包括根据本发明的介电材料的电子器件中，降低了串扰。
在一个实施方案中，选择器件包括具有源极区、漏极区和栅极区的MOSFET，选择线网格包括N个第一选择线、M个第二选择线和输出线，N和M是整数，每个存储元件的第一导体电连接到从相应的金属氧化物半导体场效应晶体管的源极区和漏极区中挑选出来的第一区，每个存储元件的第二导体电连接到输出线，从源极区和漏极区中选出来的、不包括第一区的相应的金属氧化物半导体场效应晶体管的第二区电连接到N个第一选择线中的一个，栅极区电连接到M个第二选择线中的一个。
在这类器件中，电阻器可以方便地与选择器件结合。
根据本发明的电子器件的这些和其它方案将参考附图并且通过一些表格进一步说明和介绍，其中：
图1是电子器件的实施方案的剖面图；以及
图2是电子器件的另一个实施方案的剖面图，
表1示出了从中获得多孔材料的组合物的实施方案；
表2示出了通过使用表1的实施方案1-5得到的多孔材料的特性；以及
表3示出了通过使用表1的实施方案6-11得到的多孔材料的特性。
附图没有按比例绘制。通常，相同的元件由相同的参考数字表示。
在图1中所示的电子器件1具有类似于在WO-A 97/07550中介绍的结构。它具有包括多个电阻器36的本体2，每个电阻器36包括能够处于第一相位和第二相位的相变材料。在另一个实施方案(未示出)中，本体2只包括一个电阻器36。相变材料为Te81Ge15S2As2。在另一个实施方案中，相变材料为Te81Ge15S2Sb2。或者，按(TeaGebSb(100-a+b))cTM100-c的比例包括Te、Ge、Sb和一种或多种过渡金属TM的材料可以用作相变材料，其中下标是原子百分数，a低于百分之70，b多于百分之5并且低于百分之50，c在百分之90和百分之99.99之间。
每个电阻器36埋置在本体2中，并具有带有第一接触区5和第二接触区6的表面。每个电阻器36具有在各自的第一接触区5与各自的第二接触区6之间的电阻。当相变材料处于第一相位时，每个电阻具有第一值，当相变材料处于第二相位时，每个电阻具有第二值。
本体2包括单晶硅半导体晶片10，其为p掺杂的衬底。在p衬底10中形成的是n+沟道12，沟道12沿垂直于图1的平面方向延伸通过晶片10并形成x-y选择线网格的一组电极，在这种情况下为y组，用于寻址单独的存储元件30。在该n+网格结构之上是n掺杂的晶体外延层14，可为例如大约500nm厚，并且在其中形成p掺杂的隔离沟道16。这些p掺杂的隔离沟道16一直延伸到p衬底10，如图1所示。它们完全围绕n外延层14的岛18延伸，从而定义并互相隔离该岛。在WO-A97/07550的图2的顶视图中更清楚地示出了岛18，其中p隔离沟道显示为形成定义并隔离n外延材料的岛18的隔离网格。代替p掺杂的隔离沟道，介电材料层可以用作岛18的隔离。
介电材料层20在岛18上形成缝隙22，缝隙22定义p+材料的扩散区24。p+区与n外延层的接合处定义了与通过层20的缝隙22露出的n外延层的每个区域串联的p-n结型二极管。p-n结型二极管作为选择器件26。
存储元件30以单独电串联接触选择器件26的方式沉积在p+区24的上方。每个存储元件30包括电连接到第一接触区5的第一导体3，并且包括高耐腐蚀性的金属例如钼的较薄的电接触层32和导电扩散阻挡层34例如碳。每个存储元件30还包括由如上所述的相变材料构成的电阻器36和电连接到第二接触区6的第二导体4，并且包括例如钼的高耐腐蚀性材料的上部薄电接触层和例如碳的导电扩散阻挡层38。接触层32、34、38和40以及电阻36与WO-A 97/07550中介绍的相同。
第一导体3、第二导体4和电阻36能够传导加热相变材料的电流，使得相位可以从第一相位转换到第二相位，如上面更详细介绍的。
围绕存储元件30的横向外围部分的介电材料层20和39热隔离存储元件30的电阻36。这进一步约束、限制和控制热量在加热期间流到不含电阻的本体的部分，从而限制转换能。
根据本发明，层20和39中的至少一个由包括具有尺寸在0.5和50nm之间的小孔的多孔材料的介电材料构成。优选小孔具有在1和10nm之间的尺寸。在一个实施方案中，小孔基本不含水。优选的是，至少直接接触电阻36的层39由这种材料构成。下面将介绍这种多孔材料的不同实施方案。
为了制造图1所示的电子器件，对层32、34、36、38和40进行蚀刻，层39形成在所述蚀刻层上，并随后被蚀刻，在存储元件30上留下开口，如图所示。淀积在由层32、34、36、38和40形成的整个结构之上的是选择线42，其形成x-y选择线网格的另一组电极，在这种情况下为x组，用于寻址各个存储元件30。选择线42可由例如铝、钨或铜制成。完整的集成结构用合适的密封剂例如Si3N4或例如聚酰胺等塑料材料的封装层44覆盖。
由此，本体2包括存储单元阵列，每个存储单元包括相应的存储元件30和相应的选择器件26。本体2还包括选择线12和42的网格，从而通过连接到相应的选择器件26的相应的选择线12和42分别访问每个存储单元。由WO-A 97/0755已知该集成电路的详细说明，尤其参见图2-4。
多孔材料可包括多孔二氧化硅或其它多孔介电材料，包括例如氧化钛、氧化钒或氧化锆，其具有尺寸在0.5与50nm之间的小孔。优选小孔是基本上不含水的。为此，例如通过加热和/或在真空中处理多孔二氧化硅、氧化钛、氧化钒或氧化锆以基本上除去包含的全部水份。
在一种实施方案中，小孔具有疏水性表面，在这种情况下具有在制造期间电子器件能够暴露在包含水蒸汽的空气中的优点。例如，通过使用疏水性的多孔材料，例如，由Dow Chemical公司Midland，Michigan，USA销售的多孔SiLKTM，可以得到小孔的疏水性表面。或者，可以使用在US-B1-6,352,945和US-B1-6,383,955中介绍的材料。
在另一个实施方案中，多孔材料包括本身没有疏水性的有机硅酸盐，并且通过将选自烷基和芳基基团以使表面至少具有一些这些基团的方式引入到基质中，使小孔具有疏水性表面。在本实施方案中，如在WO-A 00/39028中所介绍的制造多孔材料。该材料从以0.85∶0.15的比例包含四乙氧基原硅酸酯和甲基三乙氧基硅的组合物获得。
在另一个实施方案中，通过在衬底上涂覆包含四烷氧基硅、烃基烷氧基硅烷、表面活性剂和溶剂的组合物的液层(其中四烷氧基硅与烃基烷氧基硅烷之间的摩尔比至多为3∶1)，并且通过加热液层除去表面活性剂和溶剂，同时形成疏水性多孔层而得到多孔材料。
在未公开的专利申请EP 01,203,536.6中介绍了得到该多孔材料到方法。为了制造根据本实施方案的电子器件1，对层32、34、36、38和40进行蚀刻，并用下列方式在所述蚀刻的层上形成层39：向层20、32、34、36、38和40提供四烷氧基硅、烃基烷氧基硅烷、表面活性剂和溶剂的组合物。具体的组合物列在表1中，下面将详细讨论它们中的一部分。对于溶剂，使用醇、水和少量酸的混合物。合适的醇尤其包括甲醇、乙醇、丙醇和丁醇。在400℃下干燥和加热之后，形成多孔材料39。已经发现所成形的层的厚度取决于在旋涂期间旋转的次数、组合物的粘度以及组合物的稀释度。如果十六烷基三甲基溴化铵(CTAB)用作表面活性剂，则小孔尺寸为2-3nm；如果PluronicF127用作表面活性剂，则小孔尺寸为7-8nm。用X射线衍射和TEM设备进行的测量显示小孔尺寸基本上是均匀的。该层的特性取决于组合物，如在表2中所列的。
实施例1
在搅拌时，形成用HCl酸化的四乙氧基原硅酸酯(TEOS)、甲基三甲氧基硅(MTMS)、水和乙醇的组合物。TEOS∶MTMS∶H2O∶乙醇∶HCl的摩尔比为0.5∶0.5∶1∶3∶5.10-5。将该组合物加热到60℃加热90分钟。将水、乙醇、HCl和十六烷基三甲基溴化铵(CTAB)加入到该预处理的组合物中，得到TEOS∶MTMS∶H2O∶乙醇∶HCl∶CTAB的摩尔比为0.5∶0.5∶7.5∶20∶0.006∶0.10。将组合物在室温下搅拌三天。随后，通过在KarlSuss CT62旋涂机中以1000rpm旋涂1分钟提供组合物。层在加热板上在130℃下干燥10分钟，随后在空气中加热到400℃加热1小时。如此，得到具有2.4的相对介电常数和44％的孔隙度的200-400nm厚的多孔层，如在表2中所列。
在这种情况下，在1MHz的频率通过水银探针(来自MSIelectronics的型号Hg-612)测量介电常数。以本领域技术人员所知的以下两种方法中的至少一种确定孔隙度：根据折射率及通过层厚度测量和卢瑟福后向散射(RBS)。使用JA Woolam Co，Inc.的VASE偏振光椭圆率测量仪VB-250通过椭圆光度法确定折射率。由该值，通过用0.33的去极化因数的Bruggeman有效介质近似，确定孔隙度。
实施例2
制备TEOS、MTMS、水、乙醇、HCl和CTAB的组合物，其中与实施例1相比较，表面活性剂的数量增加到0.22。在本实施方案中，表面活性剂为阳离子表面活性剂，并且表面活性剂与烷氧基硅烷的总数具有大于0.1∶1的摩尔比。以实施例1中介绍的方式处理该组合物。这导致其中多孔材料具有百分比45以上的孔隙度的电子器件1，多孔材料具有56％的孔隙度。
实施例3
实施例2的组合物在室温下搅拌三天。随后，通过在KarlSussCT62旋涂机中以1000rpm旋涂1分钟提供组合物。层在130℃下干燥10分钟，随后在包含93体积％的N2和7体积％的H2的气体混合物中加热到400℃加热1小时。
TEOS＝四乙氧基原硅酸酯
HCAS＝烃基烷氧基硅烷
CTAB＝十六烷基三甲基溴化铵
MTMS＝甲基三甲氧基硅
PhTES＝苯基三乙氧基硅
F127＝Pluronic F127，包含聚环氧乙烷、聚环氧丙烷和聚环氧乙烷作为嵌段的三嵌段聚合物；
Brij76＝聚氧化乙烯(10)硬脂酰醚，C18H37(OCH2CH2)nOH，n≈10
DMDES＝二甲基二乙氧基硅
表1，组合物、涂覆和加热方式。列出的数字表示摩尔比。
  编号 TEOS HCAS 表面活性剂 HCl·10-3 H2O EtOH 涂覆 加热1小时
1 0.75   MTMS，0.25   CTAB，0.08-0.14 4 5 20 浸涂 空气中400℃
2 0.75   PhTES，0.25 CTAB，0.1 4 5 20 旋涂 空气中350℃
3 0.5   MTMS，0.5   CTAB，0.10-0.22 6 7.5 20 旋涂 空气中400℃
4 0.5   MTMS，0.5   CTAB，0.10-0.22 6 7.5 20 旋涂   N2中7％H2中400℃
5 0.5   MTMS，0.5   F127，0.0052 4 5 20 浸涂 空气中400℃
6 0.5   MTMS，0.5 F127，0.006 4 5 20 旋涂 空气中400℃
7 0.5   MTMS，0.5 F127，0.006 4 5 10 旋涂 空气中400℃
8 0.5   MTMS，0.5 CTAB，0.10 4 5 20 旋涂 空气中400℃
9 0.5   MTMS，0.5   Brij 76，0.14 4 5 20 旋涂 空气中400℃
10 0.67   DMDES，0.33 CTAB，0.18 4 5 20 旋涂 空气中400℃
11 0.67   DMDES，0.33 CTAB，0.18 4 5 20 旋涂   N2中7％H2中400℃
表2-使用表面活性剂量变化的组合物1-5制备的多孔层的孔隙度。除非另外指出，否则所用的表面活性剂是CTAB。
  编号   表面活性剂浓度   孔隙度
  1   0.080.100.120.14   45％49％54％53％
  2   0.1   45％
  3   0.100.130.160.190.22   44％50％53％53％56％
  4   0.100.160.22   45％54％56％
  5   F127/0.0052   54％
表3-使用组合物6-11在旋涂期间以改变的转数制备的多孔层的层厚度和孔隙度。
  编号   旋涂期间的转速   层厚度(nm)   孔隙度
  6   1000rpm750rpm500rpm   6928511030   54％57％57％
  7   1000rpm750rpm   15451802   59％60％
  8   1000rpm750rpm500rpm   409473568   46％46％46％
  9   1000rpm   494   59％
  10   1000rpm   441   53％
  11   1000rpm   438   51％
在另一个实施方案中，在图2中所示的电子器件100类似于由WO-A00/57498所已知的。在例如可以是形成用于淀积所示出的结构的其余元件的p衬底的p掺杂的硅的半导体衬底102上形成电子器件100。或者，衬底是单晶GaAs晶片或玻璃衬底。包括与由WO-A 00/57498所已知的相同的存储单元的N×M阵列，尤其参见该专利申请的图4。这里，N和M为整数。每个存储单元包括各自的存储元件103和各自的选择器件104。在图2所示的实施方案中，每个存储单元包括两个独立的存储元件103A和103B。第一导体130A、第二导体270A、电阻器250和介电材料层126、140和260构成存储元件103A，而第一导体130B、第二导体270B、电阻器250和层126、140和260构成存储元件103B。换句话说，存储元件103A和103B共用同一个电阻器250和相同的层126、140和260。
如上所述可包含相变材料的电阻器250具有分别带有第一接触区132A和132B以及第二接触区272A和272B的表面。作为存储元件103A的部件，电阻器250在第一接触区132A与第二接触区272A之间具有电阻，当相变材料处于第一相位时，电阻具有第一值，当相变材料处于第二相位时，电阻具有第二值。作为存储元件103B的部件，电阻器250在第一接触区132B与第二接触区272B之间具有电阻，当相变材料处于第一相位时，电阻具有第一值，当相变材料处于第二相位时，电阻具有第二值。可包含例如与如上所述的第一导体3相同的材料的第一导体130A和130B分别电连接到第一接触区132A和132B。可包含例如与如上所述的第二导体4相同的材料的第二导体270A和270B分别电连接到第二接触区272A和272B。第一导体130A、第二导体270A和电阻器250能够传导加热相变材料的电流，使得可以进行从第一相位到第二相位的转换，从而改变第一存储元件103A的电阻。类似地，第一导体130B、第二导体270B和电阻器250能够传导加热相变材料的电流，使得可以进行从第一相位到第二相位的转换，从而改变第二存储元件103B的电阻。
如图2所示的实施方案所示，介电材料层260提供了在电阻器250与输出线271之间的电隔离，使得电阻器250仅通过第二导体270A和270B连接到输出线271。介电层260还提供隔热层，用于减少在加热期间流向没有电阻器250的本体101的部件的热量。介电层140将第一导体130A与第一导体130B电隔离。在电子器件100的上面淀积可包含硼磷硅酸盐玻璃(BPSG)的介电层180。
类似于由WO-A 00/57498已知的电子器件，第一导体130A和130B为导电的侧壁隔离物，也称作导电隔离物，沿介电区126的侧壁表面126S形成。在电阻器250与第一导体130A和130B之间的接触区分别为第一接触区132A和132B。因此，在电阻器250与第一导体130A和130B之间唯一的电连接分别通过第一接触区132A和132B的全部或一部分。第一导体130A和130B的其余部分由介电层126和140与电阻器250电隔离。
或者，通过在过孔的侧壁表面或表面上保形淀积一个或多个接触层可以形成第一导体130A和/或130B，作为导电侧壁隔离物，如由WO-A00/57498已知的。过孔可以是圆形、正方形、矩形或不规则形状。还可以通过在柱或台地的侧壁表面上保形淀积一个或多个接触层形成导电侧壁隔离物。在过孔中剩余的空间用介电材料层填充，优选包括具有不含水的小孔的多孔材料。该材料的实施方案如上所述。
根据本发明，层126、140、180和260中的至少一个由包括尺寸在0.5与50nm之间的小孔的多孔材料的介电材料组成。如此，减少了流向不含电阻器250的本体101的部件的热量，导致切换功率减小。优选的是，直接接触电阻器250的层126、140和260中的至少一个由这种材料组成。优选的是，小孔尺寸在1和10nm之间。在优选实施方案中，小孔基本上不含水。以上介绍了多孔材料的不同实施方案。
在图2的实施方案中，第一接触区132A和132B分别小于相应的第二接触区272A和272B。第一导体130A和130B分别包含直接接触第一接触区132A和132B的部分。优选的是，该部分嵌入在包含基本上不含水的小孔的多孔材料的层126和140中，因为在这种情况下，特别有效地减少了流向不含电阻器250的本体101的部分的热量。由于第一接触区132A和132B较小，所以在第一导体130A和130B的部分中的电流密度特别大，导致加热相邻的电阻器250的增加的焦耳热量。由于改进的热绝缘，该加热对于允许相变的作用特别大。
本体101包括具有N个第一选择线190、M个第二选择线120和输出线271的选择线网格，使得通过连接到各自的选择器件104的各自的选择线120和190单独访问每个存储单元。电子器件100的存储元件103A和103B中的每一个电连接到选择器件104，选择器件104为MOSFET，更具体地为NMOS晶体管。MOSFET具有n掺杂的源极区110、n掺杂的漏极区112和栅极区118。源极区110和漏极区112可以包括超过一个的n掺杂材料部分，即，轻掺杂的n-部分和更重掺杂的n+部分。
n掺杂的源极区110和漏极区112由沟道区114分开。在沟道区114上形成的栅极区118控制穿过沟道区114从源极区110流到漏极区112的电流的流动。栅极区118优选包括多晶硅层。栅极区118通过介电区116与沟道区114分离。
在n掺杂的漏极区112中形成沟道停止区113，产生两个邻近的电隔离漏极区112，用于分离NMOS晶体管。通常，沟道停止区113具有与源极区110和漏极区112相反的导电类型。在所示的NMOS实施方案中，沟道停止区包含p掺杂的硅。
在栅极区118上形成选择线120，该选择线优选包括硅化钨层。选择线120用来将电信号传送到栅极区118。在选择线120上形成介质区122，所述介质区优选包含具有基本上不含水的小孔的多孔材料。介质区122将选择线120与电子器件100的邻近区域电隔离。层116、118、120的叠层一起称作栅极叠层。在栅极叠层的侧壁表面上形成介质区126。
在上部绝缘区180的上面形成选择线190。选择线190可由导电材料，例如铝或铜构成。钨插件144将选择线190电连接到源极区110。应当注意，在图2所示的特别实施方案中，两个NMOS晶体管共用每个钨插件144。可以在硅衬底的表面上形成硅化钛层(未示出)，以改善在衬底102与导电侧壁隔离物130A和130B之间以及在衬底102与导电插件144之间的导电率。导电插件144通过介质层126与栅极叠层电绝缘。
存储元件103A和103B的第一导体130A和130B分别电连接到选自相应的金属氧化物半导体场效应晶体管的源极区110和漏极区112的第一区。在图2的实施方案中，第一区为漏极区112。每个存储元件103A和103B的第二导体270电连接到可包含例如与第二导体270相同的材料的输出线271。选自源极区110和漏极区112并且不含第一区的相应的金属氧化物半导体场效应晶体管的第二区电连接到N个第一选择线190中的一个。栅极区118电连接到M个第二选择线120中的一个。
总之，电子器件1、100包括含有能够处于第一相位和第二相位的相变材料的电阻器36、250。当相变材料处于第一相位时，电阻器36、250具有第一值的电阻，当相变材料处于第二相位时，具有第二值的电阻。电阻器36、250电连接到第一导体3、130A、130B和第二导体4、270，它们能够传导加热相变材料的电流，以使得可以发生从第一相位到第二相位的转换。电子器件1、100还包括介电材料层20、39、126、140、260，用于减少在加热期间流向不含电阻器36、250的本体2的部分的热量，根据本发明的该介电材料包含具有尺寸在0.5和50nm之间的小孔的多孔材料。
应当注意，上述实施方案说明而不是限制本发明，并且本领域的技术人员将能设计出许多替代实施方案而不脱离附带的权利要求书的范围。在权利要求书中，放在括号之间的任何参考符号不应该看作是限制权利要求。单词″包括″不排除除在权利要求中所列的元件或步骤以外的元件或步骤的存在。在元件之前的单词″一种″或″一个″不排除多个这种元件的存在。

Claims (12)

1.一种具有本体(2、101)的电子器件(1、100)，其本体具有：
-包含能够处于第一相位和第二相位的相变材料的电阻器(36、250)，该电阻器(36、250)具有带有第一接触区(5、132)和第二接触区(6、272)的表面，该电阻器(36、250)在第一接触区(5、132)与第二接触区(6、272)之间具有电阻，当相变材料处于第一相位时该电阻具有第一值，当相变材料处于第二相位时，电阻具有第二值，
-电连接到第一接触区(5、132)的第一导体(3、130)，
-电连接到第二接触区(6、272)的第二导体(4、270)，
-第一导体(3、130)、第二导体(4、270)和电阻器(36、250)能够传导加热相变材料的电流，使相变材料能从第一相位转变为第二相位，以及
-介电材料层(20、39、126、140、260)，用于降低在加热期间流向不含电阻器(36、250)的本体(2、101)部分的热量，该介电材料包括具有尺寸在0.5与50nm之间的小孔的多孔材料。
2.权利要求1的电子器件(1、100)，其中小孔具有1和10nm之间的尺寸。
3.权利要求1的电子器件(1、100)，其中小孔基本不含水。
4.权利要求1的电子器件(1、100)，其中小孔具有疏水性表面。
5.权利要求4的电子器件(1、100)，其中多孔材料包括有机硅酸盐，且所述疏水性表面具有烃基。
6.权利要求5的电子器件(1、100)，其中通过以下步骤获得多孔材料：
-在衬底上涂覆包含四烷氧基硅、烃基烷氧基硅烷、表面活性剂和溶剂的组合物的液层，其中四烷氧基硅与烃基烷氧基硅烷之间的摩尔比至多为3∶1，和
-加热所述液层以除去表面活性剂和溶剂，并形成疏水性多孔层。
7.权利要求6的电子器件(1、100)，其特征在于所述表面活性剂为阳离子表面活性剂，并且表面活性剂与烷氧基硅烷的总数的摩尔比大于0.1∶1。
8.权利要求1的电子器件(1、100)，其特征在于多孔材料具有超过20％的孔隙度。
9.权利要求1的电子器件(1、100)，其特征在于电阻器(36、250)埋置在本体(2、101)中，层(39、126、140、260)直接与电阻器(36、250)接触。
10.权利要求9的电子器件(100)，其特征在于第一接触区(132)小于第二接触区(272)，并且第一导体(130)包括直接接触第一接触区(132)的部分，该部分嵌入在层(126、140)中。
11.权利要求1的电子器件(1、100)，特征在于第一导体(3、130)、第二导体(4、270)、电阻器(36、250)和层(20、39、126、140、260)构成存储元件(30、103)，并且本体(2、101)包括：
-存储单元阵列，每个存储单元包括各自的存储元件(30、103)和各自的选择器件(26、104)，和
-线(12、42、120、190)的网格，
通过连接到各个选择器件(26、104)的各个选择线(12、42、120、190)可单独访问每个存储单元。
12.权利要求11的电子器件(100)，其特征在于：
-选择器件(104)包括具有源极区(110)、漏极区(112)和栅极区(116)的金属氧化物半导体场效应晶体管，以及
-选择线网格包括N个第一选择线(190)、M个第二选择线(120)，N和M是整数，和输出线(271)，
每个存储元件(103)的第一导体(130)电连接到选自相应的金属氧化物半导体场效应晶体管的源极区(110)和漏极区(112)中的第一区，每个存储元件(103)的第二导体(270)电连接到输出线(271)，选自源极区(110)和漏极区(112)并且不包括所述第一区的相应的金属氧化物半导体场效应晶体管的第二区电连接到N个第一选择线(190)中的一个，栅极区(116)电连接到M个第二选择线(120)中的一个。
CNB038239639A 2002-10-11 2003-08-25 包括相变材料的电子器件 Expired - Fee Related CN100521276C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02079220 2002-10-11
EP02079220.6 2002-10-11

Publications (2)

Publication Number Publication Date
CN1689172A true CN1689172A (zh) 2005-10-26
CN100521276C CN100521276C (zh) 2009-07-29

Family

ID=32088028

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038239639A Expired - Fee Related CN100521276C (zh) 2002-10-11 2003-08-25 包括相变材料的电子器件

Country Status (10)

Country Link
US (1) US20060163554A1 (zh)
EP (1) EP1554763B1 (zh)
JP (1) JP2006502578A (zh)
KR (1) KR20050053750A (zh)
CN (1) CN100521276C (zh)
AT (1) ATE335289T1 (zh)
AU (1) AU2003259447A1 (zh)
DE (1) DE60307306T2 (zh)
TW (1) TWI311825B (zh)
WO (1) WO2004034482A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427969A (zh) * 2017-08-31 2019-03-05 桑迪士克科技有限责任公司 具有多个热界面的相变存储器电极
CN112133825A (zh) * 2020-09-03 2020-12-25 中国科学院上海微系统与信息技术研究所 一种高稳定性相变存储单元及其制备方法

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
KR101100422B1 (ko) * 2005-01-27 2011-12-30 삼성전자주식회사 저항 디램 소자 및 그 동작 방법
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7361925B2 (en) * 2005-02-10 2008-04-22 Infineon Technologies Ag Integrated circuit having a memory including a low-k dielectric material for thermal isolation
DE102005014645B4 (de) 2005-03-31 2007-07-26 Infineon Technologies Ag Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
KR100707190B1 (ko) 2005-05-07 2007-04-13 삼성전자주식회사 나노 와이어를 포함하는 상변환 메모리 소자 및 그 제조방법
US7601995B2 (en) * 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) * 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
JP4991155B2 (ja) * 2006-01-19 2012-08-01 株式会社東芝 半導体記憶装置
WO2007099595A1 (ja) * 2006-02-28 2007-09-07 Renesas Technology Corp. 半導体装置およびその製造方法
KR20090007363A (ko) 2006-03-24 2009-01-16 엔엑스피 비 브이 상변화 저항기를 갖는 전기 디바이스 및 전기 장치
JP4623520B2 (ja) * 2006-04-10 2011-02-02 株式会社神戸製鋼所 多孔質膜の製造方法及びその方法によって製造された多孔質膜
US7608848B2 (en) * 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
JP4865433B2 (ja) * 2006-07-12 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US20080019257A1 (en) * 2006-07-18 2008-01-24 Jan Boris Philipp Integrated circuit with resistivity changing material having a step-like programming characteristitic
US7453081B2 (en) * 2006-07-20 2008-11-18 Qimonda North America Corp. Phase change memory cell including nanocomposite insulator
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US20080089642A1 (en) * 2006-10-12 2008-04-17 Annette Claire Grot Photonic crystal sensor for small volume sensing
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
KR100801084B1 (ko) * 2007-01-08 2008-02-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법
US7619237B2 (en) * 2007-02-21 2009-11-17 Macronix International Co., Ltd. Programmable resistive memory cell with self-forming gap
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7919766B2 (en) * 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
CN101971382B (zh) 2008-01-16 2013-12-25 Nxp股份有限公司 包括相变材料层的多层结构及其制造方法
KR20090097362A (ko) * 2008-03-11 2009-09-16 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
US8030634B2 (en) * 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) * 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8586960B2 (en) * 2008-06-19 2013-11-19 International Business Machines Corporation Integrated circuit including vertical diode
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
KR100962019B1 (ko) * 2008-06-30 2010-06-08 주식회사 하이닉스반도체 보호막을 포함하는 상변화 메모리 소자 및 그 제조방법
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
IT1391864B1 (it) * 2008-09-30 2012-01-27 St Microelectronics Rousset Cella di memoria resistiva e metodo per la fabbricazione di una cella di memoria resistiva
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
JP5340252B2 (ja) * 2010-11-17 2013-11-13 キヤノン株式会社 反射防止膜及びその製造方法
KR101199262B1 (ko) * 2011-03-21 2012-11-12 한국과학기술연구원 저항 변화를 이용한 비휘발성 기억소자 및 그 제조방법
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US10483322B2 (en) * 2017-06-08 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for fabricating the same
US20230093026A1 (en) * 2021-09-20 2023-03-23 International Business Machines Corporation Insulated phase change memory using porous dielectrics

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
EP1144310B1 (en) * 1998-12-23 2007-05-30 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
US6573131B2 (en) * 2000-07-13 2003-06-03 The Regents Of The University Of California Silica zeolite low-k dielectric thin films and methods for their production
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6670285B2 (en) * 2001-03-14 2003-12-30 International Business Machines Corporation Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials
EP1318552A1 (en) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427969A (zh) * 2017-08-31 2019-03-05 桑迪士克科技有限责任公司 具有多个热界面的相变存储器电极
CN112133825A (zh) * 2020-09-03 2020-12-25 中国科学院上海微系统与信息技术研究所 一种高稳定性相变存储单元及其制备方法

Also Published As

Publication number Publication date
DE60307306T2 (de) 2007-10-11
TWI311825B (en) 2009-07-01
TW200409391A (en) 2004-06-01
DE60307306D1 (de) 2006-09-14
ATE335289T1 (de) 2006-08-15
WO2004034482A2 (en) 2004-04-22
US20060163554A1 (en) 2006-07-27
AU2003259447A1 (en) 2004-05-04
EP1554763B1 (en) 2006-08-02
WO2004034482A3 (en) 2004-08-26
CN100521276C (zh) 2009-07-29
JP2006502578A (ja) 2006-01-19
KR20050053750A (ko) 2005-06-08
EP1554763A2 (en) 2005-07-20

Similar Documents

Publication Publication Date Title
CN100521276C (zh) 包括相变材料的电子器件
JP4689026B2 (ja) 極限低誘電率膜のためのキャッピング層
CN101490145B (zh) 多孔膜的前体组合物及其制备方法、多孔膜及其制作方法、以及半导体装置
CN1113407C (zh) 形成沟槽隔离结构的方法
Hatton et al. Materials chemistry for low-k materials
KR100752940B1 (ko) 상호접속 구조의 금속간 용량을 감소시키는 공극 금속배선 구성의 제조 방법
CN101990710B (zh) 高宽高比的开口
CN101689412B (zh) 绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法
US7727907B2 (en) Manufacturing method of semiconductor device and semiconductor device produced therewith
KR100900231B1 (ko) 반도체 소자의 제조방법
US20020048968A1 (en) Porous silicon oxycarbide integrated circuit insulator
WO2007087406A2 (en) Porous silicon dielectric
KR20110021951A (ko) 다공성 물질의 제조 방법 및 그 방법으로 제조된 다공성 물질
Liu et al. Remote H2/N2 plasma processes for simultaneous preparation of low-k interlayer dielectric and interconnect copper surfaces
CN1146964C (zh) 使纳米级微孔二氧化硅机械强度最优化的方法
CN113314502A (zh) 集成电路器件及其形成方法
JP4903373B2 (ja) 半導体装置の製造方法
CN1260908A (zh) 渐变密度的纳米孔绝缘薄膜及其制法
US11683928B2 (en) Semiconductor device with single step height
US7357961B2 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
JP2004307693A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
TWI233215B (en) Semiconductor device and method of manufacturing same
CN101627463B (zh) 半导体装置和半导体装置的制造方法
CN102047411B (zh) 半导体装置及其制造方法
TWI803361B (zh) 具有複合字元線結構的半導體元件及其製備方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070914

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070914

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20210825

CF01 Termination of patent right due to non-payment of annual fee