CN1692551A - 差动放大器及运算放大器 - Google Patents

差动放大器及运算放大器 Download PDF

Info

Publication number
CN1692551A
CN1692551A CN200380100582.0A CN200380100582A CN1692551A CN 1692551 A CN1692551 A CN 1692551A CN 200380100582 A CN200380100582 A CN 200380100582A CN 1692551 A CN1692551 A CN 1692551A
Authority
CN
China
Prior art keywords
differential
voltage
current source
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200380100582.0A
Other languages
English (en)
Other versions
CN100553123C (zh
Inventor
小笹正之
横山明夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Craib Innovations Ltd.
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1692551A publication Critical patent/CN1692551A/zh
Application granted granted Critical
Publication of CN100553123C publication Critical patent/CN100553123C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/258—Indexing scheme relating to amplifiers the input of the amplifier has voltage limiting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45506—Indexing scheme relating to differential amplifiers the CSC comprising only one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7203—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias current in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Abstract

本发明涉及放大信号的差动放大器及运算放大器，用第1及第2信号构成的差动信号，被输入一对输入端子(1、2)。例如，在第1信号的电压低于基准电压源(15)的电压值时，比较器(13)检测到这种情况，使开关电路(12)切换到第1电流源(6)侧，第3电流源(11)的电流流入第1电流源(6)，阻止电流流入第1差动对(4)。其结果，输入的差动信号，只经过第2差动(5)对放大、输出。另一方面，在第1信号的电压超过基准电压源(15)的电压值时，与此相反，使开关电路(12)切换到第2电流源(7)侧，输入的差动信号，只经过第1差动(4)对放大、输出。所以在全输入动作电压范围内，增益相等，而且高速动作。

Description

差动放大器及运算放大器
技术领域
本发明涉及一种电子机器及半导体集成电路的放大器中使用的差动放大器及运算放大器。
背景技术
在现有技术中，作为在电子机器及半导体集成电路的放大器中使用的差动放大器，公开的有专利文献1(《半导体回路设计技术》(玉井德迪监修、日经BP社出版、1版、308页))及专利文献2(Analysis and Design of AnalogIntegrated Circuits(Paul R.Gray、Robert G.Meyer著、John Wiley & Sons出版、Third Edition、244页))。
图29表示所述专利文献1及专利文献2记述的现有技术的差动放大器的电路图。在该图中，1、2是输入差动信号的第1及第2输入端子，M1及M2是构成差动对的n沟道MOS晶体管，其栅极接收由所述第1及第2输入端子输入的信号。M3是构成差动放大器的尾电流源(tail current source)的n沟道MOS晶体管，NGB是旨在将该沟道MOS晶体管作为电流源而动作的栅极电压外加端子，VSS是外加电路的负电源或接地的端子，16、17是输出被所述差动对M1、M2变换成电流的信号的输出端子。
下面，讲述采用这种结构的差动放大器的动作。按照第1及第2输入端子1、2输入的差动信号的电压差，将n沟道MOS晶体管M3的电流，用2个n沟道MOS晶体管M1、M2分配电流。构成差动信号的2个信号具有相等的电压时，将电流的变换率定义为电导gm，将构成差动对的n沟道MOS晶体管的电导gm作为gmn，用
gmn＝Ids/(Vgs-Vthn)
表达。式中：Ids是流入MOS晶体管的电流，Vgs是栅一源间电压，Vthn是n沟道MOS晶体管的临界值电压。
可是，输入信号的电压较低时，nchMOS晶体管M3在线性区域动作，所以流过的电流减少，得不到本来的动作。所以，在图29的现有技术的电路中，存在着输入动作电压范围被限定在构成尾电流源的n沟道MOS晶体管M3在饱和区域动作的电压范围内的缺点。
图30是表示用p沟道MOS晶体管构成与图29的现有技术的电路相同功能的差动放大器。在该图中，1、2是输入端子，M22及M23是构成差动对的p沟道MOS晶体管，M24是构成差动放大器的尾电流源的p沟道MOS晶体管，PGB是旨在将p沟道MOS晶体管作为电流源而动作的栅极电压外加端子，VDD是外加电路的正电源的端子，34、35是输出变换成电流的信号的输出端子。
在这种结构的差动放大器中，也和用n沟道MOS晶体管构成的电路一样，电流的变换率作为电导gm而获得。所以，将p沟道MOS晶体管的电导gm作为gmn，用
gmp＝Ids/(Vsg-Vthp)
表达。式中：Ids是流入MOS晶体管的电流，Vsg是源一栅间电压，Vthp是p沟道MOS晶体管的临界值电压。
可是，在图30所示的差动放大器中，输入电压较高时，p沟道MOS晶体管M24在线性区域动作，所以流过的电流减少，得不到本来的动作。所以，在图30的差动放大器中，也存在着输入动作电压范围被限定在构成尾电流源的p沟道MOS晶体管M24在饱和区域动作的电压范围内的缺点。
这样，在图29及图30所示的差动放大器中，存在着输入动作电压范围受到限制的缺点。
因此，为了解决这种课题，作为可在全输入动作电压范围内动作的放大器，在现有技术中，有文献3(特表平11-500883号公报)记述的技术。
图31是所述文献3记述的放大器的部分——差动放大器的电路图。在图31中，M6和M7是构成差动对的n沟道MOS晶体管，M27和M28是构成差动对的p沟道MOS晶体管，6、7、32、36是构成各差动放大器的尾电流源，27、38是旨在抵消差动放大器的尾电流源的电流的电流源，M25和M26是检测尾电流源6、7的动作状态，使电流源38ON/OFF的n沟道MOS晶体管，M29和M30是检测尾电流源32、36的动作状态，使电流源27ON/OFF的p沟道MOS晶体管。
进而，图32是讲述所述文献3记述的放大器的动作的方框图。在该图中，4是用n沟道MOS晶体管M1和M2构成的差动对，5是用n沟道MOS晶体管M6和M7构成的差动对，30是用p沟道MOS晶体管M27和M28构成的差动对，31是用p沟道MOS晶体管M22和M23构成的差动对，28是用p沟道MOS晶体管M29和M30构成的开关，29是在n沟道MOS晶体管M6和M7的动作的作用下发生的开关，37是由n沟道MOS晶体管M25和M26构成的开关，33是在p沟道MOS晶体管M22和M23的动作的作用下发生的开关，10是合成及放大由差动放大器的输出端子输出的电流的电流合成及电流放大电路，3是运算放大器的输出。
下面，讲述采用这种结构的差动放大器的动作。在该文献3的放大器中，通过组合由n沟道MOS晶体管构成的差动对和由p沟道MOS晶体管构成的差动对后使之动作，从而解决了在图29及图30中讲述过的现有电路的课题——差动放大器的输入电压动作范围受到的限制。就是说，在该文献3的放大器中，用电路的负电源VSS附近的电压，使差动对30和差动对31动作；用中间电压，使差动对5和差动对30动作；用电路的正电源VDD附近的高电压，使差动对4和差动对5动作。所以，差动放大器的变换率gm有3种情况，在接地电位VSS附近用
gm＝2·gmp表达；
在中间电压处用
gm＝gmn+gmp表达；
在电源电压VDD附近用
gm＝2·gmn表达。
这样，构成所述文献3的放大器的差动放大器，虽然能在全输入电压范围中动作，但为了将差动放大器的变换率gm保持一定，
gmn＝gmp
的关系就成为必要条件。如果考虑到扩散工艺的离差，这种关系却未必能够保证。这样，构成文献3的放大器的差动放大器，虽然能在全输入电压范围中动作，但为了在全输入电压范围中将变换率保持一定，却存在着需要使n沟道MOS晶体管特性和p沟道MOS晶体管特性等同的缺点。此外，在文献3的放大器中，差动放大器的输出形式，存在如下缺点：因为由n沟道MOS晶体管构成差动对成为VDD附近的输出电压，由p沟道MOS晶体管构成差动对成为VSS附近的输出电压，所以就必须分别合成动作电压点不同的电流，电流合成变得相当复杂。
另外，在现有技术中，作为在全输入动作电压范围内动作的放大器，有文献4(特开平8-18355号公报)记述的技术。
图33是所述文献4记述的运算放大器的部分——差动放大器的电路图。在图33中，M5和M10是电平移动输入信号的p沟道MOS晶体管，M1和M2是构成差动对的n沟道MOS晶体管，M6和M7是构成另一个差动对的n沟道MOS晶体管，6、7是构成各差动放大器的尾电流源，39、40是驱动p沟道MOS晶体管的电流源。
进而，图34是讲述所述图33具体所示的文献4的运算放大器的动作的方框图。在该图中，8、9是旨在移动差动信号的电压电平的电平移动电路，4、5是用n沟道MOS晶体管构成的差动对，10是合成及放大由差动放大器的输出端子输出的电流的电路，3是运算放大器的输出。
下面，讲述采用这种结构的文献4的差动放大器的动作。在该文献4的运算放大器中，通过组合由n沟道MOS晶体管构成的差动对和电平移动电路后使之动作，从而解决了在图29中讲述过的现有技术的课题——差动放大器的输入电压动作范围受到的限制。就是说，在该文献4的放大器中，用电路的负电源VSS附近的电压，使差动对5动作；用中间电压，使差动对4和差动对5动作；用电路的正电源VDD附近的高电压，使差动对4动作。所以，差动放大器的变换率gm有3种情况，在接地电位VSS附近用
gm＝gmn表达；
在中间电压处用
gm＝2·gmn表达；
在电源电压VDD附近用
gm＝gmn表达。
这样，构成所述文献4的运算放大器的差动放大器，虽然能在全输入电压范围中动作，但即使分别变更差动对4和差动对5的变换率，也不能使差动放大器的变换率保持一定。所以，构成文献4的运算放大器的差动放大器，存在着不能在全输入电压范围中使变换率保持一定的缺点。
于是，在现有技术中，作为能在全输入动作电压范围内动作，而且能在全输入电压范围中使变换率gm保持一定的差动放大器，有文献5(特开平8-18354号公报)记述的技术。
图35是表示构成所述文献5的运算放大器的差动放大器的电路图。在该图中，M31、M33、M35、M36和M37是旨在测量由差动信号的电压电平造成的电流变化的差动放大器及二极管负载，M32、M34、M38、M39是构成电流减法电路的p沟道MOS晶体管，M40和M41是构成电流减法电路的n沟道MOS晶体管。其它电路结构都和图33一样。
图36是讲述所述文献5的运算放大器的动作的方框图。在该图中，41是旨在测量由差动信号的电压电平造成的电流变化的电流测量电路，42是旨在从本来的电流中减去用电流测量电路41检测到的电流的电流减法电路，M8是被所述电流减法电路42的输出控制的尾电流源。
下面，讲述采用这种结构的文献5的差动放大器的动作。在该文献5的运算放大器中，通过组合由n沟道MOS晶体管构成的差动对和电平移动电路后使之动作，从而解决了在图29中讲述过的现有技术的课题——差动放大器的输入电压动作范围受到的限制。就是说，在该文献5的运算放大器中，用电路的负电源VSS附近的电压，使差动对5动作；用中间电压，在电流测量电路41及电流减法电路42的作用下n沟道MOS晶体管的电流被停止，只有电流差动对4动作；用电路的正电源VDD附近的高电压，也使差动对4动作。所以，差动放大器的变换率gm有2种情况：在接地电位VSS附近，
gm＝gmn；
而在中间电压处及在电源电压VDD附近，也是
gm＝gmn
这样，构成所述文献5的运算放大器的差动放大器，能在全输入电压范围中动作，而且也能使差动放大器的变换率保持一定。
但是，在所述文献5的差动放大器中，存在对高速、大振幅的输入信号不能迅速响应的缺点。即：在电流测量电路41及电流减法电路42中使用电流反射镜电路(M31和M32)、(M38和M39)，这些电流反射镜电路从OFF到ON的动作时，能够确保所希望的动作速度，但从ON到OFF的动作时，由于不能迅速释放MOS晶体管的栅极电容中积蓄的电荷，所以存在动作速度缓慢的缺点。这样，在构成文献5的运算放大器的差动放大器中，存在不能高速动作的缺点。
发明内容
本发明就是要解决现有技术的上述课题，其目的在于能够在运算放大器及差动放大器中，在放大信号时，在全输入动作电压范围内增益相同，而且能够高速地动作。
为了达到上述目的，在本发明的运算放大器及差动放大器中，如所述图34所示的文献4的放大器那样，对具有2个差动对、电流源和2个电平移位电路的结构，不使用具有电流反射镜电路的电流测量电路及电流减法电路，取而代之的是使用不具有电流反射镜电路的比较器及开关，也能构成具有相同功能的放大器。
即：本发明的运算放大器，其特征在于，包括：输入由第1信号及第2信号构成的差动信号的第1及第2输入端子；移动输入所述第1及第2输入端子的第1及第2信号的电压的第1及第2电平移动电路；将被所述第1及第2电平移动电路电平移动的差动信号变换成电流的第1差动对及第1电流源；将输入所述第1及第2输入端子的差动信号变换成电流的第2差动对及第2电流源；第3电流源及基准电压源；比较所述第1或第2输入端子输入的第1或第2信号的电压和所述基准电压源的电压的比较器；按照所述比较器的比较结果，将所述第3电流源的电流分配给所述第1电流源或第2电流源的开关电路；将所述第1差动对的输出和所述第2差动对的输出汇合的第1及第2输出端子。
另外，本发明在所述差动放大器中，具有移动输入所述第1及第2输入端子的第1及第2信号的电压的第3及第4电平移动电路，其特征在于，所述所述第2差动对及第2电流源，取代由所述第1及第2输入端子输入的差动信号，将由所述第3及第4电平移动电路电平移位的差动信号变换成电流。
进而，在本发明的差动放大器中，其特征在于，包括：输入由第1信号及第2信号构成的差动信号的第1及第2输入端子；移动输入所述第1及第2输入端子的第1及第2信号的电压的第1及第2电平移动电路；基准电压源；将被所述第1及第2电平移动电路电平移动的差动信号用基准电压源的电压进行电压限制的第1及第2电压限制电路；将电压被所述第1及第2电压限制电路限制的差动信号变换成电流的第1差动对及第1电流源；将输入所述第1及第2输入端子的差动信号变换成电流的第2差动对及第2电流源；第3电流源；比较所述第1或第2输入端子输入的第1或第2信号的电压和所述基准电压源的电压的比较器；按照所述比较器的比较结果，将所述第3电流源的电流分配给所述第1电流源或第2电流源的开关电路；将所述第1差动对的输出和所述第2差动对的输出汇合的第1及第2输出端子。
加之，本发明在所述差动放大器中，具有移动输入所述第1及第2输入端子的第1及第2信号的电压的第3及第4电平移动电路，其特征在于，所述所述第2差动对及第2电流源，取代由所述第1及第2输入端子输入的差动信号，将由所述第3及第4电平移动电路电平移位的差动信号变换成电流。
再加之，本发明的特征在于，在所述差动放大器中，具有：第4电流源；比较所述第1或第2输入端子输入的第1或第2信号的电压和所述基准电压源的电压的第2比较器；按照所述第2比较器的比较结果，将所述第4电流源的电流分配给所述第1电流源或第2电流源的第2开关电路。
另外，本发明的特征在于，在所述差动放大器中，具有：第4电流源；比较所述第1或第2输入端子输入的第1或第2信号的电压和所述基准电压源的电压的第2比较器；按照所述第2比较器的比较结果，将所述第4电流源的电流分配给所述第1电流源或第2电流源的第2开关电路。
进而，在本发明的差动放大器中，其特征在于，包括：输入由第1信号及第2信号构成的差动信号的第1及第2输入端子；移动输入所述第1及第2输入端子的第1及第2信号的电压的第1及第2电平移动电路；基准电压源；将被所述第1及第2电平移动电路电平移动的差动信号用所述基准电压源的电压进行电压限制的第1及第2电压限制电路；将电压被所述第1及第2电压限制电路限制的差动信号变换成电流的第1差动对及第1电流源；移动输入所述第1及第2输入端子的第1及第2信号的电压的第3及第4电平移动电路；将被所述第3及第4电平移动电路电平移动的差动信号用所述基准电压源的电压进行电压限制的第3及第4电压限制电路；将电压被所述第3及第4电压限制电路限制的差动信号变换成电流的第2差动对及第2电流源；将所述第1差动对的输出和所述第2差动对的输出汇合的第1及第2输出端子。
加之，本发明的特征在于，在所述差动放大器中，所述比较器及开关电路，包括栅极接收所述第1或第2输入端子输入的第1或第2信号的第1晶体管和栅极与所述基准电压源连接的第2晶体管；所述第1及第2晶体管，其各自的一端共同与所述第3电流源连接，另一端分别与所述第1及第2电流源连接。
再加之，本发明的运算放大器，其特征在于，和所述差动放大器合成、放大所述差动放大器的电流输出的电流合成及放大电路。
采用以上的结构后，本发明在构成差动信号的第1或第2信号中的某一方例如第1信号的电压低于基准电压源的电压值时，比较器检知到该情况，将开关电路例如切换到第1电流源侧，第3电流源的电流流入第1电流源，阻止电流流入第1差动对。其结果，输入的差动信号只经过第2差动对后输出。而在第1信号的电压高于基准电压源的电压值时，将开关电路切换到第2电流源侧，第3电流源的电流流入第2电流源，阻止电流流入第2差动对。所以，输入的差动信号只经过第1差动对后输出，这样，将第1及第2差动对用同一极性的晶体管构成后，在全输入动作电压范围中的增益就相等。而且，比较器及开关电路，采用和现有技术的电路不同的结构——不包含电流反射镜电路，所以可以进行高速切换动作，高速地动作。
另外，在本发明的差动放大器中，取代所述比较器及开关电路，设置和它们进行同样动作的电压限制电路，所以在全输入动作电压范围中的增益就相等，而且高速地动作。
附图说明
图1是表示本发明的第1实施方式的运算放大器的方框结构的图。
图2是表示该运算放大器内的差动放大器的具体的结构电路的图。
图3是表示用p沟道MOS晶体管构成该运算放大器时的方框结构的图。
图4是表示该运算放大器内的差动放大器的具体的结构电路的图。
图5是表示本发明的第2实施方式的运算放大器的方框结构的图。
图6是表示该运算放大器内的差动放大器的具体的结构电路的图。
图7是表示用p沟道MOS晶体管构成该运算放大器时的方框结构的图。
图8是表示该运算放大器内的差动放大器的具体的结构电路的图。
图9是表示本发明的第3实施方式的运算放大器的方框结构的图。
图10是表示该运算放大器内的差动放大器的具体的结构电路的图。
图11是表示用p沟道MOS晶体管构成该运算放大器时的方框结构的图。
图12是表示该运算放大器内的差动放大器的具体的结构电路的图。
图13是表示本发明的第4实施方式的运算放大器的方框结构的图。
图14是表示该运算放大器内的差动放大器的具体的结构电路的图。
图15是表示用p沟道MOS晶体管构成该运算放大器时的方框结构的图。
图16是表示该运算放大器内的差动放大器的具体的结构电路的图。
图17是表示本发明的第5实施方式的运算放大器的方框结构的图。
图18是表示该运算放大器内的差动放大器的具体的结构电路的图。
图19是表示用p沟道MOS晶体管构成该运算放大器时的方框结构的图。
图20表示该运算放大器内的差动放大器的具体的结构电路的图。
图21是表示本发明的第6实施方式的运算放大器的方框结构的图。
图22是表示该运算放大器内的差动放大器的具体的结构电路的图。
图23表示用p沟道MOS晶体管构成该运算放大器时的方框结构的图。
图24表示该运算放大器内的差动放大器的具体的结构电路的图。
图25是表示本发明的第7实施方式的运算放大器的方框结构的图。
图26是表示该运算放大器内的差动放大器的具体的结构电路的图。
图27表示用p沟道MOS晶体管构成该运算放大器时的方框结构的图。
图28是表示该运算放大器内的差动放大器的具体的结构电路的图。
图29是表示文献1的差动放大器的电路。
图30是表示用p沟道MOS晶体管构成该差动放大器的电路的图。
图31是表示文献3的放大器的具体的电路结构的图。
图32是表示该放大器的方框电路结构的图。
图33是表示文献4的放大器的具体的电路结构的图。
图34是表示该放大器的方框电路结构的图。
图35是表示文献5的放大器的具体的电路结构的图。
图36是表示该放大器的方框电路结构的图。
具体实施方式
下面，参阅附图，讲述本发明的实施方式。
(第1实施方式)
图1是示出第1实施方式中运算放大器的方框图。
在图1中，1、2是输入由第1信号及第2信号构成的差动信号的第1及第2输入端子，被该输入端子1、2输入的第1及第2信号，在由p沟道MOS晶体管构成的第1及第2电平移动电路8、9的作用下，其电压电平分别被移动。5是由n沟道MOS晶体管构成的第1差动对，4是由与为同一极性的n沟道MOS晶体管构成的第2差动对，7是所述第1差动对5用的第1电流源，6是所述第2差动对4用的第2电流源，供给与所述第1电流源7等量的电流。所述第1差动对5及第1电流源7，将被所述第1及第2电平移动电路8、9电平移动的差动信号变换成电流；所述第2差动对4及第2电流源6，将被输入所述第1及第2输入端子的差动信号变换成电流。
另外，11是供给与所述第1及第2电流源7、6等量的电流的第3电流源；12是将所述第3电流源11的电流，分配给所述第1电流源7或第2电流源6的开关电路；13是使开关电路12进行切换动作的比较器；15是具有在电源电压VDD和接地电位VSS之间的所定电位的基准电压源，该基准电压源15通过输入端子14，与比较器13的一端连接，以便将判断基准给予所述比较器13。比较器13的+端子，输入由所述第1输入端子输入的第1信号(构成差动信号的2个信号中的一个信号)。所述比较器13，在第1信号电压低于基准电压源15的电压时，控制开关电路12，将其切换到第1电流源7侧。进而，在图1中，16、17是将所述第1及第2差动对5、4的输出汇合的第1及第2输出端子。由以上电器，构成差动放大器。
进而，在图1中，10是合成及放大由所述差动放大器的输出端子16、17输出的电流的电流合成及放大电路，包括该电流合成及放大电路10和所述差动放大电路，构成运算放大器。此外，在图1中，3是电流合成及放大电路10的输出端子，也是运算放大器的输出端子。
图2示出本实施方式的差动放大器的具体的结构电路。在该图中，由2个p沟道MOS晶体管M9、M10构成第1电平移动电路8，由另2个p沟道MOS晶体管M4、M5构成第2电平移动电路9。另外，由2个n沟道MOS晶体管M6、M7构成第1差动对5，由另2个n沟道MOS晶体管M1、M2构成第2差动对4。由n沟道MOS晶体管M8构成第1电流源7，由n沟道MOS晶体管M3构成第2电流源6。
进而，在图2中，由p沟道MOS晶体管(第1晶体管)M12及另一个p沟道MOS晶体管(第2晶体管)M13构成比较器13及开关电路12。另外，由p沟道MOS晶体管M11构成第3电流源11。在所述比较器13及开关电路12中，第1输入端子1的第1信号，输入p沟道MOS晶体管M12的栅极，基准电压源15(在图2中未示出)通过输入端子14与另一个p沟道MOS晶体管M12的栅极连接。另外，2个p沟道MOS晶体管M12、M13的各源极(一端)，共同与第3电流源11的p沟道MOS晶体管M11的漏极连接。p沟道MOS晶体管M12的漏极(另一端)和另一个p沟道MOS晶体管M13的漏极(另一端)，分别与第2电流源6、第1电流源7连接。
下面，使用图1及图2，讲述这种结构的本实施方式的差动放大器的动作。
在图1中，输入端子1的第1信号的电压，在接地地位VSS附近低于基准电压源15的电压时，通过比较器13及开关电路12，第3电流源11的电流流入第2电流源6。这样，第2电流源6的电流被第3电流源11的电流抵消，第2差动对4无电流流入。这时，输入的差动信号，通过电平移动电路8、9、第1差动对5、电流合成及放大电路10放大后，由输出端子3输出。
这时，将构成第1及第2差动对5、4的n沟道MOS晶体管的电导作为gmn，差动放大器的变换率gm，在接地电位VSS附近，用
gm＝gmn
表达。在输入端子1的第1信号电压未超过基准电压源15的电压之前，继续进行所述的动作。
接着，输入端子1的第1信号电压超过基准电压源15的电压后，比较器13及开关电路12的动作倒相，第3电流源11的电流流入第1电流源7。这样，第1电流源7的电流被第3电流源11的电流抵消，电流不流入第1差动对5。这时，输入的差动信号，通过第1差动对4、电流合成及放大电路10放大后，由输出端子3输出。
这时，差动放大器的变换率gm成为
gm＝gmn
动作可以直到电源电压VDD附近为止。这样，在本实施方式中，在第1信号的电压从接地电位VSS到电源电压VDD为止的全输入动作范围中，增益相等。
进而，比较器13与现有技术具有的电流反射统电路不同，可以进行高速切换动作，所以运算放大器能够高速地动作。
下面，使用图2，讲述本实施方式的差动放大器的更详细的动作。输入端子1的第1信号电压在接地电位VSS附近时，p沟道MOS晶体管M12导通，p沟道MOS晶体管M11的电流，流入n沟道MOS晶体管M3。这样，n沟道MOS晶体管M3的电流被p沟道MOS晶体管M11的电流抵消，电流未流入n沟道MOS晶体管M1、M2。所以，被输入的差动信号，通过p沟道MOS晶体管M5、M10、n沟道MOS晶体管M6、M7，作为差动放大器的电流输出，被从输出端子16、17输出。这时，差动放大器的变换率gm，在VSS附近成为
gm＝gmn
在输入端子1的第1信号电压未超过基准电压源15的电压之前，继续进行所述的动作。
接着，输入端子1的第1信号电压超过基准电压源15的电压后，p沟道MOS晶体管M13导通，p沟道MOS晶体管M11的电流，流入n沟道MOS晶体管M8。这样，n沟道MOS晶体管M8的电流被p沟道MOS晶体管M11的电流抵消，电流未流入n沟道MOS晶体管M6、M7。所以，被输入的差动信号，通过n沟道MOS晶体管M1、M2，作为差动放大器的电流输出，被从输出端子16、17输出。这时，差动放大器的变换率gm成为
gm＝gmn
动作可以直到电源电压VDD附近为止。
因此，由图2可知，比较器13及开关电路12未采用电流反射镜的结构，所以构成它们的p沟道MOS晶体管M12、M13可以进行高速切换动作，所以运算放大器能够高速地动作。
此外，在图2的差动放大器中，关于基准电压源15的电压的选定，作为动作条件，只要选择的基准电压源15的电压，能够在p沟道MOS晶体管M11在饱和区域动作、而且在n沟道MOS晶体管M1、M2动作之际，使n沟道MOS晶体管M3在饱和区域动作；而在n沟道MOS晶体管M6、M7动作之际，使n沟道MOS晶体管M8在饱和区域动作即可。另外，由p沟道MOS晶体管M5、M10进行的电平移动电压量，只要选择p沟道MOS晶体管M5、M10及n沟道MOS晶体管M6、M7的栅极宽及栅极长的尺寸能够使n沟道MOS晶体管M8在饱和区域动作即可。
在本实施方式中，将第1输入端子1的第1信号输入比较器13的输入端子。但也可以将第2输入端子2的第2信号输入比较器13的输入端子。其理由是：在运算放大器中使用本实施方式的差动放大器时，第1输入端子1的第1信号的电压和第2输入端子2的第2信号的电压，用运算放大器的假想短路而变得相等，所以无论使用第1及第2信号的电压中的哪一个，都能比较检测。
进而，在本实施方式中，使用由n沟道MOS晶体管构成的差动对4、5构成差动放大器，但毫无疑问，也可以使用由p沟道MOS晶体管构成的差动对构成差动放大器。图3示出这种结构的运算放大器的方框图，图4示出其具体的电路结构的差动放大器。
(第2实施方式)
下面，讲述第2实施方式的运算放大器。
图5示出本实施方式的运算放大器的方框图。该图的运算放大器，对图1所示的运算放大器的结构而言，又追加了旨在移动第1及第2输入端子1、2的差动信号的电压电平的由n沟道MOS晶体管构成的第3及第4电平移动电路18、19。由该电平移动电路18、19电压电平移动的差动信号，被输入第2差动对4后，变换成电流。
图6示出所述图5所示的差动放大器的具体的电路图。在该图中，第3电平移动电路由2个n沟道MOS晶体管M14、M15构成，第4电平移动电路由2个n沟道MOS晶体管M16、M17构成。
在本实施方式的运算放大器中，在输入端子1的第1信号的电压未达到基准电压源15的电压时，经过第1及第2电平移动电路8、9和第1差动对5后被放大，而在第1信号的电压超过基准电压源15的电压时，则经过第3及第4电平移动电路18、19和第2差动对4后被放大。这样，在全输入动作电压范围内，差动信号经过某一对电平移动电路8、9或18、19，所以在全输入动作电压范围内的增益损失及频率特性的变化是均等的。
本实施方式的运算放大器，在全输入动作电压范围内增益相等，而且高速度动作。在这一点上，和所述第1实施方式一样。
另外，毫无疑问，在本实施方式中，也能将第2输入端子2的第2信号输入比较器13的输入端子，采用用p沟道MOS晶体管构成差动对4、5的电路结构。图7示出用p沟道MOS晶体管构成差动对4、5的方框图，图8示出其具体的电路结构。
(第3实施方式)
下面，讲述第3实施方式的运算放大器。
图9出本实施方式的运算放大器的方框图。该图的运算放大器，对图1所示的运算放大器的结构而言，又追加了第1及第2电压限制电路20、21。
所述第1及第2电压限制电路20、21，与基准电压源15连接，将由第1及第2电平移动电路8、9电压电平移动差动信号的电压，限制在所述基准电压源15的电压以下，将该受到电压限制的差动信号向第1差动对5输出。
图10示出本实施方式的差动放大器的具体的电路图。在该图中，第1电平移动电路8、比较器13、第3电流源11及第1电压限制电路20，由3个p沟道MOS晶体管M9、M10、M19构成。另外，第2电平移动电路9及第2电压限制电路21，由3个p沟道MOS晶体管M4、M5、M18构成。即：在图10的差动放大器中，p沟道MOS晶体管M9，兼用图2所示的p沟道MOS晶体管M11(第3电流源11)；p沟道MOS晶体管M10、M11，兼用图2所示的p沟道MOS晶体管M12、M13(开关电路12及比较器13)。此外，在本实施方式中，如前所述，使2个p沟道MOS晶体管M10、M19具有开关电路12及比较器13的功能。但毫无疑问，也可以取而代之，使2个p沟道MOS晶体管M5、M18具有开关电路12及比较器13的功能。
这样，在本实施方式中，特别是在输入端子1的第1信号的电压超过基准电压源15的电压时，第1电流源7侧被比较器13及开关电路12选择，第1电流源7的电流被第3电流源11的电流抵消，第1差动对5内没有电流流入，所以输入的差动信号被第1差动对4变换成电流，同时由第1及第2电平移动电路8、9电平移动的差动信号的电压，在构成第1及第2电压限制电路20、21的p沟道MOS晶体管M18、M19的作用下，被限制成基准电压源15的电压。所以，在第1信号的电压超过基准电压源15的电压之际的第1差动对5的这样的动作，就被可靠地禁止。
此外，毫无疑问，在本实施方式中，也能将第2输入端子2的第2信号输入比较器13的输入端子，采用用p沟道MOS晶体管构成差动对4、5的电路结构。图11示出用p沟道MOS晶体管构成差动对4、5的方框图，图12示出其具体的电路结构。
(第4实施方式)
下面，讲述本发明的第4实施方式的运算放大器。
图13示出本实施方式的运算放大器的方框图。在所述第3实施方式中，对图1所示的第1实施方式的运算放大器的电路结构追加了第1及第2电压限制电路20、21；而在本实施方式中，则对图5所示的第2实施方式的运算放大器的电路结构追加了该第1及第2电压限制电路20、21。其它结构都和图5一样。图14示出图13的运算放大器的具体的电路图。
这样，在本实施方式中，可以获得在全输入动作电压范围内增益相等，而且利用比较器13及开关电路12可以获得进行高速切换动作后进行高速动作的差动放大器，同时还具有2对电平移动电路8、9及18、19，所以能够使全输入动作电压范围内的增益损失及频率特性的劣化均等，进而还可以在第1信号的电压超过基准电压源15的电压之际禁止第1差动对5的动作，切实进行切换动作。
此外，图15示出取代本实施方式这种用n沟道MOS晶体管构成差动对4、5，而用p沟道MOS晶体管构成的方框图结构，图16示出其具体的电路结构。
(第5实施方式)
进而，讲述本发明的第5实施方式的运算放大器。
图17出本实施方式的运算放大器的方框图。该图的运算放大器，对图9所示的第3实施方式的运算放大器的结构而言，又追加了第4电流源22、第2开关电路23及第2比较器24。所述第2开关电路23和第1开关电路11一样，将第4电流源22的电流分配给第1电流源7和第2电流源6。另外，所述第2比较器24，使所述第2开关电路23进行切换动作，其一端子经过输入端子14与基准电压源15连接，其+端子与第1比较器13的+端子被输入第1输入端子1的第1信号不同，被输入由第2输入端子2输入的第2信号。
图18示出本实施方式的差动放大器的具体的电路图。在该图中，第2电平移动电路9、第2电压限制电路21、第4电流源22、第2开关电路23及第2比较器24，由3个p沟道MOS晶体管M4、M5、M18构成。
这样，在本实施方式中，特别是在第1及第2输入端子1、2的第1及第2信号的电压在接地电位VSS附近时，在第1及第2比较器13、24及第1及第2开关电路12、23的作用下，第3及第4电流源11、22的电流流入第2电流源6。第2电流源6的电流被第3及第4电流源11、22的电流抵消，第2差动对4内没有电流流入，所以输入的差动信号只被第1差动对5变换成电流。而在第1及第2输入端子1、2的第1及第2信号的电压超过基准电压源15的电压时，在第1及第2比较器13、24及第1及第2开关电路12、23的作用下，第3及第4电流源11、22的电流流入第1电流源7，第1电流源7的电流被抵消，第1差动对5内没有电流流入，所以输入的差动信号只被第2差动对4变换成电流。其它动作和效果与图1及图9的运算放大器一样，故不再赘述。
此外，图19示出取代本实施方式的这种用n沟道MOS晶体管构成差动对4、5的电路结构，而用p沟道MOS晶体管构成的方框图，图20示出其具体的电路结构。
(第6实施方式)
下面，讲述本发明的第6实施方式的运算放大器。
图21示出本实施方式的运算放大器的方框图。本实施方式的运算放大器，对图13所示的第4实施方式的运算放大器，与前文的图17所示的第5实施方式一样，又追加了第4电流源22、第2开关电路23及第2比较器24。其它结构都和图13的运算放大器一样。图22示出图21的运算放大器的具体的电路图。
这样，在本实施方式中，可以获得第4实施方式和第5实施方式相加的作用和效果。
此外，图23示出取代本实施方式这种用n沟道MOS晶体管构成差动对4、5，而用p沟道MOS晶体管构成的方框图结构，图24示出其具体的电路结构。
(第7实施方式)
进而，图25示出本发明的第7实施方式的运算放大器的方框图。本实施方式的运算放大器，是在图13所示的第4实施方式运算放大器中，削除第3电流源11、开关电路12及比较器13，追加了第3及第4电压限制电路25、26。就是说，在本实施方式中，没有采用使第3电流源11的电流流入第1或第2电流源7、6抵消电流的结构，而是利用2对电压限制电路20、21及25、26切换第1差动对5和第2差动对4的电流变换作用。
所述第3及第4电压限制电路25、26，将由第3及第4电平移动电路18、19电压电平移动的差动信号的电压，限制在所述基准电压源15的电压以上，将该受到电压限制的差动信号向第1差动对4输出，变换成电流。
图26示出图24所示的运算放大器中差动放大器的具体的电路图。在该图中，第1电平移动电路8及第1电压限制电路20，由3个p沟道MOS晶体管M9、M10、M19构成；第2电平移动电路9及第2电压限制电路21，由3个p沟道MOS晶体管M4、M5、M18构成。另外，第3电平移动电路18及第3电压限制电路25，由3个n沟道MOS晶体管M14、M15、M20构成；第4电平移动电路19及第3电压限制电路26，由3个n沟道MOS晶体管M16、M17、M21构成。
以下，使用图25及图26，讲述采用如上结构的本实施方式的差动放大器的动作。
在图25中，构成第1及第2输入端子1、2的差动信号的第1及第2信号的各电压，在低于基准电压源15的电压时，输入的差动信号通过第1及第2电平移动电路8、9，进而通过第1及第2电压限制电路20、21，用第1差动对5变换成电流后，通过电流合成及放大电路10，从输出端子3放大、输出。另一方面，所述差动信号虽然通过第3及第4电平移动电路18、19，但被第3及第4电压限制电路25、26切断，未能到达第2差动对4。这样，在差动信号的电压低于基准电压源15的电压时，差动放大器的变换率gm，将构成第1差动对5的n沟道MOS晶体管的电导作为gmn，用
gm＝gmn表达。
接着，在第1及第2输入端子1、2的第1及第2信号的各电压超过基准电压源15的电压时，与上述情况相反，通过第3及第4电平移动电路18、19，进而通过第3及第4电压限制电路25、26，用第2差动对4变换成电流后，通过电流合成及放大电路10放大，从输出端子3输出。另一方面，所述差动信号虽然通过第1及第2电平移动电路8、9，但被第1及第2电压限制电路20、21切断，未能到达第1差动对5。这样，在差动信号的电压高于基准电压源15的电压时，差动放大器的变换率gm，用
gm＝gmn
表达。所以，在全输入端子电压范围内，增益相等。
接着，使用图26，进一步详细讲述其动作。第1及第2输入端子1、2的差动信号的电压，低于基准电压源15的电压时，被输入的差动信号通过p沟道MOS晶体管M5、M10，通过n沟道MOS晶体管M6、M7，作为差动放大器的电流输出由输出端子16、17输出。而n沟道MOS晶体管M14、M16被断开，差动信号不通过构成第2差动对4的n沟道MOS晶体管M1、M2。这时，差动放大器的变换率gm，用
gm＝gmn表达。
另一方面，在第1及第2输入端子1、2的差动信号的电压超过基准电压源15的电压时，被输入的差动信号通过n沟道MOS晶体管M14、M16，再通过构成第2差动对4的n沟道MOS晶体管M1、M2，作为差动放大器的电流输出，由输出端子16、17输出。而p沟道MOS晶体管M5、M10被断开，差动信号不通过构成第1差动对5的n沟道MOS晶体管M6、M7。这时，差动放大器的变换率gm，用
gm＝gmn
表达。所以，在全输入端子电压范围内，增益相等。
而且，由图26可知，2对电压限制电路20、21及25、26由p沟道MOS晶体管M10、M19、M5、M18及n沟道MOS晶体管M14、M20、M16、M21构成。但由于未采用电流反射镜电路的结构，所以能够进行高速切换动作，运算放大器能够高速地动作。
另外，因为差动信号在其电压未达到基准电压源15的电压时，经过第1及第2电平移动电路8、9，超过基准电压源15的电压时，则经过第3及第4电平移动电路18、19，所以在全输入动作电压范围内的增益损失及频率特性的变化是均等的。
此外，在图26的差动放大器中，作为动作条件，只要选择的基准电压源15的电压，能够使p沟道MOS晶体管M4、M9在饱和区域动作、而且在n沟道MOS晶体管M1、M2动作之际，n沟道MOS晶体管M3在饱和区域动作，而在n沟道MOS晶体管M6、M7动作之际，n沟道MOS晶体管M8在饱和区域动作即可。另外，由p沟道MOS晶体管M5、M10进行的电平移动电压量，只要选择p沟道MOS晶体管M5、M10及n沟道MOS晶体管M6、M7的栅极宽及栅极长的尺寸能够使n沟道MOS晶体管M8在饱和区域动作即可。进而，由n沟道MOS晶体管M14、M16进行的电平移动电压量，只要选择n沟道MOS晶体管M14、M16及n沟道MOS晶体管M1、M2的栅极宽及栅极长的尺寸能够使n沟道MOS晶体管M3在饱和区域动作即可。
图27示出取代本实施方式的这种用n沟道MOS晶体管构成差动对4、5的电路结构，而用p沟道MOS晶体管构成的方框图，图27示出其具体的电路结构。
综上所述，采用本发明后，可以实现在全输入动作电压范围中的增益相等、而且能够高速地动作的差动放大器及运算放大器，所以如果在差动放大器及运算放大器中应用效果甚佳。

Claims (9)

1、一种差动放大器，其特征在于，包括：
输入由第1信号及第2信号构成的差动信号的第1及第2输入端子；
移动输入所述第1及第2输入端子的第1及第2信号的电压的第1及第2电平移动电路；
将被所述第1及第2电平移动电路电平移动的差动信号变换成电流的第1差动对及第1电流源；
将输入所述第1及第2输入端子的差动信号变换成电流的第2差动对及第2电流源；
第3电流源及基准电压源；
比较所述第1或第2输入端子输入的第1或第2信号的电压与所述基准电压源的电压的比较器；
按照所述比较器的比较结果，将所述第3电流源的电流分配给所述第1电流源或第2电流源的开关电路；以及
将所述第1差动对的输出和所述第2差动对的输出汇合的第1及第2输出端子。
2、如权利要求1所述的差动放大器，其特征在于：具有移动输入所述第1及第2输入端子的第1及第2信号的电压的第3及第4电平移动电路，
所述所述第2差动对及第2电流源，取代由所述第1及第2输入端子输入的差动信号，将由所述第3及第4电平移动电路电平移位的差动信号变换成电流。
3、一种差动放大器，其特征在于，包括：输入由第1信号及第2信号构成的差动信号的第1及第2输入端子；
移动输入所述第1及第2输入端子的第1及第2信号的电压的第1及第2电平移动电路；
基准电压源；
将被所述第1及第2电平移动电路电平移动的差动信号，用基准电压源的电压进行电压限制的第1及第2电压限制电路；
将电压被所述第1及第2电压限制电路限制的差动信号变换成电流的第1差动对及第1电流源；
将输入所述第1及第2输入端子的差动信号变换成电流的第2差动对及第2电流源；
第3电流源；
比较输入所述第1或第2输入端子的第1或第2信号的电压与所述基准电压源的电压的比较器；
按照所述比较器的比较结果，将所述第3电流源的电流分配给所述第1电流源或第2电流源的开关电路；以及
将所述第1差动对的输出和所述第2差动对的输出汇合的第1及第2输出端子。
4、如权利要求3所述的差动放大器，其特征在于：具有移动输入所述第1及第2输入端子的第1及第2信号的电压的第3及第4电平移动电路，
所述所述第2差动对及第2电流源，取代由所述第1及第2输入端子输入的差动信号，将由所述第3及第4电平移动电路电平移位的差动信号变换成电流。
5、如权利要求3所述的差动放大器，其特征在于，具有：第4电流源；
比较输入所述第1或第2输入端子的第1或第2信号的电压与所述基准电压源的电压的第2比较器；以及
按照所述第2比较器的比较结果，将所述第4电流源的电流分配给所述第1电流源或第2电流源的第2开关电路。
6、如权利要求4所述的差动放大器，其特征在于，具有：第4电流源；
比较输入所述第1或第2输入端子的第1或第2信号的电压与所述基准电压源的电压的第2比较器；以及
按照所述第2比较器的比较结果，将所述第4电流源的电流分配给所述第1电流源或第2电流源的第2开关电路。
7、一种差动放大器，其特征在于，包括：输入由第1信号及第2信号构成的差动信号的第1及第2输入端子；
移动输入所述第1及第2输入端子的第1及第2信号的电压的第1及第2电平移动电路；
基准电压源；
将被所述第1及第2电平移动电路电平移动的差动信号，用所述基准电压源的电压进行电压限制的第1及第2电压限制电路；
将电压被所述第1及第2电压限制电路限制的差动信号变换成电流的第1差动对及第1电流源；
移动输入所述第1及第2输入端子的第1及第2信号的电压的第3及第4电平移动电路；
将被所述第3及第4电平移动电路电平移动的差动信号，用所述基准电压源的电压进行电压限制的第3及第4电压限制电路；
将电压被所述第3及第4电压限制电路限制的差动信号变换成电流的第2差动对及第2电流源；以及
将所述第1差动对的输出和所述第2差动对的输出汇合的第1及第2输出端子。
8、如权利要求1、2、3、4、5、6或7所述的差动放大器，其特征在于：
所述比较器及开关电路，包括：栅极接收输入所述第1或第2输入端子的第1或第2信号的第1晶体管；和
栅极与所述基准电压源连接的第2晶体管，
所述第1及第2晶体管，其各自的一端共同与所述第3电流源连接，另一端分别与所述第1及第2电流源连接。
9、一种运算放大器，其特征在于，具有：权利要求1、2、3、4、5、6或7所述的差动放大器；和
合成并放大所述差动放大器的电流输出的电流合成及放大电路。
CNB2003801005820A 2002-10-08 2003-10-08 差动放大器及运算放大器 Expired - Fee Related CN100553123C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002295098A JP3990966B2 (ja) 2002-10-08 2002-10-08 差動増幅器
JP295098/2002 2002-10-08

Publications (2)

Publication Number Publication Date
CN1692551A true CN1692551A (zh) 2005-11-02
CN100553123C CN100553123C (zh) 2009-10-21

Family

ID=32089203

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801005820A Expired - Fee Related CN100553123C (zh) 2002-10-08 2003-10-08 差动放大器及运算放大器

Country Status (4)

Country Link
US (3) US7116170B2 (zh)
JP (1) JP3990966B2 (zh)
CN (1) CN100553123C (zh)
WO (1) WO2004034576A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100529675C (zh) * 2007-12-11 2009-08-19 中国科学技术大学 双通道差分抗干扰电流放大电路
CN103081359A (zh) * 2010-09-15 2013-05-01 三美电机株式会社 差动电路

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4930508B2 (ja) * 2006-06-13 2012-05-16 株式会社ニコン 顕微鏡装置
US7792506B1 (en) * 2006-10-20 2010-09-07 Triquint Semiconductor, Inc. Power-control circuit with threshold limiting characteristics
US8232834B2 (en) * 2009-05-07 2012-07-31 Analog Devices, Inc. Boosting xDSL amplifier supply power on-demand
KR101062744B1 (ko) * 2009-05-15 2011-09-06 주식회사 하이닉스반도체 차동 증폭 장치
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9288082B1 (en) * 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US8791691B2 (en) * 2011-03-24 2014-07-29 Lsi Corporation Fully differential signal peak detection architecture
KR102241045B1 (ko) 2013-04-16 2021-04-19 칸도우 랩스 에스에이 고 대역폭 통신 인터페이스를 위한 방법 및 시스템
EP2997704B1 (en) 2013-06-25 2020-12-16 Kandou Labs S.A. Vector signaling with reduced receiver complexity
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
WO2015117102A1 (en) 2014-02-02 2015-08-06 Kandou Labs SA Method and apparatus for low power chip-to-chip communications with constrained isi ratio
EP3111607B1 (en) 2014-02-28 2020-04-08 Kandou Labs SA Clock-embedded vector signaling codes
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
KR102288337B1 (ko) 2014-07-10 2021-08-11 칸도우 랩스 에스에이 증가한 신호대잡음 특징을 갖는 벡터 시그널링 코드
US9444654B2 (en) 2014-07-21 2016-09-13 Kandou Labs, S.A. Multidrop data transfer
KR101949964B1 (ko) 2014-08-01 2019-02-20 칸도우 랩스 에스에이 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드
JP6503663B2 (ja) * 2014-09-10 2019-04-24 住友電気工業株式会社 差動増幅回路
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
WO2016210445A1 (en) 2015-06-26 2016-12-29 Kandou Labs, S.A. High speed communications system
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
EP3408935B1 (en) 2016-01-25 2023-09-27 Kandou Labs S.A. Voltage sampler driver with enhanced high-frequency gain
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
US10242749B2 (en) 2016-04-22 2019-03-26 Kandou Labs, S.A. Calibration apparatus and method for sampler with adjustable high frequency gain
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
CN109313622B (zh) 2016-04-28 2022-04-15 康杜实验室公司 用于密集路由线组的向量信令码
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
JP2018205223A (ja) * 2017-06-08 2018-12-27 三菱電機株式会社 ゲイン制御増幅装置
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US10931249B2 (en) 2018-06-12 2021-02-23 Kandou Labs, S.A. Amplifier with adjustable high-frequency gain using varactor diodes
EP3808044A1 (en) 2018-06-12 2021-04-21 Kandou Labs, S.A. Passive multi-input comparator for orthogonal codes on a multi-wire bus
KR102579595B1 (ko) 2018-09-10 2023-09-18 칸도우 랩스 에스에이 슬라이서의 동작 전류를 제어하기 위한 안정화된 고주파 피킹을 갖는 프로그래밍 가능한 연속 시간 선형 이퀄라이저
US10721106B1 (en) 2019-04-08 2020-07-21 Kandou Labs, S.A. Adaptive continuous time linear equalization and channel bandwidth control
US10608849B1 (en) 2019-04-08 2020-03-31 Kandou Labs, S.A. Variable gain amplifier and sampler offset calibration without clock recovery
US10574487B1 (en) 2019-04-08 2020-02-25 Kandou Labs, S.A. Sampler offset calibration during operation
US10680634B1 (en) 2019-04-08 2020-06-09 Kandou Labs, S.A. Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
US11303484B1 (en) 2021-04-02 2022-04-12 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US11374800B1 (en) 2021-04-14 2022-06-28 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using peak detector
US11456708B1 (en) 2021-04-30 2022-09-27 Kandou Labs SA Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918398A (en) * 1989-02-10 1990-04-17 North American Philips Corporation, Signetics Division Differential amplifier using voltage level shifting to achieve rail-to-rail input capability at very low power supply voltage
JPH0690125A (ja) * 1992-09-08 1994-03-29 Fujitsu Ten Ltd 差動入力回路
JP2845699B2 (ja) * 1992-11-30 1999-01-13 三菱電機株式会社 増幅回路
JP3325707B2 (ja) * 1994-07-04 2002-09-17 旭化成マイクロシステム株式会社 演算増幅器
JP3341945B2 (ja) 1994-07-04 2002-11-05 旭化成マイクロシステム株式会社 演算増幅器
GB9516025D0 (en) 1995-08-04 1995-10-04 Philips Electronics Uk Ltd Amplifier
JPH0974322A (ja) * 1995-09-04 1997-03-18 Fuji Photo Film Co Ltd 可変利得増幅器
JP3545142B2 (ja) * 1996-11-25 2004-07-21 三菱電機株式会社 差動増幅器
JPH11355066A (ja) * 1998-06-03 1999-12-24 Sony Corp 誤差増幅回路
GB2381971B (en) * 2001-11-08 2006-01-11 Micron Technology Inc Rail-to-rail CMOS comparator
JP3737058B2 (ja) * 2002-03-12 2006-01-18 沖電気工業株式会社 アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100529675C (zh) * 2007-12-11 2009-08-19 中国科学技术大学 双通道差分抗干扰电流放大电路
CN103081359A (zh) * 2010-09-15 2013-05-01 三美电机株式会社 差动电路
CN103081359B (zh) * 2010-09-15 2015-09-09 三美电机株式会社 差动电路

Also Published As

Publication number Publication date
US20050151587A1 (en) 2005-07-14
CN100553123C (zh) 2009-10-21
JP2004134871A (ja) 2004-04-30
WO2004034576A1 (ja) 2004-04-22
US20070182487A1 (en) 2007-08-09
US20070001761A1 (en) 2007-01-04
US7271652B2 (en) 2007-09-18
US7116170B2 (en) 2006-10-03
US7215195B2 (en) 2007-05-08
JP3990966B2 (ja) 2007-10-17

Similar Documents

Publication Publication Date Title
CN1692551A (zh) 差动放大器及运算放大器
CN1112768C (zh) 输出电路
CN1309166C (zh) 高频开关装置和半导体装置
CN1306700C (zh) 脉冲整形电路、脉冲发生电路、光电脉冲转换电路
CN1090839C (zh) 放大器电路和多级放大器电路
CN1607724A (zh) Ab类干线－至－干线运算放大器
CN1187890C (zh) 半导体放大器电路与系统
CN1260881C (zh) 差动电路和放大电路以及使用该放大电路的显示装置
CN1777026A (zh) 具有对称电路布局的电压比较器电路
CN1910910A (zh) 固体摄像器件及使用它的摄像机
CN1905192A (zh) 半导体集成电路装置
CN1731675A (zh) 差动放大器和使用其的显示装置的数据驱动器
CN1960171A (zh) 丁类放大器和使用它的红外线数据接收装置
CN1433143A (zh) 电路
CN1681205A (zh) Agc电路
CN100350738C (zh) 控制静态电流的ab类放大器
CN1642001A (zh) D类放大器
CN1591892A (zh) 防止阴影细节损失的成像装置
CN1229911C (zh) 可变增益型差动放大电路以及乘法电路
CN1929568A (zh) 具有低失真性能和低功耗的调谐器电路和数字广播接收器
CN1203617C (zh) 高频信号接收装置
CN1234207C (zh) 电平转换电路
CN101039124A (zh) 接收机
CN1494213A (zh) 斩波型比较器
CN1848680A (zh) 比较电路以及红外线遥控接收机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KELAIBO INNOVATION CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141121

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Osaka

Patentee after: Matsushita Electric Industrial Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20141121

Address after: California, USA

Patentee after: Craib Innovations Ltd.

Address before: Osaka

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20161008

CF01 Termination of patent right due to non-payment of annual fee