CN1698213A - 半导体发光元件及其制法,集成半导体发光元件及其制法,图像显示装置及其制法,照明装置及其制法 - Google Patents

半导体发光元件及其制法,集成半导体发光元件及其制法,图像显示装置及其制法,照明装置及其制法 Download PDF

Info

Publication number
CN1698213A
CN1698213A CNA2004800003589A CN200480000358A CN1698213A CN 1698213 A CN1698213 A CN 1698213A CN A2004800003589 A CNA2004800003589 A CN A2004800003589A CN 200480000358 A CN200480000358 A CN 200480000358A CN 1698213 A CN1698213 A CN 1698213A
Authority
CN
China
Prior art keywords
semiconductor layer
conductivity type
growth
crystal face
inclination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800003589A
Other languages
English (en)
Other versions
CN100442550C (zh
Inventor
奥山浩之
土居正人
琵琶刚志
铃木淳
大畑丰治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1698213A publication Critical patent/CN1698213A/zh
Application granted granted Critical
Publication of CN100442550C publication Critical patent/CN100442550C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/24—Treatment of water, waste water, or sewage by flotation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D21/00—Separation of suspended solid particles from liquids by sedimentation
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/40—Devices for separating or removing fatty or oily substances or similar floating material
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/52—Treatment of water, waste water, or sewage by flocculation or precipitation of suspended impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2201/00—Apparatus for treatment of water, waste water or sewage
    • C02F2201/002—Construction details of the apparatus
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2201/00—Apparatus for treatment of water, waste water or sewage
    • C02F2201/46—Apparatus for electrochemical processes
    • C02F2201/461—Electrolysis apparatus
    • C02F2201/46105—Details relating to the electrolytic devices
    • C02F2201/46115—Electrolytic cell with membranes or diaphragms
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2209/00—Controlling or monitoring parameters in water treatment
    • C02F2209/02—Temperature
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2209/00—Controlling or monitoring parameters in water treatment
    • C02F2209/40—Liquid flow rate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Abstract

在蓝宝石衬底上生长n型GaN层，并且在其上形成例如SiN膜作为生长掩模。在生长掩模的开口部分下的n型GaN层上选择性生长六棱椎尖顶形的n型GaN层，此尖顶形n型GaN层由多个晶面组成，它们以不同的倾角相对于蓝宝石衬底的主面倾斜，从而整体来看形成一个凸起。在此n型GaN层上顺序形成一个有源层和p型GaN层，由此形成一个发光元件结构。然后，形成p侧电极和n侧电极。

Description

半导体发光元件及其制法，集成半导体发光元件及其制法， 图像显示装置及其制法，照明装置及其制法
技术领域
本发明涉及一种半导体发光元件及其制法，集成半导体发光元件及其制法，图像显示装置及其制法，照明装置及其制法，其特别适于应用于使用氮化物III-V族化合物半导体的发光二极管。
背景技术
申请人已经提出了一种作为半导体发光元件的发光二极管。这种半导体发光元件通过以下步骤制成，包括：在蓝宝石衬底上生长n型GaN层；接着在其上形成具有预定开口的生长掩模；选择性地生长具有由衬底主面倾斜的倾斜晶面，即具有S取向平面的六棱锥形式的n型GaN层；以及在倾斜晶面上生长有源层、p型GaN层和其它层(见，例如，国际公开小册子No.02/07231(47至50页和图3至9))。这种发光二极管可以防止将来自衬底一侧的穿透错位(penetrating dislocation)传播至构成元件结构的各层，并可以改善这些层的晶体性质，可以获得高发光效率。
图1A和1B示出了上述文献中公开的典型半导体发光元件。此半导体发光元件通过以下方法制造。首先在具有C+取向主面的蓝宝石衬底101上生长n型GaN层102。其后，在n型GaN层102的整个表面上形成SiO2膜，并且通过光刻和蚀刻将其构图从而在用于形成元件的位置形成具有预定几何形状开口的生长掩模104。开口103的几何形状为圆形或一边平行于<11-20>方向的六边形。开口103的尺寸约为10μm。在下面的步骤中，在生长掩模104存在的情况下，在通过开口103暴露的部分n型GaN层102上选择性生长n型GaN层105。选择性生长的结果是六棱椎形式的n型GaN层105。六棱椎n型GaN层105的六个面为由蓝宝石衬底101的主面倾斜的S取向平面。其后，在n型GaN层105上顺序生长，例如包括InGaN化合物的有源层102，以及p型GaN层107。通过这些步骤，此处获得了结构中包括六棱椎n型GaN层105、有源层106和p型GaN层107的双异性结构发光二极管，最后两层被顺序生长在六棱椎n型GaN层105的倾斜晶面上。在接下来的未在此处详细说明的步骤中，在p型GaN层107上形成p侧电极，并在n型GaN层上形成n侧电极。
现有半导体发光元件，其具有由通过选择性生长具有S取向倾斜晶面的六棱椎n型GaN层105和接着在S取向面上生长有源层106及p型GaN层107构成的发光元件结构，其发光效率不能满足需要，并且每个元件不可避免地占据较大的面积。
发明内容
因此，本发明的目的在于提供一种发光效率足够高且每个元件占据的面积小的半导体发光元件及制造该半导体发光元件的方法。
本发明的另一目的在于提供一种发光效率足够高且每个元件占据的面积小的集成半导体发光元件及其制造方法；一种图像显示装置及其制造方法；一种照明装置及其制造方法。
为实现该些目的，本发明的第一方面为一种半导体发光元件，包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶体面，其由以不同倾角从主面倾斜的多个晶体面组成以在整体上表现为凸面；
至少在晶体部分的倾斜晶面上被顺序层叠的至少一个有源层和一个第二导电型的半导体层；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
第一导电型的半导体层、有源层和第二导电型的半导体层的材料基本没有限制。然而，通常使用具有纤锌矿(wurtzite)晶体结构的材料。具有纤锌矿晶体结构的半导体的示例为III-V族化合物半导体。另外，诸如BeMgZnCdS化合物半导体和BeNgZnCdO化合物半导体的II-VI族化合物半导体也可作为此类示例。最普遍地，氮化物III-V族化合物半导体包括AlxByGa1-x-y-zInzAsuN1-u-vPv(其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤u≤1，0≤v≤1，0≤x+y+1＜1且0≤u+v＜1)。更具体的示例包括AlxByGa1-x-y-zInzN(其中，0≤x≤1，0≤y≤1，0≤z≤1且0≤x+y+1＜1)。典型示例包括AlxGa1-x-y-zInzN(其中，0≤x≤1，且0≤z≤1)。氮化物III-V族化合物半导体的具体示例包括GaN、InN、AlN、AlGaN、InGaN、AlGaInN等。
在第一导电型的半导体层具有纤锌矿晶体结构的情况下，构成半导体层的凸出晶体部分的倾斜晶面的多个晶面一般地为S取向面(包括基本可以视作S取向面的面)。构成倾斜晶面的晶面的倾角由晶体部分的底部朝向其顶点逐渐变小。此晶体部分通常具有尖顶形构造，且大多数通常为六边。在此情况下，晶体部分最上部晶面的倾角，即包括晶体部分顶点在内的最上部分晶面优选在3μm至20μm的范围内，或通常在10μm至15μm的范围内。
本发明的第二方面为一种制造半导体发光元件的方法，该元件具有：第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
在本发明的第二方面中，第一导电型的第一半导体层和第一导电型的第二半导体层对应于第一导电型的半导体层。
基本上，可以用任何材料用作衬底，只要在其上生长第一导电型的第一半导体层、第一导电型的第二半导体层、有源层、第二导电型的半导体层等时能够确保良好的结晶特性。更具体地，此处可使用蓝宝石(Al2O3)(包括C取向面、A取向面和R取向面)、SiC(包括6H、4H和3C)、氮化物III-V族化合物半导体(诸如GaN、InAlGaN、AlN等)、Si、ZnS、ZnO、LiMgO、GaAs、MgAl2O4等制成的衬底。优选地，使用该些材料中之一的六角晶体结构或立方晶体结构，但六角晶体结构更加优选。在第一导电型的第一半导体层、第一导电型的第二半导体层、有源层、第二导电型的半导体层为氮化物III-V族化合物半导体时，可使用其主面为C取向面的蓝宝石衬底。此处，“C取向面”包括任何由其微微倾斜约5至6°并且可基本被视为C取向面的晶面。
对于第一导电型的第一半导体层、第一导电型的第二半导体层、有源层、第二导电型的半导体层的生长，例如可使用金属有机化学汽相沉积(MOCVD)、氢化物汽相外延或卤化物汽相外延(HVPE)。为确保凸出晶体部分的倾斜晶面形成由多个倾角不同的晶面构成的良好凸面，用于第一导电型的第二半导体层的选择性生长的生长温度优选控制在920℃至960℃的范围内，更加优选地控制在920℃至950℃的范围内，或者更有选为940℃左右。选择性生长的生长速度控制为优选等于或高于6μm/h，或者更加优选地在6μm/h至18μm/h的范围内。对于有源层和第二导电型的半导体层的生长，生长温度通常控制为比第一导电型的第二半导体层的生长温度降低例如20至40℃或更多。
基本上，生长掩模可以由任何能够使生长掩模上的成核充分少于第一半导体层上的成核(换言之，生长掩模上的生长得到抑制)且由此确保选择性生长的材料制成。然而，通常使用氮氧化硅(SiON)膜、氮化硅(SiN(特别是Si3N4))膜或它们的叠层作为生长掩模。此外，生长掩模可以是氧化铝(Al2O3)膜、钨(W)膜和组合任何这些膜及上述膜的叠层膜。为确保第二半导体层成为良好的尖顶形或锥形构造，特别是六边，生长掩模优选为至少其顶面由氮化硅制成的掩模，诸如氮化硅膜制成的掩模，或在氧化硅膜上叠置氮化硅膜制成的掩模。
生长掩模的开口可以具有任何几何形状。然而，通常为六边形或圆形。在生长掩模的开口为六边形的情况下，至少六边形的一边优选垂直于<1-100>方向或<11-20>方向，从而防止利用生长掩模生长的半导体层偏离所述六边形。
生长掩模中开口的尺寸(沿平行于衬底主面的方向测量最大值)优选较小，从而降低元件占据的面积。然而，若该尺寸过小，易于在第二半导体层的选择性生长期间产生诸如错位、沉积缺陷等的晶体缺陷。因此，生长掩模中开口的尺寸大致在半导体发光元件尺寸的1/4至1倍的范围内。例如，其在2μm至13μm的范围内。若略小一点的尺寸是优选的，开口的尺寸通常在2μm至5μm的范围内，或更加优选地在2.5μm至3.5μm的范围内。若略大一点的尺寸是优选的，开口的尺寸通常在7μm至13μm的范围内，或更加优选地在9μm至11μm的范围内。
通常，第二半导体层选择性生长从而水平扩展得比生长掩模的开口更宽。然而，这不是必要的条件，第二半导体层可以生长在开口的限制之内。
通常，第二半导体层为选择性生长，从而形成尖顶形构造。然而，在选择性生长第二半导体层从而在其顶部形成基本平行于衬底的晶面后，可以在顶部上生长未掺杂的半导体层。由此，在第二电极形成在第二导电型的半导体层上而第一电极形成在包括第一半导体层和第二半导体层的第一导电型的半导体层上且在第一电极与第二电极之间施加电流时，生长而形成尖顶形晶体部分的顶点部分的未掺杂的半导体层起到了电流阻挡部分的作用，从而防止电流流过其中。由于晶体部分的顶点部分的晶体质量通常劣于其它部分，这种结构确保了电流绕过晶体部分的顶点部分，确保了电流仅流经具有良好晶体质量的其它部分，并有助于提高发光效率。
生长掩模在完成选择性生长后通常还保留下来。然而，可以在选择性生长后将其去除。在此情况下，在穿过生长掩模中的开口中的第一半导体层上选择性生长第一导电型的第二半导体层的步骤与顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤之间插入去除生长掩模的步骤。
除上述情况以外，结合本发明第一方面说明的情况也适用于本发明第二方面，由于其性质一致。
本发明的第三方面为一种集成半导体发光装置，其包括多个集成的半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
为确保凸出晶体部分的每个倾斜晶面表现为由多个倾角不同的晶面构成的良好凸面，通常，生长掩模每个开口的尺寸优选在每个半导体发光元件的1/4至1倍的范围内。更具体而言，其在2μm至13μm的范围内。若期望略小一点的尺寸，其通常在2μm至5μm的范围内，或更加优选地在2.5μm至3.5μm的范围内。若期望略大一点的尺寸，其通常在7μm至13μm的范围内，或更加优选地在9μm至11μm的范围内。生长掩模开口之间的距离通常为每个半导体发光元件尺寸的两倍或更大。更加具体而言，其为10μm或更大，优选13μm或更大，或通常在13μm至30μm的范围内。
该集成半导体发光装置可用于任何用途。其典型应用例如为图像显示装置和照明装置。该集成半导体发光装置可构造为包括一体形成在公共衬底上的多个半导体发光元件的装置和包括首先一体地形成在公共衬底上、随后分为分立元件并再安装在另一衬底上的多个半导体发光元件的装置。
本发明的第四方面为一种制造集成半导体发光装置的方法，该装置集成多个集成的发光元件，每个元件包括第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
本发明的第五方面为一种图像显示装置，包括多个半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
本发明的第六方面为一种制造图像显示装置的方法，该装置集成多个集成的发光元件，每个元件包括第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
本发明的第七方面为一种照明装置，其具有单个半导体发光元件或多个集成的半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
本发明的第八方面为一种制造照明装置的方法，该装置具有单个半导体发光元件或多个集成的半导体发光元件，每个元件包括：第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
在本发明的第三至第八方面中，结合本发明的第一和第二方面说明的情况也适用，由于其性质一致。
本发明的第九方面为一种半导体发光元件，包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
本发明的第十方面为一种制造半导体发光元件的方法，该元件具有：第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
本发明的第十一方面为一种集成半导体发光装置，其包括多个集成的半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
本发明的第十二方面为一种制造集成半导体发光装置的方法，该装置包括多个集成的发光元件，每个元件具有：第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
本发明的第十三方面为一种图像显示装置，包括多个半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
本发明的第十四方面为一种制造图像显示装置的方法，该装置包括多个集成的发光元件，每个元件具有：第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
本发明的第十五方面为一种照明装置，其具有单个半导体发光元件或多个集成的半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
本发明的第十六方面为一种制造照明装置的方法，该装置具有单个半导体发光元件或多个集成的半导体发光元件，每个元件具有：第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
在本发明的第九至第十六方面中，整体来看形成基本成凸面的每个倾斜晶面可局部包括平坦面。
在本发明的第九至第十六方面中，结合本发明的第一和第二方面说明的情况也适用，由于其性质一致。
根据具有上述概括构造的本发明，在预定部分具有开口的生长掩模存在的情况下选择性生长第一导电型的半导体层。由此，可以形成凸出晶体部分，该凸出晶体部分具有由倾角不同从而整体来看表现为良好凸面的多个晶面构成的倾斜晶面，或具有整体来看表现为基本成凸面的倾斜晶面。随后，通过顺序生长至少一个有源层和一个第二导电型的半导体层，从而覆盖该晶面，可以形成发光元件结构。在此情况下，第二导电型的半导体层也具有由倾角不同从而整体来看表现为良好凸面的多个晶面构成的倾斜晶面，或具有整体来看表现为基本成凸面的倾斜晶面。因此，在元件的工作中，由有源层产生的光可以有效地通过在第二导电型的半导体层的成凸面或基本成凸面的倾斜晶面反射而取出。另外，与其中晶体部分具有S取向倾斜晶面的结构相比，本发明可以减小晶体部分的尺寸，并由此可以减小通过在晶体部分上顺序生长有源层和第二导电型的半导体层而制成的发光元件的尺寸。另外，由于光引出方向可以更接近垂直于主面的方向，即使当黑色掩模等设置在光发射部分以外的部分时，光更少受到阻挡。
附图说明
图1A和1B为传统GaN基发光二极管的平面图和截面图；
图2A和2B为用于说明根据本发明第一实施例的GaN基发光二极管的制造方法的平面图和截面图；
图3A和3B为用于说明根据本发明第一实施例的GaN基发光二极管的制造方法的平面图和截面图；
图4A和4B为用于说明根据本发明第一实施例的GaN基发光二极管的制造方法的平面图和截面图；
图5A和5B为用于说明根据本发明第一实施例的GaN基发光二极管的制造方法的平面图和截面图；
图6为示出根据本发明第一实施例的GaN基发光二极管的制造方法中形成在掩模中的开口阵列的平面图；
图7为在根据本发明第一实施例的GaN基发光二极管的制造方法中，就在刚刚形成发光元件结构后，GaN处理衬底的表面构造的扫描电子显微镜照片；
图8为在用于与本发明第一实施例进行比较的GaN基化合物发光二极管的制造方法中，就在刚刚形成发光元件结构后，GaN处理衬底的表面构造的扫描电子显微镜照片；
图9为在根据本发明第一实施例的GaN基发光二极管的制造方法中，就在刚刚形成发光元件结构后，GaN处理衬底的表面构造的扫描电子显微镜照片；
图10为在根据本发明第一实施例的GaN基发光二极管的制造方法中，就在刚刚形成发光元件结构后，GaN处理衬底的表面构造的扫描电子显微镜照片；
图11为示出在根据本发明第一实施例的GaN基发光二极管的制造方法中，在生长形成发光元件结构的GaN基半导体层的工艺中引入的晶体缺陷的分布的截面图；
图12为示出来自通过本发明第一实施例制造的GaN基发光二极管的发射方面的截面图；
图13为示出根据本发明第二实施例的GaN基发光二极管的截面图；
图14为由其n侧电极一侧获得的根据本发明第二实施例的GaN基发光二极管的透视图；
图15为示出根据本发明第三实施例的图像显示装置的透视图；
图16A和16B为示出根据本发明第五实施例的GaN基发光二极管的平面图和截面图；
图17A和17B为示出根据本发明第六实施例的GaN基发光二极管的平面图和截面图；
图18A和18B为示出根据本发明第七实施例的GaN基发光二极管的平面图和截面图；
图19A和19B为示出根据本发明第八实施例的GaN基发光二极管的平面图和截面图；
图20A和20B为示出根据本发明第九实施例的GaN基发光二极管的平面图和截面图；以及
图21A和21B为示出根据本发明第十实施例的GaN基发光二极管的平面图和截面图。
具体实施方式
下面将参照附图说明本发明的实施例。在示出本发明实施例的所有附图中，共同或等效的部件由共同的附图标记表示。
图2A和2B至图5A和5B示出了根据本发明第一实施例的GaN基发光二极管的制造方法，其中由后缀A标记的图为平面图，而由后缀B标记的图为截面图。
在第一实施例中，首先参照图2A和2B，制备例如具有C+取向主面的蓝宝石衬底11。通过例如热清理清洁蓝宝石衬底11的表面后，通过例如金属有机化学汽相沉积(MOCVD)在蓝宝石衬底11上生长以诸如Si的n型掺杂杂质的n型GaN层12。n型GaN层12的晶体缺陷和穿透错位尽可能的小，且在大多数情况下2μm左右的厚度就足够了。可采用各种技术形成减少了缺陷的n型GaN层12。典型技术首先在蓝宝石衬底11上在500℃左右的低温下生长GaN缓冲层或AlN缓冲层(未示出)，所后升高温度至近似1000℃从而将其结晶化，并在其上生长n型GaN层12。此技术可以调整为在生长GaN缓冲层或AlN缓冲层并在其后生长n型GaN层12后生长未掺杂的GaN层。
在接下来的步骤中，例如约200nm的SiO2膜和约10nm厚的SiN膜(特别是Si3N4)通过CVD、真空蒸法、溅镀等、或优选通过等离子体CVD顺序形成在n型GaN层12的整个表面上。其后，通过光刻在其上形成预定几何形状的抗蚀图形(未示出)。随后，在此抗蚀图案作为掩模存在的情况下，通过使用例如氟酸基蚀刻剂的湿法蚀刻或通过使用诸如CF4、CFH3等的含氟蚀刻气体的RIE蚀刻，对所述SiN膜和SiO2膜进行刻蚀并为在用于形成元件的位置具有开口13的生长掩模14进行构图。每个开口具有一边垂直于<1-100>或<11-20>取向的六边形形状。开口的尺寸D确定为满足要求。通常，其为2至13μm。在此实施例中，例如，其为3μm。图2A和2B仅示出一个开口。然而，实际上，形成多个开口的阵列。图6示出了开口13的典型布置。在图6中，P表示开口的间距。在大多数情况下，间距P为10μm或更大。在此实施例中，例如，其可以为14μm。
在接下来的步骤中，如图3A和3B所示，在穿过生长掩模14中的开口13露出的n型GaN层12上选择性生长以诸如Si的n型掺杂杂质的n型GaN层15。此工艺中的生长温度可以是940℃。生长速度设置得非常高，例如，在平面生长还原反应中高达11.0至11.3μm/h。在此选择性生长工艺中，可以通过降低生长温度低于940℃从而使与n型GaN层12交界附近的生长更慢而降低生长速度。然而，对于除去与n型GaN层12交界附近以外的绝大部分的生长，生长温度设置为940℃，且在平面生长还原反应中的生长速度升高至11.0至11.3μm/h的高速。此选择性生长的结果是获得了六边尖顶形n型GaN层15。尖顶形n型GaN层15中六个面的每一个包括多个(通常为许多或无数)由蓝宝石衬底11的主面倾斜的晶面，其彼此倾角不同。然而，此处假定六个平面的每一个包括四个晶面F1、F2、F3和F4，并且其整体形成了凸出的倾斜晶面。在此情况下，晶面F1、F2、F3和F4的倾角由n型GaN层15底朝向其顶点变得更小。包括顶点在内的最上部分的晶面F4的倾角例如为62°至63°，而包括底部在内的最下部分的晶面F1的倾角例如为74°至82°。组成一般凸出倾斜晶面的所有晶面可以视作S取向平面或基本为S取向平面。因此，n型GaN层15为彼此结晶取向略微不同的多个单个晶体的组合。n型GaN层15的尺寸可以根据需要确定。在此情况下，然而，其大于开口13的尺寸。更具体而言，其近似于开口13尺寸的三倍。
如上所述地生长n型GaN层15以后，如图4A和4B所示，例如InGaN的有源层16和以诸如Mg的p型掺杂杂质的p型GaN层17顺序生长在蓝宝石衬底上。结果，六边尖顶形n型GaN层15以及生长在n型GaN层15倾斜晶面上的有源层16和p型GaN层17形成了具有双异性结构的发光二极管结构。其后，p型GaN层17中的Mg通过在控制于850℃左右温度的氮气环境中退火而活化。有源层和p型GaN层17的厚度根据需要确定。然而，有源层16的厚度优选为例如3nm(生长后有源层16的厚度由顶到底部通常具有较小的尺寸分布)。部p型GaN层17的厚度在不对发射性能产生负面影响的范围内优选尽可能地薄。例如，其可以是0.2μm。若其为0.05μm，可以将工作电压降低至3V或更低。这些GaN基半导体层的生长温度控制在650至800℃的范围内，更加具体而言，例如对于有源层16为740℃。对于p型GaN层17，在不对有源层16的性能产生负面影响的范围内，生长温度设置成相当高的温度，即在880至940℃，更加具体而言，例如为900℃。有源层16可以包括或者是例如InGaN的单层或者是例如In组分不同的两个交替叠置的InGaN层的多量子阱结构。In组分根据期望的发射波长来确定。在p型GaN层17中，其最上层的Mg浓度优选增大，从而确保与将在后面介绍的p侧电极的良好的欧姆接触。或者，例如以Mg作为p型掺杂杂质并易于形成欧姆接触的p型InGaN层可以生长在p型GaN层17上，且p侧电极可以形成于其上。
发光结构的尺寸W约为例如10μm(见图4B)。
关于用于生长上述GaN基半导体层的源材料，此处使用例如三甲基钙((CH3)3Ga，TMG)作为Ga源材料、三甲基铝((CH3)3Al，TMA)作为Al源材料、三甲基铟((CH3)3In，TMI)作为In源材料，而NH3作为N源材料。对于掺杂剂，此处使用硅烷(SiH4)作为n型掺杂剂，而二(甲基-茂基)镁((CH3C5H4)2Mg)或二(茂基)镁((C5H5)2Mg)作为p型掺杂剂。
对于GaN基半导体层生长期间的载体气体气氛，将N2和H2的混合气体用于n型GaN层12和n型GaN层15。对于有源层16的生长，使用N2作为载体气体气氛。对于p型GaN层17的生长，使用N2和H2的混合气体。在此情况下，由于N2气用作有源层16生长期间的载体气体气氛且载体气体气氛不含H2，可以防止In的消除和由此导致的有源层16劣化。然而，由于使用N2和H2的混合气体气氛作为用于p型GaN层17生长的载体气体气氛，p型层能够以良好的结晶质量生长。
其后，其上生长有GaN基半导体层的蓝宝石衬底11由MOCVD设备中移除。
在接下来的步骤中，例如，通过真空蒸发在整个衬底表面上顺序沉积Ni膜、Ag膜(或Pt膜)和Au膜。其后，通过光刻在其上形成预定几何形状的抗蚀图形。在抗蚀图形作为掩模存在的情况下，蚀刻Ni膜、Ag膜和Au膜。结果，在包括生长在六边尖顶形n型GaN层15有源层上的16和p型GaN层17的顶端在内的区域中形成了Ni/Ag(或Pt)/Au构成的p侧电极18。确定p侧电极18的尺寸，从而最小化n型GaN层15和其它层中缺陷区域中的驱动电流。更加具体而言，其可以为近似4μm。
在接下来的步骤中，通过蚀刻选择性地去除生长掩模14，从而暴露n型GaN层12。其后，通过真空蒸发在整个衬底表面上顺序沉积Ti膜、Pt膜和Au膜，并在其上通过光刻形成预定几何形状的抗蚀图形。其后，在抗蚀图形作为掩模存在的情况下，蚀刻Ti膜、Pt膜和Au膜。结果，Ti/Pt/Au结构的n侧电极19形成为与n型GaN层12相接触。
其后，利用切块机或准分子激光器通过蚀刻或剥落将其上具有发光二极管结构阵列的衬底分为芯片，从而获得期望的GaN基发光二极管。在将具有发光二极管结构阵列的衬底分为芯片前，可以对该结构进行使其表面近似水平的额外处理。
由此获得的GaN基发光二极管通过在p侧电极18与n侧电极19之间施加电流来驱动从而测试。结果，通过蓝宝石衬底11的发射依据有源层中In的组分确定在380至620nm范围内的发射波长，例如，450nm的发射波长。发射效率高，且在例如200μA的驱动电流下，发射输出为40μW。
此处说明了构成六边尖顶形n型GaN层15的每个凸出倾斜晶面的多个晶面中的晶面F1的倾角与发射效率之间的关系。如上所述，F1的倾角为例如74°至82°。随着倾角增大，发光效率倾向于变得更好。例如，在倾角为74°的情况下，当在平面生长还原反应中n型GaN层1 5的生长厚度为2μm时，在开口13的尺寸D为D＝10μm且间距P为P＝29μm的情况下，发光效率为100mW/A。在倾角为76°的情况下，当在平面生长还原反应中n型GaN层15的生长厚度为2μm时，在开口13的尺寸D为D＝3μm且间距P为P＝17μm的情况下，发光效率为200mW/A。在82°的情况下，当在平面生长还原反应中n型GaN层15的生长厚度为4μm时，在开口13的尺寸D为D＝3μm且间距P为P＝17μm的情况下，发光效率为210mW/A。
接下来，说明图6所示的生长掩模14中开口13的尺寸D和间距P与发光效率的关系。在3至10μm的范围内改变D并在11至28μm的范围内改变P的同时制备组合(D，P)(μm)的多种样品，并且在各个样品上选择性生长n型GaN层15。结果，存在间距P越大、尖顶形n型GaN层15的倾斜晶面就越好且发光效率就越高的趋势。对于尺寸D，存在尺寸D越小、发光效率就越高的趋势。另外，观察到无论如何取出光，表现出大量的光中由元件整体发射，不仅从元件的中心部分，还从侧面进行发射。
图7示出了由扫描电子显微镜(SEM)摄取的六边尖顶形n型GaN层15的照片。生长掩模14中开口13的尺寸D为3μm，且间距P为10μm。为比较，图8示出了具有S取向倾斜晶面的传统六棱椎n型GaN层的SEM照片。生长掩模14中开口13的尺寸D为10μm，且间距P为29μm。
另外，图9示出了n型GaN层15的SEM照片，其中生长掩模14中开口13的尺寸D为3μm，且间距P近似为17μm。图10示出了n型GaN层15的SEM照片，其中生长掩模14中开口13的尺寸D为3μm，且间距P近似为28μm(注意，比例为图9的1/2)。由图9和10可见，间距P近似28μm的情况与间距P近似17μm的情况相比，六边尖顶形n型GaN层15在生长掩模14附近具有更高的倾角。
根据第一实施例，可以获得以下多种优点。
如图11所示，在生长n型GaN层15的同时，其中出现了错位20和沉积缺陷21。其中的某些延伸越过有源层16，但其至少在接近n型GaN层15顶点的部分消失。考虑这一点，第一实施例将p侧电极的尺寸确定为使得施加在p侧电极18与n侧电极19之间的驱动电流不会流经n型GaN层15及其它层中的缺陷区域。由此，第一实施例可以使GaN基发光二极管的发光效率明显增强且可靠性出色。
另外，第一实施例生长了六边尖顶形n型GaN层15，每个包括多个以彼此不同的倾角由蓝宝石衬底11的主面倾斜的晶面(F1、F2、F3和F4)，从而整体来看表现为突出的晶面，并且还在该晶面上生长了有源层16和p型GaN层17。由此，p型GaN层17也具有与n型GaN层15类似的倾斜晶面。由此，当在p侧电极18与n侧电极19之间施加驱动电流时，在由有源层16射出的光中朝向p型GaN层17的部分光在p型GaN层17的外表面反射，并朝向蓝宝石衬底11行进。另一方面，在由有源层16射出的光中朝向n型GaN层17的部分光直接朝向蓝宝石衬底11行进。结果，第一实施例可以有效地通过蓝宝石衬底11由有源层16引出光，并可增强发光效率(见图12)。
另外，在根据第一实施里的GaN基发光二极管中，与图1A和1B所示的传统GaN基发光二极管相比，由每个元件占据的面积可以形成得非常小。例如，传统GaN基发光二极管六棱椎发光元件结构的尺寸为近似20μm，而根据第一实施例的GaN基发光二极管六边尖顶形发光元件结构的尺寸则小得多，即近似10μm。
另外，由于第一实施例使用包括反射率高的Au的Ni/Ag/Au结构作为p侧电极18，第一实施例可增强六边尖预形p型GaN层17形成了p侧电极18的上部的反射率。由此，第一实施例还可以进一步增强光引出效率，并且还可以进一步增强发光效率。
另外，根据第一实施例，光引出方向可以更接近垂直于衬底表面的方向。即，来自平面上发光元件的发射分布通常称作朗伯(Lambertian)面，或者也称作全漫射面。在此情况下，来自各个方向的发射是各向异性的。然而，若设置黑色掩模等，光也会朝向黑色掩模行进。由此，为向前引出光，需要透镜。然而，第一实施例可以仅通过控制生长来控制光引出方向。
下面，将介绍根据本发明第二实施例的GaN基发光二极管。
在第二实施例中，在通过与第一实施例相同的步骤生长达到p型GaN层17后，在p型GaN层17上形成p侧电极。其后，n型GaN层12和其他更上的层通过由蓝宝石衬底11的底部利用准分子激光器照射激光束而由蓝宝石衬底上剥落。其后，通过例如蚀刻使剥落的n型GaN层12的底面光滑，并且在n型GaN层12的光滑底面上形成n侧电极19，如图13所示。例如，n侧电极19可以是ITO制成的透明电极。在此情况下，n侧电极可以形成为覆盖在n型GaN层12底面包括六边尖顶形结构下区域在内的宽泛区域上。在n侧电极19为Ti/Pt/Au结构的金属叠层膜的情况下，在n侧电极19中设置与六边尖顶形n型GaN层15对准的开口19a，如图14a所示，从而允许光通过n型GaN层12离开。
第二实施例确保了与第一实施例相同的优点。
下面将介绍根据本发明第三实施例的图像显示装置。图15示出了该图像显示装置。
如图15所示，该图像显示装置包括在蓝宝石衬底11平面内沿正交的x和y方向规则排列的GaN基发光二极管从而形成GaN基发光二极管的二维阵列。每个GaN基发光二极管的结构可以例如与第一实施例的相同。
沿y方向，用于发射红光(R)的GaN基发光二极管、用于发射绿光(G)的GaN基发光二极管和用于发射蓝光(B)的GaN基发光二极管以靠拢的关系排列，并且三个不同颜色的GaN基发光二极管构成一个像素。用于红光的GaN基发光二极管的单个p侧电极18沿x方向通过引线22彼此连接。类似的，用于绿光的GaN基发光二极管的单个p侧电极18沿x方向通过引线23彼此连接，而用于蓝光的GaN基发光二极管的单个p侧电极18沿x方向通过引线24彼此连接。另一方面，n侧电极19沿y方向延伸并且每个用作一系列沿y方向排列的GaN基发光二极管的公共电极的功能。
具有上述构造的简单矩阵图像显示装置可以依据待显示图像的信号通过选择引线22至24和n侧电极19来显示图像，由此，向选定像素的选定GaN基发光二极管施加电流从而驱动其发光。
根据第三实施例，每个GaN基发光二极管具有与第一实施例相同的构造，因此具有很高的发光效率。由此，可以实现高亮度全色图像显示装置。
接着将介绍根据本发明第四实施例的照明装置。该照明装置具有与图15所示的图像显示装置相同的构造。
该照明装置可以依据照明光的颜色通过选择引线22至24和n侧电极19来发射照明光，由此向选定像素的选定GaN基发光二极管施加电流从而驱动其发光。
根据第四实施例，每个GaN基发光二极管具有与第一实施例相同的构造，因此具有很高的发光效率。由此，可以实现高亮度全色照明装置。
接着将介绍根据本发明第五实施例的GaN基发光二极管。此GaN基发光二极管如图16A和16B所示。
在第五实施例中，GaN基发光二极管按照与第一实施例相同的方式制造。然而，第五实施例与第一实施例的区别在于，生长掩模14中开口13的尺寸D为D＝10μm，而间距P为P＝28μm。
根据第五实施例，由于生长掩模14中的开口13具有相对较小的尺寸D＝10μm，其减小了易于在n型GaN层15的选择性生长期间产生错位20和沉积缺陷21的区域，并且由此减小了这些晶体缺陷对光发射的负面影响。结果，可以获得发光效率和稳定性增强的GaN基发光二极管。例如，当所述驱动电流为200μA，则获得25μW的发射输出。另外，第五实施例确保了与第一实施例相同的优点。
接着将介绍根据本发明第六实施例的GaN基发光二极管。图17A和17B示出了此GaN基发光二极管。
在第六实施例中，具有开口13的生长掩模14按照与第一实施例相同的方式形成。然而，与第一实施例不同的是，开口13的尺寸D为D＝10μm，而间距P为P＝28μm。然后，在此生长掩模14存在的情况下，选择性生长n型GaN层15。在此工艺中，生长温度设定在例如1020℃，并且在平面生长还原反应中生长速度设定为4μm/h。在此选择性生长的工艺中，可以通过降低生长温度低于1020℃使其与n型GaN层12的界面附近的生长更慢而降低生长速度。然而，对于除去与n型GaN层12交界附近以外的绝大部分的生长，生长温度升高至1020℃，且在平面生长还原反应中的生长速度升高至4μm/h。其后，在0.5μm/h的低生长速度下继续生长。结果，生长出具有倾斜晶面的尖顶形n型GaN层15，每个所述倾斜晶面整体来看表现为一个凸出晶面，如图17A和17B所示。在此情况下，倾斜晶面包括形成在n型GaN层15下部侧面上的M取向或更小的倾斜晶面和形成在n型GaN层15上部侧面上的S取向面。
其后，按照与第一实施例相同的方式继续所述工艺，并且完成图17A和17B所示的GaN基发光二极管。在此情况下，发光元件的尺寸W为W＝13μm。
根据第六实施例，可以获得与第一和第二实施例相同的优点。例如，当驱动电流为200μA时，获得了25μW的发射输出。
接着将介绍根据本发明第七实施例的GaN基发光二极管。图18A和18B示出了此GaN基发光二极管。
在第七实施例中，具有开口13的生长掩模14按照与第一实施例相同的方式形成。然而，开口13的尺寸D为D＝10μm，而间距P为P＝28μm。然后，与第一实施例类似地，在此生长掩模14存在的情况下，选择性生长n型GaN层15，并在其上生长有源层16和p型GaN层17。在此实施例中，有源层16具有包括垒层16a、阱层16b、垒层16c、阱层16d和垒层16e构成的MQW结构。例如，垒层16a、阱层16b、垒层16c、阱层16d和垒层16e可以是InGaN层。在此情况下，发光结构的尺寸W为W＝13μm。
其后，按照与第一实施例相同的方式继续工艺，从而完成图18A和18B所示的GaN基发光二极管。
根据第七实施例，可以获得与第一和第二实施例相同的优点。例如，当驱动电流为200μA时，获得了80μW的发射输出。
接着将介绍根据本发明第八实施例的GaN基发光二极管。图19A和19B示出了此GaN基发光二极管。
在第八实施例中，具有开口13的生长掩模14按照与第一实施例相同的方式形成。然而，与第一实施例不同的是，开口13的尺寸D为D＝10μm，而间距P为P＝28μm。然后，在此生长掩模14存在的情况下，选择性生长n型GaN层15。在此工艺中，生长温度设定在例如940℃，并且在平面生长还原反应中生长速度设定为11.0至11.3μm/h的非常高的速度。在此选择性生长的工艺中，可以通过降低生长温度低于940℃使其与n型GaN层12的界面附近的生长更慢而降低生长速度。然而，对于除去与n型GaN层12交界附近以外的绝大部分的生长，生长温度升高至940℃，且在平面生长还原反应中的生长速度升高至11.0至11.3μm/h的非常高的速度。其后，在0.5μm/h的低生长速度下继续生长。结果，生长出具有倾斜晶面的六边截头形尖顶形式的尖顶形n型GaN层15，每个所述倾斜晶面整体来看表现为一个凸出晶面并在顶点部分具有C取向或近似C取向晶面，如图19A和19B所示。接着，在例如940℃的生长温度和11.0至11.3μm/h的生长速度下生长未掺杂的GaN层22至约100nm的厚度，从而在n型GaN层15的顶尖部分上完成所述六棱椎。所述未掺杂的GaN层22用作电流阻挡区域。
其后，按照与第一实施例相同的方式继续所述工艺，从而完成图19A和19B所示的GaN基发光二极管。在此情况下，发光结构的尺寸W为W＝13μm。
根据第八实施例，可以获得与第一和第二实施例相同的优点。具体而言，由于未掺杂的GaN层22起到电流阻挡区域的作用，并且可以防止驱动电流流经晶体程度差的区域，实现了较高的发光效率。例如，当驱动电流为200μA时，获得了80μW的发射输出。
接着将介绍根据本发明第九实施例的GaN基发光二极管。图20A和20B示出了此GaN基发光二极管。
在第九实施例中，具有开口13的生长掩模14按照与第一实施例相同的方式形成。然而，与第一实施例不同的是，开口13的形式是一个长的六边形，其具有例如在最大尺寸为30μm，在垂直于最大尺寸方向的法向方向的最小尺寸为10μm并且所述间距P为28μm。然后，在此生长掩模14存在的情况下，选择性生长n型GaN层15。在此工艺中，生长温度设定在例如940℃，并且在平面生长还原反应中生长速度设定为11.0至11.3μm/h的非常高的速度。在此选择性生长的工艺中，可以通过降低生长温度低于940℃使其与n型GaN层12的界面附近的生长更慢而降低生长速度。然而，对于除去与n型GaN层12交界附近以外的绝大部分的生长，生长温度升高至940℃，且在平面生长还原反应中的生长速度升高至11.0至11.3μm/h的非常高的速度。结果，在沿生长掩模14的开口的最小尺寸方向截取的截面中，生长出尖顶形n型GaN层15，以在沿垂直于截面的方向延伸并包括倾斜晶面，每个所述倾斜晶面整体来看表现为一个凸形面，如图20A和20B所示。
其后，按照与第一实施例相同的方式继续所述工艺，从而完成图20A和20B所示的GaN基发光二极管。在此情况下，发光结构的尺寸W为W＝13μm。
根据第九实施例，可以获得与第一和第二实施例相同的优点。例如，当驱动电流为200μA时，获得了80μW的发射输出。
接着将介绍根据本发明第十实施例的GaN基发光二极管。图21A和21B示出了此GaN基发光二极管。
在第十实施例中，具有开口13的生长掩模14按照与第一实施例相同的方式形成。然而，与第一实施例不同的是，开口13的尺寸D为D＝10μm，而间距P为P＝28μm。然后，在此生长掩模14存在的情况下，选择性生长n型GaN层15。在此工艺中，生长温度设定在例如940℃，并且在平面生长还原反应中生长速度设定为11.0至11.3μm/h的非常高的速度。在此选择性生长的工艺中，可以通过降低生长温度低于940℃使其与n型GaN层12的界面附近的生长更慢而降低生长速度。然而，对于除去与n型GaN层12交界附近以外的绝大部分的生长，生长温度升高至940℃，且在平面生长还原反应中的生长速度升高至11.0至11.3μm/h的非常高的速度。
其后，通过使用例如氟酸基蚀刻剂的湿法蚀刻或通过使用诸如CF4、CFH3等的含氟蚀刻气体的RIE去除生长掩模。
其后，在例如960℃的生长温度下，生长厚度例如约1μm的n型GaN层(未示出)。接着，在n型GaN层的清洁表面上生长有源层16和p型GaN层17。在此情况下，发光结构的尺寸W为W＝13μm。
其后，按照与第一实施例相同的方式继续所述工艺直至p侧电极18。
接着，通过光刻形成抗蚀图形(未示出)从而覆盖除用于形成n侧电极的区域以外的区域中的p型GaN层17。在抗蚀图形作为掩模的情况下，通过例如RIE蚀刻选择性去除p型GaN层17和有源层16，从而形成开口并通过该开口露出n型GaN层12。其后，去除抗蚀图形。然后，通过例如真空蒸发在整个衬底表面上顺序形成Ti膜、Pt膜和Au膜，并在其上通过光刻形成预定几何形状的抗蚀图形。在抗蚀图形作为掩模的情况下，蚀刻Ti膜、Pt膜和Au膜。结果，形成了通过在p型GaN层17和有源层16中形成的开口与n型GaN层12相接触的Ti/Pt/Au结构的n侧电极19。
根据第十实施例，可以获得与第一和第二实施例相同的优点。例如，当驱动电流为200μA时，获得了25μW的发射输出。
另外，第十实施例具有以下优点。如上所述，传统的GaN基发光二极管需要在通过氧化硅(SiO2)或氮化硅(SiN)的生长掩模中的开口暴露的n型GaN层上选择性生长具有倾斜于衬底主面的倾斜晶面的六棱椎n型GaN层的工艺；以及在其上存在保留的生长掩模的情况下在倾斜晶面上生长有源层、p型GaN层及其它的工艺。然而，由于n型GaN层的选择性生长和其后p型GaN层的生长在900℃或更高的高温下进行，由此可出现在生长期间硅(Si)和氧(O)由生长掩模的表面除去并结合入生长在附近的层中的现象。在p型GaN层的生长期间，该现象的负面影响特别严重。现已发现，若可用作GaN的n型杂质的Si在GaN生长的同时结合入p型GaN层，难以获得期望的p型GaN层，且即使获得了p型GaN层，空穴浓度和迁移率都明显下降，由此妨碍了发光二极管发光效率的提高。另外，传统GaN基发光二极管需要用于在生长掩模中形成开口的光刻的工艺，并且此工艺需要使抗蚀剂靠近接触掩模表面从而局部将掩模去除的工艺。然而，在此去除工艺中，抗蚀剂易于保留在生长掩模的精细缝隙中并难以去除。在后面高温下的生长中，任何存留的抗蚀剂可以变为杂质源，并且可以劣化p型GaN层等的性质。相反，在第十实施例中，由于生长掩模14在有源层16和p型GaN层17的生长前通过蚀刻去除，在生长有源层16和p型GaN层17时生长掩模14不存在。由此，第十实施例不受不期望的Si从生长掩模14结合进入在该处生长的层中的影响，并且不受由抗蚀剂污染的影响。因此，第十实施例确保了充足Mg掺杂且低电阻p型GaN层17的生长，并且还能够增强GaN基发光二极管的发光效率。
以上，已经说明了本发明的具体实施例。然而，本发明不限于这些实施例，还打算基于本发明技术概念做出各种变化和改动。
例如，第一至第十实施例中提出的例如数值、材料、结构、形状、衬底、源材料、工艺等仅用作示例，并且若有必要，可以使用其它的数值、材料、结构、形状、衬底、源材料、工艺等。
更加具体而言，为增强第一至第十实施例中有源层16的性能，例如，可以在有源层16附近形成光限制性能出色的AlGaN层，和/或可形成例如In成分较少的InGaN层。若期望通过所谓弯曲来减少带隙的效应，向InGaN中加入Al从而形成AlInGaN。另外，若有必要，可以在有源层16与n型GaN层12和/或有源层16与p型GaN层17之间插入光导层。
尽管第一至第十实施例使用蓝宝石衬底，然而可以在适合时使用诸如SiC衬底、Si衬底等的任何其它衬底。或者，可以使用通过诸如ELO(外延横向过生长)或Pendeo的横向晶体生长技术制成的GaN衬底。
在第一至第十实施例中，可以在p型GaN层17与p侧电极18之间插入厚度等于或大于允许产生于有源层16中的光穿过的Ni、Pd、Co、Sb等的接触金属层。在此情况下，通过接触金属层增强反射的效果进一步增强了GaN基发光二极管的发光效率。
在第三和第四实施例中，多个GaN基发光二极管整体地形成在蓝宝石衬底上。然而，可以将整体形成在蓝宝石衬底11上的GaN基发光二极管分为分散元件，随后按照与第三和第四实施例相同的分布在基座上安装，并通过引线按照与上述相同的构造连接。
如上所述，根据本发明，第一导电型的半导体层形成在主面上，其包括一个凸出晶体部分，所述凸出晶体部分具有由多个以不同的倾角从主面倾斜的晶面组成的整体上表现为凸形面的倾斜晶面，或具有整体上表现为基本凸形面的倾斜晶面。然后，至少在倾斜晶面上，至少顺序沉积有源层和第二导电型的半导体层，从而形成发光元件结构。因此，本发明可以提供半导体发光元件、集成半导体发光元件、图像显示装置和照明装置，其可以明显提高发光效率且每个元件占据的面积小。

Claims (45)

1.一种半导体发光元件，包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，所述凸起晶体部分具有倾斜晶面，该倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与所述第二导电型的半导体层电连接。
2.根据权利要求1的半导体发光元件，其中晶体部分具有纤锌矿晶体结构。
3.根据权利要求1的半导体发光元件，其中晶体部分由氮化物III-V族化合物半导体制成。
4.根据权利要求1的半导体发光元件，其中第一导电型的半导体层、有源层和第二导电型的半导体层由氮化物III-V族化合物半导体制成。
5.根据权利要求2的半导体发光元件，其中构成倾斜晶面的晶面为S取向面。
6.根据权利要求2的半导体发光元件，其中从晶体部分的底部朝向其顶点，构成倾斜晶面的晶面的倾角逐渐变小。
7.根据权利要求6的半导体发光元件，其中在构成倾斜晶面的多个晶面中包括顶点在内的晶面的倾角在由60度至65度的范围内。
8.根据权利要求1的半导体发光元件，其中晶体部分为尖顶形。
9.根据权利要求1的半导体发光元件，其中晶体部分为六边尖顶构造。
10.根据权利要求1的半导体发光元件，其中晶体部分在沿平行于主面的方向上延长。
11.一种制造半导体发光元件的方法，该元件具有：第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
12.根据权利要求11的制造半导体发光元件的方法，其中生长掩模由氮化硅、氮氧化硅和氧化硅中之一或它们的叠层制成。
13.根据权利要求11的制造半导体发光元件的方法，其中至少生长掩模的表面由氮化硅制成。
14.根据权利要求11的制造半导体发光元件的方法，其中生长掩模中开口的尺寸在2μm至13μm的范围内。
15.根据权利要求11的制造半导体发光元件的方法，其中晶体部分具有纤锌矿晶体结构。
16.根据权利要求11的制造半导体发光元件的方法，其中晶体部分由氮化物III-V族化合物半导体制成。
17.根据权利要求11的制造半导体发光元件的方法，其中第一导电型的半导体层、第一半导体层、第二半导体层、有源层和第二导电型的半导体层由氮化物III-V族化合物半导体制成。
18.根据权利要求14的制造半导体发光元件的方法，其中构成倾斜晶面的晶面为S取向面。
19.根据权利要求15的制造半导体发光元件的方法，其中构成倾斜晶面的晶面之倾角由晶体部分的底部朝向其顶点逐渐变小。
20.根据权利要求11的制造半导体发光元件的方法，其中晶体部分为尖顶形。
21.根据权利要求11的制造半导体发光元件的方法，其中晶体部分为六边尖顶构造。
22.根据权利要求11的制造半导体发光元件的方法，其中晶体部分在沿平行于主面的方向延长。
23.根据权利要求11的制造半导体发光元件的方法，其中用于选择性生长的生长温度控制在920℃至960℃的范围内。
24.根据权利要求11的制造半导体发光元件的方法，其中用于选择性生长的生长速度控制为等于或高于6μm/h。
25.根据权利要求11的制造半导体发光元件的方法，其中用于有源层和第二导电型的半导体层的生长温度设置为低于用于第二半导体层的选择性生长的生长温度。
26.根据权利要求11的制造半导体发光元件的方法，其中在选择性生长第二半导体层从而在其顶部上具有基本平行于主面的晶面后，在第二半导体层的顶部上生长未掺杂的半导体层。
27.根据权利要求11的制造半导体发光元件的方法，其中还包括：
在透过生长掩模中的开口暴露的第一半导体层上选择性生长第一导电型的第二半导体层的步骤与顺序生长至少所述有源层和第二导电型的半导体层的步骤之间，去除生长掩模的步骤。
28.一种集成半导体发光装置，其包括多个集成的半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
29.一种制造集成半导体发光装置的方法，该装置集成多个集成的发光元件，每个元件包括第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
30.根据权利要求29的制造集成半导体发光装置的方法，其中生长掩模中每个开口的尺寸在每个半导体发光元件尺寸的4/1至1倍的范围内。
31.根据权利要求29的制造集成半导体发光装置的方法，其中最近的两个开口之间的距离等于或大于每个半导体发光元件尺寸的两倍。
32.根据权利要求29的制造集成半导体发光装置的方法，其中生长掩模中开口的尺寸在2μm至13μm的范围内。
33.根据权利要求29的制造集成半导体发光装置的方法，其中最近的两个开口之间的距离等于或大于10μm。
34.一种图像显示装置，包括多个半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
35.一种制造图像显示装置的方法，该装置集成多个集成的发光元件，每个元件包括第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
36.一种照明装置，其具有单个半导体发光元件或多个集成的半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
37.一种制造照明装置的方法，该装置具有单个半导体发光元件或多个集成的半导体发光元件，每个元件包括第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有倾斜晶面，倾斜晶面由多个以不同倾角由主面倾斜的晶面组成以在整体上表现为凸面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
38.一种半导体发光元件，包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
39.一种制造半导体发光元件的方法，该元件具有：第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
40.一种集成半导体发光装置，其包括多个集成的半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
41.一种制造集成半导体发光装置的方法，该装置包括多个集成的发光元件，每个元件具有：第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
42.一种图像显示装置，包括多个半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
43.一种制造图像显示装置的方法，该装置集成多个集成的发光元件，每个元件具有：第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
44.一种照明装置，其具有单个半导体发光元件或多个集成的半导体发光元件，每个元件包括：
第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；
至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；
第一电极，与第一导电型的半导体层电连接；以及
第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接。
45.一种制造照明装置的方法，该装置具有单个半导体发光元件或多个集成的半导体发光元件，每个元件具有：第一导电型的半导体层，形成在主面上并包括凸起晶体部分，凸起晶体部分具有整体来看基本表现为凸面的倾斜晶面；至少一个有源层和一个第二导电型的半导体层，至少在晶体部分的倾斜晶面上被顺序层叠；第一电极，与第一导电型的半导体层电连接；以及第二电极，形成在晶体部分上面的第二导电型的半导体层上，并与第二导电型的半导体层电连接，该方法包括：
在衬底上生长第一导电型的第一半导体层的步骤；
在第一半导体层上形成在预定位置处具有开口的生长掩模的步骤；
在穿过生长掩模的开口露出的第一半导体层上选择性生长第一导电型的第二半导体层的步骤；以及
顺序生长至少所述有源层和第二导电型的半导体层从而覆盖第二半导体层的步骤。
CNB2004800003589A 2003-03-20 2004-02-19 半导体发光元件及其制法,集成半导体发光元件及其制法,图像显示装置及其制法,照明装置及其制法 Expired - Fee Related CN100442550C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003077703A JP2004288799A (ja) 2003-03-20 2003-03-20 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JP077703/2003 2003-03-20

Publications (2)

Publication Number Publication Date
CN1698213A true CN1698213A (zh) 2005-11-16
CN100442550C CN100442550C (zh) 2008-12-10

Family

ID=33027957

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800003589A Expired - Fee Related CN100442550C (zh) 2003-03-20 2004-02-19 半导体发光元件及其制法,集成半导体发光元件及其制法,图像显示装置及其制法,照明装置及其制法

Country Status (7)

Country Link
US (3) US7250320B2 (zh)
EP (1) EP1605522A1 (zh)
JP (1) JP2004288799A (zh)
KR (2) KR100991115B1 (zh)
CN (1) CN100442550C (zh)
TW (1) TWI242892B (zh)
WO (1) WO2004084318A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604662B (zh) * 2008-06-09 2011-12-28 索尼株式会社 制造显示单元的方法以及显示单元
CN102593298A (zh) * 2012-03-15 2012-07-18 矽光光电科技（上海）有限公司 一种发光器件
CN101926013B (zh) * 2008-03-28 2012-09-26 松下电器产业株式会社 氮化物半导体发光装置
CN104795324A (zh) * 2015-02-06 2015-07-22 中山大学 一种三族氮化物肖特基势垒二极管的生长及制备方法
CN107316922A (zh) * 2017-05-24 2017-11-03 太原理工大学 基于GaN六棱锥阵列的LED外延结构及其制备方法
CN108110100A (zh) * 2016-11-24 2018-06-01 三星电子株式会社 半导体发光装置及其制造方法
CN109411583A (zh) * 2018-11-01 2019-03-01 京东方科技集团股份有限公司 发光单元及其制造方法、显示装置
CN109994579A (zh) * 2019-04-30 2019-07-09 云谷（固安）科技有限公司 微型led显示面板的制备方法和微型led显示面板
CN110892597A (zh) * 2017-07-18 2020-03-17 索尼公司 发光装置和发光装置阵列
CN111463330A (zh) * 2019-01-18 2020-07-28 昆山工研院新型平板显示技术中心有限公司 微型发光二极管芯片及其制造方法与转移方法
WO2022104598A1 (zh) * 2020-11-18 2022-05-27 苏州晶湛半导体有限公司 半导体结构及其制作方法、发光器件及其制作方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988429B2 (ja) * 2001-10-10 2007-10-10 ソニー株式会社 半導体発光素子、画像表示装置及び照明装置とその製造方法
JP3900273B2 (ja) * 2002-09-04 2007-04-04 ソニー株式会社 光学式ヘッド装置及び情報処理装置
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US6986693B2 (en) 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
JP2006147679A (ja) * 2004-11-17 2006-06-08 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置
JP4140606B2 (ja) * 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
JP4740795B2 (ja) * 2005-05-24 2011-08-03 エルジー エレクトロニクス インコーポレイティド ロッド型発光素子及びその製造方法
KR100649769B1 (ko) * 2005-12-28 2006-11-27 삼성전기주식회사 반도체 발광 다이오드 및 그 제조 방법
US7982205B2 (en) * 2006-01-12 2011-07-19 National Institute Of Advanced Industrial Science And Technology III-V group compound semiconductor light-emitting diode
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd ３族窒化物半導体発光素子およびその製造方法
JP2007288139A (ja) * 2006-03-24 2007-11-01 Sumitomo Chemical Co Ltd モノシリック発光デバイス及びその駆動方法
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
KR100826389B1 (ko) 2006-08-09 2008-05-02 삼성전기주식회사 질화물 반도체 선택 성장방법, 질화물 발광소자 및제조방법
SG140473A1 (en) * 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
KR100755610B1 (ko) * 2006-09-12 2007-09-06 삼성전기주식회사 피라미드 구조를 갖는 질화물 반도체 발광소자 및 그 제조방법
WO2008073400A1 (en) 2006-12-11 2008-06-19 The Regents Of The University Of California Transparent light emitting diodes
WO2008073435A1 (en) * 2006-12-11 2008-06-19 The Regents Of The University Of California Lead frame for transparent and mirrorless light emitting diode
KR20090096704A (ko) 2006-12-22 2009-09-14 큐나노 에이비 직립 나노와이어 구조를 갖는 ｌｅｄ 및 이를 제조하는 방법
EP2091862B1 (en) * 2006-12-22 2019-12-11 QuNano AB Elevated led and method of producing such
KR101524319B1 (ko) * 2007-01-12 2015-06-10 큐나노 에이비 시준 리플렉터를 갖는 나노구조 ｌｅｄ 어레이
AU2008203934C1 (en) 2007-01-12 2014-03-13 Qunano Ab Nitride nanowires and method of producing such
KR100905859B1 (ko) * 2007-12-17 2009-07-02 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR101491139B1 (ko) * 2007-12-20 2015-02-06 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100956456B1 (ko) 2008-01-31 2010-05-06 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR20100024231A (ko) * 2008-08-25 2010-03-05 삼성전자주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
EP2332185A2 (en) * 2008-09-08 2011-06-15 3M Innovative Properties Company Electrically pixelated luminescent device
JP4692602B2 (ja) * 2008-09-26 2011-06-01 住友電気工業株式会社 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
WO2010056596A2 (en) 2008-11-13 2010-05-20 3M Innovative Properties Company Electrically pixelated luminescent device incorporating optical elements
KR101047634B1 (ko) * 2008-11-24 2011-07-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR20100073757A (ko) * 2008-12-23 2010-07-01 삼성전자주식회사 마이크로 로드를 이용한 발광소자 및 그 제조방법
CN102185070A (zh) * 2011-05-06 2011-09-14 西安神光安瑞光电科技有限公司 发光二极管及其制备方法
US8426227B1 (en) * 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
CN104769732A (zh) 2012-09-18 2015-07-08 Glo公司 纳米角锥体大小的光电子结构及其制造方法
DE102012223986B4 (de) * 2012-12-20 2015-04-09 Forschungsverbund Berlin E.V. Template für laterales Überwachsen mindestens einer Gruppe-III-Nitrid-basierten Schicht
KR101554032B1 (ko) 2013-01-29 2015-09-18 삼성전자주식회사 나노구조 반도체 발광소자
KR101581438B1 (ko) * 2014-04-10 2015-12-31 (재)한국나노기술원 나노막대를 이용한 백색 발광소자의 제조방법 및 그에 의해 제조된 나노막대를 이용한 백색 발광소자
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
DE102015121554B4 (de) 2015-12-10 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR101866220B1 (ko) * 2016-11-28 2018-06-12 주식회사 그렌텍 대용량 살균수 생성 시스템
US10593757B2 (en) 2018-04-25 2020-03-17 Globalfoundries Inc. Integrated circuits having converted self-aligned epitaxial etch stop
US20210217884A1 (en) * 2018-12-07 2021-07-15 Gan Systems Inc. GaN HEMT DEVICE STRUCTURE AND METHOD OF FABRICATION
US11387392B2 (en) 2018-12-25 2022-07-12 Nichia Corporation Light-emitting device and display device
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device
CN113097366B (zh) * 2021-03-24 2022-04-15 广东良友科技有限公司 一种倒装双面封装全周发光led支架及制备方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692577A (en) 1979-12-26 1981-07-27 Fujitsu Ltd Lighttemittinggdiode display panel
JPS5745583A (en) 1980-09-01 1982-03-15 Tokyo Shibaura Electric Co Solid state light emitting display unit
JPS5752072A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5752073A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Method of producing display unit
JPS5752071A (en) 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
JPS5850577A (ja) 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置
JPS61156780A (ja) 1984-12-28 1986-07-16 Toshiba Corp 発光素子整列組立体の製造方法
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JP2577089B2 (ja) 1988-11-10 1997-01-29 日本板硝子株式会社 発光装置およびその駆動方法
EP0405757A3 (en) 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
US5177405A (en) 1989-07-25 1993-01-05 Nippon Sheet Glass Co., Ltd. Self-scanning, light-emitting device
JPH0645648A (ja) * 1992-07-24 1994-02-18 Omron Corp 上面出射型半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH0667044A (ja) 1992-08-21 1994-03-11 Furukawa Electric Co Ltd:The 光回路・電気回路混載基板
JPH07199829A (ja) 1993-12-28 1995-08-04 Harrison Denki Kk 発光ユニットおよび表示装置ならびに照明装置
US5385866A (en) 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
US5814839A (en) 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP3571401B2 (ja) 1995-03-16 2004-09-29 ローム株式会社 半導体発光素子の製法
JPH08288544A (ja) 1995-04-14 1996-11-01 Toshiba Corp 半導体発光素子
JP3599896B2 (ja) 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JPH09129974A (ja) 1995-10-27 1997-05-16 Hitachi Ltd 半導体レーザ素子
JP2830814B2 (ja) 1996-01-19 1998-12-02 日本電気株式会社 窒化ガリウム系化合物半導体の結晶成長方法、及び半導体レーザの製造方法
BR9709026A (pt) 1996-05-23 1999-08-03 Siemens Ag Dispositivo de iluminação para emiss o de sinais em áreas de tráfego de aeroportos assim como para a sua identificação e marcação
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US5828088A (en) 1996-09-05 1998-10-27 Astropower, Inc. Semiconductor device structures incorporating "buried" mirrors and/or "buried" metal electrodes
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3863962B2 (ja) 1997-03-25 2006-12-27 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
JPH10265297A (ja) 1997-03-26 1998-10-06 Shiro Sakai ＧａＮバルク単結晶の製造方法
JPH10321910A (ja) 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
JP3517091B2 (ja) 1997-07-04 2004-04-05 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JPH1175019A (ja) 1997-09-01 1999-03-16 Nikon Corp 光源装置及び画像読取装置
JPH11177138A (ja) 1997-12-11 1999-07-02 Stanley Electric Co Ltd 面実装型装置およびこれを用いた発光装置または受光装置
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP4083866B2 (ja) 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP4127426B2 (ja) 1998-05-29 2008-07-30 シチズン電子株式会社 チップ型半導体のパッケージ構造および製造方法
JP3196833B2 (ja) 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
TW418549B (en) 1998-06-26 2001-01-11 Sharp Kk Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same
JP2000068593A (ja) 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2000150391A (ja) 1998-11-11 2000-05-30 Shiro Sakai 集束イオンビームのマスク加工による結晶の選択成長法
JP3796060B2 (ja) 1998-12-15 2006-07-12 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP2000223417A (ja) 1999-01-28 2000-08-11 Sony Corp 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4573374B2 (ja) 1999-05-21 2010-11-04 シャープ株式会社 半導体発光装置の製造方法
JP4449113B2 (ja) 1999-09-10 2010-04-14 ソニー株式会社 ２次元表示装置
JP2001217503A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP3882539B2 (ja) 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP2002185660A (ja) 2000-12-11 2002-06-28 Canon Inc 画像通信装置
JP2002261327A (ja) * 2001-03-06 2002-09-13 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP3899936B2 (ja) * 2002-01-18 2007-03-28 ソニー株式会社 半導体発光素子及びその製造方法
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101926013B (zh) * 2008-03-28 2012-09-26 松下电器产业株式会社 氮化物半导体发光装置
CN101604662B (zh) * 2008-06-09 2011-12-28 索尼株式会社 制造显示单元的方法以及显示单元
CN102593298A (zh) * 2012-03-15 2012-07-18 矽光光电科技（上海）有限公司 一种发光器件
CN102593298B (zh) * 2012-03-15 2015-04-29 矽光光电科技（上海）有限公司 一种发光器件
CN104795324A (zh) * 2015-02-06 2015-07-22 中山大学 一种三族氮化物肖特基势垒二极管的生长及制备方法
CN108110100A (zh) * 2016-11-24 2018-06-01 三星电子株式会社 半导体发光装置及其制造方法
CN107316922A (zh) * 2017-05-24 2017-11-03 太原理工大学 基于GaN六棱锥阵列的LED外延结构及其制备方法
US11594859B2 (en) 2017-07-18 2023-02-28 Sony Corporation Light emitting element and light emitting element array
CN110892597A (zh) * 2017-07-18 2020-03-17 索尼公司 发光装置和发光装置阵列
CN110892597B (zh) * 2017-07-18 2022-11-04 索尼公司 发光装置和发光装置阵列
CN109411583A (zh) * 2018-11-01 2019-03-01 京东方科技集团股份有限公司 发光单元及其制造方法、显示装置
US11527676B2 (en) 2018-11-01 2022-12-13 Beijing Boe Technology Development Co., Ltd. Light-emitting unit and method for manufacturing the same
CN111463330B (zh) * 2019-01-18 2022-07-29 成都辰显光电有限公司 微型发光二极管芯片及其制造方法与转移方法
CN111463330A (zh) * 2019-01-18 2020-07-28 昆山工研院新型平板显示技术中心有限公司 微型发光二极管芯片及其制造方法与转移方法
CN109994579A (zh) * 2019-04-30 2019-07-09 云谷（固安）科技有限公司 微型led显示面板的制备方法和微型led显示面板
WO2022104598A1 (zh) * 2020-11-18 2022-05-27 苏州晶湛半导体有限公司 半导体结构及其制作方法、发光器件及其制作方法

Also Published As

Publication number Publication date
WO2004084318A1 (ja) 2004-09-30
JP2004288799A (ja) 2004-10-14
US20050145865A1 (en) 2005-07-07
US20070190677A1 (en) 2007-08-16
KR20050110712A (ko) 2005-11-23
TW200514279A (en) 2005-04-16
TWI242892B (en) 2005-11-01
US20070187704A1 (en) 2007-08-16
KR100991115B1 (ko) 2010-11-02
US7250320B2 (en) 2007-07-31
CN100442550C (zh) 2008-12-10
EP1605522A1 (en) 2005-12-14
KR20050106356A (ko) 2005-11-09

Similar Documents

Publication Publication Date Title
CN1698213A (zh) 半导体发光元件及其制法,集成半导体发光元件及其制法,图像显示装置及其制法,照明装置及其制法
CN1241272C (zh) 氮化物半导体器件及其制造方法
CN1225032C (zh) Ⅲ族类氮化物半导体器件及其制造方法
CN1211867C (zh) 发光元件
CN1194425C (zh) 半导体发光器件及其制造方法
CN1269230C (zh) 半导体发光器件及其制造工艺
CN1203597C (zh) 氮基半导体激光器件和其生产方法
CN1259734C (zh) 氮化物半导体、其制造方法以及氮化物半导体元件
CN1268046C (zh) 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
CN1264262C (zh) 氮化物半导体器件
CN1208849C (zh) 制造半导体发光装置的方法及其制造的半导体发光装置
CN1106045C (zh) 氮化物半导体发光器件
CN1275293C (zh) 第三族氮化物半导体器件和其生产方法
CN1633700A (zh) Ⅲ族氮化物系化合物半导体的制造方法及ⅲ族氮化物系化合物半导体元件
CN1992359A (zh) 发光二极管及其制造方法
CN1175533C (zh) 半导体元件及其制造方法
CN1476108A (zh) 半导体发光元件，其制造方法及安装方法
CN1628391A (zh) 半导体发光器件及制造方法、集成半导体发光设备及制造方法、图像显示设备及制造方法、照明设备及制造方法
CN100337338C (zh) 半导体装置及半导体基板
CN1776927A (zh) 半导体发光元件
CN101030618A (zh) 氮化物半导体发光装置制造方法
CN1885572A (zh) 一种GaN基LED外延片及其制备方法
CN1874022A (zh) 发光二极管、集成发光二极管、其制法、生长方法、光源单元装置、背光装置、显示器和电子器件
CN101030698A (zh) 氮化物半导体发光装置制造方法
CN1744301A (zh) 蓝宝石基板、外延基板及半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20100219