CN1707400A - 高功率和低功率处理器 - Google Patents

高功率和低功率处理器 Download PDF

Info

Publication number
CN1707400A
CN1707400A CNA2005100718484A CN200510071848A CN1707400A CN 1707400 A CN1707400 A CN 1707400A CN A2005100718484 A CNA2005100718484 A CN A2005100718484A CN 200510071848 A CN200510071848 A CN 200510071848A CN 1707400 A CN1707400 A CN 1707400A
Authority
CN
China
Prior art keywords
processor
power mode
power
auxiliary
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100718484A
Other languages
English (en)
Other versions
CN1707400B (zh
Inventor
S·苏塔迪加
H-Y·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN1707400A publication Critical patent/CN1707400A/zh
Application granted granted Critical
Publication of CN1707400B publication Critical patent/CN1707400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

一种计算机体系结构包括一个主处理器，其以第一速度消耗功率，并在计算机处于高功率模式时运行，并且在计算机处于地功率模式时不被供电。一个主图形处理器与主处理器通信，并在计算机处于所述高功率模式时运行，在计算机处于低功率模式时不被供电。一个辅助图形处理器与一个辅助处理器通信。辅助处理器以低于第一速度的第二速度消耗功率。辅助处理器和辅助图形处理器在计算机处于低功率模式时运行。

Description

高功率和低功率处理器
相关申请的交叉引用
本申请涉及2004年2月13日提交的美国专利申请号10/779,544以及2004年6月10日提交的美国专利申请号10/865,368，在此以引用方式将这些申请的全部内容并入本文。
技术领域
本发明涉及计算机体系结构，更具体地是涉及双电源模式的计算机体系结构。
背景技术
膝上型计算机即可使用线路电源也可使用电池电源来供电。膝上型计算机的处理器、图形处理器、存储器和显示器在运行时要消耗相当大的功率。膝上型计算机的一个明显限制就是膝上型计算机在不进行重新充电的情况下可利用电池运行的时间长短。膝上型计算机较高的功耗通常导致较短的电池寿命。
现参考图1A，所示的示例性计算机体系结构4包括一个具有存储器7(例如高速缓存或高速缓冲存储器(cache))的处理器6。处理器6与输入/输出接口(I/O)8通信。诸如随机存取存储器10(RAM)之类的易失性存储器9和/或其他合适的电子数据存储器也与接口8通信。图形处理器11和诸如高速缓存之类的存储器12提高了图形处理速度，并改进了性能。
一个或多个I/O设备例如键盘13和定点设备14(例如鼠标和/或其它合适的设备)与接口8通信。具有一个或多个直径大于1.8”的盘片的大功率磁盘驱动器(HPDD)例如硬盘驱动器，提供了非易失性存储器，存储数据并与接口8通信。HPDD 15在运行时的通常消耗较大功率。如果用电池来运行，频繁使用HPDD 15会显著降低电池寿命。计算机体系结构4也包括显示器16、音频输出设备17例如音频扬声器和/或一般地标识于18处的其它输入/输出设备。
现参考图1B，一种示例性的计算机体系结构20包括一个处理芯片组22和一个I/O芯片组24。例如，该计算机体系结构可以是北桥/南桥结构(处理芯片组对应北桥芯片组，而I/O芯片组对应南桥芯片组)或其它类似的体系结构。处理芯片组22经由系统总线27与处理器25和图形处理器26通信。处理芯片组22控制与易失性存储器28(例如外部DRAM(动态随机存取存储器)或其它存储器)、外围组件互连(PCI)总线30、和/或二级高速缓存32的交互。一级高速缓存33和34可以分别与处理器25和/或图形处理器26相连。在一个替换实施例中，图形加速端口(AGP)(未示出)取代和/或联合图形处理器26与处理芯片组22通信。处理芯片组22通常使用多个芯片来实现，但这并不是必需的。PCI插槽36与PCI总线30相连。
I/O芯片组24管理输入/输出(I/O)的基本形式。I/O芯片组24经由工业标准体系结构(ISA)总线44与通用串行总线(USB)40、音频设备41、键盘(KBD)和/或定点设备42以及基本输入/输出系统(BIOS)43通信。与处理芯片组22不同，I/O芯片组24通常(但并不是必需的)是使用与PCI总线30相连的单个芯片来实现。HPDD 50例如硬盘驱动器也与I/O芯片组24通信。HPDD 50可以存储一个全特征(full-featured)操作系统(OS)例如Windows XP、Windows 2000、Linux和基于MAC的操作系统，其由处理器25执行。
发明内容
一方面，本发明提供了一种处理设备，其包括一个主处理器，该主处理器以第一速度消耗功率并在计算机处于高功率模式时运行。该处理设备包括一个辅助处理器，该辅助处理器以低于第一速度的第二速度消耗功率并在计算机处于低功率模式时运行。
在其它特征中，所述主处理器是使用第一工艺制造的，所述辅助处理器是使用第二工艺制造的。第一工艺所涉及的特征尺寸小于第二工艺所涉及的特征尺寸。一个主图形处理器与所述主处理器通信并在计算机处于高功率模式时运行。主处理器和主图形处理器在计算机处于低功率模式时不运行。一个辅助图形处理器与所述辅助处理器通信并在低功率模式期间运行。
在其它特征中，主易失性存储器在高功率模式期间与主处理器通信，而在低功率模式期间与辅助处理器通信。主易失性存储器在高功率模式期间与主处理器通信，而辅助易失性存储器在低功率模式期间与辅助处理器通信。
在又一些其它特征中，主易失性存储器在高功率模式期间与主处理器通信。辅助易失性存储器嵌入辅助处理器内。处理芯片组在高功率模式期间与主处理器和主图形处理器通信，在低功率模式期间与辅助处理器和辅助图形处理器通信。I/O芯片组在低功率模式期间与辅助处理器和辅助图形处理器通信。
在另一些其它特征中，主处理器的晶体管以小于约20％的工作循环运行，而辅助处理器的晶体管以大于约80％的工作循环运行。主处理器的晶体管以小于约10％的工作循环运行，而辅助处理器的晶体管以约90％的工作循环运行。
在又一些其它特征中，主处理器在高功率模式期间执行全特征操作系统，而辅助处理器在低功率模式期间执行限制特征操作系统。
在其它特征中，低功率磁盘驱动器和/或闪存中的至少一个与辅助处理器通信并存储限制特征操作系统，该限制特征操作系统在低功率模式期间由辅助处理器执行。高功率磁盘驱动器与主处理器通信并存储全特征操作系统，该全特征操作系统在高功率模式期间由主处理器执行。一级高速缓存与主处理器相联。二级高速缓存与主处理器通信。
在其它特征中，处理设备采用的高速缓存层次结构包括用于HP非易失性存储器内数据的高功率(HP)非易失性存储器层、用于LP非易失性存储器内数据的低功率(LP)非易失性存储器层、易失性存储器层、用于二级高速缓存内数据的第二层、用于一级高速缓存内数据的第一层、和用于主处理器和/或辅助处理器中至少一个内的数据的CPU层。
在其它特征中，主易失性存储器与主处理器通信。易失性存储器层对应高功率模式期间主易失性存储器内的数据。辅助易失性存储器与辅助处理器通信。易失性存储器层对应低功率模式期间辅助易失性存储器内的数据。辅助易失性存储器嵌入辅助处理器内。易失性存储器层对应低功率模式期间嵌入式辅助易失性存储器内的数据。
在其它特征中，全特征操作系统和限制特征操作系统共享一种公共数据格式。
在其它特征中，HP非易失性存储器包括具有直径大于1.8”的盘片的高功率磁盘驱动器，而LP非易失性存储器包括闪存和/或低功率磁盘驱动器中的至少一个，其中低功率磁盘驱动器具有直径小于或等于1.8”的盘片。
另一方面，本发明还提供了一种运行于低功率模式和高功率模式下的计算机系统，其包括易失性存储器；非易失性存储器，其包括低功率磁盘驱动器和闪存中的至少一个；和一个包括虚拟存储器调节模块的操作系统，该虚拟存储器调节模块使能指定所述非易失性存储器的至少一部分用于页面文件，以增大所述计算机系统的虚拟存储器。
另一方面，本发明还提供了另一种具有高功率模式和低功率模式的处理设备，其包括一个第一非易失性存储器，其与所述处理设备通信，并存储第一操作系统，该第一操作系统在所述高功率模式期间由所述处理设备执行；和一个第二非易失性存储器，其与所述处理设备通信并存储第二操作系统，该第二操作系统在所述低功率模式期间由所述处理设备执行。
在其它特征中，所述处理设备进一步包括一个主处理设备，其与所述第一非易失性存储器通信，并在所述高功率模式期间执行所述第一操作系统；和一个辅助处理设备，其与所述第二非易失性存储器通信，并在所述低功率模式期间执行所述第二操作系统。所述第一操作系统是一个全特征操作系统，而所述第二操作系统是一个限制特征操作系统。
在其它特征中，所述处理设备进一步包括一个主图形处理设备，其在所述高功率模式期间支持全特征图形处理；和一个辅助图形处理设备，其在所述低功率模式期间支持限制特征图形处理。
在其它特征中，所述全特征操作系统和所述限制特征操作系统共享一个公共数据格式。
另一方面，本发明还提供了另一种处理设备，其包括一个处理器；
与所述处理器通信的低功率非易失性存储器；和与所述处理器通信的高功率非易失性存储器，其中所述处理设备利用一种高速缓存层次结构来管理数据，该高速缓存层次结构包括一个用于所述高功率非易失性存储器内数据的高功率(HP)非易失性存储器层和一个用于所述低功率非易失性存储器内数据的低功率(LP)非易失性存储器层，其中所述LP非易失性存储器层在所述高速缓存层次结构中的层次比所述HP非易失性存储器层的高。
在其它特征中，所述处理设备进一步包括与所述处理器相联的一级高速缓存、与所述处理器通信的易失性存储器、以及与所述处理器通信的二级高速缓存。所述高速缓存层次结构进一步包括一个易失性存储器层、一个用于所述二级高速缓存内数据的第二层、一个用于所述一级高速缓存内数据的第一层、以及一个用于所述处理器内数据的CPU层。
在其它特征中，所述HP非易失性存储器包括一个具有直径大于1.8”盘片的高功率磁盘驱动器。所述LP非易失性存储器包括闪存和/或低功率磁盘驱动器中的至少一个，其中该低功率磁盘驱动器具有一个直径小于或等于1.8”的盘片。
另一方面，本发明还提供了一种设备，其包括一个具有高功率模式和低功率模式的处理单元；一个第一操作系统，其在所述高功率模式期间由所述处理单元执行；和一个第二操作系统，其在所述低功率模式期间由所述处理单元执行。
在其它特征中，所述处理单元进一步包括一个主处理设备，其在所述高功率模式期间执行所述第一操作系统；和一个辅助处理设备，其在所述低功率模式期间执行所述第二操作系统。所述第一操作系统是一个全特征操作系统。所述第二操作系统是一个限制特征操作系统。所述处理单元进一步包括一个主图形处理设备，其在所述高功率模式期间支持全特征图形处理；和一个辅助图形处理设备，其在所述低功率模式期间支持限制特征图形处理。所述全特征操作系统和所述限制特征操作系统共享一个公共数据格式。
从下文的详细描述中可以看到本发明其它的应用领域。应该理解的是，本发明中用于阐述优选实施例的详细描述和特定实例仅用于阐释的目的，而非限制本发明的范围。
附图说明
根据详细的说明和附图，人们将会更加全面地理解本发明，其中：
图1A和图1B示出了根据现有技术的示例性计算机体系结构；
图2A示出了根据本发明的第一示例性计算机体系结构，其具有在高功率模式期间运行的主处理器、主图形处理器和主易失性存储器，以及与主处理器通信的辅助处理器和辅助图形处理器，辅助处理器和辅助图形处理器在低功率模式期间运行，并且在低功率模式期间利用主易失性存储器；
图2B示出了根据本发明的第二示例性计算机体系结构，其类似于图2A的体系结构并包括与辅助处理器和/或辅助图形处理器相连的辅助易失性存储器；
图2C示出了根据本发明的第三示例性计算机体系结构，其类似于图2A的体系结构并包括与辅助处理器和/或辅助图形处理器相连的嵌入式易失性存储器；
图3A示出了根据本发明的用于计算机的第四示例性体系结构，其具有在高功率模式期间运行的主处理器、主图形处理器和主易失性存储器，以及与处理芯片组通信的辅助处理器和辅助图形处理器，辅助处理器和辅助图形处理器在低功率模式期间运行并在低功率模式期间利用主易失性存储器；
图3B示出了根据本发明的第五示例性计算机体系结构，其类似于图3A的体系结构并包括与辅助处理器和/或辅助图形处理器相连的辅助易失性存储器；
图3C示出了根据本发明的第六示例性计算机体系结构，其类似于图3A的体系结构并包括与辅助处理器和/或辅助图形处理器相连的嵌入式易失性存储器；
图4A示出了根据本发明的用于计算机的第七示例性体系结构，其具有与I/O芯片组通信的辅助处理器和辅助图形处理器，辅助处理器和辅助图形处理器在低功率模式期间运行并在低功率模式期间利用主易失性存储器；
图4B示出了根据本发明的第八示例性计算机体系结构，其类似于图4A的体系结构并包括与辅助处理器和/或辅助图形处理器相连的辅助易失性存储器；
图4C示出了根据本发明的第九示例性计算机体系结构，其类似于图4A的体系结构并包括与辅助处理器和/或辅助图形处理器相连的嵌入式易失性存储器；和
图5示出了根据本发明的用于图2A-图4C的计算机体系结构的高速缓存的层次结构；
图6是驱动控制模块的功能框图，该控制模块包括最少使用块(least used block，LUB)，并管理低功率磁盘驱动器(LPDD)和高功率磁盘驱动器(HPDD)之间的数据存储和传输；
图7A的流程图示出了由图6的驱动控制模块执行的步骤；
图7B的流程图示出了由图6的驱动控制模块执行的替换步骤；
图7C和图7D的流程图示出了由图6的驱动控制模块执行的替换步骤；
图8A所示的高速缓存控制模块包括自适应存储控制模块，并控制LPDD和HPDD之间数据的存储和传输；
图8B所示的操作系统包括自适应存储控制模块，并控制LPDD和HPDD之间数据的存储和传输；
图8C所示的主机控制模块包括自适应存储控制模块，并控制LPDD和HPDD之间数据的存储和传输；
图9示出了由图8A-图8C的自适应存储控制模块执行的步骤；
图10的示例性表格示出一种用于确定在低功率模式期间一个程序或文件被使用概率的方法；
图11A示出了一个高速缓存控制模块，其包括磁盘驱动器功率减小模块；
图11B示出了一个操作系统，其包括磁盘驱动器功率减小模块；
图11C示出了一个主机控制模块，其包括磁盘驱动器功率减小模块；
图12示出了由图11A-图11C的磁盘驱动器功率减小模块执行的步骤；
图13示出了一个多磁盘驱动系统，其包括高功率磁盘驱动器(HPDD)和低功率磁盘驱动器(LPDD)；
图14-图17示出了图13的多磁盘驱动系统的其它示例性实施方式；
图18示出了采用低功率非易失性存储器例如闪存或低功率磁盘驱动器(LPDD)来增加计算机的虚拟存储器；
图19和图20示出了由所述操作系统执行的步骤以分配和使用图18的虚拟存储器；
图21是根据现有技术的一种独立磁盘冗余阵列(RAID)系统的功能框图；
图22A是根据本发明的一种示例性RAID系统的功能框图，该系统具有包括X个HPDD的磁盘阵列和包括Y个LPDD的磁盘阵列；
图22B是图22A的RAID系统的功能框图，其中X和Y都等于Z；
图23A是根据本发明的另一种示例性RAID系统的功能框图，该系统具有包括Y个LPDD的磁盘阵列，该磁盘阵列与包括X个HPDD的磁盘阵列通信；
图23B是图23A的RAID系统的功能框图，其中X和Y都等于Z；
图24A是根据本发明的又一种示例性RAID系统的功能框图，该系统包括X个HPDD的磁盘阵列，该磁盘阵列与包括Y个LPDD的磁盘阵列通信；
图24B是图24A的RAID系统的功能框图，其中X和Y都等于Z；
图25是根据现有技术的一种网络附加存储器(NAS)系统的功能框图；和
图26是根据本发明的一种网络附加存储器(NAS)系统的功能框图，该系统包括图22A、22B、23A、23B、24A和/或24B的RAID系统和/或根据图6-图17的多磁盘系统。
具体实施方式
下述对优选实施例的描述仅仅是示例性的，并无意限制本发明及其应用或用途。为清晰起见，附图中用相同的附图标记表示类似的部件。本文所用的术语“模块”指的是专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的、或组群的)和存储器、组合逻辑电路、和/或其它可以提供上述功能的合适部件。
本文所用的“数据处理设备”指的是包括处理器、存储器、和输入/输出接口的任何系统。示例性的处理设备包括但并不限于桌面计算机、膝上型计算机、个人媒体播放器、个人数字助理和笔记本计算机，除了这些还涉及其它类型的处理设备。本文所使用的术语“高功率模式”指的是处理设备的主处理器和/或主图形处理器的活动操作。术语“低功率模式”指的是，在辅助处理器和辅助图形处理器可运行时主处理器和/或主图形处理器的低功率睡眠模式、关闭模式和/或非响应模式。“关闭模式”指的是主处理器和辅助处理器都关闭时的情形。
术语“低功率磁盘驱动器”或LPDD指的是具有一个或多个直径小于或等于1.8”的盘片的磁盘驱动器和/或微驱动器。术语“高功率磁盘驱动器”或HPDD指的是具有一个或多个直径大于1.8”的盘片的硬盘驱动器。LPDD的存储能力和功耗通常都低于HPDD的存储能力和功耗。LPDD的转速也高于HPDD的转速。例如，LPDD可以获取10,000-20,000RPM(转/分)的转速。
根据本发明的计算机体系结构包括在高功率模式期间运行的主处理器、主图形处理器和主存储器(如结合图1A和图1B所述的那样)。辅助处理器和辅助图形处理器在低功率模式期间运行。辅助处理器和辅助图形处理器可以连接到计算机的各种部件，如下所述。在低功率模式期间主易失性存储器可以被辅助处理器和辅助图形处理器所用。或者，可以利用例如DRAM之类的辅助易失性存储器和/或诸如嵌入式DRAM之类的嵌入式辅助易失性存储器，如下所述。
主处理器和主图形处理器在高功率模式下运行时的功耗较高。主处理器和主图形处理器执行要求较大外部存储器的全特征操作系统(OS)。主处理器和主图形处理器支持包括复杂计算和高级图形的高性能运行。全特征操作系统可以是诸如Windows XP之类的基于windows的操作系统、基于Linux的操作系统以及基于MAC的操作系统等等。全特征操作系统存储在HPDD 15和/或50内。
在低功率模式期间辅助处理器和辅助图形处理器的功耗较低(比主处理器和主图形处理器的功耗低)。辅助处理器和辅助图形处理器执行一个要求较小外部存储器的限制特征操作系统(OS)。辅助处理器和辅助图形处理器也可使用与主处理器相同的操作系统。例如，可以使用全特征OS的缩减版本。辅助处理器和辅助图形处理器支持较低的性能运行、较低的计算速度和较不高级的图形。例如，限制特征OS可以是Windows CE或任何其它合适的限制特征OS。限制特征OS优选地存储在非易失性存储器内例如闪存和/或LPDD。在一个优选的实施例中，全特征操作系统和限制特征操作系统共享一个公共数据格式以降低复杂度。
主处理器和/或主图形处理器优选包括利用较小特征尺寸的制造工艺来实现的晶体管。在一种实施方式中，这些晶体管用先进CMOS制造工艺来实现。在主处理器和/或主图形处理器内实现的晶体管具有较高的备用泄漏(standby leakage)、较短的沟道，而且其尺寸被设计为用于高速情形。主处理器和主图形处理器优选地主要采用动态逻辑。换言之，它们不能关闭。这些晶体管转换的工作循环(duty cycle)低于约20％的，而且优选地小于约10％，虽然可以使用其它的工作循环。
相反，辅助处理器和/或辅助图形处理器优选地包括晶体管，实施这些晶体管所用的制造工艺的特征尺寸大于用于主处理器和/或主图形处理器的工艺特征尺寸。在一个实施方案中，这些晶体管用普通CMOS制造工艺来实施。在辅助处理器和/或辅助图形处理器内实施的晶体管具有较低的备用泄漏、较长的沟道，而且其尺寸适于低功率耗散。辅助处理器和辅助图形处理器优选地主要采用静态逻辑而不采用动态逻辑。这些晶体管以大于80％的工作循环转换，而且优选地，大于90％，虽然可以使用其它的工作循环。
当以高功率模式运行时，主处理器和主图形处理器的功耗较高。当以低功率模式运行时，辅助处理器和辅助图形处理器的功耗较低。然而，与高功率模式相比，计算机体系结构在低功率模式下只能支持较少的特征和运算以及较不复杂的图形。本领域技术人员可以理解的是，可以有很多方法来实现本发明的计算机体系结构。因此，技术人员能够理解下述结合图2A-图4C的体系结构仅是示例性的，而不是限制性的。
现在参考图2A，示出了第一种示例性的计算机体系结构60。主处理器6、易失性存储器9和主图形处理器11与接口8通信，并在高功率模式期间支持复杂的数据和图形处理。辅助处理器62和辅助图形处理器64与接口8通信，并在低功率模式期间支持较不复杂的数据和图形处理。可选的非易失性存储器65例如LPDD 66和/或闪存68与接口8通信，并在低功率和/或高功率模式期间提供低功率的非易失性数据存储。HPDD 15提供高功率/大容量的非易失性存储。非易失性存储器65和/或HPDD 15用于在低功率模式期间存储限制特征OS和/或其它数据和文件。
在这个实施例中，在运行于低功率模式时辅助处理器62和辅助图形处理器64采用了易失性存储器9(或主存储器)。因此，在低功率模式期间应该对至少部分接口8供电以支持与主存储器和/或在低功率模式期间被供电的元件间进行通信。例如，键盘13、定点设备14和主显示器16可以在低功率模式期间被供电和使用。在结合图2A-图4C描述的所有实施例中，也可以在低功率模式期间体提供和使用功率较小的辅助显示器(例如单色显示器)和/或辅助输入/输出设备。
现参考图2B，示出的第二种示例性计算机体系结构70类似于图2A所示的体系结构。在这个实施例中，辅助处理器62和辅助图形处理器64与辅助易失性存储器74和/或76通信。辅助易失性存储器74和76可以是DRAM或其它合适的存储器。在低功率模式期间，辅助处理器62和辅助图形处理器64分别使用辅助易失性存储器74和/或76，而不使用图2A所示的主易失性存储器9和/或与图2A所示的主易失性存储器9一起使用。
现在参考图2C，第三种示例性计算机体系结构80类似于图2A所示的体系结构。辅助处理器62和/或辅助图形处理器64分别包括嵌入式易失性存储器84和86。在低功率模式期间，辅助处理器62和辅助图形处理器64分别使用嵌入式易失性存储器84和/或86，而不使用主易失性存储器和/或与主易失性存储器一起使用。在一个实施例中，嵌入式易失性存储器84和86是嵌入式DRAM(eDRAM)，虽然可以使用其它类型的嵌入式易失性存储器。
现参考图3A，示出了根据本发明的第四种示例性计算机体系结构100。在高功率模式期间，主处理器25、主图像处理器26和主易失性存储器28与处理芯片组22通信并支持复杂的数据和图形处理。当计算机处于低功率模式时，辅助处理器104和辅助图形处理器108支持较不复杂的数据和图形处理。在这个实施例中，辅助处理器104和辅助图形处理器108以低功率模式运行时利用主易失性存储器28。因此，在低功率模式期间可以对处理芯片组22进行全部和/或部分供电以利于其间的通信。可以在低功率模式期间对HPDD50供电以提供高功率易失性存储器。低功率非易失性存储器109(LPDD 110和/或闪存112)连接到处理器芯片组22、I/O芯片组24或另一位置，并存储用于低功率模式的限制特征操作系统。
可以对处理芯片组22进行全部和/或部分供电以支持在低功率模式期间使用的HPDD 50、LPDD 110和/或其它部件的运行。例如，可以在低功率模式期间使用键盘和/或定点设备42以及主显示器。
现参考图3B，示出了类似于图3A所示体系结构的第五种计算机体系结构150。辅助易失性存储器154和158分别连接到辅助处理器104和/或辅助图形处理器108。在低功率模式期间，辅助处理器104和辅助图形处理器108分别使用辅助易失性存储器154和158，而不使用主易失性存储器28和/或与主易失性存储器28一起使用。如果需要，可以在低功率模式期间关闭处理芯片组22和主易失性存储器28。辅助易失性存储器154和158可以是DRAM或其它合适的存储器。
现参考图3C，示出了类似于图3A所示体系机构的第六种示例性计算机体系结构170。辅助处理器104和/或辅助图形处理器108分别包括嵌入式处理器174和176。在低功率模式期间，辅助处理器104和辅助图形处理器108分别使用嵌入式存储器174和176，而不使用主易失性存储器28和/或与主易失性存储器28一起使用。在一个实施例中，嵌入式易失性存储器174和176是嵌入式DRAM(eDRAM)，虽然可以使用其它类型的嵌入式存储器。
现参考图4A，示出了根据本发明的第七种示例性计算机体系结构190。在低功率模式期间，辅助处理器104和辅助图形处理器108与I/O芯片组24通信，并使用主易失性存储器28作为易失性存储器。在低功率模式期间保持对处理芯片组22进行全部和/或部分供电从而允许访问主易失性存储器28。
现参考图4B，示出了类似于图4A所示体系结构的第八种示例性计算机体系结构200。在低功率模式期间，辅助易失性存储器154和158分别连接到辅助处理器104和辅助图形处理器108，并被用来替代主易失性存储器28和/或与主易失性存储器28一起使用。在低功率模式期间，可以关闭处理芯片组22和主易失性存储器28。
现参考图4C，第九种示例性计算机体系结构210类似于图4A所示的体系结构。嵌入式易失性存储器174和176分别用于辅助处理器104和/或辅助图形处理器108，并可以联合和/或替代主易失性存储器28使用。在这个实施例中，在低功率模式期间可以关闭处理芯片组22和主易失性存储器28。
现参考图5，示出了一个用于图2A-图4C所示计算机体系结构的高速缓存层次结构250。HP非易失性存储器HPDD 50处于高速缓存层次结构250的最低层254。如果HPDD 50在低功率模式期间被禁能(disable)，就可以使用或不使用层254，如果HPDD 50在低功率模式期间被使能(enable)，那么层254将会被使用。LP非易失性存储器例如LPDD 110和/或闪存112处于高速缓存层次结构250的下一层258。外部易失性存储器例如主易失性存储器、辅助易失性存储器和/或辅助嵌入式存储器处于高速缓存层次结构250的下一层262，这取决于设置。二级或辅助高速缓存包括高速缓存层次结构250的下一层266。一级高速缓存是高速缓存层次结构250的下一层268。CPU(主CPU和/或辅助CPU)是高速缓存层次结构的最后一层270。主图形处理器和辅助图形处理器使用类似的层次结构。
根据本发明的计算机体系结构提供支持较不复杂的处理和图形的低功率模式。因此，计算机的功耗将会显著降低。对于膝上型的电脑应用而言，电池的寿命就会延长。
现参考图6，用于多磁盘驱动系统的驱动控制模块300或主机控制模块包括一个最少使用块(LUB)模块304、自适应存储模块306和/或LPDD维护模块308。驱动控制模块300部分地根据LUB的信息来控制诸如硬盘驱动器之类的高功率磁盘驱动器(HPDD)310和诸如微磁盘驱动器之类的低功率磁盘驱动器(LPDD)312之间的数据存储和传输。驱动控制模块300通过在高功率模式和低功率期间管理数据HPDD和LPDD间的数据存储和传输，来减小功耗。
最少使用块模块304一直跟踪LPDD 312内数据的最少使用块。在低功率模式期间，最少使用块模块304识别LPDD 312内数据(例如文件和/或程序)的最少使用块，以便在需要时可以将其替换。某些数据块或文件可以免受最少使用块监控，例如只与限制特征操作系统相关的文件、人工设置存储在LPDD 312内的数据块、和/或其它只在低功率模式期间运行的文件和程序。还可用其它的标准来选择将被改写的数据块，这将在后文描述。
在低功率模式期间，自适应存储模块306在一个数据存储请求期间会确定，在最少使用块之前写数据是否更可能被使用。在一个数据检索请求期间，自适应存储模块306也会确定读数据是否在低功率模式期间可能只被使用一次。在高功率模式期间和/或在下文将要描述的其它情况下，LPDD维护模块308将老化数据(aged data)从LPDD传送到HPDD。
现参考图7A，示出了由驱动控制模块300执行的步骤。控制过程开始于步骤320。在步骤324，驱动控制模块300确定是否有数据存储请求。如果步骤324为真，驱动控制模块300会在步骤328确定LPDD312上是否有足够的可用空间。如果没有足够的可用空间，驱动控制模块300会在步骤330对HPDD 310供电。在步骤334，驱动控制模块300将最少使用数据块传送到HPDD 310。在步骤336，驱动控制模块300确定LPDD 312上是否有足够的可用空间。如果没有足够的可用空间，控制过程回到步骤334。否则，驱动控制模块300继续进行步骤340，并关闭HPDD 310。在步骤344，待存储的数据(例如来自主机的数据)被传送到LPDD 312。
如果步骤324为假，驱动控制模块300继续进行步骤350，并确定是否有数据检索请求。如果没有数据检索请求，控制过程返回到步骤324。否则，控制过程继续进行步骤354，并确定该数据是否位于LPDD312内。如果步骤354为真，驱动控制模块300在步骤356从LPDD 312中检索出该数据，并继续进行步骤324。否则，驱动控制模块300在步骤360对HPDD 310供电。在步骤364，驱动控制模块300确定LPDD312上对于所请求的数据是否有足够的可用空间。如果没有足够的可用空间，驱动控制模块300在步骤366将最少使用数据块传送到HPDD310，并继续进行步骤364。如果步骤364为真，驱动控制模块300在步骤368将数据传送到LPDD 312，并从LPDD 312检索出数据。在步骤370，当完成了数据到LPDD 312的传送时，控制过程就关闭HPDD310。
现参考图7B，使用了类似于图7A所示的改进方法，该方法包括由自适应存储模块306执行的一个或多个自适应步骤。如果在步骤328中判断LPDD上没有足够的可用空间，控制过程在步骤372确定是否待存储数据可能在最少使用块(一个或多个)中的数据之前被使用，其中最少使用块是由最少使用块模块识别出的。如果步骤372为假，驱动控制模块300在步骤374将数据存储到HPDD上，而且控制过程继续进行步骤324。通过这种方式，节省了将最少使用块(或多个数据块)传送到LPDD所消耗的功率。如果步骤372为真，控制过程继续进行步骤330，如上面参照图7A所述。
在一个数据检索请求期间，如果步骤354为假，控制过程就继续进行步骤376并确定数据是否可能仅使用一次。如果步骤376为真，驱动控制模块300在步骤378从HPDD检索出该数据，并继续进行步骤324。通过这种方式，节省了将数据传送到LPDD所消耗的功率。如果步骤376为假，控制过程继续进行步骤360。可以理解的是，如果该数据可能仅使用一次，就不需要将数据转移到LPDD。然而，HPDD的功耗是不可避免的。
现参考图7C，在低功率运行期间也可以执行一个更简化的控制过程。(使用LPDD维护模块308)也可以在高功率和/或低功率模式期间执行维护步骤。在步骤328，如果LPDD上有足够的可用空间，在步骤344将数据传送到LPDD，而且控制过程返回到步骤324。否则，如果步骤328为假，在步骤380将数据存储到HPDD，而且控制过程返回到步骤324。可以理解的是，图7C所示的方法在LPDD的容量够用时用LPDD，在LPDD的容量不够用时用HPDD。本领域普通技术人员应该理解的是，可以利用图7A-图7D中步骤的组合从而采用混合方法。
在图7D中，当返回到高功率模式时和/或在其它的时候，由驱动控制模块300执行维护步骤以删除LPDD上存储的未使用的或很少使用的文件。这种维护步骤也可以在低功率模式下执行、在使用期间周期性地执行、在某个事件(例如磁盘占满事件)出现时执行、和/或在其它情形下执行。控制过程从步骤390开始。在步骤392，控制过程确定是否在使用高功率模式。如果没有使用高功率模式，控制过程返回到步骤7D。如果步骤392为真，控制模块在394步骤确定最后的模式是否是低功率模式。如果不是低功率模式，控制模块返回到步骤392。如果步骤394为真，控制过程在步骤396执行维护工作，例如将老化或很少使用的文件从LPDD转移到HPDD。对于哪些文件将来可能会使用，也可以作出自适应决判，例如使用上面所述的标准或下面结合图8A-图10所述的标准。
现参考图8A和图8B，示出了存储控制系统400-1、400-2、400-3。在图8A中，存储控制系统400-1包括一个具有自适应存储控制模块414的高速缓存控制模块410。自适应存储控制模块414监控文件和/或程序的使用以确定它们是否可能在低功率模式或高功率模式下使用。高速缓存控制模块410与一个或多个数据总线416通信，数据总线416又与易失性存储器422通信，例如一级高速缓存、二级高速缓存、易失性RAM例如DRAM和/或其它易失性电子数据存储器。总线416也与低功率非易失性存储器424(例如闪存和/或LPDD)和/或高功率非易失性存储器426例如HPDD 426通信。在图8B中，所示的全特征和/或限制特征操作系统430包括自适应存储控制模块414。合适的接口和/或控制器(未示出)位于数据总线与HPDD和/或LPDD之间。
在图8C中，主机控制模块440包括自适应存储控制模块414。主机控制模块440与LPDD 424’和硬盘驱动器426’通信。主机控制模块440可以是驱动控制模块、集成电路设备(IDE)、ATA、串行ATA(SATA)或其它控制器。
现参考图9，示出了图8A-图8C中存储控制系统执行的步骤。在图9中，控制过程开始于步骤460。在步骤462，控制过程确定是否有将数据存储到非易失性存储器的请求。如果没有，控制过程返回到步骤462。否则，自适应存储控制模块414在步骤464确定数据是否可能在低功率模式下使用。如果步骤464为假，在步骤468将数据存储到HPDD中。如果步骤464为真，在步骤474将数据存储到非易失性存储器444。
现参考图10，示出了一种确定数据块是否可能在低功率模式下使用的方法。表490包括数据块描述符域或字段(field)492、低功率计数域(LP_Ctr)493、高功率计数域(HP_Ctr)494、尺寸域(Size)495、最后使用域(LastUse)496和/或人工超控域(Manual)497。当一个特定的程序或文件在低功率或高功率模式下使用时，计数域493和/或494就递增。当要求将该程序或文件的数据存储到非易失性存储器时，就访问表492。阈值百分比和/或计数值可以用于评价。例如，如果在低功率模式下一个文件或程序的使用大于80％的时间，该文件就可以存储在低功率非易失性存储器(例如，闪存和/或微驱动器)中。如果没有达到阈值，该程序和文件就存储在高功率非易失性存储器中。
可以理解的是，这些计数器可以周期性地重置、在预定次数的采样后重置(换言之提供滚动窗口)、和/或应用任何其它的标准来重置。另外，可以根据尺寸域495对可能性进行加权、或修正、和/或替换。换言之，随着文件尺寸的增加，因为LPDD容量有限，所要求的阈值可以增大。
还可以根据由最后使用域496记录的自文件最后使用后距现在的时间，来对使用判决的可能性进行进一步修正。可以使用阈值日期和/或可以使用自最后使用后距现在的时间来作为可能性确定的一个因子。虽然图10示出了一个表格，但其中所用的一个或多个域可以存储在其它位置和/或其它的数据结构中。可以对两个或更多个域使用一种算法和/或加权采样。
使用人工超控域497允许使用者和/或操作系统能够人工超越使用可能性确定。例如，人工超控域可以使得L状态用于在LPDD中的缺省存储、H状态用于在HPDD中的缺省存储、和/或A状态用于自动存储判决(如上述)。可以定义其它的人工超控分类。除了上述的标准，可以使用在LPDD中运行的计算机当前功率电平来调节判决。普通技术人员可以理解的是，其它用于确定文件或程序在高功率或低功率模式下使用可能性的方法也落入本发明的原理内。
现参考图11A和11B，示出了驱动器功率减小系统500-1、500-2和500-3(总称500)。驱动器功率减小系统500周期性地或以其它根据向低功率非易失性存储器突发一个较大的顺序存取文件(例如但不限于音频和/或视频文件)的区段。在图11A中，驱动器功率减小系统500-1包括一个具有驱动器功率减小控制模块522的高速缓存控制模块520。高速缓存控制模块520与一个或多个数据总线526通信，数据总线526又与易失性存储器530通信，例如一级高速缓存、二级高速缓存、易失性RAM例如DRAM、和/或其它易失性电子数据存储器。在图11B中，驱动器功率减小系统500-2包括一个具有驱动器功率减小控制模块522的全特征和/或限制特征操作系统542。合适的接口和/或控制器(未示出)位于数据总线与HPDD和/或LPDD之间。
在图11C中，驱动器功率减小系统500-3包括一个具有自适应存储控制模块522的主机控制模块560。主机控制模块560与一个或多个数据总线564通信，数据总线564与LPDD534’和硬盘驱动器538’通信。主机控制模块560可以是驱动控制模块、集成电路设备(IDE)、ATA、串行ATA(SATA)和/或其它控制器或接口。
现参考图12，示出了图11A-图11C中驱动器功率减小系统500执行的步骤。控制过程从步骤582开始。在步骤584，控制过程确定是否系统处于低功率模式。如果不是，控制过程返回步骤584。如果步骤584为真，控制过程继续进行步骤586，在步骤586控制过程确定是否存在来自HPDD的大数据块的存取请求。如果不是，控制过程返回到步骤584。如果步骤586为真，控制过程继续进行步骤590并确定是否该数据块是顺序存取的。如果不是，控制过程返回584。如果步骤590为真，控制过程继续进行步骤594并确定重放(playback)长度。在步骤598，对于从高功率非易失性存储器到低功率非易失性存储器的数据传送，控制过程确定突发周期和频率。
在一个实施方案中，对突发周期和频率进行优化以降低功率消耗。优选地，突发周期和频率基于HPDD和/或LPDD的转读时间(spin-uptime)、非易失性存储器的容量、重放速度、HPDD和/或LPDD的转读和稳态功耗和/或顺序数据块的重放长度。
例如，高功率非易失性存储器是HPDD，其运行时功耗为1-2W，转读时间为4-10秒，容量通常大于20Gb。低功率非易失性存储器是微驱动器，其运行时功耗为0.3-0.5W，转读时间为1-3秒，容量为1-6Gb。可以理解的是，对于其它的实施方案，上述的性能值和/或容量会有所变化。HPDD向微驱动器传送数据的速度可为1Gb/s。重放速度可以是10Mb/s(例如对于视频文件)。可以理解的是，HPDD的突发周期和传送速度的乘积不应该超过微驱动器的容量。两次突发的时间间隔应该大于转读时间与突发周期的和。在这些参数的范围内，系统的功耗可以被优化。在低功率模式时，如果运行HPDD来播放一个整部视频例如一部电影，将会消耗相当大的功率。利用上述的方法，有选择地将数据以多个按固定间隔分开的突发区段从HPDD以非常高的速度(例如重放速度的100倍)传送到LPDD，功耗就会显著降低，然后可以关闭HPDD。可以轻易地节省超过50％的功率。
现参考图13，所示的根据本发明的多磁盘驱动系统640包括驱动控制模块650和一个或多个HPDD 644和一个或多个LPDD 648。驱动控制模块650通过主机控制模块651与处理设备通信。对于主机而言，多磁盘驱动系统640就像运行一个整体式磁盘驱动器那样高效地运行HPDD 644和LPDD 648，从而降低复杂度、改进性能、并减小功率消耗，这将在后文详述。主机控制模块651可以是IDE、ATA、SATA和/或其它的控制模块或接口。
现参考图14，在一个实施方案中，驱动控制模块650包括硬磁盘控制器(HDC)653，用来控制LPDD和/或HPDD中的一个或两个。缓冲器656储存与控制HPDD和/或LPDD相关的数据，而且/或者通过优化数据块长度积极地缓冲传向/来自HPDD和/或LPDD的数据以提高数据传送速度。处理器657执行与HPDD和/或LPDD相关的处理。
HPDD648包括一个或多个盘片652，盘片具有存储磁场的磁层。盘片652由主轴电机(spindle motor)转动，在附图标记654处机示意性地表示了主轴电标。在读/写操作期间，主轴电机654通常以固定的速率转动盘片652。一个或多个读/写臂(read/write arm)658相对于盘片652移动以读和/或写传向/来自盘片652的数据。因为HPDD 648的盘片比LPDD的盘片大，因此主轴电机654需要更大的功率来使HPDD转读并使HPDD保持一定的速率。通常，HPDD的转读时间也较长。
读/写设备659邻近读/写臂658的远端设置。读/写设备659包括写元件例如产生磁场的电感器。读/写设备659也包括对盘片652上的磁场进行感应的读元件(例如磁阻(MR)元件)。前置放大器(preamp)电路660放大模拟读/写信号。
读数据时，前置放大器电路660将来自读元件的低电平(low level)信号进行放大，并将放大信号输出到读/写通道设备。写数据时，所产生的写电流流经读/写设备659的写元件，并且被切换或转换以产生具有正极性或负极性的磁场。正极性或负极性由盘片652存储，从而可以用来表示数据。LPDD 644也包括一个或多个盘片662、主轴电机664、一个或多个读/写臂668、读/写设备669以及前置放大器电路670。
HDC 653与主机控制模块651通信，并与第一主轴/音圈电机(voicecoil motor(VCM))驱动器672、第一读/写通道电路674、第二主轴/VCM驱动器676和第二读/写通道电路678通信。主机控制模块651和驱动控制模块650可以通过单片系统(system on chip，SOC)684来实施。可以理解的是，主轴VCM驱动器672和676和/或读/写通道电路674和678可以组合起来。主轴/VCM驱动器672和676控制主轴电机654和664，主轴电机654和664分别使盘片652和662转动。主轴/VCM驱动器672和676也产生控制信号以分别对读/写臂658和668进行定位，例如用音圈致动器、步进电机或任何其它合适的致动器进行定位。
现参考图15-图17，示出了多磁盘驱动系统的其它变型。在图15中，驱动控制模块650可以包括直接接口680以提供到一个或多个LPDD 682的外部连接。在一种实施方案中，直接接口是外围组件互连(PCI)总线、PCI特快(PCI Express，PCIX)总线和/或任何其它合适的总线或接口。
在图16中，主机控制模块651与LPDD 644和HPDD 648通信。低功率驱动控制模块650LP和高功率磁盘驱动控制模块650HP与主机控制模块直接通信。LP和/或HP驱动控制模块中的零个、一个或两个都可以实施成SOC。
在图17中，所示的示例性LPDD 682包括接口690，该接口支持与直接接口680的通信。如上所述，接口680和690可以是外围组件互连(PCI)总线、PCI特快(PCIX)总线和/或任何其它合适的总线或接口。LPDD 682包括HDC692、缓冲器694和/或处理器696。如上所述，LPDD 682也包括主轴/VCM驱动器676、读/写通道电路678、盘片662、主轴电机665、读/写臂668、读元件669和前置放大器670。或者，HDC 653、缓冲器656和处理器658可以组合起来并为两个驱动器所用。同样，可选地主轴/VCM驱动器和读通道电路可以组合起来。在图13-图17的实施例中，对LPDD的积极缓冲可以用来改进性能。例如，缓冲器可以用来优化数据块长度以获得主机数据总线上的最佳速率。
在常规的计算机系统中，页面文件是HPDD或HP非易失性存储器上的隐藏文件，其被操作系统用于保存未装入计算机易失性存储器的部分程序和/或文件。页面文件和物理存储器即RAM定义了计算机的虚拟存储器。操作系统将数据从页面文件传送到所需的存储器，并从易失性存储器返回数据到页面文件从而为新数据腾出空间。页面文件也称为交换文件。
现参考图18-图20，本发明利用LP非易失性存储器例如LPDD和/或闪存以增大计算机系统的虚拟存储器。在图18中，操作系统700允许用户定义虚拟存储器702。在运行期间，操作系统700通过一个或多个总线704来寻址虚拟存储器702。虚拟存储器702包括易失性存储器708和LP非易失性存储器710例如闪存和/或LPDD。
现参考图19，操作系统允许用户分配部分或全部的LP非易失性存储器710作为分页存储器以增大虚拟存储器。在步骤720，控制过程开始。在步骤724，操作系统确定是否要求额外的分页存储器。如果没有要求，控制过程返回到步骤724。否则，操作系统在步骤728分配部分LP非易失性存储器为页面文件使用从而增大虚拟存储器。
在图20中，操作系统利用额外的LP非易失性存储器作为分页存储器。控制过程从步骤740开始。在步骤744，控制过程确定操作系统是否要求数据写入操作。如果步骤744为真，控制过程继续进行步骤748并确定是否超过易失性存储器的容量。如果没有超过，在步骤750易失性存储器用于写操作。如果步骤748为真，数据在步骤754被存储在LP非易失性存储器内的页面文件中。如果步骤744为假，控制过程继续进行步骤760并确定是否要求数据读出。如果步骤760为假，控制过程返回步骤744。否则，控制过程在步骤764确定该地址是否对应RAM地址。如果步骤764为真，控制过程在步骤766读出从易失性存储器读出数据并继续进行步骤744。如果步骤764为假，控制过程在步骤770从LP非易失性存储器内的页面文件中读出数据，然后控制过程继续进行步骤744。
可以理解的是，与采用HPDD的系统相比，采用LP非易失性存储器例如闪存和/或LPDD增加虚拟存储器的容量可以改进计算机的性能。另外，与将HPDD用于页面文件的系统相比，功耗较低。HPDD因为其增大的尺寸需要额外的转读时间，这与闪存(无转读等待时间)和/或LPDD(转读时间较短且功耗较低)相比增加了数据存取时间。
现参考图21，所示的独立磁盘冗余阵列(RAID)系统800包括与磁盘阵列808通信的一个或多个服务器和/或客户机804。所述一个或多个服务器和/或客户机804包括磁盘阵列控制器812和/或阵列管理模块814。磁盘阵列控制器812和/或阵列管理模块814接收数据，并对传向磁盘阵列808的数据进行地址逻辑到物理地址的映射。磁盘阵列通常包括多个HPDD 816。
多个HPDD 816提供故障容差(冗余度)和/或提高的数据存取速度。RAID系统800提供了一种访问多个独立HPDD的方法，如同磁盘阵列808是一个大的硬盘驱动器。磁盘阵列808可以共同地提供数百Gb到数十甚至数百Tb的数据存储。以多种方式将数据存储在多个HPDD 816上可以降低一个驱动器失效时丢失所有数据的风险并改善了数据存取时间。
在HPDD 816上存储数据的方法通常称为RAID级。有多种RAID级，包括RAID级0即磁盘条带化。在RAID级0系统中，跨越多个驱动器将数据以数据块的形式写入，使得一个驱动器写入或读出数据块同时下一个驱动器查找下一个数据块。磁盘条带化的优点包括较高的存取速度和对阵列容量的充分利用。缺点就是没有故障容差。如果一个驱动器失效，阵列的全部内容都不可访问。
RAID级1即磁盘镜像通过对每个驱动器二次读写来提供冗余。如果一个驱动器失效，但另一个驱动器包含有数据的精确复制，且RAID系统切换从而使用在用户可存取性方面未失效的镜像驱动器。缺点包括在数据存取速度方面没有改进，并且由于所需驱动器数目的增加(2N)使费用较高。然而，RAID级1对数据提供了最好的保护，因为当HPDD中的一个失效时，阵列管理软件可以简单地将所有的应用请求转向剩余的HPDD。
RAID级3跨越多个驱动器使数据条带化并具有额外的专用于奇偶校验的驱动器，从而能够进行错误校正/恢复。RAID级5提供了条带化和奇偶校验以进行错误校正/恢复。在RAID级5中，奇偶校验块分布在阵列的各个磁盘中，从而在驱动器间提供了更加平衡的存取负载。如果一个驱动器失效，奇偶校验信息用于恢复数据。缺点是较慢的写周期(对于每个写入的块需要2次读出和2次写入)。阵列容量为N-1，要求最少3个驱动器。
RAID级0+1包括条带化和镜像但没有奇偶校验。优点是快速数据存取(同RAID级0)和单驱动器故障容差(同RAID级1)。RAID级0+1仍需要两倍的磁盘数(同RAID级1)。可以理解的是，可以有其它的RAID级和/或方法来存储阵列808上的数据。
现参考图22A和图22B，根据本发明的RAID系统834-1包括具有X个HPDD的磁盘阵列836和具有Y个LPDD的磁盘阵列838。一个或多个客户机和/或服务器840包括磁盘阵列控制器842和/或阵列管理模块844。虽然示出了分离的设备842和844，但如果需要的话这些设备可以集成起来。可以理解的是，X大于或等于2，而Y大于或等于1。X可以大于Y、小于Y和/或等于Y。例如，在图22B所示的RAID系统834-1’中X＝Y＝Z。
现参考图23A、23B、24A和24B，示出了RAID系统834-2和834-3。在图23A中，LPDD磁盘阵列838与服务器/客户机840通信，HPDD磁盘阵列836与LPDD磁盘阵列838通信。RAID系统834-2可以包括管理旁通路径从而可以选择性地绕开LPDD磁盘阵列838。可以理解的是，X大于或等于2，而Y大于或等于1。X可以大于Y、小于Y和/或等于Y。例如，在图23B所示的RAID系统834-2’中X＝Y＝Z。在图24A中，HPDD磁盘阵列836与服务器/客户机840通信，LPDD磁盘阵列838与HPDD磁盘阵列836通信。RAID系统834-2可以包括由虚线846所示的管理旁通路径从而可以选择性地绕开LPDD磁盘阵列838。可以理解的是，X大于或等于2，而Y大于或等于1。X可以大于Y、小于Y和/或等于Y。例如，在图24B所示的RAID系统834-3’中X＝Y＝Z。图23A-图24B所采用的策略可以包括直写和/或回写。
阵列管理模块844和/或磁盘控制器842利用LPDD磁盘阵列838来降低HPDD磁盘阵列836的功率消耗。通常，图21中常规RAID系统的HPDD磁盘阵列808在运行期间一直保持开通以支持所需的数据存取时间。可以理解的是，HPDD磁盘阵列808的功耗较大。而且，因为大量的数据存储在HPDD磁盘阵列808中，所以通常HPDD的盘片尽可能地大，从而需要负载量更高的主轴电机，并且由于读/写臂平均移动得更远就增加了数据存取时间。
根据本发明，上述结合图6-图17所述的技术可以选择性地实施在图22B所示的RAID系统834中以降低功耗和数据存取时间。虽然在图22A和图23A-图24B中没有示出，根据本发明的其它RAID系统也可以使用这些技术。换言之，图6和图7A-图7D所述的LUB模块304、自适应存储模块306和/或LPDD维护模块可以选择性地实施在磁盘阵列控制器842和/或阵列管理控制器844中，以选择性地在LPDD磁盘阵列838上存储数据从而降低功耗和数据存取时间。图8A-图8C、图9和图10所述的自适应存储控制模块414也可以选择性地实施在磁盘阵列控制器842和/或阵列管理控制器844中，以降低功耗和数据存取时间。图11A-图11C和图12所述的驱动器功率减小模块522也可以实施在磁盘阵列控制器842和/或阵列管理控制器844中，以降低功耗和数据存取时间。另外，图13-图17所示的多驱动器系统和/或直接接口可以与一个或多个HPDD一起实施在HPDD磁盘阵列836中，以增加功能性并降低功耗和存取时间。
现参考图25，所示的根据现有技术的一种网络连接存储器(NAS)系统850包括存储设备854、存储请求器858、文件服务器862和通信系统866。存储设备854通常包括磁盘驱动器、RAID系统、磁带驱动器、磁带库、光驱动器、自动电唱机和任何其它被共享的存储设备。存储设备854，优选地但不是必需地，为面向对象的设备。存储设备854可以包括I/O接口以便通过请求器858进行数据存储和检索。请求器858通常包括服务器和/或客户机，该服务器和/或客户机共享和/或直接访问存储设备854。
文件服务器862执行管理和安全功能例如请求验证和资源定位。存储设备854根据文件服务器862来指导管理，而请求器858就被免除了存储管理功能从而由文件服务器862来执行该项职责。在较小的系统中，可以不需要专用的文件服务器。在这种情况下，请求器可以担当起监视NAS系统850运行的职责。这样，所示的文件服务器862和请求器858分别包括管理模块870和872，虽然可以是两者中的一个或另一个和/或两个都配有管理模块。通信系统866是物理结构，通过该系统NAS系统850的部件可以通信。它优选地具有网络和信道的特性，即，能把网络内的所有部件连接起来，又具有信道中通常具有的短等待时间。
如果NAS系统850被加电，存储设备854要向彼此或向一个公共参考点标识自己，其中公共参考点例如文件服务器862、一个或多个请求器858和/或通信系统866。通信系统866通常提供在此使用的网络管理技术，通过连上与通信系统相连的媒体就可以使用这些技术。存储设备854和请求器858登录到该媒体上。想确定运行配置的任何部件可以使用媒体服务来识别所有其它的部件。通过文件服务器862，请求器858可以得知它们可以使用的存储设备854的存在，而存储设备854在需要定位另一个设备或调用类似管理服务备份时可以知道到什么地方去找。同样地，文件服务器862可以从媒体服务中得知存储设备854的存在。根据某个特定安装的安全度，请求器可以被拒绝使用某些设备。通过可访问的存储设备组，它就可以识别文件、数据库和可用的剩余空间。
同时，每个NAS部件可以向文件服务器862识别任何它想要得知的具体细节。任何设备层服务属性都可以一次传递到文件服务器862，所有其它部件都可以从文件服务器获知这些属性。例如，请求器可以希望被通知启动后另外的存储器的加入，当请求器登录到文件服务器862上时就可以通过属性组触发这个事件。不管什么时候向该配置加入新的存储设备，文件服务器862可以自动地这样做，包括传递重要的特征信息，例如它是RAID 5、镜像的等等。
如果请求器必须打开一个文件，它可以能直接到存储设备854或它可以必须到文件服务器获得许可和位置信息。文件服务器854对存储设备的使用控制到何种程度是安装的安全要求的功能。
现参考图26，根据本发明的一种网络连接存储器(NAS)系统900包括存储设备904、请求器908、文件服务器912和通信系统916。存储设备904包括以上图6-图19所述的RAID系统834和/或多磁盘驱动系统930。存储设备904也可以包括磁盘驱动器、RAID系统、磁带驱动器、磁带库、光驱动器、自动电唱机和/或上面所述的被共享的任何其它存储设备。可以理解的是，利用改进的RAID系统和/或多磁盘驱动系统930可以降低NAS系统900的功耗和数据存取时间。
根据以上描述，本领域普通技术人员可以理解的是，本发明宽广的原理可以实施成各种形式。因此，虽然结合了特定的实施例来描述本发明，但本发明的真正范围并不应该被限制于此，因为通过对附图、说明书和所附权利要求的研究，其它变化对于普通技术人员而言是显而易见的。

Claims (19)

1.一种处理设备，其包括：
一个主处理器，其以第一速度消耗功率，并在计算机处于高功率模式时运行；和
一个辅助处理器，其以低于所述第一速度的第二速度消耗功率，并在所述计算机处于低功率模式时运行。
2.根据权利要求1所述的处理设备，其中所述主处理器是使用第一工艺制造的，所述辅助处理器是使用第二工艺制造的，所述第一工艺所涉及的特征尺寸小于所述第二工艺所涉及的特征尺寸。
3.根据权利要求1所述的处理设备，进一步包括：
一个主图形处理器，其与所述主处理器通信，并在所述计算机处于所述高功率模式时运行，其中所述主处理器和所述主图形处理器在所述计算机处于所述低功率模式时不运行；和
一个辅助图形处理器，其与所述辅助处理器通信并在所述低功率模式期间运行。
4.根据权利要求1所述的处理设备，进一步包括主易失性存储器，其在所述高功率模式期间与所述主处理器通信，而在所述低功率模式期间与所述辅助处理器通信。
5.根据权利要求1所述的处理设备，进一步包括：
主易失性存储器，其在所述高功率模式期间与所述主处理器通信；和
辅助易失性存储器，其在所述低功率模式期间与所述辅助处理器通信。
6.根据权利要求1所述的处理设备，进一步包括：
主易失性存储器，其在所述高功率模式期间与所述主处理器通信；和
辅助易失性存储器，其嵌入在所述辅助处理器内。
7.根据权利要求1所述的处理设备，其中所述主处理器的晶体管以小于约20％的工作循环运行，而所述辅助处理器的晶体管以大于约80％的工作循环运行。
8.根据权利要求1所述的处理设备，其中所述主处理器在所述高功率模式期间执行一个全特征操作系统，而所述辅助处理器在所述低功率模式期间执行一个限制特征操作系统。
9.根据权利要求1所述的处理设备，进一步包括：
低功率(LP)非易失性存储器，其与所述辅助处理器通信并存储一个限制特征操作系统，该限制特征操作系统在所述低功率模式期间由所述辅助处理器执行；和
高功率(HP)非易失性存储器，其与所述主处理器通信并存储一个全特征操作系统，该全特征操作系统在所述高功率模式期间由所述主处理器执行。
10.根据权利要求9所述的处理设备，进一步包括：
一级高速缓存，其与所述主处理器相连；和
二级高速缓存，其与所述主处理器通信。
11.根据权利要求10所述的处理设备，其中所述处理设备采用的高速缓存层次结构包括：
一个高功率(HP)非易失性存储器层，其用于所述HP非易失性存储器内的数据；
一个低功率(LP)非易失性存储器层，其用于所述LP非易失性存储器内的数据；
一个易失性存储器层；
一个第二层，其用于所述二级高速缓存内的数据；
一个第一层，其用于所述一级高速缓存内的数据；和
一个CPU层，其用于所述主处理器和/或所述辅助处理器中至少一个之内的数据。
12.根据权利要求11所述的处理设备，进一步包括主易失性存储器，其与所述主处理器通信，其中所述易失性存储器层对应所述高功率模式期间所述主易失性存储器内的数据。
13.根据权利要求12所述的处理设备，进一步包括辅助易失性存储器，其与所述辅助处理器通信，其中所述易失性存储器层对应所述低功率模式期间所述辅助易失性存储器内的数据。
14.根据权利要求12所述的处理设备，进一步包括嵌入式辅助易失性存储器，其嵌入所述辅助处理器内，其中所述易失性存储器层对应所述低功率模式期间所述嵌入式辅助易失性存储器内的数据。
15.根据权利要求8所述的处理设备，其中所述全特征操作系统和所述限制特征操作系统共享一个公共数据格式。
16.根据权利要求1所述的处理设备，其中所述主处理器是一个主图形处理器，所述辅助处理器是一个辅助图形处理器，而且进一步包括一个主数据处理器，其与所述主图形处理器通信并在所述计算机处于所述高功率模式时运行，其中在所述计算机处于所述低功率模式时不对所述主数据处理器和所述主图形处理器供电。
17.根据权利要求16所述的处理设备，进一步包括一个第二数据处理器，其与所述辅助图形处理器通信并在所述低功率模式期间运行。
18.根据权利要求11所述的处理设备，其中所述HP非易失性存储器包括一个具有直径大于1.8”盘片的HP磁盘驱动器，而所述LP非易失性存储器包括闪存和/或低功率磁盘驱动器中的至少一个，其中该低功率磁盘驱动器具有直径小于或等于1.8”的盘片。
19.一种运行于低功率模式和高功率模式下的计算机系统，其包括：
易失性存储器；
非易失性存储器，其包括低功率磁盘驱动器和闪存中的至少一个；和
一个包括虚拟存储器调节模块的操作系统，该虚拟存储器调节模块使能指定所述非易失性存储器的至少一部分用于页面文件，以增大所述计算机系统的虚拟存储器。
CN2005100718484A 2004-06-10 2005-05-20 具有高功率和低功率处理器的处理设备 Active CN1707400B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/865,732 US7730335B2 (en) 2004-06-10 2004-06-10 Low power computer with main and auxiliary processors
US10/865,732 2004-06-10

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN2005100732231A Division CN1866161B (zh) 2004-06-10 2005-05-20 具有高功率和低功率模式的处理设备
CN2005100732246A Division CN1866162B (zh) 2004-06-10 2005-05-20 具有高功率和低功率存储器的计算设备

Publications (2)

Publication Number Publication Date
CN1707400A true CN1707400A (zh) 2005-12-14
CN1707400B CN1707400B (zh) 2010-05-05

Family

ID=34936771

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2005100718484A Active CN1707400B (zh) 2004-06-10 2005-05-20 具有高功率和低功率处理器的处理设备
CN2005100732246A Active CN1866162B (zh) 2004-06-10 2005-05-20 具有高功率和低功率存储器的计算设备
CN2005100732231A Active CN1866161B (zh) 2004-06-10 2005-05-20 具有高功率和低功率模式的处理设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN2005100732246A Active CN1866162B (zh) 2004-06-10 2005-05-20 具有高功率和低功率存储器的计算设备
CN2005100732231A Active CN1866161B (zh) 2004-06-10 2005-05-20 具有高功率和低功率模式的处理设备

Country Status (5)

Country Link
US (5) US7730335B2 (zh)
EP (3) EP1605361B1 (zh)
JP (3) JP4621540B2 (zh)
CN (3) CN1707400B (zh)
TW (3) TWI390444B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281639B (zh) * 2008-05-30 2010-06-09 华硕电脑股份有限公司 控制图形处理器操作模式的方法及图形处理器
CN102063405A (zh) * 2009-11-16 2011-05-18 国际商业机器公司 多处理器计算机系统及操作方法
CN103988190A (zh) * 2011-12-16 2014-08-13 英特尔公司 用于通过外部显示-数据i/o端口来扩展图形处理的方法、设备及系统
CN104142729A (zh) * 2014-08-11 2014-11-12 联想(北京)有限公司 一种处理器的控制方法、装置和电子设备
CN106406493A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 能降低功耗的电子装置及降低电子装置功耗的方法
CN106774800A (zh) * 2016-12-09 2017-05-31 北京小米移动软件有限公司 低电量提示方法和终端

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003901454A0 (en) * 2003-03-28 2003-04-10 Secure Systems Limited Security system and method for computer operating systems
US7702848B2 (en) * 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US20070094444A1 (en) * 2004-06-10 2007-04-26 Sehat Sutardja System with high power and low power processors and thread transfer
US7634615B2 (en) * 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US7788427B1 (en) 2005-05-05 2010-08-31 Marvell International Ltd. Flash memory interface for disk drive
US7617359B2 (en) * 2004-06-10 2009-11-10 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US20070083785A1 (en) * 2004-06-10 2007-04-12 Sehat Sutardja System with high power and low power processors and thread transfer
US7721118B1 (en) * 2004-09-27 2010-05-18 Nvidia Corporation Optimizing power and performance for multi-processor graphics processing
US7576745B1 (en) 2004-11-17 2009-08-18 Nvidia Corporation Connecting graphics adapters
US8066515B2 (en) * 2004-11-17 2011-11-29 Nvidia Corporation Multiple graphics adapter connection systems
US7477256B1 (en) 2004-11-17 2009-01-13 Nvidia Corporation Connecting graphics adapters for scalable performance
US8134568B1 (en) 2004-12-15 2012-03-13 Nvidia Corporation Frame buffer region redirection for multiple graphics adapters
US8212831B1 (en) 2004-12-15 2012-07-03 Nvidia Corporation Broadcast aperture remapping for multiple graphics adapters
US7372465B1 (en) 2004-12-17 2008-05-13 Nvidia Corporation Scalable graphics processing for remote display
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US10026140B2 (en) 2005-06-10 2018-07-17 Nvidia Corporation Using a scalable graphics system to enable a general-purpose multi-user computer system
US7779280B2 (en) * 2005-09-16 2010-08-17 Gary Stephen Shuster Low power mode for portable computer system
JP5076317B2 (ja) * 2005-12-27 2012-11-21 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
WO2007103358A2 (en) * 2006-03-07 2007-09-13 Marvell World Trade Ltd. Lowest power mode for a mobile drive in usb application
US20080263324A1 (en) 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
AU2007216911B2 (en) * 2006-09-22 2010-10-21 Harris Global Communications, Inc. Adaptive peak power management of load devices sharing a power source
US7422486B2 (en) * 2006-09-22 2008-09-09 Itt Manufacturing Enterprises, Inc. Connectors to connect modules to electronic devices
CN100474271C (zh) * 2006-12-15 2009-04-01 华为技术有限公司 一种多级缓冲的存储系统和方法
US7779243B2 (en) * 2006-12-29 2010-08-17 Intel Corporation Dual operating system computing system
US8284205B2 (en) 2007-10-24 2012-10-09 Apple Inc. Methods and apparatuses for load balancing between multiple processing units
US8233000B1 (en) * 2007-11-08 2012-07-31 Nvidia Corporation System and method for switching between graphical processing units
US8259119B1 (en) 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US20090309243A1 (en) * 2008-06-11 2009-12-17 Nvidia Corporation Multi-core integrated circuits having asymmetric performance between cores
US20110213950A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20110213998A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20110213947A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US8510577B2 (en) * 2008-07-28 2013-08-13 Microsoft Corporation Reducing power consumption by offloading applications
US7779191B2 (en) * 2008-07-29 2010-08-17 Nvidia Corporation Platform-based idle-time processing
EP2386078B1 (en) * 2008-12-16 2013-03-27 ST-Ericsson SA Circuit system and method of controlling power management
US8161251B2 (en) * 2009-05-27 2012-04-17 Microsoft Corporation Heterogeneous storage array optimization through eviction
US20100313044A1 (en) * 2009-06-03 2010-12-09 Microsoft Corporation Storage array power management through i/o redirection
US20100321395A1 (en) * 2009-06-18 2010-12-23 Apple Inc. Display simulation system and method
US9336028B2 (en) 2009-06-25 2016-05-10 Apple Inc. Virtual graphics device driver
KR101438072B1 (ko) 2010-04-15 2014-09-03 라모트 앳 텔-아비브 유니버시티 리미티드 소거 없는 플래시 메모리의 다중 프로그래밍
US8452997B2 (en) 2010-04-22 2013-05-28 Broadcom Corporation Method and system for suspending video processor and saving processor state in SDRAM utilizing a core processor
US20120016641A1 (en) * 2010-07-13 2012-01-19 Giuseppe Raffa Efficient gesture processing
US8788777B2 (en) * 2011-05-06 2014-07-22 Marvell World Trade Ltd. Memory on-demand, managing power in memory
CA2843320A1 (en) 2011-07-25 2013-01-31 Servergy, Inc. Method and system for building a low power computer system
US8863022B2 (en) 2011-09-07 2014-10-14 Microsoft Corporation Process management views
US20130067378A1 (en) * 2011-09-09 2013-03-14 Microsoft Corporation Resource Usage History User Interface
WO2013048469A1 (en) 2011-09-30 2013-04-04 Intel Corporation Detection of gesture data segmentation in mobile devices
US10114679B2 (en) 2011-10-26 2018-10-30 Microsoft Technology Licensing, Llc Logical CPU division usage heat map representation
WO2013062162A1 (ko) * 2011-10-28 2013-05-02 엘지전자 주식회사 네트워크 저장장치 및 그 제어방법
US20130346672A1 (en) * 2012-06-22 2013-12-26 Microsoft Corporation Multi-Tiered Cache with Storage Medium Awareness
DE102012105986B3 (de) * 2012-07-04 2013-03-14 Fujitsu Technology Solutions Intellectual Property Gmbh Computersystem und Verfahren zum Betrieb eines Computersystems
US9569279B2 (en) 2012-07-31 2017-02-14 Nvidia Corporation Heterogeneous multiprocessor design for power-efficient and area-efficient computing
JP5705185B2 (ja) * 2012-09-14 2015-04-22 キヤノン株式会社 通信装置及びその制御方法、並びに、コンピュータプログラム
KR102071352B1 (ko) * 2012-11-28 2020-01-31 삼성전자 주식회사 휴대 단말기의 센서 정보 관리 방법 및 시스템
KR101785301B1 (ko) * 2013-09-27 2017-11-15 인텔 코포레이션 디바이스들 간의 메모리 리소스를 구성하기 위한 장치, 방법 및 저장 매체
US9311484B2 (en) 2014-01-09 2016-04-12 International Business Machines Corporation Enhanced security and resource utilization in a multi-operating system environment
US10318205B2 (en) 2014-01-30 2019-06-11 Hewlett Packard Enterprise Development Lp Managing data using a number of non-volatile memory arrays
KR102347657B1 (ko) 2014-12-02 2022-01-06 삼성전자 주식회사 전자 장치 및 이의 공유 캐시 메모리 제어 방법
TWI653527B (zh) * 2014-12-27 2019-03-11 美商英特爾公司 當計算元件運作時致能系統低電力狀態之技術
CN104571464A (zh) * 2015-01-19 2015-04-29 宇龙计算机通信科技(深圳)有限公司 一种多操作系统的省电模式控制方法、装置和终端
US20190237007A1 (en) * 2018-01-26 2019-08-01 Mobvoi Information Technology Co., Ltd. Display device, electronic device and method of controlling screen display
US20190237003A1 (en) * 2018-01-26 2019-08-01 Mobvoi Information Technology Co., Ltd. Display device, electronic device and method of controlling screen display
US10921872B2 (en) * 2019-03-29 2021-02-16 Intel Corporation Performing soft throttling and hard throttling in a processor
CN110968271B (zh) * 2019-11-25 2024-02-20 北京劲群科技有限公司 一种高性能数据存储方法、系统与装置
CN111586653B (zh) * 2020-04-09 2023-04-28 出门问问信息科技有限公司 一种数据读取和存储方法、装置以及计算机可读存储介质

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425615A (en) * 1980-11-14 1984-01-10 Sperry Corporation Hierarchical memory system having cache/disk subsystem with command queues for plural disks
US5150465A (en) 1988-11-30 1992-09-22 Compaq Computer Corporation Mode-selectable integrated disk drive for computer
US5293500A (en) 1989-02-10 1994-03-08 Mitsubishi Denki K.K. Parallel processing method and apparatus
EP0617363B1 (en) * 1989-04-13 2000-01-26 SanDisk Corporation Defective cell substitution in EEprom array
US5440749A (en) * 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
US5455913A (en) 1990-05-14 1995-10-03 At&T Global Information Solutions Company System and method for transferring data between independent busses
US5390350A (en) * 1991-04-22 1995-02-14 Western Digital Corporation Integrated circuit chip core logic system controller with power saving features for a microcomputer system
JPH06179270A (ja) * 1992-12-15 1994-06-28 Nec Niigata Ltd プリンタ
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
JPH07160574A (ja) * 1993-12-13 1995-06-23 Matsushita Electric Ind Co Ltd 情報処理装置
GB2286267A (en) 1994-02-03 1995-08-09 Ibm Energy-saving cache control system
EP0667579A1 (en) * 1994-02-09 1995-08-16 Ballard Synergy Corporation Cache for optical storage device
US5596708A (en) * 1994-04-04 1997-01-21 At&T Global Information Solutions Company Method and apparatus for the protection of write data in a disk array
US5581736A (en) * 1994-07-18 1996-12-03 Microsoft Corporation Method and system for dynamically sharing RAM between virtual memory and disk cache
US5659718A (en) * 1994-08-19 1997-08-19 Xlnt Designs, Inc. Synchronous bus and bus interface device
JPH0883148A (ja) 1994-09-13 1996-03-26 Nec Corp 磁気ディスク装置
GB9419246D0 (en) * 1994-09-23 1994-11-09 Cambridge Consultants Data processing circuits and interfaces
US5815726A (en) * 1994-11-04 1998-09-29 Altera Corporation Coarse-grained look-up table architecture
US5768164A (en) * 1996-04-15 1998-06-16 Hewlett-Packard Company Spontaneous use display for a computing system
US6006320A (en) 1996-07-01 1999-12-21 Sun Microsystems, Inc. Processor architecture with independent OS resources
US5937423A (en) * 1996-12-26 1999-08-10 Intel Corporation Register interface for flash EEPROM memory arrays
JPH10312690A (ja) * 1997-05-13 1998-11-24 Seiko Epson Corp 読み書き可能不揮発性メモリ回路
US6035408A (en) * 1998-01-06 2000-03-07 Magnex Corp. Portable computer with dual switchable processors for selectable power consumption
US6289464B1 (en) * 1998-01-07 2001-09-11 Microsoft Corporation Receiving wireless information on a mobile device with reduced power consumption
US6578129B1 (en) * 1998-07-24 2003-06-10 Imec Vzw Optimized virtual memory management for dynamic data types
JP3471244B2 (ja) * 1999-03-15 2003-12-02 株式会社東芝 非水電解液二次電池の製造方法
JP4159699B2 (ja) * 1999-04-13 2008-10-01 大正製薬株式会社 並列処理方法および並列処理装置
US6282614B1 (en) * 1999-04-15 2001-08-28 National Semiconductor Corporation Apparatus and method for reducing the power consumption of a microprocessor with multiple levels of caches
US6457135B1 (en) * 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
KR100490934B1 (ko) 1999-08-25 2005-05-27 시게이트 테크놀로지 엘엘씨 디스크 드라이브의 지능형 파워 관리
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6501999B1 (en) * 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
US6496915B1 (en) * 1999-12-31 2002-12-17 Ilife Solutions, Inc. Apparatus and method for reducing power consumption in an electronic data storage system
US6594724B1 (en) * 2000-03-30 2003-07-15 Hitachi Global Storage Technologies Netherlands B.V. Enhanced DASD with smaller supplementary DASD
JP2002007373A (ja) * 2000-06-20 2002-01-11 Fujitsu Ltd 半導体装置
US6785829B1 (en) * 2000-06-30 2004-08-31 Intel Corporation Multiple operating frequencies in a processor
US6628469B1 (en) * 2000-07-11 2003-09-30 International Business Machines Corporation Apparatus and method for low power HDD storage architecture
US6631469B1 (en) * 2000-07-17 2003-10-07 Intel Corporation Method and apparatus for periodic low power data exchange
JP2002073497A (ja) * 2000-09-04 2002-03-12 Sharp Corp 情報処理装置及び情報処理方法
US6823453B1 (en) * 2000-10-06 2004-11-23 Hewlett-Packard Development Company, L.P. Apparatus and method for implementing spoofing-and replay-attack-resistant virtual zones on storage area networks
KR100353731B1 (ko) * 2000-11-01 2002-09-28 (주)니트 젠 일회성 지문템플릿을 이용한 사용자 인증시스템 및 방법
US7069368B2 (en) * 2000-12-01 2006-06-27 Clearcube Technology, Inc. System of co-located computers in a framework including removable function modules for adding modular functionality
US6785767B2 (en) 2000-12-26 2004-08-31 Intel Corporation Hybrid mass storage system and method with two different types of storage medium
US6986066B2 (en) * 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
EP1227126B1 (en) * 2001-01-30 2006-07-19 Daikyo Seiko, Ltd. A rubber composition used for a rubber stopper for a medicament or for a medical treatment or its crosslinked product
US20020129288A1 (en) * 2001-03-08 2002-09-12 Loh Weng Wah Computing device having a low power secondary processor coupled to a keyboard controller
US7231531B2 (en) * 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
US20030153354A1 (en) 2001-03-16 2003-08-14 Cupps Bryan T. Novel personal electronics device with keypad application
US20020173344A1 (en) * 2001-03-16 2002-11-21 Cupps Bryan T. Novel personal electronics device
US6976180B2 (en) * 2001-03-16 2005-12-13 Dualcor Technologies, Inc. Personal electronics device
US7184003B2 (en) * 2001-03-16 2007-02-27 Dualcor Technologies, Inc. Personal electronics device with display switching
EP1249634B1 (en) * 2001-04-10 2008-01-02 Yamashita Rubber Kabushiki Kaisha Fluid-sealed anti-vibration device
US6725336B2 (en) 2001-04-20 2004-04-20 Sun Microsystems, Inc. Dynamically allocated cache memory for a multi-processor unit
JP2002342156A (ja) * 2001-05-22 2002-11-29 Victor Co Of Japan Ltd メモリコントローラ
US20030078964A1 (en) * 2001-06-04 2003-04-24 Nct Group, Inc. System and method for reducing the time to deliver information from a communications network to a user
US6925529B2 (en) * 2001-07-12 2005-08-02 International Business Machines Corporation Data storage on a multi-tiered disk system
JP3584920B2 (ja) * 2001-10-04 2004-11-04 株式会社ノーリツ 電源制御装置
US6859856B2 (en) * 2001-10-23 2005-02-22 Flex P Industries Sdn. Bhd Method and system for a compact flash memory controller
US8181118B2 (en) * 2001-11-28 2012-05-15 Intel Corporation Personal information device on a mobile computing platform
JP2003167656A (ja) * 2001-11-29 2003-06-13 Sony Corp 携帯型情報機器
JP2003167781A (ja) * 2001-11-30 2003-06-13 Matsushita Electric Ind Co Ltd 磁気ディスク装置およびデータ読み出し制御方法
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US6678249B2 (en) * 2002-02-14 2004-01-13 Nokia Corporation Physical layer packet retransmission handling WCDMA in soft handover
US6639827B2 (en) * 2002-03-12 2003-10-28 Intel Corporation Low standby power using shadow storage
US7424623B2 (en) * 2002-03-28 2008-09-09 O2 Micro International Limited Personal computer integrated with personal digital assistant
JP2003317250A (ja) * 2002-04-26 2003-11-07 Funai Electric Co Ltd 光ディスク装置
JP2003323417A (ja) * 2002-04-30 2003-11-14 Matsushita Electric Ind Co Ltd 半導体集積回路装置
KR100441608B1 (ko) * 2002-05-31 2004-07-23 삼성전자주식회사 낸드 플래시 메모리 인터페이스 장치
US7269752B2 (en) 2002-06-04 2007-09-11 Lucent Technologies Inc. Dynamically controlling power consumption within a network node
JP2004013607A (ja) * 2002-06-07 2004-01-15 Hitachi Ltd ファイル監視装置
US7082495B2 (en) * 2002-06-27 2006-07-25 Microsoft Corporation Method and apparatus to reduce power consumption and improve read/write performance of hard disk drives using non-volatile memory
JP4157734B2 (ja) * 2002-07-15 2008-10-01 花王株式会社 脂肪酸類の製造法
JP2004127040A (ja) * 2002-10-03 2004-04-22 Internatl Business Mach Corp <Ibm> 情報処理装置、制御方法、プログラム、及び記録媒体
US6775180B2 (en) * 2002-12-23 2004-08-10 Intel Corporation Low power state retention
US7080271B2 (en) * 2003-02-14 2006-07-18 Intel Corporation Non main CPU/OS based operational environment
US7254730B2 (en) * 2003-02-14 2007-08-07 Intel Corporation Method and apparatus for a user to interface with a mobile computing device
AU2003900764A0 (en) * 2003-02-20 2003-03-06 Secure Systems Limited Bus bridge security system and method for computers
EP1616331A1 (en) 2003-04-14 2006-01-18 Koninklijke Philips Electronics N.V. Format mapping scheme for universal drive device
US7093147B2 (en) * 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7221331B2 (en) * 2003-05-05 2007-05-22 Microsoft Corporation Method and system for auxiliary display of information for a computing device
US7240228B2 (en) * 2003-05-05 2007-07-03 Microsoft Corporation Method and system for standby auxiliary processing of information for a computing device
US7069388B1 (en) * 2003-07-10 2006-06-27 Analog Devices, Inc. Cache memory data replacement strategy
US7047387B2 (en) * 2003-07-16 2006-05-16 Microsoft Corporation Block cache size management via virtual memory manager feedback
US20050066209A1 (en) * 2003-09-18 2005-03-24 Kee Martin J. Portable electronic device having high and low power processors operable in a low power mode
US7925298B2 (en) 2003-09-18 2011-04-12 Vulcan Portals Inc. User interface for a secondary display module of a mobile electronic device
US7500127B2 (en) 2003-09-18 2009-03-03 Vulcan Portals Inc. Method and apparatus for operating an electronic device in a low power mode
US7017059B2 (en) * 2003-12-12 2006-03-21 Cray Canada Inc. Methods and apparatus for replacing cooling systems in operating computers
EP1697841A1 (en) * 2003-12-16 2006-09-06 Real Enterprise Solutions Development B.V. Memory management in a computer system using different swapping criteria
US7136973B2 (en) 2004-02-04 2006-11-14 Sandisk Corporation Dual media storage device
US7421602B2 (en) 2004-02-13 2008-09-02 Marvell World Trade Ltd. Computer with low-power secondary processor and secondary display
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7634615B2 (en) 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US7617359B2 (en) 2004-06-10 2009-11-10 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7702848B2 (en) * 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7574541B2 (en) 2004-08-03 2009-08-11 Lsi Logic Corporation FIFO sub-system with in-line correction
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US20060069848A1 (en) * 2004-09-30 2006-03-30 Nalawadi Rajeev K Flash emulation using hard disk
US20060075185A1 (en) * 2004-10-06 2006-04-06 Dell Products L.P. Method for caching data and power conservation in an information handling system
US7882299B2 (en) 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
US20060218324A1 (en) 2005-03-25 2006-09-28 Matsushita Electrical Industrial Co., Ltd Systems and methods for flexible data transfers in SDIO and/or MMC
US7492368B1 (en) 2006-01-24 2009-02-17 Nvidia Corporation Apparatus, system, and method for coalescing parallel memory requests

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281639B (zh) * 2008-05-30 2010-06-09 华硕电脑股份有限公司 控制图形处理器操作模式的方法及图形处理器
CN102063405A (zh) * 2009-11-16 2011-05-18 国际商业机器公司 多处理器计算机系统及操作方法
US8417974B2 (en) 2009-11-16 2013-04-09 International Business Machines Corporation Power efficient stack of multicore microprocessors
CN103988190A (zh) * 2011-12-16 2014-08-13 英特尔公司 用于通过外部显示-数据i/o端口来扩展图形处理的方法、设备及系统
CN104142729A (zh) * 2014-08-11 2014-11-12 联想(北京)有限公司 一种处理器的控制方法、装置和电子设备
CN104142729B (zh) * 2014-08-11 2019-04-23 联想(北京)有限公司 一种处理器的控制方法、装置和电子设备
CN106406493A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 能降低功耗的电子装置及降低电子装置功耗的方法
CN106406493B (zh) * 2015-07-30 2020-04-28 华为技术有限公司 能降低功耗的电子装置及降低电子装置功耗的方法
US10976800B2 (en) 2015-07-30 2021-04-13 Huawei Technologies Co., Ltd. Electronic device capable of reducing power consumption and method for reducing power consumption of electronic device
CN106774800A (zh) * 2016-12-09 2017-05-31 北京小米移动软件有限公司 低电量提示方法和终端

Also Published As

Publication number Publication date
JP4740673B2 (ja) 2011-08-03
EP1605361A3 (en) 2006-11-08
JP4621540B2 (ja) 2011-01-26
JP2005353090A (ja) 2005-12-22
EP1605361A2 (en) 2005-12-14
CN1866162B (zh) 2010-05-05
EP1605361B1 (en) 2018-04-18
US20080222437A1 (en) 2008-09-11
US8572416B2 (en) 2013-10-29
TW200604842A (en) 2006-02-01
CN1707400B (zh) 2010-05-05
US20140052887A1 (en) 2014-02-20
US20100235660A1 (en) 2010-09-16
JP2006012180A (ja) 2006-01-12
TWI390411B (zh) 2013-03-21
US7788514B2 (en) 2010-08-31
CN1866161A (zh) 2006-11-22
CN1866161B (zh) 2010-05-05
US20050278559A1 (en) 2005-12-15
JP4749786B2 (ja) 2011-08-17
US20080222357A1 (en) 2008-09-11
EP1621972A2 (en) 2006-02-01
US7827423B2 (en) 2010-11-02
CN1866162A (zh) 2006-11-22
US7730335B2 (en) 2010-06-01
TW200614076A (en) 2006-05-01
US8874948B2 (en) 2014-10-28
TWI379235B (en) 2012-12-11
TWI390444B (zh) 2013-03-21
EP1621972A3 (en) 2007-02-28
TW200617783A (en) 2006-06-01
EP1607836A3 (en) 2006-11-08
EP1607836A2 (en) 2005-12-21
JP2006040255A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
CN1707400A (zh) 高功率和低功率处理器
CN1866163A (zh) 具有高功率和低功率磁盘驱动器的多磁盘驱动器系统
TWI426444B (zh) 包含快閃式介面的硬碟驅動器之可調整儲存系統
TWI390520B (zh) 包含快閃式介面的硬碟驅動器之可調整儲存系統
CN101443726B (zh) 包括具有闪存接口的硬盘驱动器的自适应存储系统
CN1748198A (zh) 存储装置和信息处理系统
CN1829230A (zh) 一种智能网络磁盘存储系统及其实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201222

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Michaele

Patentee before: MARVELL WORLD TRADE Ltd.

Effective date of registration: 20201222

Address after: Grand Cayman Islands

Patentee after: Kavim International Inc.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20201222

Address after: Shin ha Po

Patentee after: Marvell Asia Pte. Ltd.

Address before: Grand Cayman Islands

Patentee before: Kavim International Inc.

TR01 Transfer of patent right