CN1714407A - 使用齐纳二极管类器件的内存阵列的控制方法 - Google Patents

使用齐纳二极管类器件的内存阵列的控制方法 Download PDF

Info

Publication number
CN1714407A
CN1714407A CNA038248859A CN03824885A CN1714407A CN 1714407 A CN1714407 A CN 1714407A CN A038248859 A CNA038248859 A CN A038248859A CN 03824885 A CN03824885 A CN 03824885A CN 1714407 A CN1714407 A CN 1714407A
Authority
CN
China
Prior art keywords
diode
layer
organic
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038248859A
Other languages
English (en)
Other versions
CN1714407B (zh
Inventor
M·A·范布斯格克
T-N·方
C·S·比尔
Z·兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1714407A publication Critical patent/CN1714407A/zh
Application granted granted Critical
Publication of CN1714407B publication Critical patent/CN1714407B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Abstract

本发明由于以半导体阵列(100、200、212、300、400)中的个别半导体装置改变状态的方式协助提高效率，而有助于该等半导体装置。可在无须晶体管型电压控制的情形下，将状态改变电压施加到该半导体装置的阵列(100、200、212、300、400)中的单一装置。本发明的二极管效应(114、508、510、900、1014、1114、1214、1502、1702、1812)由于使状态改变所必要的特定电压电平只发生在所需的装置，而有助于上述的活动。在此种方式下，可在无须使用晶体管技术的情形下而以不同的资料或状态程序化一阵列的装置。本发明也可提供一种制造这类型的装置的极有效率的方法，而无须制造高成本的外部电压控制半导体装置。

Description

使用齐纳二极管类器件的内存阵列的控制方法
技术领域
本发明大致有关半导体装置，尤其有关采用二极管特性的半导体装置。
背景技术
半导体已渗透到现代社会的每一局面。这些半导体是用来制作自信息高速公路至家用烤面包机中的电子定时器的每一件物品的基础材料。一般而言，今日所用的被视为“电子产品”的任何装置都使用半导体。这些经常是看不到的实体协助减少每日的工作量，提高空中交通管制系统的安全性，甚至让我们知道何时是将柔软剂加入洗衣剂的适当时机。现代社会在目前所生产的几乎每一种产品中已经仰赖这些装置。而且，当我们继续进展到一个依赖技术的社会时，对更快的装置速度、更大的容量、及更高的功能的需求，将驱使半导体制造商更进一步地增强技术的优势。
目前所生产的大部分的半导体系预定用于计算机工业的内部器件或显示器件。通常系将一般人会联想为“计算机相关”装置的装置各别地用于每日使用的产品中。平板屏幕系用于电视机、手持游戏机、及电冰箱。计算机芯片系用于烤面包机、汽车、及行动式电话。由于半导体而使所有这些常见的装置得以实现。由于对更强化产品的需求增加，所以制造商必须生产品质更高且更便宜的半导体装置。
一成长中的制造重心领域已是可将那些器件作为高阶应用的基础材料。这些器件可包括诸如内存、发光二极管(LED)、及其它半导体单元等的器件。例如，系将存储单元用来储存信息。某些世界上最快速的计算机及最复杂的电子产品都采用了此种简单的装置。由于能够储存信息，所以可让人类社会重复地重新使用资料。于电子产业革命开始时，只能储存少数位的信息。现今，我们创造了诸如千兆位组及兆字节的新词语来描述可被储存的信息量大小，这已超越了大多数人的想象。朝向较大的及较快的信息储存及撷取的趋势要求必须持续地改良半导体，以便跟得上需求。LED也如内存半导体一般地遍及我们的社会。LED系用于显示器、标志、及发讯装置。这些LED也持续被修改、改善、及提升，以便跟得上对技术的愈来愈大的需求。
虽然半导体(诸如EEPROM)于工艺期间在传统上系基于无机材料，但是有机材料也已开始为半导体制造设施所使用。有机物能够产生更有效率的且强化的半导体装置。有机半导体材料(Organic SemiconductorMaterial；简称OSM)装置的产生系用以延伸现有设施的生产能力的方式。由于尺寸不断被微缩而被我们认为将到达其分子限制的装置目前正因使用了OSM而开创了新的产品生命周期。由于此种崭新的制造效果，所以制造商已将重心放在开发更佳的OSM技术上。
此种半导体装置的趋势已使得诸如OSM内存及有机LED(OrganicLED；简称OLED)取代先前的相对应的无机器件而成为半导体制造的新标准。使用有机材料可制造出更小且更快速的半导体装置。但是，为了维持品质及产品良率，前述采用有机器件的趋势也产生了对更佳的制造方法的需求。OSM装置可使下一代的半导体产品有所进展，且同时简化了工艺。当OSM装置有所进展时，用来控制这些新OSM装置的半导体也必须有所进展。一般是用晶体管来提供此种控制。晶体管在被发明时虽然是一种革命性的突破，但在较简单的技术是较佳的解决方案时，晶体管并不必然是理想的解决方案。当半导体领域中有进一步的改进时，很有可能使半导体进展的速度大幅跃进。
一般而言，系利用电来完成对半导体装置的控制。将电压施加到该装置的两端，以便使该装置处于预定状态，因而“控制”该装置。视被施加电压的装置而定，该装置可储存由该状态所代表的一值，或者可将该装置导通或关闭。如果该装置是一个存储单元，则可根据电压电平及极性，而将该装置设定为读取、写入、或抹除。如果该装置是一个LED，则施加电压时可使发光器打开或关闭，降低其亮度，或增加其亮度。因此，利用一种方式来控制电压的施加及电压电平，是正确操作这些类型的装置所必要的。目前的制造技术将诸如晶体管等的额外的外部半导体装置用于此种用途。这些晶体管是有点复杂的装置，需要许多步骤来制造。
发明内容
下文是本发明的概要，以便能对本发明的某些局面有一个基本的了解。这概要的目的并非在识别本发明的关键性/重要的器件或描述本发明的范围。这概要唯一的目的以一种简化的形式提出本发明的某些观念，而作为将于后文中呈现的更详细说明的前言。
本发明大致有关半导体装置，尤系有关具有二极管特性的半导体装置。藉由建构一具有二极管特性的一半导体装置，可在无须诸如经由晶体管等的外部电压控制实体的情形下操纵该装置，因而简化了此种装置的生产，并降低了相关的生产成本。
本发明由于以半导体阵列中的个别半导体装置改变状态的方式协助提高效率，而有助于半导体装置。可在无须晶体管型电压控制的情形下，将状态改变电压施加到半导体装置阵列中的单一装置。本发明的二极管效应由于使状态改变所必要的特定电压电平只发生在所需的装置，而有助于上述的活动。在此种方式下，可在无须使用晶体管技术的情形下而以不同的资料或状态设定阵列的装置。本发明也可提供一种制造这类型的装置的极有效率的方法，而无须制造高成本的外部电压控制半导体装置。
为了达到前文所述的及相关的目的，本发明包含将在下文中完整说明的且明确地在申请专利范围中指出的各项特征。下文中的说明及附图详细述及了本发明的某些例示方面及实施例。然而，这些说明及附图标只出了可采用本发明原理的许多方式中的一些方式。若参阅下文中对本发明的详细说明，并配合该等图式，将可了解本发明的其它目的、优点、及新颖的特征。
附图说明
第1图是根据本发明的一局面的一个二极管装置阵列的一图。
第2图是根据本发明的一局面的一个二极管装置阵列的另一图。
第3图是根据本发明的一局面的一个二极管装置阵列的又一图。
第4图是根据本发明的一局面的一反向二极管装置阵列的一图。
第5图是本发明的一局面的一个二极管装置的一图。
第6图标出根据本发明的一局面而在并无施加的偏压时呈现的二极管特性。
第7图标出根据本发明的一局面而在具有施加的顺向偏压时呈现的二极管特性。
第8图标出根据本发明的一局面而在具有施加的逆向偏压时呈现的二极管特性。
第9图是根据本发明的一局面的一个二极管层的三维图。
第10图标出根据本发明的一局面的一个二极管OSM装置。
第11图标出根据本发明的一局面的另一个二极管OSM装置。
第12图标出根据本发明的一局面的又一个二极管OSM装置。
第13图是根据本发明的一局面的有机内存装置的I-V特性图。
第14图标出根据本发明的一局面的齐纳型二极管装置。
第15图标出根据本发明的一局面的具有施加的顺向偏压的齐纳型二极管装置。
第16图标出根据本发明的一局面的具有施加的逆向偏压的齐纳型二极管装置。
第17图标出根据本发明的一局面的具有施加的高于齐纳崩溃电压的逆向偏压的一齐纳型二极管装置。
第18图是根据本发明的一局面的一个二极管OSM装置的三维图。
第19图是制造根据本发明的一局面的二极管装置的方法的流程图。
第20图是制造根据本发明的一局面的二极管OSM装置的方法的流程图。
第21图是制造根据本发明的一局面的二极管OSM装置的另一方法的一流程图。
具体实施方式
现在将参照各图式而说明本发明，而在所有该等图式中，系将相同的代号用来表示类似的器件。在下文的说明中，为了便于说明，述及了许多特定的细节，以便本发明能必彻底了解。然而，显然可在没有这些特定细节的情形下实施本发明。在其它的情形中，系以方块图的形式示出现有的结构及装置，以便有助于说明本发明。
在本申请案所使的术语“计算机器件”将意指与计算机相关的实体，也即硬件、硬件与软件的组合、软件、或执行中的软件。例如，计算机器件可以是(但不限于)在处理器中执行的一个程序、一个处理器、一个对象、一个可执行档、一个执行串、一个程序、及(或)一个计算机。举例而言，在一服务器上执行的应用程序及该服务器皆可以是一计算机器件。一个或多个计算机器件可位于一程序及(或)执行串内，而一器件可位于一计算机中及(或)分布于两个或更多个计算机之间。
本发明提供一种半导体装置，可经由一个二极管层而控制该半导体装置的半导体单元。可藉由将二极管层耦合到半导体单元而制造该装置，达到上述的目的。该二极管层在电气上系以二极管的方式工作，以便在将电压施加到该半导体装置两端时控制流经该半导体单元的电流量。该层可具有与一齐纳型二极管类似的特性。在齐纳二极管中，二极管的成份可固有地预先决定崩溃电压电平。可选择该崩溃电压值，以便使有机装置具有特定的作业功能。该功能可包括诸如读取、写入、或抹除诸如存储单元等的半导体单元等的功能。也可将本发明应用于电气可抹除可程序只读存储器(Electrically Erasable Programmable ReadOnly Memory；简称EEPROM)单元及阵列。此外，本发明的功能也可包括打开或关闭OLED，或控制该OLED的发光程度。本发明藉由采用耦合的二极管层，而无须使用晶体管来控制半导体单元。因为二极管层的制造较不复杂，所以本发明可降低成本，加速工艺，并提高产品品质。
请参阅第1图，图中示出根据本发明的一个局面的二极管半导体装置阵列100。系由二极管半导体装置110、112构成该阵列100，而二极管半导体装置110、112系电性连接于上联机102、104与下联机106、108之间。二极管半导体装置110、112包含一个二极管层114(由齐纳二极管符号所代表)及半导体单元116(由电阻性负载符号所代表)。在本发明的一实例中，二极管半导体装置110、112是内存装置(包括EEPROM等的有机及(或)无机内存装置)。然而，该等内存装置可包含OLED以及其它有机及无机装置。当该阵列是内存装置时，上联机102、104可以是位线，且下联机106、108可以是字线。然后系由一个二极管层114及系为存储单元的半导体单元116构成二极管半导体装置110、112。二极管层114可具有齐纳型二极管、肖特基(Schottky)型二极管、及(或)正常p-n型二极管等的二极管的特性。
当需要适当地设定(抹除、读取、或写入)一个二极管半导体装置(以虚线外框示出)时，将适当的上联机(位线)104及下联机(字线)108的电压生升到及(或)下降到适当的电压电平。二极管层114的特性允许只将适当的半导体装置112(程序化使半导体装置112的状态改变)。该二极管层也用来作为电阻性负载器件，而协助各存储单元的程序化(写入)。下文中将更详细地说明得到所需状态所必须的适当电压。
现在请参阅第2图，为表示出根据本发明的一个局面的一个二极管半导体装置阵列200的另一图标。该阵列200(方位为一俯视图)示出第1图所示的阵列可以是较大阵列结构的一部分。阵列200包含多个位线202、208、字线204、210、及二极管半导体内存装置206。图中示出第1图所示的较小阵列212系包围在该阵列200中心的虚线框中。在本发明的该实例中，已选择要程序化的半导体内存装置214。将与该半导体内存装置214交叉的适当位线208及字线210激励到所需功能(例如读取、写入、抹除)所必须的适当的电压电平。电压电平的改变影响到沿着适当的位线208及字线210的所有装置。然而，只有在适当的位线208及字线210交叉处的装置214实际改变到适当的状态。两个电压电平改变的组合改变了装置214的状态。单独的位线电压电平及单独的字线电压电平并不足以使连接到这些线的其它装置程序化。只有连接到两条线的装置214上的电压将超过本发明的二极管本性所设定的临界电压电平。此外，在工艺期间将其余位线及字线设定使其余的存储单元不会被干扰也是恰当的。
请参阅第3图，图中示出根据本发明的一局面的一个二极管半导体装置阵列300的又一图标。如前文中参照第1图所说明的，示出了类似的阵列300，阵列300也包含位线302、304及字线306、308的电压源318。在本发明的该实例中，正在将一个所需的存储单元312程序化。该存储单元系连接到所需的位线304及所需的字线308。阵列300中任何其它的存储单元310、314、316都没有同时连接到这些线。然而，有其它的字线存储单元314连接到同一条所需的字线308，且有其它的位线存储单元316被连接到相同的所需位线304。连接到所需位线304或所需字线308的各存储单元310不会受到该所需存储单元312的程序化有所影响。
为了更易于了解本发明如何有助于存储单元的程序化，将利用典型的工作电压来证明阵列300的效果。熟习此项技术者当可了解，可在不会改变本发明范围的情形下使用其它的值。假设已在具有齐纳型特性的情形下制造了阵列300中的该等存储单元(将于后文中更详细地说明)，且假设该等存储单元具有大约4伏的崩溃电压，则下列的各关系式将成立(在使用理论上完美的二极管且并未将任何电位降施加到该二极管两端)。
为了写入所需的存储单元312，系自适当的电压源施加下列的电压：VW1＝VW3＝1.0伏，VW2＝0.0伏，VB2＝1.0伏，VB1＝VB3＝0.0伏。这些电压电平在所需存储单元312的两端产生一1.0伏的电平，而使该存储单元被程序化(写入)。位线存储单元316及字线存储单元314被强制到0.0伏。阵列300中的其余的存储单元310两端间有-1.0伏的降电压。
为了抹除所需的存储单元312，系自适当的电压源施加下列的电压：VW1＝VW3＝2.0伏，VW2＝4.0伏，VB2＝0.0伏，VB1＝VB3＝2.0伏。这些电压电平在所需存储单元312的两端产生-4.0伏的电平，而将该存储单元抹除。将位线存储单元316及字线存储单元314强制到-2.0伏。阵列300中的其余的存储单元310两端具有0.0伏降电压。
为了读取所需的存储单元312，系自适当的电压源施加下列的电压：VW1＝VW3＝0.5伏，VW2＝+Vsen伏(Vsen是感测电压，且理想上是等于零伏。然而，在实际的状况下，该值通常并不正好是零，而是大约为零)，VB2＝0.5伏，VB1＝VB3＝0.0伏。这些电压电平在所需存储单元312的两端产生0.5伏的电平，而将该存储单元读取。将位线存储单元316强制到0.0伏，且将字线存储单元314强制到-Vsen伏。阵列300中的其余的存储单元310两端具有-0.5伏的降电压。
利用此类配置所必须的基本关系式系如下列所示：
|VERASE|＞|VPROG|＞|VREAD|                (A)
|VREVERSE BREAKDOWN|＞|VFORWARD TURN ON|  (B)
其中VERASE是抹除该存储单元所必须的电压电平，VPROG是将该存储单元程序化(写入)所必须的电压电平，且VREAD是读取该存储单元所必须的电压电平。VREVERSE BREAKDOWN是齐纳型二极管崩溃且让电流沿着相反方向流入时的反向电压电平。VFORWARD TURN ON是使二极管导通而让电流沿着正向方向流入时所必须的正向电压电平。这些关系式系基于这些电压电平的绝对值。
前文所述的该等值的用意是在证明该等关系式，且并非将该等值视为本发明所适用的唯一值或电平。前述的例子也不包含本发明的二极管层两端的实际电位降。齐纳型二极管的VFORWARD TURN ON的典型值将是大约为0.6伏。下列的条件是必须的：如果将所需存储单元(写入)程序化需要1.0伏，则需要将所施加的电压增加到1.6伏。此种方式可容许该二极管层有大约0.6伏的电位降且仍然将1.0伏提供给所需存储单元的两端。对读取及抹除功能电压的适当调整也将是必须的。
请参阅第4图，图中示出根据本发明的一个局面的反向二极管半导体装置阵列400。在该阵列400中，齐纳型二极管层的特性是反向的。为了解说本发明如何有助于程序化此种类型的存储单元，将使用典型的工作电压来证明对阵列400的效果。熟习此项技术者当可了解，可在不会改变本发明范围的情形下使用其它的值。假设已在具有齐纳型特性的情形下制造了阵列400中的该等存储单元(将于后文中更详细地说明)，且假设该等存储单元具有大约-4.0伏的崩溃电压，则下列的各关系式将成立(在使用理论上完美的二极管且并未将任何电位降施加到该二极管两端)。
为了写入所需的存储单元412，系自适当的电压源施加下列的电压：VW1＝VW3＝2.0伏，VW2＝0.0伏，VB2＝4.0伏，VB1＝VB3＝2.0伏。这些电压电平在所需存储单元412的两端产生-4.0伏的电平，而使将该存储单元程序化(写入)。将位线存储单元416及字线存储单元414强制到-2.0伏。阵列400中的其余的存储单元410两端具有0.0伏的电压降。
为了抹除所需的存储单元412，系自适当的电压源施加下列的电压：VW1＝VW3＝0.0伏，VW2＝1.0伏，VB2＝0.0伏，VB1＝VB3＝1.0伏。这些电压电平在所需存储单元412的两端产生1.0伏的电平，而将该存储单元抹除。将位线存储单元416及字线存储单元414强制到0.0伏。阵列400中的其余的存储单元410两端具有-1.0伏电压降。
利用此类配置所必须的基本关系式系如下列所示：
|VPROG|＞|VERASE|＞|VREAD|    (C)
其中VPROG是程序化(写入)该存储单元所必须的电压电平，VERASE是抹除该存储单元所必须的电压电平，且VREAD是读取该存储单元所必须的电压电平。这些关系式系基于这些电压电平的绝对值。
前文所述的该等值的用意是在证明该等关系式，且并非将该等值视为本发明所适用的唯一值或电平。前述的例子也不包含被施加到本发明的二极管层两端的实际电位降。齐纳型二极管的VFORWARD TURN ON的典型值将是大约为0.6伏。对读取及抹除功能电压的适当调整也将是必须的。
请参阅第5图，图中示出根据本发明的一个局面的一个二极管半导体装置500。二极管半导体装置500包含耦合到至少一个半导体单元502的一个二极管层510。二极管层510包含第一层504及第二层506。由于这两层的材料间的功函数差，且(或)由于这两层间的电荷交换，所以在第一与第二层504、506之间产生了一个二极管接面508。
可以可保持二极管接面508的任何方式在半导体单元502上沉积第一及第二层504、506。该方式可包括诸如大气压力CVD(AtmosphericPressure CVD；简称APCVD)、低压CVD(Low Pressure CVD；简称LPCVD)、电浆增强CVD(Plasma-Enhanced CVD；简称PECVD)、光化(紫外线)CVD(PhotoChemical CVD；简称PCCVD)、气相磊晶(VaporPhase Epitaxy；简称VPE)、及有机金属CVD(MetalOrganic CVD；简称MOCVD)等的化学气相沉积(Chemical Vapor Deposition；简称CVD)工艺。诸如分子束磊晶(Molecular Beam Epitaxy；简称MBE)等的其它的非CVD方法也是可接受的。
第一层504系由可产生针对本发明一特定方面的所需二极管接面508的材料所构成。第一层504系配合第二层506而工作，因而必须将第一层504的成分与第二层506的成分适当地配对。第一层504可以是一薄膜层或多薄膜层。第一层504的成分可以是多晶硅、有机及无机导体、晶体状态半导体、以及非晶状态半导体材料等的材料。
第二层506系由与第一层504接面的所需二极管接面508的材料所构成。该所需接面可以是一硅型p-n接面、一有机半导体型接面、一金属型有机半导体接面、以及一硅p或n型有机半导体接面等的接面。熟习此项技术者当可了解，第二层506可以是在与第一层504形成一接面时可获致所需二极管特性的任何数目的适用材料。
若选择具有适当功函数差及(或)电荷特性的材料，则可改变这两层504、506所产生的二极管效应。功函数(work function)是将固体原子中的电子自费米能阶(Fermi level)移到(在原子之外的)真空能阶(vacuumlevel)所需的能量。功函数差(work function difference)是具有不同的功函数的两种材料间的接触的特性，用以界定欧姆接触或整流性接触。
在本发明的一个方面中，系由诸如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、上述金属的合金、氧化铟锡、多晶硅、掺杂非晶硅、及金属硅化物等的导电材料构成第二层506)。可用于该导电材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁银合金、及各种其它的合金。可根据实施例及所建构的半导体装置而改变第二层506)的厚度。然而，某些例示厚度范围包括大于或等于约0.01Φm且小于或等于10Φm、大于或等于约0.05Φm且小于或等于约5Φm、以及(或者)大于或等于约0.1Φm且小于或等于约1Φm。
二极管层510控制当将施加一电压到二极管半导体装置500两端时流经半导体单元502的电流量。二极管接面508的二极管特性决定需要多大的电压才能产生流经半导体单元502的特定电流量。熟习此项技术者当可了解，有可提供许多不同二极管特性的不同类型的二极管(其中包括萧特基二极管等的二极管)，因而有可微调所需控制效果的几乎无限的能力。
若能了解二极管工作的基本原理，则将可有助于完全了解本发明。二极管本质上是一种由接面隔离的双区域装置。二极管容许电流通过，或禁止电流通过。称为偏压的电压电平及极性决定了是否容许电流通过。一般而言，当所施加电压的极性符合接面上的二极管区的极性时，将该二极管视为被顺向偏压(forward biased)，而容许电流通过。当极性相反时，将该二极管视为被逆向偏压(reverse biased)，而禁止电流通过。将所施加的电压升高到可将该接面强制到崩溃状况的一电平时，即可使电流在逆向偏压的二极管中流动。一般而言，在正常的二极管中到达该状况时，将因增加的电流所产生的热而使该二极管损坏。然而，对于齐纳型二极管而言，崩溃并不是一种损坏的状况，且当将所施加的电压电平降低到造成崩溃所需的电平以下时，电流将再度停止。
一般而言，可利用理想二极管方程式来表示电流与电压间的关系：
I D = I S ( e qV D nkT - 1 )
其中ID是流经二极管的电流，且VD是二极管两端的电压。此外，IS是反向饱和电流(当二极管逆向偏压时(也即VD为负时)流经该二极管的电流)，q是电子电荷(1.602×10-19C)，k是波兹曼(Boltzmann)常数(1.38×10-23J/°K)，T是以恺氏温度表示的接面温度，且n是发射系数。
齐纳二极管被设计成：当齐纳二极管两端的电压到达被称为齐纳电压(VZ)的某(负)值时，能允许电流沿着相反方向通过。当二极管电压VD＞-VZ时，齐纳二极管系以正常二极管的方式工作。然而，当VD＝-VZ时，齐纳二极管可让电流在崩溃状况下流动，且将电压VD保持在大致固定在-VZ值。在此种方式下，可将齐纳二极管用来作为一稳压器。
虽然逆向偏压的二极管在理想上是不导通的，但是当施加电压时，由于存在有少数载流子，所以仍然有小量的电流流经半导体面接面。总反向电流大约为：
J S = q D p τ p n i 2 N D + qn i W τ n
其中Dp是空穴扩散系数，τp及τn是耗尽区中的空穴及电子的有效寿命常数。该反向电流是中性区中的扩散电流以及耗尽区中的产生电流的总和。该扩散电流是由于通过材料的电荷浓度的改变而形成。第二项系来自电荷发射通过能带间隙(energy band gap)内存在的深能阶。此外，W是耗尽区的宽度，ni是本质载流子浓度(intrinsic density)，且ND是施体浓度(donor density)。
用来形成一个二极管接面的两种材料的功函数决定了该接面上形成的位能障壁(potential barrier)。系将功函数定义为真空能阶与费米能阶EF间的能量差。举例而言，假设将金属层及n型半导体层用来形成本发明的二极管层。因此，将该金属层的功函数表示为qψm，并将该半导体层的功函数表示为q(X+Vn)，其中系为该半导体的电子亲和力(electron affinity)的X是传导带底部EC与真空能阶间的能量差。此外，qVn是EC与费米能阶间的能量差。
当该金属层与该半导体层接触时，电荷将自该半导体流到该金属。该半导体是n型的，因而其功函数小于该金属的功函数。当这两层间的距离减少时，愈来愈多的负电荷积聚在金属表面上。相等且极性相反的电荷存在于该半导体中。当这两层间的距离大致等于原子间的距离时，该间隙变为可穿透电子。系以下式表示障壁高度qψBn的限制值：
qψBn＝q(ψm-X)。
所以该障壁高度是该金属的功函数与该半导体的电子亲和力间的差。
前文所述的该等公式的用意系提供对用来决定一个二极管层的各种属性的公式的基本了解。前文所述的该等公式并非是可用来决定本发明的一个局面所必须的特性的唯一方程式。熟习此项技术者当可了解该等公式所代表的单纯化本质，且知悉可执行一些更复杂的公式来决定高阶的二极管特性。后文中将说明p-n型二极管层的电荷载流子及障壁位能。二极管中经常采用此种类型的接面，且本说明书中将以举例说明一个二极管如何工作的方式说明此种类型的接面，但该接面并非是本发明的唯一方式。
请参阅第6图，图中示出根据本发明的一个局面而在并无一施加的偏压时呈现的二极管特性600。p型材料602及n型材料606结合，而形成一个二极管接面608。p型材料602包含大多数的正载流子610，而该n型材料606则包含大多数的负载流子612。当这两种材料接合时，负载流子及正载流子在一种被称为接面再结合的扩散程序过程中交换空穴及电子。该再结合减少了接合区中的自由电子及空穴的数目，因而产生了一个耗尽区604。在耗尽区604中的接面608的p端602上，存在有一层负电荷的离子。耗尽区604中的接面608的n端606存在有一层正电荷的离子。因而在耗尽区604的两端产生了一个静电场614。电子及空穴的扩散将持续到达到平衡为止，由克服静电场614所需的能量而定。对于移动通过二极管接面608而要打破平衡的载流子而言，这些载流子必须有足够的位能来克服静电场614所呈现的障壁。
第7图表示根据本发明的一个局面而在具有施加的顺向偏压时呈现的二极管特性700。为了要对一个二极管接面708施加顺向偏压，施加极性与耗尽区704中的静电场716相反的一外部电压710。因而将使耗尽区704减小，而让二极管接面708对电流的流动呈现最小的阻力。施加此种极性的外部电压710时，将强制p型材料702中的正载流子712被与该p型材料702连接的外部电压710的正电位驱逐。某些被驱逐的载流子与耗尽区704中的负离子结合。同样地，与n型材料706连接的外部电压710的负电位将负载流子714朝向二极管接面708驱动。这些载流子中的某些载流子与该耗尽区704中的正离子结合。因而有助于减小耗尽区704的宽度，并有助于减少耗尽区704中产生的静电场716。
藉由多数载流子712、714使电流在顺向偏压的p-n接面中流动。增加外部电压710时，也增加到达二极管接面708的多数载流子712、714的数目，而使电流增加。最后，可将外部电压710增加到二极管接面708对电流造成极小阻力且该电流可能对该装置造成热损坏的点。
请参阅第8图，图中示出根据本发明的一个局面而在具有施加的逆向偏压时呈现的二极管特性800。为了要对一个二极管接面808施加逆向偏压，施加具有将增强耗尽区804中的静电场816的极性的外部电压810。因而将使耗尽区804扩大，而让二极管接面808对电流的流动呈现最大的阻力。施加此种极性的外部电压810时，将可让p型材料802中的正载流子812被与该p型材料802连接的外部电压810的负电位所吸引。同样地，与n型材料806连接的外部电压810的正电位自二极管接面808吸引负载流子814。因而有助于扩大耗尽区804的宽度，而增加静电场816。更多的负离子现在是在p端802，且更多的正离子现在是在n端806。离子数量的增加将禁止电流藉由多数载流子812、814流过二极管接面808。然而，由于少数载流子造成的电流仍然流过二极管接面808，所以电流并不绝对是零。一般而言，与多数载流子的电流相比时，可将该电流视为可忽略。
藉由少数载流子使电流在逆向偏压的p-n接面中流动。在某些类型的二极管(也即齐纳型二极管)中，可将逆向偏压810提高到产生二极管接面808的崩溃的预定电平。在该电压电平时，电流会流经该装置。一旦将该电压电平减小到小于崩溃电压电平之后，二极管接面808将再度禁止电流流过。
前文所述的基本观念涵盖了大多数类型的常见二极管。然而，还有一些以稍微变化的方式工作的专用二极管。通常是改变二极管所使用的材料中的掺杂剂杂质的量，而获致这些变化。我们当了解，也可将这些类型的二极管中的任何二极管用于本发明。
请参阅第9图，该图表示出根据本发明的一局面的一个二极管层900的三维图。二极管层900包含第一层902及第二层904。该第一层902系耦合到半导体单元(图中未示出，请参阅第5图)。该第二层904系耦合到第一层902。可由可在这两层902、904之间产生一个二极管接面906的任何材料构成该等层902、904。该效应可以是由于这两层902、904间的功函数差，且(或)由于这两层902、904间的电荷交换而形成。第一层902可以是一层薄膜层或多层薄膜层。可由诸如多晶硅、有机/无机导体、晶体状态半导体、以及非晶状态半导体材料等的材料构成该第一层902。
第一及第二层902、904的材料的选择系取决于半导体装置要求的所需结果。二极管层900控制在施加一外部电压时通过该半导体装置的电流量。因此，下列的方式是恰当的：第一及第二层902、904的材料包含适当的二极管特性，以便能够视需要而控制该半导体装置的电流。每一材料中的电荷浓度以及偏压电平可改变流经半导体单元的电流。熟习此项技术者当可了解，该二极管接面并不必然只是p-n型接面。只要产生可控制电流的所需特性，可将为该第一及第二层902、904所选择的材料用于二极管层900。
请继续参阅第10图，图中示出根据本发明的一个局面的一个二极管OSM装置1000。系由有机半导体单元1018及一个二极管层1014构成该二极管OSM装置1000。系由第一电极1002、有机半导体层1016、及第二电极1008构成该有机半导体单元1018。该二极管层1014包含薄膜层1010及第三电极1012。
由诸如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、上述金属的合金、氧化铟锡、多晶硅、掺杂非晶硅、及金属硅化物等的导电材料构成该第一、第二、及第三电极1002、1008、1012。可用于该导电材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁银合金、及各种其它的合金。可根据实施例及所建构的半导体装置而改变该第一、第二、及第三电极1002、1008、1012的厚度。然而，某些例示厚度范围包括大于或等于约0.01Φm且小于或等于10Φm、大于或等于约0.05Φm且小于或等于约5Φm、以及(或者)大于或等于约0.1Φm且小于或等于约1Φm。用于每一该等电极1002、1008、1012的导电材料可以是不同的。
有机半导体层1016可以是制造若干种不同的有机半导体装置所需的材料的一成分。这些有机半导体装置包括有机内存装置(将于后文中说明)及有机LED装置等的装置。可将本发明进一步用于其它的有机装置、及尚未开发出的未来装置。
当将一外部电压施加到OSM装置1000两端时，二极管层1014可提供电流调整给有机半导体层1016(使该OSM装置成为自行调整)。关于此点，不论是将要在存储单元中储存信息，或是要在LED中发光等的功能，薄膜层1010及第三电极1012的材料都必须选择有助于有机半导体单元1018的所需功能。
请参阅第11图，图中示出根据本发明的一个局面的另一个二极管OSM装置1100。OSM装置1100包含耦合到有机存储单元1118的二极管层1114。有机存储单元1118包含第一电极1102、一选择性导电有机层1116、及第二电极1108。选择性导电有机层1116包含被动层1104及有机导体层1106。二极管层1114包含耦合到第二电极1108的薄膜层1110、及耦合到薄膜层1110的第三电极1112。
由诸如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、上述金属的合金、氧化铟锡、多晶硅、掺杂非晶硅、及金属硅化物等的导电材料构成该第一电极1102。可用于该导电材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁银合金、及各种其它的合金。可根据实施例及所建构的内存装置而改变该第一电极1102的厚度。然而，某些例示厚度范围包括大于或等于约0.01Φm且小于或等于10Φm、大于或等于约0.05Φm且小于或等于约5Φm、以及(或者)大于或等于约0.1Φm且小于或等于约1Φm。
被动层1104包含有助于选择性导电有机层1116的可控制导电特性的至少一种电荷载流子协助材料。该电荷载流子协助材料能够施予及接受电荷(空穴及(或)电子)。一般而言，该电荷载流子协助材料具有至少两个相对稳定的氧化还原状态。这两个相对稳定的状态可让该电荷载流子协助材料施予及接受电荷，并在电气上与有机导体层1106互动。选择所采用的该特定电荷载流子协助材料，使这两个相对稳定的状态匹配有机导体层1106的共轭有机分子的两个相对稳定的状态。
在某些实例中，该被动层1104可用来作为形成有机导体层1106时的催化剂。在此种配置中，开始时可在邻接被动层1104处形成该共轭有机分子的骨干，并以离开该被动层且大致垂直于该被动层表面的方式生长或聚集。因此，该等共轭有机分子的骨干是沿着穿过两个电极1102、1108的方向而自行对准。
可构成被动层1104的电荷载流子协助材料的例子包括下列材料中的一种或多种：砷化镍(NiAs)、砷化钴(CoAs2)、铜的硫化物(Cu2S，CuS)、铜的氧化物(CuO，Cu2O)、氧化锰(MnO2)、二氧化钛(TiO2)、氧化铟(I3O4)、银的硫化物(Ag2S，AgS)、及氧化铁(Fe3O4)等的材料。通常是利用氧化技术、以汽相反应形成、或在该等电极之间沉积的方式而生长该被动层1104。
被动层1104具有可根据实施例及(或)所制造的内存装置而改变的适当厚度。被动层1104的适当厚度的某些例子系如下：厚度为大于或等于约2Δ且小于或等于约0.1Φm、厚度为大于或等于约10Δ且小于或等于约0.01Φm、以及厚度为大于或等于约50Δ且小于或等于约0.005Φm。
有机导体层1106包含一个或多个共轭分子。此种共轭分子的特征在于：该等共轭分子具有若干重叠的π轨道，且该等共轭分子可呈现两种或更多种谐振结构。该等有机分子可以是环状或非环状。在形成或沉积时，该有机分子本身系在各电极之间自行聚集。共轭有机材料的例子包括下列材料中的一种或多种材料：聚乙炔(顺式或反式)、聚苯基乙炔(polyphenylacetylene)(顺式或反式)、聚二苯基乙炔(polydiphenylacetylene)(顺式或反式)、聚苯胺(polyaniline)、聚(对-)伸苯基伸乙烯基(poly(p-)phenylene vinylene)、聚噻吩(polythiophene)、polyporphyrins、porphyrinic macrocycles、thiol derivatizedpolyporphyrins、诸如聚二茂铁(polyferrocenes)、polyphtalocyanine等的金属茂聚合物(polymetallocenes)、聚伸乙烯基(polyvinylenes)及聚史带罗(polystiroles)等的材料。此外，以适当的掺杂剂(例如盐)进行掺杂，即可修改该聚合物的特性。
形成具有取决于所选择的实施例及(或)所制造的内存装置的适当厚度的有机导体层1106。有机导体层1106的某些适当的例示厚度范围包括大于或等于约0.001Φm且小于或等于5Φm、大于或等于约0.01Φm且小于或等于约2.5Φm、以及大于或等于约0.05Φm且小于或等于约1Φm。
可以若干适当的技术形成有机导体层1106，且已在前文中说明了某些这类的技术。可使用的一种适当的技术是旋涂(spin-on)技术，该技术涉及下列步骤：沈积聚合物/聚合物先驱物及一溶剂的混合物；然后自基材/电极去除该溶剂。另一种技术是化学气相沉积(CVD)，而CVD或可包括气体反应及气相沉积等的技术。CVD包括低压CVD(LPCVD)、电浆增强CVD(PECVD)、及高密度化学气相沉积(HighDensity Chemical Vapor Deposition；简称HDCVD)。通常不需要为了使有机分子连接到电极/被动层上而将有机分子的一个或多个末端官能化。
为了有助于有机内存装置1100的作业，有机导体层1106的厚度通常远大于该被动层的厚度。举例而言，有机导体层1106的厚度比被动层1104的厚度大了大约10至500倍。我们当了解，可根据本发明而采用其它适当的比率。
有机导体层1106及被动层1104整体地被称为选择性导电有机层1116。藉由在该层的两端施加各种电压(例如偏压)，而以一种控制的方式修改该层的导电特性(例如导电、不导电、半导电)。
系以一种与第一电极1102类似的方式，而由一导电材料构成第二电极1108。该第二电极1108可由(但不必然由)与该第一电极1102相同的导电材料所构成。
薄膜层1110是具有用来形成所需二极管行为的必要特性的任何材料。可以使用任何适合此种制造方式来将薄膜层1110沉积于第二电极上1108。该方式可包括诸如大气压力CVD(APCVD)、低压CVD(LPCVD)、电浆增强CVD(PECVD)、光化(紫外线)CVD(PCCVD)、汽相磊晶(VPE)、及有机金属CVD(MOCVD)等的化学气相沉积(CVD)工艺。诸如分子束磊晶(MBE)等的其它的非CVD方法也是可接受的。
可以可维持特定有机存储单元所需的二极管接面特性的任何方式，在该薄膜层上沉积第三电极1112。该方式可包括诸如大气压力CVD(APCVD)、低压CVD(LPCVD)、电浆增强CVD(PECVD)、光化(紫外线)CVD(PCCVD)、气相磊晶(VPE)、及有机金属CVD(MOCVD)等的化学气相沉积(CVD)工艺。诸如分子束磊晶(MBE)等的其它的非CVD方法也是可接受的。
系由诸如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、上述金属的合金、氧化铟锡、多晶硅、掺杂非晶硅、及金属硅化物等的导电材料构成第三电极(1112)。可用于该导电材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁银合金、及各种其它的合金。可根据实施例及所建构的OSM装置而改变第三电极1112的厚度。然而，某些例示厚度范围包括大于或等于约0.01Φm且小于或等于10Φm、大于或等于约0.05Φm且小于或等于约5Φm、以及(或者)大于或等于约0.1Φm且小于或等于约1Φm。
系将二极管层1114用来控制或将有机存储单元1118程序化。有机存储单元1118能够根据其对电流的阻力而储存多个状态的信息。因此，当将电压施加到有机存储单元1118两端时，可量测所产生的电流，以便决定存储单元1118的状态。此种过程可“读取”存储单元1118中的数据。也可将较大数值的电压施加到存储单元1118两端，而将该存储单元程序化到各种状态。也可利用所施加的电压，而以一种类似的方式抹除存储单元1118。二极管层1114藉由管制将电压施加到OSM装置1100两端时流经存储单元1118的电流量，而有助于上述的程序。在本发明的一个局面中，该二极管层可具有齐纳型特性(将于下文中说明)。将高于崩溃电压的反偏压施加到OSM装置1100，而抹除存储单元1118。
请参阅第12图，图中示出根据本发明的一个局面的又一个二极管OSM装置1200。OSM装置1200包含耦合到有机存储单元1218的二极管层1214。有机存储单元1218包含第一电极1202及选择性导电有机层1216。选择性导电有机层1216包含一被动层1204及有机导体层1206。二极管层1214包含耦合到有机导体层1206的薄膜层1210、及耦合到薄膜层1210的第二电极1212。
系由诸如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、上述金属的合金、氧化铟锡、多晶硅、掺杂非晶硅、及金属硅化物等的导电材料构成第一电极1202。可用于该导电材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁银合金、及各种其它的合金。可根据实施例及所建构的内存装置而改变第一电极1202的厚度。然而，某些例示厚度范围包括大于或等于约0.01Φm且小于或等于10Φm、大于或等于约0.05Φm且小于或等于约5Φm、以及(或者)大于或等于约0.1Φm且小于或等于约1Φm。
被动层1204包含有助于选择性导电有机层1216的可控制导电特性的至少一种电荷载流子协助材料。该电荷载流子协助材料能够施予及接受电荷(空穴及(或)电子)。一般而言，该电荷载流子协助材料具有至少两个相对稳定的氧化还原状态。这两个相对稳定的状态可让该电荷载流子协助材料施予及接受电荷，并在电气上与有机导体层1206互动。选择所采用的该特定电荷载流子协助材料，使这两个相对稳定的状态匹配有机导体层1206的共轭有机分子的两个相对稳定的状态。
在某些实例中，该被动层1204可用来作为形成有机导体层1206时的催化剂。在此种配置中，开始时可在邻接被动层1204处形成该共轭有机分子的骨干，并以离开该被动层且大致垂直于该被动层表面的方式生长或聚集。因此，该等共轭有机分子的骨干是沿着与第一电极1202垂直的方向而自行对准。
可构成被动层1204的电荷载流子协助材料的例子包括下列材料中的一种或多种：砷化镍(NiAs)、砷化钴(CoAs2)、铜的硫化物(Cu2S，CuS)、铜的氧化物(CuO，Cu2O)、氧化锰(MnO2)、二氧化钛(TiO2)、氧化铟(I3O4)、银的硫化物(Ag2S，AgS)、及氧化铁(Fe3O4)等的材料。通常是利用氧化技术、以汽相反应形成、或在在第一电极1202上沉积的方式而生长该被动层1204。
被动层1204具有可根据实施例及(或)所制造的内存装置而改变的适当厚度。被动层1204的适当厚度的某些例子系如下：厚度为大于或等于约2Δ且小于或等于约0.1Φm、厚度为大于或等于约10Δ且小于或等于约0.01Φm、以及厚度为大于或等于约50Δ且小于或等于约0.005Φm。
有机导体层1206包含一个或多个共轭分子。此种共轭分子的特征在于：该等共轭分子具有若干重叠的π轨道，且该等共轭分子可呈现两种或更多种谐振结构。该等有机分子可以是环状或非环状。在形成或沉积时，该有机分子系自行聚集。共轭有机材料的例子包括下列材料中的一种或多种材料：聚乙炔(顺式或反式)、聚苯基乙炔(polyphenylacetylene)(顺式或反式)、聚二苯基乙炔(polydiphenylacetylene)(顺式或反式)、聚苯胺(polyaniline)、聚(对-)伸苯基伸乙烯基(poly(p-)phenylene vinylene)、聚噻吩(polythiophene)、polyporphyrins、porphyrinic macrocycles、thiol derivatizedpolyporphyrins、诸如聚二茂铁(polyferrocenes)等的金属茂聚合物(polymetallocenes)、聚伸乙烯基、及聚史带罗(polystiroles)等的材料。此外，以适当的掺杂剂(例如盐)进行掺杂，即可修改该聚合物的特性。
形成具有取决于所选择的实施例及(或)所制造的内存装置的适当厚度的有机导体层1206。有机导体层1206的某些适当的例示厚度范围包括大于或等于约0.001Φm且小于或等于5Φm、大于或等于约0.01Φm且小于或等于约2.5Φm、以及大于或等于约0.05Φm且小于或等于约1Φm。
可以若干适当的技术形成有机导体层1206，且已在前文中说明了某些这类的技术。可使用的一种适当的技术是旋涂(spin-on)技术，该技术涉及下列步骤：沈积聚合物/聚合物先驱物及溶剂的混合物；然后自基材/电极去除该溶剂。另一种技术是化学气相沉积(CVD)，而CVD或可包括气体反应及气相沉积等的技术。CVD包括低压化学气相沉积(LPCVD)、电浆增强化学气相沉积(PECVD)、及高密度化学气相沉积(High Density Chemical Vapor Deposition；简称HDCVD)。通常不需要为了使有机分子连接到电极/被动层上而将有机分子的一个或多个末端官能化。
为了有助于有机内存装置1200的作业，有机导体层1206的厚度通常远大于该被动层的厚度。举例而言，有机导体层1206的厚度比被动层1204的厚度大了大约10至500倍。我们当了解，可根据本发明而采用其它适当的比率。
有机导体层1206及被动层1204整体地被称为一选择性导电有机层1216。藉由在该层的两端施加各种电压(例如偏压)，而以一种受控制的方式修改该层的导电特性(例如导电、不导电、半导电)。
薄膜层1210是具有用来形成所需二极管行为的必要特性的任何材料。可以使用任何适合此制造的方式将薄膜层1210沉积于有积导体1206上。该方式可包括诸如大气压力CVD(APCVD)、低压CVD(LPCVD)、电浆增强CVD(PECVD)、光化(紫外线)CVD(PCCVD)、汽相磊晶(VPE)、及有机金属CVD(MOCVD)等的化学气相沉积(CVD)工艺。诸如分子束磊晶(MBE)等的其它的非CVD方法也是可接受的。
可以可维持一特定有机存储单元所需的二极管接面特性的任何方式，在该薄膜层上沉积第二电极1212。该方式可包括诸如大气压力CVD(APCVD)、低压CVD(LPCVD)、电浆增强CVD(PECVD)、光化(紫外线)CVD(PCCVD)、气相磊晶(VPE)、及有机金属CVD(MOCVD)等的化学气相沉积(CVD)工艺。诸如分子束磊晶(MBE)等的其它的非CVD方法也是可接受的。
系由诸如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、上述金属的合金、氧化铟锡、多晶硅、掺杂非晶硅、及金属硅化物等的一导电材料构成第二电极1212。可用于该导电材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁银合金、及各种其它的合金。可根据实施例及所建构的OSM装置而改变第二电极1212的厚度。然而，某些例示厚度范围包括大于或等于约0.01Φm且小于或等于10Φm、大于或等于约0.05Φm且小于或等于约5Φm、以及(或者)大于或等于约0.1Φm且小于或等于约1Φm。
系将二极管层1214用来控制或将有机存储单元1218程序化。有机存储单元1218能够根据其对电流的阻力而储存多个状态的信息。因此，当将电压施加到有机存储单元1218两端时，可量测所产生的电流，以便决定存储单元1218的状态。此种过程可“读取”存储单元1218中的数据。也可将较大数值的电压施加到存储单元1218两端，而将该存储单元程序化到各种状态。也可利用所施加的电压，而以一种类似的方式抹除存储单元1218。二极管层1214藉由管制将一电压施加到OSM装置1200两端时流经存储单元1218的电流量，而有助于上述的程序。在本发明的一个局面中，该二极管层可具有齐纳型特性(将于下文中说明)。将高于崩溃电压的反偏压施加到OSM装置1200，而抹除存储单元1218。
请参阅第13图，图中示出根据本发明的一局面的有机内存装置1300的一I-V特性图。如图所示，施加1伏的正电压时，即可将该装置自指示状态“关闭”的状态1修改为指示“打开”的状态2。此外，如图所示，于状态1时，该有机内存装置具有高阻抗及低电导。然后，施加一负电压时，可将该装置1300自状态2修改为状态1，此时在达到状态1之前将产生一反向电流。
请参阅第14图，图中示出根据本发明的一局面的齐纳型二极管半导体装置1400。系将该半导体装置1400模型化为齐纳二极管1402及电阻1404。齐纳二极管1402系代表本发明的二极管层。电阻1404系代表存储单元。除非施加特定的预定逆向偏压而造成崩溃，否则齐纳二极管1402系以正常二极管的方式作业。因此，于正常作业期间，电流将流经电阻(存储单元)1404。因而可施加各种电压而到达存储单元1404的程序化及读取状态的应用。例如，可利用施加预定的逆向偏压时齐纳二极管会崩溃的特有本质，而完成存储单元1404的抹除。将于下文中说明此种情形。
在第15图中，示出根据本发明的一局面的具有施加的顺向偏压的一齐纳型二极管半导体装置1500。半导体装置1500具有由电压源1506施加到该装置1500两端的顺向电压。该顺向电压高于齐纳型二极管层1502的导通电压电平。因此，可容许电流1508流经存储单元1504。实际的电流系取决于自电压源1506施加的电压值。在此种方式下，可程序化及(或)读取存储单元1504。
请参阅第16图，图中示出根据本发明的一局面的具有施加的逆向偏压的齐纳型二极管半导体装置1600。半导体装置1600具有由电压源1606施加到该装置两端的逆向偏压。该电压电平低于由齐纳二极管代表的齐纳型二极管层1602的崩溃电压电平。齐纳二极管1602的漏电流是非常小的，因而流经存储单元1604的电流1608也是很小。因为在到达某逆向偏压临界值(崩溃电压)之前，齐纳二极管无法流过大量的电流，能避免不经意的低电平逆向偏压将存储单元1604抹除。因此，最好是选择拥有低漏电流特性的二极管层材料。
继续请参阅第17图，图中示出根据本发明的一局面的具有一施加高于齐纳崩溃电压的逆向偏压的齐纳型二极管半导体装置1700。半导体装置1700具有由电压源1706施加到该装置两端的高于齐纳崩溃电压的逆向偏压。配合二极管层1702而工作的存储单元1704的两端将有电位降。因此，半导体装置1700两端的电压通常需要高于与二极管层1702相关联的崩溃电压，以便因应存储单元1704的电位降。同样地，如果存储单元1704需要某一电压电平来执行其作业，则也必须考虑到该齐纳二极管两端的电压降。当发生崩溃时，流经存储单元1704的电流1708是最大的。该电流1708足以提供诸如抹除及(或)程序化存储单元1704等的作业功能。
在第18图中，示出了根据本发明的一局面的一个二极管OSM装置1800的三维图。有机内存装置1800包含多个第一电极1802、多个第二电极1804、多个第三电极1806、多个选择性导电有机层1810、以及多个二极管层1812。该等选择性导电有机层1810系位于该等第一与第二电极1802、1804之间。系沿着大致垂直的方位示出该等多个第一电极1802、该等多个第二电极1804、及该等多个第三电极1806，但是其它的方位也是可行的。该三维微电子有机装置可包含极大数目的存储单元，因而提高了装置密度。为了顾及图式的简洁，图中并未示出各周边电路及装置。
本发明的存储单元/装置可用于需要内存的任何装置中。例如，内存装置可用于计算机、电器、工业设备、手持装置、电讯设备、医疗设备、研发设备、运输车辆、以及雷达/卫星装置等的装置。由于该等内存装置的小尺寸及较轻重量，所以手持装置(尤其是手持电子装置)在可移植性上有了改善。手持装置的例子包括行动电话及其它的双向通讯装置、个人资料助理、掌上型计算机、呼叫器、笔记本型计算机、遥控器、录像机及录音机、收音机、小型电视及上网机、以及照相机等的装置。
考虑到前文所示及所述的例示系统，若参照第19图的流程图，将可更易于了解可根据本发明的一个或多个方面而实施的方法。虽然为了简化解说，系以一系列步骤的方式示出及说明该方法，但是我们当了解，本发明并不限于该等步骤的顺序，这是因为某些步骤可根据本发明而以不同于此处所示出及说明的顺序进行，且(或)可与其它的步骤同时进行。
此外，并非所有的步骤都是实施根据本发明的一个或多个局面的方法所必须的。我们当了解，可经由软件、硬件、软件与硬件的组合、或执行与各步骤相关联的功能的任何适当的方式(例如装置、系统、程序、器件)而实施该等步骤。我们也当了解，该等步骤只是用来以一种简化的形式解说本发明的某些方面，且可经由较少及(或)较多数目的步骤来解说这些方面。
继续请参阅第19图，图中示出制造根据本发明的一局面的二极管半导体装置的一方法1900的流程图。该方法1900示出了本发明的一个局面。在步骤1902中，首先以适用于所制造的装置类型的任何方式形成半导体单元。在步骤1904中，在该半导体单元上形成第一层。然后在步骤1906中，在该第一层上形成第二层。可以使用适用于所制造的装置类型的任何方式在该半导体单元上沉积该第一层。该方式可包括诸如大气压力CVD(APCVD)、低压CVD(LPCVD)、电浆增强CVD(PECVD)、光化(紫外线)CVD(PCCVD)、气相磊晶(VPE)、及有机金属CVD(MOCVD)等的化学气相沉积(CVD)工艺。诸如分子束磊晶(MBE)等的其它的非CVD方法也是可接受的。
可以利用能维持一特定半导体单元所需的二极管接面特性的任何方式在该第一层上沉积该第二层。该方式可包括诸如大气压力CVD(APCVD)、低压CVD(LPCVD)、电浆增强CVD(PECVD)、光化(紫外线)CVD(PCCVD)、气相磊晶(VPE)、及有机金属CVD(MOCVD)等的化学气相沉积(CVD)工艺。诸如分子束磊晶(MBE)等的其它的非CVD方法也是可接受的。
请参阅第20图，图中示出制造本发明的一局方面的二极管OSM装置的方法2000的流程图。方法2000示出本发明的一个局面。于步骤2002中，在基材上形成第一电极。系由诸如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、上述金属的合金、氧化铟锡、多晶硅、掺杂非晶硅、及金属硅化物等的一导电材料构成该第一电极。可用于该导电材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁银合金、及各种其它的合金。可根据实施例及所建构的内存装置而改变该第一电极的厚度。然而，某些例示厚度范围包括大于或等于约0.01Φm且小于或等于10Φm、大于或等于约0.05Φm且小于或等于约5Φm、以及(或者)大于或等于约0.1Φm且小于或等于约1Φm。
形成该第一电极之后，于步骤2004中在该第一电极上形成一被动层。该被动层包含有助于选择性导电有机层的控制导电特性的至少一种电荷载流子协助材料。该电荷载流子协助材料能够施予及接受电荷(空穴及(或)电子)。一般而言，该电荷载流子协助材料具有至少两个相对稳定的氧化还原状态。这两个相对稳定的状态可让该电荷载流子协助材料施予及接受电荷，并在电气上与有机导体层互动。选择所采用的该特定电荷载流子协助材料，使这两个相对稳定的状态匹配有机导体层的共轭有机分子的两个相对稳定的状态。
在某些实例中，该被动层可用来作为形成有机导体层时的催化剂。在此种配置中，开始时可在邻接该被动层处形成该共轭有机分子的骨干，并以离开该被动层且大致垂直于该被动层表面的方式生长或聚集。因此，该等共轭有机分子的骨干是沿着穿过该等两个电极的方向而自行对准。
可构成该被动层的电荷载流子协助材料的例子包括下列材料中的一种或多种：砷化镍(NiAs)、砷化钴(CoAs2)、铜的硫化物(Cu2S，CuS)、铜的氧化物(CuO，Cu2O)、氧化锰(MnO2)、二氧化钛(TiO2)、氧化铟(I3O4)、银的硫化物(Ag2S，AgS)、及氧化铁(Fe3O4)等的材料。通常是利用氧化技术、以气相反应形成、或在该等电极之间沉积的方式而生长该被动层。
该被动层具有可根据实施例及(或)所制造的内存装置而改变的一适当厚度。该被动层的适当厚度的某些例子系如下：厚度为大于或等于约2Δ且小于或等于约0.1Φm、厚度为大于或等于约10Δ且小于或等于约0.01Φm、以及厚度为大于或等于约50Δ且小于或等于约0.005Φm。
然后于步骤2006中在该被动层上形成一有机导体层。该有机导体层包含一个或多个共轭分子。此种共轭分子的特征在于：该等共轭分子具有若干重叠的π轨道，且该等共轭分子可呈现两种或更多种谐振结构。该等有机分子可以是环状或非环状。在形成或沉积时，该有机分子系在各电极之间自行聚集。共轭有机材料的例子包括下列材料中的一种或多种材料：聚乙炔(顺式或反式)、聚苯基乙炔(polyphenylacetylene)(顺式或反式)、聚二苯基乙炔(polydiphenylacetylene)(顺式或反式)、聚苯胺(polyaniline)、聚(对-)伸苯基伸乙烯基(poly(p-)phenylene vinylene)、聚噻吩(polythiophene)、polyporphyrins、porphyrinic macrocycles、thiol derivatizedpolyporphyrins、诸如聚二茂铁(polyferrocenes)等的金属茂聚合物(polymetallocenes)、聚伸乙烯基、及聚史带罗(polystiroles)等的材料。此外，以适当的掺杂剂(例如盐)进行掺杂，即可修改该聚合物的特性。
形成具有一取决于所选择的实施例及(或)所制造的内存装置的适当厚度的该有机导体层。该有机导体层的某些适当的例示厚度范围包括大于或等于约0.001Φm且小于或等于5Φm、大于或等于约0.01Φm且小于或等于约2.5Φm、以及大于或等于约0.05Φm且小于或等于约1Φm。
可以若干适当的技术形成有该机导体层，且已在前文中说明了某些这类的技术。可使用的一种适当的技术是旋涂(spin-on)技术，该技术涉及下列步骤：沈积聚合物/聚合物先驱物及一溶剂的混合物；然后自基材/电极去除该溶剂。另一种技术是化学气相沉积(CVD)，而CVD或可包括气体反应及气相沉积等的技术。CVD包括低压化学气相沉积(LPCVD)、电浆增强化学气相沉积(PECVD)、及高密度化学气相沉积(HDCVD)。通常不需要为了使有机分子连接到电极/被动层上而将有机分子的一个或多个末端官能化。
为了有助于该有机内存装置的作业，该有机导体层的厚度通常远大于该被动层的厚度。举例而言，该有机导体层的厚度比该被动层的厚度大了大约10至500倍。我们当了解，可根据本发明而采用其它适当的比率。
该有机导体层及该被动层整体地被称为选择性导电有机层。藉由在该层的两端施加各种电压(例如偏压)，而以一种控制的方式修改该层的导电特性(例如导电、不导电、半导电)。
然后于步骤2008中在该有机层上形成第二电极。系以一种与该第一电极类似的方式，而由导电材料构成第二电极。该第二电极可由(但不必然由)与该第一电极相同的导电材料所构成。
然后于步骤2010中在该第二电极上形成一薄膜层。可以使用任何适合此种制造的方式将薄膜层沉积于第二电极上。该方式可包括诸如大气压力CVD(APCVD)、低压CVD(LPCVD)、电浆增强CVD(PECVD)、光化(紫外线)CVD(PCCVD)、气相磊晶(VPE)、及有机金属CVD(MOCVD)等的化学气相沉积(CVD)工艺。诸如分子束磊晶(MBE)等的其它的非CVD方法也是可接受的。
然后于步骤2012中在该薄膜层上形成第三电极。可以可维持一特定有机存储单元所需的二极管接面特性的任何方式，在该薄膜层上沉积该第三电极。该方式可包括诸如大气压力CVD(APCVD)、低压CVD(LPCVD)、电浆增强CVD(PECVD)、光化(紫外线)CVD(PCCVD)、气相磊晶(VPE)、及有机金属CVD(MOCVD)等的化学气相沉积(CVD)工艺。诸如分子束磊晶(MBE)等的其它的非CVD方法也是可接受的。
系由诸如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、上述金属的合金、氧化铟锡、多晶硅、掺杂非晶硅、及金属硅化物等的导电材料构成该第三电极。可用于该导电材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁银合金、及各种其它的合金。可根据实施例及所建构的OSM装置而改变该第三电极的厚度。然而，某些例示厚度范围包括大于或等于约0.01Φm且小于或等于10Φm、大于或等于约0.05Φm且小于或等于约5Φm、以及(或者)大于或等于约0.1Φm且小于或等于约1Φm。
请参阅第21图，图中示出制造本发明的一局面的二极管OSM装置的另方法2100的流程图。方法2100示出本发明的一个方面。于步骤2102中，在基材上形成第一电极。系由诸如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、上述金属的合金、氧化铟锡、多晶硅、掺杂非晶硅、及金属硅化物等的导电材料构成该第一电极。可用于该导电材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁银合金、及各种其它的合金。可根据实施例及所建构的内存装置而改变该第一电极的厚度。然而，某些例示厚度范围包括大于或等于约0.01Φm且小于或等于10Φm、大于或等于约0.05Φm且小于或等于约5Φm、以及(或者)大于或等于约0.1Φm且小于或等于约1Φm。
形成该第一电极之后，于步骤2104中在该第一电极上形成被动层。该被动层包含有助于选择性导电有机层的可控制导电特性的至少一种电荷载流子协助材料。该电荷载流子协助材料能够施予及接受电荷(空穴及(或)电子)。一般而言，该电荷载流子协助材料具有至少两个相对稳定的氧化还原状态。这两个相对稳定的状态可让该电荷载流子协助材料施予及接受电荷，并在电气上与有机导体层互动。选择所采用的该特定电荷载流子协助材料，使这两个相对稳定的状态匹配有机导体层的共轭有机分子的两个相对稳定的状态。
在某些实例中，该被动层可用来作为形成有机导体层时的催化剂。在此种配置中，开始时可在邻接该被动层处形成该共轭有机分子的骨干，并以离开该被动层且大致垂直于该被动层表面的方式生长或聚集。因此，该等共轭有机分子的骨干是沿着与该第一电极垂直的方向而自行对准。
可构成该被动层的电荷载流子协助材料的例子包括下列材料中的一种或多种：砷化镍(NiAs)、砷化钴(CoAs2)、铜的硫化物(Cu2S，CuS)、铜的氧化物(CuO，Cu2O)、氧化锰(MnO2)、二氧化钛(TiO2)、氧化铟(I3O4)、银的硫化物(Ag2S，AgS)、及氧化铁(Fe3O4)等的材料。通常是利用氧化技术、以汽相反应形成、或在该第一电极上沉积的方式而生长该被动层。
该被动层具有可根据实施例及(或)所制造的内存装置而改变的适当厚度。该被动层的适当厚度的某些例子系如下：厚度为大于或等于约2Δ且小于或等于约0.1Φm、厚度为大于或等于约10Δ且小于或等于约0.01Φm、以及厚度为大于或等于约50Δ且小于或等于约0.005Φm。
然后于步骤2106中在该被动层上形成有机导体层。该有机导体层包含一个或多个共轭分子。此种共轭分子的特征在于：该等共轭分子具有若干重叠的π轨道，且该等共轭分子可呈现两种或更多种谐振结构。该等有机分子可以是环状或非环状。在形成或沉积时，该有机分子系在各电极之间自行聚集。共轭有机材料的例子包括下列材料中的一种或多种材料：聚乙炔(顺式或反式)、聚苯基乙炔(polyphenylacetylene)(顺式或反式)、聚二苯基乙炔(polydiphenylacetylene)、聚苯胺(polyaniline)、聚(对-)伸苯基伸乙烯基(poly(p-)phenylene vinylene)、聚噻吩(polythiophene)、polyporphyrins、porphyrinic macrocycles、thiol derivatized polyporphyrins、诸如聚二茂铁(polyferrocenes)等的金属茂聚合物(polymetallocenes)、聚伸乙烯基、及聚史带罗(polystiroles)等的材料。此外，以适当的掺杂剂(例如盐)进行掺杂，即可修改该聚合物的特性。
形成具有一取决于所选择的实施例及(或)所制造的内存装置的适当厚度的该有机导体层。该有机导体层的某些适当的例示厚度范围包括大于或等于约0.001Φm且小于或等于5Φm、大于或等于约0.01Φm且小于或等于约2.5Φm、以及大于或等于约0.05Φm且小于或等于约1Φm。
可以若干适当的技术形成有该机导体层，且已在前文中说明了某些这类的技术。可使用的一种适当的技术是旋涂(spin-on)技术，该技术涉及下列步骤：沈积聚合物/聚合物先驱物及一溶剂的混合物；然后自基材/电极去除该溶剂。另一种技术是化学气相沉积(CVD)，而CVD或可包括气体反应及气相沉积等的技术。CVD包括低压化学气相沉积(LPCVD)、电浆增强化学气相沉积(PECVD)、及高密度化学气相沉积(HDCVD)。通常不需要为了使有机分子连接到电极/被动层上而将有机分子的一个或多个末端官能化。
为了有助于该有机内存装置的作业，该有机导体层的厚度通常远大于该被动层的厚度。举例而言，该有机导体层的厚度比该被动层的厚度大了大约10至500倍。我们当了解，可根据本发明而采用其它适当的比率。
该有机导体层及该被动层整体地被称为一选择性导电有机层。藉由在该层的两端施加各种电压(例如偏压)，而以一种受控制的方式修改该层的导电特性(例如导电、不导电、半导电)。
然后于步骤2108中在该有机导体层上形成一薄膜层。可以使用适合此种制造的方式将薄膜层沉积在有积导体层上。该方式可包括诸如大气压力CVD(APCVD)、低压CVD(LPCVD)、电浆增强CVD(PECVD)、光化(紫外线)CVD(PCCVD)、气相磊晶(VPE)、及有机金属CVD(MOCVD)等的化学气相沉积(CVD)工艺。诸如分子束磊晶(MBE)等的其它的非CVD方法也是可接受的。
然后于步骤2110中在该薄膜层上形成第二电极。可以可保持特定有机存储单元所需的二极管接面特性的任何方式在该薄膜层上沉积该第二层。该方式可包括诸如大气压力CVD(APCVD)、低压CVD(LPCVD)、电浆增强CVD(PECVD)、光化(紫外线)CVD(PCCVD)、气相磊晶(VPE)、及有机金属CVD(MOCVD)等的化学气相沉积(CVD)工艺。诸如分子束磊晶(MBE)等的其它的非CVD方法也是可接受的。
系由诸如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、上述金属的合金、氧化铟锡、多晶硅、掺杂非晶硅、及金属硅化物等的导电材料构成该第二电极。可用于该导电材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁银合金、及各种其它的合金。可根据实施例及所建构的OSM装置而改变该第二电极的厚度。然而，某些例示厚度范围包括大于或等于约0.01Φm且小于或等于10Φm、大于或等于约0.05Φm且小于或等于约5Φm、以及(或者)大于或等于约0.1Φm且小于或等于约1Φm。
前文所说明的是本发明的一个或多个方面。当然，在说明本发明时，无法说明各组成部分或方法的每一种可想到的组合，但是对此项技术具有一般知识者当可了解，本发明的许多进一步的组合及排列也是可行的。因此，本发明将包含在最后的权利要求书的精神及范围内的所有此类的改变、修改、及变化。此外，虽然可参照数个实施例中的一个实施例而揭示本发明的一特定特征，但是在对某一或任何特定应用较佳及有利的情形下，可将该特征与其它实施例的一项或多项特征结合。此外，论及在详细说明或权利要求书中使用术语“包括”(“includes”)的广度，该术语在蕴含性上是类似于术语“包含”(“comprising”)。

Claims (14)

1.一种存储单元阵列(100、200、212、300、400)，包含多个可寻址的存储单元装置(110、112、116、206、214、310、312、314、316、410、412、414、416、500)，该等可寻址的存储单元装置具有二极管特性(114、508、510、900、1014、1114、1214、1502、1702、1812)，而该等二极管特性可为了程序化、抹除、及读取的目的而自行管制内部电流。
2.如权利要求1所述的存储单元阵列(100、200、212、300、400)，其中该等二极管特性(114、508、510、900、1014、1114、1214、1502、1702、1812)类似于方向沿着自位线(102、104、202、208、302、304、316、416)至字线(106、108、204、210、306、308、314、414)的顺向方向而排列的齐纳型二极管(1402、1500、1502、1600、1602、1700)。
3.如权利要求1所述的存储单元阵列(100、200、212、300、400)，其中该等二极管特性(114、508、510、900、1014、1114、1214、1502、1702、1812)类似于方向沿着自字线(106、108、204、210、306、308、314、414)至位线(102、104、202、208、302、304、316、416)的顺向方向而排列的齐纳型二极管(1402、1500、1502、1600、1602、1700)。
4.如权利要求1所述的存储单元阵列(100、200、212、300、400)，其中该等二极管特性(114、508、510、900、1014、1114、1214、1502、1702、1812)包含用来协助程序化可寻址的存储单元装置(110、112、116、206、214、310、312、314、316、410、412、414、416、500)的电阻性负载器件(116、1404)。
5.一种半导体装置，包含：
至少一个半导体单元(116、502、1018、1704、1902)；以及
耦合到至少一个半导体单元(116、502、1018、1704、1902)的一个二极管层(114、508、510、900、1014、1114、1214、1502、1602、1702、1812)。
6.如权利要求5所述的装置，其中该半导体单元(116、502、1018、1704、1902)包含存储单元(110、112、116、206、214、310、312、314、316、410、412、414、416、500)。
7.如权利要求6所述的装置，其中该二极管层(114、508、510、900、1014、1114、1214、1502、1602、1702、1812)具有大约为下式所界定的电气特性：
|VERASE|＞|VPROG|＞|VREAD|    (A)。
8.如权利要求7所述的装置，其中由下式进一步大约界定该电气特性：
|VREVERSE BREAKDOWN|＞|VFORWARD TURN ON|(B)。
9.如权利要求6所述的装置，其中该二极管层(114、508、510、900、1014、1114、1214、1502、1602、1702、1812)具有大约为下式所界定的电气特性：
|VPROG|＞|VERASE|＞|VREAD|    (C)。
10.如权利要求6所述的装置，其中该二极管层(114、508、510、900、1014、1114、1214、1502、1602、1702、1812)提供一个用来程序化该存储单元(110、112、116、206、214、310、312、314、316、410、412、414、416、500)的电阻性负载器件(116、1404)。
11.如权利要求6所述的装置，其中该存储单元(110、112、116、206、214、310、312、314、316、410、412、414、416、500)包含一个有机存储单元(1118、1218)。
12.一种制造半导体装置的方法(1900)，包含下列步骤：
在半导体单元上形成第一层(步骤1904)；以及
在该第一层上形成第二层，以便与该第一层产生一个二极管接面(步骤1906)。
13.如权利要求12所述的方法(2000、2100)，进一步包含下列步骤：
形成第一电极(步骤2002)；
在该第一电极上形成选择性导电有机层(步骤2104、2106、2004、2006)：以及
在该选择性导电层上形成第二电极，而将一个电极提供给该半导体单元(2110、2008)。
14.一种制造有机半导体装置的方法(2000、2100)，包含下列步骤：
形成有机半导体单元的一第一电极(步骤2002、2102)；
在该第一电极上形成一被动层(步骤2004、2104)；
在该被动层上形成有机导体层(步骤2006、2106)；以及
在该有机导体层上形成一个二极管层(步骤2010、2108)。
CN038248859A 2002-11-04 2003-07-10 使用齐纳二极管类器件的内存阵列的控制方法 Expired - Fee Related CN1714407B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/287,363 2002-11-04
US10/287,363 US6847047B2 (en) 2002-11-04 2002-11-04 Methods that facilitate control of memory arrays utilizing zener diode-like devices
PCT/US2003/021680 WO2004042738A1 (en) 2002-11-04 2003-07-10 Control of memory arrays utilizing zener diode-like devices

Publications (2)

Publication Number Publication Date
CN1714407A true CN1714407A (zh) 2005-12-28
CN1714407B CN1714407B (zh) 2012-03-21

Family

ID=32175676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038248859A Expired - Fee Related CN1714407B (zh) 2002-11-04 2003-07-10 使用齐纳二极管类器件的内存阵列的控制方法

Country Status (9)

Country Link
US (2) US6847047B2 (zh)
EP (1) EP1559110B1 (zh)
JP (1) JP4974462B2 (zh)
KR (1) KR100988353B1 (zh)
CN (1) CN1714407B (zh)
AU (1) AU2003249040A1 (zh)
DE (1) DE60331097D1 (zh)
TW (1) TW200408068A (zh)
WO (1) WO2004042738A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401209B (zh) * 2006-03-10 2011-05-25 株式会社半导体能源研究所 存储元件以及半导体器件
US8009456B2 (en) 2008-01-11 2011-08-30 Kabushiki Kaisha Toshiba Resistance change type memory

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762094B2 (en) * 2002-09-27 2004-07-13 Hewlett-Packard Development Company, L.P. Nanometer-scale semiconductor devices and method of making
US6921912B2 (en) * 2003-06-03 2005-07-26 Micron Technology, Inc. Diode/superionic conductor/polymer memory structure
US20070034909A1 (en) * 2003-09-22 2007-02-15 James Stasiak Nanometer-scale semiconductor devices and method of making
US7015504B2 (en) * 2003-11-03 2006-03-21 Advanced Micro Devices, Inc. Sidewall formation for high density polymer memory element array
US7157732B2 (en) * 2004-07-01 2007-01-02 Spansion Llc Switchable memory diode-a new memory device
US8241467B2 (en) * 2004-08-10 2012-08-14 Global Oled Technology Llc Making a cathode structure for OLEDs
US7199394B2 (en) * 2004-08-17 2007-04-03 Spansion Llc Polymer memory device with variable period of retention time
US7289353B2 (en) * 2004-08-17 2007-10-30 Spansion, Llc Systems and methods for adjusting programming thresholds of polymer memory cells
US7443710B2 (en) * 2004-09-28 2008-10-28 Spansion, Llc Control of memory devices possessing variable resistance characteristics
CN101676931B (zh) 2004-10-18 2012-06-27 株式会社半导体能源研究所 半导体器件以及防止用户伪造物体的方法
KR101258672B1 (ko) * 2004-10-22 2013-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN100592520C (zh) * 2004-10-22 2010-02-24 株式会社半导体能源研究所 半导体器件及包括其的显示装置
US7035141B1 (en) * 2004-11-17 2006-04-25 Spansion Llc Diode array architecture for addressing nanoscale resistive memory arrays
US7688624B2 (en) * 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7379317B2 (en) * 2004-12-23 2008-05-27 Spansion Llc Method of programming, reading and erasing memory-diode in a memory-diode array
JP4817853B2 (ja) * 2005-01-31 2011-11-16 株式会社半導体エネルギー研究所 半導体装置の作成方法
WO2006080552A1 (en) * 2005-01-31 2006-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing thereof
DE102005005589A1 (de) * 2005-02-07 2006-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hybrider, organischer Feldeffekttransistor mit oberflächenmodifiziertem Kupfer als Source- und Drain-Elektrode
US8274073B2 (en) 2005-03-11 2012-09-25 Spansion Llc Memory device with improved switching speed and data retention
US7579631B2 (en) * 2005-03-22 2009-08-25 Spansion Llc Variable breakdown characteristic diode
US7926726B2 (en) * 2005-03-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Survey method and survey system
US8098521B2 (en) * 2005-03-31 2012-01-17 Spansion Llc Method of providing an erase activation energy of a memory device
US20060245235A1 (en) * 2005-05-02 2006-11-02 Advanced Micro Devices, Inc. Design and operation of a resistance switching memory cell with diode
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7700984B2 (en) * 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7269050B2 (en) * 2005-06-07 2007-09-11 Spansion Llc Method of programming a memory device
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
JP4908901B2 (ja) * 2006-04-11 2012-04-04 ラピスセミコンダクタ株式会社 不揮発性メモリの製造方法
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
EP1883109B1 (en) * 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
JP5377839B2 (ja) * 2006-07-28 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
WO2008016932A2 (en) * 2006-07-31 2008-02-07 Sandisk 3D Llc Method and apparatus for passive element memory array incorporating reversible polarity word line and bit line decoders
JP4869006B2 (ja) 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
US7902537B2 (en) * 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US8233308B2 (en) * 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
KR101056606B1 (ko) * 2008-03-15 2011-08-11 단국대학교 산학협력단 유기 발광 메모리 소자
WO2009145062A1 (en) 2008-05-16 2009-12-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and electronic device
US7869258B2 (en) 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
DE102009013685B4 (de) 2009-03-20 2013-01-31 Novaled Ag Verwendung einer organischen Diode als organische Zenerdiode und Verfahren zum Betreiben
US8941089B2 (en) 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
US9373786B1 (en) 2013-01-23 2016-06-21 Adesto Technologies Corporation Two terminal resistive access devices and methods of formation thereof
KR102222075B1 (ko) * 2014-10-10 2021-03-04 삼성디스플레이 주식회사 유기 발광 다이오드의 품질 검사 방법 및 이를 수행하기 위한 유기 발광 다이오드의 품질 검사 장치
WO2017131628A1 (en) 2016-01-26 2017-08-03 Hewlett Packard Enterprise Development Lp Memristive bit cell with switch regulating components
US10109350B2 (en) 2016-07-29 2018-10-23 AP Memory Corp., USA Ferroelectric memory device
US10622070B2 (en) 2016-07-29 2020-04-14 AP Memory Corp, USA Ferroelectric memory device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699543A (en) * 1968-11-04 1972-10-17 Energy Conversion Devices Inc Combination film deposited switch unit and integrated circuits
JPH0260166A (ja) * 1988-08-26 1990-02-28 Nippon Telegr & Teleph Corp <Ntt> フルバレン類薄膜を用いたメモリー素子
JPH0628841A (ja) * 1992-07-08 1994-02-04 Makoto Yano 化学反応を利用した記憶素子
JPH0722669A (ja) 1993-07-01 1995-01-24 Mitsubishi Electric Corp 可塑性機能素子
US5379250A (en) * 1993-08-20 1995-01-03 Micron Semiconductor, Inc. Zener programmable read only memory
US5818749A (en) * 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
NO973993L (no) * 1997-09-01 1999-03-02 Opticom As Leseminne og leseminneinnretninger
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
JP4491870B2 (ja) * 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
US6198655B1 (en) * 1999-12-10 2001-03-06 The Regents Of The University Of California Electrically addressable volatile non-volatile molecular-based switching devices
US6440837B1 (en) * 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6515888B2 (en) * 2000-08-14 2003-02-04 Matrix Semiconductor, Inc. Low cost three-dimensional memory array
AU2002311808A1 (en) * 2001-04-06 2002-10-21 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6525953B1 (en) * 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
TWI281748B (en) * 2001-12-18 2007-05-21 Matsushita Electric Ind Co Ltd Non-volatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401209B (zh) * 2006-03-10 2011-05-25 株式会社半导体能源研究所 存储元件以及半导体器件
US8009456B2 (en) 2008-01-11 2011-08-30 Kabushiki Kaisha Toshiba Resistance change type memory

Also Published As

Publication number Publication date
TW200408068A (en) 2004-05-16
US6847047B2 (en) 2005-01-25
EP1559110A1 (en) 2005-08-03
JP4974462B2 (ja) 2012-07-11
WO2004042738A1 (en) 2004-05-21
AU2003249040A1 (en) 2004-06-07
EP1559110B1 (en) 2010-01-20
JP2006505939A (ja) 2006-02-16
DE60331097D1 (de) 2010-03-11
CN1714407B (zh) 2012-03-21
US6943370B2 (en) 2005-09-13
US20040245522A1 (en) 2004-12-09
KR100988353B1 (ko) 2010-10-18
KR20050084943A (ko) 2005-08-29
US20040084743A1 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
CN1714407A (zh) 使用齐纳二极管类器件的内存阵列的控制方法
CN101166023B (zh) 脉冲输出电路、移位寄存器、以及显示装置
US7785938B2 (en) Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
CN1325143A (zh) 发光器件和电器
CN101051439B (zh) 半导体器件、显示装置、以及电子设备
CN1610460A (zh) 发光器件以及电子器件
CN1866568A (zh) 半导体装置
US20110205217A1 (en) Method of driving display panel
CN1280708A (zh) 利用喷墨印刷技术制造有机半导体器件的方法及器件和利用该器件的系统
CN1741697A (zh) 发光元件以及利用此的发光器件
CN1742518A (zh) 发光装置
CN101080815A (zh) 半导体器件及其制造方法
CN101053093A (zh) 发光元件以及采用该发光元件的发光装置
CN1902984A (zh) 发光元件
CN1386587A (zh) 发光装置及其制造方法
CN1534579A (zh) 发光显示器、显示面板及其驱动方法
CN1654542A (zh) 用于改进有机发光二极管的聚噻吩配方
CN1759451A (zh) 用于有机存储装置的旋涂聚合物
CN101075407A (zh) 有机发光显示器的像素电路
US8604547B2 (en) Memory element and semiconductor device
CN102110784A (zh) 一种全无机辅助层oled器件及其制备方法
CN100534245C (zh) 显示器件及使用其的电子器具
CN1864230A (zh) 用于形成聚合物存储单元的导电聚合物的自组装
CN1714462A (zh) 自对准存储元件及字线
CN1736129A (zh) 发光元件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070209

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070209

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070209

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

Effective date of registration: 20070209

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160411

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321