CN1714443A - 自组装电子电路的方法以及由之形成的电路 - Google Patents

自组装电子电路的方法以及由之形成的电路 Download PDF

Info

Publication number
CN1714443A
CN1714443A CNA028300653A CN02830065A CN1714443A CN 1714443 A CN1714443 A CN 1714443A CN A028300653 A CNA028300653 A CN A028300653A CN 02830065 A CN02830065 A CN 02830065A CN 1714443 A CN1714443 A CN 1714443A
Authority
CN
China
Prior art keywords
self assembly
circuit
template
concentrator
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028300653A
Other languages
English (en)
Other versions
CN100386868C (zh
Inventor
帕拉维恩·乔德哈里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1714443A publication Critical patent/CN1714443A/zh
Application granted granted Critical
Publication of CN100386868C publication Critical patent/CN100386868C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/701—Organic molecular electronic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/105—Using an electrical field; Special methods of applying an electric potential
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing

Abstract

本申请涉及自组装电子电路的方法以及由之形成的电路。该方法包括：提供一个模板；使得一种半导体材料能够在所述模板上自组装；以及实现所述半导体材料和所述模板之间的连接的自组装，以形成所述电路。

Description

自组装电子电路的方法以及由之形成的电路
技术领域
本发明总体上涉及组装电子电路的方法以及使用该方法形成的电子电路。具体地，本发明涉及使得能够自组装电子电路的方法，以及自组装的电子电路。
背景技术
使用光刻技术形成电子电路是公知的。但是，这些电路的形成需要多个层形成步骤。例如，可能要多达25道掩模步骤，以使用光刻技术形成电子电路。这些工艺实施起来很昂贵，并且每一个层都会对光刻形成电子电路的制造工艺增加成本。
还希望减小形成电路的电子元件的尺寸。器件的尺寸越小，就越难以制造，制造起来就越昂贵。由于下述因素，这种趋势更为复杂化了，那就是，随着器件越来越逼近分子尺度，由于分辨率和对齐所施加的光刻约束条件，多步骤的光刻方法可能根本就不起作用了。
因此，希望能够用最低程度的光刻处理来形成这些非常小的器件元件，比如分子尺度的元件。
申请人在这里将美国专利No.6,262,129和No.6,265,021的全部内容通过引用结合在本申请中。
发明内容
鉴于传统的方法和结构的上述以及其它问题、缺点和劣势，本发明的一个目的是提供一种方法和结构，其中，使用使得原子以所希望的方式组装起来的驱动力来装配电子电路。
本发明的一个目的是使光刻步骤的数量最小化。本申请将表明如何在一个光刻步骤中实现，从而节约资金。
在本发明的第一方面，一种组装电路的方法包括：提供一个模板，使得一种半导体材料能够在该模板上自组装；使得所述半导体材料和所述模板之间的连接能够自组装，以形成电路。
在本发明的第二方面，一种组装电路的方法包括：在衬底上形成第一金属层；在该第一金属层上形成绝缘层；在该绝缘层上形成第二金属层，在所述第一金属层的一侧上自组装第一导电类型的材料；在所述第一金属层的另一侧上自组装第二导电类型的材料，以形成一个组件。
在本发明的第三方面，一种电路包括：模板；自组装在该模板上的半导体材料；所述半导体材料和所述模板之间的自组装连接，以形成电路。
本发明的一个实施例使用至少一个自组装步骤形成电子器件。本发明的举例的方法通过应用使得原子形成实现电子电路的晶体管和纳米线，从而使用自组装工艺形成分子大小的晶体管和连接线。使用本发明的举例的方法，没有必要使用光刻工艺形成电子器件。
本发明的另一个实施例形成具有分子尺度的电子器件。该电子器件包括尺寸从小于一个纳米到几个纳米的有机分子以及形成尺寸从小于一个纳米到数十纳米的纳米微粒的原子团。
本发明的一种举例的方法提供一种驱动力，该驱动力使得纳米微粒比如原子、分子或者它们的小的基团将它们自己装配为形成电子电路的纳米线，这个过程称为“自组装”，从而，通过应用使原子形成纳米线的驱动力，形成电子器件。用于自组装的所述驱动力或者场可以是原子级的，比如分子相互之间以及与表面之间的局部相互作用(短程相互作用)，或者可以是远距离的，使得原子或者原子团移动到所需的位置，形成所需的布置。所述驱动力或者场可以是均匀的，或者具有空间或者时间上的变化。场的一个例子是电场，可以是DC电场或者AC电场。场的其它的例子包括电磁场，比如光，化学场，或者磁场。还可以是各种场的组合。
根据本发明的举例的方法产生自组装的电子电路。本发明避免了包括许多步骤的成本高的光刻工艺，利用了分子晶体管元件的优势，制造出连接在电路元件之间的金属化纳米线，需要的话还有电容器。
在另一个实施例中，使用本发明的自组装方法形成线路的跨接。
附图说明
从下面结合附图对实施例的详细说明，可以更好地理解本发明的上述以及其它目的、特征和优点。附图中：
图1a到1d图解了根据本发明形成电子反相器的第一种举例的方法；
图2图示了沿着图1a到1d中的线II的反相器的剖面；
图3图示了使用图1a到1d所示的第一种举例的方法形成的反相器的电路图；
图4图解了图1a到1d的第一种举例的方法的流程图；
图5A到5E图解了根据本发明形成电子逻辑NAND门(与非门)的第二种举例的方法；
图6图示了图5A到5E所示的第二种举例的方法形成的NAND门的电路图；
图7图示了根据本发明的一个实施例，应用作为电场的驱动力的第一种举例的方法；
图8图示了根据本发明的一个实施例，应用作为电场的驱动力的第二种举例的方法。
具体实施方式
下面通过描述如何构建一个双晶体管反相器电路来说明本发明的第一种举例的方法。尽管下面的说明提供了具体的例子，但是应当理解，这里所描述的举例的方法可以应用于例如在计算机中或者用于生物医学用途的传感器中使用的许多电路变型。
第一实施例
现在看根据本发明的第一种举例的方法的图1A到1D、图2和图4。该方法始于步骤S400。在步骤S402，在可以用作接地层的导电层上提供衬底(未图示)，比如被氧化的硅或者绝缘体。
在步骤S404，在该衬底上，使用单段遮蔽掩模或者光刻限定的区域，来淀积一个导电层，该导电层可以是金属的或者有机的。一个图案化金层102(图1A)图解了该层的一个例子。该金层102可以形成在一个粘附层比如Ti(未图示)上。该金层102包括触点104、三个长形条106和从外侧的两个条伸出来的、也被称为“场集中器(fieldconcentrators)”的尖状结构108。所述条在这里是长形的只不过是为了说明的方便。在实际的电路中，它们的形状和尺寸取决于反相器要嵌入其中的系统的具体设计。
在步骤S406，在金层102的条106上形成绝缘膜110(图2)，比如氧化铝。应当理解，尽管本实施例公开的是使用氧化铝作为绝缘薄膜110，但是也可以使用其它许多材料，包括有机材料。
工艺继续进行到步骤S408，在这里，形成金属层112(例如铝层)(图1B)。在图1b到1c中，金层102用虚线图示。铝层112包括触点114、条116和场集中器118。铝层112的条116与金层102的条106重叠，铝层112的场集中器118与金层102的场集中器108重叠。
金层102和铝层112可以使用掩模法被形成，使得触点区104和114较大，以能被用于隔离的反相器的测试探针接近。但是，如果使用下面将要描述的触点阵列，则可以用光刻步骤形成触点区。
在步骤S410和S412，通过蒸汽法以一定的角度淀积在端部包含硫醇的有机分子，仅仅暴露出金膜102的一个边缘。有大量的有机半导体材料可用(例如见C.D.Dimitrakopoulos和P.R.L.Malenfant的回顾文章，Advanced Materials，V14，p99，2002)。在本领域中知道如何将硫连接到这些分子中的大多数分子的末端。这里，之所以选择硫，是因为选择了金层作为金属层。假设选择另一种导体，则可以修改半导体分子的相应末端基团(端基)，使得该端基自己择优地连接到该层的暴露表面上，就像硫连接到金、银和铂上一样。
在步骤S410，形成在末端有硫醇(硫)的第一种类型的半导体材料120(例如p型材料)。通过选择合适的温度，在这个例子中比如是室温，对面的分子与金之间的粘附系数大于其与其它材料之间的粘附系数。结果，p型半导体材料120在一侧在金膜102的边缘上按照合适的取向淀积并自组装。含硫有机半导体分子比如硫醇在金上的自组装是公知的，已经被公开过。硫因为化学相互作用而键合在金的表面上。在金表面上，有机分子相互之间的接近性产生半导电性的有机膜或者有机层，其可以具有类似于晶体的有序排列，或者具有类似于玻璃的无序排列。
在本发明的另一个实施例中，可以想到，当在有机分子的两端都有硫时，分子在金表面上平躺着，而不是垂直于金表面。在这种情况下，使用仅仅一端具有硫的有机分子。在该端连接到金表面上、有机分子已经自组装起来之后，然后将有机分子的另一端暴露于化学试剂中，在上面连接上硫。
类似地，在步骤S412，从另一侧淀积端接有硫的第二类型的材料(例如n型有机材料)，以形成自组装的n型有机膜122。
接下来，将铝层112连接到含硫有机半导体材料120和122的表面的另一端(与连接到金膜102的端部相反的一侧)。这是在步骤S414和步骤S416中完成的：使所述组件与含金属纳米微粒的溶液接触(步骤S414)，比如在中央的金膜102和在中央电极的任一侧的两个铝线112之间施加场(例如电场等)。这样，在两个接触焊盘(例如104和114)之间施加电场，以产生由纳米微粒形成的自组装金属纳米线连接。这种使用金纳米微粒形成线的方式在科学文献中有过描述，例如可见Hermanson等人的文章(Dielectrophoretic Assembly ofElectrically Functional Microwires from Nanopartice Suspensions，Science，v.294，p1082，2001)。
每一条线112具有场集中器，形成电场空间分布的梯度。该场将溶液中的纳米微粒吸引到场集中器118，这些纳米微粒淀积在场集中器118上，形成纳米线124。由于场梯度的强度，纳米线124终止于含硫有机半导体材料120和122，从而形成最靠近场集中器的另一个电极的端部。如果溶液中的微粒是金组成的，则有机半导体分子的所述端部上的硫会与纳米线124形成一个键。这就在步骤S418完成了制造，所得到的作为示例的结构是一个双晶体管反相器电路300，如图3简要所示。
在上面讨论的举例的方法中，金膜102终止于半导体材料，半导体材料的尺度等于或者稍微大于包括所述线的纳米微粒的直径。一旦纳米微粒线形成所述两个电极之间的接触，则所施加的电场被约束到该线上，从而，不会有电场进一步驱动线的生长。但是，如果需要较大的接触面积以增强可被开关的电流的幅度，则可以使用在溶液中带有负电荷的金纳米微粒来完成。
作用于金膜102的正电压会将金微粒吸引到半导体分子的端部，并键合到硫原子上。在形成纳米微粒线之后，用含中性金微粒的溶液取代金微粒。现在，如上所述，使用AC电场来形成铝线和连接到所述半导体材料的金纳米微粒之间的线。
虽然本实施例讨论的是在金层上施加正电压，但是应当理解，本发明应当包括任何电荷。
图3中的反相器300包括一个p型晶体管302和一个n型晶体管304，有六个触点。其中三个触点连接到地306，一个是输入308，另一个是输出310，剩下的一个触点连接到电压源312。其结果是一个传统的反相器300。
如果需要具有单晶体管和电阻器的反相器，则也可以循本发明的方法建构这样的反相器。例如，所述电阻器与上述金纳米线一样，可以由在场梯度中装配起来的纳米微粒形成。还可以使用这种技术，通过用适当的电介质材料来涂覆金属微粒来制造电容器。
第二实施例
图5A到5E图解了根据本发明用于形成一种结构(例如NAND门500，其完成后的结构简要示于图6中)的第二种举例的方法。
在图5A中，例如通过真空蒸镀，在衬底501上形成金属(例如金)层502(见图5C)。这些膜的厚度在数十纳米的范围内。在这些附图中，用实线和虚线图示了金属(例如金)线L1到L7。实线类似于在上述反相器电路中所使用的，而虚线用来表示如下所述的连接和跨接。图5A还图示了线L1、L3和L5包括下面将要使用的场集中器508。
如图5和图6所示，金层502的线L4上的接触焊盘526之一最终形成输出。在该金属(例如金)层502顶部，淀积一个绝缘层503(只在图5C中图示了)，随后是第一金属(例如铝)层504，如图5B所示。第一金属层504包括接触焊盘510。线L4和L6上的这些接触焊盘528和530中的两个将分别形成如图6所示的触点输入A和B。这些图中的方块还图示了将形成连接线C1和跨接线C2、C3、C4和C5的地方。
然后，如图5C中的剖面图所示，形成第二绝缘层505，随后是第二金属(例如铝)层506。现在，有三个金属层，包括金属(例如金)层502、第一金属(例如铝)层504以及第二金属(例如铝)层506，它们被绝缘层503和505隔开。第二金属层506至少形成在线L3和L5上，如图5D所示。
所有这些不同的材料可以用公知的蒸汽淀积技术淀积。绝缘层和导电层的厚度都在数十纳米的范围内。所使用的精确厚度可以由金属(例如金)纳米微粒的之间和希望从器件获得的电流量来决定。例如，如果希望有较大的电流，则使用较厚的金属(例如金)层和较大直径的金属(例如金)纳米微粒。
对于连接C1，通过在存在金属(例如金)纳米微粒的条件下在两个合适的线之间施加场(例如AC电场)，线L2中的金属(例如金)层502连接到线L4中的金属(例如金)层502，线L6中的金属(例如金)层连接到第一金属层504。所使用的精确的场类型由线之间的间隔决定。所述间隔又可以由所希望的器件尺度来决定。
在跨接线C2中，线L1中的金属(例如金)层502被连接到第二金属(例如铝)层506，然后连接到线L3中的金属(例如金)层502，从而提供线L2的跨接线。
在跨接线C3中，线L2中的第一金属(例如铝)层504被连接到线L3中的第二金属(例如铝)层506，后者又连接到线L4。在跨接线C4中，来自线L3的第二金属(例如铝)层506通过线L4的第二金属(例如铝)层506连接到线L5的第二金属(例如铝)层506。最后一个跨接线C5将线L5的第二金属(例如铝)层506通过线L5的第二金属(例如铝)层506连接到线L6的第一金属(例如铝)层504。
类似于根据第一个举例的方法所描述的方法，通过蒸镀，按照一定的角度在器件的有效区域中淀积在端部包含硫原子的第一种类型和第二种类型(例如p型和n型)的有机半导体分子，只露出金属(例如金)膜502的一个边缘。
如图5D所示，形成第一种类型(例如p型)半导体材料520，其在端部具有硫醇(含硫)分子。如上所述，在一侧，第一种类型(例如p型)的半导体材料520按照合适的取向在金属(例如金)膜502的边缘上淀积和自组装。类似地，从另一侧淀积端接有硫的第二种类型(例如n型)的有机材料，以在金属(例如金)膜502上形成自组装的第二种类型(例如n型)的有机膜522。
接下来，金属(例如铝)层504被连接到有机表面520和522的另一端(与连接到金属(例如金)膜502的端部相反的一侧)。如上所述，这是这样完成的：使所述组件与含金属微粒的溶液接触，在金属(例如金)膜502和金属(例如铝)层504之间施加电场。该电场将金属(例如金)纳米微粒吸引到场集中器508(图示于图5a)，从而，纳米微粒淀积在场集中器508上，形成纳米线524(图5E)，其终止于含硫有机半导体材料520和522上。如果溶液中的微粒是金组成的，则所述硫会与纳米线524形成一个键。这就完成了制造过程，所得到的举例的结构是如图6简要所示的NAND门600。
可以看到，如图6所示，线L4和线L6左手侧的焊盘510提供了A和B输入，而线L4右手侧的焊盘526是相对于地的输出，形成NAND门。前面对形成NAND门所需的步骤的描述形成具有四个晶体管的电路：两个p型和两个n型，具有金属连接和跨接线。所得到的电路简要图示于图6中，当制造合适的电池和接地连接(图中未图示)时，其用作NAND门。
图7图示了用于施加驱动力的一个举例的设备700，所述驱动力是电场，以使得能够进行根据本发明的实施例的电路的自组装。该设备700包括一个容器702，该容器中装有包括金属(例如金)纳米微粒(未图示)的溶液704。将图案化电路714，比如图1c所示者，放置在溶液704中。触点104和114连接到线706。该线706连接到电阻器708、电流表710和AC电源712，形成施加实现电子器件在图案化电路714上的自组装的驱动力的电路。AC电源712向电路提供AC电力，直到电流表710检测到在图案化电路714上形成了电子器件。电阻器708用来限制提供给正在形成的纳米线的电流量，以避免对纳米线的损害。
图8图示了用于施加驱动力的另一个举例的设备800，所述驱动力是电场，以使得能够进行根据本发明的实施例的电路的自组装。该设备包括一个图案化板804，该图案化板804包括探针806，探针806被定位为与在上面要自组装电子器件的图案化电路802上的焊盘808接触。如上所述，图案化电路802被放置到包含要在焊盘808之间形成纳米线的纳米微粒的溶液中。探针806向触点808提供电场，以允许纳米线810的自组装。图案化板804可以设有二维阵列形式的多个探针806(未图示)，以对图案化电路802上的相应的多个触点808(未图示)施加电场。这样，可以同时或者依次自组装多个纳米线。最近，与存储设备相关联地，公开了这样的具有纳米级探针的图案化板(The″Millipede″-More than one thousand tips for future AFMdata storage，by Vettiger et al.，IBM J.Res.Dev.V44，323，2000)。本领域的普通技术人员可以对这些板加以修改，以在使用这里针对分立器件描述的本发明的举例的方法构建的大尺度的复杂电路中，在任意两点之间顺序地或者依次地提供电场。
第三实施例
在实现本发明的第三个举例的方法(未图示)中，可以局部地、无直接接触的施加电场。在举例的方法中，将电子束聚焦和作用于包含场集中器的模板中的线上。电子束可以由电子束机器产生，并被聚焦为纳米级的宽度。电子束可以对模板中的线施加电荷，从而在线周围产生场。如果将模板中的另一条线接地，则在带电的线和接地线之间建立起了场梯度。场梯度被集中于集中器以及接地线上的最近点。该场使得纳米微粒移动并自组装为线，该线将所述集中器和所述接地线上的最近点之间的两条线连接起来。
能够容易地对本发明进行改变，以生成其它结构(例如NOR门(或非门)等)。如果希望制造NOR门，则可遵循同样的流程，不同之处在于，在与NAND门相反的侧面上淀积p和n型有机材料。
上面描述的自组装电子逻辑门的例子使用了模板，在模板上使用自组装技术建构结构。这种模板的设计，包括其尺寸和形状，在任何自组装电路中都很重要。实际的自组装是在与电路相比非常大的真空系统和/或溶液池中完成的。然而，由于模板及其材料的选用，当施加合适的场时，原子、分子以及原子团产生起作用的电路。
如上所述，本发明的一个目的是使光刻步骤的数量最小化。在图示的例子中，图示了用单个光刻步骤实现本发明，从而节约了大量的成本。
尽管上面的说明书强调了小器件。但是应当理解，根据本发明的自组装方法也可用于大得多的器件。
还应理解，这里所描述的连接方法可以用来将小器件连接到大器件。例如，本发明可以用来将分子尺度的器件连接到用光刻法制造的具有较大的特征部件的器件。其一个例子是将分子尺度的存储器件连接到光刻法制造的传感器件，以发送要向存储器读写的指令。
上面就若干实施例描述了本发明。本领域的普通技术人员会认识到，本发明实施时可以加以修改。
另外，要注意到，即使在申请过程中需要修改，所有的权利要求的要素的等效特征应当被包括在内。

Claims (18)

1.一种电路，包括：
模板；
自组装在该模板上的半导体材料；以及
在所述半导体材料和所述模板之间的自组装的连接，以形成所述电路。
2.如权利要求1所述的电路，其中，所述电路包括：
衬底上的第一金属层；
所述第一金属层上的绝缘层；
所述绝缘层上的第二金属层；
在所述第一金属层的一侧上的自组装的第一半导电类型的材料；
在所述第一金属层的另一侧上的自组装的第二半导电类型的材料；以及
自组装的纳米线，其在所述第一金属层上的场集中器和所述第一半导电类型的材料和所述第二半导电类型的材料之一之间延伸，形成所述自组装的连接。
3.如权利要求2所述的电路，其中，所述第一半导电类型的材料包括p型材料。
4.如权利要求2所述的电路，其中，所述第二半导电类型的材料包括n型材料。
5.如权利要求2所述的电路，其中，所述自组装第一半导电类型的材料包括在所述金层的一个边缘上的有机分子。
6.如权利要求2所述的电路，其中，所述自组装第二半导电类型的材料包括在所述金层的一个边缘上的有机分子。
7.一种组装电路的方法，包括：
提供一个模板；
使得一种半导体材料能够在所述模板上自组装；以及
实现所述半导体材料和所述模板之间的连接的自组装，以形成所述电路。
8.如权利要求7所述的方法，其中，提供所述模板包括提供场集中器，其中，实现所述连接的自组装包括在所述集中器和所述半导体材料之间建立所述连接。
9.如权利要求7所述的方法，其中，提供所述模板包括提供场集中器，其中，实现所述连接的自组装包括在所述集中器和所述半导体材料之间建立一个连接。
10.如权利要求9所述的方法，其中，实现所述自组装包括：
提供分子源；以及
施加驱动力，所述驱动力使得所述分子在所述集中器和所述半导体之间形成纳米线。
11.如权利要求10所述的方法，其中，施加所述驱动力包括施加电磁场。
12.如权利要求11所述的方法，其中，施加所述驱动力还包括施加化学驱动力。
13.一种组装电路的方法，包括：
在衬底上形成第一金属层；
在所述第一金属层上形成第一绝缘层；
在所述第一绝缘层上形成第二金属层；
在所述第一金属层的一侧上自组装第一半导电类型的材料；以及
在所述第一金属层的另一侧上自组装第二半导电类型的材料，以形成一个组件。
14.如权利要求13所述的方法，还包括：
使所述组件与包含纳米微粒的溶液接触，其中，所述第一金属层包括场集中器；以及
施加包括电磁场的驱动力，使所述纳米微粒形成在所述场集中器和所述第一半导电类型的材料和所述第二半导电类型的材料之间延伸的纳米线。
15.如权利要求14所述的方法，其中，所述电路包括逻辑门。
16.如权利要求14所述的方法，还包括：
形成第二绝缘层；以及
在该第二绝缘层上形成第三金属层。
17.如权利要求16所述的方法，还包括：使用所述第三金属层形成跨接线。
18.如权利要求17所述的方法，其中，所述电路包括逻辑门。
CNB028300653A 2002-12-18 2002-12-18 自组装电子电路的方法以及由之形成的电路 Expired - Lifetime CN100386868C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/040307 WO2004059730A1 (en) 2002-12-18 2002-12-18 Method of self-assembling electronic circuitry and circuits formed thereby

Publications (2)

Publication Number Publication Date
CN1714443A true CN1714443A (zh) 2005-12-28
CN100386868C CN100386868C (zh) 2008-05-07

Family

ID=32679928

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028300653A Expired - Lifetime CN100386868C (zh) 2002-12-18 2002-12-18 自组装电子电路的方法以及由之形成的电路

Country Status (10)

Country Link
US (1) US7615776B2 (zh)
EP (1) EP1579499B1 (zh)
JP (1) JP4755827B2 (zh)
CN (1) CN100386868C (zh)
AT (1) ATE486368T1 (zh)
AU (1) AU2002351391A1 (zh)
DE (1) DE60238147D1 (zh)
IL (1) IL169138A (zh)
TW (1) TWI240373B (zh)
WO (1) WO2004059730A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325245B (zh) * 2007-06-08 2011-06-22 芬兰国立技术研究中心 电子模块及其制造方法和应用
CN101325151B (zh) * 2007-06-08 2012-10-17 芬兰国立技术研究中心 关于纳米粒子系统的方法和装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4635410B2 (ja) * 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法
US8828792B2 (en) * 2004-05-25 2014-09-09 The Trustees Of The University Of Pennsylvania Nanostructure assemblies, methods and devices thereof
US8039368B2 (en) * 2005-03-21 2011-10-18 The Trustees Of The University Of Pennsylvania Nanogaps: methods and devices containing same
FI122644B (fi) * 2007-06-08 2012-04-30 Teknologian Tutkimuskeskus Vtt Menetelmä sähköisesti johtavien tai puolijohtavien reittien muodostamiseksi substraatille sekä menetelmän käyttö transistorien tuottamiseen ja anturien valmistukseen
JP5846626B2 (ja) * 2011-07-12 2016-01-20 国立研究開発法人情報通信研究機構 超伝導単一光子検出システムおよび超伝導単一光子検出方法
US8871601B2 (en) 2012-12-27 2014-10-28 Intermolecular, Inc. Diffusion barriers
US8859439B1 (en) * 2013-03-28 2014-10-14 International Business Machines Corporation Solution-assisted carbon nanotube placement with graphene electrodes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6290839B1 (en) * 1998-06-23 2001-09-18 Clinical Micro Sensors, Inc. Systems for electrophoretic transport and detection of analytes
US6265021B1 (en) * 1998-07-31 2001-07-24 International Business Machines Corporation Nanoparticle structures utilizing synthetic DNA lattices
US6262129B1 (en) * 1998-07-31 2001-07-17 International Business Machines Corporation Method for producing nanoparticles of transition metals
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
US7335603B2 (en) * 2000-02-07 2008-02-26 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
US6294450B1 (en) * 2000-03-01 2001-09-25 Hewlett-Packard Company Nanoscale patterning for the formation of extensive wires
US20020079487A1 (en) * 2000-10-12 2002-06-27 G. Ramanath Diffusion barriers comprising a self-assembled monolayer
US6755956B2 (en) * 2000-10-24 2004-06-29 Ut-Battelle, Llc Catalyst-induced growth of carbon nanotubes on tips of cantilevers and nanowires
US20050101063A1 (en) * 2000-10-24 2005-05-12 Tour James M. Three-terminal field-controlled molecular devices
US6562633B2 (en) * 2001-02-26 2003-05-13 International Business Machines Corporation Assembling arrays of small particles using an atomic force microscope to define ferroelectric domains
US6803840B2 (en) * 2001-03-30 2004-10-12 California Institute Of Technology Pattern-aligned carbon nanotube growth and tunable resonator apparatus
JP2004136377A (ja) * 2002-10-15 2004-05-13 Nippon Telegr & Teleph Corp <Ntt> 分子ナノワイヤ−ナノ微粒子複合体、その製造方法ならびに該複合体を用いた分子ワイヤリング法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325245B (zh) * 2007-06-08 2011-06-22 芬兰国立技术研究中心 电子模块及其制造方法和应用
CN101325151B (zh) * 2007-06-08 2012-10-17 芬兰国立技术研究中心 关于纳米粒子系统的方法和装置

Also Published As

Publication number Publication date
TW200520156A (en) 2005-06-16
JP4755827B2 (ja) 2011-08-24
US7615776B2 (en) 2009-11-10
TWI240373B (en) 2005-09-21
ATE486368T1 (de) 2010-11-15
EP1579499B1 (en) 2010-10-27
IL169138A0 (en) 2007-07-04
IL169138A (en) 2011-09-27
WO2004059730A1 (en) 2004-07-15
EP1579499A1 (en) 2005-09-28
AU2002351391A1 (en) 2004-07-22
US20060049486A1 (en) 2006-03-09
EP1579499A4 (en) 2007-09-12
CN100386868C (zh) 2008-05-07
DE60238147D1 (de) 2010-12-09
JP2006511090A (ja) 2006-03-30

Similar Documents

Publication Publication Date Title
CN1979857B (zh) 具有电容器和场效应晶体管的电路装置和利用它的显示设备
CN1881643B (zh) 功能分子元件,功能分子元件的制造方法以及功能分子器件
KR100272702B1 (ko) 터널 효과 장치 및 그 제조 방법
US20030194940A1 (en) Method of selectively aligning and positioning nanometer-scale components using AC fields
IL169138A (en) Method for self-assembly of electrical circuit and electrical circuits created by this method
US7189988B2 (en) Molecular electronics arrangement and method for producing a molecular electronics arrangement
CN1387267A (zh) 具有短沟道的有机半导体器件
US20080233675A1 (en) Method of fabricating nano-wire array
US20120135136A1 (en) Circuit board including aligned nanostructures
US6989290B2 (en) Electrical contacts for molecular electronic transistors
CN1341967A (zh) 集成电路装置
CN1992349A (zh) 薄膜晶体管及其制造方法
KR100925144B1 (ko) 전자 회로의 자가-형성 방법 및 이 방법에 의해 형성된회로
JPH07240509A (ja) マイクロ電子デバイス
CN1334964A (zh) 具有至少一只纳米电子元件的电路装置及其制法
CN1466218A (zh) 利用碳纳米管制作的随机存储器及制备方法
CN105551968A (zh) 定向/无序复合单层碳纳米管为沟道的场效应管及制作方法
CN1248313C (zh) 碳纳米管逻辑“或”门器件及其制备方法
JP3235120B2 (ja) 分子配列方法及びその装置
CN1262008C (zh) 具有单壁碳纳米管结构的“与”门逻辑器件及其制作方法
JP2010162673A (ja) ナノ構造体の配列方法、ナノデバイスの作製方法及びナノデバイス作製用基板
CN1236496C (zh) 利用碳纳米管制作的逻辑“非”门器件
CN2567779Y (zh) 碳纳米管“或”门逻辑器件
CN2566462Y (zh) 单壁碳纳米管“与”门逻辑器件
JP2001119038A (ja) 単電子トランジスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080507