CN1726586A - 沟槽－栅半导体器件的制作方法 - Google Patents
沟槽－栅半导体器件的制作方法 Download PDFInfo
- Publication number
- CN1726586A CN1726586A CNA2003801060762A CN200380106076A CN1726586A CN 1726586 A CN1726586 A CN 1726586A CN A2003801060762 A CNA2003801060762 A CN A2003801060762A CN 200380106076 A CN200380106076 A CN 200380106076A CN 1726586 A CN1726586 A CN 1726586A
- Authority
- CN
- China
- Prior art keywords
- groove
- silicon
- oxide
- forms
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 210000000746 body region Anatomy 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 150000003376 silicon Chemical class 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 150000004767 nitrides Chemical group 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Abstract
制作沟槽MOSFET的方法，包括在沟槽底部形成一层多孔硅(26)，随后氧化该层多孔硅(26)以形成沟槽底部的插塞(30)。这在沟槽底部形成厚氧化物插塞，从而减小栅和漏之间的电容。
Description
本发明涉及含有沟槽的半导体器件尤其是沟槽MOSFET(金属氧化物半导体场效应晶体管)的制作方法。
图4示出了现有技术沟槽半导体结构的实例。在n+衬底2上设有n型漏层4，在漏层4上设有p型主体层6。沟槽8延伸穿过主体层6直到漏层4，并包含通过栅绝缘体12与主体层绝缘的导电栅10。N+源扩散14设成毗邻沟槽。
使用中，在栅电极上施加电压以控制沟道16在源区14和漏层4之间的主体层6内毗邻沟槽8延伸。
Brown等转让给美国Philips公司的美国专利US-A-6,331,467中提供了现有技术沟槽结构的更多细节，该专利在此被引用作为参考。
该结构的一个问题在于栅和漏之间的电容，因为沟槽底部的栅非常靠近漏层。该电容会引发问题，特别会引起Miller效应。因此必须最小化该电容。
减小该电容的已知方法在授予Murphy的美国专利US-A-6,444,528中得到描述，该专利建议在沟槽底部提供更厚的绝缘体。US-A-6,444,528描述了在沟槽的底部形成第二沟槽并在第二沟槽内选择生长氧化物以形成该更厚的绝缘体。
然而，该方法制作复杂，因此需要更简单的方法制作这种结构。
根据本发明，提供了制作沟槽栅半导体器件的方法，包括如下步骤：提供具有第一主表面的硅器件，该硅器件具有第一导电类型的漏区和漏区上的主体区；形成从第一主表面向下延伸到硅器件内的沟槽，该沟槽具有侧壁和底部；刻蚀沟槽底部的硅以在沟槽底部形成多孔硅；以及热氧化该器件以氧化在沟槽底部的多孔硅从而在沟槽底部形成插塞；并在沟槽内沉积导电材料以形成栅。
通过在沟槽底部形成多孔硅并随后氧化该多孔硅，可以容易地在沟槽底部形成厚区。这反过来可以大大减小栅-漏电容并因此减小Miller效应。根据本发明的方法制作相对简单。
优选地，刻蚀沟槽底部以形成多孔硅的步骤包括，通过使用用于定义沟槽的同一掩模干法刻蚀沟槽的底部。通过改变刻蚀化学可以控制硅的多孔性。
备选地，刻蚀的步骤包括湿法刻蚀。
沟槽的侧壁可以设有电介质内衬用于防止侧壁变成多孔。当采用湿法刻蚀时这尤其有用。该内衬可以是氧化物，或者备选地为氮化物或任何其它合适的层。形成之后，电介质内衬在沟槽的底部开口，即从沟槽的底部中刻蚀掉以留下暴露的多孔硅，在侧壁上留下电介质内衬。
氮化物内衬的独特益处在于其防止侧壁的氧化。这防止氧化步骤中沟槽变窄并因此减小所需要的沟槽宽度。
在沟槽底部形成厚氧化物的氧化步骤也会在侧壁形成氧化物。在一个实施例中，侧壁上的该氧化物被用作栅氧化物。
在备选的实施例中，可以将侧壁氧化物刻蚀掉。在热氧化步骤中将侧壁上形成的薄氧化物刻蚀掉相对简单，从而在沟槽底部留下厚的氧化物块。采用适当内衬如氮化物的地方，可能不会在侧壁上形成氧化物。在这种情况下，可将内衬刻蚀掉。
清除内衬和/或侧壁氧化物之后，可以采用常规的方式通过热氧化形成栅氧化物。
在形成沟槽底部的氧化物和栅氧化物的一个或多个步骤之后，沟槽填充掺杂多晶硅以形成栅。
另一方面，提供了一种沟槽MOSFET，包括：第一导电类型的漏区；漏区上的主体区；从第一主表面延伸穿过主体区的沟槽；在第一主表面处横向毗邻沟槽的第一导电类型的源区；沟槽侧壁上的栅氧化物；沟槽内通过栅氧化物和主体区绝缘的栅电极；其特征在于，在延伸到漏区内的沟槽底部由被氧化的多孔硅形成的厚氧化物插塞。
如上面所解释的，该结构的制作相对简单且Miller效应减小。
为了更好了解本发明，现在将纯粹通过实例的方式并参照附图描述
实施例，其中：
图1a至1e示出了根据本发明第一实施例的半导体器件制作方法的步骤；
图2示出了根据本发明第二实施例的半导体器件制作方法的备选步骤；
图3a和3b示出了根据本发明第三实施例的半导体器件制作方法的备选步骤；以及
图4示出了现有技术的半导体器件制作方法。
在不同的图中用相同的参考数字表示相同的元件。该图未按比例绘制。在本说明书中，使用了诸如“在...上”和“向下”的术语，这些术语是相对该器件而言。
参照图1a，在n+型半导体衬底2上生长n型外延层4。随后在外延层4上例如通过离子注入形成轻掺杂p型主体层6。备选地，可以在沟槽形成之后进行离子注入的步骤以形成层6，或者也可以外延生长层6。该结构在下文中将称为“硅器件主体”1，该术语并非旨在仅指主体层6。硅器件主体具有对立的第一22和第二23主表面。
随后通过在硅器件的第一主表面22上沉积氧化物层20形成硬掩模20，并图形化该氧化物层20以具有开口24。随后通过开口刻蚀出到n型层4内的沟槽8。可以采用任何已知的工艺执行该沟槽刻蚀。沟槽具有侧壁28和底部29。
接下来的步骤是在沟槽8的底部形成多孔硅的插塞26。采用本领域技术人员已知的方式使用干法刻蚀进行刻蚀，在沟槽的底部用硅形成多孔硅。通过改变刻蚀化学可以控制多孔硅的多孔性。图1b示出了具有多孔硅插塞26的沟槽。
在备选的刻蚀工艺中可以使用湿法刻蚀。这尤其适用于p型器件。
如图1c所示，随后可进行常规热氧化以氧化多孔硅26，从而在沟槽的底部形成氧化物插塞30。同时在沟槽的侧壁28上形成氧化物32。多孔硅可以被完全氧化，而不在侧壁28上形成厚度过量的氧化物32。因此，沟槽底部的氧化物插塞30远厚于侧壁上的氧化物32。
可选地，可以通过简短的刻蚀工艺清除氧化物32，并进行第二热氧化步骤，从而在沟槽侧壁28上氧化物层32的位置上形成栅氧化物12。如果氧化物层32并不具备作为栅氧化物所需要的厚度，则该步骤是必须的，并且对于形成栅氧化物来讲允许分别优化用于形成氧化物插塞30(该氧化物插塞30将被优化用于氧化多孔硅)的工艺参数，和优化用于形成栅氧化物层12的工艺参数。否则，氧化物32形成栅氧化物12。
在具有电介质内衬的备选实施例中，特别是具有氮化物电介质内衬，该内衬可以防止侧壁的氧化，因此将不存在氧化物32。这种情况下，可将电介质内衬刻蚀掉并随后用常规方式在侧壁上形成栅氧化物12。
接下来的步骤是将作为栅的多晶硅34来填充沟槽，得到如图1d所示的结构。
可以按照本领域技术人员所熟知的常规方式执行该工艺的其余部分，产生如图1e所示意性示出的器件。在第一主表面并在沟槽的横向边缘处注入源扩散14。
形成了源36、栅38、和漏40。如图1e示意性所示，在该实例中漏接触40为位于第二主表面23上的背接触。源接触36接触n+源扩散14
按照已知方式，该半导体随后被封装并接触以形成最终的半导体器件。
该工艺提供了沟槽MOSFET的简单的制作方法，该沟槽MOSFET在沟槽底部具有厚的氧化物插塞以减小栅10和漏2之间的电容。
参照图2描述制作方法的第二实施例。在该备选中，形成沟槽之后，在沟槽的侧壁28和底部29上形成电介质内衬50。在所述的实施例中，电介质内衬50是沉积的氮化物，但备选地该电介质内衬可以是任何合适的电介质层，例如氧化物或氮化物，且可以通过例如氧化或沉积制成。
接着，内衬50在沟槽底部被开口以暴露沟槽底部29的硅，并在侧壁上留下内衬，如图2所示。
接下来，如上在第一实施例中所描述的，在沟槽的底部形成多孔硅并将其氧化。氮化物内衬50防止侧壁28的氧化。电介质内衬50被刻蚀掉，在侧壁上形成热栅氧化物12，且在沟槽内沉积导电栅材料34，从而产生对应于图1d所示的结构，其中氧化物插塞30周围有少量氮化物内衬50。随后如第一实施例所述的继续工艺处理。
在参照图3描述的又一个实施例中，多孔硅的形成不是通过刻蚀沟槽底部的主体硅，而是通过刻蚀沉积的硅。因此，在图1所示的形成沟槽的步骤之后，在硬掩模20上及沟槽8内沉积多晶硅52，如图3a所示。接下来，回蚀多晶硅，从而在沟槽底部留下多晶硅插塞54，如图3b所示。随后，通过用多晶硅插塞制作多晶硅26继续工艺处理，从而得到图1b所示的结构。
可以从前述美国专利US-A-6,331,467了解到所采用工艺的更多细节。本领域技术人员将清楚其它的工艺选择，且也可以采用这些工艺选择。
通过阅读本公开，本领域技术人员将明白其它变型和修改。该其它变型和修改将涉及在沟槽半导体器件的设计、制作和使用中已知的且可结合或替代在此描述的特征进行使用的等价物或其它特征。尽管在本申请中已经将权利要求表达为特征的特定组合，但应该了解到，本公开的范围同样包括在此明确或含蓄公开的特征的任何新组合或者由这些特征产生的新特征，无论其是否和本发明一样减轻任何或所有相同的技术问题。申请人在此提醒的是，在执行本申请或由其衍生的任何更多的申请时，可以就任何该特征和/或该特征的组合提出新的权利要求。
例如在所述实施例中，在沟槽8之后形成源扩散14。然而，技术人员将意识到，形成源扩散14后刻蚀穿过源扩散的沟槽也是可能的。也可以使用沟槽刻蚀加工中的其它变型。
本领域技术人员将意识到，本发明可以用于各种不同的半导体结构。例如，尽管将外延层4描述为n型外延层，主体层6为p型层，且源扩散14为n型掺杂区域，但任何或所有这些层可以是p型或n型。公知的是，可以使用漂移区，即漏外延层4的轻掺杂部分。如果需要，可以包括其它层、扩散和接触。该器件可以为p型或者n型。
Claims (10)
1、一种制作沟槽栅半导体器件的方法，包括如下步骤：
提供具有第一主表面(22)的硅器件主体(1)，该硅器件主体具有第一导电类型的漏区(2、4)和漏区上的主体区(6)；
形成从第一主表面(22)向下延伸到硅器件主体内的沟槽(8)，该沟槽具有侧壁(28)和底部(29)；
刻蚀沟槽底部的硅以在沟槽底部形成多孔硅(26)；以及
热氧化该器件以氧化在沟槽底部的多孔硅，从而在沟槽底部形成插塞(30)；而且
在沟槽(8)内沉积导电材料以形成栅(34)。
2、根据权利要求1的方法，进一步包括刻蚀沟槽步骤之后的如下步骤：用电介质内衬(50)对沟槽侧壁(28)加衬里，从而防止侧壁在沟槽底部形成多孔硅的步骤中变成多孔。
3、根据权利要求1的方法，其中氧化器件的步骤在沟槽的侧壁(28)上形成侧壁氧化物(32)，该方法进一步包括如下步骤：刻蚀掉在侧壁氧化物上形成的氧化物，并在沟槽内沉积导电材料以形成栅的步骤之前通过热氧化在侧壁上形成栅氧化物。
4、根据前述权利要求中任一项所述的方法，其中形成沟槽的步骤包括：在第一主表面上提供定义开口(24)的掩模(22)，以及刻蚀从第一主表面向下延伸穿过开口的沟槽(8)。
5、根据权利要求4的方法，其中该掩模(22)为氧化物硬掩模。
6、根据权利要求4或5的方法，其中刻蚀沟槽底部的硅以形成多孔硅的步骤包括：通过用于定义沟槽的同一掩模(22)干法刻蚀沟槽的底部。
7、根据前述权利要求中任一项所述的方法，进一步包括在沟槽内沉积硅插塞，其中刻蚀沟槽底部的硅的步骤包括刻蚀硅插塞。
8、根据前述权利要求中任一项所述的方法，进一步包括在毗邻沟槽的第一主表面处形成第一导电类型的源注入(14)，并形成分别附着到源注入(14)、栅(34)和位于沟槽底部的漏区的源(36)、栅(38)和漏(40)电极，从而完成沟槽栅半导体器件。
9、一种沟槽MOSFET，包括：
第一导电类型的漏区(2、4)；
漏区上的主体区(6)；
从第一主表面(22)延伸穿过主体区(6)的沟槽(8)；
在第一主表面(22)处横向毗邻沟槽(8)的第一导电类型的源区(14)；
沟槽侧壁上的栅氧化物(12)；
沟槽内通过栅氧化物和主体区绝缘的栅电极(34)；
其特征在于，在延伸到漏区(2、4)内的沟槽(8)的底部(29)由被氧化的多孔硅形成的厚氧化物插塞(30)。
10、根据权利要求9的沟槽MOSFET，其中主体区(6)是与第一导电类型相反的第二导电类型。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0229212.6A GB0229212D0 (en) | 2002-12-14 | 2002-12-14 | Method of manufacture of a trench semiconductor device |
| GB0229212.6 | 2002-12-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1726586A true CN1726586A (zh) | 2006-01-25 |
Family
ID=9949711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2003801060762A Pending CN1726586A (zh) | 2002-12-14 | 2003-12-08 | 沟槽－栅半导体器件的制作方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7485534B2 (zh) |
| EP (1) | EP1573797A1 (zh) |
| JP (1) | JP2006510216A (zh) |
| KR (1) | KR20050085609A (zh) |
| CN (1) | CN1726586A (zh) |
| AU (1) | AU2003286360A1 (zh) |
| GB (1) | GB0229212D0 (zh) |
| WO (1) | WO2004055883A1 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169896A (zh) * | 2010-02-26 | 2011-08-31 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| CN102315264A (zh) * | 2010-07-09 | 2012-01-11 | 苏州东微半导体有限公司 | 一种使用球形沟槽的功率器件及其制造方法 |
| CN103247529A (zh) * | 2012-02-10 | 2013-08-14 | 无锡华润上华半导体有限公司 | 一种沟槽场效应器件及其制作方法 |
| CN109786254A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
| CN110047929A (zh) * | 2018-01-15 | 2019-07-23 | 意法半导体股份有限公司 | 具有沟槽栅极的半导体电子器件及其制造方法 |
| US11508583B2 (en) | 2017-11-15 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective high-k formation in gate-last process |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4791723B2 (ja) * | 2004-10-18 | 2011-10-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
| NL1028867C2 (nl) * | 2005-04-26 | 2006-10-27 | Xycarb Ceramics B V | Inrichting voor het ondersteunen van een substraat alsmede een werkwijze voor het vervaardigen van een dergelijke inrichting. |
| US7446374B2 (en) * | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US20170125531A9 (en) * | 2009-08-31 | 2017-05-04 | Yeeheng Lee | Thicker bottom oxide for reduced miller capacitance in trench metal oxide semiconductor field effect transistor (mosfet) |
| DE102017114568B4 (de) * | 2017-06-29 | 2021-11-25 | Infineon Technologies Austria Ag | Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4028149A (en) * | 1976-06-30 | 1977-06-07 | Ibm Corporation | Process for forming monocrystalline silicon carbide on silicon substrates |
| US4104090A (en) * | 1977-02-24 | 1978-08-01 | International Business Machines Corporation | Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation |
| US4612465A (en) * | 1982-06-21 | 1986-09-16 | Eaton Corporation | Lateral bidirectional notch FET with gates at non-common potentials |
| EP0205639A1 (en) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Bidirectional power fet with substrate referenced shield |
| US4459181A (en) * | 1982-09-23 | 1984-07-10 | Eaton Corporation | Semiconductor pattern definition by selective anodization |
| US4541001A (en) * | 1982-09-23 | 1985-09-10 | Eaton Corporation | Bidirectional power FET with substrate-referenced shield |
| US4643804A (en) * | 1985-07-25 | 1987-02-17 | At&T Bell Laboratories | Forming thick dielectric at the bottoms of trenches utilized in integrated-circuit devices |
| US5164325A (en) * | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
| US4992390A (en) * | 1989-07-06 | 1991-02-12 | General Electric Company | Trench gate structure with thick bottom oxide |
| GB9907184D0 (en) | 1999-03-30 | 1999-05-26 | Philips Electronics Nv | A method of manufacturing a semiconductor device |
| US6198127B1 (en) * | 1999-05-19 | 2001-03-06 | Intersil Corporation | MOS-gated power device having extended trench and doping zone and process for forming same |
| US6291298B1 (en) | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
| US6444528B1 (en) | 2000-08-16 | 2002-09-03 | Fairchild Semiconductor Corporation | Selective oxide deposition in the bottom of a trench |
| JP4073176B2 (ja) * | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
-
2002
- 2002-12-14 GB GBGB0229212.6A patent/GB0229212D0/en not_active Ceased
-
2003
- 2003-12-08 EP EP03777105A patent/EP1573797A1/en not_active Withdrawn
- 2003-12-08 AU AU2003286360A patent/AU2003286360A1/en not_active Abandoned
- 2003-12-08 CN CNA2003801060762A patent/CN1726586A/zh active Pending
- 2003-12-08 KR KR1020057010760A patent/KR20050085609A/ko not_active Application Discontinuation
- 2003-12-08 WO PCT/IB2003/006025 patent/WO2004055883A1/en active Application Filing
- 2003-12-08 JP JP2004560130A patent/JP2006510216A/ja not_active Withdrawn
- 2003-12-08 US US10/538,217 patent/US7485534B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169896A (zh) * | 2010-02-26 | 2011-08-31 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| CN102169896B (zh) * | 2010-02-26 | 2015-02-04 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| CN102315264A (zh) * | 2010-07-09 | 2012-01-11 | 苏州东微半导体有限公司 | 一种使用球形沟槽的功率器件及其制造方法 |
| CN103247529A (zh) * | 2012-02-10 | 2013-08-14 | 无锡华润上华半导体有限公司 | 一种沟槽场效应器件及其制作方法 |
| CN103247529B (zh) * | 2012-02-10 | 2016-08-03 | 无锡华润上华半导体有限公司 | 一种沟槽场效应器件及其制作方法 |
| US9601336B2 (en) | 2012-02-10 | 2017-03-21 | Csmc Technologies Fab1 Co., Ltd. | Trench field-effect device and method of fabricating same |
| CN109786254A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
| CN109786254B (zh) * | 2017-11-15 | 2022-03-22 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
| US11508583B2 (en) | 2017-11-15 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective high-k formation in gate-last process |
| CN110047929A (zh) * | 2018-01-15 | 2019-07-23 | 意法半导体股份有限公司 | 具有沟槽栅极的半导体电子器件及其制造方法 |
| CN110047929B (zh) * | 2018-01-15 | 2023-04-18 | 意法半导体股份有限公司 | 具有沟槽栅极的半导体电子器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050085609A (ko) | 2005-08-29 |
| US7485534B2 (en) | 2009-02-03 |
| US20060024891A1 (en) | 2006-02-02 |
| JP2006510216A (ja) | 2006-03-23 |
| EP1573797A1 (en) | 2005-09-14 |
| AU2003286360A1 (en) | 2004-07-09 |
| GB0229212D0 (en) | 2003-01-22 |
| WO2004055883A1 (en) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7199010B2 (en) | Method of maufacturing a trench-gate semiconductor device | |
| US7936015B2 (en) | Semiconductor device having trenches filled with a semiconductor having an impurity concentration gradient | |
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| CN1162903C (zh) | 用选择性外延淀积制造应变硅cmos结构的方法 | |
| KR100222184B1 (ko) | 반도체장치의 제조방법 | |
| US8129779B2 (en) | Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance | |
| US6620691B2 (en) | Semiconductor trench device with enhanced gate oxide integrity structure | |
| CN101442074B (zh) | 沟槽金属氧化物场效应晶体管及其制造方法 | |
| CN1885562A (zh) | 场效应晶体管及其制作方法 | |
| JP4261335B2 (ja) | トレンチゲート半導体デバイスの製造 | |
| CN1726597A (zh) | 垂直绝缘栅晶体管及其制作方法 | |
| JP4198465B2 (ja) | トレンチ・ゲート半導体装置の製造 | |
| CN1726586A (zh) | 沟槽－栅半导体器件的制作方法 | |
| JP4122230B2 (ja) | オン抵抗が低減された二重拡散型電界効果トランジスタ | |
| CN102148143B (zh) | 半导体器件和晶体管 | |
| CN1076520C (zh) | 半导体器件及其制造方法 | |
| KR100790443B1 (ko) | 디램셀 제조 방법 | |
| CN115050823A (zh) | 包括相互分离的沟槽结构的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20060125 |