CN1744299A - 非对称区域存储单元 - Google Patents

非对称区域存储单元 Download PDF

Info

Publication number
CN1744299A
CN1744299A CNA2004101032754A CN200410103275A CN1744299A CN 1744299 A CN1744299 A CN 1744299A CN A2004101032754 A CNA2004101032754 A CN A2004101032754A CN 200410103275 A CN200410103275 A CN 200410103275A CN 1744299 A CN1744299 A CN 1744299A
Authority
CN
China
Prior art keywords
cmr
area
pulse
zone
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101032754A
Other languages
English (en)
Other versions
CN100340010C (zh
Inventor
许胜籐
张风燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allogeneic Development Co ltd
Eicke Fout Intellectual Property Co
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1744299A publication Critical patent/CN1744299A/zh
Application granted granted Critical
Publication of CN100340010C publication Critical patent/CN100340010C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Abstract

提供一种非对称区域存储单元，和一种用于形成非对称区域存储单元的制造方法。所述方法包括：形成具有一区域的底部电极；形成覆盖所述底部电极的CMR存储薄膜，其具有非对称区域；并且，形成覆盖所述CMR薄膜具有一区域的顶部电极，所述区域小于所述底部电极区域。在一种情况下，所述CMR薄膜具有第一区域和第二区域，其中所述第一区域与所述顶部电极相邻，所述第二区域大于所述第一区域且与所述底部电极相邻。典型地，所述CMR薄膜第一区域近似等于所述顶部电极区域，尽管所述CMR薄膜第二区域可能小于所述底部电极区域。

Description

非对称区域存储单元
技术领域
本发明通常涉及一种用于非易失性存储器阵列的薄膜电阻存储器器件，更具体而言，涉及一种具有非对称区域的双极可编程存储单元。
背景技术
现有技术的电阻随机存取存储器(RRAM)通常是由超巨磁阻(CMR)存储薄膜制造，更典型地，由Pr0.3Ca0.7MnO3(PCMO)型的CMR材料制造。该CMR材料可以被认为有非易失性，因为该CMR材料的电阻在大多数情况下保持恒定。然而，当高电场导致电流流经所述CMR材料时，能引致该CMR电阻的改变。在窄脉冲编程期间，靠近电极的存储电阻器的电阻率发生改变。实验数据表明靠近阴极的CMR材料的电阻率增长，而阳极附近的CMR材料的电阻率减小。在擦除过程中，所述脉冲极性被颠倒。即，阴极和阳极颠倒。那么，靠近阴极的材料的电阻率减少，并且靠近阳极的电阻率增加。
图1是对称CMR薄膜存储单元的示意图(现有技术)。所述设备被称作对称的是因为它沿着CMR薄膜厚度的任何横截面具有均匀的面积。所述存储单元可以使用正的或负的窄脉冲写为高电阻状态，并且使用长宽度的电脉冲复位到低电阻状态。可以使用窄负脉冲和窄正脉冲将其它存储单元(未示出)写到高电阻状态和擦除到低电阻状态。仅仅响应一种编程类型的存储器器件(不是双极的就是单极的)，具有必需受限的有效性，并且其依赖于系统的规格和可用的电源。
因此，一些系统被设计用于双极的编程，反之另一些被设计用于单极的编程，取决于使用的CMR存储单元的类型。这种在存储单元设计中的不确定性必然导致生产成本的增加。一些CMR薄膜存储单元通过沿着RRAM电阻器的厚度操作该薄膜的成份设计为可双极编程。随着存储单元尺寸的减小，存储电阻器薄膜的厚度也在减小。然而，CMR薄膜的厚度是难于控制的变量。
如果CMR存储单元能既使用双极又使用单极脉冲编程，将是有优势的。
如果制造响应于双极或单极编程的CMR存储单元的工艺可以升级为使用越来越小特征尺寸的工艺，将是有优势的。
发明内容
本发明提供一种CMR存储器器件结构，该存储器器件可以利用双极脉冲编程过程被可靠地编程。或者，所述器件能利用单极脉冲编程过程被编程。这种编程的灵活性是所述器件独特的非对称性区域设计的结果。
据此，提供一种形成非对称区域存储单元的方法。所述方法包括：形成具有一区域的底部电极；形成覆盖在该底部电极上的CMR存储薄膜，其具有非对称区域；并且，形成覆盖上述CMR薄膜具有一区域的顶部电极，所述区域小于上述底部电极区域。一方面，所述CMR薄膜有与顶部电极相邻的第一区域，以及大于第一区域的第二区域，与底部电极相邻。典型地，所述CMR薄膜第一区域与顶部电极区域近似相等，尽管所述CMR薄膜第二区域可能小于底部电极区域。
更特别地，所述方法包括：各向同性地沉积底部电极层；各向同性地沉积具有第一厚度的CMR薄膜层，覆盖所述底部电极层；并且，各向同性地沉积顶部电极层，覆盖所述CMR薄膜层。接着，所述顶部电极层和CMR薄膜层的第二厚度部分被蚀刻以形成所述顶部电极区域和所述CMR薄膜第一区域。邻近所述顶部电极和所述CMR薄膜的第二厚度部分形成第一组侧壁绝缘体。接着，通过蚀刻所述CMR薄膜层的剩余部分，留下在第一组侧壁绝缘体下面的所述CMR薄膜第二区域的第三厚度部分，而形成所述CMR薄膜的第区域，其中所述第三厚度等于第一厚度减去第二厚度。
覆盖所述第一组侧壁绝缘体且邻近所述CMR薄膜的第三厚度部分，形成第二组侧壁绝缘体。接着，所述底部电极层被蚀刻，留下在第一和第二组侧壁绝缘体下的底部电极区域。
下面将提供上述方法、使用双极或者单极脉冲编程非对称区域存储单元的方法、非对称区域存储单元器件，和非对称区域RRAM的另外的细节。
附图说明
图1是对称的CMR薄膜存储单元(现有技术)的示意图。
图2是描述本发明的非对称区域存储单元的示意图。
图3是图2中的非对称区域存储单元的俯视图。
图4是本发明的RRAM非对称区域存储单元的示意图。
图5描述了本发明中存储单元制造过程中的初始步骤。
图6a到6d描述了在使用非对称区域CMR薄膜的RRAM存储单元的制造中的另外的步骤。
图7的流程图描述本发明的用于形成非对称区域存储单元的方法。
图8的流程图描述本发明的用于形成RRAM非对称性区域存储单元的方法。
图9的流程图描述本发明的使用双极和单极脉冲编程非对称区域存储单元的方法。
具体实施方式
图2是描述本发明的非对称区域存储单元的示意图。所述非对称区域存储单元100包括具有区域104的底部电极102(BE)。具有非对称区域108的超巨磁阻(CMR)存储薄膜106覆盖所述底部电极102。顶部电极110(TE)具有小于所述底部电极区域104的区域112，覆盖所述CMR薄膜106。更具体地，所述CMR薄膜106具有与顶部电极110相邻的第一区域114和第二区域116，所述第二区域大于所述第一区域114并且与底部电极102相邻。典型地，所述CMR存储薄膜106由Pr0.3Ca0.7MnO3(PCMO)形成。然而，其它材料在本领域也是公知的，例如高温超导(HTSC)和钙钛矿金属氧化物材料。
图3是图2中的非对称区域存储单元的俯视图。此处使用的词“区域”被理解为是从图2的透视图观察时的横截面区域。在剖视图(点状线)中示出所述区域104、110和116以说明相关区域尺寸。正如所见，所述CMR薄膜第一区域114与所述顶部电极区域112近似相等。所述术语“近似的”用于说明在制造过程中通常的容差。如下所释，由于所述顶部电极110暴露于蚀刻剂较长时间段的事实，区域114可以略大于区域112。然而，在其它方面，适应于CMR和电极材料的蚀刻选择性，区域112可以略大于区域114。
所述CMR第二区域116显示为小于所述底部电极区域104，下面作更为详细的说明。然而，在其它方面，所述CMR第二区域116和底部电极区域104可以相同。尽管所述区域104，110，114和116显示为近似正方形的形状，在其它方面所述区域的形状可以是矩形、圆形、或者椭圆。
回到图2，所述CMR存储薄膜106具有总的第一厚度120，具有第一区域114的第二厚度部分122，和在所述第二厚度部分122的下面的具有第二区域116的第三厚度部分124。所述第三厚度124等于第一厚度120减去第二厚度122。所述CMR薄膜第三厚度124是第一厚度120的20％～80％。所述第一厚度120为50-350纳米(nm)。
尽管所述第二和第三厚度部分122/124显示为阶梯或者矩形形状，本发明并不限于任何特定的形状。在另一方面(未示出)，所述CMR薄膜非对称区域108为锥形，具有从第一区域114到第二区域116的线性区域改变。在另一方面(未示出)，所述非对称区域108具有阶梯状金字塔形。其它非对称的形状也是可能的。
第一组侧壁绝缘体130a和130b与所述顶部电极110和所述CMR薄膜106的第二厚度部分122相邻。第二组侧壁绝缘体132a和132b覆盖所述第一组侧壁绝缘体130a和130b并且与所述CMR薄膜106的第三厚度部分124相邻。
所述第一组侧壁绝缘体130a和130b由例如氮化硅或者氧化铝的材料形成。然而，其它的绝缘体材料是本领域中公知的。每一个侧壁(130a或者130b)的厚度134为50～200nm。类似，所述第二组侧壁绝缘体132a和132b由例如氮化硅或者氧化铝的材料形成，并且每一侧壁的厚度136为20～100nm。
所述底部电极102可以由例如TiN/Ti、Pt/TiN/Ti、In/TiN/Ti、PtRhOx化合物、或者PtIrOx化合物的材料形成。所述顶部电极110可以由例如TiN、TiN/Pt、TiN/In、PtRhOx化合物、或者PtIrOx化合物的材料形成。然而，这并不是材料的穷尽性列表，其它的电极材料是本领域中公知的。
图4是本发明的RRAM非对称区域存储单元的示意图。所述存储单元300包括具有源极302和漏极304有源区的CMOS晶体管。所述存储单元也包括覆盖晶体管有源区的金属(或者导电材料)层间互连(interlevel interconnect)306。尽管所述层间互连306显示为连接到源极302，它也可以选择连到漏极304。带有区域104的底部电极102，覆盖所述层间互连306。所述底部电极102与所述互连306电通信。如同上面详细的描述(参考图2和3)所述CMR存储薄膜106覆盖所述底部电极102并且具有非对称区域108。所述顶部电极110具有小于所述底部电极区域104的区域112，该区域112覆盖所述CMR薄膜106。在某些方面，金属层间互连308覆盖所述存储单元顶部电极110。
功能性描述
回到图2，示出蚀刻后的所述CMR存储薄膜。两组氮化物隔离物(130a/b和132a/b)在蚀刻表面上形成。所述第一组隔离物130a/b用于第一蚀刻过程。剩余的CMR薄膜被蚀刻并使用第二氮化物膜钝化。结果，所述顶部电极区域112小于底部电极区域104。所述器件100是非对称的并且能使用双极窄脉冲或者单极脉冲编程。
尽管所述附图示出了单金属电极，顶部和底部电极也可以由多层金属制成，例如TiN/Ti、Pt/TiN/Ti或者用于底部电极的In/TiN/Ti、和用于顶部电极的TiN、TiN/Pt或者TiN/In。正如上面所提到的，材料的其它的组合也是可以的。
图5描述了本发明中存储单元制造过程中的初始步骤。在完成硅底层上的所有的电子部件(晶体管元件)的全部制造后，所述晶片被氧化物所钝化。形成用于存储单元和关联晶体管的金属互连，并使用任何现有技术装置，诸如化学机械抛光(CMP)，将其平面化。形成包括底部电极102、存储电阻器薄膜106、顶部电极110和硬掩模材料600的栈。
图6a到6d描述了在使用非对称区域CMR薄膜的RRAM存储单元的制造过程中的另外的步骤。在图6A中光致抗蚀剂用于蚀刻硬掩模600、顶部电极110、和存储电阻器薄膜106。所述存储电阻器薄膜106被部分蚀刻。剩余的存储薄膜(第三厚度部分124)是初始薄膜厚度120的20％～80％。
在图6B中所述光致抗蚀剂被剥去。沉积50nm～200nm的氮化硅。所述氮化硅被蚀刻以形成钝化蚀刻的存储电阻器薄膜侧壁(130a和130b)。
在图6c中剩余的存储电阻器薄膜被蚀刻。首先，沉积20nm～100nm厚的第二氮化硅。接着，底部电极被蚀刻。
所述硬掩模可以在图6b或者图6c的处理过程中被移除。在图6d中沉积氧化物。可选择地，可以进行CMP平面化处理，并且接着形成另一金属互连602。
在一些方面，难熔金属用作所述底部电极的部分。至少部分使用溅射处理干法刻蚀所述难熔金属。在常规的存储单元工艺过程中，从底部电极移除的难熔金属中的一些可能被再沉积于所述存储电阻器栈的侧壁上，降低了存储电阻器的性质。然而，本发明的存储单元侧壁绝缘体防止难熔金属的再沉积，提高了工艺产量。
图7是描述本发明的用于形成非对称区域存储单元的方法的流程图。尽管为了表述清楚将所述方法描述为一系列编号的步骤，不应从所述编号中推断出任何次序，除非已明确的声明。应当理解这些步骤中的一些可以被省略、并行执行、或者不需要保持严格的序列次序来执行。所述方法从步骤700开始。
步骤704形成具有一区域的底部电极，参考图3对于“区域”的定义。在一些方面，所述底部电极由例如TiN/Ti、Pt/TiN/Ti或者In/TiN/Ti、PtRhOx化合物或者PtIrOx化合物的材料形成。步骤706形成覆盖所述底部电极的CMR存储薄膜，所述CMR存储薄膜具有非对称区域。所述CMR存储薄膜能够由Pr0.3Ca0.7MnO3(PCMO)存储薄膜形成。步骤708形成覆盖所述CMR薄膜的具有一区域的顶部电极，所述区域小于底部电极区域，。所述顶部电极可以由TiN、TiN/Pt、TiN/In、PtRhOx或者PtIrOx化合物形成。
形成具有非对称区域的CMR薄膜(步骤706)包括形成具有与所述顶部电极相邻的第一区域和与所述底部电极相邻的第二区域的CMR薄膜，所述第二区域大于所述第一区域。在所述方法的一些方面，所述CMR薄膜第一区域近似等于所述顶部电极区域。在另一些方面中，所述CMR薄膜第二区域小于所述底部电极区域。
更特别的是，所述方法可包括附加的步骤。步骤702a各向同性地沉积底部电极(BE)层。步骤702b各向同性地沉积CMR薄膜层，所述薄膜层具有第一厚度并覆盖所述底部电极层。步骤702c各向同性地沉积覆盖所述CMR薄膜层的顶部电极(TE)层。接着，形成所述顶部电极区域(步骤708)和所述CMR薄膜第一区域(步骤706)包括蚀刻所述顶部电极层和所述CMR薄膜层的第二厚度部分。
步骤702d形成与所述顶部电极和所述CMR薄膜的第二厚度部分相邻的第一组侧壁绝缘体。在一些方面，所述侧壁绝缘体由例如氮化硅或者氧化铝的材料形成，厚度为50-200nm。接着，形成CMR薄膜第二区域(步骤706)包括蚀刻所述CMR薄膜层的剩余部分，留下所述CMR薄膜第二区域的第三厚度部分，所述第二区域覆盖所述第一组侧壁绝缘体，所述第三厚度等于第一厚度减去第二厚度。在一些方面，所述CMR第三厚度是第一厚度的20-80％。在另一些方面，形成CMR存储薄膜(步骤706)包括形成50～350纳米的CMR薄膜第一厚度。
步骤702e形成覆盖所述第一组侧壁绝缘体且与所述CMR薄膜的第三厚度部分相邻的第二组侧壁绝缘体。在一些方面，所述第二组侧壁绝缘体由氮化硅或者氧化铝的材料形成，厚度为20-10nm。接着，形成具有一区域的底部电极(步骤704)包括蚀刻所述底部电极层，保留所述第一和第二组侧壁绝缘体下面的底部电极区域。
图8是描述本发明的用于形成RRAM非对称区域存储单元的方法的流程图。所述方法开始于步骤800。步骤802形成具有源极和漏极有源区的CMOS晶体管。步骤804形成连接到晶体管有源区域(源极或者漏极)的金属层间互连。可以用本领域公知的常规工艺执行步骤802和804。步骤806形成覆盖所述层间互连具有一区域的底部电极。步骤808形成具有非对称区域的覆盖所述底部电极CMR存储薄膜。步骤810覆盖所述CMR薄膜形成具有一区域的顶部电极，所述区域小于所述底部电极区域。步骤806、808和810在关于图7的解释中被更详细的描述。
图9是描述本发明的方法的流程图，所述方法用于使用双极和单极脉冲编程非对称区域存储单元。所述方法开始于步骤900。步骤902施加具有第一极性的第一电压脉冲到存储单元顶部电极。如下所述，第一脉冲相对狭窄。步骤904，响应于所述第一脉冲，在非对称区域超巨磁阻(CMR)存储薄膜上产生低电阻。步骤906施加具有与第一极性相反的第二极性的第二(窄)电压脉冲到所述存储单元的顶部电极。步骤908，响应于所述第二脉冲，在所述非对称区域CMR存储薄膜上产生高电阻。步骤910施加第三脉冲，其具有与第二脉冲相同的极性，并且具有大于1微秒的脉冲宽度。步骤912，响应于所述第三脉冲，在所述CMR存储薄膜中产生低电阻。
响应于所述第一脉冲在所述CMR存储薄膜中产生低电阻(步骤904)包括在所述非对称区域CMR存储薄膜的窄区域区中产生低电阻。在一些方面，在CMR存储薄膜中产生的低电阻为1000～10K ohms。在所述CMR存储薄膜中产生高电阻(步骤908)包括在所述非对称区域CMR存储薄膜的窄区域区中产生高电阻。所述在CMR存储薄膜产生的高电阻为100K～10M ohms。
在一些方面，施加具有第一极性的第一脉冲到所述存储单元顶部电极(步骤902)包括施加宽度为5～500纳秒(ns)的电压脉冲。施加具有第二极性的第二脉冲到所述存储单元顶部电极(步骤906)包括施加宽度为5～500ns的电压脉冲。
假设所述CMR薄膜的厚度为50-350纳米，步骤902施加电压幅度为2～6伏特的第一脉冲，并且步骤906施加电压幅度为2～6伏特的第二脉冲。
在一些方面，响应于所述第一脉冲在所述非对称区域CMR存储薄膜的窄区域区中产生低电阻(步骤904)包括响应于所述CMR存储薄膜的窄区域区中的第一电场以及所述CMR存储薄膜的宽区域区中的第二电场产生低电阻，所述第二电场的电场强度小于所述第一电场。所述第一和第二电场具有相同的极性。类似，在所述非对称区域CMR存储薄膜的窄区域区中产生高电阻(步骤908)包括响应于所述CMR存储薄膜的窄区域区中的第三电场以及所述CMR存储薄膜的宽区域区中第四电场产生高电阻，所述第三电场的极性与所述第一电场相反，所述第四电场的电场强度小于所述第三电场。所述第三和第四电场具有相同的极性。
作为一个示例，步骤902施加正极性脉冲，并且步骤904在与所述顶部电极相邻的窄区域区中产生低电阻。这个示例假设所述存储单元是按照图2中的存储单元构建的。继续该示例，步骤906施加负极性脉冲。接着，在所述非对称区域CMR存储薄膜的窄区域区中产生高电阻(步骤908)包括在与所述顶部电极相邻的窄区域区中产生高电阻。如果所述顶部电极以及与所述顶部电极相邻的CMR薄膜区域比所述底部电极宽(非对称被颠倒)，则在该示例中提到的脉冲极性要被颠倒。
提出了非对称区域存储单元、相应的RRAM结构、编程过程以及制造过程。具体的细节，例如宽度、厚度、和材料被用来描述本发明。然而，本发明并不仅仅限于这些示例。本发明的其它的变化和实施例对本领域技术人员来说是存在的。

Claims (34)

1.一种用于形成非对称区域存储单元的方法，所述方法包括：
形成具有一区域的底部电极；
形成覆盖所述底部电极的超巨磁阻(CMR)存储薄膜，所述薄膜具有非对称区域；并且
形成覆盖所述CMR薄膜的具有一区域的顶部电极，所述区域小于所述底部电极区域。
2.如权利要求1的方法，其中形成具有非对称区域的CMR薄膜包括形成具有第一区域和第二区域的CMR薄膜，所述第一区域与顶部电极相邻，所述第二区域大于第一区域并且与底部电极相邻。
3.如权利要求2的方法，其中形成具有非对称区域的CMR薄膜包括形成CMR薄膜第一区域，所述第一区域近似等于所述顶部电极区域。
4.如权利要求3的方法，其中形成具有非对称区域的CMR薄膜包括形成CMR薄膜第二区域，所述第二区域小于所述底部电极区域。
5.如权利要求4的方法，更进一步包括：
各向同性地沉积底部电极层；
各向同性地沉积具有第一厚度的CMR薄膜层，覆盖所述底部电极层；
各向同性地沉积顶部电极层，覆盖所述CMR薄膜层；并且，
其中形成所述顶部电极区域和所述CMR薄膜第一区域包括蚀刻所述顶部电极层和所述CMR薄膜层的第二厚度部分。
6.如权利要求5的方法，更进一步包括：
形成与顶部电极和所述CMR薄膜的第二厚度部分相邻的第一组侧壁绝缘体；并且，
其中形成所述CMR薄膜第二区域包括蚀刻所述CMR薄膜层的剩余部分，保留在所述第一组侧壁绝缘体下的所述CMR薄膜第二区域的第三厚度部分，其中所述第三厚度等于第一厚度减去第二厚度。
7.如权利要求6的方法，更进一步包括：
形成覆盖所述第一组侧壁绝缘体并且与所述CMR薄膜的第三厚度部分相邻的第二组侧壁绝缘体；
其中形成具有一区域的底部电极包括蚀刻所述底部电极层，保留在第一和第二组侧壁绝缘体下的底部电极区域。
8.如权利要求6的方法，其中保留所述CMR薄膜第二区域的第三厚度部分包括保留所述第一厚度的20～80％范围内的第三厚度。
9.如权利要求7的方法，其中形成与所述顶部电极和所述CMR薄膜的第二厚度部分相邻的第一组侧壁绝缘体包括使用从包括氮化硅和氧化铝的组中选择的材料形成侧壁绝缘体，其厚度为50～200纳米。
10.如权利要求9的方法，其中形成覆盖所述第一组侧壁且邻近所述CMR薄膜的第三厚度部分的第二组侧壁绝缘体包括使用从包括氮化硅和氧化铝的组中选择的材料形成侧壁绝缘体，其厚度为20～100nm。
11.如权利要求1的方法，其中形成底部电极包括使用从包括TiN/Ti、Pt/TiN/Ti、In/TiN/Ti、PtRhOx化合物和PtIrOx化合物的组中选择的材料形成电极；并且
形成顶部电极包括使用从包括TiN、TiN/Pt、TiN/In、PtRhOx化合物和PtIrOx化合物的组中选择的材料形成电极。
12.如权利要求1的方法，其中形成覆盖所述底部电极的CMR存储薄膜包括形成Pr0.3Ca0.7Mn3(PCMO)存储薄膜。
13.如权利要求1的方法，其中形成覆盖所述底部电极的具有非对称区域的CMR存储薄膜包括形成50～350纳米的CMR薄膜第一厚度。
14.一种用于形成一RRAM非对称区域存储单元的方法，所述方法包括：
形成具有源极和漏极有源区的CMOS晶体管；
形成连接到晶体管有源区的金属层间互连；
形成覆盖所述层间互连具有一区域的底部电极；
形成覆盖所述底部电极的超巨磁阻(CMR)存储薄膜，所述薄膜具有非对称区域；并且，
形成覆盖所述CMR薄膜具有一区域的顶部电极，所述区域小于所述底部电极区域。
15.一种使用双极和单极脉冲编程非对称区域存储单元的方法，所述方法包括：
施加具有第一极性的第一电压脉冲到存储单元顶部电极；
响应于所述第一脉冲，在非对称区域超巨磁阻(CMR)存储薄膜中产生低电阻；
施加第二电压脉冲到所述存储单元顶部电极，所述第二电压脉冲具有与所述第一极性相反的第二极性；并且，
响应于所述第二脉冲，在所述非对称区域CMR存储薄膜上产生高电阻；
施加第三脉冲，所述第三脉冲具有与所述第二脉冲相同的极性，并且具有大于1微秒的脉冲宽度；并且，
响应于所述第三脉冲，在所述CMR存储薄膜中产生低电阻。
16.如权利要求15的方法，其中响应所述第一脉冲在所述CMR存储薄膜中产生低电阻包括在所述非对称区域CMR存储薄膜的窄区域区中产生低电阻；并且，
其中响应所述第二脉冲在所述CMR存储薄膜中产生高电阻包括在所述非对称区域CMR存储薄膜的窄区域区产生高电阻。
17.如权利要求16的方法，其中响应所述第一脉冲在所述CMR存储薄膜中产生低电阻包括产生1000～10K ohms的电阻；并且，
其中响应所述第二脉冲在所述CMR存储薄膜中产生高电阻包括产生100K～10M ohms的电阻。
18.如权利要求17的方法，其中施加具有第一极性的第一脉冲到存储单元顶部电极包括施加宽度为5～500纳秒(ns)的电压脉冲；并且，
其中施加具有第二极性的第二脉冲到所述存储单元顶部电极包括施加宽度为5～500ns的电压脉冲。
19.如权利要求18的方法，其中所述CMR薄膜的厚度为50～350纳米；并且，
其中施加具有第一极性的第一脉冲到所述存储单元顶部电极包括施加电压幅度为2～6伏特的脉冲；并且，
其中施加具有第二极性的第二脉冲到所述存储单元顶部电极包括施加电压幅度为2～6伏特的脉冲。
20.如权利要求16的方法，其中响应所述第一脉冲在所述非对称区域CMR存储薄膜的窄区域区产生低电阻，包括响应所述CMR存储薄膜的所述窄区域区中的第一电场和在所述CMR存储薄膜的宽区域区中的第二电场产生低电阻，所述第二电场具有小于所述第一电场的电场强度；并且，
其中响应所述第二脉冲在所述非对称区域CMR存储薄膜的窄区域区中产生高电阻，包括响应在所述CMR存储薄膜的所述窄区域区中的第三电场以及所述CMR存储薄膜的宽区域区中的第四电场产生高电阻，所述第三电场与所述第一电场极性相反，所述第四电场具有小于所述第三电场的电场强度。
21.如权利要求16的方法，其中施加具有第一极性的第一脉冲到存储单元顶部电极包括施加正极性脉冲；
其中在所述非对称区域CMR存储薄膜的窄区域区中产生低电阻包括在与所述顶部电极相邻的窄区域区中产生低电阻；
其中施加具有第二极性的第二脉冲到所述存储单元顶部电极包括施加负极性脉冲；并且，
其中在所述非对称区域CMR存储薄膜的窄区域区中产生高电阻包括在与所述顶部电极相邻的窄区域区中产生高电阻。
22.一种非对称区域存储单元，包括：
具有一区域的底部电极；
覆盖所述底部电极的具有非对称区域的超巨磁阻(CMR)存储薄膜；并且
覆盖所述CMR薄膜的具有一区域的顶部电极，所述区域小于所述底部电极区域。
23.如权利要求22的存储单元，其中CMR薄膜具有与所述顶部电极相邻的第一区域，以及与所述底部电极相邻的第二区域，所述第二区域大于所述第一区域。
24.如权利要求23的存储单元，其中所述CMR薄膜第一区域近似等于所述顶部电极区域。
25.如权利要求24的存储单元，其中所述CMR薄膜第二区域小于所述底部电极区域。
26.如权利要求25的存储单元，其中所述CMR薄膜具有总的第一厚度、具有所述第一区域的第二厚度部分和在第二厚度部分下的具有所述第二区域的第三厚度部分，所述第三厚度等于第一厚度减去第二厚度。
27.如权利要求26的存储单元，进一步包括：
与所述顶部电极和所述CMR薄膜的第二厚度部分相邻的第一组侧壁绝缘体；并且，
覆盖所述第一组侧壁绝缘体并且与所述CMR薄膜的第三厚度部分相邻的第二组侧壁绝缘体。
28.如权利要求27的存储单元，其中所述CMR薄膜第三厚度是所述第一厚度的20～80％。
29.如权利要求26的存储单元，其中所述CMR薄膜第一厚度为50～350纳米。
30.如权利要求27的存储单元，其中所述第一组侧壁绝缘体由从包括氮化硅和氧化铝的组中选择的材料形成，每一侧壁具有50～200纳米(nm)的厚度。
31.如权利要求30的存储单元，其中所述第二组侧壁绝缘体由从包括氮化硅和氧化铝的组中选择的材料形成，每一侧壁具有20～100nm的厚度。
32.如权利要求22的存储单元，其中所述底部电极由从包括TiN/Ti、Pt/TiN/Ti、In/TiN/Ti、PtRhOx化合物以及PtIrOx化合物的组中选择的材料形成；并且
所述顶部电极由从包括TiN、TiN/Pt、TiN/In、PtRhOx化合物以及PtIrOx化合物的组中选择的材料形成。
33.如权利要求22的存储单元，其中所述CMR存储薄膜由Pr0.3Ca0.7MnO3(PCMO)形成。
34.一种RRAM非对称区域存储单元包括：
具有源极和漏极有源区的CMOS晶体管；
覆盖晶体管有源区的金属层间互连；
具有一区域的底部电极，所述底部电极覆盖所述层间互连；
覆盖所述底部电极的具有非对称区域的超巨磁阻(CMR)存储薄膜；并且，
覆盖所述CMR薄膜的具有一区域的顶部电极，所述区域小于所述底部电极区域。
CNB2004101032754A 2003-12-08 2004-11-18 非对称区域存储单元及其形成和使用方法 Active CN100340010C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/730,726 US6949435B2 (en) 2003-12-08 2003-12-08 Asymmetric-area memory cell
US10/730726 2003-12-08

Publications (2)

Publication Number Publication Date
CN1744299A true CN1744299A (zh) 2006-03-08
CN100340010C CN100340010C (zh) 2007-09-26

Family

ID=34523021

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101032754A Active CN100340010C (zh) 2003-12-08 2004-11-18 非对称区域存储单元及其形成和使用方法

Country Status (6)

Country Link
US (2) US6949435B2 (zh)
EP (1) EP1542276B1 (zh)
JP (1) JP2005175461A (zh)
KR (1) KR100648033B1 (zh)
CN (1) CN100340010C (zh)
TW (1) TWI260744B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766925A (zh) * 2014-01-07 2015-07-08 台湾积体电路制造股份有限公司 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN104900804A (zh) * 2014-03-04 2015-09-09 台湾积体电路制造股份有限公司 具有导电蚀刻停止层的rram单元结构

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273656A (ja) * 2003-03-07 2004-09-30 Taiyo Yuden Co Ltd Ｅｐｉｒ素子及びそれを利用した半導体装置
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
US6949435B2 (en) * 2003-12-08 2005-09-27 Sharp Laboratories Of America, Inc. Asymmetric-area memory cell
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP2007042784A (ja) * 2005-08-02 2007-02-15 Nippon Telegr & Teleph Corp <Ntt> 金属酸化物素子及びその製造方法
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8896045B2 (en) * 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
KR100785509B1 (ko) * 2006-06-19 2007-12-13 한양대학교 산학협력단 ＲｅＲＡＭ 소자 및 그 제조 방법
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US8796660B2 (en) 2006-10-16 2014-08-05 Panasonic Corporation Nonvolatile memory element comprising a resistance variable element and a diode
KR100881181B1 (ko) * 2006-11-13 2009-02-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
FR2934711B1 (fr) * 2008-07-29 2011-03-11 Commissariat Energie Atomique Dispositif memoire et memoire cbram a fiablilite amelioree.
US8085581B2 (en) * 2008-08-28 2011-12-27 Qualcomm Incorporated STT-MRAM bit cell having a rectangular bottom electrode plate and improved bottom electrode plate width and interconnect metal widths
US20100109085A1 (en) * 2008-11-05 2010-05-06 Seagate Technology Llc Memory device design
US8043732B2 (en) * 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US8022547B2 (en) * 2008-11-18 2011-09-20 Seagate Technology Llc Non-volatile memory cells including small volume electrical contact regions
US9171613B2 (en) * 2009-07-28 2015-10-27 Hewlett-Packard Development Company, L.P. Memristors with asymmetric electrodes
JP5032611B2 (ja) * 2010-02-19 2012-09-26 株式会社東芝 半導体集積回路
US10333064B2 (en) * 2011-04-13 2019-06-25 Micron Technology, Inc. Vertical memory cell for high-density memory
US9781782B2 (en) 2012-09-21 2017-10-03 Cree, Inc. Active current limiting for lighting apparatus
US8872149B1 (en) * 2013-07-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM structure and process using composite spacer
US9192016B1 (en) 2014-05-22 2015-11-17 Cree, Inc. Lighting apparatus with inductor current limiting for noise reduction
US10193065B2 (en) * 2014-08-28 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. High K scheme to improve retention performance of resistive random access memory (RRAM)
KR20170103800A (ko) 2015-01-09 2017-09-13 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 측벽 스페이서
US9502642B2 (en) * 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
TWI563502B (en) * 2015-04-27 2016-12-21 Winbond Electronics Corp Resistive random access memory
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
RU182101U1 (ru) * 2018-04-09 2018-08-03 федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" (Южный федеральный университет) Элемент памяти на основе ассиметричных мемристорных наноструктур
CN110970550B (zh) * 2018-09-28 2023-06-23 联华电子股份有限公司 磁阻元件及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0349110B1 (en) 1988-05-27 1992-03-11 British Gas plc Ground probing radar method and apparatus
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JPH0621531A (ja) * 1992-07-01 1994-01-28 Rohm Co Ltd ニューロ素子
US5835003A (en) * 1995-09-29 1998-11-10 Hewlett-Packard Company Colossal magnetoresistance sensor
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6015977A (en) * 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
JP3891540B2 (ja) * 1999-10-25 2007-03-14 キヤノン株式会社 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ
US6707122B1 (en) * 1999-11-30 2004-03-16 Nec Laboratories America, Inc. Extraordinary magnetoresistance at room temperature in inhomogeneous narrow-gap semiconductors
US6353317B1 (en) * 2000-01-19 2002-03-05 Imperial College Of Science, Technology And Medicine Mesoscopic non-magnetic semiconductor magnetoresistive sensors fabricated with island lithography
JP2002246561A (ja) * 2001-02-19 2002-08-30 Dainippon Printing Co Ltd 記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
JP4248187B2 (ja) * 2002-03-27 2009-04-02 シャープ株式会社 集積回路装置及びニューロ素子
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
US7029924B2 (en) * 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
US6949435B2 (en) * 2003-12-08 2005-09-27 Sharp Laboratories Of America, Inc. Asymmetric-area memory cell

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766925A (zh) * 2014-01-07 2015-07-08 台湾积体电路制造股份有限公司 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN104766925B (zh) * 2014-01-07 2018-04-20 台湾积体电路制造股份有限公司 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持
CN104900804A (zh) * 2014-03-04 2015-09-09 台湾积体电路制造股份有限公司 具有导电蚀刻停止层的rram单元结构
CN104900804B (zh) * 2014-03-04 2020-01-03 台湾积体电路制造股份有限公司 具有导电蚀刻停止层的rram单元结构

Also Published As

Publication number Publication date
JP2005175461A (ja) 2005-06-30
KR100648033B1 (ko) 2006-11-23
EP1542276A2 (en) 2005-06-15
TW200534433A (en) 2005-10-16
US20050243630A1 (en) 2005-11-03
TWI260744B (en) 2006-08-21
KR20050055583A (ko) 2005-06-13
CN100340010C (zh) 2007-09-26
US6949435B2 (en) 2005-09-27
EP1542276B1 (en) 2015-03-11
EP1542276A3 (en) 2007-08-15
US20050124112A1 (en) 2005-06-09
US7196387B2 (en) 2007-03-27

Similar Documents

Publication Publication Date Title
CN100340010C (zh) 非对称区域存储单元及其形成和使用方法
US10680057B2 (en) Methods of forming a capacitor comprising ferroelectric material and including current leakage paths having different total resistances
US8987046B2 (en) Trap passivation in memory cell with metal oxide switching element
KR100790861B1 (ko) 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
US9129676B2 (en) Electronic devices containing switchably conductive silicon oxides as a switching element and methods for production and use thereof
US8912524B2 (en) Defect gradient to boost nonvolatile memory performance
US8877586B2 (en) Process for forming resistive switching memory cells using nano-particles
US20160133325A1 (en) Low forming voltage non-volatile storage device
US9099639B2 (en) Resistance switching material element and device employing the same
CN1574288A (zh) 不对称晶体结构存储单元
US20110176351A1 (en) Nonvolatile memory device and method for manufacturing same
CN101064359A (zh) 包括可变电阻材料的非易失存储器件
EP3602561B1 (en) A switching resistor and method of making such a device
CN114026690A (zh) 存储器单元及形成包含具有不同总电阻的电流泄漏路径的电容器的方法
CN1773692A (zh) 记忆胞及其制造方法、半导体元件与记忆胞阵列
CN111584711B (zh) 一种rram器件及形成rram器件的方法
US20060255329A1 (en) Memory cell, memory device and method for the production thereof
WO2017039611A1 (en) Material stacks for low current unipolar memristors
KR102497052B1 (ko) 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법
US20230292635A1 (en) Resistive random-access memory devices with a via device structure
CN103066205A (zh) 一种阻变存储器制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ICAN TREFFERT INTELLECTUAL PROPERTY

Free format text: FORMER OWNER: SHARP CORPORATION

Effective date: 20130205

Owner name: ALLOGENE DEVELOPMENT CO., LTD.

Free format text: FORMER OWNER: ICAN TREFFERT INTELLECTUAL PROPERTY

Effective date: 20130205

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130205

Address after: Delaware

Patentee after: Allogeneic Development Co.,Ltd.

Address before: Budapest

Patentee before: Eicke Fout intellectual property Co.

Effective date of registration: 20130205

Address after: Budapest

Patentee after: Eicke Fout intellectual property Co.

Address before: Osaka, Japan

Patentee before: Sharp Corp.