CN1750234A - 形成半导体器件精细图形的方法及用其形成接触的方法 - Google Patents

形成半导体器件精细图形的方法及用其形成接触的方法 Download PDF

Info

Publication number
CN1750234A
CN1750234A CNA2005100795211A CN200510079521A CN1750234A CN 1750234 A CN1750234 A CN 1750234A CN A2005100795211 A CNA2005100795211 A CN A2005100795211A CN 200510079521 A CN200510079521 A CN 200510079521A CN 1750234 A CN1750234 A CN 1750234A
Authority
CN
China
Prior art keywords
sacrifice layer
layer
etching
forms
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100795211A
Other languages
English (en)
Other versions
CN100541718C (zh
Inventor
裵根熙
池京求
姜昌珍
李哲圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1750234A publication Critical patent/CN1750234A/zh
Application granted granted Critical
Publication of CN100541718C publication Critical patent/CN100541718C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

提供一种使用硅化锗牺牲层形成半导体器件的精细图形的方法以及使用该方法形成自对准接触的方法。形成半导体器件的自对准接触的方法包括在衬底上形成具有导电材料层、硬掩模层以及侧壁隔片的导电线结构，以及在衬底的整个表面上形成硅化锗(Si1－xGex)牺牲层，具有等于或高于至少导电线结构的高度的高度。然后，在牺牲层上形成用于限定接触孔的光刻胶图形，以及干法刻蚀牺牲层，由此形成用于露出衬底的接触孔。使用多晶硅形成用于填充接触孔的大量接触，以及剩余的牺牲层被湿法刻蚀。然后，用氧化硅填充除去了牺牲层的区域，由此形成第一层间绝缘层。

Description

形成半导体器件精细图形的方法及 用其形成接触的方法
相关申请的交叉引用
根据35U.S.C.§119，本申请要求2004年6月22日在韩国知识产权局申请的韩国专利申请号10-2004-0046555的优先权，在此将其公开全部引入作为参考。
技术领域
本发明涉及半导体器件制造。更具体，本发明涉及形成半导体器件的精细图形的方法，以及形成自对准接触(SAC)的方法。
背景技术
随着用于制造半导体器件的设计需求减少，用于制造半导体器件的工艺变得越来越复杂。具体，随着光刻工艺的未对准余量减小以及刻蚀深度增加，当形成精细图形例如接触焊盘时，形成精细接触更困难。SAC形成工艺是制造未对准余量的一种选择性方案。
在SAC形成工艺中，制备两种或更多种不同的绝缘材料，以及使用绝缘材料之间的刻蚀选择率形成接触孔。因为曝光工艺的未对准余量随SAC形成工艺而增加，因此形成精细接触更容易。SAC形成工艺通常使用氧化硅和氮化硅作为不同的两种绝缘材料。例如，DRAM器件的SAC焊盘形成工艺使用形成栅极线或位线和侧壁隔片的氧化硅层间绝缘层和氮化硅覆层之间的刻蚀选择率。因此，使用SAC形成工艺可以更好的实现对准余量，而不管图形的精细度。
但是，随着半导体器件趋向于更高的集成度，接触孔的高宽比变得显著地增加。随着高宽比增加，SAC形成工艺中使用的绝缘材料之间的刻蚀选择率也增加。例如，为了在DRAM器件中稳定地执行SAC形成工艺，在干法刻蚀工艺过程中，刻蚀的材料层(氧化硅层)相对于掩模层(氮化硅层)的刻蚀选择率应该超过20。但是，由于氧化硅层相对于氮化硅层的刻蚀选择率一般约12，因此工艺余量是不充足的。
为了提供更高的刻蚀选择率引入了重要的努力。例如，其中干法刻蚀处理室的壁被加热，以便增加作为刻蚀剂引入的等离子体内的CFx原子团的浓度。此外，可以使用具有高C/F比率的新碳氟化物基气体如C4F8、C5F8、C3F6等作为刻蚀剂。此外，引入用于通过研制具有低电子温度的新等离子源抑制由于等离子体内的刻蚀剂的过分解产生过量F原子团的新方法。
但是，所有上述努力都提供约10的不充分刻蚀选择率，以及通过上述方法不能实现超过20的高刻蚀选择率。这是因为由于氧化硅层的物质性能，氧化硅层的干法刻蚀产生比化学刻蚀更活跃的物理刻蚀，例如溅射。通常，为了刻蚀氧化硅层，施加约500至2000W范围内的高偏压电源。结果，通过其中施加高偏压电源的CxFy气体、氩(Ar)气和/或氧(O2)气，在掩模层以及氧化硅层中出现大量的溅射。结果，作为刻蚀掩模的覆层和侧壁隔片被损伤，以致难以实现超过需要值20的高刻蚀选择率。
此外，由于强溅射效果光刻胶层可能变形。由于光刻胶层的厚度随用于制造半导体器件的设计需求减小而减小，因此由于强溅射效果光刻胶层的变形变为半导体器件制造中的更多的问题。如果光刻胶层显著地变形，那么可能出现扭曲、条痕等。
为了解决光刻胶变形的问题，引入了形成多晶硅层作为刻蚀掩模图形的方法。但是，由于使用CMP等等除去多晶硅层，因此那些方法是昂贵的。其他问题也包括高热预算和复杂的形成工艺。此外，上述方法限制了解决产生强溅射效果的问题，因为它需要高偏压功率，以形成作为层间绝缘层的氧化硅层，以及由于其强溅射效果，它相对于硬掩模层具有低刻蚀选择率。
发明内容
本发明提供一种形成半导体器件的精细图形的方法以及使用形成半导体器件的精细图形的方法形成自对准接触的方法。即使高宽比随用于制造半导体器件的设计需求的减小而增加，这种方法也能容易地和经济地形成半导体器件的精细图形。
此外，本发明提供一种形成半导体器件的精细图形的方法以及使用形成半导体器件的精细图形的方法形成自对准接触的方法。即使光刻胶层的厚度随用于制造半导体器件的设计需求的减少而减小，这种方法也可以在不使具有与常规光刻胶层相同厚度的光刻胶层变形的情况下进行。
根据本发明的一个方面，提供形成半导体器件的精细图形的方法，包括在衬底上形成作为牺牲层的硅化锗(Si1-xGex)。牺牲层可以形成在半导体衬底上，或在半导体衬底和牺牲层之间可以再插入材料层。在牺牲层上形成具有预定图形的光刻胶图形。使用光刻胶图形作为刻蚀掩模干法刻蚀牺牲层，由此形成用于露出衬底的牺牲层图形。使用相对于硅化锗具有更大的刻蚀选择率的第一材料形成第一材料层图形，用于填充被牺牲层图形限定的区域。通过湿法刻蚀除去牺牲层，以及用第二材料填充设置了除去的牺牲层图形的区域，由此形成第二材料层图形。
根据本发明的示例性实施例，第一材料可以是导电材料，以及第二材料可以是绝缘材料。另外，第一材料可以是绝缘材料，以及第二材料可以是导电材料。在此情况下，导电材料可以是多晶硅、金属硅化物、或金属，但是优选是多晶硅。绝缘材料可以是氧化硅、氮化硅或氮氧化硅，但是优选是氧化硅。
此外，在牺牲层的干法刻蚀工序过程中在干法刻蚀室中施加的偏压功率可以是约30至约300W。此外，在用于除去牺牲层图形的湿法刻蚀剂中，牺牲层图形相对于第一材料层的刻蚀选择率可以是约等于或高于30∶1。另外，用于除去牺牲层的湿法刻蚀剂可以具有每分钟约几百′的刻蚀速率。例如，用于除去牺牲层图形的湿法刻蚀工序可以使用包括氢氧化氨(NH4OH)、过氧化氢(H2O2)和去离子水(H2O)的混合物的湿法刻蚀剂。这里，氢氧化氨、过氧化氢和去离子水的混合比可以是约1∶4∶20。优选通过使温度从约40升温至约75℃使用混合物。混合物还可以进一步包括过乙酸(PAA)、乙酸(CH3COOH)、氟酸(HF)和/或表面活性剂。
根据本发明的另一示例性实施例，用于形成牺牲层的硅化锗的x的范围可以是约0.1至约0.8。此外，在形成硅化锗牺牲层的操作中，处理温度可以是约350至约500℃。
根据本发明的形成精细图形的方法可以用于形成半导体器件的接触的实施例。
根据本发明的另一方面，提供一种形成半导体器件的接触的方法。在该方法中，在具有大量第一导电图形的材料层上形成作为牺牲层的硅化锗(Si1-xGex)。在牺牲层上形成具有预定图形的光刻胶图形。使用光刻胶图形作为刻蚀掩模干法刻蚀牺牲层，由此形成用于露出大量导电图形的每一个的大量开口。使用多晶硅形成用于填充大量开口的大量第二导电图形。通过湿法刻蚀除去剩余的牺牲层，以及用氧化硅填充设置了除去的牺牲层的区域，由此形成第一层间绝缘层。
本发明的另一示例性实施例提供一种形成半导体器件的接触的方法，其中在具有大量第一导电图形的材料层上形成作为牺牲层的硅化锗(Si1-xGex)。在牺牲层上形成具有预定图形的光刻胶图形。使用光刻胶图形作为刻蚀掩模干法刻蚀牺牲层，由此形成用于覆盖大量第一导电图形的每一个的大量牺牲层。使用氧化硅形成围绕大量牺牲层图形的第一层间绝缘层。通过湿法刻蚀除去大量牺牲层，以及用多晶硅填充设置了除去的牺牲层的区域，由此形成第二导电图形。
根据本发明的形成精细图形的方法可以用于形成半导体器件的自对准接触。
根据本发明的又一方面，提供一种形成半导体器件的自对准接触的方法。在该方法中，在衬底上形成包括导电材料层、硬掩模层以及侧壁隔片的导电线结构。在衬底的整个表面上形成硅化锗(Si1-xGex)牺牲层，其具有等于或高于至少导电线结构的高度的高度。在牺牲层上形成用于限定接触孔的光刻胶图形。使用光刻胶图形作为刻蚀掩模干法刻蚀牺牲层，由此形成用于露出衬底的接触孔。使用多晶硅形成用于填充接触孔的大量接触。通过湿法刻蚀除去剩余的牺牲层，以及用氧化硅填充设置了除去的牺牲层的区域，由此形成第一层间绝缘层。
本公开的另一示例性实施例提供一种形成半导体器件的自对准接触的方法，其中在衬底上形成包括导电材料层、硬掩模层以及侧壁隔片的导电线结构；在衬底的整个表面上形成硅化锗(Si1-xGex)牺牲层，具有等于或高于至少导电线结构的高度的高度。在牺牲层上形成光刻胶图形，对应于将在后续工序中形成的接触。使用光刻胶图形作为刻蚀掩模干法刻蚀牺牲层，由此形成对应于接触图形的牺牲层图形。使用氧化硅形成围绕大量牺牲层图形的第一层间绝缘层。通过湿法刻蚀除去大量牺牲层，以及用多晶硅填充设置了除去的牺牲层的区域，由此形成接触。
在根据如上所述的实施例形成自对准接触的方法中，导电线结构可以是栅极线结构，其还包括在导电材料层下面形成的栅氧化层。该接触被电连接到衬底的源/漏区。另外，导电线结构可以是位线结构。硬掩模层和侧壁隔片可以由氮化硅构成，以及侧壁隔片可以由氧化硅构成。
附图说明
参考附图通过其优选示例性实施例的详细描述将使本发明的上述及其他特点和优点变得更明显，其中：
图1至5是说明根据本发明的实施例的处理顺序形成半导体器件的精细图形的方法的剖面图；
图6A至8C是说明根据本发明的实施例的处理顺序形成半导体器件的自对准接触的方法的示意图，其中
图6A、7A和8A是平面图；
图6B、7B和8B分别是沿图6A、7A和8A的XX′线的剖面图；
图6C、7C和8C分别是沿图6A、7A和8A的YY′线的剖面图；以及
图9A和9B是说明硅化锗层相对于氧化硅层的干法刻蚀性能的SEM图片。
具体实施方式
现在将参考附图更完全地描述本发明的实施例，附图中示出了本发明的优选实施例。但是，本发明可以以多种不同的方式体现，不应该认为局限于在此阐述的实施例。相反，提供这些实施例是为了本公开是彻底的和完全的，并将本发明的范围完全传递给所属领域的技术人员。
在形成半导体器件的精细图形的方法和形成自对准接触的方法中，使用硅化锗(Si1-xGex)层作为牺牲层。硅化锗(Si1-xGex)层可以通过干法刻蚀构图，其中在所关心的材料中它提供良好的化学刻蚀性能。可以通过施加低到约30至约300W的偏压功率到刻蚀室执行干法刻蚀工序。由于较低的偏压功率施加到用于干法刻蚀工序的刻蚀剂气体，因此几乎不存在在衬底的材料层上例如光刻胶图形和外围材料层上将出现任意溅射反应的可能性。此外，由于硅化锗(Si1-xGex)层可以通过湿法刻蚀容易地除去，因此它适于用作牺牲层。
图1至5是说明根据本发明的第一实施例形成半导体器件的精细图形的方法的剖面图。
参考图1，在衬底10上形成将用作牺牲层的硅化锗(Si1-xGex)层20。然后，在牺牲层20上形成光刻胶图形30，以构图牺牲层20。
衬底10可以是半导体衬底例如硅衬底，或绝缘层例如具有在其中嵌入的导电图形的氧化硅层或导电层例如掺杂的多晶硅。
可以通过使用熔炉型、薄片型或装载25片晶片的微批型的设备的LPCVD方法形成硅化锗牺牲层20。这些情况对于减小热预算是有利的，由于低温工序是可能的，亦即从约350至约500℃的工艺温度。硅化锗牺牲层20的厚度由将形成的精细图形的高度决定。
在硅化锗牺牲层20的形成中使用的源气体包括基于硅烷的气体，例如SiH4、Si2H6和/或SiH2Cl2等以及例如GeH4和/或GeF4等气体。硅化锗牺牲层(Si1-xGex)20中的锗数量，亦即x的范围可以通过控制提供Ge的源气体的流量比来决定。混合比未被具体地限制。但是，x的范围应该在相对于构图牺牲层20时露出的衬底10的刻蚀选择率的基础上决定，以及在形成希望的精细图形之后当除去牺牲层20时相对于精细图形提供刻蚀选择率。例如，x的范围是约0.1至约0.8。为了非常精细地控制x的范围，在通过氢气或氮气等稀释之后，提供GeH4作为Ge源气体。
通过淀积用于KrF的光敏抗蚀剂或用于ArF的光敏抗蚀剂例如COMA或丙烯酸盐(acrylade)形成光刻胶图形30，使用曝光光源曝光并显影。为了防止曝光工序过程中的散射反射，以及增强光敏抗蚀剂的粘附力，可以使用基于有机或无机物的抗反射涂层(ARC)。
被光刻胶图形30限定的区域没有特殊限制。例如，如果在衬底10上的层间绝缘层内形成接触，那么被光刻胶图形30限定的区域可以是将形成接触的区域，或将形成围绕接触的层间绝缘层的区域。此外，对于被光刻胶图形30限定的区域的图形没有特殊限制。例如，被光刻胶图形30限定的区域可以是接触型图形或线型图形或本身可以是接触型图形的光刻胶图形30。
参考图2，使用光刻胶图形30作为刻蚀掩模干法刻蚀硅化锗牺牲层20，由此形成牺牲层图形20a。可以使用HBr和O2的混合物、Cl2，O2和HBr的混合物或添加到上述混合物之一的Ar和/或CxFy气体的混合物执行牺牲层20的干法刻蚀。此外，等离子体可用于改进刻蚀外形和缩短处理时间。
在牺牲层20的干法刻蚀中，约30至约300W的偏压功率被施加到刻蚀室中。与氧化硅层不同，由于其物理和化学特性在化学刻蚀中硅化锗牺牲层活跃地与刻蚀气体反应，因此没有必要施加与刻蚀氧化硅时相同的高偏压功率。
参考图3，使用第一材料层在被牺牲层图形20a限定的区域中形成第一材料层图形40。可以形成第一材料层图形40，用于第一材料层的淀积工序、CMP的平面化工序等。第一材料可以包括杂质-掺杂的多晶硅、导电材料例如金属硅化物或金属或绝缘材料例如氧化硅、氮化硅或氮氧化硅。例如，当使用杂质-掺杂的多晶硅，在层间绝缘层内形成接触时，第一材料可以是杂质-掺杂的多晶硅或氧化硅用作层间绝缘层材料。
参考图4，通过湿法刻蚀除去硅化锗层图形20a。硅化锗层20a被除去，相对于第一材料层图形40具有高刻蚀选择率。如果第一材料层图形40由多晶硅或氧化硅构成，那么优选使用湿法刻蚀剂，其中硅化锗层图形20a与第一材料层40的刻蚀比率约为30∶1或更高。此外，使用示出了每分钟几百′的刻蚀速率的湿法刻蚀剂可以缩短处理时间。用于满足上述条件的刻蚀剂优选包括氢氧化铵(NH4OH)、过氧化氢(H2O2)以及去离子水(H2O)的混合物。该混合物还可以包括过乙酸、乙酸、氟酸和/或表面活性剂。例如，标准清洗液(SC-1)，其中氢氧化铵、过氧化氢和去离子水的混合比约为1∶5∶1或其混合比可以是约1∶5∶20。如果混合物被加热至约40至约75℃的温度，那么硅化锗层的去除效率被提高。
使用氨气、过氧化氢以及去离子水的混合物刻蚀硅化锗层图形20a的工序首先包括通过过氧化氢形成表面氧化物层。过氧化氢转变为H2O和O，由此提供强的氧化能力，用于迅速地氧化Si和Ge。
在去离子水内氨气分解为NH4 +离子和OH-离子。OH-离子使硅化锗层图形20a的Si氧化物和Ge氧化物从硅化锗层图形20a的表面分开。这些是通过OH-离子分离的第二步骤。为了防止分开的Si氧化物和Ge氧化物再附着在硅化锗层图形20a上，OH-离子被吸附在表面上，以提供静电推斥力。第三步骤是通过OH-离子结束。
由于过氧化氢是酸性的，因此通过与氢氧化铵的混合比控制pH。根据过氧化氢的混合比，亦即pH的改变，改变Si和Ge的刻蚀量。因此，混合比将被决定，以便用适当的刻蚀速率执行刻蚀，同时防止硅蚀损。通常，更高的pH对应于刻蚀速率增加。此外，在约70℃的高温情况下，由于NH3蒸气的蒸发速度增加，必须供应更多的氨气。
在氧化的第一步骤中，与Si相比Ge被更快的氧化，且因此以更快的速率刻蚀。但是，如果包括Ge和Si的硅化锗层中的Ge被更快的刻蚀，那么剩余的Si-Ge层将是不稳定的，因此Si变得易损坏刻蚀剂。因此，硅化锗层的刻蚀速率变得高于由单个Si材料构成的材料层的刻蚀速率。
参考图5，使用第二材料在除去了硅化锗层图形20a的区域中形成第二材料层图形50。可以通过淀积第二材料层，然后干法刻蚀或平面化工艺例如CMP等形成第二材料层图形50。第二材料不同于第一材料。例如，第二材料可以是杂质-掺杂的多晶硅、导电材料例如金属硅化物或金属，或绝缘材料例如氧化硅、氮化硅或氮氧化硅。如上所述，当使用杂质-掺杂的多晶硅在层间绝缘层内形成接触时，如果第一材料是用作层间绝缘层的杂质-掺杂的多晶硅或氧化硅，那么第二材料可以是氧化硅或杂质-掺杂的多晶硅。
如本发明的实施例的上面描述，可以通过使用具有适当的混合比的刻蚀剂的湿法刻蚀工艺除去硅化锗层图形20a。在此情况下，第一材料层图形40或下层不会被显著地损坏。因此，硅化锗层被适当地用作用于形成精细图形的牺牲层，以简化工序和缩短处理时间。
图6A至8C是说明根据本发明的实施例的处理顺序形成半导体器件的自对准接触的方法的示意图。如在此所提供，图6A、7A和8A是平面图，图6B、7B和8B分别是沿图6A、7A和8A的XX′线的剖面图，以及图6C、7C和8C分别是沿图6A、7A和8A的YY′线的剖面图。
参考图6A、6B和6C，首先在半导体衬底110上执行MOS晶体管制造工序。通过典型的制造方法制造MOS晶体管。具体，参考图6B，在半导体衬底11O上形成栅极线结构100，以及在衬底110内形成源/漏区112、114。栅极线结构100包括栅氧化层102、栅导电层103、硬掩模层104以及在栅氧化层102、栅导电层103和硬掩模层104的侧壁上形成的隔片105。使用热氧化工艺形成栅氧化层102。此外，栅导电层103可以是杂质-掺杂的多晶硅层、金属硅化物层或金属层的单个层或其混合层。
硬掩模层104用作用于防止在后续SAC工序中在形成接触孔的干法刻蚀工序过程中栅导电层103被刻蚀的掩模。因此，优选使用相对于用作牺牲层的硅化锗具有高刻蚀选择率的材料。例如，硬掩模层104可以由绝缘材料例如氧化硅或氮化硅构成。此外，硬掩模104也用作CMP工序中的刻蚀停止点。考虑其两种功能，硬掩模层104优选由氮化硅构成。
在后续SAC工序的形成接触孔的干法刻蚀工序过程中，隔片105也用作掩模。因此，隔片105可以由氧化硅或氮化硅构成。由于氧化硅是具有比氮化硅更低介电常数的材料，因此氧化硅隔片105的形成提供增加器件的电性能的优点。但是，包括氧化硅的隔片105可能是不利的，因为包括氧化硅层的硅化锗层的刻蚀选择率小于氮化硅层。
源/漏区112、114通过使用本领域公知技术来形成。例如，用LDD结构形成源/漏区112、114。如果半导体衬底110是p型衬底，那么通过注入V族元素例如砷(As)形成源/漏区112、114。
接着，参考图6A、6B和6C，在具有栅极线结构100的所得结构上形成硅化锗牺牲层120，具有预定的厚度。在上面的第一实施例中详细说明了形成硅化锗牺牲层120的工艺，因此省略了该描述。
在该实施例中，硅化锗牺牲层120的高度(h1)等于或优选略微地高于栅极线结构的高度(h2)。这些是因为，由于硅化锗层120用作牺牲层，在后续工序例如用于分开接触节点的CMP中可以容易地刻蚀硅化锗牺牲层120，而不损坏接触的表面。另外，因为多晶硅的过刻蚀，由于多晶硅氧化物层具有较硬的表面，因此通过常规技术使用由氧化硅构成的层间绝缘层分开接触节点可能损坏该接触。通常，SAC工序被执行，其中层间绝缘层的高度基本上与栅极线结构的高度相同，以便防止这种过刻蚀。在此情况下，在层间绝缘层的平面化工序中可能发生过刻蚀，由此导致硬掩模层104的不必要刻蚀。但是，如果硅化锗牺牲层120形成至比栅极线结构的高度(h2)更高的高度(h1)，那么可以防止硬掩模层104的过刻蚀。
接着，参考图6A、6B和6C，在硅化锗牺牲层120上形成光刻胶图形130。光刻胶图形130可以使用与图中所示的常规SAC工序中使用的光刻胶图形相同的图形。亦即，光刻胶图形130可以是形成露出形成接触孔的区域线型图形，以及栅极线结构100设置在露出区域之间。另外，光刻胶图形130可以具有完全不同于图中所示的形状。例如，它可以是覆盖形成接触孔的区域的图形以及在光刻胶图形130之间的栅极线结构100，亦即，覆盖在最终结构中形成层间绝缘层150(图8A)的区域的图形以及它们之间的栅极线结构。下面，将仅仅详细说明前一种情况。对所属领域的技术人员来说根据前一种情况的描述将明白后一种情况。
参考图7A、7B和7C，使用光刻胶图形130作为刻蚀掩模执行干法刻蚀工序。由于干法刻蚀工序的特殊工艺条件与上面描述的第一实施例相同，因此这里将省略详细说明。根据本发明的实施例，在刻蚀工序中通过施加约30至约300W的低偏压功率，干法刻蚀工序中使用的刻蚀气体通过化学反应活跃地反应。硅化锗的刻蚀选择率相对于氧化硅和氮化硅更高。因此，由于光刻胶图形130的损坏小于常规情况，因此可以防止光刻胶变形。此外，根据该实施例，由于光刻胶层的厚度低于常规情况，因此它更适合于制造高度集成的半导体器件。此外，根据该实施例，由于硬掩模层104和隔片105被轻微地刻蚀，因此SAC工艺可以防止接触和导致短的栅极线。
由于干法刻蚀工艺，形成被硅化锗牺牲层图形120a限定的接触孔。通过灰化和剥离除去光刻胶图形130。
然后，用导电材料填充接触孔，亦即，杂质-掺杂的多晶硅，由此形成接触140。下面说明接触140的形成工艺。在本发明的实施例中，为了分开接触140的节点，多晶硅层被制得较厚，以及硬掩模层104的上表面用作节点分开工序中的平面化点。如上所述，由于与氧化硅层相比硅化锗牺牲层120被更多刻蚀，因此接触140的上表面被划痕、凹陷等略微损坏。
参考图8A、8B和8C，使用与上面描述的第一实施例相同的湿法刻蚀方法除去牺牲层图形120a。此外，通过在布置了牺牲层图形120a的区域中淀积氧化硅，形成层间绝缘层150，在层间绝缘层150内形成以与常规形状相同的形状构造的自对准接触140。
迄今为止，提供了在栅极线结构之间形成自对准接触的方法。对于所属领域的技术人员来说应该明白自对准接触的形成方法可以采用在位线结构之间形成接触的方法。因此，关于位线结构的示例性实施例的详细说明被省略。
通过下面示例性实验，将更详细地描述本发明，尽管在说明书未描述，但是对于所属领域的技术人员来说它将被明显理解，其描述被省略。此外，下列示例性实验不限制本发明的范围。
首先，进行关于湿法刻蚀性能的实验，以检验除去硅化锗牺牲层图形(Si1-xGex)20a、120a的容易程度。由下面情况执行湿法刻蚀实验：1)25℃，200∶1HF稀释的溶液，240秒。2)145℃硫酸剥离，10分钟。3)65℃EKC 20分钟。4)低温(50℃)，氢氧化铵、过氧化氢以及去离子水(1∶4∶20)2分钟。5)高温(70℃)，氢氧化铵、过氧化氢以及去离子水(1∶4∶20)2分钟。
1)50体积％的HF与去离子水混合。2)使用1∶3至1∶6的硫酸(H2SO4)和过氧化氢(H2O2)混合物的硫酸剥离。3)EKC溶液是来自EKC Technology Inc.的有机剥离液，以及包括溶剂和胺。4)，5)使用28至30体积％的氢氧化铵，以及30至32体积％的过氧化氢。
<列表1>
  SiH4与10％GeH4(480℃)的流量比 2.6 3.1 3.6 4
  1   7′   6′   6′   6′
  2   1′   2′   27′   30′
  3   32′   17′   16′   3′
  4   ～300′   ～380′   ～540′   ～700′
在列表1和列表2中，通过SiH4与10％GeH4的流量比增加的顺序示出了在480℃和500℃的Si1-xGex层淀积温度情况下的刻蚀量。
<列表2>
  SiH4与10％GeH4(500℃)的流量比 2.6 3.1 3.6 4
  5   257′   499′   836′   987′
在4)和5)的情况下，刻蚀速率表明每分钟几百′。因此，这些实验证实在硅化锗层用作牺牲层之后利用硫酸、过氧化氢和去离子水的混合溶液容易除去硅化锗层的容易程度。
如列表1和列表2所示，随着Ge量的增加，刻蚀速率增加，如4)和5)所示。在5)中刻蚀速率显著地增加。在相同的条件中，在刻蚀氧化硅层、氮化硅层和多晶硅层的情况下的刻蚀速率约为5-10′/分。
然后，进行关于硅化锗层的干法刻蚀性能的实验。在该实验中，作为干法刻蚀气体的刻蚀剂使用约200∶7的HBr和O2的混合物。偏压功率约150至约500W。待刻蚀的结构是作为牺牲层的硅化锗层，形成在包括氮化硅的硬掩模层和隔片的栅电极结构上，具有约6000′的厚度。图9A的SEM图像中示出了实验结果。
参考图9A，氮化硅层被刻蚀仅仅具有约30′的厚度，而硅化锗层被刻蚀具有约6000′的厚度。因此，断定氮化硅层几乎不被刻蚀。由该数据，硅化锗层相对于氮化硅层的刻蚀选择率约为200，以及该刻蚀选择率是优异的。
图9B示出了当氧化硅的层间绝缘层形成有约4000′的厚度以及通过常规技术干法刻蚀它以形成接触孔时的SEM图像。在此情况下，氮化硅层被损坏约300′的厚度，以及刻蚀选择率约为12。比较图9A和9B，当使用硅化锗层时，在栅电极结构的台肩周围对氮化硅层的损坏相当小。
如上所述，根据本发明，通过采用硅化锗牺牲层，可以使用常规光刻胶连续地形成精细图形，尽管图形的高宽比随制造半导体器件的需要减小而增加。因此，可以通过更容易和更经济的方法形成半导体器件的精细图形例如接触。具体，这种工艺防止干法刻蚀工序过程中光刻胶层变形，以及防止扭曲或条痕。此外，由于用于短波长光源的光刻胶例如ArF光刻胶，可以使用比KrF光刻胶更低的厚度，以及本发明可以允许形成更精细的图形，以及用于高集成度也是有利的。
具体，由于通过溅射效果硬掩模层和隔片被轻微地刻蚀，因此本发明的方法可以更有效地用于自对准接触形成方法。在此情况下，使用多晶硅或氮化硅层作为刻蚀掩模防止工艺复杂化和高操作成本的增加。此外，由于侧壁隔片由具有比氮化硅更低的介电常数的氧化硅构成，因此可以增加器件的电性能。
尽管参考其示例性实施例已经具体展示和描述了本发明，但是本领域的普通技术人员应当明白在不脱离附加权利要求所限定的本发明的精神和范围的条件下，可以在形式上和细节上进行各种改变。

Claims (35)

1.一种形成半导体器件的精细图形的方法，包括：
在衬底上形成作为牺牲层的硅化锗(Si1-xGex)；
在所述牺牲层上形成具有预定图形的光刻胶图形；
使用所述光刻胶图形作为刻蚀掩模干法刻蚀所述牺牲层，由此形成用于露出所述衬底的牺牲层图形；
形成用于填充被所述牺牲层图形限定的区域的第一材料层图形，其中所述第一材料层图形包括相对于所述硅化锗具有更大刻蚀选择率的第一材料；
通过湿法刻蚀除去所述牺牲层图形；以及
用第二材料填充设置了除去的牺牲层图形的区域，由此形成第二材料层图形，其中x是约0.1至约0.8。
2.根据权利要求1所述的方法，其中通过湿法刻蚀除去所述牺牲层图形的操作不刻蚀所述第一材料。
3.根据权利要求2所述的方法，其中所述第一材料是多晶硅、金属硅化物或金属。
4.根据权利要求3所述的方法，其中所述第一材料是多晶硅，以及所述第二材料氧化硅。
5.根据权利要求2所述的方法，其中所述第一材料是氧化硅、氮化硅或氮氧化硅。
6.根据权利要求5所述的方法，其中所述第一材料是氧化硅，以及所述第二材料是多晶硅。
7.根据权利要求1所述的方法，其中在所述牺牲层的所述干法刻蚀工序过程中的干法刻蚀室中，所述干法刻蚀操作采用约30至约300W的偏压功率。
8.根据权利要求1所述的方法，其中使用湿法刻蚀剂除去所述牺牲层图形的操作中所述牺牲层图形相对于所述第一材料层的刻蚀选择率等于或高于约30∶1
9.根据权利要求1所述的方法，其中使用湿法刻蚀剂除去所述牺牲层图形的操作中刻蚀速率约为每分钟几百′。
10.根据权利要求1所述的方法，其中除去所述牺牲层图形的操作使用包括氢氧化铵(NH4OH)、过氧化氢(H2O2)和去离子水(H2O)的混合物的湿法刻蚀剂。
11.根据权利要求1所述的方法，其中形成所述硅化锗牺牲层的操作使用约350至约500℃的工艺温度。
12.一种形成半导体器件的接触的方法，包括：
在具有大量第一导电图形的材料层上形成作为牺牲层的硅化锗(Si1-xGex)；
在所述牺牲层上形成具有预定图形的光刻胶图形；
使用所述光刻胶图形作为刻蚀掩模干法刻蚀所述牺牲层，由此形成用于露出所述大量第一导电图形的每一个的大量开口；
用多晶硅形成用于填充所述大量开口的大量第二导电图形；
通过湿法刻蚀除去剩余的牺牲层；以及
用氧化硅填充设置了除去的牺牲层图形的区域，由此形成第一层间绝缘层，其中x是约0.1至约0.8。
13.根据权利要求12所述的方法，其中在其上形成所述第一导电图形的所述材料层是具有在其中形成源/漏区的半导体衬底，或具有在其上形成所述第一导电图形的第二层间绝缘层。
14.根据权利要求12所述的方法，其中在所述牺牲层的所述干法刻蚀工序过程中的干法刻蚀室中，所述干法刻蚀操作采用约30至约300W的偏压功率。
15.根据权利要求12所述的方法，其中所述湿法刻蚀工艺使用湿法刻蚀剂，其中所述牺牲层图形相对于所述多晶硅的刻蚀选择率等于或高于约30∶1。
16.根据权利要求12所述的方法，其中所述湿法刻蚀工序使用湿法刻蚀剂，其中刻蚀速率约为每分钟几百′。
17.根据权利要求12所述的方法，其中除去所述牺牲层图形的操作使用包括氢氧化铵(NH4OH)、过氧化氢(H2O2)和去离子水(H2O)的混合物的湿法刻蚀剂。
18.根据权利要求12所述的方法，其中形成所述硅化锗牺牲层的操作使用约350至约500℃的工艺温度。
19.一种形成半导体器件的接触的方法，包括：
在具有大量第一导电图形的材料层上形成作为牺牲层的硅化锗(Si1-xGex)；
在所述牺牲层上形成具有预定图形的光刻胶图形；
使用所述光刻胶图形作为刻蚀掩模干法刻蚀所述牺牲层，由此形成用于覆盖所述大量第一导电图形的每一个的大量牺牲层图形；
使用氧化硅形成围绕大量牺牲层图形的第一层间绝缘层；
通过湿法刻蚀除去所述大量牺牲层图形；以及
用多晶硅填充设置了除去的牺牲层图形的区域，由此形成第二导电图形，其中x是约0.1至约0.8。
20.根据权利要求19所述的方法，其中在所述牺牲层的所述干法刻蚀工序过程中的干法刻蚀室中，所述干法刻蚀操作采用约30至约300W的偏压功率。
21.根据权利要求19所述的方法，其中除去牺牲层图形的操作使用湿法刻蚀剂，其中所述牺牲层图形相对于所述多晶硅的刻蚀选择率等于或高于约30∶1。
22.根据权利要求19所述的方法，其中所述湿法刻蚀工序使用湿法刻蚀剂，其中刻蚀速率约为每分钟几百′。
23.根据权利要求19所述的方法，其中除去所述大量牺牲层图形的操作使用包括氢氧化铵(NH4OH)、过氧化氢(H2O2)和去离子水(H2O)的混合物的湿法刻蚀剂。
24.一种形成半导体器件的自对准接触的方法，包括：
在衬底上形成包括导电材料层、硬掩模层以及侧壁隔片的导电线结构；
在所述衬底的整个表面上形成硅化锗(Si1-xGex)牺牲层，其具有等于或高于至少所述导电线结构的高度的高度；
在所述牺牲层上形成用于限定接触孔的光刻胶图形；
使用所述光刻胶图形作为刻蚀掩模干法刻蚀所述牺牲层，由此形成用于露出所述衬底的所述接触孔；
用多晶硅形成用于填充所述接触孔的大量接触；
通过湿法刻蚀除去剩余的牺牲层；以及
用氧化硅填充设置除去的牺牲层的区域，由此形成第一层间绝缘层，
其中，x是约0.1至约0.8。
25.根据权利要求24所述的方法，其中形成所述硅化锗牺牲层的操作包括：
在具有在其上形成所述导电线结构的所述衬底的整个表面上形成硅化锗层；以及
在具有比所述导电线结构更高高度的所述硅化锗牺牲层上执行部分CMP。
26.根据权利要求24所述的方法，其中所述导电线结构是栅极线结构，还包括在导电材料层下面形成的栅氧化层。
27.根据权利要求26所述的方法，其中还包括将所述接触电连接到所述衬底的源/漏区。
28.根据权利要求24所述的方法，其中所述硬掩模层包括氮化硅，以及所述侧壁隔片包括氮化硅或氧化硅。
29.根据权利要求24所述的方法，其中所述导电线结构是位线结构。
30.根据权利要求24所述的方法，其中在所述牺牲层的所述干法刻蚀工序过程中的干法刻蚀室中，所述干法刻蚀操作采用约30至约300W的偏压功率。
31.根据权利要求24所述的方法，还包括，在干法刻蚀所述牺牲层以后，通过HF清洗所得结构。
32.根据权利要求24所述的方法，其中湿法刻蚀工艺使用湿法刻蚀剂，其中所述牺牲层图形相对于所述多晶硅的刻蚀选择率等于或高于约30∶1。
33.根据权利要求24所述的方法，其中所述湿法刻蚀工序使用湿法刻蚀剂，其中刻蚀速率约为每分钟几百′。
34.根据权利要求24所述的方法，其中用于通过湿法刻蚀除去所述剩余牺牲层的工艺使用包括氢氧化铵(NH4OH)、过氧化氢(H2O2)和去离子水(H2O)的混合物的湿法刻蚀剂。
35.一种形成半导体器件的自对准接触的方法，包括：
在衬底上形成包括导电材料层、硬掩模层以及侧壁隔片的导电线结构；
在所述衬底的整个表面上形成硅化锗(Si1-xGex)牺牲层，其具有等于或高于至少所述导电线结构的高度的高度；
在所述牺牲层上形成光刻胶图形，对应于将在后续工序中形成的接触；
使用所述光刻胶图形作为刻蚀掩模干法刻蚀所述牺牲层，由此形成对应于所述接触图形的牺牲层图形；
使用氧化硅形成围绕所述牺牲层图形的第一层间绝缘层；
通过湿法刻蚀除去所述大量牺牲层图形；以及
用多晶硅填充设置了除去的牺牲层图形的区域，由此形成所述接触，
其中x是约0.1至约0.8。
CNB2005100795211A 2004-06-22 2005-06-22 形成半导体器件精细图形的方法及用其形成接触的方法 Active CN100541718C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040046555 2004-06-22
KR1020040046555A KR100585148B1 (ko) 2004-06-22 2004-06-22 실리콘 저매늄 희생층을 이용한 반도체 소자의 미세 패턴형성방법 및 그 패턴 형성방법을 이용한 자기정렬 콘택형성방법

Publications (2)

Publication Number Publication Date
CN1750234A true CN1750234A (zh) 2006-03-22
CN100541718C CN100541718C (zh) 2009-09-16

Family

ID=36605593

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100795211A Active CN100541718C (zh) 2004-06-22 2005-06-22 形成半导体器件精细图形的方法及用其形成接触的方法

Country Status (4)

Country Link
US (2) US7566659B2 (zh)
JP (1) JP2006013506A (zh)
KR (1) KR100585148B1 (zh)
CN (1) CN100541718C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159226B (zh) * 2006-10-02 2012-05-09 三星电子株式会社 使用自对准双构图方法形成焊盘图形的方法以及使用自对准双构图方法形成接触孔的方法
CN103165538A (zh) * 2011-12-09 2013-06-19 海力士半导体有限公司 通过镶嵌工艺制造半导体器件的方法
CN110797257A (zh) * 2019-11-15 2020-02-14 上海集成电路研发中心有限公司 一种图形传递方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624089B1 (ko) * 2005-07-12 2006-09-15 삼성전자주식회사 패턴 형성 방법, 이를 이용한 다중게이트 산화막 및 플래쉬메모리 셀의 제조 방법
FR2902234B1 (fr) * 2006-06-12 2008-10-10 Commissariat Energie Atomique PROCEDE DE REALISATION DE ZONES A BASE DE Si1-yGey DE DIFFERENTES TENEURS EN Ge SUR UN MEME SUBSTRAT PAR CONDENSATION DE GERMANIUM
US7557008B2 (en) * 2007-01-23 2009-07-07 Freescale Semiconductor, Inc. Method of making a non-volatile memory device
US8784846B2 (en) * 2007-07-30 2014-07-22 Loma Linda University Medical Center Systems and methods for particle radiation enhanced delivery of therapy
JP5759091B2 (ja) * 2009-01-30 2015-08-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及び半導体記憶装置の製造方法
US20110241116A1 (en) 2010-04-06 2011-10-06 International Business Machines Corporation FET with FUSI Gate and Reduced Source/Drain Contact Resistance
US9330910B2 (en) 2010-11-01 2016-05-03 The Board Of Trustees Of The University Of Illinois Method of forming an array of nanostructures
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
FR2980637B1 (fr) * 2011-09-28 2014-05-16 Commissariat Energie Atomique Procede de fabrication d'un dispositif semi-conducteur avec une etape de retrait selective d'une couche de silicium germanium
CN103474389B (zh) * 2012-06-06 2016-03-02 中芯国际集成电路制造(上海)有限公司 金属互连结构的制作方法
KR20140127576A (ko) 2013-04-25 2014-11-04 에스케이하이닉스 주식회사 저항성 메모리 소자 및 제조 방법
US9177956B2 (en) 2013-07-31 2015-11-03 Globalfoundries Inc. Field effect transistor (FET) with self-aligned contacts, integrated circuit (IC) chip and method of manufacture
US11069610B2 (en) 2019-10-15 2021-07-20 Micron Technology, Inc. Methods for forming microelectronic devices with self-aligned interconnects, and related devices and systems
KR102256029B1 (ko) * 2019-11-27 2021-05-25 아주대학교산학협력단 나노 구조체의 제조 방법
KR102545297B1 (ko) * 2021-06-22 2023-06-20 인하대학교 산학협력단 전계 효과 트랜지스터의 채널 개선 구조

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154781B1 (ko) 1995-10-31 1998-12-01 김광호 습식 식각을 이용한 박막 트랜지스터의 제조 방법
JPH09223735A (ja) * 1996-02-15 1997-08-26 Sony Corp 半導体装置のコンタクト開孔方法
JPH10233451A (ja) * 1997-02-21 1998-09-02 Fujitsu Ltd 半導体装置の製造方法
US6010935A (en) 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
KR100336371B1 (ko) 1998-12-30 2002-09-26 주식회사 하이닉스반도체 반도체소자의이중다마신형성방법
US6210988B1 (en) 1999-01-15 2001-04-03 The Regents Of The University Of California Polycrystalline silicon germanium films for forming micro-electromechanical systems
KR100745906B1 (ko) 2001-05-24 2007-08-02 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
US7355253B2 (en) * 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US20050085072A1 (en) * 2003-10-20 2005-04-21 Kim Hyun T. Formation of self-aligned contact plugs

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159226B (zh) * 2006-10-02 2012-05-09 三星电子株式会社 使用自对准双构图方法形成焊盘图形的方法以及使用自对准双构图方法形成接触孔的方法
CN103165538A (zh) * 2011-12-09 2013-06-19 海力士半导体有限公司 通过镶嵌工艺制造半导体器件的方法
CN103165538B (zh) * 2011-12-09 2017-03-01 海力士半导体有限公司 通过镶嵌工艺制造半导体器件的方法
CN110797257A (zh) * 2019-11-15 2020-02-14 上海集成电路研发中心有限公司 一种图形传递方法

Also Published As

Publication number Publication date
US7566659B2 (en) 2009-07-28
US7763544B2 (en) 2010-07-27
CN100541718C (zh) 2009-09-16
US20050282363A1 (en) 2005-12-22
KR20050121429A (ko) 2005-12-27
JP2006013506A (ja) 2006-01-12
US20090263970A1 (en) 2009-10-22
KR100585148B1 (ko) 2006-05-30

Similar Documents

Publication Publication Date Title
CN1750234A (zh) 形成半导体器件精细图形的方法及用其形成接触的方法
US6548385B1 (en) Method for reducing pitch between conductive features, and structure formed using the method
CN103443906B (zh) 触点清洁的方法
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
CN100414684C (zh) 除去了连接孔内的损伤层、自然氧化膜的半导体装置的制造方法
CN101064244A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN101030530A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
TW201905987A (zh) 半導體裝置與其形成方法
KR20190064375A (ko) 도전성 피처 형성 및 구조물
CN1893016A (zh) 使用固相外延法形成半导体器件接触的方法
TW201727761A (zh) 製造鰭式場效應電晶體的方法
US20050112869A1 (en) Method for fabricating semiconductor device
CN108807377B (zh) 半导体器件及其形成方法
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
CN1661799A (zh) 半导体器件
JP5130652B2 (ja) 金属膜のエッチング方法及び半導体装置の製造方法
KR20060133606A (ko) 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법
TWI278035B (en) Method for fabricating semiconductor device
CN106033719A (zh) 半导体结构的形成方法
KR20070018223A (ko) 반도체 소자의 제조방법
JP2005136097A (ja) 半導体装置の製造方法
CN1781865A (zh) 增强氟硅玻璃层稳定性的方法
US20050136590A1 (en) Method for forming capacitor of semiconductor device
TW201320241A (zh) 處理基板的系統與方法
KR100777925B1 (ko) 금속 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant