CN1762097A

CN1762097A - 匹配电路

Info

Publication number: CN1762097A
Application number: CNA2004800069270A
Authority: CN
Inventors: 福田敦史; 冈崎浩司; 山尾泰; 广田哲夫
Original assignee: NTT Docomo Inc
Current assignee: NTT Docomo Inc
Priority date: 2003-03-14
Filing date: 2004-03-15
Publication date: 2006-04-19
Anticipated expiration: 2024-03-15
Also published as: US20070018758A1; WO2004082138A1; EP1605589A1; EP1605589A4; CN1762097B; US8098114B2; JP4464919B2; JPWO2004082138A1

Abstract

一种匹配电路，其中，主匹配部件(51)和具有连接到主匹配部件(51)的一端的串联匹配部件(52₂)被插入信号路径中，并且其中，开关(54₂)和并联匹配部件(53₂)—其一端连接到串联匹配部件(52₂)的另一端—的组合被插入该信号路径中，由此，所述开关的通/断操作执行对于两个频率的任何一个的输入/输出阻抗匹配。

Description

匹配电路

技术领域

本发明涉及一种匹配电路，具体涉及一种可用于建立在多个频带中具有不同阻抗的电路之间的匹配的多带匹配电路，并且还涉及一种最好可用于构造小多带高效率功率放大器的匹配电路，所述功率放大器有效地放大在诸如移动通信和卫星通信终端之类的通信设备中使用的多个频带的信号。

背景技术

对于由无线电通信提供的多样化的业务，无线电设备被要求工作在多个频带中，并因此被期望可用于其中心频率分别不同的一些信号。在无线电设备中包括的不可缺少的装置之一是功率放大器。为了实现有效的放大，必须在放大元件和其外围电路之间建立阻抗匹配，并且使用匹配电路。作为传统的多带功率放大器，例如，在“多带移动台”中使用的一种放大器被公开在“移动台”(Koji Chiba等，NTT DoCoMo技术期刊，第10卷，第1期)中。

参照图1，将说明在上述文件中描述的800MHz/1.5GHz频带功率放大器的结构。在图1中的功率放大器包括输入开关11、800MHz频带放大器21、1.5GHz频带放大器22和输出开关12。被转换为射频的发送信号被输入开关11选择性地提供到为每个频带设计的放大器21或22，并且被放大，以及然后通过输出开关12被提供到天线。

也将参照图2来说明每个放大器21、22的结构。每个放大器21、22都由输入端匹配电路25、放大元件26和输出端匹配电路27构成。两个匹配电路25、27被设计来对于输入信号的频带分别建立在信号源23和放大元件之间以及在放大元件26和负荷28之间的阻抗匹配。放大元件26的输入/输出阻抗一般对于每个频率不同，当不同频带的信号被放大时，输入端和输出端需要设计用于它们相应频带的匹配电路。在传统的示例中，放大两个频带的信号需要两(线)路放大器，每路放大器由如图2所示的输入端匹配电路25、放大元件26和输出端匹配电路27组成。因此，安装面积变为大约两倍。而且，当具有更多频带的信号被放大时，安装面积变为和放大器的路数一样多的倍数的面积。当放大元件26的数量增加时，整个放大器的功耗可能会增加，并且电路的稳定性可能会丢失。而且，这是有问题的，因为匹配电路占了放大器的安装面积的大部分。而且，当增加放大器的路数时，需要一个SPnT(单刀n掷)开关来作为输入/输出开关，但是SPnT开关具有很复杂的结构，并且难于制造。使用SPnT开关也涉及一个问题：开关插入损耗与放大器的路数成比例地增加。

移动台具体上最好消耗尽可能少的功率，因此，所述功率放大器，即对于移动台的功耗量具有大的影响的电路元件被设计来高效工作。图3示出了高效功率放大器的结构，它使用输入端匹配电路25、放大元件26、输出端匹配电路27和谐波控制电路24。在此，谐波控制电路24在负荷条件——例如在此条件下所有的偶数阶谐波被短路并且所有的奇数阶谐波开路——下控制谐波。当设置了这个结束条件时，有可能理论上获得最大的效率100％。在此，虽然难于在实际电路中实现对于所有谐波的理想终止条件(terminationcondition)，但是也知道，谐波的阶越低，谐波的贡献越大，并且通过以最佳负荷终止到第二阶谐波，有可能理论上实现86％的效率。但是，谐波控制电路24不限于这种设计方法。

因为放大元件26的输出阻抗一般具有频率特性，因此实现高效功率放大需要使用在所使用的每个频带中最佳的输入/输出匹配电路25、27和谐波控制电路24。因此，为了放大两个频带的信号，传统的两频带高效功率放大器被提供两路输入端匹配电路25、放大元件26、谐波控制电路24、输出端匹配电路27，它们在每个频带中最佳，并且通过使用SPDT开关、即图1所示的单刀双掷(single pole double throw)开关11、12而选择线来使用传统的两频带高效功率放大器。

但是，多带高效功率放大器的传统示例具有下列问题：由于上述原因，整个电路面积随着工作频带的数量增加而增加。例如，放大n个频带的信号需要n路匹配电路、n路谐波控制电路和n路放大元件，并且电路面积变为大约n倍。这尤其是有问题的，因为匹配电路和谐波控制电路是占了放大器的电路面积大部分的电路。另外，采用多路放大器需要SPnT开关来作为输入/输出开关，并且这个SPnT开关具有复杂的结构，难于制造高性能的开关，并且路数的增加可能增加开关插入损耗(switch insertion loss)。特别是当在输出端匹配电路中配备了SPnT开关时，插入损耗可能引起效率的降低，并且引起困难，特别是当用于蜂窝电话时。

在此，也可以使用利用宽带设计的方法来实现多带匹配电路。但是，当电路的可用频带变得更宽时，构成匹配电路的元件的数量增加，这与窄带设计相比较降低了增益和效率。因此，特别考虑到对于功率放大器的应用，宽带设计的使用导致装置的尺寸增加和性能的恶化。

本发明的目的是提供一种小的多带匹配电路，它能够使用较少的元件而在多个频带中建立阻抗匹配，本发明还提供一种匹配电路，它适合于构造小的多带高效功率放大器，多带高效功率放大器有效地放大在移动通信和诸如卫星通信终端的通信设备中使用的多个频带的信号。

发明内容

按照本发明的匹配电路包括：被插入信号路径中的主匹配部件，具有在至少第一频带中建立的匹配；被插入所述信号路径中的串联匹配部件，其一端连接到主匹配部件，具有在第一频带中建立的与主匹配部件的匹配；以及在并联匹配部件和开关之间的串联，其中，所述串联的一端连接到所述信号路径的所述串联匹配部件的另一端，并且将所述开关设置到通/断(ON/OFF)实现了在第一频带和与第一频带不同的第二频带中的选择性匹配。

附图说明

图1图解了800MHz/1.5GHz频带功率放大器的传统示例；

图2图解了在图1中的每个放大器的结构；

图3图解了用于移动台的传统功率放大器的一个示例；

图4图解了按照本发明的匹配电路的一个实施例；

图5图解了具有中心频率f₁、f₂的两个频带；

图6图解了主匹配部件的第一实施例；

图7图解了主匹配部件的第二实施例；

图8图解了主匹配部件的第三实施例；

图9图解了本发明的匹配电路的第二实施例；

图10图解了匹配电路的第三实施例；

图11图解了具有中心频率f₁到f_N的N个频带；

图12图解了如何通过同时将开关的任意组合设置为通来提高其中建立了匹配的频带的数量；

图13图解了匹配电路的第四实施例；

图14图解了具有用于工作在多个频带中的可配置组的并联匹配部件；

图15图解了并联匹配部件的第二实施例；

图16图解了使用开关的并联匹配部件的第三实施例；

图17图解了按照本发明的匹配电路的第五实施例；

图18A图解了在图17中的并联匹配部件的操作；

图18B图解了在图17中的并联匹配部件的操作；

图19图解了本发明的匹配电路的第六实施例；

图20图解了本发明的匹配电路的第七实施例；

图21图解了本发明的匹配电路的第八实施例；

图22图解了本发明的匹配电路的第九实施例；

图23图解了本发明的匹配电路的的第十实施例；

图24图解了本发明的匹配电路的的第十一实施例；

图25图解了本发明的匹配电路的第十二实施例；

图26图解了本发明的匹配电路的第十三实施例；

图27图解了主匹配部件的第一实施例；

图28图解了主匹配部件的第二实施例；

图29图解了主匹配部件的第三实施例；

图30图解了主匹配部件的第四实施例；

图31图解了第一应用示例，其中本发明的匹配电路被应用于放大器；

图32图解了第二应用示例，其中，本发明的匹配电路被用作本发明的匹配电路的放大器的一部分；

图33图解了用于获得放大器的高效率的一个实施例；

图34A图解了全波频率2f₁的端子电路；

图34B图解了串联匹配部件和并联匹配部件的结构；

图35图解了一个示例，其中，将终端开断线用作并联匹配部件；

图36图解了图33的一个修改实施例；

图37图解了将图33中的实施例扩展的一个实施例；

图38图解了图33的第二修改实施例；

图39图解了图33的第三修改实施例；

图40图解了图33的第四修改实施例；

图41图解了图33的第五修改实施例；以及

图42图解了实施例的使用模式。

具体实施方式

现在参照附图，下面说明具体实施方式。

图4图解了按照本发明的匹配电路的一个实施例。这个匹配电路50是将连接到端口P₂的负载电路28的阻抗与连接到端口P₁的信号源23的阻抗Z_S匹配，并且作为例如用于具有图5中所示的中心频率f₁和f₂的两个频带b₁和b₂的信号的匹配电路而工作的电路。假定信号源23的阻抗是Z_S而与频率无关。因为负载电路28的阻抗依赖于频率，因此它被表达为Z_L(f)。这个匹配电路50由串联插入在端口P₁和P₂之间的信号路径中的串联匹配部件52₂和主匹配部件51，以及串联的并联匹配部件53₂和开关54₂组成，所述并联匹配部件53₂和开关54₂被插入在端口P₁端上的串联匹配部件52₂的一端和地之间。在这个示例中，并联匹配部件53₂经由开关54₂连接到所述信号路径。当开关54₂为通时，串联匹配部件52₂被串联插入负载电路28，而并联匹配部件53₂被并联插入负载电路28中。

首先，将说明频率f₁的信号的匹配。当开关54₂被设置为断开时，从连接到端口P₁的信号源23输入的信号仅仅经过串联匹配部件52₂和主匹配部件51而被发送到端口P₂。在此，在图4中的主匹配部件51是在频率f₁下将端口P₂的阻抗Z_L(f₁)与从端口P₁向信号源23看的输入阻抗Z_S匹配的电路。串联匹配部件52₂由传输线等构成，其特征阻抗在频率f₁等于Z_S，以便不影响在图4中的连接点A和B之间的频率f₁的信号的信号传输。结果，主匹配部件51在频率f₁在端口P₁和端口P₂之间建立阻抗匹配。

接着，将说明频率f₂的信号的匹配。如上所述，主匹配部件51被设计为作为在频率f₁下的匹配电路工作。相反，主匹配部件51在频率f₂下仅仅作为阻抗转换器工作。因此，对于频率f₂的信号，端口P₂的阻抗Z_L(f₂)被主匹配部件51转换为任何的阻抗Z_L’(f₂)。在此，当开关54₂被设置为通时，有可能通过下述方式来建立在负载阻抗Z_L’(f₂)和端口P₁的阻抗Z_S之间的匹配：通过适当地预设在频率f₂时串联匹配部件52₂和与串联匹配部件52₂并联的并联匹配部件53₂的阻抗。即，有可能针对频率f₂设计匹配电路50而不管主匹配部件51可能具有的结构。因此，通过使用开关54₂向主匹配部件51增加并联匹配部件53₂，有可能将整个匹配电路50改变为用于频率f₂的输入信号的匹配电路。因此，有可能适配匹配电路50，以便通过改变一个开关54₂的状态(通/断)而选择性地响应于分别具有不同频带的每个信号。在图4中，并联匹配部件53₂的另一端接地，但是并联匹配部件53₂也可以由终端开断线(open-endline)构成。

在图4的实施例中，可以如下所述以各种配置来构造主匹配部件51，这也适用于其他实施例。将参照图6来说明主匹配部件51的结构的第一示例。在此所示的主匹配部件51由电感性集总元件51B和电容性集总元件51A构成。以这种方式组合多个集总元件使得有可能构造任意频率f的匹配电路。

将参照图7来说明主匹配部件51的结构的第二示例。所图示的主匹配部件51由串联匹配部件52₁和并联匹配部件53₁构成，所述并联匹配部件53₁的一端连接到串联匹配部件52₁的输入端。串联匹配部件52₁可以是延迟电路，它例如由集总元件构成，或由其特征阻抗等于Z_S的传输线构成。可以由这样的集总元件或传输线构成任意频率的匹配电路。并联匹配部件53₁可以由例如终端开断线构成，或者可以由终端短路线(end short-circuited line)构成。

将参照图8来描述主匹配部件51的结构的第三示例。所图示的主匹配部件51由串联匹配部件51₁和并联匹配部件53₁构成，并联匹配部件53₁的一端通过开关54₁连接到串联匹配部件52₁的输入端，其另一端接地。当开关54₁为通时，可以通过串联匹配部件51₁和并联匹配部件53₁来将端口P₂的任意阻抗与端口P₃的阻抗匹配，因此，有可能设计用于任意频率的信号的匹配电路。而且，当开关54₁为断开时，所述信号仅仅经过在主匹配部件51中的串联匹配部件51₁，而并联匹配部件53₁对阻抗转换没有影响。因此，主匹配部件51将端口P₂的阻抗仅仅改变由串联匹配部件51₁进行阻抗转换的数量。

图9示出了匹配电路50的第二实施例。这个实施例假定这样的情况。其中，信号源23的阻抗具有诸如FET(场效应晶体管)具有的频率特征之类的频率特征，而负载电路28的阻抗Z_L在各种频率下是恒定的。这个实施例具有图4所示的匹配电路50的实施例的结构，并且在端口P₁和端口P₂之间的主匹配部件51和串行匹配部件52₂的位置交换位置，以便主匹配部件51靠近具有频率特性的信号源23，以及并联匹配部件53₂通过开关54₂连接到端口P₂。工作原理与图4中的相同，将省略其说明。

图10示出了本发明的匹配电路50的第三实施例。图10中的实施例包括(N-1)级的级联(N在本实施例中是3或大于3的整数)，每级具有类似于串联匹配部件52₂、并联匹配部件53₂和开关54₂的组合的组合，以便作为用于图11所示的N个频带b₁至b_N的信号的匹配电路。图10的实施例对应于在图4中的实施例的扩展，通过将第n个(n：2至N的整数)开关54_n设置为通，有可能将整个匹配电路50改变为用于中心频率f_n的输入信号的匹配电路，它具有对应的并联的第n个并联匹配部件53_n、串联匹配部件52₂至52_N和主匹配部件51。

而且，通过将(N-1)个开关54₂至54_N的任意组合同时设置为通以选择连接到信号线路(主匹配部件和串联匹配部件)的并联匹配部件，有可能增加可以匹配的频带的数量。参见图12，通过假定开关数量是2、即N＝3来对此更具体地说明。当开关54₂和54₃都断开时，匹配电路50通过主匹配部件51来作为频率f₁的匹配电路。接着，当54₂闭合而开关54₃断开时，匹配电路50作为频率f₂的匹配电路。而且，当开关54₃闭合而开关54₂断开时，匹配电路50作为频率f₃的匹配电路。而且，当开关54₂闭合而开关54₃也闭合时，匹配电路50作为频率f₄的匹配电路，这对应于选择并联匹配部件53₂和53₃的情况。当增加级联的级的数量时，有可能增加可以匹配到理论上同时闭合的开关的组合的最大数量的频带的数量。在图10的实施例中，并联匹配部件53₂至53_N的每个的一端接地，但是当使用开路线来构造并联匹配部件时，它们不必总是接地。

图12所示的匹配电路也可以使用通过同时闭合多个开关53₂、53₃而构造的宽带匹配电路而工作在多个频带中。

图13图解了本发明的匹配电路的第四实施例。在这个实施例中，提供了连接到端口P₁的1输入N输出开关(单刀N掷开关)SW1和其输出端连接到主匹配部件51的N输入1输出开关(单刀N掷开关)SW2，并且具有特征阻抗Z_S的直接连接线58₁和(N-1)个匹配部件59₂至59_N以可选择的方式连接到在开关SW1、SW2之间的N个输入/输出端。

图13中的实施例以及图10中的实施例作为用于图11所示的N个频带的信号的匹配电路50。主匹配部件51是用于频率f₁的输入信号的匹配电路。为了使得整个匹配电路50作为频率f₁的匹配电路，所述两个开关、即1输入N输出开关SW1和N输入1输出开关SW2被切换到第一输出和第一输入，并且端口P₁和P₂通过直接连接线58₁而连接。而且，为了使得整个匹配电路50作为用于频率f_n(1≤n≤N)的信号的匹配电路，所述1输入N输出开关SW1和N输入1输出开关SW2被切换到对应于匹配部件59_n的开关触点(switchcontact)并且被控制。使用与诸如图10所示的、包括开关52的匹配电路50的类似的结构来作为每个匹配部件59_n，有可能进一步增加可以匹配的频带的数量。

图14示出了通过下述方式使得整个并联匹配部件53可以被用于更多的频带的结构的示例：通过分别使用具有电抗的子匹配电路来构造在图4、9、10、12中所示的匹配电路50中的一个或任何数量的并联匹配部件(由并联部件53表示)。该并联匹配部件53由交错地串联的K个子匹配电路61₁至61_K和K个开关61₁至61_K构成。通过从62₁开始一个接一个地闭合开关并且将子匹配电路61₂至61_K一个接一个地串联，并联匹配部件53可以获得(K+1)个电抗值。当所有的开关62₁至62_K断开时，仅仅通过子匹配电路61₁来确定匹配频带。当开关62₁闭合时，通过经由这个开关串联的子匹配电路61₁和61₂来确定匹配频带。当开关62₁和62₂闭合时，通过经由所述两个开关而串联的子匹配电路61₁、61₂和61₃来确定匹配频带。以这种方式，当例如图14中的并联匹配部件53被应用到图4、9、10、12中的匹配电路50的并联匹配部件53₂时，有可能进一步将可以匹配的频带的数量增加大约K个。

图15示出了使用开关的并联匹配部件53的第二实施例。这个并联匹配部件53由串联的K个子匹配电路61₁至61_K和开关62₁至62_K组成，所述开关62₁至62_K连接在子匹配电路62₁至62_K和串联的最后端当中的相应连接点和地之间。例如，当闭合开关62₁时，因为开关62₁的一端接地，因此子匹配电路61₂至61_K不影响并联匹配部件53的电抗值，并且仅仅通过子匹配电路61₁来确定并联匹配部件53的电抗。同样，当第k个开关62_k闭合时，通过子匹配电路61₁至61_k来确定并联匹配部件53的电抗，并且从第(k+1)个子匹配电路61_k+1向前的子匹配电路不影响并联匹配部件53的电抗值。因此，通过闭合开关62_k，并联匹配部件53可以获得对应于大约(k+1)个子匹配电路的电抗值。通过将图15中的并联匹配部件53应用在图4、9、10、12中的匹配电路50的并联匹配部件53₂中，有可能进一步将可以匹配的频带的数量增加大约K个。

图16示出了使用开关的并联匹配部件53的第三实施例。这个并联匹配部件53由K个子匹配电路61₁至61_K和选择性地连接到它们的任何一个的SPnT开关62₁构成。相应的子匹配电路61₁至61_K具有不同的电抗，并且并联匹配部件53可以通过将开关62₁连接到每个子匹配电路来获得大约K个电抗值。通过将图16中的并联匹配部件应用到在图4、9、10、12中的匹配电路50的并联匹配部件53₂，有可能进一步将可以匹配的频带的数量增加大约K-1个。可以使用传输线、集总元件等来任意地构造所述子匹配电路。例如，使用作为集总元件的可变电抗或具有可变电容功能的元件可以实现更精细的电抗控制。

而且，也可以将上述的并联匹配部件53的结构的各个示例应用到后述的实施例中。

图4、9、10、12所示的匹配电路50的实施例示出了这样的情况：其中，并联匹配部件53₂至53_N通过开关54₂至54_N连接到串联匹配部件52₂至52_N的一端。在这些实施例中的匹配电路50中，开关54的特性要求在频率f₂的插入损耗小，尤其是在通状态中，并且在频率f₁的隔离在断开状态中高。但是，当工作频率变高时，开关的插入损耗和隔离通常恶化。因此，当在上述的匹配电路50中不可能保证在频率f₂的足够低的插入损耗和在频率f₁的足够的隔离时，匹配电路50的特性可能恶化。下面将说明解决这个问题的匹配电路的一个实施例。

图17示出了本发明的匹配电路的第五实施例。在此，示出了信号源23的阻抗具有频率特性的情况。这个实施例对应于图9的实施例，其中仅仅交换了串联的开关54₂和并联匹配部件53₂的位置，其余结构与图9中的相同。

主匹配部件51是用于频率f₁的输入信号的匹配电路，并且被设计使得在点B的信号源23的阻抗Z_S(f₁)与负荷阻抗Z_L匹配。串联匹配部件52₂由诸如传输线的电路元件构成，以便不影响在点A和B之间的在频率f₁的信号传输。例如，串联匹配部件52₂可以由其特征阻抗等于输出负荷阻抗Z_L的传输线组成，或者由其特征阻抗是特定的Z_T并且被在端口P₂的没有频率特性的阻抗转换器转换为输出负荷阻抗Z_L的传输线组成。

如上所述排列的串联匹配部件52₂和并联匹配部件53₂与主匹配部件51被设计使得，以便信号源阻抗Z_S(f₂)匹配在端口P₂的负荷阻抗Z_L。在这种情况下，开关54₂被设计处于通或断状态。更具体而言，例如，串联匹配部件52₂由其特征阻抗在频率f₁匹配负荷阻抗Z_L的传输线组成，而并联匹配部件53₂由具有λ₁/4的线长度的传输线组成，其中，λ₁是频率f₁的信号的波长。

主匹配部件51被设计以便在频率f₂当开关54₂被设置为断开时建立在信号源阻抗Z_S(f₂)和负荷阻抗Z_L之间的匹配。因此，当如图18A所示开关54₂断开时，沿着具有相对于频率f₁的信号的线长度λ₁/4的并联匹配部件53₂的电压分布在开路端变为最大，在连接点A为0，即在连接点A短路。为此，当开关54₂断开时，匹配电路50不向负荷电路28提供频率f₁的信号，仅仅对于频率f₂的信号在信号源23的阻抗和负荷电路28的阻抗之间建立匹配，并且可以向负荷电路28提供所述信号。

为了建立在频率f₁的匹配，开关54₂被设置为通。在这种情况下，如图18B所示，在接地侧具有线长度λ₁/4的并联匹配部件53₂被短路，因此，频率f₁的信号的电压分布在连接点A变为最大。即，在连接点A，并联匹配部件53₂理论上对于频率f₁的信号具有无限的阻抗。因此，有可能消除在频率f₁的并联匹配部件53₂的影响。在图4、9、10、12中的上述实施例中，开关54₂的特性要求在频率f₂的高隔离和在频率f₁的低插入损耗。但是，在图17中的实施例中，并联匹配部件53₂连接到连接点A，因此，如上所述，通过将开关54₂设置为通/断而从连接到点A看的并联匹配部件53₂可以对于频率f₁的信号变为短路(阻抗0)或开路(无限阻抗)。因此，即使开关54₂本身没有所需要的插入损耗或隔离特性，所述影响也小。

当在图9中所示的实施例中的开关54₂具有15dB的隔离时，在频率f₁产生最大3.8dB的损耗。在图17中的实施例中，所述损耗被大大改善至0.08dB。而且，当针对被设置为通的开关54₂的状态，对于频率f₂设计匹配电路并且使得并联匹配部件53₂等同于具有线长度λ₁/2的终端短路线时，连接点A在频率f₁变为短路。但是，按照图17中的实施例，当在频率f₁使用所述电路并且开关54₂被设置为通时，在频率f₁时连接点A的并联匹配部件53₂的输入阻抗也理论上变为无限，即开路，并且对于频率f₁的信号没有影响。在这种情况下，开关54₂所需要的特性等同于在图9中的。但是，开关54₂的安装位置可以与信号路径(主匹配部件和串联匹配部件)分离，因此它具有容易安装的优点。

在图17中的并联匹配部件53₂和开关54₂之间的位置关系可以同样应用到图4、10、12中的实施例中。

图19示出了本发明的匹配电路的第六实施例。这个实施例是图17中的实施例的修改实施例，并且在图17中的实施例中的开关54₂连接到另一并联匹配部件55₂而不是地。该结构的其余部分与图17中相同。按照图17中的实施例，开关54₂在隔离和插入损耗方面不必满足高电平要求，但是当例如确定了在一个频率f₁实现匹配的每个匹配部件的设计时，选择可以实现匹配的另一个频率f₂的自由度不很大。图19中的实施例改进了这个方面。

这个实施例以及图17中的实施例是用于将连接到端口P₁的信号源23的阻抗Z_S(f)与从端口P₂看的阻抗匹配。在图17中的实施例例如作为用于图5所示的两个频带b₁、b₂的信号的匹配电路。在图17中，主匹配部件51是用于频率f₁的输入信号的匹配电路，并且被设计使得信号源的阻抗Z_S(f₁)在连接点B与负荷阻抗Z_L匹配。串联匹配部件52₂由诸如传输线这样的电路元件组成，以便不影响在连接点B和A之间的频率f₁的信号传输。例如，串联匹配部件52₂可以由其特征阻抗等于负荷阻抗Z_L的传输线组成，或者也可以由下述的传输路径组成：所述传输路径的特征阻抗等于特定阻抗Z_T，并且Z_T也可以由在端口P₂的不具有频率特性的阻抗转换器转换为负荷阻抗Z_L。在图19中的实施例中，设计方法可以依赖于在频率f₂的开关54₂的插入损耗或隔离特性的哪一个成为较大的问题而变化。

首先，当插入损耗成为问题时，所述设计将如下进行。利用被设置为断的开关54₂，使用主匹配部件51、串联匹配部件52₂和并联匹配部件53₂来设计频率f₂的匹配电路。作为设计的解决方案的并联匹配部件53₂可以具有任意的电抗分量，因此，向信号路径增加并联匹配部件53₂在许多情况下引起对于频率f₁的信号的损耗。因此，对于频率f₁的信号，开关54₂被设置为通，并且向并联匹配部件53₂增加另一并联匹配部件55₂。所述并联匹配部件55₂被设计使得在图19中从连接点A向并联匹配部件53₂看的、在频率f₁的并联匹配部件53₂、55₂的阻抗当开关54₂为通时变为最大。这最小化了当开关54₂被设置为通时并联匹配部件53₂、55₂对于频率f₁的信号的影响。

当隔离成为问题时，所述设计将如下进行。开关54₂被设置为通，并且使用主匹配部件51、串联匹配部件52₂和并联匹配部件53₂、55₂来设计频率f₂的匹配电路。作为设计的解决方案的并联匹配部件53₂、55₂的串行电路可以具有任意的电抗分量，因此，向信号路径增加并联匹配部件53₂、55₂在许多情况下引起对于频率f₁的信号的损害。因此，当在频率f₁使用所述电路时，开关54₂被设置为断，并且并联匹配部件55₂与信号路径分离。在此，并联匹配部件53₂被设计使得在图19中从连接点A向并联匹配部件53₂看的、在频率f₁的阻抗变为最大。这最小化了并联匹配部件53₂、55₂对于频率f₁的信号的影响。

以这种方式，图19中的实施例使用两个并联匹配部件53₂、55₂来设计对于期望频率的匹配，因此，选择频率的自由度高，并且通过选择在两个并联匹配部件53₂、55₂之间的开关54₂的最佳位置，有可能通过开关54₂的插入损耗和隔离来改善匹配电路50的变差。特别是，由在开关中包括的电阻分量引起插入损耗，但是对于开关54₂的位置，有可能通过下述方式来降低由开关的插入而引起的电路中的损耗：通过将两个并联匹配部件53₂、55₂当作一条传输线，确定所述两条线的长度以便被插入到其中信号的电流分布在线路上的特定位置处变为最小的位置。

图20示出了本发明的匹配电路的第七实施例，它是图17和图19中的实施例的修改示例。这个实施例与图19中的实施例的不同之处在于：并联匹配部件53₂、55₂直接彼此连接，并且在其连接点和地之间插入开关54₂，该结构的其余部分与图19中相同。图20以及图17也示出了一个电路，它用于将从端口P₂向负荷看的阻抗与连接到端口P₁的信号源23匹配，并且所述电路像在图19中的情况中那样作为两个频带b₁、b₂的匹配电路。在图20中的主匹配部件51像在图19的情况中一样是用于频率f₁的输入信号的匹配电路，并且其设计标准相同，因此省略其说明。

为了建立在频率f₂的匹配，开关54₂首先被设置为断开，并且使用主匹配部件51、串联匹配部件52₂和并联匹配部件53₂、55₂来设计频率f₂的匹配电路。因为作为设计的解决方案的并联匹配部件53₂、55₂的串联电路可以具有任意的电抗分量，因此向所述信号路径增加这个串联电路在许多情况下影响频率f₁的信号。因此，在这个实施例中，开关54₂当用于频率f₁时被设置为通。并联匹配部件53₂被设计使得从在图20中的连接点A像并联匹配部件53₂看的、在频率f₁的阻抗在开关54₂被设置为通时变为最大。因此，当开关54₂为通时，有可能最小化并联匹配部件53₂、55₂对于在频率f₁的阻抗的影响。在此，并联匹配部件55₂可以被设计在任何电抗，因此，有可能设计用于频率f₂的匹配电路。

图21示出了本发明的匹配电路的第七实施例，它是图19的实施例的修改示例。图21示出了这样的情况，其中，图19中的实施例(其中，隔离特性成为问题)中所示的匹配电路50中的并联匹配部件53₂像在图9中的实施例的情况那样，由开关62₁和传输线61₁的串联电路构成。开关62₁的插入损耗和隔离具有频率特性，并且插入损耗和隔离一般都在频率增加时变差。当在频率f₁操作所述电路时，如果在并联匹配部件53₂中的开关62₁为断，并且如果不能在频率f₁充分地保证在并联匹配部件53₂中的开关62₁的隔离，则并联匹配部件53₂影响频率f₁的信号传输，并且产生损耗。

因此，在图21中所示的实施例中，当用于频率f₁时，跟随并联匹配部件53₂的开关54₂被设置为通。并联匹配部件55₂被设计使得从连接点A向并联匹配部件53₂看的、与并联匹配部件53₂一起的阻抗变为最大。因此，当使用在本实施例中的结构时，即使开关62₁的隔离在频率f₁不足，也有可能最小化并联匹配部件53₂对于频率f₁的信号的影响。在图21中的并联匹配部件53₂的结构的示例也适用于图17和图20所示的实施例，并且可以在相应的匹配电路中获得类似的效果。

图22示出了本发明的匹配电路的第八实施例。这个匹配电路包括主匹配部件51和与其级联的N-1个串联匹配部件52₂至52_N(2≤n≤N)，并且每个串联匹配部件52_n的输出端连接点A_n-1通过开关54_n1至54_nN-1而连接到由N个并联匹配部件53_n1至53_nN构成的串联电路。在图22中的电路作为用于N个频带的信号的匹配电路。在图22中，主匹配部件51是用于频率f₁的输入信号的匹配电路。所述串联的N-1个串联匹配部件52₂至52_N由诸如传输线的电路元件构成，以便不影响频率f₁至f_N的信号。例如，所述N-1个串联匹配部件52₂至52_N可以由其特征阻抗等于负荷阻抗Z_L的传输线组成，或由其特征阻抗等于阻抗Z_T并且在端口P₂由不具有频率特性的阻抗转换器转换为负荷阻抗Z_L的传输线组成。并联匹配部件53_n1至53_nN(n＝2，...，N)被设计使得通过控制开关54_n1至54_nN-1，从连接点A_n-1向并联匹配部件53_n1看的输入阻抗在频率f_m(m≠n)变为最大，以及并联匹配部件53_n1至53_nN与主匹配部件51和串联匹配部件52₂至52_N一起在开关54_n1至54_nN-1被设置为不同状态时在频率f_n(2≤n≤N)在连接点A_n-1形成匹配电路。

例如，对于频率f_n，开关54_n1至54_nn-1被设置为通并且开关54_n1至54_nN-1的至少开关54_nn被设置为断，以及并联匹配部件53_n1至53_nn被设计使得与频率f_n匹配。同时，对于频率f_m(1≤m≤N，m≠n)，开关54_n1至54_np-1(2≤p≤N-1，p≠n)被设置为通，并且开关54_n1至54_nN-1的至少开关54_np被设置为断，并联匹配部件53_n1至53_np在连接点A_n-1被加到信号路径，以便最大化在连接点A_n-1的关于频率f_m的由并联匹配部件53_n1至53_nN组成的输入阻抗。

通过以这种方式来构造每个串联匹配部件和并联匹配部件，有可能实现用于N个频带的匹配电路。在此，示出了使用主匹配部件51、(N-1)个串联匹配部件52₂至52_N、N(N-1)个并联匹配部件53₂₁至53_NN、N(N-1)个开关54₂₁至54_NN的例子，但是也有可能根据信号源阻抗Z_S(f)的特性而使用比这些部件和开关更少的开关和匹配部件来实现所述匹配电路。

例如，可以设计使得：除了连接到连接点A_n-1的并联匹配部件53_n1至53_nq之外，开关54_n1至54_nq-1(1＜q＜N)被设置为通，并且开关54_nq被设置为断开，开关54_k1至54_kr-1(k＞n，1≤r≤N)被设置为通，并且开关54_kr被设置为断开，以便可以使用连接到连接点A_k-1的并联匹配部件53_k1至53_kr、主匹配部件51和串联匹配部件52₂至52_k中的一些部件来在连接点A_k-1对于频率f_S建立匹配。

此时，通过开关控制在除了连接点A_n-1和A_k-1之外的每个点连接的并联匹配部件的级联的每个被设计使得：从与其连接的连接点向对应的并联匹配部件看的在频率f_S的每个并联匹配部件的输入阻抗变为最大。这可以最小化这些并联匹配部件对于频率f_S的信号传输的影响。而且，也可以使用连接到除了连接点A_n-1和A_k-1之外的点的并联匹配部件来作为通过开关控制的频率f_S的匹配电路的一部分。因此，通过使用连接到多个连接点A_x的并联匹配部件的组合来构造匹配电路，串联匹配部件的数量变得小于N-1，由此有可能伴随串联匹配部件的数量的减少而减少并联匹配部件和开关的数量。而且，有可能使用这样的条件：在该条件下，例如当频率f₁至f_N中的一些频率具有一个频率是另一个的奇数倍的关系时，最大化输入阻抗，因此，有可能减少开关的数量。而且，通过设计并联匹配部件以便在频率f₁至f_N中的多个频率谐振，也有可能同样使用这样的条件：在该条件下，可以最大化输入阻抗，由此减少开关和并联匹配部件的数量。

图23示出了本发明的匹配电路的第九实施例。这个实施例对应于图22中的实施例，并且从连接到连接点A_n-1的N个并联匹配部件和交错连接的N-1个开关的级联去除了开关，将N个并联匹配部件53_n1至53_nN级联，将在相应的并联匹配部件之间的连接点以及与连接点A_n-1相对连接的最后级的并联匹配部件53_nN的终点经由开关54_n1至54_nN接地。

图23中的电路作为例如用于N个频带的信号的匹配电路。在图23中，主匹配部件51是用于频率f₁的输入信号的匹配电路。以与对于图22中的实施例相同的方式来构造串联匹配部件52₂至52_N。对于频率f_n(n＝2，...，N)，例如，开关54_n1至54_nN被设置为断，并且相应的并联匹配部件53_n1至53_nN对于频率f₁至f_N被设计以便使用主匹配部件51、串联匹配部件52₂至52_n-1和并联匹配部件53_n1至53_nN来构成用于频率f_n的匹配电路。此时，对于并联匹配部件53_n1至53_nN，通过在频率f_m(1≤m≤N，m≠n)的这样的开关控制——诸如将开关54_np(1≤p≤N)设置为通，可以通过下述方式来最小化并联匹配部件53_n1至53_np对于频率f_m的信号传输的影响：通过设计并联匹配部件53_n1至53_np的级联，以便从在图23中的连接点A_n-1向并联匹配部件53_n1看的在频率f_m的阻抗变为最大。

另一方面，开关54_np(1≤p≤N)对于例如频率f_n被设置为通，并且对于频率f₁至f_N设计相应的匹配部件，以便使用主匹配部件51、串联匹配部件52₂至52_n、并联匹配部件53_n1至53_np来构成用于频率f_n的匹配电路。此时，对于并联匹配部件53_n1至53_nN，通过在频率f_m(1≤m≤N，m≠n)的这样的开关控制——例如将开关54_nq(1≤q≤N，p≠q)设置为通，可以通过下述方式来最小化并联匹配部件53_n1至53_nN对于频率f_m的信号传输的影响：通过设计并联匹配部件53_n1至53_nq的级联，以便从在图23中的连接点A_n-1向并联匹配部件53_n1看的在频率f_m的阻抗变为最大。

根据信号源阻抗Z_S(f)的特性，可以使用比这些开关和部件更少的开关或匹配部件来实现所述电路。例如，除了用于在频率f_n的匹配的、连接到连接点A_n-1的并联匹配部件53_n1至53_nr+1(r＜N)之外，可以一起使用连接到连接点A_k-1的并联匹配部件53_k1至53_ks+1。以这种方式使用连接到多个连接点A_x的并联匹配部件的组合来构造匹配电路可以使得串联匹配部件的数量变得小于N-1，并且也可以随着串联匹配部件的数量的减少而减少并联匹配部件和开关的数量。而且，有可能使用这样的条件：在该条件下，例如当频率f₁至f_N中的一些频率具有一个频率是另一个的奇数倍的关系时，最大化输入阻抗，因此，有可能减少开关的数量。而且，设计并联匹配部件以便在频率f₁至f_N中的多个频率处谐振，也使得有可能同样使用这样的条件：在该条件下，也可以最大化输入阻抗，由此减少开关和并联匹配部件的数量。此时，对于并联匹配部件53_n1至53_nN和53_k1至53_kN，通过在频率f_m(1≤m≤N，m≠n)的这样的开关控制——例如将开关54_nR(1≤R≤N)和54_nS(1≤S≤N)设置为通，可以通过下述方式来最小化并联匹配部件53_n1至53_nr和53_k1至53_kS对于频率f_m的信号传输的影响：通过设计并联匹配部件53_n1至53_nR和53_r1至53_rS的级联，以便从连接点A_n-1和A_r-1向并联匹配部件53_n1和53_r1看的在频率f_m的阻抗变为最大。

图24示出了本发明的匹配电路的第十实施例。图24中的实施例具有对应于图23中的实施例的结构，以开关54_np插入并联匹配部件53_np和53_np+1之间。这个实施例获得了类似于图19和图22所示的实施例的效果。而且，有可能按照开关54_np、54_n1至54_nN和所述开关的状态来选择连接到信号路径的并联匹配部件的更多的组合。结果，有可能不仅建立在多个频率的匹配，而且增加可以最小化并联匹配部件在除了匹配频率之外的频率的信号传输中的影响的信号的数量。

图25示出了本发明的匹配电路的第十一实施例。在这个实施例中，并联匹配部件53₂至53_N连接到被级联到主匹配部件51的(N-1)个串联匹配部件52₂至52_N的输出端连接点A₁至A_N-1，并且SpNT开关54_n连接到每个并联匹配部件53_n。N个并联匹配部件55_n1至55_nN连接到相应的开关54_n的N个输出端。在这些部件中，并联匹配部件55_nn直接将开关54_n的第n端接地，但是它也可以开路。

所述在图25中的电路也作为用于N个频带的信号的匹配电路50。在图25中的主匹配部件51是用于频率f₁的输入信号的匹配电路。以与在图22和23中的实施例相同的方式来设计串联匹配部件52₂至52_N，以便不影响频率f₁至f_N的信号。对于频率f₁至f_N设计使得主匹配部件51、串联匹配部件52₂至52_N和并联匹配部件53_nn形成用于频率f_n的匹配电路(n＝2，...，N)。并联匹配部件55_nn接地或开路。对于频率f_m(1≤m≤N，m≠n)，开关54_n连接到并联匹配部件55_nn。此时，并联匹配部件55_nn被设计使得从连接点A_n-1向并联匹配部件53_n看的在频率f_m的的阻抗变为最大。这最小化了并联匹配部件53_n对于频率f_m的信号传输的影响。

图26示出了本发明的匹配电路的第十二实施例，图26中的实施例具有将图23中的实施例与图25中的实施例组合的结构。同样，也可能任意地组合图22至图25。所述操作类似于在每个上述实施例中所述的操作。

按照本发明图22至26中的实施例，有可能增加可以匹配的可选择频带的数量，并且适当地选择并联匹配部件的开关的位置，由此减少开关的隔离和插入损耗的问题。这也适用于将图14、15、16中所示的每个并联匹配部件53应用于图10的实施例的情况。

可以任意地选择在图17以及图19至26中的实施例中的主匹配部件51的结构。图27中示出了主匹配部件51的第一实施例。在这个实施例中，主匹配部件51由下述元件构造：连接到端口P₁的串联匹配部件52₁、并联匹配部件53₁——其一端连接到串联匹配部件52₁的输出端、被插入在并联匹配部件53₁的另一端和地之间的开关54₁。

串联匹配部件52₁由诸如传输线的电路元件构成，以便不影响例如在图17中的点B-A之间的频率f_n(n≤N)的信号传输。例如，它可以由其特征阻抗等于输出负荷阻抗Z_L的传输线构成，或者可以由其特征阻抗是特定的Z_T并且在端口P₂由不具有频率特性的阻抗转换器转换为输出负荷阻抗Z_L的传输线组成。

串联匹配部件52₁和并联匹配部件53₁被设计使得匹配在图17中的端口P₂的阻抗Z_L。在这种情况下，使用处于通或断状态中的开关54₁来进行所述设计。更具体而言，假定开关54₁的状态是断开而设计频率f₁的匹配电路。当并联匹配部件53₁变为具有线长度λ_m/4(λ_m：频率f_m时的波长，2≤m≤N)的开路线时，频率f_m的信号在连接点C短路，并且不能用于频率f_m。但是，在这个实施例中，开关54₁当用于频率f_m时仅仅需要被设置为通，并且此时，在频率fm的并联匹配部件53₁的连接点C的输入阻抗理论上是无限的，即有可能消除在频率f_m的并联匹配部件53₁的影响。而且，开关54₁被设置为通，设计频率f₁的匹配电路，并且当并联匹配部件53₁变为等同于具有线长度λ_m/2的短路线时，所述电路在频率f_m在连接点C短路。但是，按照图27中的实施例，当开关54₁用于频率f_m时被设置为断的时候，在连接点C的并联匹配部件53₁的输入阻抗同样理论上是无限的，即开路，并且对于频率f_m的信号没有影响。

图28示出了在图17以及图19至26中的本发明的实施例中的主匹配部件51的第二实施例。在这个示例中，并联匹配部件53₁连接到串联匹配部件52₁的一端，并且并联匹配部件55₁通过开关54₁连接到并联匹配部件53₁。主匹配部件51的串联匹配部件52₁由诸如传输线的电路元件构成，以便不影响例如在图17中的点B-A之间的频率f_n(n≤N)的信号传输。在图28的实施例中，设计方法可以依赖于在频率f₂的开关54₁的插入损耗特性和隔离特性的哪个具有较大的问题而变化。

首先，当插入损耗是问题时，采用下面的设计。开关54₁被设置为断开，并且使用串联匹配部件52₁和并联匹配部件53₁来对于频率f₁设计匹配电路。作为设计的解决方案的并联匹配部件53₁可以具有任意的电抗分量，因此，在连接点C向信号路径增加并联匹配部件53₁在许多情况下引起对于频率f_m(2≤m≤N)的信号的损耗。因此，当用于频率f_m时，开关54₁被设置为通，并且向信号路径增加并联匹配部件55₁。在此，并联匹配部件55₁被设计以便当开关54₁为通时，从连接点C向并联匹配部件看的在频率f_m的阻抗变为最大。当开关54₁为通时，这最小化了并联匹配部件53₁、55₁对于频率f_m的信号的影响。

当隔离是问题时，采用下面的设计。开关54₁被设置为通，使用串联匹配部件52₁和并联匹配部件53₁、55₁来设计频率f₁的匹配电路。作为设计的解决方案的并联匹配部件53₁、55₁的串联电路可以具有任意的电抗分量，因此，向信号路径增加并联匹配部件53₁、55₁在许多情况下引起对于频率f_m的信号的损耗。因此，当用于频率f_m时，开关54₁被设置为断，并且将并联匹配部件53₁与信号路径分离。在此，设计并联匹配部件53₁使得从连接点C向并联匹配部件看的在频率f_m的阻抗变为最大。这可以最小化并联匹配部件53₁、55₁对于频率f_m的信号的影响。

图29示出了在按照本发明的图17、图19至26中的实施例中的主匹配部件51的第三实施例。这个示例具有这样的结构：其中，在图28中的实施例中的并联匹配部件53₁、55₁彼此直接连接，并且在其连接点和地之间插入了开关54₁。主匹配部件51的串联匹配部件52₁由诸如传输线的电路元件构成，以便不影响在例如图17中的点B-A之间的频率f_n(n≤N)的信号传输。开关54₁被设置为断，并且使用串联匹配部件52₁、并联匹配部件53₁、55₁来设计用于频率f₁的匹配电路。

作为设计的解决方案的并联匹配部件53₁、55₁的串联电路可以具有任意的电抗分量，因此向所述信号路径增加这个串联电路在许多情况下影响频率f_m的信号(2≤m≤N)。因此，在这个实施例中，当用于频率f_m时，开关54₁被设置为通。并联匹配部件53₁被设计使得当开关54₁为通时，从连接点C向并联匹配部件看的在频率f_m的阻抗变为最大。这可以最小化并联匹配部件53₁、55₁当开关54₁为通时对于频率f_m的信号的阻抗的影响。在此，并联匹配部件55₁可以被设计在任意电抗，因此，有可能设计用于频率f₁的匹配电路。

图30示出了按照本发明的在图17、图19至26中的主匹配部件51的第四实施例。这个实施例对应于图28中的实施例的结构，其中，SPNT开关被用作开关54₁，并且并联匹配部件55₁₁至55_1N连接到开关54₁的N个输出端。主匹配部件51的串联匹配部件52₁由诸如传输线的电路元件构成，以便不影响在例如图17中的点B-A之间的频率f_n(n≤N)的信号传输。所述电路被设计使得使用串联匹配部件52₁、并联匹配部件53₁、55₁来构造频率f₁的匹配电路。对于频率f_m(2≤m≤N)，开关54₁连接到并联匹配部件55_1m。此时，并联匹配部件55_1m被设计使得从连接点C向并联匹配部件53₁看的在频率f_m的阻抗变为最大。这可以最小化并联匹配部件53₁、55₁对于频率f_m的信号的影响。

上述的主匹配部件51的结构使得可以将开关安装位置与信号路径(主匹配部件或串联匹配部件)相分离，这提供了容易安装的优点。

图27至30中所示的主匹配部件51的结构也可以被应用到在图4、9、10、12、13中所示的匹配电路的实施例中的主匹配部件51。

在图17、图19至26中的实施例中，也可以相在图14中所示的并联匹配部件53的情况那样来构造任意的并联匹配部件。通过如此，并联匹配部件53被提供了可变的电抗功能，并且整个匹配电路可以执行更多的频率的匹配。即，通过从开关62₁开始一个接一个地将图14中的开关设置为通并且依序连接子匹配电路61₁至61_K，并联匹配部件53可以取大约K个电抗值。例如，通过将图14中的并联匹配部件53应用于图17、19中的匹配电路的一个并联匹配部件，有可能进一步将可以匹配的频率的数量增加大约K。

同样，也可以以与图15中所示的并联匹配部件53的相同的方式来构造在图17、19至26中的实施例中的任意并联匹配部件。例如，当开关64₁为通时，开关64₁的一端接地，因此子匹配电路63₂至63_K不影响并联匹配部件53的电抗值，并且仅仅通过子匹配电路63₁来确定并联匹配部件53的电抗。同样，当开关64_k被设置为通时，子匹配电路63_k+1至63_K不影响并联匹配部件53的电抗值，并且通过子匹配电路63₁至63_k来确定并联匹配部件53的电抗。因此，通过将开关64_k设置为通，并联匹配部件53可以获得大约K个电抗值。通过将图15中的并联匹配部件53应用到在图17、图19至26中的匹配电路50中的任意并联匹配部件53，有可能将可以匹配的频率的数量增加大约K。

也可以使用传输线、集总元件等来任意地构造子匹配电路。例如，使用具有可变电抗功能或可变电容功能的元件来作为集总元件，有可能进行更精确的电抗控制。

在上述的匹配电路中，如果主匹配部件、串联匹配部件、并联匹配部件和子匹配电路的结构至少满足上述的条件，则不特别限制它们的结构。可以使用例如集中电路或分布电路或组合这些电路来构造匹配电路。

以上已经说明了本发明的匹配电路的各种实施例。接着，将说明本匹配电路被应用到的放大器。

图31示出了被应用到放大器的本发明的匹配电路的第一应用示例。此图示出了这样的情况：其中，这个放大器使用图4所示的匹配电路来作为放大元件26的输入端匹配电路50，并且使用图9所示的匹配电路来作为放大元件26的输出端匹配电路50’。因此，这个放大器使用其中心频率是图5所示的f₁、f₂的两个频带来放大信号。当放大频率f1的信号时，两个匹配电路50、50’的开关54₂开路。这使得输入端和输出端可以在频率f₁匹配，并且执行令人满意的放大。而且，当频率f₂的输入信号被放大时，匹配电路50、50’的开关54₂闭合。这使得输入端匹配电路50和输出端匹配电路50’整体建立在频率f₂的匹配，由此执行令人满意的放大。在此，如果可以保证频率f₁和f₂的增益的放大元件被用作放大元件26，则放大元件26允许放大两个频带的信号。

同样，图10、图12、图13、图17、图19至26中所示的匹配电路50的任意一个可以被用作放大元件26的输入端和输出端匹配电路50、50’。

参见图32，将说明使用本发明的匹配电路来作为放大器的一部分的第二应用示例。可以使用由电阻器、电感、电容或具有等同于其的特性的分布元件构造的集总元件来构造在图32中的每个匹配部件。图32中的应用示例是在900MHz/2GHz频带中使用的放大器的一个设计示例。在此，主匹配部件51是2GHz的匹配电路，并且并联匹配部件53₂是将整个输入端匹配电路50和整个输出端匹配电路50’每个改变为900MHz匹配电路的部件。两个开关54₂对于2GHz输入信号保持开路。在输入端匹配电路50中，输入信号通过串联匹配部件52₂和2GHz的主匹配部件51被发送，并且被输入到作为放大元件26的场效应晶体管(FET)的输入端。在输出端匹配电路50’中，通过2GHz主匹配部件51和串联匹配部件52₂来发送信号，并且将其输出到端口P₂。

为了处理900MHz的输入信号，输入端和输出端匹配电路50、50’的开关54₂闭合，并且在输入端匹配电路50中，将构成并联匹配部件53₂的一个并联电容器插入以构成作为整体的900MHz的匹配电路。同时在输出端匹配电路50’中，将构成并联匹配部件53₂的一个并联电容器插入以构成作为整体的900MHz的匹配电路。串联匹配部件52₂可以由具有等同于放大器输入/输出阻抗的特征阻抗的传输线或通过与其等同的集总元件等来构成。以这种方式，在本应用示例中，有可能构成一个放大器，它可以通过在输入端和输出端匹配电路50、50’的开关54₂的通/断之间转换而选择性地对于两个频带的信号匹配。

参见图33，将说明用于获得放大器的高效的实施例。在图33中，不单独地为每个信号频带提供放大元件26。有可能通过下述方式来构造多带高效功率放大器：通过仅仅使用一个宽带放大元件26以减少放大元件的数量，并且对于每个信号频带优化作为这个宽带放大元件26的外围电路的输出端匹配电路50’。当本发明的匹配电路被用作放大器的输出端匹配电路50’时，从高效操作功率放大器的角度来看，除了匹配部件之外，还一起使用用于控制谐波的谐波控制部件。

图33中的输出端匹配电路50’操作作为用于例如图5所示的频率f₁和f₂的两个频带的信号的多带高效放大器的放大元件26。在此，有可能使用上述的各种匹配电路来作为输入端匹配电路50，使用可以在所估计的输入信号的整个频带上建立匹配的设计的一个匹配电路，或者使用通过对于每个信号频带转换而被使用的多个匹配电路。

在本应用实施例中的输出端匹配电路50’由第一谐波控制部件51A、第一匹配部件51B、第二谐波控制部件57A和第二匹配部件57B组成。第一谐波控制部件51A和第一匹配部件51B构成主匹配部件51，第二谐波控制部件57A和第二匹配部件57B构成附加部件57。从功能的角度来看，第一匹配部件51B和第二匹配部件57B的组合作为本发明的上述匹配电路，并且第一谐波控制部件51A和第二谐波控制部件57A的组合控制基本频率f₁、f₂的信号的谐波分量，并且作为整体的放大器改善了功率放大的效率。

输出端匹配电路50’的第一谐波控制部件51A是终止在图5中的信号频带b₁的频率f₁的谐波的电路，并且由串联匹配部件52₁₁和并联匹配部件53₁₁构成。更具体而言，它是如图34B所示的具有全波频率2f₁的终止电路(termination circuit)，串联匹配部件52₁₁由具有长度L₁的传输线构成，L1是基波的λ₁/4(λ₁是频率f₁的基波的波长)，并联匹配部件53₁₁由具有λ₂/4(λ₂是二阶谐波的波长，因此λ₂＝λ₁/2)的长度L₂的终端开断线构成。在传输线52₁₁上的二阶谐波的电压和电流如图34A所示分布，并且在端口P₁被短路。同样，通过并联具有λ_n/4长度的终端开断线(λ_n是n阶谐波的长度：n是偶数)，有可能满足相应的偶数阶谐波的终止条件。而且，对于奇数阶谐波，设计终端开断线的长度使得所述线在端口P₁开路。可以使用仅仅具有特定长度的终端短路线或使用集总元件来构造并联匹配部件53₁₁，并且根据并联匹配部件53₁₁的结构来调整延迟量。

将参照图35来对此说明。在图33中的输出端匹配电路50’的第一匹配部件51B是在信号带宽b₁中的频带中匹配放大元件26和输出负荷的电路，并且由串联匹配部件52₁₂和并联匹配部件53₁₂构成。例如，有可能使用由传输线构成的串联匹配部件52₁₂和由传输线构成的并联匹配部件53₁₂来建立对于任意阻抗的匹配。图35是一个示例，其中，使用终端开断线来作为并联匹配部件53₁₂。也可以使用终端短路线。另外，也可以对于并联匹配部件53₁₂使用利用集总元件的组合的电路。串联匹配部件52₁₂也可以被构造为使用传输线等的延迟电路，并且按照并联匹配部件53₁₂的结构来调整延迟量。

在图33中的输出端匹配电路50’的附加部件57的第二谐波控制部件57A和第二匹配部件57B是用于终止在图5中的信号频带b₂的频率f2的谐波、并且在频率f₂的信号频带b₂中将放大元件2和输出负荷匹配的电路。第二谐波控制部件57A对应于在主匹配部件51中的第一谐波控制部件51A，并且由串联匹配部件52₂₁、开关54₂₁和并联匹配部件53₂₁组成。第二匹配部件57B也对应于第一匹配部件51B，并且由串联匹配部件52₂₂、开关54₂₂和并联匹配部件53₂₂组成。相应的匹配部件52₁₂、52₂₂、53₁₂、53₂₂的结构与在上述第一谐波控制部件51A和第一匹配部件51B中的相应匹配部件的结构相同，并且使用频率f₂作为基波来设计。

在图33中，当附加部件57的开关54₂₁和54₂₂开路时，输入信号在通过主匹配部件51的第一谐波控制部件51A和第一匹配部件51B、第二谐波控制部件57A的串联匹配部件52₂₁以及第二匹配部件57B的串联匹配部件52₂₂后被输出。当开关隔离足够大时，并联匹配部件53₂₁和53₂₂与第一谐波控制部件51A和第一匹配部件51B充分地隔离，并且不影响信号频带b₁的信号传输。在这种情况下，输出端匹配电路50’执行在信号频带b₁的阻抗匹配和频率f₁的谐波控制。

当附加部件57的开关54₂₁和54₂₂闭合时，输入信号在通过第一谐波控制部件51A、第一匹配部件51B以及还通过第二谐波控制部件57A和第二匹配部件57B后被输出。在此，如果设计频率使得例如f₁＞f₂，则要在第一谐波控制部件51A中控制的谐波比频率f₂足够大，因此，可以容易地设计附加部件57的第二谐波控制部件57A和第二匹配部件57B而不受第一谐波控制部件51A很大地影响。因此，可以对于频率f₂设计匹配电路，而不受第一谐波控制部件51A和第一匹配部件51B的影响。在这种情况下的输出端匹配电路50’执行在信号频带b₂的阻抗匹配和频率f₂的谐波控制。

如上所述，通过将构成附加部件57的第二谐波控制部件57A和第二匹配部件57B中包括的开关54₁₂、54₂₂设置为通/断，有可能匹配在两个频带中的整个输出端匹配电路50’和构造最适合于提高在每个频带中的效率的谐波控制电路。而且，通过如此，多个谐波控制部件和每个匹配部件的一个组合需要的SPST开关、即单刀单掷开关的总数为象2一样小。然后，每个谐波控制部件和每个匹配部件仅仅需要以优化特性的顺序排列，并且它们不限于图33所示的顺序。作为对此的修改实施例，如图36所示，有可能采用这样的结构，其中，第一谐波控制部件51A和第一匹配部件51B的位置与第二谐波控制部件57A和第二匹配部件57B的位置交换。

参见图37，将说明作为图33的实施例的扩展形式的一个实施例。这对应于具有(N-1)个附加部件57₁至57_N-1的电路，所述附加部件57₁至57_N-1被进一步加到主匹配部件51，所述主匹配部件51由第一谐波控制部件51A和第一匹配部件51B组成。即，这个实施例对应于通过下述方式获得的匹配电路：通过将第二谐波控制部件57A和第二匹配部件57B组合为第一附加部件57₁，并且进一步将(N-2)(其中，N≥3)个附加部件与这个附加部件级联。这个(N-1)附加部件57_N-1由第N谐波控制部件57A_N和第N匹配部件57B_N组成，第(n-1)附加部件57_n-1是终止在图11中的信号频带b_n中的频率f_n的谐波、并且匹配在频率f_n的频带中的放大元件和输出负荷的电路。每个附加部件的结构类似于第一附加部件57₁的具有第二谐波控制部件57A₂和第二匹配部件57B₂的结构，并且在作为基波的频率f_n设计。这个扩展的实施例示出了这样的情况：其中，构成主匹配部件51的第一谐波控制部件51A和第一匹配部件51B也包括用于切换通/断的开关54₁₁、54₁₂，但是，这些开关不总是必要的。

以下，将说明图37中的实施例的使用模式。例如，假定当输入信号的中心频率是f_n时，第n谐波控制部件57A_n和第n匹配部件57B_n的开关54n₁和54n₂闭合，并且所有的其他开关开路。输入信号在通过第n谐波控制部件57A_n和第n匹配部件57B_n后被输出。每个串联匹配部件不影响f_n的信号传输，并且第一到第n匹配部件57B₁至57B_n的串联匹配部件52₁₁至52_n1和52₁₂至52_n2以及与第一到第n谐波控制部件57A₁至57A_n的串联匹配部件52₁₁至52_n1并联的第n匹配部件57B_n的并联匹配部件53₂₂可以形成对于任何阻抗的匹配。因此，有可能设计用于频率fn的匹配电路，而不受包括开路开关的每个谐波控制部件和每个匹配部件影响。也对于谐波控制，有可能对于频率f_n进行谐波控制，而不被包括开路开关的每个谐波控制部件和每个匹配部件影响。这种输出匹配电路执行频率f_n的阻抗匹配和频率f_n的谐波控制。

参见图38至41，将进一步说明用于改善放大器的效率的、在图33中的实施例的修改示例。在这些图中的实施例是在图33中的实施例的扩展。即，连接为附加部件的谐波控制部件和匹配部件的插入位置不需要限制为图33中所示的位置，而是以下述顺序排列：通过考虑与其他谐波控制部件和匹配部件的关系而使得具有更好的特性。图38示出了一个实施例，其中，以如下顺序排列：主匹配部件51、谐波控制部件57A₂至57A_n和匹配部件57B₂至57B_N。图39示出了一个实施例，其中，以如下顺序排列：谐波控制部件57A₂至57A_n、主匹配部件51和匹配部件57B₂至57B_N。图40示出了一个实施例，其中，以如下顺序排列：匹配部件57B₂至57B_N、主匹配部件51和谐波控制部件57A₂至57A_n。图41示出了一个实施例，其中以如下顺序排列：谐波控制部件57A₂至57A_n、匹配部件57B₂至57B_N、主匹配部件51。

如上所述，通过将在第n谐波控制部件57A_N和第n匹配部件57B_N中包括的开关54_n1、54_n2设置为通/断，有可能在N个频带中匹配整个输出端匹配电路50’，并且构造最适合于改善在每个频率的效率的谐波控制电路。通过如此，谐波控制部件和匹配部件的一个组合所需要的SPST开关的数量为象2一样小，因此，至多仅仅需要2(N-1)个开关。而且，相应的谐波控制部件和相应的匹配部件的排列仅仅需要按照优化特性的顺序，并且不限于上述的在图37中的顺序。

以下，将说明在图42中的一个实施例的使用模式。图42是一个示例，其中，图16所示的并联匹配部件53被应用到图38所示的谐波控制部件57A₂至57A_N的分组中，并且当例如输入信号的中心频率是f_n时，SPNT开关54A被改变并且连接到第n并联匹配部件。第n并联匹配部件被设计为频率f_n的谐波控制电路。与第一到第n串联匹配部件并联的第n并联匹配部件可以建立对于任何任何阻抗的匹配。因此，有可能设计用于f_n的匹配电路，而不受包括开路开关的相应并联匹配部件和相应匹配部件的影响。

可以使用电阻器、电感、电容或其他集总元件或具有等同于其的特性的分布元件来构造每个谐波控制部件和每个匹配部件。

上述的实施例的输出端匹配电路50’也可以被应用到输入端匹配电路。而且，上述的实施例的匹配电路通过调整并联匹配部件和串联匹配部件的延迟量而建立所有的阻抗匹配，但是所述延迟量依赖于电路设计而可以是0。当附加部件的串联匹配部件的延迟量是0时，对应的开关不是必须的。

图31、32中的实施例已经示出了一个示例，其中，图4所示的匹配电路50被用作匹配电路50、50’的示例，但是也可以使用图17、19、20、21中所示的匹配电路50。而且，所述实施例已经示出了这样的情况：其中，图4或图9所示的串联匹配部件52₂和通过开关54₂与其连接的并联匹配部件53₂被用作每个谐波控制部件57A和匹配部件57B——每个包括图36中的实施例中的开关——的示例，但是也可能应用在图17中的匹配电路50中的串联匹配部件52₂和并联匹配部件53₂以及与其连接的开关54₂的组合或在图19、20、21中的串联匹配部件52₂和并联匹配部件53₂、55₂以及与其连接的开关54₂的组合。

频带的具体示例包括第四代移动通信系统(5GHz频带等)、第三代移动通信系统(2GHz频带)和其他系统(800MHz频带、用于PDC的1.5GHz频带、用于GSM、PHS、无线局域网等的2.4GHz)，但是所述频带不限于这些系统。

本发明的效果

如上所述，本发明消除了对于输入信号的不同信号频带构造独立的匹配电路的必要，并且可以由此减少部件的数量以及安装面积。它也最小化了切换开关的数量，以由此减少最终产生的损耗，并且减小整个形状和结构的大小。

按照本发明的匹配电路，不必构造与输入信号的频带一样多的放大元件、谐波控制电路和匹配电路的组合，由此有可能减少部件的数量并且减少安装面积。而且，特别是当改变匹配电路时，有可能减少所使用的开关的数量，也使用简单结构的SPST开关，因此大大地减少由开关引起的插入损耗。因此，本发明适合于小的多带高效功率放大器的构造。

按照本发明的匹配电路，即使在其中用于多个移动通信业务的频带混合的小区环境中，改变这个开关引起电路的电抗改变，并且使得整个匹配电路适用于多带。而且，按照本发明的匹配电路，有可能提供一种多带匹配电路，它使得可以即使当使用具有不足的插入损耗和隔离特性的开关时也能建立阻抗匹配。

Claims

1.一种匹配电路，包括：

主匹配部件，被插入信号路径中，具有在至少第一频带中建立的匹配；

串联匹配部件，被插入所述信号路径中，其一端连接到所述主匹配部件，具有在所述第一频带中建立的对于所述主匹配部件的匹配；

在并联匹配部件和开关之间的串联，其中

所述串联的一端在所述串联匹配部件的另一端连接到所述信号路径，并且将所述开关设置为通/断实现了在所述第一频带和与所述第一频带不同的第二频带中的选择性匹配。

2.按照权利要求1的匹配电路，

其中，所述串联的一端是所述开关的一端并且连接到所述信号路径。

3.按照权利要求1的匹配电路，

其中，所述串联的一端是所述并联匹配部件的一端，并且连接到所述信号路径。

4.按照权利要求3的匹配电路，还包括第二并联匹配部件，其在所述串联的另一端连接到所述开关。

5.按照权利要求3的匹配电路，还包括第二并联匹配部件，其连接到在所述并联匹配部件和所述开关之间的连接点。

6.按照权利要求1、2或3的任何一个的匹配电路，

其中，所述主匹配部件包括被插入到所述信号路径的第二串联匹配部件和第二串联，在所述第二串联中，第二开关和第二并联匹配部件串联，以及

所述第二串联的一端连接到所述第二串联匹配部件的一端。

7.按照权利要求6的匹配电路，

其中，所述第二串联的所述一端是所述第二并联匹配部件的一端，被连接到所述第二串联匹配部件的一端，以及

所述开关在所述第二串联的另一端接地。

8.按照权利要求7的匹配电路，还包括第三并联匹配部件，其一端连接到在所述第二并联匹配部件和所述第二开关之间的连接点。

9.按照权利要求6的匹配电路，

其中，所述第二串联的所述一端是所述第二并联匹配部件的一端，被连接到所述第二串联匹配部件的一端，并且被提供连接到所述第二串联的另一端的第三并联匹配部件。

10.按照权利要求1、2或3的任何一个的匹配电路，

其中，所述并联匹配部件包括多个子匹配电路以及一个或多个第二开关，所述开关交错地与所述多个子匹配电路串联。

11.按照权利要求1、2或3的任何一个的匹配电路，

其中，所述并联匹配部件包括多个串联的子匹配电路和第二开关，所述第二开关被插入在所述多个子匹配电路和地之间的相应连接点之间。

12.按照权利要求1、2或3的任何一个的匹配电路，还包括一个或多个与所述串联匹配部件串联的第二串联匹配部件，

其中，第二并联匹配部件和第二开关的第二串联连接在所述第二串联匹配部件的一端。

13.按照权利要求1、2或3的任何一个的匹配电路，

其中，所述开关是具有单个极和N个端子的单刀N掷开关，所述单极连接到所述信号路径，

所述并联匹配部件和至少一个第二并联匹配部件分别连接到所述N个端子，以及

所述开关可以选择所述并联匹配部件和连接到所述N个端子的所述第二并联匹配部件的任何一个，并且将所选择的部件连接到所述信号路径。

14.按照权利要求1、2或3的任何一个的匹配电路，还包括：

第二串联匹配部件，被插入在所述信号路径中；

第二并联匹配部件，其连接在所述第二串联匹配部件的一端和地之间；

第一谐波控制部件，其使用所述多个部件来消除在所述信号路径中的第一频率的信号的谐波分量；

第三串联匹配部件，其被插入在所述信号路径中；

在所述第三串联匹配部件的一端和地之间连接的第三并联匹配部件和第二开关的串联；以及

第二谐波控制部件，其控制与所述第一频率不同的第二频率的信号的谐波分量。

15.按照权利要求14的匹配电路，

其中，所述主匹配部件包括：第四串联匹配部件，其被插入在所述信号路径中；第四并联匹配部件，其连接在所述第四串联匹配部件的一端和地之间。

16.按照权利要求15的匹配电路，还包括：

第三开关，与在所述第一谐波控制部件中的所述第二并联匹配部件串联；以及

第四开关，与在所述主匹配部件中的所述第四并联匹配部件串联。

17.按照权利要求14的匹配电路，

其中，所述主匹配部件构成第一匹配部件，

所述第一串联匹配部件和所述第一串联的组合构成第二匹配部件，

所述第二匹配部件和所述第二谐波控制部件的组合构成一个附加部件；以及

至少类似于所述附加部件的一个第二附加部件被插入所述信号路径中。

18.一种匹配电路，包括：

第一和第二单刀N掷开关，N是2或大于2的整数；

主匹配部件，连接到所述第二单刀N掷开关的单极端，具有在第一频带中建立的匹配；

在所述第一和第二单刀N掷开关的N个端子之间连接的传输线和(N-1)个匹配部件，

其中，所述第一和第二单刀N掷开关选择所述直接连接的传输线和(N-1)个匹配部件的任何一个，将所选择的那个连接到所述主匹配部件，并且可以由此实现在所述第一频带和与所述第一频带不同的至少(N-1)个频带的任何一个中的选择性匹配。

19.一种功率放大器，包括作为放大元件的输入端匹配电路和输出端匹配电路的至少一个的、按照权利要求1至18的任何一个的所述匹配电路。