CN1777960A - 利用自升压技术来避免编程干扰的与非闪存 - Google Patents

利用自升压技术来避免编程干扰的与非闪存 Download PDF

Info

Publication number
CN1777960A
CN1777960A CN200480011084.3A CN200480011084A CN1777960A CN 1777960 A CN1777960 A CN 1777960A CN 200480011084 A CN200480011084 A CN 200480011084A CN 1777960 A CN1777960 A CN 1777960A
Authority
CN
China
Prior art keywords
voltage
memory element
source terminal
word line
string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200480011084.3A
Other languages
English (en)
Other versions
CN100568392C (zh
Inventor
杰弗里·W·卢茨
陈健
李严
东谷正彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1777960A publication Critical patent/CN1777960A/zh
Application granted granted Critical
Publication of CN100568392C publication Critical patent/CN100568392C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459Circuits or methods to verify correct programming of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells

Abstract

以避免编程干扰的方式来编程非易失性半导体存储系统(或其它类型的存储系统)。在包括使用NAND结构的闪存系统的一个实施例中,通过在编程处理期间增加NAND串的源极端的沟道电位来避免编程干扰。一个示例性实施包括将电压(例如Vdd)施加于源极触点以及导通对应于被禁止的单元的NAND串的源极端选择晶体管。另一实施包括在施加编程电压之前将预充电电压施加于对应于被禁止的单元的NAND串的未被选择的字线。

Description

利用自升压技术来避免编程干扰的与非闪存
技术领域
本发明一般涉及用于对存储器件编程的技术。在一个实施例中,本发明涉及利用自升压(selfboosting)技术对非易失性存储器(例如闪存器件)的编程。
背景技术
半导体存储器件已经非常普遍地被用在各种电子设备中。例如,非易失性半导体存储器被用在蜂窝电话、数字相机、个人数字处理、移动计算设备、非移动计算设备和其它设备中。电可擦除可编程只读存储器(EEPROM)和闪存是最普遍的非易失性半导体存储器。
闪存系统的一个例子采用NAND(与非)结构,它包括串联布置在两个选择门(select gate)之间的多个晶体管。串联的晶体管和选择门被称为NAND串。图1是示出一个NAND串的俯视图。图2是其等效电路。在图1和2中描述的NAND串包括夹在第一选择门120和第二选择门122之间的串联的四个晶体管100、102、104和106。选择门120将NAND串连接至位线126。选择门122将NAND串连接至源线128。通过将适当的电压施加于选择门120的控制栅极(control gate)120CG来控制选择门120。通过将适当的电压施加于选择门122的控制栅极122CG来控制选择门122。晶体管100、102、104和106的每一个都具有控制栅极和浮置栅极(floating gate)。例如,晶体管100具有控制栅极100CG和浮置栅极100FG。晶体管102包括控制栅极102CG和浮置栅极102FG。晶体管104包括控制栅极104CG和浮置栅极104FG。晶体管106包括控制栅极106CG和浮置栅极106FG。控制栅极100CG连接至字线WL3,控制栅极102CG连接至字线WL2,控制栅极104CG连接至字线WL1,以及控制栅极106CG连接至字线WL0。
图3提供了上述NAND串的横截面图。如图3所示,NAND串的晶体管(也称为单元或存储单元)被形成在p阱区140中。每个晶体管包括叠层式栅极结构(stacked gate structure),该结构由控制栅极(100CG、102CG、104CG和106CG)和浮置栅极(100FG、102FG、104FG和106FG)组成。浮置栅极形成在氧化膜顶层上的p阱表面上。控制栅极在浮置栅极之上,并且氧化层将控制栅极和浮置栅极分开。注意图3描述晶体管120和122的控制栅极和浮置栅极。然而,对于晶体管120和122,控制栅极和浮置栅极连接在一起。存储单元(100、102、104、106)的控制栅极形成字线。N+扩散层130、132、134、136和138被相邻的单元共享,从而所述单元彼此串联连接以形成NAND串。这些N+扩散层形成每一单元的源极和漏极。例如,N+扩散层130用作晶体管122的漏极和晶体管106的源极,N+扩散层132用作晶体管106的漏极和晶体管104的源极,N+扩散区134用作晶体管104的漏极和晶体管102的源极,N+扩散区136用作晶体管102的漏极和晶体管100的源极,以及N+扩散层138用作晶体管100的漏极和晶体管120的源极。N+扩散层126连接至NAND串的位线,同时,N+扩散层128连接至多个NAND串的公共源线。
注意,虽然图1至3示出NAND串中的4个存储单元,但是提供使用4个晶体管仅仅作为示例。NAND串可以具有少于4个存储单元或多于4个存储单元。例如,一些NAND串将包括8个存储单元、16个存储单元、32个存储单元等。在此的讨论不限于在NAND串中的存储单元的任何特定数目。
使用NAND结构的闪存系统的典型结构包括几个NAND串。例如,图4示出具有多个NAND串的存储阵列的3个NAND串202、204和206。图4的每一NAND串包括两个选择晶体管和4个存储单元。例如,NAND串202包括选择晶体管220和230、和存储单元222、224、226和228。NAND串204包括选择晶体管240和250、和存储单元242、244、246和248。每个串通过其选择晶体管(例如,选择晶体管230和选择晶体管250)连接至源线。选择线SGS被用于控制源极端选择门。各种NAND串通过选择晶体管220、240等连接至相应位线,所述选择晶体管由选择线SGD控制。在其它实施例中,选择线不必是公共的。字线WL2连接至存储单元222和存储单元242的控制栅极。字线WL3连接至存储单元224和存储单元244的控制栅极。字线WL1连接至存储单元226和存储单元246的控制栅极。字线WL0连接至存储单元228和存储单元248的控制栅极。如所看到的,每一位线和相应NAND串包括存储单元阵列的多个列。字线(WL3、WL2、WL1和WL0)包括阵列的多个行。每一字线连接在该行中的每一存储单元的控制栅极。例如,字线WL2连接到存储单元224、244和250的控制栅极。
每一存储单元都可以存储数据(模拟的或数字的)。当存储一位数字数据时,存储单元的可能的门限电压范围被划分成两个范围,所述两个范围被分配逻辑数据“1”和“0”。在NAND型闪存的一个示例中,在该存储单元被擦除之后,电压门限为负,并且被定义为逻辑“1”。在编程操作之后的门限电压为正,并且被定义为逻辑“0”。当门限电压是负且尝试读时,存储单元将导通以表示逻辑“1”被存储。当门限电压是正而且尝试读操作时,存储单元将不导通,这表示逻辑“0”被存储。存储单元也可以存储多电平的信息,例如,数字数据的多个位。在存储数据的多电平的情况下,可能的门限电压的范围被划分成数据电平的个数。例如,如果存储信息的四个电平,则将存在被分配给数据值“11”、“10”、“01”和“00”的四个门限电压范围。在NAND型存储器的一个示例中,在擦除操作之后的门限电压为负,并且被定义为“11”。对状态“10”、“01”和“00”,使用正门限电压。
在下列美国专利或专利申请中提供了NAND型闪存的相关例子及其操作,即美国专利第5,570,3 15号、第5,774,397号、第6,046,935号、第6,456,528号以及美国专利申请第09/893,277号(公开号:US2003/0002348),它们以引用方式被包含在此。
当编程闪存单元时,将编程电压施加于控制栅极并且将位线接地。电子从P-阱注入浮置栅极。当电子累积在浮置栅极中时,浮置栅极变成被负向充电并且单元的门限电压上升。为了将编程电压施加于被编程的单元的控制栅极,该编程电压被施加到适当的字线上。如上所述,该字线也连接到在利用同一字线的每一其它NAND串中的一个单元。例如,当编程图4的单元224时,编程电压将也被施加于单元244的控制栅极,这是因为两个单元共享同一字线。当期望对字线上的一个单元编程而不对连接到同一字线的其它单元编程时,例如当期望对单元224编程,而不对单元244编程时,将出现问题。由于编程电压被施加于连接到一条字线的所有单元,字线上的未被选择的单元(将不被编程的单元),特别是与被选择进行编程的单元相邻的单元可能被非故意地编程。例如,单元244与单元224相邻。当对单元224编程时,存在单元244可能被非故意地编程的担心。对所选择字线上的未被选择的单元的非故意编程被称为“编程干扰(program disturb)”。
可以采用几种技术来防止编程干扰。在一种称为“自升压”的方法中,未被选择的位线被电隔离并且在编程期间,通过电压(pass voltage)(例如10伏)被施加于未被选择的字线。未被选择的字线连接到未被选择的位线,导致在未被选择的位线的沟道中存在电压(例如8伏),这趋向于减少编程干扰。自升压使得在沟道中存在电压升高,这趋向于降低跨在隧道氧化物上的电压并因而减少了编程干扰。
一般(但不总是)从源极端到漏极端,例如从存储单元228到存储单元220编程NAND串。当准备好编程处理以对NAND串的最后一个(或接近于最后一个)存储单元编程时,如果对在被禁止的串(例如串204)上的所有的或大部分先前已编程的单元进行编程,则在先前已编程的单元的浮置栅极中存在负电荷。由于在浮置栅极上的负电荷,所以提升的电位不会变得足够高并且在最后几个字线上仍可能存在编程干扰。例如,当编程单元222时,如果单元248、246和244被编程,则这些晶体管(244、246、248)的每一个都在其浮置栅极上具有负电荷,这限制了自升压处理的提升电平,并且可能在单元242上导致编程干扰。
通过两种其它方案来解决上述利用自升压的问题:局部自升压(“LSB”)和擦除区域自升压(“EASB”)。LSB和EASB两者都试图将先前编程的单元的沟道与被禁止的单元的沟道隔离。例如,如果图4的单元224正在被编程,则LSB和EASB通过将单元244的沟道和先前编程的单元(246和248)隔离来试图禁止在单元244中的编程。利用LSB技术,正在被编程的单元的位线处于接地并且具有正被禁止的单元的串的位线处于Vdd。在所选择的字线上驱动编程电压Vpgm(例如20伏)。与所选择字线相邻的字线处于零伏并且剩下的未被选择的字线处于Vpass。例如,看图4,位线202处于零伏,而位线204处于Vdd。漏极选择SCD处于Vdd,并且源极选择SGS处于零伏。所选择的(用于编程单元224的)字线WL2处于Vpgm。相邻的字线WL1和WL3处于零伏,并且其它字线(例如WL0)处于Vpass。
除了仅仅源极端相邻字线处于零伏之外,EASB类似于LSB。例如,WL1将处于零伏,同时WL3将处于Vpass。在一个实施例中,Vpass是7-10伏。如果Vpass太低,在沟道中的升压不足以防止编程干扰。如果Vpass太高,则未被选择的字线将被编程。
虽然LSB和EASB提供了对自升压的改进,但是它们也存在依赖于源极端相邻单元(单元246是单元244的源极端相邻单元)是被编程还是被擦除的问题。如果源极端相邻单元被编程,则在该源极端相邻单元的浮置栅极上存在负电荷。将零伏施加于控制栅极。因而,在负向充电的栅极下,存在高度反转的偏置结,这可以导致栅极感应的漏极泄漏(Gate Induced DrainLeakage,GIDL)。GIDL涉及泄漏到升压的沟道中的电子。对于在结中的较大偏置以及低的或负的栅极电压,GIDL发生,这正是在源极端相邻单元被编程并且漏极结被升压时的情形。GIDL将使得提升的电压过早地泄漏,结果导致编程错误。对于不连贯和高度掺杂的结(当度量单元大小时要求如此进行),GIDL更加严重。如果泄漏电流足够大,则在沟道区中的提升电位降低,并且可能存在编程干扰。被编程的字线越接近漏极,则在升压的结中出现越少的电荷。因而,在升压的结中的电压将迅速地降低,从而导致编程干扰。
如果源极端相邻存储单元被擦除,则在浮置栅极上存在正电荷并且该晶体管的门限电压将可能是负值。甚至在将零伏施加于该字线时,晶体管也可能不会截止。如果存储单元接通,则NAND串在EASB模式中不工作。即使该串工作在自升压模式中,自升压模式也具有上述的问题。如果其它源极端单元被编程,则这一情况更有可能,这限制了源极端升压。这个问题在更短的沟道长度时更严重。
因此,需要用于防止编程干扰的更好的机制。
发明内容
概略描述的本发明涉及用于以避免编程干扰的方式编程存储器件的技术。一个实施例包括通过下列方式来编程包括一组NAND闪存串的存储系统:即通过增加NAND串的源极端的沟道电位以便改进自升压性能和最小化编程干扰。如果源极端相邻单元被编程,则NAND串的源极端沟道的电压电位的增加减少了GIDL。如果源极端相邻单元被擦除,则增加NAND串的源极端沟道的电压电位有助于防止源极端相邻单元导通。
本发明的一个实施包括提升一组存储元件的源极端沟道区的电压电位,其中该组存储元件包括将要被禁止的存储元件。将编程电压施加于为编程所选择的存储元件以及将要被禁止的存储元件。通过电压被施加于除了上述被升压的元件之外的至少一个子集的存储元件。在一个实施例中,为编程选择的存储元件是NAND单元的第一串的部分闪存单元,而被禁止的存储元件是NAND单元的第二串的部分闪存单元;为编程选择的存储元件和被禁止的存储元件两者都连接到第一字线;其它的字线连接到NAND单元的第一串和NAND单元的第二串的其它闪存单元;其它字线包括源极端相邻字线和其它源极端字线;升压步骤包括:将预充电电压施加于源极端相邻字线和一个或多个其它源极端字线;和施加预充电电压的步骤在施加通过电压的步骤之前开始。在另一实施例中,升压步骤包括将第一预充电电压施加于对应于第二NAND串的源极线和将该源极线电连接到第二NAND串。
根据本发明的装置的一个实施例包括:第一组存储元件,包括将被编程的存储元件;和第二组存储元件,包括将被禁止的存储元件。在一个示例中,所述第一组存储元件是闪存单元的第一NAND串,而所述第二组存储元件是闪存单元的第二NAND串。除了从驱动在字线上的通过电压开始的自升压之外,第二组存储元件能够具有源极端沟道区,所述源极端沟道区具有被提升的电压电位。该装置包括多条字线。第一字线连接到将被编程的存储元件和将被禁止的存储元件以便在编程期间施加编程电压。其它字线除了上述的提升的电压电位之外,还接收通过电压以在编程操作期间提高源极端沟道区的电压电位。
从下面描述,本发明的这些和其它目的以及优点将更加清楚,其中已结合附图给出了本发明的优选实施例。
附图说明
图1是NAND串的俯视图。
图2是NAND串的等效电路图。
图3是NAND串的横截面图。
图4是描述三个NAND串的电路图。
图5是其中实施了本发明的各个方面的非易失性存储系统的一个实施例的方框图。
图6图解了存储阵列的构成的示例。
图7描述了列控制电路的一部分。
图8描述了编程电压信号的示例。
图9是描述编程过程的一个实施例的流程图。
图10描述了存储两个状态的存储单元的示例存储单元门限分布。
图11描述了存储四个状态的存储单元的示例存储单元门限分布。
图12描述了存储单元门限分布以及图解了用于编程多状态存储单元的技术的一个示例。
图13描述了NAND串的横截面。
图14-18是描述根据本发明的用于编程存储器件的多个实施例的时序图。
具体实施方式
图5是可被用于实施本发明的闪存系统的一个实施例的方框图。存储单元阵列302由列控制电路304、行控制电路306、C-源控制电路310和P-阱控制电路308控制。列控制电路304连接至存储单元阵列302的位线,用于读取存储在存储单元中的数据,用于在编程操作期间确定存储单元的状态,以及用于控制位线的电位电平以促进编程或禁止编程。行控制电路306连接至字线以选择字线之一,以便施加读取的电压,施加与由列控制电路304控制的位线电位电平组合的编程电压,以及施加擦除电压。C-源控制电路310控制连接至存储单元的公共源线(在图6中被标记为C-源)。P-阱控制电路308控制P阱电压。
存储在存储单元中的数据由列控制电路304读出,并且经由数据输入/输出缓冲器312而被输出到外部I/O线。将要被存储在存储单元中的编程数据经由外部I/O线被输入到数据输入/输出缓冲器312,并且被传送到列控制电路304。外部I/O线连接至控制器318。
用于控制闪存器件的命令数据被输入到控制器318。命令数据通知该闪存请求了什么操作。输入命令被传送到状态机316,其控制列控制电路304、行控制电路306、C-源控制电路310、P-阱控制电路308和数据输入/输出缓冲器312。状态机316也可以输出闪存的状态数据,诸如READ/BUSY或PASS/FAIL。
控制器318连接至或可连接至诸如个人计算机、数字相机、或个人数字助理等这样的主机系统。它与发出命令的主机联系,诸如存储数据到存储阵列302中或从存储阵列302读取数据,以及提供或接收这样的数据。控制器318将这样的命令变换成可以由命令电路314解释和运行的命令信号,所述命令电路314与状态机316通信。控制器318一般包含用于被写入存储阵列或从存储阵列读出的用户数据的缓冲存储器。
一个示例性存储系统包括一个集成电路,所述集成电路包括控制器318、以及一个或多个均包含存储阵列和相关控制、输入/输出和状态机电路的集成芯片。当然,趋势是将系统的存储阵列和控制电路集成到一个或多个集成电路芯片上。存储系统可以被嵌入作为主机系统的部分,或可以被包含在存储卡(或其它封装)中,其中所述存储卡被可拆卸地插入主机系统中。这样的卡可以包括整个存储系统(例如,包括控制器)或仅仅存储阵列和相关外围电路(所述控制器被内嵌在主机中)。因而,控制器可以被嵌入主机中或被包含在可拆卸存储系统中。
参考图6,描述了存储单元阵列302的一个示例结构。作为一个例子,描述了一种被划分成1024个块的NAND闪存EEPROM。存储在每一块中的数据被同时擦除。在一个实施例中,块是被同时擦除的单元的最小单位。在该示例中,在每一块中,存在被划分成偶数列和奇数列的8512个列。位线也被划分成偶数位线(BLe)和奇数位线(BLo)。图6示出串联连接以形成一个NAND串的四个存储单元。虽然示出在每一NAND串中包括4个单元,但是可以使用多于4个或少于4个单元。NAND串的一个端子经由第一选择晶体管SGD连接至相应的位线,而另一端子经由第二选择晶体管SGS连接至C-源。
在读取和编程操作期间,同时选择4256个存储单元。被选择的存储单元具有同一字线(例如WL2-i)和相同类型的位线(例如,偶数位线)。因此,可以同时读取或编程532个字节的数据。这些被同时读取或编程的532个字节的数据形成一个逻辑页。因此,一个块可以存储至少8个页。当每一存储单元存储两位的数据时(例如,多电平单元),一个块存储16个页。
通过将P-阱提高到擦除电压(例如20伏)并且将所选择块的字线接地,可以擦除存储单元。源和位线被浮置。可以对整个存储阵列、单个块或其它单位的单元执行擦除。电子被从浮置栅极传送到P-阱区,并且门限电压变成负值。
在读取和校验操作中,将选择门(SGD和SGS)以及未被选择的字线(例如,WL0、WL1和WL3)提高到读取通过电压(例如4.5伏)以使晶体管作为通过门(pass gate)操作。所选择字线(例如WL2)连接至一个电压,针对每一读取和校验操作指定其电平,以便确定是否所关注的存储单元的门限电压已达到此电平。例如,在读取操作中,所选择字线WL2接地,以便检测是否门限电压大于0V。在校验操作中,例如所选择字线WL2连接至2.4V,以便校验是否门限电压已达到2.4V或其它门限电平。源极和P-阱处于零伏。预充电所选择位线(BLe)至例如0.7V的电平。如果门限电压高于读取或校验电平,则所关注的位线(BLe)的电位电平维持在高电平,这是因为非传导存储单元。另一方面,如果门限电压低于读取或校验电平,则所关注的位线(BLe)的电位电平降至低电平,例如小于0.5V,这是因为导通的(conductive)存储单元(M)。由连接至位线的感测放大器检测存储单元的状态。存储单元被擦除或者被编程之间的差别依赖于是否在浮置栅极中存储了负电荷。例如,如果在浮置栅极中存储了负电荷,门限电压变得更高,并且晶体管可以处于增强模式。
根据本领域已知技术来执行上述擦除、读取和校验操作。因而,本领域技术人员可以改变所说明的许多细节。
图7描述了图5的列控制电路304的一部分。每对位线(BLe和BLo)和感测放大器连接。感测放大器连接至两个数据存储寄存器DS1和DS2,每个都可以存储一个比特的数据。感测放大器在读取或校验操作期间感测所选择位线的电位电平,并且然后以二进制方式存储数据,并且在编程操作中控制位线电压。通过选择信号“evenBL”和“oddBL”之一,感测放大器选择性地连接至所选择的位线。两个数据存储寄存器DS1和DS2都连接到I/O线340以便输出读取的数据和存储编程数据。I/O线340连接至图5的数据输入/输出缓冲器312。两个数据存储寄存器DS1和DS2都连接到状态线342以便接收和发送状态信息。在一个实施例中,对于每一对位线,存在一个感测放大器和一对数据存储寄存器DS1和DS2。
图8描述了编程脉冲波形。编程电压Vpgm被分成多个脉冲。脉冲的幅度随着每一脉冲增加预定的步长。在一个包括存储一位数据的存储单元的实施例中,步长的一个示例为0.8伏。在一个包括存储多位数据的存储单元的实施例中,步长的一个示例为0.2伏。Vpgm的起始电平的一个例子是12V。当尝试禁止对一个单元编程时,通过电压(Vpass)也被施加为具有增加的幅度的一系列脉冲。Vpass的步长的一个示例为0.56伏。在包括存储多位数据的存储单元的一些实施例中,Vpass可以具有不逐渐增加的幅度。
在脉冲之间的周期中,执行校验操作。也就是说,在每一编程脉冲之间读取被并行编程的每一单元的编程电平以确定它是等于还是大于校验电平,其中,它正被编程至所述校验电平。例如,如果门限电压被升至2.5伏,则校验处理将确定是否门限电压至少是2.5伏。如果确定给定存储单元的门限电压超过校验电平,则通过将该单元的NAND串的位线的电压从0V增加到Vdd,而对于该单元消除Vpgm。被并行编程的其它单元的编程继续直到它们依次达到它们的校验电平。
图9是描述用于编程存储器的方法的一个实施例的流程图。在一个实施中,在编程之前(以块为单位或其它单位)擦除存储单元。在图9的步骤350中,控制器318发出“数据装载”命令,并且该命令被输入到数据输入/输出缓冲器312。由于命令锁存信号(未示出)被输入到命令电路314,所以所输入的数据被识别为命令并且由状态机316锁存。在步骤352,指定页地址的地址数据从控制器318输入到数据输入/输出缓冲器312。由于地址锁存信号被输入到命令电路314,该输入数据被识别为页地址并且由状态机3 16锁存。在步骤354中,532个字节的编程数据被输入到数据输入/输出缓冲器312。该数据被锁存在用于所选择位线的DS1寄存器中。在某些实施例中,该数据也被锁存在用于所选择位线的DS2寄存器中以用于校验操作。在步骤356中,控制器318发出“编程”命令,并且该命令被输入到数据输入/输出缓冲器312。由于命令锁存信号被输入到命令电路314,所以由状态机316锁存该命令。
由“编程”命令触发,通过使用图8的步进的脉冲,锁存在DS1数据存储寄存器中的数据将被编程到由状态机316所控制的所选择存储单元中。在步骤358中,将Vpgm初始化为起始脉冲(例如12V)并且由状态机316所维护的编程计数器PC被初始化为0。在步骤360,将第一Vpgm脉冲施加于所选择的字线,例如图4的WL2或图13的WL-3。如果在特定数据存储寄存器DS1中存储了逻辑“0”,则相应的位线接地。另一方面,如果在数据存储寄存器DS1中存储了逻辑“1”,则相应的位线被连接至Vdd以禁止编程。将在后面提供步骤360的更多细节。
在步骤362,校验所选择存储单元的状态。如果检测到所选择单元的目标门限电压已经达到合适的电平(例如,逻辑“0”的编程电平或多状态单元的特定状态),则将在DS1中存储的数据变为逻辑“1”。如果检测到门限电压未达到合适的电平,则不改变在DS1中存储的数据。以这种方式,具有在其相应数据存储寄存器DS1中存储的逻辑“1”的位线不需要被编程。当所有的数据存储寄存器DS1都存储逻辑“1”时,状态机(通过标志342)知道所有的所选择的单元已被编程。在步骤364,检查是否所有的数据存储寄存器DS1都存储逻辑“1”。如果是,则由于所有被选择的存储单元被编程并且被校验,所以编程处理被完成并且是成功的。在步骤366,报告状态“通过(PASS)”。
如果在步骤364,确定并非所有的数据存储寄存器DS1都存储逻辑“1”,则编程处理继续。在步骤368,再次对照编程限制值检查编程计数器PC。编程限制值的一个例子是20。如果编程计数器PC不小于20,则编程处理失败,并且在步骤370报告状态“失败(FAIL)”。如果编程计数器PC小于20,则在步骤372,将Vpgm电平增加步长,并且编程计数器增加。在步骤372之后,处理循环回到步骤360以施加下一Vpgm脉冲。
在成功的编程处理的结束点,存储单元的门限电压应当在用于编程的存储单元的一个或多个门限电压的分布中或在用于擦除的存储单元的门限电压的分布中。图10图解了用于当每一存储单元存储一位数据时的存储单元阵列的门限电压分布。图10示出用于擦除的存储单元的门限电压的第一分布380和用于编程的存储单元的门限电压的第二分布382。在一个实施例中,在第一分布中的门限电压为负,而在第二分布中的门限电压为正。
图11图解了用于存储两位数据的存储单元的门限电压分布(例如4个数据状态)。分布384表示处于擦除状态的(存储“11”的)单元的门限电压的分布,具有负的门限电压电平。分布386表示存储“10”的单元的门限电压的分布。分布388表示存储“00”的单元的门限电压的分布。分布390表示存储“01”的单元的门限电压的分布。在该示例中,存储在单个存储单元中的两位的每一个来自不同的逻辑页。也就是说,存储在每一存储单元中的两位的每一个携带不同的逻辑页地址。在方块中示出的位对应于下部页(lowerpage)。在圆圈中示出的位对应于上部页(upper page)。为了提供改善的可靠性,最好使得各个分布紧密(收缩的分布),这是因为紧密的分布带来宽的读取余量(read margin,在它们之间的距离)。
根据文章“用于多电平NAND EEPROM的快速和精确编程方法(Fast andAccurate Programming Method for Multi-level NAND EEPROMs)”(1995年VLSI技术学术会议文集,第129-130页,在此,将此文章包含以作为参考),原则上,将分布限制在0.2V的宽度需要通常的重复编程脉冲在步长之间增加0.2V。为了将分布紧缩在0.05V的宽度之内,需要0.05V的步长。具有这样的小步长的编程单元在编程电压中的增加导致增加了编程时间。
图12图解了编程4-状态NAND存储单元的两种通过技术(pass technique)的示例。在第一编程通过(programming pass)中,根据将被编程到下部逻辑页的位来设置单元的门限电压电平。如果该位是逻辑“1”,则由于作为较早被擦除的结果,它处于合适的状态,所以门限电压不改变。但是,如果该被编程的位为逻辑“0”,则单元的门限电平被增加至门限电压分布386之内,如箭头394所示。这总结了第一编程通过。
在第二编程通过中,根据将被编程到上部逻辑页的位来设置单元的门限电压电平。如果上部逻辑页位将存储逻辑“1”,则由于该单元处于对应于门限电压分布384或386的状态之一中,两者都携带上部页位“1”,所以没有编程的发生取决于下部页位的编程。但是如果上部页位将为逻辑“0”,则该单元被编程第二次。如果在仍然处于对应于门限分布384的擦除状态中的单元中得到第一通过,则在第二阶段中,编程该单元以便门限电压被增加至门限分布390之内,如箭头398所示。如果作为第一编程通过的结果,该单元已被编程至对应于门限分布386的状态,则在第二通过中,该存储单元进一步被编程,从而门限电压增加到位于门限电压分布388之内,如箭头396所描述。第二通过的结果将把该单元编程至如下状态:所述状态被指定对于上部页存储逻辑“0”,而不改变第一通过编程的结果。
当然,如果以多于4个状态来操作存储器,则在等于状态数量的存储单元的所限定的电压门限窗口之内将存在多个门限电压分布。而且,虽然已将特定的位模式分配给了每一分布,但是也可以分配不同的位模式,其中,在编程发生之间的状态可以与图10-12的描述不同。
通常,被并行编程的单元是沿字线的交替的单元。例如,图4图解了沿一条字线WL2的更多数量的单元的三个存储单元224、244和250。包括单元224和250的一组交替的单元存储来自逻辑页0和2(“偶数页”)的位,同时,包括单元244的另一组交替的单元存储来自逻辑页1和3(“奇数页”)的位。
如上所述,步骤360的每一迭代包括施加Vpgm脉冲。现在将讨论步骤360的更多细节。图13描述了根据本发明的一个实施例的正被编程的NAND串的横截面。例如,仅仅建议,在图13中的NAND串示出5个串联的存储单元。对于本发明,可以使用多于或少于5个存储单元。5个存储单元的第一存储单元具有浮置栅极402和控制栅极404。第二存储单元具有浮置栅极406和控制栅极408。第三存储单元具有浮置栅极410和控制栅极412。第四存储单元具有浮置栅极414和控制栅极416。第五存储单元具有浮置栅极418和控制栅极420。存储单元在P-阱400上。NAND串经由具有控制栅极430的选择门连接到公共源极线440。NAND串经由具有控制栅极432的选择门连接到位线442。每一控制栅极连接到字线:WL-0连接到控制栅极404,WL-1连接到控制栅极408,WL-2连接到控制栅极412,WL-3连接到控制栅极416,WL-4连接到控制栅极420。
编程步骤360包括两个阶段。在第一阶段期间,执行预充电。在第二阶段,完成到浮置栅极的电子隧穿。在第二阶段期间,在字线WL-0、WL-1、WL-2、WL-3和WL-4上的电压类似于EASB。例如,假定字线WL-3连接到正被编程的存储单元和正被禁止的存储单元。字线WL-0、WL-1、WL-2和WL-4是未被选择的字线。字线WL-4是漏极端相邻字线,而字线WL-2是源极端相邻字线。在第二阶段期间,将编程电压Vpgm脉冲施加于字线WL-3,将零伏施加于WL-2,以及将Vpass脉冲施加于字线WL-0、WL-1和WL-4。由于这些提升的电压,相邻晶体管的源漏极和沟道将形成一个连续的N+区。例如,存在形成的源极端沟道区450和漏极端沟道区452。为了防止GIDL和将(例如,连接到WL-2的)源极端相邻单元保持为关断,本发明除了从驱动在未被选择的字线上的Vpass开始的升压之外,包括提升源极端沟道区450的电压电位。在编程处理的第一阶段期间执行额外的升压。
图14描述了根据本发明的用于对存储单元进行编程的方法的一个实施例。在时间t0,在包含要被禁止的单元的NAND串的漏极选择晶体管的漏极上和控制栅极上驱动Vdd。即,漏极/位线442和控制栅极432两者都将接收Vdd。也是在t0,源极被升至Vdd,然而,源极选择晶体管的控制栅极保持在Vss(零伏),因此源极选择晶体管截止。也是在时间t0,被禁止的单元的源极端相邻单元的字线被升至Vssb(例如4伏)。这对应于在上述例子中在字线WL-2上驱动Vssb,假定字线WL-3对应于正被编程的单元和被禁止的单元。在t0,其他源极端字线也被驱动至Vssb。通过将源极端未被选择的字线驱动至Vssb,源极端沟道被升压至Vdd-Vtd的电压电位,其中,Vtd是漏极端选择晶体管的门限电压。漏极端沟道处于Vdd-Vtd。
在时间t1,在选择的字线(例如WL-3)上驱动编程电压Vpgm(例如20伏)。在漏极端上的未被选择的字线(在t1之前处于Vss)被驱动至Vpass(例如,Vpass值可以高达7-10伏)。附加地,在源极端上的未被选择的字线,除了源极端相邻字线之外,也由Vpass脉冲驱动。漏极和漏极选择都保持在Vdd。源极端相邻单元的字线(例如,字线WL-2)被降低至Vss(例如0伏)。源极端选择线的控制栅极被保持在Vss,而源极线被保持在Vdd。在未被选择的字线上使用Vpass将漏极端沟道提升至Vdd-Vtd+Vboost(Vtd=漏极端选择门的门限电压)和将源极端沟道提升至Vdd-Vtd+Vboost,其中Vboost是由于在未被选择的字线上驱动Vpass而产生的。注意,如果在t0和t1之间源极端沟道没有被预充电或预升压,则在t1之前,源极端沟道将为零伏,并且在t1之后,它将仅仅被升压至Vboost。在某些实施例中,在源极端沟道上的Vboost可和在漏极端沟道上的Vboost不同。
图15描述了根据本发明的用于编程存储单元的方法的第二实施例。在时间t0,漏极电压(例如漏极/位线442)和漏极选择控制栅极(控制栅极432)被从零伏驱动至Vdd。在漏极端所选择的字线和未被选择的字线被维持在Vss(例如零伏)。用于源极端相邻单元的字线被保持在Vss;然而,其他未被选择的源极端字线被驱动至Vssb。另外,源极被驱动至Vdd并且在Vdd驱动源极端选择栅极的控制门(控制栅极430)。由于源极选择门被导通,所以源极被电连接到该串并且提升源极端沟道450的电压电位。漏极端沟道处于Vdd-Vtd的电位,而源极端沟道处于Vdd-Vts的电位,其中Vtd是漏极端选择门的门限电压,而Vts是源极端选择门的门限电压。
在时间t1,未被选择的字线(除源极端相邻字线之外)被驱动至Vpass。例如,WL-0、WL-1和WL-4由Vpass驱动。Vpgm被驱动在用于被编程的单元和被禁止的单元的所选择的字线WL-3上。用于源极端相邻单元的字线(例如WL-2)被维持在Vss(例如,0伏)。也是在时间t1,通过使得控制栅极430的电压从Vdd降至Vss,源极端选择门被截止。通过电压(Vpass)使得源极端沟道450被提升至Vdd-Vts+Vboost,而漏极端沟道452被进一步提升至Vdd-Vtd+Vboost。由于源极端沟道被提升至更高的电压电位,因此,消除了在此讨论的许多性能下降。
图16描述了根据本发明的用于编程存储单元的方法的第三实施例。图16使用类似于如图14中所示的升压方案,具有如下所述的一些变化。漏极、漏极选择、未选择的漏极端字线、选择的字线、源极和源极选择和图14中相同。在图16的时间t0,通过如图14中那样,将Vssb驱动在所有的源极端字线上,源极端沟道区被充电至Vdd-Vtd。在图14中,由Vpass和Vssb之间的电压差确定其它源极端升压的范围。但是,在图16中,在时间ti(其中ti在t0之后而在t1之前),源极端字线上的电压电位被降至0伏。然后在时间t1,源极端字线(除了源极端相邻字线之外)被斜着跃升至Vpass。最初,当源极端控制栅极上的电压被从Vssb减至0V,源极端沟道区将保持在Vdd-Vtd,只要源极端晶体管保持导通(换句话说,只要在控制栅极上的电压在源极端晶体管的门限电压Vtss之上)。一旦在源极端控制栅极上的电压降至Vtss之下,源极端沟道就将与漏极端沟道截断。将源极端控制栅极上的电压从Vtss降至0伏并且往回增至Vtss在源极端沟道电位中不产生净变化(netchange)。但是,源极端沟道现在将被增加Vpass和Vtss而不是Vpass和Vssb之间的电压差。这将导致源极端沟道的更大升压。
图17描述了根据本发明的用于编程存储单元的方法的第四实施例。图17使用类似于图14中所述的升压方案;但是,从t0到t1,漏极选择被驱动在Vdd+Vtd上,而不是在Vdd上驱动漏极选择。在t1之后,在Vdd上驱动漏极选择。因而,在t1之后,漏极端沟道和源极端沟道都处于Vdd+Vboost,而不是Vdd-Vtd+Vboost。在一些实施例中,增加漏极选择比增加漏极更容易。在编程期间,必须选择许多位线并且电容大。仅仅一个漏极选择(或少数漏极选择)需要被选择,因而,电容相对小。图16的时序图也可以被修改作为图17的示例,以便在Vdd+Vtd驱动漏极选择而不是在Vdd驱动漏极选择。
图18描述了根据本发明的用于编程存储单元的方法的第五实施例。图18使用类似于如图15所示的升压方案;但是,从t0到t1,在Vdd+Vtd上驱动漏极选择而不是在Vdd上驱动漏极选择。另外,在t0和t1之间,源极选择被驱动至Vdd+Vts(源极端选择门的门限电压)。在t1之后,漏极端沟道和源极端沟道处于Vdd+Vboost。
虽然上述实施例预期使用步进的脉冲,但是其他实施例可以使用编程电压Vpgm和/或通过电压Vpass的恒定值。一个实施例使用Vpgm的步进脉冲和Vpass的恒定值。
根据本发明的编程方案的其他优点是使用本发明可以消除软编程(softprogramming)。当擦除闪存单元时,目的是所有擦除的单元具有负门限电压,所述负门限电压具有预定义的范围的负门限电压。但是,事实上,擦除处理可能导致在某些单元中具有低于预定义的范围的负门限电压。具有太低的门限电压的存储单元可能随后不能正确地编程。因此,某些器件将执行被称为软编程的处理。即,具有明显低于在预定义范围之内的值的门限电压的存储单元将接收少量的编程以便门限电压被增加至预定义范围之内。软编程处理的一个原因是(相对于被选择用于编程的单元),如果在NAND串的源极端上的单元的门限电压恰好是负值,则该源极端可能根本不截止,这导致如上所述的编程干扰。但是,如果根据本发明源极端沟道被升压,则甚至具有恰好为负门限电压的单元仍可以被截止。因此,本发明的一个实施例允许存储单元被擦除并且然后使用本发明来编程,而没有任何软编程,并且不会受到低于正确擦除的存储单元的预定义范围的较低的负门限电压的任何影响。消除软编程将提高存储性能以及消除编程错误的源头,即经过软编程的单元。
上述示例是相对于NAND型闪存来提供的。但是,本发明的原理可应用于其他类型的非易失性存储器,包括那些当前存在的存储器以及正在开发的被期望使用新技术的那些存储器。
为了解释和说明,已经提供了本发明的上述详细描述。它不欲穷尽本发明或限制本发明于恰好为所公开的形式。在上述示例的基础上,许多修改和变化是可能的。选择所描述的实施例以便更好地说明本发明的原理和其实际应用,从而使得本领域技术人员可以更好地利用各种实施例中的以及具有适于期望的特定应用的各种修改的本发明。期望本发明的范围由所附权利要求来限定。

Claims (40)

1、一种对存储系统编程的方法,包括步骤:
提升一组存储元件的源极端沟道区的电压电位,所述存储元件组包括要被禁止的存储元件;
将编程电压施加于被选择用于编程的存储元件和所述要被禁止的存储元件;和
将通过电压施加于至少一个所述存储元件组的子集,除了所述升压步骤之外,执行所述施加通过电压的步骤。
2、如权利要求1所述的方法,其中:
所述被选择用于编程的存储元件是作为NAND单元的第一串的部分的NAND单元;
所述存储元件组包括NAND单元的第二串;
所述被选择用于编程的存储元件和要被禁止的存储元件两者都连接到第一字线;和
所述施加编程电压的步骤包括将所述编程电压施加于所述第一字线。
3、如权利要求1所述的方法,其中:
所述被选择用于编程的存储元件是作为NAND单元的第一串的部分的NAND单元;
所述存储元件组包括NAND单元的第二串;
所述被选择用于编程的存储元件和要被禁止的存储元件两者都连接到第一字线;
附加字线连接到NAND单元的所述第一串和NAND单元的所述第二串的其他NAND单元;和
所述施加通过电压的步骤包括将所述通过电压施加于所述其他字线的至少一个子集。
4、如权利要求1所述的方法,其中:
所述被选择用于编程的存储元件是作为NAND单元的第一串的部分的NAND单元;
所述存储元件组包括NAND单元的第二串;
所述被选择用于编程的存储元件和要被禁止的存储元件两者都连接到第一字线;
附加字线连接到NAND单元的所述第一串和NAND单元的所述第二串的其他NAND单元;
所述附加字线包括一源极端相邻字线和其他多条源极端字线;和
所述施加通过电压的步骤包括将所述通过电压施加于所述其他源极端字线和将0伏施加于所述源极端相邻字线。
5、如权利要求1所述的方法,其中:
所述升压步骤包括将预充电电压施加于与所述要被禁止的存储元件对应的字线的源极端上的一条或多条字线。
6、如权利要求1所述的方法,其中:
所述被选择用于编程的存储元件是作为NAND单元的第一串的部分的NAND单元;
所述存储元件组包括NAND单元的第二串;
所述被选择用于编程的存储元件和要被禁止的存储元件两者都连接到第一字线;
附加字线连接到NAND单元的所述第一串和NAND单元的所述第二串的其他NAND单元;
所述附加字线包括源极端字线;和
所述升压步骤包括将预充电电压施加于一条或多条所述源极端字线。
7、如权利要求6所述的方法,其中
所述施加预充电电压的步骤在所述施加通过电压的步骤之前开始。
8、如权利要求6所述的方法,其中:
所述预充电电压小于所述编程电压。
9、如权利要求6所述的方法,其中:
所述预充电电压小于所述通过电压。
10、如权利要求1所述的方法,其中
所述被选择用于编程的存储元件是作为NAND单元的第一串的部分的NAND单元;
所述存储元件组包括NAND单元的第二串;
所述被选择用于编程的存储元件和要被禁止的存储元件两者都连接到第一字线;
附加字线连接到NAND单元的所述第一串和NAND单元的所述第二串的其他NAND单元;
所述附加字线包括源极端字线;和
所述升压步骤包括将预充电电压施加于所有的所述源极端字线。
11、如权利要求1所述的方法,其中:
所述被选择用于编程的存储元件是作为NAND单元的第一串的部分的闪存单元;
所述存储元件组是包括NAND单元的第二串的闪存单元;
所述被选择用于编程的存储元件和要被禁止的存储元件两者都连接到第一字线;
附加字线连接到NAND单元的所述第一串和NAND单元的所述第二串的其他闪存单元;
所述附加字线包括一源极端相邻字线和多条其他源极端字线;
所述升压步骤包括将预充电电压施加于所述源极端相邻字线和一条或多条所述其他源极端字线;
所述施加预充电电压的步骤在所述施加通过电压的步骤之前开始;
所述施加通过电压的步骤包括将所述通过电压施加于所述其他源极端字线;
所述施加编程电压的步骤包括将所述编程电压施加于所述第一字线;和
所述方法还包括步骤:将第一电压施加于与所述NAND单元的第一串对应的第一位线,和将第二电压施加于与NAND单元的第二串对应的第二位线。
12、如权利要求1所述的方法,其中所述升压步骤包括步骤:
将第一预充电电压施加于对应于所述要被禁止的存储元件的源极线;和
将所述源极线电连接到所述存储元件组。
13、如权利要求12所述的方法,其中所述升压步骤还包括步骤:
将第二预充电电压施加于与所述被选择以禁止的存储元件对应的字线的源极端上的一条或多条字线。
14、如权利要求12所述的方法,其中:
所述存储元件组包括NAND串;和
所述电连接步骤包括操作选择器件以将所述源极线电连接到所述NAND串。
15、如权利要求12所述的方法,其中:
所述存储元件组包括NAND串;
所述NAND串包括连接到所述源极线的选择晶体管;和
所述电连接的步骤包括施加电压以导通所述选择晶体管。
16、如权利要求15所述的方法,其中所述升压步骤还包括步骤:
将第二预充电电压施加于与所述被选择以禁止的存储元件对应的字线的源极端上的一条或多条字线。
17、如权利要求1所述的方法,其中:
所述被选择用于编程的存储元件和要被禁止的存储元件是非易失性存储元件。
18、如权利要求1所述的方法,其中:
所述被选择用于编程的存储元件和要被禁止的存储元件是闪存单元。
19、如权利要求1所述的方法,其中:
所述被选择用于编程的存储元件是作为NAND单元的第一串的部分的NAND闪存单元;和
所述存储元件组包括NAND单元的第二串。
20、如权利要求19所述的方法,还包括步骤:
将第一电压施加于与NAND单元的所述第一串对应的第一位线;和
将第二电压施加于与NAND单元的第二串对应的第二位线。
21、如权利要求20所述的方法,其中:
所述第一电压是地电压,而所述第二电压是正电压。
22、如权利要求1所述的方法,其中:
所述被选择用于编程的存储元件和所述要被禁止的存储元件是多电平闪存单元。
23、如权利要求1所述的方法,其中:
所述升压步骤包括:将提升电压施加于所述存储元件组的源极端存储元件的控制栅极,之后在将零伏施加于所述源极端存储元件的所述控制栅极,在所述施加通过电压的步骤期间,所述通过电压被施加于所述源极端存储元件的所述控制栅极,在所述升压步骤之后,执行所述施加通过电压的步骤。
24、如权利要求1所述的方法,其中:
所述升压步骤包括将Vdd+Vtd施加于所述存储元件组的漏极端选择门。
25、如权利要求24所述的方法,其中:
所述升压步骤包括将Vdd+Vts施加于所述存储元件组的源极端选择门。
26、一种存储系统,包括:
第一组存储元件,所述第一组存储元件包括要被编程的存储元件;
第二组存储元件,所述第二组存储元件包括要被禁止的存储元件,所述第二组存储元件能够具有源极端沟道区,所述源极端沟道区在编程操作期间具有至少提升的电压电位的电压电位;和
多条字线,所述多条字线包括:第一字线,被连接到所述要被编程的存储元件和要被禁止的存储元件以在所述编程操作期间将编程电压施加于所述要被编程的存储元件和所述要被禁止的存储元件,所述多条字线还包括多条源极端字线,被连接到在所述第二组存储元件中的其他单元以在所述编程操作期间将通过电压施加于在所述第二组存储元件中的所述其他存储元件的至少一个子集以便除了所述提升的电压电位之外,还增加所述源极端沟道区的所述电压电位。
27、如权利要求26所述的存储系统,其中:
所述第一组存储元件是闪存单元的第一NAND串;
所述第二组存储元件是闪存单元的第二NAND串;
所述要被编程的存储元件是在所述第一NAND串中的闪存单元;和
所述要被禁止的存储元件是在所述第二NAND串中的闪存单元。
28、如权利要求27所述的存储系统,还包括:
多条位线,所述多条位线的第一位线连接到所述第一NAND串,所述多条位线的第二位线连接到所述第二NAND串。
29、如权利要求27所述的存储系统,其中:
第一预充电电压被连接到一条或多条所述源极端字线以建立在所述源极端沟道区中的所述提升的电位。
30、如权利要求29所述的存储系统,其中:
在施加所述通过电压之前,所述第一预充电电压被连接到所述一条或多条所述源极端字线。
31、如权利要求29所述的存储系统,其中:
在接收所述第一预充电电压之后,所述一条或多条所述源极端字线接收由所述通过电压跟随的零伏。
32、如权利要求27所述的存储系统,还包括:
连接到所述第二NAND串的源极线,所述源极线具有源极预充电电压电位,所述源极预充电电压电位将所述源极端区域的电压电位提升至所述提升的电压电位。
33、如权利要求32所述的存储系统,其中:
字线预充电电压被连接到一条或多条所述源极端字线以帮助在所述源极端沟道区中建立所述提升的电压。
34、如权利要求32所述的存储系统,其中:
所述源极预充电电压电位是Vdd+Vts;和
所述NAND串包括接收Vdd+Vtd的选择电压的漏极选择门。
35、如权利要求27所述的存储系统,其中:
所述NAND串包括接收Vdd+Vtd的选择电压的漏极选择门。
36、一种存储系统,包括:
第一装置,用于存储信息,所述第一装置包括第一存储元件;
第二装置,用于存储信息,所述第二装置包括第二存储元件,所述第二装置在编程操作期间能够具有源极端沟道区;和
用于通过提升所述第二装置的源极端沟道区的电压电位,以及除了所述升压之外将通过电压施加于所述第二装置来编程所述第一存储元件,同时禁止所述存储元件被编程的装置。
37、如权利要求36所述的存储系统,其中:
所述第二装置包括:一组控制栅极,所述控制栅极包括源极端控制栅极;和
所述用于编程的装置通过将预充电电压施加于一个或多个所述源极端控制栅极来提升所述源极端沟道区的所述电压电位。
38、如权利要求37所述的存储系统,其中:
所述施加预充电电压在所述施加所述通过电压之前开始。
39、如权利要求36所述的存储系统,其中:
所述第二装置包括用于连接到源极的装置;和
所述用于编程的装置通过在所述源极施加第一预充电电压来提升所述源极端沟道区的所述电压电位。
40、如权利要求39所述的存储系统,其中:
所述第二装置包括:一组控制栅极,所述控制栅极包括源极端控制栅极;和
所述用于编程的装置通过附加地将预充电电压施加于一个或多个所述源极端控制栅极来提升所述源极端沟道区的所述电压电位。
CNB2004800110843A 2003-03-05 2004-02-05 用于非易失性存储器的自升压技术 Expired - Fee Related CN100568392C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/379,608 2003-03-05
US10/379,608 US6859397B2 (en) 2003-03-05 2003-03-05 Source side self boosting technique for non-volatile memory

Publications (2)

Publication Number Publication Date
CN1777960A true CN1777960A (zh) 2006-05-24
CN100568392C CN100568392C (zh) 2009-12-09

Family

ID=32926708

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800110843A Expired - Fee Related CN100568392C (zh) 2003-03-05 2004-02-05 用于非易失性存储器的自升压技术

Country Status (9)

Country Link
US (2) US6859397B2 (zh)
EP (1) EP1599881B1 (zh)
JP (1) JP4431139B2 (zh)
KR (1) KR100813287B1 (zh)
CN (1) CN100568392C (zh)
AT (1) ATE493735T1 (zh)
DE (1) DE602004030765D1 (zh)
TW (1) TWI248084B (zh)
WO (1) WO2004079747A1 (zh)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345084A (zh) * 2007-07-13 2009-01-14 三星电子株式会社 操作非易失性存储装置的方法
CN101211664B (zh) * 2006-12-29 2010-10-20 海力士半导体有限公司 利用自升压来读取与非型闪存设备的方法
CN101556827B (zh) * 2008-04-11 2013-01-30 海力士半导体有限公司 使用自升压对闪存器件编程的方法
CN102906820A (zh) * 2010-05-24 2013-01-30 桑迪士克科技股份有限公司 用同步耦合编程非易失性存储器
CN101231889B (zh) * 2006-11-28 2013-08-28 三星电子株式会社 非易失性存储装置及其擦除方法
CN101517652B (zh) * 2006-09-13 2013-10-23 莫塞德技术公司 闪烁多电平阈值分布方案
CN101627439B (zh) * 2006-12-29 2013-11-13 桑迪士克科技公司 通过移除对字线数据的预充电相依性而以减少的编程干扰对非易失性存储器进行编程
CN101573763B (zh) * 2006-11-07 2014-03-12 桑迪士克Il有限公司 以减少的编程干扰编程nand快闪存储器
CN103765519A (zh) * 2011-06-07 2014-04-30 桑迪士克技术有限公司 用于非易失性存储的读取通过电压的智能移位
CN103971743A (zh) * 2013-01-29 2014-08-06 旺宏电子股份有限公司 反及闪存及其热载子生成和写入方法
CN105654989A (zh) * 2016-03-07 2016-06-08 北京兆易创新科技股份有限公司 Nand flash闪存中状态码的验证方法及装置
CN106486161A (zh) * 2015-08-24 2017-03-08 北京兆易创新科技股份有限公司 一种nandflash编程的防干扰方法
CN107507646A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种降低编程干扰的控制方法及装置
CN109313924A (zh) * 2016-06-10 2019-02-05 赛普拉斯半导体公司 减少非易失性存储器单元阵列中的编程干扰的方法和设备
CN109801917A (zh) * 2017-11-17 2019-05-24 三星电子株式会社 非易失性存储器件及其制造方法
CN109885342A (zh) * 2019-02-25 2019-06-14 深圳警翼智能科技股份有限公司 一种执法记录仪的系统程序修复方法
CN111149169A (zh) * 2019-12-09 2020-05-12 长江存储科技有限责任公司 减少存储器件中编程干扰的方法及利用该方法的存储器件
CN112802505A (zh) * 2021-01-20 2021-05-14 长江存储科技有限责任公司 存储器的编程操作方法及装置
CN112992229A (zh) * 2019-12-16 2021-06-18 爱思开海力士有限公司 存储器装置以及该存储器装置的操作方法
CN113168868A (zh) * 2019-02-21 2021-07-23 桑迪士克科技有限责任公司 具有电荷隔离以减少注入类型的编程干扰的存储器设备
WO2021155524A1 (en) * 2020-02-06 2021-08-12 Yangtze Memory Technologies Co., Ltd. Method of programming 3d memory device and related 3d memory device

Families Citing this family (263)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7136304B2 (en) * 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
US7739223B2 (en) * 2003-08-29 2010-06-15 Microsoft Corporation Mapping architecture for arbitrary data models
KR100562506B1 (ko) * 2003-12-01 2006-03-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US7161833B2 (en) 2004-02-06 2007-01-09 Sandisk Corporation Self-boosting system for flash memory cells
US7466590B2 (en) * 2004-02-06 2008-12-16 Sandisk Corporation Self-boosting method for flash memory cells
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7170793B2 (en) * 2004-04-13 2007-01-30 Sandisk Corporation Programming inhibit for non-volatile memory
JP4405405B2 (ja) * 2004-04-15 2010-01-27 株式会社東芝 不揮発性半導体記憶装置
KR100559714B1 (ko) * 2004-04-19 2006-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 소자 및 이의 프로그램 방법
US7020026B2 (en) * 2004-05-05 2006-03-28 Sandisk Corporation Bitline governed approach for program control of non-volatile memory
US7023733B2 (en) * 2004-05-05 2006-04-04 Sandisk Corporation Boosting to control programming of non-volatile memory
US7307884B2 (en) * 2004-06-15 2007-12-11 Sandisk Corporation Concurrent programming of non-volatile memory
US7274596B2 (en) * 2004-06-30 2007-09-25 Micron Technology, Inc. Reduction of adjacent floating gate data pattern sensitivity
US7294882B2 (en) * 2004-09-28 2007-11-13 Sandisk Corporation Non-volatile memory with asymmetrical doping profile
US7123518B2 (en) * 2004-11-22 2006-10-17 United Microelectronics Crop. Memory device
US7450433B2 (en) * 2004-12-29 2008-11-11 Sandisk Corporation Word line compensation in non-volatile memory erase operations
US7221592B2 (en) * 2005-02-25 2007-05-22 Micron Technology, Inc. Multiple level programming in a non-volatile memory device
US8000502B2 (en) 2005-03-09 2011-08-16 Sandisk Technologies Inc. Portable memory storage device with biometric identification security
US7408804B2 (en) * 2005-03-31 2008-08-05 Sandisk Corporation Systems for soft programming non-volatile memory utilizing individual verification and additional soft programming of subsets of memory cells
US7522457B2 (en) * 2005-03-31 2009-04-21 Sandisk Corporation Systems for erase voltage manipulation in non-volatile memory for controlled shifts in threshold voltage
US7457166B2 (en) * 2005-03-31 2008-11-25 Sandisk Corporation Erase voltage manipulation in non-volatile memory for controlled shifts in threshold voltage
US7269066B2 (en) 2005-05-11 2007-09-11 Micron Technology, Inc. Programming memory devices
US7295478B2 (en) * 2005-05-12 2007-11-13 Sandisk Corporation Selective application of program inhibit schemes in non-volatile memory
US7339834B2 (en) 2005-06-03 2008-03-04 Sandisk Corporation Starting program voltage shift with cycling of non-volatile memory
KR100586171B1 (ko) * 2005-07-05 2006-06-07 삼성전자주식회사 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법
US7023737B1 (en) 2005-08-01 2006-04-04 Sandisk Corporation System for programming non-volatile memory with self-adjusting maximum program loop
US7230854B2 (en) * 2005-08-01 2007-06-12 Sandisk Corporation Method for programming non-volatile memory with self-adjusting maximum program loop
US7345918B2 (en) 2005-08-31 2008-03-18 Micron Technology, Inc. Selective threshold voltage verification and compaction
US7218552B1 (en) 2005-09-09 2007-05-15 Sandisk Corporation Last-first mode and method for programming of non-volatile memory with reduced program disturb
US7170788B1 (en) 2005-09-09 2007-01-30 Sandisk Corporation Last-first mode and apparatus for programming of non-volatile memory with reduced program disturb
US7206235B1 (en) 2005-10-14 2007-04-17 Sandisk Corporation Apparatus for controlled programming of non-volatile memory exhibiting bit line coupling
US7286406B2 (en) * 2005-10-14 2007-10-23 Sandisk Corporation Method for controlled programming of non-volatile memory exhibiting bit line coupling
US7301817B2 (en) 2005-10-27 2007-11-27 Sandisk Corporation Method for programming of multi-state non-volatile memory using smart verify
US7366022B2 (en) * 2005-10-27 2008-04-29 Sandisk Corporation Apparatus for programming of multi-state non-volatile memory using smart verify
DE602006021058D1 (de) 2005-12-06 2011-05-12 Sandisk Corp Minderung der lesestörungen in nicht-flüchtigen speichern
JP2007164892A (ja) * 2005-12-13 2007-06-28 Toshiba Corp 不揮発性半導体記憶装置のしきい値読み出し方法及び不揮発性半導体記憶装置
US7545675B2 (en) * 2005-12-16 2009-06-09 Sandisk Corporation Reading non-volatile storage with efficient setup
US7369437B2 (en) * 2005-12-16 2008-05-06 Sandisk Corporation System for reading non-volatile storage with efficient setup
US7355889B2 (en) * 2005-12-19 2008-04-08 Sandisk Corporation Method for programming non-volatile memory with reduced program disturb using modified pass voltages
US7355888B2 (en) * 2005-12-19 2008-04-08 Sandisk Corporation Apparatus for programming non-volatile memory with reduced program disturb using modified pass voltages
US7436703B2 (en) * 2005-12-27 2008-10-14 Sandisk Corporation Active boosting to minimize capacitive coupling effect between adjacent gates of flash memory devices
US7362615B2 (en) * 2005-12-27 2008-04-22 Sandisk Corporation Methods for active boosting to minimize capacitive coupling effect between adjacent gates of flash memory devices
US7365018B2 (en) * 2005-12-28 2008-04-29 Sandisk Corporation Fabrication of semiconductor device for flash memory with increased select gate width
US7551466B2 (en) * 2006-02-23 2009-06-23 Micron Technology, Inc. Bit line coupling
US7436733B2 (en) * 2006-03-03 2008-10-14 Sandisk Corporation System for performing read operation on non-volatile storage with compensation for coupling
US7499319B2 (en) * 2006-03-03 2009-03-03 Sandisk Corporation Read operation for non-volatile storage with compensation for coupling
US7511995B2 (en) * 2006-03-30 2009-03-31 Sandisk Corporation Self-boosting system with suppression of high lateral electric fields
US7428165B2 (en) * 2006-03-30 2008-09-23 Sandisk Corporation Self-boosting method with suppression of high lateral electric fields
US7515463B2 (en) 2006-04-12 2009-04-07 Sandisk Corporation Reducing the impact of program disturb during read
US7436713B2 (en) 2006-04-12 2008-10-14 Sandisk Corporation Reducing the impact of program disturb
US7426137B2 (en) 2006-04-12 2008-09-16 Sandisk Corporation Apparatus for reducing the impact of program disturb during read
US7499326B2 (en) * 2006-04-12 2009-03-03 Sandisk Corporation Apparatus for reducing the impact of program disturb
EP2005437B1 (en) * 2006-04-12 2012-06-06 SanDisk Technologies Inc. Reducing the impact of program disturb during read
US7606075B2 (en) * 2006-04-19 2009-10-20 Micron Technology, Inc. Read operation for NAND memory
US7433231B2 (en) * 2006-04-26 2008-10-07 Micron Technology, Inc. Multiple select gates with non-volatile memory cells
JP4843362B2 (ja) 2006-04-27 2011-12-21 株式会社東芝 半導体記憶装置
US7286408B1 (en) 2006-05-05 2007-10-23 Sandisk Corporation Boosting methods for NAND flash memory
US7436709B2 (en) * 2006-05-05 2008-10-14 Sandisk Corporation NAND flash memory with boosting
US7450422B2 (en) * 2006-05-11 2008-11-11 Micron Technology, Inc. NAND architecture memory devices and operation
US7440331B2 (en) * 2006-06-01 2008-10-21 Sandisk Corporation Verify operation for non-volatile storage using different voltages
US7457163B2 (en) * 2006-06-01 2008-11-25 Sandisk Corporation System for verifying non-volatile storage using different voltages
WO2008097320A2 (en) * 2006-06-01 2008-08-14 Virginia Tech Intellectual Properties, Inc. Premixing injector for gas turbine engines
US7450421B2 (en) * 2006-06-02 2008-11-11 Sandisk Corporation Data pattern sensitivity compensation using different voltage
US7310272B1 (en) * 2006-06-02 2007-12-18 Sandisk Corporation System for performing data pattern sensitivity compensation using different voltage
US7391650B2 (en) * 2006-06-16 2008-06-24 Sandisk Corporation Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US7342831B2 (en) * 2006-06-16 2008-03-11 Sandisk Corporation System for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US7349261B2 (en) * 2006-06-19 2008-03-25 Sandisk Corporation Method for increasing programming speed for non-volatile memory by applying counter-transitioning waveforms to word lines
US7492633B2 (en) * 2006-06-19 2009-02-17 Sandisk Corporation System for increasing programming speed for non-volatile memory by applying counter-transitioning waveforms to word lines
US7486561B2 (en) * 2006-06-22 2009-02-03 Sandisk Corporation Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7489549B2 (en) * 2006-06-22 2009-02-10 Sandisk Corporation System for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US20070297247A1 (en) * 2006-06-26 2007-12-27 Gerrit Jan Hemink Method for programming non-volatile memory using variable amplitude programming pulses
US7304893B1 (en) 2006-06-30 2007-12-04 Sandisk Corporation Method of partial page fail bit detection in flash memory devices
US7355892B2 (en) * 2006-06-30 2008-04-08 Sandisk Corporation Partial page fail bit detection in flash memory devices
US7894269B2 (en) * 2006-07-20 2011-02-22 Sandisk Corporation Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells
US7522454B2 (en) * 2006-07-20 2009-04-21 Sandisk Corporation Compensating for coupling based on sensing a neighbor using coupling
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7626866B2 (en) * 2006-07-28 2009-12-01 Micron Technology, Inc. NAND flash memory programming
US7551467B2 (en) * 2006-08-04 2009-06-23 Micron Technology, Inc. Memory device architectures and operation
US7474560B2 (en) * 2006-08-21 2009-01-06 Micron Technology, Inc. Non-volatile memory with both single and multiple level cells
US7440326B2 (en) * 2006-09-06 2008-10-21 Sandisk Corporation Programming non-volatile memory with improved boosting
KR100771882B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
KR100771883B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법
US7961511B2 (en) * 2006-09-26 2011-06-14 Sandisk Corporation Hybrid programming methods and systems for non-volatile memory storage elements
US8184478B2 (en) * 2006-09-27 2012-05-22 Sandisk Technologies Inc. Apparatus with reduced program disturb in non-volatile storage
US8189378B2 (en) * 2006-09-27 2012-05-29 Sandisk Technologies Inc. Reducing program disturb in non-volatile storage
US7977186B2 (en) * 2006-09-28 2011-07-12 Sandisk Corporation Providing local boosting control implant for non-volatile memory
US7705387B2 (en) * 2006-09-28 2010-04-27 Sandisk Corporation Non-volatile memory with local boosting control implant
JP5376025B2 (ja) * 2006-09-29 2013-12-25 富士通セミコンダクター株式会社 不揮発性半導体記憶装置
KR100763093B1 (ko) 2006-09-29 2007-10-04 주식회사 하이닉스반도체 플래쉬 메모리 장치의 프로그램 방법
US7495954B2 (en) * 2006-10-13 2009-02-24 Sandisk Corporation Method for partitioned erase and erase verification to compensate for capacitive coupling effects in non-volatile memory
US7535766B2 (en) * 2006-10-13 2009-05-19 Sandisk Corporation Systems for partitioned soft programming in non-volatile memory
US7499338B2 (en) * 2006-10-13 2009-03-03 Sandisk Corporation Partitioned soft programming in non-volatile memory
US7499317B2 (en) * 2006-10-13 2009-03-03 Sandisk Corporation System for partitioned erase and erase verification in a non-volatile memory to compensate for capacitive coupling
US7586157B2 (en) * 2006-10-17 2009-09-08 Sandisk Corporation Non-volatile memory with dual voltage select gate structure
US7691710B2 (en) * 2006-10-17 2010-04-06 Sandisk Corporation Fabricating non-volatile memory with dual voltage select gate structure
US7616490B2 (en) * 2006-10-17 2009-11-10 Sandisk Corporation Programming non-volatile memory with dual voltage select gate structure
US7596031B2 (en) * 2006-10-30 2009-09-29 Sandisk Corporation Faster programming of highest multi-level state for non-volatile memory
US7468911B2 (en) * 2006-11-02 2008-12-23 Sandisk Corporation Non-volatile memory using multiple boosting modes for reduced program disturb
US7440323B2 (en) * 2006-11-02 2008-10-21 Sandisk Corporation Reducing program disturb in non-volatile memory using multiple boosting modes
US7508703B2 (en) * 2006-11-13 2009-03-24 Sandisk Corporation Non-volatile memory with boost structures
US7696035B2 (en) * 2006-11-13 2010-04-13 Sandisk Corporation Method for fabricating non-volatile memory with boost structures
US7508710B2 (en) * 2006-11-13 2009-03-24 Sandisk Corporation Operating non-volatile memory with boost structures
US7697338B2 (en) * 2006-11-16 2010-04-13 Sandisk Corporation Systems for controlled boosting in non-volatile memory soft programming
US7535763B2 (en) * 2006-11-16 2009-05-19 Sandisk Corporation Controlled boosting in non-volatile memory soft programming
US7511996B2 (en) * 2006-11-30 2009-03-31 Mosaid Technologies Incorporated Flash memory program inhibit scheme
JP5134007B2 (ja) * 2006-12-12 2013-01-30 サンディスク コーポレイション 早期ソース側ブーストを用いた不揮発性記憶装置におけるプログラム妨害の低減
US7623386B2 (en) * 2006-12-12 2009-11-24 Sandisk Corporation Reducing program disturb in non-volatile storage using early source-side boosting
US7623387B2 (en) * 2006-12-12 2009-11-24 Sandisk Corporation Non-volatile storage with early source-side boosting for reducing program disturb
US7570520B2 (en) * 2006-12-27 2009-08-04 Sandisk Corporation Non-volatile storage system with initial programming voltage based on trial
US7551482B2 (en) * 2006-12-27 2009-06-23 Sandisk Corporation Method for programming with initial programming voltage based on trial
KR100842758B1 (ko) * 2006-12-27 2008-07-01 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 프로그램 방법 및 이를구현하기 위한 프로그램 바이어스 전압 발생장치
US7590002B2 (en) * 2006-12-29 2009-09-15 Sandisk Corporation Resistance sensing and compensation for non-volatile storage
US7616498B2 (en) * 2006-12-29 2009-11-10 Sandisk Corporation Non-volatile storage system with resistance sensing and compensation
US7450430B2 (en) * 2006-12-29 2008-11-11 Sandisk Corporation Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
US7433241B2 (en) * 2006-12-29 2008-10-07 Sandisk Corporation Programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data
KR101141258B1 (ko) 2006-12-29 2012-05-07 샌디스크 테크놀로지스, 인코포레이티드 워드 라인 데이터에 대한 사전충전 의존성을 제거함으로써 프로그램 디스터브가 감소된 비휘발성 메모리 프로그래밍
US7463531B2 (en) * 2006-12-29 2008-12-09 Sandisk Corporation Systems for programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
US7440324B2 (en) * 2006-12-29 2008-10-21 Sandisk Corporation Apparatus with alternating read mode
WO2008083221A2 (en) * 2006-12-29 2008-07-10 Sandisk Corporation Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
US7495962B2 (en) * 2006-12-29 2009-02-24 Sandisk Corporation Alternating read mode
US7583539B2 (en) * 2006-12-30 2009-09-01 Sandisk Corporation Non-volatile storage with bias for temperature compensation
US7525843B2 (en) * 2006-12-30 2009-04-28 Sandisk Corporation Non-volatile storage with adaptive body bias
US7468920B2 (en) 2006-12-30 2008-12-23 Sandisk Corporation Applying adaptive body bias to non-volatile storage
US7554853B2 (en) * 2006-12-30 2009-06-30 Sandisk Corporation Non-volatile storage with bias based on selective word line
US7468919B2 (en) * 2006-12-30 2008-12-23 Sandisk Corporation Biasing non-volatile storage based on selected word line
US7583535B2 (en) * 2006-12-30 2009-09-01 Sandisk Corporation Biasing non-volatile storage to compensate for temperature variations
US7660166B2 (en) * 2007-01-31 2010-02-09 Sandisk Il Ltd. Method of improving programming precision in flash memory
JP5279729B2 (ja) * 2007-02-07 2013-09-04 モサイド・テクノロジーズ・インコーポレーテッド ソース側非対称プリチャージプログラム方式
KR101147522B1 (ko) 2007-02-20 2012-05-21 샌디스크 테크놀로지스, 인코포레이티드 임계전압 분포에 기반한 동적 검증
US7535764B2 (en) * 2007-03-21 2009-05-19 Sandisk Corporation Adjusting resistance of non-volatile memory using dummy memory cells
US7797480B2 (en) * 2007-03-29 2010-09-14 Sandisk Corporation Method for reading non-volatile storage using pre-conditioning waveforms and modified reliability metrics
US7904793B2 (en) * 2007-03-29 2011-03-08 Sandisk Corporation Method for decoding data in non-volatile storage using reliability metrics based on multiple reads
US7532516B2 (en) * 2007-04-05 2009-05-12 Sandisk Corporation Non-volatile storage with current sensing of negative threshold voltages
US7606076B2 (en) 2007-04-05 2009-10-20 Sandisk Corporation Sensing in non-volatile storage using pulldown to regulated source voltage to remove system noise
US7606071B2 (en) * 2007-04-24 2009-10-20 Sandisk Corporation Compensating source voltage drop in non-volatile storage
US7606072B2 (en) * 2007-04-24 2009-10-20 Sandisk Corporation Non-volatile storage with compensation for source voltage drop
US7440327B1 (en) 2007-04-25 2008-10-21 Sandisk Corporation Non-volatile storage with reduced power consumption during read operations
US7606079B2 (en) * 2007-04-25 2009-10-20 Sandisk Corporation Reducing power consumption during read operations in non-volatile storage
US7864584B2 (en) * 2007-05-02 2011-01-04 Micron Technology, Inc. Expanded programming window for non-volatile multilevel memory cells
US7460404B1 (en) * 2007-05-07 2008-12-02 Sandisk Corporation Boosting for non-volatile storage using channel isolation switching
WO2008137687A1 (en) * 2007-05-07 2008-11-13 Sandisk Corporation Boosting for non-volatile storage using channel isolation switching
US7463522B2 (en) * 2007-05-07 2008-12-09 Sandisk Corporation Non-volatile storage with boosting using channel isolation switching
US7577026B2 (en) * 2007-05-07 2009-08-18 Sandisk Corporation Source and drain side early boosting using local self boosting for non-volatile storage
US8073648B2 (en) * 2007-05-14 2011-12-06 Sandisk Il Ltd. Measuring threshold voltage distribution in memory using an aggregate characteristic
US7706189B2 (en) * 2007-05-25 2010-04-27 Sandisk Corporation Non-volatile storage system with transitional voltage during programming
US7656703B2 (en) * 2007-05-25 2010-02-02 Sandisk Corporation Method for using transitional voltage during programming of non-volatile storage
US7986553B2 (en) * 2007-06-15 2011-07-26 Micron Technology, Inc. Programming of a solid state memory utilizing analog communication of bit patterns
US7471567B1 (en) 2007-06-29 2008-12-30 Sandisk Corporation Method for source bias all bit line sensing in non-volatile storage
KR101373795B1 (ko) * 2007-06-29 2014-03-13 샌디스크 테크놀로지스, 인코포레이티드 소스 바이어스 모든 비트라인 감지를 이용하는 비휘발성 저장 요소
US7545678B2 (en) * 2007-06-29 2009-06-09 Sandisk Corporation Non-volatile storage with source bias all bit line sensing
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
KR101301140B1 (ko) 2007-07-13 2013-09-03 삼성전자주식회사 읽기 디스터브가 방지되는 불휘발성 반도체 메모리 장치 및그것의 읽기 방법
US7701769B2 (en) * 2007-08-13 2010-04-20 Macronix International Co., Ltd. Method and apparatus for programming nonvolatile memory
US7869273B2 (en) 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
JP4504405B2 (ja) 2007-09-12 2010-07-14 株式会社東芝 半導体記憶装置
US7672163B2 (en) * 2007-09-14 2010-03-02 Sandisk Corporation Control gate line architecture
US7652929B2 (en) * 2007-09-17 2010-01-26 Sandisk Corporation Non-volatile memory and method for biasing adjacent word line for verify during programming
US7577034B2 (en) * 2007-09-26 2009-08-18 Sandisk Corporation Reducing programming voltage differential nonlinearity in non-volatile storage
US7978520B2 (en) 2007-09-27 2011-07-12 Sandisk Corporation Compensation of non-volatile memory chip non-idealities by program pulse adjustment
US7894263B2 (en) * 2007-09-28 2011-02-22 Sandisk Corporation High voltage generation and control in source-side injection programming of non-volatile memory
US7613045B2 (en) * 2007-11-26 2009-11-03 Sandisk Il, Ltd. Operation sequence and commands for measuring threshold voltage distribution in memory
US7688638B2 (en) * 2007-12-07 2010-03-30 Sandisk Corporation Faster programming of multi-level non-volatile storage through reduced verify operations
US8193055B1 (en) 2007-12-18 2012-06-05 Sandisk Technologies Inc. Method of forming memory with floating gates including self-aligned metal nanodots using a polymer solution
US7723186B2 (en) * 2007-12-18 2010-05-25 Sandisk Corporation Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer
US7791947B2 (en) * 2008-01-10 2010-09-07 Spansion Llc Non-volatile memory device and methods of using
US7755939B2 (en) * 2008-01-15 2010-07-13 Micron Technology, Inc. System and devices including memory resistant to program disturb and methods of using, making, and operating the same
US7733705B2 (en) 2008-03-13 2010-06-08 Micron Technology, Inc. Reduction of punch-through disturb during programming of a memory device
US7768832B2 (en) * 2008-04-07 2010-08-03 Micron Technology, Inc. Analog read and write paths in a solid state memory device
US7915664B2 (en) * 2008-04-17 2011-03-29 Sandisk Corporation Non-volatile memory with sidewall channels and raised source/drain regions
US8051240B2 (en) * 2008-05-09 2011-11-01 Sandisk Technologies Inc. Compensating non-volatile storage using different pass voltages during program-verify and read
US7719902B2 (en) 2008-05-23 2010-05-18 Sandisk Corporation Enhanced bit-line pre-charge scheme for increasing channel boosting in non-volatile storage
US7952928B2 (en) * 2008-05-27 2011-05-31 Sandisk Il Ltd. Increasing read throughput in non-volatile memory
US7800956B2 (en) * 2008-06-27 2010-09-21 Sandisk Corporation Programming algorithm to reduce disturb with minimal extra time penalty
US7751250B2 (en) * 2008-06-27 2010-07-06 Sandisk Corporation Memory device with power noise minimization during sensing
US7751249B2 (en) * 2008-06-27 2010-07-06 Sandisk Corporation Minimizing power noise during sensing in memory device
US7808831B2 (en) 2008-06-30 2010-10-05 Sandisk Corporation Read disturb mitigation in non-volatile memory
KR101406228B1 (ko) * 2008-07-04 2014-06-12 삼성전자주식회사 프로그램 디스터브 현상을 개선하는 불휘발성 메모리 장치및 그 프로그램 방법
CN102099865B (zh) * 2008-07-22 2014-05-28 Lsi公司 用于在闪存存储器中每信号电平编程多个编程值的方法和装置
US7876611B2 (en) * 2008-08-08 2011-01-25 Sandisk Corporation Compensating for coupling during read operations in non-volatile storage
US8130552B2 (en) 2008-09-11 2012-03-06 Sandisk Technologies Inc. Multi-pass programming for memory with reduced data storage requirement
US7755946B2 (en) 2008-09-19 2010-07-13 Sandisk Corporation Data state-based temperature compensation during sensing in non-volatile memory
JP2010092559A (ja) * 2008-10-10 2010-04-22 Toshiba Corp Nand型フラッシュメモリ
US8130556B2 (en) 2008-10-30 2012-03-06 Sandisk Technologies Inc. Pair bit line programming to improve boost voltage clamping
US7974133B2 (en) 2009-01-06 2011-07-05 Sandisk Technologies Inc. Robust sensing circuit and method
US8004900B2 (en) * 2009-03-17 2011-08-23 Sandisk Technologies Inc. Controlling select gate voltage during erase to improve endurance in non-volatile memory
US8026544B2 (en) 2009-03-30 2011-09-27 Sandisk Technologies Inc. Fabricating and operating a memory array having a multi-level cell region and a single-level cell region
US7907449B2 (en) 2009-04-09 2011-03-15 Sandisk Corporation Two pass erase for non-volatile storage
US8054691B2 (en) 2009-06-26 2011-11-08 Sandisk Technologies Inc. Detecting the completion of programming for non-volatile storage
US8383479B2 (en) 2009-07-21 2013-02-26 Sandisk Technologies Inc. Integrated nanostructure-based non-volatile memory fabrication
US8400854B2 (en) 2009-09-11 2013-03-19 Sandisk Technologies Inc. Identifying at-risk data in non-volatile storage
US8199579B2 (en) * 2009-09-16 2012-06-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8473809B2 (en) 2009-11-20 2013-06-25 Sandisk Technologies Inc. Data coding for improved ECC efficiency
US8218381B2 (en) * 2009-11-24 2012-07-10 Sandisk Technologies Inc. Programming memory with sensing-based bit line compensation to reduce channel-to-floating gate coupling
US8174895B2 (en) 2009-12-15 2012-05-08 Sandisk Technologies Inc. Programming non-volatile storage with fast bit detection and verify skip
US8982631B2 (en) * 2010-02-09 2015-03-17 Micron Technology, Inc. Programming methods and memories
US8213255B2 (en) 2010-02-19 2012-07-03 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
US8218366B2 (en) 2010-04-18 2012-07-10 Sandisk Technologies Inc. Programming non-volatile storage including reducing impact from other memory cells
US8546214B2 (en) 2010-04-22 2013-10-01 Sandisk Technologies Inc. P-type control gate in non-volatile storage and methods for forming same
US8208310B2 (en) 2010-05-04 2012-06-26 Sandisk Technologies Inc. Mitigating channel coupling effects during sensing of non-volatile storage elements
US8638609B2 (en) 2010-05-19 2014-01-28 Spansion Llc Partial local self boosting for NAND
US8837216B2 (en) 2010-12-13 2014-09-16 Sandisk Technologies Inc. Non-volatile storage system with shared bit lines connected to a single selection device
JP5197730B2 (ja) * 2010-12-24 2013-05-15 株式会社東芝 半導体記憶装置
US20120236649A1 (en) * 2011-03-17 2012-09-20 Macronix International Co., Ltd. Hot carrier programming of nand flash memory
US8638606B2 (en) 2011-09-16 2014-01-28 Sandisk Technologies Inc. Substrate bias during program of non-volatile storage
US9361986B2 (en) 2011-09-19 2016-06-07 Sandisk Technologies Inc. High endurance non-volatile storage
KR20130044693A (ko) * 2011-10-24 2013-05-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US9076544B2 (en) 2011-11-18 2015-07-07 Sandisk Technologies Inc. Operation for non-volatile storage system with shared bit lines
US9036416B2 (en) 2011-11-18 2015-05-19 Sandisk Technologies Inc. Non-volatile storage with broken word line screen and data recovery
TWI582778B (zh) 2011-12-09 2017-05-11 Toshiba Kk Nonvolatile semiconductor memory device
US8885404B2 (en) 2011-12-24 2014-11-11 Sandisk Technologies Inc. Non-volatile storage system with three layer floating gate
KR101897826B1 (ko) * 2012-01-30 2018-09-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US8582381B2 (en) 2012-02-23 2013-11-12 SanDisk Technologies, Inc. Temperature based compensation during verify operations for non-volatile storage
US8937835B2 (en) 2012-03-13 2015-01-20 Sandisk Technologies Inc. Non-volatile storage with read process that reduces disturb
US8638608B2 (en) 2012-03-26 2014-01-28 Sandisk Technologies Inc. Selected word line dependent select gate voltage during program
US8804430B2 (en) * 2012-03-26 2014-08-12 Sandisk Technologies Inc. Selected word line dependent select gate diffusion region voltage during programming
US8937837B2 (en) 2012-05-08 2015-01-20 Sandisk Technologies Inc. Bit line BL isolation scheme during erase operation for non-volatile storage
US9171625B2 (en) * 2012-06-15 2015-10-27 Micron Technology, Inc. Apparatuses and methods to modify pillar potential
US9142305B2 (en) 2012-06-28 2015-09-22 Sandisk Technologies Inc. System to reduce stress on word line select transistor during erase operation
US8822288B2 (en) 2012-07-02 2014-09-02 Sandisk Technologies Inc. NAND memory device containing nanodots and method of making thereof
US9053819B2 (en) 2012-07-11 2015-06-09 Sandisk Technologies Inc. Programming method to tighten threshold voltage width with avoiding program disturb
US20140071761A1 (en) 2012-09-10 2014-03-13 Sandisk Technologies Inc. Non-volatile storage with joint hard bit and soft bit reading
US20140108705A1 (en) 2012-10-12 2014-04-17 Sandisk Technologies Inc. Use of High Endurance Non-Volatile Memory for Read Acceleration
US9159406B2 (en) 2012-11-02 2015-10-13 Sandisk Technologies Inc. Single-level cell endurance improvement with pre-defined blocks
US8902669B2 (en) 2012-11-08 2014-12-02 SanDisk Technologies, Inc. Flash memory with data retention bias
US8823075B2 (en) 2012-11-30 2014-09-02 Sandisk Technologies Inc. Select gate formation for nanodot flat cell
US20140198576A1 (en) * 2013-01-16 2014-07-17 Macronix International Co, Ltd. Programming technique for reducing program disturb in stacked memory structures
US9076545B2 (en) 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
US8913428B2 (en) 2013-01-25 2014-12-16 Sandisk Technologies Inc. Programming non-volatile storage system with multiple memory die
US9026757B2 (en) 2013-01-25 2015-05-05 Sandisk Technologies Inc. Non-volatile memory programming data preservation
US8885416B2 (en) 2013-01-30 2014-11-11 Sandisk Technologies Inc. Bit line current trip point modulation for reading nonvolatile storage elements
US8971128B2 (en) 2013-01-31 2015-03-03 Sandisk Technologies Inc. Adaptive initial program voltage for non-volatile memory
US8987802B2 (en) 2013-02-28 2015-03-24 Sandisk Technologies Inc. Method for using nanoparticles to make uniform discrete floating gate layer
US9349452B2 (en) 2013-03-07 2016-05-24 Sandisk Technologies Inc. Hybrid non-volatile memory cells for shared bit line
US9165656B2 (en) 2013-03-11 2015-10-20 Sandisk Technologies Inc. Non-volatile storage with shared bit lines and flat memory cells
US9331181B2 (en) 2013-03-11 2016-05-03 Sandisk Technologies Inc. Nanodot enhanced hybrid floating gate for non-volatile memory devices
US9177808B2 (en) 2013-05-21 2015-11-03 Sandisk Technologies Inc. Memory device with control gate oxygen diffusion control and method of making thereof
JP6179206B2 (ja) * 2013-06-11 2017-08-16 株式会社リコー メモリ制御装置
US8969153B2 (en) 2013-07-01 2015-03-03 Sandisk Technologies Inc. NAND string containing self-aligned control gate sidewall cladding
JP2015026406A (ja) 2013-07-24 2015-02-05 株式会社東芝 不揮発性半導体記憶装置
KR102210328B1 (ko) * 2014-02-12 2021-02-01 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법
US9418752B2 (en) 2014-03-27 2016-08-16 Intel Corporation Ramping inhibit voltage during memory programming
US9396791B2 (en) 2014-07-18 2016-07-19 Micron Technology, Inc. Programming memories with multi-level pass signal
US9286987B1 (en) * 2014-09-09 2016-03-15 Sandisk Technologies Inc. Controlling pass voltages to minimize program disturb in charge-trapping memory
US9368222B2 (en) 2014-10-01 2016-06-14 Sandisk Technologies Inc. Bit line pre-charge with current reduction
US9236139B1 (en) * 2015-02-11 2016-01-12 Sandisk Technologies Inc. Reduced current program verify in non-volatile memory
KR102348094B1 (ko) * 2015-09-17 2022-01-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9666282B1 (en) * 2016-05-03 2017-05-30 Micron Technology, Inc. Program inhibiting in memory devices
US10381094B2 (en) 2016-10-11 2019-08-13 Macronix International Co., Ltd. 3D memory with staged-level multibit programming
US9997253B1 (en) 2016-12-08 2018-06-12 Cypress Semiconductor Corporation Non-volatile memory array with memory gate line and source line scrambling
KR20180077970A (ko) 2016-12-29 2018-07-09 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
US10304550B1 (en) 2017-11-29 2019-05-28 Sandisk Technologies Llc Sense amplifier with negative threshold sensing for non-volatile memory
US10580504B2 (en) 2018-06-07 2020-03-03 Sandisk Technologies Llc Non-volatile memory with countermeasure for program disturb including spike during boosting
US10541037B2 (en) 2018-06-07 2020-01-21 Sandisk Technologies Llc Non-volatile memory with countermeasure for program disturb including delayed ramp down during program verify
US10643718B2 (en) 2018-06-07 2020-05-05 Sandisk Technologies Llc Non-volatile memory with countermeasure for program disturb including purge during precharge
US10553298B1 (en) 2018-07-27 2020-02-04 Sandisk Technologies Llc Non-volatile memory with countermeasure for select gate disturb
US10658048B2 (en) 2018-08-16 2020-05-19 Stmicroelectronics S.R.L. Floating boosted pre-charge scheme for sense amplifiers
US10726920B2 (en) 2018-11-26 2020-07-28 Sandisk Technologies Llc Pre-charge voltage for inhibiting unselected NAND memory cell programming
US10643695B1 (en) 2019-01-10 2020-05-05 Sandisk Technologies Llc Concurrent multi-state program verify for non-volatile memory
US10790003B1 (en) 2019-07-31 2020-09-29 Sandisk Technologies Llc Maintaining channel pre-charge in program operation
US11024392B1 (en) 2019-12-23 2021-06-01 Sandisk Technologies Llc Sense amplifier for bidirectional sensing of memory cells of a non-volatile memory
US10957394B1 (en) 2020-02-10 2021-03-23 Sandisk Technologies Llc NAND string pre-charge during programming by injecting holes via substrate

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2348A (en) * 1841-11-10 Construction of blacksmiti-i or forge i-iearths
US5313421A (en) 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US5467306A (en) 1993-10-04 1995-11-14 Texas Instruments Incorporated Method of using source bias to increase threshold voltages and/or to correct for over-erasure of flash eproms
KR0172441B1 (ko) 1995-09-19 1999-03-30 김광호 불휘발성 반도체 메모리의 프로그램 방법
US5903495A (en) 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
KR100244864B1 (ko) 1996-03-18 2000-03-02 니시무로 타이죠 불휘발성 반도체 기억 장치
US5748538A (en) * 1996-06-17 1998-05-05 Aplus Integrated Circuits, Inc. OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array
US5715194A (en) * 1996-07-24 1998-02-03 Advanced Micro Devices, Inc. Bias scheme of program inhibit for random programming in a nand flash memory
KR100190089B1 (ko) 1996-08-30 1999-06-01 윤종용 플래쉬 메모리장치 및 그 구동방법
US6134157A (en) 1997-02-03 2000-10-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device capable of preventing data from being written in error
KR100272037B1 (ko) 1997-02-27 2000-12-01 니시무로 타이죠 불휘발성 반도체 기억 장치
JP3517081B2 (ja) 1997-05-22 2004-04-05 株式会社東芝 多値不揮発性半導体記憶装置
US5966929A (en) * 1997-06-27 1999-10-19 Corning Incorporated In-line exhaust system for a transverse mounted v-engine
US6108238A (en) * 1997-09-11 2000-08-22 Kabushiki Kaisha Toshiba Programmable semiconductor memory device having program voltages and verify voltages
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
KR100496797B1 (ko) 1997-12-29 2005-09-05 삼성전자주식회사 반도체메모리장치의프로그램방법
KR100297602B1 (ko) * 1997-12-31 2001-08-07 윤종용 비휘발성메모리장치의프로그램방법
JP3999900B2 (ja) * 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
US5991202A (en) 1998-09-24 1999-11-23 Advanced Micro Devices, Inc. Method for reducing program disturb during self-boosting in a NAND flash memory
US6011722A (en) * 1998-10-13 2000-01-04 Lucent Technologies Inc. Method for erasing and programming memory devices
US6314026B1 (en) 1999-02-08 2001-11-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor device using local self boost technique
US6228782B1 (en) 1999-05-11 2001-05-08 Advanced Micro Devices, Inc. Core field isolation for a NAND flash memory
KR100328359B1 (ko) 1999-06-22 2002-03-13 윤종용 기판 전압 바운싱을 최소화할 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR100319559B1 (ko) 1999-11-01 2002-01-05 윤종용 문턱 전압 분포들 사이의 마진을 일정하게 유지할 수 있는멀티-스테이트 불휘발성 반도체 메모리 장치
JP3810985B2 (ja) 2000-05-22 2006-08-16 株式会社東芝 不揮発性半導体メモリ
KR100385226B1 (ko) * 2000-11-22 2003-05-27 삼성전자주식회사 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법
KR100385230B1 (ko) 2000-12-28 2003-05-27 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 방법
US6480419B2 (en) 2001-02-22 2002-11-12 Samsung Electronics Co., Ltd. Bit line setup and discharge circuit for programming non-volatile memory
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6456528B1 (en) 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101517652B (zh) * 2006-09-13 2013-10-23 莫塞德技术公司 闪烁多电平阈值分布方案
CN101573763B (zh) * 2006-11-07 2014-03-12 桑迪士克Il有限公司 以减少的编程干扰编程nand快闪存储器
CN101231889B (zh) * 2006-11-28 2013-08-28 三星电子株式会社 非易失性存储装置及其擦除方法
CN101211664B (zh) * 2006-12-29 2010-10-20 海力士半导体有限公司 利用自升压来读取与非型闪存设备的方法
CN101627439B (zh) * 2006-12-29 2013-11-13 桑迪士克科技公司 通过移除对字线数据的预充电相依性而以减少的编程干扰对非易失性存储器进行编程
CN101345084A (zh) * 2007-07-13 2009-01-14 三星电子株式会社 操作非易失性存储装置的方法
CN101556827B (zh) * 2008-04-11 2013-01-30 海力士半导体有限公司 使用自升压对闪存器件编程的方法
CN102906820B (zh) * 2010-05-24 2016-06-01 桑迪士克科技股份有限公司 用同步耦合编程非易失性存储器
CN102906820A (zh) * 2010-05-24 2013-01-30 桑迪士克科技股份有限公司 用同步耦合编程非易失性存储器
CN103765519A (zh) * 2011-06-07 2014-04-30 桑迪士克技术有限公司 用于非易失性存储的读取通过电压的智能移位
CN103765519B (zh) * 2011-06-07 2017-05-03 桑迪士克科技有限责任公司 用于非易失性存储的读取通过电压的智能移位
CN103971743A (zh) * 2013-01-29 2014-08-06 旺宏电子股份有限公司 反及闪存及其热载子生成和写入方法
CN106486161A (zh) * 2015-08-24 2017-03-08 北京兆易创新科技股份有限公司 一种nandflash编程的防干扰方法
CN106486161B (zh) * 2015-08-24 2019-12-13 北京兆易创新科技股份有限公司 一种nandflash编程的防干扰方法
CN105654989A (zh) * 2016-03-07 2016-06-08 北京兆易创新科技股份有限公司 Nand flash闪存中状态码的验证方法及装置
CN105654989B (zh) * 2016-03-07 2020-04-24 北京兆易创新科技股份有限公司 Nand flash闪存中状态码的验证方法及装置
CN109313924B (zh) * 2016-06-10 2019-11-12 赛普拉斯半导体公司 减少非易失性存储器单元阵列中的编程干扰的方法和设备
CN109313924A (zh) * 2016-06-10 2019-02-05 赛普拉斯半导体公司 减少非易失性存储器单元阵列中的编程干扰的方法和设备
CN107507646A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种降低编程干扰的控制方法及装置
CN109801917A (zh) * 2017-11-17 2019-05-24 三星电子株式会社 非易失性存储器件及其制造方法
CN113168868A (zh) * 2019-02-21 2021-07-23 桑迪士克科技有限责任公司 具有电荷隔离以减少注入类型的编程干扰的存储器设备
CN109885342A (zh) * 2019-02-25 2019-06-14 深圳警翼智能科技股份有限公司 一种执法记录仪的系统程序修复方法
CN111149169A (zh) * 2019-12-09 2020-05-12 长江存储科技有限责任公司 减少存储器件中编程干扰的方法及利用该方法的存储器件
CN111149169B (zh) * 2019-12-09 2021-04-16 长江存储科技有限责任公司 减少存储器件中编程干扰的方法及利用该方法的存储器件
US11222674B2 (en) 2019-12-09 2022-01-11 Yangtze Memory Technologies Co., Ltd. Method of sequentially biasing bias lines in memory device for program disturbance reduction and memory device utilizing same
US11676646B2 (en) 2019-12-09 2023-06-13 Yangtze Memory Technologies Co., Ltd. Method of reducing program disturbance in memory device and memory device utilizing same
CN112992229A (zh) * 2019-12-16 2021-06-18 爱思开海力士有限公司 存储器装置以及该存储器装置的操作方法
CN112992229B (zh) * 2019-12-16 2024-03-01 爱思开海力士有限公司 存储器装置以及该存储器装置的操作方法
WO2021155524A1 (en) * 2020-02-06 2021-08-12 Yangtze Memory Technologies Co., Ltd. Method of programming 3d memory device and related 3d memory device
CN112802505A (zh) * 2021-01-20 2021-05-14 长江存储科技有限责任公司 存储器的编程操作方法及装置

Also Published As

Publication number Publication date
WO2004079747A1 (en) 2004-09-16
JP4431139B2 (ja) 2010-03-10
EP1599881B1 (en) 2010-12-29
US6975537B2 (en) 2005-12-13
US20050128810A1 (en) 2005-06-16
CN100568392C (zh) 2009-12-09
EP1599881A1 (en) 2005-11-30
US20040174748A1 (en) 2004-09-09
DE602004030765D1 (de) 2011-02-10
US6859397B2 (en) 2005-02-22
TWI248084B (en) 2006-01-21
ATE493735T1 (de) 2011-01-15
KR100813287B1 (ko) 2008-03-13
JP2006522428A (ja) 2006-09-28
TW200426842A (en) 2004-12-01
KR20060002801A (ko) 2006-01-09

Similar Documents

Publication Publication Date Title
CN100568392C (zh) 用于非易失性存储器的自升压技术
CN101194323B (zh) 非易失性存储器中编程抑制方案的选择性应用方法和系统
CN102292775B (zh) 存储器的适应性擦除和软编程
CN102906820B (zh) 用同步耦合编程非易失性存储器
CN102037516B (zh) 用于增加非易失性存储器中的沟道升压的增强的位线预充电方案
KR100868570B1 (ko) 비휘발성 메모리의 동시 프로그래밍
JP5439488B2 (ja) 不揮発性メモリアレイの最終ワードラインのデータ保持力改善
CN102138182B (zh) 编程并选择性地擦除非易失性存储器
CN110660437B (zh) 半导体存储装置
CN102549673B (zh) 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN101095198B (zh) 非易失性存储器和擦除该非易失性存储器的方法
CN101006519B (zh) 非易失性存储器系统及其编程的方法
CN100589202C (zh) 多级单元快闪存储器中较高级状态的较快编程
CN102138183B (zh) 对非易失性存储器的选择性擦除操作
CN101595529B (zh) 非易失性存储器软编程中的受控升压
US9390800B2 (en) Semiconductor memory and semiconductor memory control method
CN101199024B (zh) 利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器
US8050090B2 (en) Memory page boosting method, device and system
CN1926637A (zh) 编程非易失性存储器
US9536603B2 (en) Methods and apparatuses for determining threshold voltage shift
CN1926635A (zh) 读取nand存储器以补偿存储元件之间的耦合效应的方法
CN101779250B (zh) 编程脉冲持续期的智能控制
US8493796B2 (en) Nonvolatile semiconductor memory device
US9036426B2 (en) Memory cell sensing using a boost voltage
KR101062032B1 (ko) 비휘발성 메모리에서의 분할된 소거 및 소거 검증

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20120411

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120411

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

Termination date: 20200205

CF01 Termination of patent right due to non-payment of annual fee